JP2001167524A - データ再生装置 - Google Patents

Abstract

(57)【要約】 【課題】 磁気ディスクの再生遅延に起因するパッド領
域ＰＡＤの増大によりデータ記録効率が低下することを
防止する。 【解決手段】 フォーマット制御回路２１は、再生対象
のセクタのビット同期情報を検出すると、リードゲート
信号ＲＧをアクティブにする。SYNC検出回路１７は、SY
NCを検出すると、同期情報検出信号ＳＢＤを出力する。
フォーマット制御回路２１は、同期情報検出信号ＳＢＤ
を基準にしてセクタの終了位置を算出しリードゲート信
号ＲＧをインアクティブにする。データ訂正回路１５及
び復号回路１６は、リードゲート信号ＲＧがアクティブ
の期間に読み出されたセクタのデータ及びＥＣＣを同期
情報検出信号ＳＢＤを基準として再生しデータバスＮＲ
Ｚに出力する。データフロー制御回路２２は、同期情報
検出信号ＳＢＤを基準にして再生遅延時間経過後にデー
タバスＮＲＺ上のデータ及びＥＣＣを処理する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ記録再生装
置に関し、さらに詳しくは、記録媒体のデータ記録効率
を改善可能とするデータ記録再生装置に関する。

【０００２】

【従来の技術】データ記録再生装置として一般的な磁気
ディスク装置を例にとって従来技術を説明する。

【０００３】磁気ディスク装置は、磁気ディスクと、そ
の磁気ディスクへのデータの記録動作を行う記録回路
と、磁気ディスクからのデータの再生動作を行う再生回
路と、記録再生動作を制御する制御回路とによって構成
される。

【０００４】図１３に、磁気ディスクの構成を示す。

【０００５】磁気ディスク２には、同心円状のトラック
ｔが形成されている。そのトラックｔ上には、磁気ディ
スクの回転変動を吸収するためのギャップｇで区切られ
たセクタｃが設けられている。また、円周上に間欠的に
サーボ領域ｓが配置されている。１つのセクタｃがサー
ボ領域ｓで分割されているとき、そのセクタｃをスプリ
ットセクタという。また、サーボ領域ｓで分割されてい
ないセクタｃをノンスプリットセクタという。

【０００６】図１４に、トラック上の情報配置と記録タ
イミング及び再生タイミングを制御するインデックスパ
ルス信号ＩＤＸ，サーボゲート信号ＳＧ及びセクタパル
ス信号ＳＰの説明図である。

【０００７】インデックスパルス信号ＩＤＸは、トラッ
クの起点を示す信号であり、磁気ディスク２の１回転に
１回発生する。

【０００８】サーボゲート信号ＳＧは、サーボ領域を示
す信号であり、インデックスパルス信号ＩＤＸから一定
間隔ごとに発生する。

【０００９】セクタパルス信号ＳＰは、セクタの起点を
示す信号であって、インデックスパルス信号ＩＤＸを基
準に生成される。

【００１０】｛データ記録時｝データ記録時は、次のよ
うに動作する。

【００１１】制御回路は、セクタパルス信号ＳＰを基準
にして、記録するセクタに対してライトゲート信号ＷＧ
をアクティブにする。これと同時に、データバスＮＲＺ
に、一連のセクタ情報、すなわち、ビット同期情報ＰＬ
Ｏ，シンボル同期情報SYNC，データDATA，エラー検出訂
正を行うためのエラーチェックコードＥＣＣ，再生遅延
を吸収するためのパッド情報ＰＡＤを出力する。一連の
セクタ情報を出力すると、ライトゲート信号ＷＧをイン
アクティブにする。

【００１２】記録回路は、データバスＮＲＺに出力され
た一連のセクタ情報を記録遅延と呼ばれる遅延を経た
後、磁気ディスク２のトラックｔ上に記録する。記録遅
延に相当する時間は、あらかじめ、一連のセクタ情報に
含まれており、実際にトラックｔ上に記録されるデータ
長は、一連のセクタ情報長より少なくなる。

【００１３】｛データ再生時｝データ再生時は、次のよ
うに動作する。

【００１４】制御回路は、セクタパルス信号ＳＰを基準
にして、再生するセクタに対してリードゲート信号ＲＧ
をアクティブにする。

【００１５】再生回路は、リードゲート信号ＲＧがアク
ティブになると、ビット同期情報ＰＬＯを出力し、磁気
ディスク上のビット同期情報ＰＬＯに続くシンボル同期
情報SYNC，データDATA，エラーチェックコードＥＣＣ及
びパッド情報ＰＡＤを再生し、データバスＮＲＺ上に出
力する。

【００１６】ここで、データバスＮＲＺ上に出力される
シンボル同期情報SYNC，データDATA，エラーチェックコ
ードＥＣＣ及びパッド情報ＰＡＤは、磁気ディスク上の
シンボル同期情報SYNC，データDATA，エラーチェックコ
ードＥＣＣ及びパッド領域ＰＡＤから、再生処理に要す
る時間だけ遅延したタイミングになっている。この遅延
時間を再生遅延時間という。

【００１７】制御回路は、データバスＮＲＺ上のシンボ
ル同期情報SYNCを検出することで、データDATAの開始を
検知し、データDATA及びエラーチェックコードＥＣＣを
処理する。また、シンボル同期情報SYNCを検出してから
データの転送バイト数に相当する時間後に、リードゲー
ト信号ＲＧをインアクティブにする。

【００１８】再生回路は、リードゲート信号ＲＧがイン
アクティブになると、磁気ディスクから再生したデータ
の出力を停止する。

【００１９】

【発明が解決しようとする課題】上記従来の磁気ディス
ク装置では、あるセクタの開始でリードゲート信号ＲＧ
がアクティブにされてからインアクティブにされるまで
の間は磁気ディスクから当該セクタの情報が読み出され
ることを保証するため、再生遅延時間よりも長いパッド
領域ＰＡＤを磁気ディスクに設けておく必要があった。

【００２０】そして、再生回路には、低Ｓ／Ｎ信号の再
生が可能となるＰＲＭＬ（PartialResponse Maximum Li
kelihood）信号処理方式が一般的に採用されるが、ＰＲ
ＭＬ信号処理方式では再生遅延時間が増大する傾向にあ
るため、パッド領域ＰＡＤも増大する傾向にあった。

【００２１】しかし、パッド領域ＰＡＤが増大すると、
有効に使用できるデータ記憶領域が減少し、データ記録
効率が低下してしまう問題点があった。

【００２２】そこで、本発明の目的は、パッド領域ＰＡ
Ｄの増大を抑制できるようにし、記録媒体のデータ記録
効率を改善可能としたデータ再生装置を提供することに
ある。

【００２３】さらに、記録時にも、あるセクタの記録開
始位置に対し、ライトゲート信号ＷＧがアクティブにさ
れてからインアクティブにされるまでの間は、記録遅延
時間分のＰＡＤを設けておく必要があった。

【００２４】そこで、本発明の他の目的は、パッド領域
ＰＡＤの増大を抑制できるようにし、記録媒体のデータ
記録効率を改善可能としたデータ記録再生装置を提供す
ることにある。

【００２５】

【課題を解決するための手段】上記目的を達成するため
に本発明は、同期情報を付加した一連のデータ列をブロ
ックとして記録した媒体から再生対象のブロックの同期
情報を検出し同期情報検出信号を出力する同期情報検出
手段と、同期情報検出信号を基準にして記録媒体上のブ
ロックの終了位置を算出するブロック終了位置算出手段
と、検出した同期情報から算出したブロックの終了位置
までのデータを記録媒体から読み出してデータを再生す
るデータ再生回路とを備えたデータ再生装置とする。

【００２６】或いは、ビット同期を行うためのビット同
期情報とシンボル同期を行うためのシンボル同期情報と
データとこのデータの訂正を行うための訂正情報と付加
領域とを有するデータ列ををブロック単位として、複数
のブロックを記録した記録媒体上の再生対象のブロック
を読み出すことを指令する読出指令信号をアクティブに
すると共に同期情報検出信号を基準にして記録媒体上の
ブロックの終了位置を算出し読出指令信号をインアクテ
ィブにするフォーマット制御回路と、読出指令信号がア
クティブの期間に記録媒体上のブロックを読み出してシ
ンボル同期情報を検出し同期情報検出信号を出力する同
期情報検出回路と、読出指令信号がアクティブの期間に
記録媒体から読み出されたブロックのデータ及び訂正情
報を同期情報検出信号を基準として再生し出力するデー
タ再生回路と、同期情報検出信号を基準にして再生遅延
時間経過後にデータ再生回路から出力されるデータ及び
訂正情報を処理するデータ処理回路とを備えたデータ再
生装置とする。

【００２７】また或いは、同期情報を付加した一連のデ
ータ列をブロックとして記録した記録媒体から再生対象
のブロックの同期情報を検出し同期情報検出信号を出力
する同期情報検出回路と、同期情報検出信号を基準にし
て符号列を再生し出力する符号再生回路と、同期情報検
出信号を基準にして符号再生回路から出力される符号列
を復号する復号回路とを備え、同期情報検出信号が出力
された後、符号列を復号回路で処理するデータ再生装置
とする。

【００２８】また或いは、データを送出するデータ発生
回路と、データに対し符号化を行う符号回路と、符号化
されたデータに対し同期情報を付加しデータ列を発生す
るデータ列発生回路と、データ列を記録データ列として
記録する記録回路と、データ列発生回路と記録回路とを
独立に制御するフォーマット制御回路とを備え、制御回
路は、データ列発生回路のデータ列が出力された後、記
録回路を制御し、記録データ列を出力するデータ再生装
置とする。

【００２９】

【発明の実施の形態】以下、図を用いて本発明の実施形
態を説明する。なお、これにより本発明が限定されるも
のではない。

【００３０】−第１の実施形態− 図１は、本発明の第１の実施形態に係る磁気ディスク装
置の構成図である。

【００３１】この磁気ディスク装置１は、磁気ディスク
２と、その磁気ディスク２に記録された磁気情報を電気
信号に変換する記録再生ヘッド３と、その記録再生ヘッ
ド３の位置決めを制御するサーボ制御回路４と、記録再
生信号のインターフェースを行うＲ／Ｗアンプ５と、デ
ジタルデータを信号処理する記録再生処理回路６と、デ
ータの記録再生を制御するデータ制御回路７とを具備し
ている。

【００３２】記録再生処理回路６は、データ記録経路で
ある符号回路１０及びデータ記録回路１１と、データ再
生経路である波形処理回路１２，データ判定回路１４，
データ訂正回路１５及び復号回路１６と、サーボ制御経
路であるサーボ復調回路１３と、データ制御回路７に同
期情報検出信号ＳＢＤを出力するＳＹＮＣ検出回路１７
とを具備している。

【００３３】データ制御回路７は、マイコン２０と、サ
ーボパルス信号ＳＳ及び同期情報検出信号ＳＢＤに基づ
いて各種の制御信号を生成するフォーマット制御回路２
１と、そのフォーマット制御回路２１の制御下でデータ
バスＮＲＺ上のデータを制御するデータフロー制御回路
２２と、バッファ制御回路２３と、バッファ２４と、Ｅ
ＣＣ訂正回路２５と、外部処理装置との接続部であるイ
ンターフェース制御回路２６とを具備している。

【００３４】｛非記録再生動作｝非記録再生動作時に
は、サーボ制御回路４によって、サーボ領域のサーボ情
報を用いた制御が行われており、記録再生ヘッド３は任
意のトラック上に位置付けられている。

【００３５】サーボ情報のタイミングは、フォーマット
制御回路２１のフォーマット制御信号のうち、サーボゲ
ート信号ＳＧによって示される。

【００３６】サーボ復調回路１３は、サーボゲート信号
ＳＧがアクティブになると、記録再生ヘッド３，Ｒ／Ｗ
アンプ５及び波形処理回路１２を介して得られたサーボ
情報を用いて、サーボ領域を示すサーボパルス信号ＳＳ
をフォーマット制御回路２１へ出力する。また、サーボ
復調回路１３は、記録再生ヘッド３のトラック位置ずれ
量をサーボ制御回路４へ出力する。

【００３７】サーボ制御回路４は、位置ずれ量をフィー
ドバックし、記録再生ヘッド３をトラック上に追従させ
る。

【００３８】｛記録動作｝記録動作は、外部処理装置の
記録命令であるライトコマンドの送出によって起動され
る。

【００３９】外部処理装置は、ライトコマンドに続き、
記録すべきデータを、インターフェース制御回路２６に
送出する。

【００４０】インターフェース制御回路２６は、外部処
理装置からのライトコマンドを受信し、マイコン２０に
対しライトコマンドとこれに含まれる論理アドレスを送
出する。

【００４１】マイコン２０は、論理アドレスを物理アド
レスに変換し、サーボ制御回路４に対して記録再生ヘッ
ド３のシーク命令を与える。

【００４２】サーボ制御回路４は、物理アドレスに対応
したトラックに記録再生ヘッド３を移動する。これと並
行して、記録するデータは、インターフェース制御回路
２６及びバッファ制御回路２３を介して、バッファ２４
に一時的に蓄えられる。

【００４３】フォーマット制御回路２１は、サーボパル
ス信号ＳＳを基にサーボゲート信号ＳＧとインデックス
パルス信号ＩＤＸとセクタパルス信号ＳＰを生成する。

【００４４】フォーマット制御回路２１は、セクタパル
ス信号ＳＰに対応したセクタ番号と物理アドレスで与え
られる当該記録セクタ番号とが一致すると、ライトゲー
ト信号ＷＧをアクティブとし、データフロー制御回路２
２を制御して一連のセクタ情報、すなわち、ビット同期
情報ＰＬＯ、シンボル同期情報SYNC、バッファ２４に一
時記憶されていたデータDATA、ＥＣＣ訂正回路２５で生
成されたエラーチェックコードＥＣＣ、及びパッド情報
ＰＡＤを、順にデータバスＮＲＺへ出力する。

【００４５】なお、エラーチェックコードＥＣＣとパッ
ド情報ＰＡＤの間に、エラーチェックコードＥＣＣのデ
ータ処理を確実に行うための数バイトのＰＯＳＴ情報を
設けるが、本発明とは直接の関係がないため、説明上無
視する。

【００４６】出力されたセクタ情報は、符号回路１０に
よって特定の符号に符号化され、データ記録回路１１に
渡される。

【００４７】データ記録回路１１は、符号化されたパラ
レルのデータ列にデータ訂正コードを付加して、シリア
ルのデータ列として、Ｒ／Ｗアンプ５へ出力する。

【００４８】Ｒ／Ｗアンプ５は、シリアルのデータ列
を、記録再生ヘッド３から該当するトラック上のセクタ
情報として記録する。

【００４９】｛再生動作｝再生動作は、外部処理装置の
再生命令であるリードコマンドの送出によって起動され
る。制御信号のタイミングは後述する。

【００５０】インターフェース制御回路２６は、リード
コマンドの受信とこれに含まれる論理アドレスをマイコ
ン２０へ出力する。

【００５１】マイコン２０は、論理アドレスを物理アド
レスへ変換するとともに、再生するトラック上に記録再
生ヘッド３を移動するようサーボ制御回路４にシーク命
令を与える。

【００５２】フォーマット制御回路２１は、記録再生ヘ
ッド３，Ｒ／Ｗアンプ５，波形処理回路１２及びサーボ
復調回路１３によって処理されたサーボパルス信号ＳＳ
を基にセクタパルス信号ＳＰを生成する。ここで、セク
タパルス信号ＳＰは、記録時のセクタパルス信号ＳＰに
対して位相が進んでいる。

【００５３】フォーマット制御回路２１は、セクタパル
ス信号ＳＰに対応したセクタ番号と物理アドレスで与え
られる再生セクタ番号とが一致すると、リードゲート信
号ＲＧをアクティブにする。

【００５４】当該セクタ情報は、Ｒ／Ｗアンプ５，波形
処理回路１２，データ判定回路１４によって、シリアル
のデジタルデータとして再生される。

【００５５】SYNC検出回路１７は、セクタ情報のうちシ
ンボル同期情報SYNCを検出し、同期情報検出信号ＳＢＤ
をアクティブにする。

【００５６】データ訂正回路１５は、同期情報検出信号
ＳＢＤがアクティブになった以降、データ訂正コード
（ＣＲＣ，ＥＣＣなど）を用いてデータの訂正を行う。

【００５７】復号回路１６は、シリアルのデータ列をパ
ラレルのデータとしてデータバスＮＲＺ上へ出力する。

【００５８】フォーマット制御回路２１は、同期情報検
出信号ＳＢＤを基準にデータの転送バイト数をカウント
し、セクタの終了位置に到達した時点でリードゲート信
号ＲＧをインアクティブにする。つまり、リードゲート
信号ＲＧがインアクティブになるタイミングは、再生遅
延時間の入らないタイミングとなる。よって、再生遅延
時間にかかわらず、最小限のパッド領域ＰＡＤで済むこ
ととなる。

【００５９】データフロー制御回路２２へのデータの到
着は、同期情報検出信号ＳＢＤよりもデータ訂正回路１
５と復号回路１６での処理時間すなわち再生遅延時間だ
け遅延する。従って、データフロー制御回路２２は、同
期情報検出信号ＳＢＤがアクティブになった以降、再生
遅延時間に相当するバイト数をカウントした後、バッフ
ァ制御回路２３を介して、バッファ２４にデータを格納
する。

【００６０】ＥＣＣ訂正回路２５は、エラーチェックコ
ードＥＣＣを基にして、バッファ２４に格納されたデー
タのエラー検証を行い、誤りがある場合には訂正する。

【００６１】バッファ２４に格納されたデータは、デー
タ訂正が完了した場合もしくはデータに誤りがない場合
には、マイコン２０の制御によって、バッファ制御回路
２３及びインターフェース制御回路２６を介して、外部
処理装置に送出される。

【００６２】図２は、フォーマット制御回路２１及びデ
ータフロー制御回路２２の内部構成説明図である。

【００６３】フォーマット制御回路２１は、サーボ制御
信号生成回路３０と、インデックスパルス生成回路３１
と、セクタパルス生成回路３２と、シーケンサ３３とを
具備している。

【００６４】サーボ制御信号生成回路３０は、サーボパ
ルス信号ＳＳを基準にして、サーボゲート信号ＳＧを生
成する。

【００６５】インデックスパルス生成回路３１は、サー
ボゲート信号ＳＧがアクティブな期間のサーボパルス信
号ＳＳを判別して、インデックスパルス信号ＩＤＸを生
成する。

【００６６】セクタパルス生成回路３２は、インデック
スパルス信号ＩＤＸを基準として、再生動作時と記録動
作時によって位相の異なるセクタパルス信号ＳＰを生成
する。

【００６７】シーケンサ３３は、セクタフォーマットを
制御するものであって、セクタの記録期間を示すライト
ゲート信号ＷＧ、セクタの再生期間を示すリードゲート
信号ＲＧ、さらに、データフロー制御回路２２を制御す
る選択信号ＳＥＬ及びロード信号ＬＤをそれぞれ生成す
る。

【００６８】データフロー制御回路２２は、固定データ
生成回路３４と、ＦＩＦＯ３８と、選択回路３５と、再
生遅延カウンタ３６と、データ転送カウンタ３７とを具
備している。

【００６９】固定データ生成回路３４は、ビット同期情
報ＰＬＯ，シンボル同期情報SYNC，パッド情報ＰＡＤの
コード列を出力する回路であり、選択回路３５の第１端
に接続されている。

【００７０】ＦＩＦＯ３８は、バッファ制御回路２３か
らのデータDATA及びエラーチェックコードＥＣＣのコー
ド列を出力する回路であり、選択回路３５の第２端に接
続されている。

【００７１】選択回路３５は、シーケンサ３３からの選
択信号ＳＥＬが“１”のときに固定データ生成回路３４
を選択し、選択信号ＳＥＬが“０”のときにＦＩＦＯ３
８を選択して、データバスＮＲＺへ出力する。

【００７２】図３に、サーボゲート信号ＳＧとインデッ
クスパルス信号ＩＤＸとセクタパルス信号ＳＰと磁気デ
ィスク２上のデータ配列のタイミングを示す。

【００７３】図３では、磁気ディスク２の１回転期間中
に３つのサーボ領域と、８つのセクタを配置した例を示
している。

【００７４】サーボゲート信号ＳＧは、各サーボ領域で
アクティブになる。

【００７５】インデックスパルス信号ＩＤＸは、３サー
ボ期間に１回アクティブになる。

【００７６】セクタパルス信号ＳＰは、セクタの開始位
置でアクティブになる。

【００７７】セクタ間には、若干のギャップ領域ＧＡＰ
が形成されている。

【００７８】一つのセクタは、ビット同期情報ＰＬＯ，
シンボル同期情報SYNC，データDATA，エラーチェックコ
ードＥＣＣ及びパッド領域ＰＡＤで構成される。

【００７９】｛記録動作時｝記録動作時には、図３の
(Ａ)に示すように、セクタパルス信号ＳＰは、セクタ開
始位置でアクティブとなる、また、ライトゲート信号Ｗ
Ｇは、当該セクタのデータを記録するため、セクタパル
ス信号ＳＰに同期してアクティブとなる。

【００８０】記録するビット同期情報ＰＬＯ，シンボル
同期情報SYNC，データDATA，エラーチェックコードＥＣ
Ｃ及びパッド情報ＰＡＤの一連のセクタ情報は、シーケ
ンサ３３が出力する選択信号ＳＥＬに基づき、固定デー
タ生成回路３４，ＦＩＦＯ３８及び選択回路３５によっ
て生成される。すなわち、シーケンサ３３は、最初に選
択信号ＳＥＬを“１”として固定データ生成回路３４の
出力を選択し、ビット同期情報ＰＬＯ及びシンボル同期
情報SYNCをデータバスＮＲＺへ出力する。続いて、シー
ケンサ３３は、選択信号ＳＥＬを“０”としてＦＩＦＯ
３８の出力を選択し、データDATA及びエラーチェックコ
ードＥＣＣをデータバスＮＲＺへ出力する。次いで、シ
ーケンサ３３は、選択信号ＳＥＬを“１”として固定デ
ータ生成回路３４の出力を選択し、パッド情報ＰＡＤを
データバスＮＲＺへ出力する。最後に、シーケンサ３３
は、ライトゲート信号ＷＧをインアクティブにし、記録
動作を終了する。

【００８１】｛再生動作時｝再生動作時には、図３の
(Ｂ)に示すように、セクタパルス信号ＳＰは、データ記
録動作に対し位相の進んだ信号になる。これは、回転変
動によるセクタ開始位置の変動に対し、リードゲート信
号ＲＧを確実にセクタの先頭位置でアクティブにするよ
う制御を行うためである。すなわち、セクタパルス生成
回路３２は、リード／ライト信号が再生動作を示す状態
であった場合、記録動作を示す状態であった場合よりも
セクタパルス信号ＳＰの位相を進める。

【００８２】シーケンサ３３は、セクタパルス信号ＳＰ
を基準にリードゲート信号ＲＧをセクタ開始位置でアク
ティブとする。そして、シンボル同期情報SYNCを検出し
てから規定のバイト数経過後、インアクティブとする。

【００８３】シーケンサ３３は、SYNC検出回路１７から
の同期情報検出信号ＳＢＤを検出すると、ロード信号Ｌ
Ｄにより再生遅延カウンタ３６のカウント動作を開始さ
せる。再生遅延カウンタ３６は、データ訂正回路１５及
び復号回路１６の再生遅延時間に相当するバイト数だけ
カウントすると、ＳＴ信号を出力する。データ転送カウ
ンタ３７は、ＳＴ信号でトリガされた後、規定のバイト
数のデータをカウントする。このカウントの間、データ
バスＮＲＺ上のデータDATA及びエラーチェックコードＥ
ＣＣが、ＦＩＦＯ３８を介して、バッファ制御回路２３
へ送出される。

【００８４】なお、規定のバイト数は、基本的にはデー
タDATA及びエラーチェックコードＥＣＣに相当するバイ
ト数であるが、サーボ領域で分割されないノンスプリッ
トセクタの場合とサーボ領域で分割されるスプリットセ
クタの場合とで異なる。

【００８５】図４に、単一のデータセクタの再生動作に
おける制御信号の出力タイミングを示す。

【００８６】図４の(１)は、ノンスプリットセクタ（セ
クタ＃２）に対する制御信号の出力タイミングである。

【００８７】リードゲート信号ＲＧは、磁気ディスク上
のセクタ開始位置からパッド領域ＰＡＤの中間までアク
ティブとなる。

【００８８】同期情報検出信号ＳＢＤは、シンボル同期
情報SYNCがSYNC検出回路１７で検出されるとアクティブ
になり、リードゲート信号ＲＧがインアクティブとなる
とインアクティブになる。

【００８９】復号回路１６のデータバスＮＲＺは、再生
動作開始時にはハイインピーダンス状態（Hi-Z）にあ
り、同期情報検出信号ＳＢＤが出力されてから再生遅延
時間経過した後、データDATA，エラーチェックコードＥ
ＣＣ及びパッド領域ＰＡＤのデータが出力される。

【００９０】以上のようなタイミング関係にある同期情
報検出信号ＳＢＤとデータバスＮＲＺのデータは、フォ
ーマット制御回路２１及びデータフロー制御回路２２に
よって上述のように制御される。

【００９１】図４の(２)は、スプリットセクタ（セクタ
＃３）に対する制御信号の出力タイミングである。

【００９２】サーボ領域より前にある前半セクタ（セク
タ#３(a)と呼ぶ）に対するリードゲート信号ＲＧは、セ
クタ#３(a)のビット同期情報ＰＬＯの開始位置からパッ
ド領域ＰＡＤの中間までアクティブとなる。また、サー
ボ領域より後にある後半セクタ（セクタ#３(b)と呼ぶ）
に対するリードゲート信号ＲＧは、セクタ#３(b)のビッ
ト同期情報ＰＬＯの開始位置からパッド領域ＰＡＤの中
間までアクティブとなる。

【００９３】同期情報検出信号ＳＢＤは、セクタ#３(a)
のシンボル同期情報SYNCがSYNC検出回路１７によって検
出されるとアクティブになり、リードゲート信号ＲＧが
インアクティブとなるとインアクティブになる。また、
セクタ#３(b)のシンボル同期情報SYNCがSYNC検出回路１
７によって検出されるとアクティブになり、リードゲー
ト信号ＲＧがインアクティブとなるとインアクティブに
なる。

【００９４】データバスＮＲＺは、セクタ#３(a)で検出
された同期情報検出信号ＳＢＤから再生遅延時間経過し
た後、データDATA(1)とパッド情報ＰＡＤを出力し、そ
の後、ハイインピーダンス状態になる。さらに、セクタ
#３(b)で検出された同期情報検出信号ＳＢＤから再生遅
延時間経過した後、データDATA(2)とエラーチェックコ
ードＥＣＣとパッド情報ＰＡＤを出力し、その後、ハイ
インピーダンス状態になる。ここで、再生遅延時間は、
セクタ#３(a)とセクタ#３(b)とで同一時間であり、ま
た、サーボ期間がゼロではないので、セクタ#３(a)とセ
クタ#３(b)のデータバスＮＲＺが衝突することはない。

【００９５】以上のようなタイミング関係にある同期情
報検出信号ＳＢＤとデータバスＮＲＺのデータは、フォ
ーマット制御回路２１及びデータフロー制御回路２２に
よって上述のように制御される。

【００９６】図５に、連続するデータセクタの再生動作
における制御信号の出力タイミングを示す。

【００９７】図５の(１)は、ノンスプリットセクタ（セ
クタ＃４，＃５）の連続再生に対する制御信号の出力タ
イミングである。

【００９８】リードゲート信号ＲＧと同期情報検出信号
ＳＢＤとデータバスＮＲＺは、単一のセクタの再生動作
時と同様のタイミングで発生する。

【００９９】同期情報検出信号ＳＢＤは、セクタ＃４に
対するリードゲート信号ＲＧがインアクティブとなると
同時にインアクティブとなる。このため、同期情報検出
信号ＳＢＤにより、フォーマット制御回路２１で、次の
セクタ＃５のシンボル同期情報SYNCの開始位置を検知す
ることが可能となる。

【０１００】また、セクタ＃４とセクタ＃５の期間のデ
ータバスＮＲＺは、ギャップ領域ＧＡＰとセクタ＃５の
ビット同期情報ＰＬＯ及びシンボル同期情報SYNCがゼロ
とはならないため、オーバーラップすることはない。

【０１０１】従って、各セクタのデータは、フォーマッ
ト制御回路２１及びデータフロー制御回路２２によっ
て、対応するバッファ２４に格納可能となる。

【０１０２】図５の(２)は、スプリットセクタ（セクタ
＃３）とノンスプリットセクタ（セクタ＃４）の連続再
生に対する制御信号の出力タイミングである。

【０１０３】リードゲート信号ＲＧと同期情報検出信号
ＳＢＤとデータバスＮＲＺは、単一のスプリットセクタ
の再生動作時のタイミングと単一のノンスプリットセク
タの再生動作時のタイミングとを組み合わせたタイミン
グで発生する。

【０１０４】同期情報検出信号ＳＢＤは、図５の(１)と
同様になる。このため、同期情報検出信号ＳＢＤによ
り、フォーマット制御回路２１で、それぞれ対応するシ
ンボル同期情報SYNCの開始位置を検知することが可能と
なる。

【０１０５】また、同様に、各セクタの期間のデータバ
スＮＲＺもオーバーラップすることはない。

【０１０６】従って、各セクタのデータを、対応するバ
ッファ２４に格納可能となる。

【０１０７】次に、図６を用いて、データ判定回路１４
の判定誤り等によって、シンボル同期情報SYNCを正しく
検出できなかった場合について説明する。

【０１０８】図６の(１)は、ノンスプリットセクタ（セ
クタ＃４，＃５）の連続再生動作時に、セクタ#５のシ
ンボル同期情報SYNCを正しく検出できなかった場合を示
している。

【０１０９】セクタ＃４に対する再生動作は、図５の
(１)と同じである。

【０１１０】セクタ＃５のリードゲート信号ＲＧは、ビ
ット同期情報ＰＬＯの開始位置でアクティブとなった
が、予め決められた期間内に同期情報検出信号ＳＢＤが
アクティブにならないため、シーケンサ３３は、リード
ゲート信号ＲＧをインアクティブにする。予め決められ
た期間とは、セクタ開始位置からシンボル同期情報SYNC
までの期間より若干長い期間とする。データ訂正回路１
５及び復号回路１６は、同期情報検出信号ＳＢＤがアク
ティブとならなかったため、セクタ＃５のデータDATA
（DATA＃５）をデータバスＮＲＺへ出力しない。従っ
て、セクタ＃４のデータDATA（DATA＃４）は正常にバッ
ファ２４に格納されるが、セクタ#５のデータDATA（DAT
A＃５）はバッファ２４に格納されない。このため、セ
クタ#５に対しては、リトライ等の処理によって再び再
生動作が行われる。

【０１１１】図６の(２)は、スプリットセクタ（セクタ
＃３）とノンスプリットセクタ（セクタ＃４）の連続再
生動作時に、スプリットセクタ＃３のサーボ領域より後
のセクタ（セクタ#３(2)）のシンボル同期情報SYNCを正
しく検出できなかった場合を示している。

【０１１２】スプリットセクタ＃３のサーボ領域より前
のセクタ（セクタ#３(1)）に対する再生動作は、図５の
(２)と同じである。

【０１１３】スプリットセクタ＃３のサーボ領域より後
のセクタ（セクタ#３(2)）のリードゲート信号ＲＧは、
ビット同期情報ＰＬＯの開始位置でアクティブとなった
が、予め決められた期間内に同期情報検出信号ＳＢＤが
アクティブにならないため、シーケンサ３３は、リード
ゲート信号ＲＧをインアクティブにする。データ訂正回
路１５及び復号回路１６は、同期情報検出信号ＳＢＤが
アクティブとならなかったため、セクタ#３(2)のデータ
DATA（DATA#３(2)）をデータバスＮＲＺへ出力しない。

【０１１４】ノンスプリットセクタ＃４に対する再生動
作は、図５の(２)と同じである。

【０１１５】従って、スプリットセクタ＃３のデータに
ついては、リトライ等の処理によって再び再生動作が行
われる。

【０１１６】図７に、シーケンサ３３とデータフロー制
御回路２２の制御手順を示す。

【０１１７】この制御手順には、ノンスプリットセクタ
とスプリットセクタを処理する通常処理(１)と、シンボ
ル同期情報SYNCが規定時間内に検出されなかった場合の
例外処理(２)とがある。

【０１１８】図７の(１)に示す通常処理は、step１〜st
ep９により処理される。

【０１１９】シーケンサ３３は、step１でリードゲート
信号ＲＧをアクティブする。step２で一定期間内に同期
情報検出信号ＳＢＤが検出されるか確認し、検出されれ
ばstep３に制御を移す。一定期間内に同期情報検出信号
ＳＢＤがアクティブとならない場合、例外処理に移行す
る。step３でデータDATA，エラーチェックコードＥＣＣ
及びパッド領域ＰＡＤの間のリードゲート信号ＲＧのア
クティブ状態を確保するため、規定バイト数カウントす
るまでウェイトする。ここで、規定バイト数とは、ノン
スプリットセクタの場合はデータDATA，エラーチェック
コードＥＣＣ及びパッド領域ＰＡＤを合計したバイト数
であり、スプリットセクタの場合はサーボ領域までのデ
ータDATA及びパッド領域ＰＡＤを合計したバイト数（図
４の(２)の例ではDATA(１)とその後のパッド領域ＰＡＤ
の合計バイト数）である。

【０１２０】step４でリードゲート信号ＲＧをインアク
ティブにする。

【０１２１】ノンスプリットセクタに対しては、規定バ
イト数のデータを処理したため、step４でその動作を終
了する。

【０１２２】スプリットセクタに対しては、step５でサ
ーボ期間の通過を待ち、サーボ領域より後のスプリット
セクタを処理する。step６で再びリードゲート信号ＲＧ
をアクティブとし、step７で同期情報検出信号ＳＢＤの
検出を行う。一定期間内に同期情報検出信号ＳＢＤが検
出されない場合、例外処理に移行する。step８で規定バ
イト数（図４の(２)の例では、DATA(２)とＥＣＣとパッ
ド領域ＰＡＤの合計バイト数）ウェイトした後、step９
でリードゲート信号ＲＧをインアクティブとする。

【０１２３】データフロー制御回路２２は、基本的に、
step３，step８以外は、データ転送中であれば、データ
転送を継続処理する。step３，step８では、シーケンサ
３３から与えられるロード信号ＬＤによって再生遅延バ
イト数分だけウェイトし、規定バイト数のデータ転送を
行う。

【０１２４】図７の(２)に示す例外処理は、step１，st
ep２により処理される。

【０１２５】シーケンサ３３は、step１でリードゲート
信号ＲＧをインアクティブにし、step２でデータエラー
発生をマイコン２０に通知し、リトライ処理等を行う。

【０１２６】データフロー制御回路２２は、データ転送
中であればそのデータ転送の継続処理を行う。

【０１２７】上記第１の実施形態の磁気ディスク装置１
によれば、出力が再生遅延時間だけ遅延するデータ訂正
回路１５及び復号回路１６から同期情報検出信号を出力
するのではなく、実質的に遅延がないSYNC検出回路１７
から同期情報検出信号ＳＢＤを出力する。このため、フ
ォーマット制御回路２１は、再生遅延時間に左右されず
に、同期情報検出信号ＢＳＤを基準にして磁気ディスク
上のセクタの終了位置でリードゲート信号ＲＧを的確に
インアクティブにできる。従って、記録再生処理回路６
が磁気ディスクから当該セクタの情報を読み出すことを
保証するために、再生遅延時間よりも長いパッド領域Ｐ
ＡＤを当該セクタの末尾に設けておく必要がなくなる。
よって、パッド領域ＰＡＤは最小限で済み、有効に使用
できるデータ記憶領域を増大でき、データ記録効率を向
上できる。なお、データは再生遅延時間だけ遅延してデ
ータバスＮＲＺに出力されるため、データフロー制御回
路２２は再生遅延時間だけ遅延してデータを処理するよ
うになっている。

【０１２８】換言すると、本発明では、フォーマット制
御とデータ制御とを分離して制御可能な構成にした。こ
れにより、パッド領域ＰＡＤを最小限に抑えることがで
き、有効なデータ記録領域を拡大でき、データ記録効率
を改善できる。

【０１２９】具体的には、従来は８バイト程度のパッド
領域ＰＡＤが必要であったものを、２バイト程度に抑制
できる。さらに、再生遅延が１セクタ（５１２バイト程
度）にまで及ぶ場合、従来は５１２バイト以上のパッド
領域ＰＡＤが必要であったが、この場合でも２バイト程
度に抑制できる（データ記録効率は、５１２バイト以上
のパッド領域ＰＡＤでは４０％程度に低下するが、２バ
イト程度のパッド領域ＰＡＤでは７５％程度を確保する
ことが可能になる）。

【０１３０】−第２の実施形態− 第２の実施形態では、図１に示す記録再生処理回路６と
データ制御回路７とを接続する信号のうち、同期情報検
出信号ＳＢＤを削減する。

【０１３１】図８は、本発明の第２の実施形態に係る磁
気ディスク装置の要部構成図である。なお、図１に示す
記録再生処理回路６及びデータ制御回路７と区別するた
め、図８では、記録再生処理回路６’及びデータ制御回
路７’とする。

【０１３２】記録再生処理回路６’は、データ記録経路
である符号回路１０及びデータ記録回路１１と、データ
再生経路である波形処理回路１２，データ判定回路１
４，データ訂正回路１５及び復号回路１６と、サーボ制
御経路であるサーボ復調回路１３と、データ制御回路
７’にデータバスＮＲＺを介してSYNC情報を伝達するSY
NC検出回路１７及びSYNCコード生成回路４０とを具備し
て構成される。

【０１３３】データ制御回路７’は、図示しないインタ
ーフェース制御回路２６と、マイコン２０と、バッファ
２４と、バッファ制御回路２３と、ＥＣＣ訂正回路２５
と、データバスＮＲＺの情報からフォーマット制御及び
データ処理を行うフォーマット制御回路４１及びデータ
フロー制御回路４２とを具備して構成される。

【０１３４】図９は、再生動作時の記録再生処理回路
６’とデータ制御回路７’の間のデータバスＮＲＺでの
データの授受の説明図である。なお、説明の都合上、リ
ードゲート信号ＲＧがアクティブになる前のセクタ再生
動作は完了しているものとする。

【０１３５】図９の(１)に、ノンスプリットセクタの連
続再生動作を示す。

【０１３６】リードゲート信号ＲＧがセクタ＃４の開始
位置でアクティブになると、波形処理回路１２及びデー
タ判定回路１４は、当該セクタのデータ判定動作を開始
する。

【０１３７】SYNC検出回路１７は、シンボル同期情報SY
NCを検出すると、同期情報検出信号ＳＢＤをアクティブ
にする。SYNCコード生成回路４０は、データバスＮＲＺ
上にデータの転送がないため、同期情報検出信号ＳＢＤ
がアクティブになると、特別なシンボル同期情報SYNCを
データバスＮＲＺ上へ出力する。

【０１３８】データ訂正回路１５及び復号回路１６は、
同期情報検出信号ＳＢＤがアクティブになると、データ
の訂正及び復号を開始し、再生遅延時間経過した後、デ
ータバスＮＲＺ上にデータ（DATA＃４）を出力する。

【０１３９】データバスＮＲＺは、特別なシンボル同期
情報SYNCからデータ（DATA＃４）の開始までの間は、ハ
イインピーダンス（Hi-Z）となる。

【０１４０】フォーマット制御回路４１は、特別なシン
ボル同期情報SYNCを検出すると、ロード信号ＬＤをアク
ティブにする。

【０１４１】データフロー制御回路４２は、ロード信号
ＬＤがアクティブになると、再生遅延時間経過した後の
データバスＮＲＺ上のデータ（DATA＃４）をバッファ制
御回路２３へ転送する。

【０１４２】セクタ＃４に対応するリードゲート信号Ｒ
Ｇは、セクタ＃４の最終位置でインアクティブとなる
が、データ（DATA＃４）とそれに続くエラーチェックコ
ードＥＣＣ及びパッド情報ＰＡＤのデータは、既にデー
タ訂正回路１５及び復号回路１６の内部記憶回路に取り
込まれているため、データ訂正回路１５及び復号回路１
６から引き続いてデータバスＮＲＺへ出力される。

【０１４３】セクタ＃５に対応するリードゲート信号Ｒ
Ｇがアクティブになると、データ訂正回路１５及び復号
回路１６は、データバスＮＲＺへの出力を一時中断す
る。

【０１４４】このため、データバスＮＲＺは、ハイイン
ピーダンス（Hi-Z）になる。

【０１４５】SYNC検出回路１７がセクタ＃５のシンボル
同期情報SYNCを検出すると、同期情報検出信号ＳＢＤは
アクティブとなり、SYNCコード生成回路４０はデータバ
スＮＲＺに特別なシンボル同期情報SYNCを出力する。

【０１４６】これに続いて、データ訂正回路１５及び復
号回路１６は、内部記憶回路に蓄積していたデータ（DA
TA＃４）とそれに続くエラーチェックコードＥＣＣ及び
パッド情報ＰＡＤのデータバスＮＲＺへの出力を再開す
る。

【０１４７】同時にデータ訂正回路１５及び復号回路１
６は、セクタ＃５のデータの訂正及び復号処理を内部記
憶回路を用いて行うが、再生遅延時間に達しないため、
データバスＮＲＺには出力されない。セクタ＃４のパッ
ド情報ＰＡＤの出力が完了すると、データバスＮＲＺは
ハイインピーダンス（Hi-Z）になる。

【０１４８】その後、再生遅延時間経過すると、データ
訂正回路１５及び復号回路１６からセクタ＃５のデータ
（DATA＃５）とそれに続くエラーチェックコードＥＣＣ
及びパッド情報ＰＡＤデータが、データバスＮＲＺ上へ
出力される。

【０１４９】図９の(２)に、スプリットセクタとノンス
プリットセクタの連続再生動作を示す。

【０１５０】図９の(１)と同様に、リードゲート信号Ｒ
Ｇがセクタ＃３の開始位置でアクティブになり、シンボ
ル同期情報SYNCが検出されると、データバスＮＲＺ上に
特別なシンボル同期情報SYNCが出力される。再生遅延時
間経過後、サーボ領域より前のデータ（DATA#３(1)）が
データバスＮＲＺへ出力される。

【０１５１】サーボ領域の通過後、サーボ領域より後の
データ（DATA#３(2)）の開始でリードゲート信号ＲＧが
再びアクティブになると、サーボ領域より前のデータ
（DATA#３(1)）の出力は一時中断され、データバスＮＲ
Ｚはハイインピーダンス（Hi-Z）となる。

【０１５２】サーボ領域より後のデータ（DATA#３(2)）
のシンボル同期情報SYNCを検出すると、データバスＮＲ
Ｚに特別なシンボル同期情報SYNCが出力される。

【０１５３】これに続いて、サーボ領域より前のデータ
（DATA#３(1)）の出力が再開される。

【０１５４】その後、再生遅延時間経過すると、データ
訂正回路１５及び復号回路１６からサーボ領域より後の
データ（DATA#３(2)）がデータバスＮＲＺ上へ出力され
るが、この例では、セクタ＃４に対応するリードゲート
信号ＲＧが先にアクティブとなったため、出力は一時中
断され、データバスＮＲＺはハイインピーダンス（Hi-
Z）となる。

【０１５５】セクタ#４のシンボル同期情報SYNCを検出
すると、データバスＮＲＺに特別なシンボル同期情報SY
NCが出力される。

【０１５６】これに続いて、サーボ領域より後のデータ
（DATA#３(2)）の出力が再開される。

【０１５７】その後、再生遅延時間経過すると、データ
訂正回路１５及び復号回路１６からセクタ＃４のデータ
（DATA＃４）がデータバスＮＲＺ上へ出力される。

【０１５８】次に、シンボル同期情報SYNCが検出されな
かった場合の制御方法について説明する。

【０１５９】図１０の(１)は、ノンスプリットセクタの
連続再生動作でセクタ＃５のシンボル同期情報SYNCが検
出されなかった場合を示す。

【０１６０】データバスＮＲＺには、セクタ＃４の特別
なシンボル同期情報SYNCが出力され、再生遅延時間経過
後にデータ（DATA＃４）の一部が出力される。セクタ＃
５のリードゲート信号ＲＧがアクティブとなると、デー
タ（DATA＃４）の出力は一時中断される。この後、セク
タ#５のシンボル同期情報SYNCが検出されないため、セ
クタ#５の特別なシンボル同期情報SYNCも出力されな
い。よって、データ（DATA＃４）の出力も再開されな
い。しかし、予め決められた期間内に同期情報検出信号
ＳＢＤがアクティブにならないため、セクタ＃５のリー
ドゲート信号ＲＧがインアクティブになる。すると、デ
ータ（DATA＃４）の出力が再開される。これにより、セ
クタ＃４のデータの出力は完了する。

【０１６１】図１０の(２)は、スプリットセクタとノン
スプリットセクタの連続再生動作でスプリットセクタ＃
３のサーボ領域より後のシンボル同期情報SYNCが検出さ
れなかった場合を示す。

【０１６２】スプリットセクタ＃３のサーボ領域より前
のデータ（DATA#３(1)）がデータバスＮＲＺに出力され
ているときに、スプリットセクタ＃３のサーボ領域より
後のデータDATA#３(２)のためのリードゲート信号ＲＧ
がアクティブとなるため、出力が一時中断される。スプ
リットセクタ＃３のサーボ領域より後のデータDATA#３
(２)のシンボル同期情報SYNCが検出されなかったため、
リードゲート信号ＲＧがインアクティブとなると、スプ
リットセクタ＃３のサーボ領域より前のデータ（DATA#
３(1)）の出力が再開される。しかし、シンボル同期情
報SYNCが検出されないため、スプリットセクタ＃３のサ
ーボ領域より後のデータDATA#３(２)の訂正及び復号処
理が行われず、データバスＮＲＺ上にデータは出力され
ない。この場合、セクタ#３のデータは一部消失するた
め、リトライ等のデータリカバリ処理を行なう。

【０１６３】図１１は、フォーマット制御回路４１及び
データフロー制御回路４２の内部構成説明図である。

【０１６４】図２と比較すると、図２のシーケンサ３３
の代わりにシーケンサ５０を備えている点、図２で同期
情報検出信号ＳＢＤがシーケンサ３３に入力されている
代わりにデータバスＮＲＺがシーケンサ５０に入力され
ている点及びシーケンサ５０からデータ転送カウンタ５
１へホールド信号ＨＤが出力されている点が異なってい
る。

【０１６５】記録動作時のシーケンサ５０は、図２のシ
ーケンサ３３と全く同じ動作を行う。

【０１６６】再生動作時のシーケンサ５０は、リードゲ
ート信号ＲＧをアクティブし、データ転送カウンタ５１
のカウント動作を一時保留するホールド信号ＨＤをアク
ティブにする。さらに、シーケンサ５０は、データバス
ＮＲＺ上の特別なシンボル同期情報SYNCを検出すると、
ロード信号ＬＤをアクティブにし、ホールド信号ＨＤを
インアクティブにする。

【０１６７】再生遅延カウンタ３６は、ロード信号ＬＤ
を基準に再生遅延分のバイト数だけ遅延してＳＴ信号を
アクティブとする。

【０１６８】データ転送カウンタ５１は、バッファ制御
回路２３に転送するデータ数をカウントするが、ホール
ド信号ＨＤがアクティブになっていると、リードゲート
信号ＲＧがアクティブになった時にデータ転送を一時中
断する。そして、ホールド信号ＨＤがインアクティブに
なると、データ転送を再開する。

【０１６９】図１２に、シーケンサ５０とデータフロー
制御回路４２の制御手順を示す。

【０１７０】この制御手順には、ノンスプリットセクタ
とスプリットセクタを処理する通常処理(１)と、シンボ
ル同期情報SYNCが規定時間内に検出されなかった場合の
例外処理(２)とがある。

【０１７１】図１２の(１)に示す通常処理は、step１〜
step９により処理される。

【０１７２】シーケンサ５０は、step１でリードゲート
信号ＲＧをアクティブし、step２で一定期間内にデータ
バスＮＲＺ上に特別なシンボル同期情報SYNCが検出され
ればstep３に制御を移し、検出されなければ例外処理に
移行する。step３では規定バイト数カウントするまでウ
ェイトする。step４ではリードゲート信号ＲＧをインア
クティブにする。ノンスプリットセクタに対しては、規
定バイト数のデータ処理が完了しているため、step４で
処理を終了する。スプリットセクタに対しては、step５
でサーボ領域の通過を待ち、step６で再びリードゲート
信号ＲＧをアクティブとする。step７では一定期間内に
特別なシンボル同期情報SYNCが検出されればstep８に制
御を移し、検出されなければ例外処理に移行する。step
８では規定バイト数ウェイトする。step９ではリードゲ
ート信号ＲＧをインアクティブとする。

【０１７３】データフロー制御回路４２は、リードゲー
ト信号ＲＧがアクティブとなるstep１ではデータ転送中
ならデータ転送を一時停止する。step２ではデータ転送
の一時停止を継続し、特別なシンボル同期情報SYNCが検
出されてstep３に移行すると、データ転送を一時停止中
なら再開し、データ転送を一時停止中でなければシーケ
ンサ５０から与えられるロード信号ＬＤによって再生遅
延バイト数分だけウェイトし、規定バイト数のデータ転
送を行う。step４，５ではデータ転送中なら継続する。
step６〜９は、step１〜５と同じである。

【０１７４】図１２の(２)に示す例外処理は、step１，
step２により処理される。

【０１７５】シーケンサ５０は、step１でリードゲート
信号ＲＧをインアクティブにし、step２でデータエラー
発生をマイコン２０に通知し、リトライ処理等を行う。

【０１７６】データフロー制御回路４２は、step１でデ
ータ転送が一時停止状態であれば再開する。step２でデ
ータ転送を停止する。

【０１７７】上記第２の実施形態によれば、同期情報検
出信号ＳＢＤの代わりにデータバスＮＲＺ上の特別なシ
ンボル同期情報SYNCを用いてSYNC情報を記録再生処理回
路６’からデータ制御回路７へ通知することが可能とな
る。よって、ＬＳＩ化した時のピン数や配線領域の低減
が可能となる。

【０１７８】−第３の実施形態− 第３の実施形態では、データ出力期間を示す制御信号を
新たに設け、制御の簡略化を図る。図１５が制御の簡略
化を図る第３の実施形態の磁気記録再生装置の構成図で
ある。図１と比較すると、フォーマット制御回路２１が
データフロー制御回路２２を制御するためのＬＤ信号
は、新たに設けたVALID信号に変更する。ここで、VALID
信号は、NRZ上のデータが確定されたことを示す双方向
の信号であって、復号回路１６と符号回路１０とデータ
フロー制御回路２２とに接続される。VALID信号は、記
録動作、及び、再生動作によって異なるが、NRZデータ
の出力期間を示している。VALID信号の双方向の切り替
え動作は、記録動作時は、データフロー制御回路２２
が、再生動作時は、復号回路１６がそれぞれ行う。

【０１７９】<記録動作>記録動作時、データフロー制御
回路２２は、図１６の一構成例に示すごとく、記録動作
時のvalid信号を生成するwrite valid生成回路６０を図
2に対し新たに設けた。固定データ生成回路３４、選択
回路３５は、符号回路１０内に含むものとする。バッフ
ァ制御回路から送出されるデータ列は、FIFO３８にいっ
たん記憶された後、write valid生成回路６０の出力す
るVALID信号がアクティブになると、FIFO38の出力デー
タをNRZデータとして符号回路10に出力する。符号回路1
0は、固定データ生成回路34と同様の機能を有し、PLO、
SYNC等のデータを、変換したNRZデータとともに記録す
る。

【０１８０】これらの動作タイミングは、図１７に示さ
れる。VALID信号は、サーボ領域がセクタ領域を分割し
ない場合と、サーボ領域がセクタ領域を分割する場合と
で同じタイミングであって、NRZデータ上のデータが確
定している場合にのみ、VALID信号がアクティブとな
る。記録遅延経た後生成されるWG信号が立ち上がると、
PLO信号を、SBD信号が立ち上がるとSYNC信号を、それぞ
れ、データ記録回路11から出力される。VALID信号がア
クティブとなっている期間のNRZデータを処理すると、S
BD信号は立ち下がり、POST信号を記録する。その後、WG
信号が立ち下がり、一連の記録動作を完了する。

【０１８１】<再生動作>再生動作時、復号回路１６は、
NRZデータが送出されるのと同時に、VALID信号をアクテ
ィブとする。VALID信号とNRZデータは、図16に示すごと
く、データフロー制御回路２２のFIFO38に接続されてい
る。FIFO38は、VALID信号がアクティブの場合、NRZデー
タを取り込み、その後、バッファ制御回路にデータを送
出する。

【０１８２】VALID信号の詳細のタイミングは、図１８
に示すように、NRZデータに出力されるデータのタイミ
ングに対応して発生する。この際、SBD信号の立ち上が
りエッジは、記録媒体上のSYNC領域を検出して出力され
るが、NRZデータ及び、VALID信号は、SYNC検出後再生遅
延時間経て出力されるため、SBD信号はNRZデータ、VALI
D信号に対し早いタイミングでアサートされる。フォー
マット制御回路21は、SBD信号のアサート位置から、記
録媒体上のPOST領域でRG信号の立ち下がりエッジを発生
する。SBD信号は、RG信号の立ち下がりエッジに対応し
てネゲートされる。記録再生処理回路6は、SBDアサート
位置からRG信号立ち下がりエッジまでの期間を検出し、
データを転送するデータ数として認識する。認識したデ
ータ転送数に基づいて、記録再生回路6は、再生遅延経
た後、NRZデータとしてデータフロー制御回路２２に出
力する。

【０１８３】上記実施例によれば、データ出力期間を示
す制御信号（VALID信号）に基づいて磁気記録再生装置
を構成することで、制御信号は増加するが、制御回路の
簡略化が可能である。

【０１８４】本実施例の記録動作例では、記録遅延の大
きな場合について示したため、NRZデータの出力タイミ
ングがWG信号のアサートタイミングより記録遅延分だけ
早くなっている。しかし、記録遅延は、符号回路１０、
あるいは、データ記録回路１１の変換遅延であり、符号
回路の構成により大きく異なるため、従来例で示したと
おり記録遅延が小さい場合もある。この場合、従来例で
示したようなWG信号とNRZデータとの出力タイミングが
同時であってもよく、すなわち、VALID信号とWG信号の
共通化が可能である。

【０１８５】また、本実施例では図示しなかったが、NR
Zデータを遅延させるため、符号回路１０、もしくは、
記録再生処理回路６の中に、記録データを一時蓄積する
メモリが必要な場合もある。

【０１８６】−他の実施形態−第４の実施形態の磁気記
録再生装置の構成例を示す。図１９に示すように、符号
回路１０、復号回路１６は、データフロー制御回路２２
とバッファ制御回路２３との間に配置されており、デー
タフロー制御回路２２は、符号化されたデータを記録再
生処理することを可能にした磁気記録再生装置の一構成
図である。

【０１８７】<記録動作>記録動作時、符号回路１０は、
バッファ制御回路２３から送出されてくるデータ列を符
号化し、上記構成例とは異なり、符号化されたデータ列
をデータフロー制御回路２２に送出する。フロー制御回
路２２は、図２０に示すごとく、固定データ生成回路３
４と選択回路３５、write valid生成回路６０と、FIFO
３８とから構成される。FIFO３８は、シーケンサ３３で
示される範囲で、固定データ生成回路３４から出力され
るデータと、符号回路１０から送出されるデータとを記
憶し、write valid生成回路６０の生成するvalid信号に
基づいてNRZデータとして、データ記録回路１１に出力
する。

【０１８８】VALID信号、及び、NRZデータのタイミング
は、図２１に示される。FIFO３８から送出されるNRZデ
ータは、PLO,SYNC,DATA,ECC,POSTの一連のデータ列であ
って、データ記録回路11を介して直接記録可能なデータ
列である。WG信号が立ち上がるとNRZデータは、記録媒
体に直接記録されるため、上述のようなSBD信号で記録
位置を示す必要がなく、タイミングの制御が簡単にな
る。

【０１８９】<再生動作>再生動作時、データ訂正回路１
５は、NRZデータが送出されるのと同時に、VALID信号が
アクティブにする。VALID信号とNRZデータは、図２０に
示すごとく、データフロー制御回路２２のFIFO３８に接
続されている。FIFO38は、VALID信号がアクティブの場
合、NRZデータを取り込み、その後、復号回路１６にデ
ータを送出する。

【０１９０】VALID信号の詳細のタイミングは、NRZデー
タが復号回路１６で復号される前のデータである点を除
いて、上述の図１８と同様であって、NRZデータに出力
されるデータのタイミングに対応して発生する。SBD信
号の立ち上がりエッジは、記録媒体上のSYNC領域を検出
して出力しており、NRZデータ及び、VALID信号は、SYNC
検出後再生遅延時間経て出力される。データフロー制御
回路２２は、NRZデータを復号回路１６を介してバッフ
ァ制御回路２３に出力する。

【０１９１】上記実施例によれば、異なる構成のデータ
記録再生装置でもデータ出力期間を示す制御信号（VALI
D信号）に基づいて磁気記録再生装置を構成すること
で、同様に制御回路の簡略化が可能である。

【０１９２】−他の実施形態− 上記第１、第２、第３及び第４-の実施形態では、磁気
ディスク装置を例にとって説明したが、それ以外の光磁
気ディスク装置や磁気テープ装置のようなデータ記録再
生装置に対しても本発明を適用できる。さらに、磁気デ
ィスク装置や光磁気ディスク装置や磁気テープ装置のよ
うなデータ記録再生装置を構成する部品であるＬＳＩレ
ベルのデータ再生装置に対しても本発明を適用できる。

【０１９３】

【発明の効果】本発明のデータ再生装置によれば、出力
が再生遅延時間だけ遅延するデータ再生手段から同期情
報検出信号を出力するのではなく、実質的に遅延がない
同期情報検出手段から同期情報検出信号を出力するた
め、再生遅延時間に左右されずに、同期情報検出信号を
基準にして記録媒体上のブロックの終了位置を的確に算
出できる。従って、データ再生手段が記録媒体から当該
ブロックの情報を読み出すことを保証するために、再生
遅延時間よりも長い付加領域（磁気ディスクではパッド
領域ＰＡＤ）を当該ブロックの末尾に設けておく必要が
なくなる。よって、付加領域は最小限で済み、有効に使
用できるデータ記憶領域を増大でき、データ記録効率を
向上できる。

【０１９４】同様に、記録動作においても記録遅延によ
るデータ記録効率の低下を最小限に抑えることができ
る。

【図面の簡単な説明】

【図１】第１の実施形態に係る磁気ディスク装置を示す
ブロック図である。

【図２】第１の実施形態に係るフォーマット制御回路と
データフロー制御回路の内部ブロック図である。

【図３】第１の実施形態に係るトラック上の情報とフォ
ーマット制御信号との関係を示すタイミング図である。

【図４】第１の実施形態に係る単一セクタ再生動作タイ
ミング図である。

【図５】第１の実施形態に係る連続セクタ再生動作タイ
ミング図である。

【図６】第１の実施形態に係るシンボル同期情報SYNC未
検出時の再生動作タイミング図である。

【図７】第１の実施形態に係るシーケンサとデータフロ
ー制御回路の制御手順を示す説明図である。

【図８】第２の実施形態に係る磁気ディスク装置の要部
を示すブロック図である。

【図９】第２の実施形態に係る連続セクタ再生動作タイ
ミング図である。

【図１０】第２の実施形態に係るシンボル同期情報SYNC
未検出時の再生動作タイミング図である。

【図１１】第２の実施形態に係るフォーマット制御回路
とデータフロー制御回路の内部ブロック図である。

【図１２】第２の実施形態に係るシーケンサとデータフ
ロー制御回路の制御手順を示す説明図である。

【図１３】磁気ディスクの一般的なトラックフォーマッ
トの説明図である。

【図１４】従来の磁気ディスク装置におけるトラック上
の情報とフォーマット制御信号との関係を示すタイミン
グ図である。

【図１５】第３の実施形態に係る磁気記録再生装置を示
すブロック図である。

【図１６】第３の実施形態に係るフォーマット制御回路
とデータフロー制御回路の内部ブロック図である。

【図１７】第３の実施形態に係る単一セクタ記録動作タ
イミング図である。

【図１８】第３の実施形態に係る単一セクタ再生動作タ
イミング図である。

【図１９】第４の実施形態に係る磁気記録再生装置を示
すブロック図である。

【図２０】第４の実施形態に係るフォーマット制御回路
とデータフロー制御回路の内部ブロック図である。

【図２１】第４の実施形態に係る単一セクタ記録動作タ
イミング図である。

【符号の説明】

１…磁気ディスク装置、２…磁気ディスク、６，６’…
記録再生処理回路、７，７’…データ制御回路、２１，
４１…フォーマット制御回路、２２，４２…データフロ
ー制御回路、３３，５０…シーケンサ、４０…SYNCコー
ド生成回路、ＳＢＤ…同期情報検出信号、ＲＧ…リード
ゲート信号。

Claims (12)

【特許請求の範囲】
1. 【請求項１】 同期情報を付加した一連のデータ列をブ
   ロックとして記録した媒体から再生対象のブロックの同
   期情報を検出し同期情報検出信号を出力する同期情報検
   出手段と、前記同期情報検出信号を基準にして前記記録
   媒体上の前記ブロックの終了位置を算出するブロック終
   了位置算出手段と、前記検出した同期情報から前記算出
   したブロックの終了位置までのデータを記録媒体から読
   み出してデータを再生するデータ再生回路とを備えたデ
   ータ再生装置。
2. 【請求項２】 前記データ発生回路は、Ｒ／Ｗアンプ，
   波形処理回路，データ判定回路，データ訂正回路及び復
   号回路からなる請求項１記載のデータ再生装置。
3. 【請求項３】 前記同期情報検出信号を基準にして再生
   遅延時間経過後に前記データ再生回路から出力されるデ
   ータを処理するデータ処理回路を更に備えた請求項１記
   載のデータ再生装置。
4. 【請求項４】 前記同期情報検出回路及び前記データ再
   生回路を含む第１のユニットと、前記ブロック終了位置
   算出回路及び前記データ処理回路を含む第２のユニット
   とを備え、前記第１のユニットから前記第２のユニット
   に前記同期情報検出信号が送られ、同期情報検出信号が
   送出された後、前記第１のユニットから前記第２のユニ
   ットに前記データが送られる請求項３記載のデータ再生
   装置。
5. 【請求項５】 前記同期情報検出回路及び前記データ再
   生回路を含む第１のユニットと、前記ブロック終了位置
   算出回路及び前記データ処理回路を含む第２のユニット
   とを備え、前記第１のユニットから前記第２のユニット
   に前記同期情報検出信号及び前記データが送られ、前記
   第２のユニットから前記第１のユニットに前記算出した
   ブロックの終了位置が通知される請求項３記載のデータ
   再生装置。
6. 【請求項６】 前記第１のユニットから前記第２のユニ
   ットに同一の信号線で前記同期情報検出信号及び前記デ
   ータが送られ、前記データ再生回路が第一のブロックの
   データ列を出力中に前期第一のブロックに連続する第二
   のブロックの同期情報を検出したときは前記第一のブロ
   ックにおけるデータ列の出力を一時保留し、前記第二の
   ブロックの同期情報を前記同期情報検出回路が検出した
   後に又は未検出後所定時間経過した後に前記第一のブロ
   ックにおけるデータ列の出力を再開する請求項４記載の
   データ再生装置。
7. 【請求項７】 前記データ再生回路から出力されるデー
   タの範囲を示すデータ確定信号を出力するデータ範囲規
   定回路と、前記同期情報検出回路、前記データ再生回
   路、及び前記データ範囲規定回路を含む第１のユニット
   と、前記ブロック終了位置算出回路及び前記データ処理
   回路を含む第２のユニットとを備え、前記第１のユニッ
   トから前記第２のユニットに前記同期情報検出信号が送
   出され、同期情報検出信号が送出された後、前記第１の
   ユニットから前記第２のユニットに前記データ、前記デ
   ータ確定信号が送られる請求項３記載のデータ再生装
   置。
8. 【請求項８】 ビット同期を行うためのビット同期情報
   とシンボル同期を行うためのシンボル同期情報とデータ
   とこのデータの訂正を行うための訂正情報と付加領域と
   を有するデータ列ををブロック単位として、複数のブロ
   ックを記録した記録媒体上の再生対象のブロックを読み
   出すことを指令する読出指令信号をアクティブにすると
   共に同期情報検出信号を基準にして前記記録媒体上の前
   記ブロックの終了位置を算出し前記読出指令信号をイン
   アクティブにするフォーマット制御回路と、 前記読出指令信号がアクティブの期間に記録媒体上のブ
   ロックを読み出してシンボル同期情報を検出し前記同期
   情報検出信号を出力する同期情報検出回路と、 前記読出指令信号がアクティブの期間に記録媒体から読
   み出されたブロックの前記データ及び前記訂正情報を、
   前記同期情報検出信号を基準として再生し出力するデー
   タ再生回路と、 前記同期情報検出信号を基準にして再生遅延時間経過後
   に前記データ再生回路から出力される前記データ及び前
   記訂正情報を処理するデータ処理回路とを備えたデータ
   再生装置。
9. 【請求項９】 同期情報を付加した一連のデータ列をブ
   ロックとして記録した記録媒体から再生対象のブロック
   の同期情報を検出し同期情報検出信号を出力する同期情
   報検出回路と、前記同期情報検出信号を基準にして符号
   列を再生し出力する符号再生回路と、前記同期情報検出
   信号を基準にして前記符号再生回路から出力される前記
   符号列を復号する復号回路とを備え、前記同期情報検出
   信号が出力された後、前記符号列を前記復号回路で処理
   するデータ再生装置。
10. 【請求項１０】 同期情報を付加した一連のデータ列を
    生成するデータ列発生回路と、前記データ列を前記記録
    媒体に記録データ列として記録する記録回路と、前記デ
    ータ列発生回路と前記記録回路とを独立に制御する制御
    回路とを備え、前記制御回路は、前記データ列発生回路
    の前記データ列が出力された後、前記記録回路を制御
    し、前記記録データ列を出力するデータ再生装置。
11. 【請求項１１】 前記データ列発生回路と前記制御手段
    を含む第１のユニットと、前記記録回路を含む第２のユ
    ニットとを備え、前記データ列と前記制御回路から前記
    記録回路を制御する制御信号とが前記第１のユニットか
    ら第２のユニットに送出され、前記制御信号に対し前記
    データ列が先行して出力される請求項１０記載のデータ
    再生装置。
12. 【請求項１２】 データを送出するデータ発生回路と、
    前記データに対し符号化を行う符号回路と、前記符号化
    されたデータに対し同期情報を付加しデータ列を発生す
    るデータ列発生回路と、前記データ列を記録データ列と
    して記録する記録回路と、前記データ列発生回路と前記
    記録回路とを独立に制御するフォーマット制御回路とを
    備え、前記制御回路は、前記データ列発生回路の前記デ
    ータ列が出力された後、前記記録回路を制御し、前記記
    録データ列を出力するデータ再生装置。