JP2001167140A - Simulation method for analog-digital hybrid circuit - Google Patents

Simulation method for analog-digital hybrid circuit

Info

Publication number
JP2001167140A
JP2001167140A JP34844699A JP34844699A JP2001167140A JP 2001167140 A JP2001167140 A JP 2001167140A JP 34844699 A JP34844699 A JP 34844699A JP 34844699 A JP34844699 A JP 34844699A JP 2001167140 A JP2001167140 A JP 2001167140A
Authority
JP
Japan
Prior art keywords
analog
circuit
digital
unit
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34844699A
Other languages
Japanese (ja)
Inventor
Shigeru Kosugi
茂 小杉
Shinichiro Yoneyama
慎一郎 米山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP34844699A priority Critical patent/JP2001167140A/en
Publication of JP2001167140A publication Critical patent/JP2001167140A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for rapidly simulating an analog-digital hybrid circuit. SOLUTION: A switch part 15 is inserted between a DA converting element 14 and an analog simulator part 13 to propagate none of the signal from a logic simulator part 12 to the analog simulator part 13 until the mode of a digital circuit part is determined, and then unnecessary analog simulation execution stages are eliminated to reduce the data processing quantity of analog simulation.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アナログ回路部と
ディジタル回路部とが混在したアナログ・ディジタル混
在回路のシミュレーション方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for simulating an analog / digital mixed circuit in which an analog circuit section and a digital circuit section are mixed.

【0002】[0002]

【従来の技術】近年、LSIの多機能化、高機能化にと
もない、アナログ回路とディジタル回路とを混在させた
混在回路が1つのLSIチップ内に集積化されるように
なり、このようなアナログ・ディジタル混在回路に対す
るシミュレーション方法について、解析時間の短縮や、
シミュレーション結果の精度向上が望まれている。
2. Description of the Related Art In recent years, with the increase in the number and functions of LSIs, mixed circuits in which analog circuits and digital circuits are mixed have been integrated into one LSI chip.・ Regarding the simulation method for digital mixed circuits, reduction of analysis time,
It is desired to improve the accuracy of simulation results.

【0003】現在主流のアナログ・ディジタル混在回路
のシミュレーション手法としては、次のようなものがあ
る。そのシミュレータの概略構成図を示す図5を参照し
ながら、従来のシミュレーション方法について説明す
る。
[0003] As a simulation method of the currently mainstream analog / digital mixed circuit, there is the following method. A conventional simulation method will be described with reference to FIG. 5 showing a schematic configuration diagram of the simulator.

【0004】図5において、解析対象である回路データ
1は、回路情報抽出部2にてアナログ回路部データ3
と、ディジタル回路部データ4とのそれぞれに分割さ
れ、アナログ回路部データ3はアナログシミュレータ部
6に入力され、ディジタル回路部データ4はロジックシ
ミュレータ部7に入力される。
In FIG. 5, a circuit data 1 to be analyzed is converted into an analog circuit data 3 by a circuit information extracting unit 2.
And the digital circuit section data 4. The analog circuit section data 3 is input to the analog simulator section 6, and the digital circuit section data 4 is input to the logic simulator section 7.

【0005】さらに、同期・信号変換部8は、アナログ
回路部とディジタル回路部を接続するネットに挿入され
たもので、アナログ信号とディジタル信号を変換する仮
想的な信号変換素子である。この信号変換素子として
は、信号の伝搬方向に応じてアナログ−ディジタル変換
素子(以下、AD変換素子)を用いるか、ディジタル−
アナログ変換素子(以下、DA変換素子(図6中の
9))を用いるかが適宜選択される。
Further, the synchronization / signal converter 8 is a virtual signal conversion element which is inserted into a net connecting the analog circuit and the digital circuit, and converts an analog signal and a digital signal. As the signal conversion element, an analog-to-digital conversion element (hereinafter, referred to as an AD conversion element) or a digital-to-digital conversion element is used depending on the signal propagation direction.
Whether to use an analog conversion element (hereinafter, DA conversion element (9 in FIG. 6)) is appropriately selected.

【0006】そして、予め用意された所定の入力パター
ン5、即ち所定の入力信号のパターンをアナログシミュ
レータ部6とロジックシミュレータ部7に入力して、ア
ナログシミュレータ部6ではアナログ回路部の解析を行
い、ロジックシミュレータ部7ではディジタル回路部の
解析を行う。これらのシミュレーションは、指定された
時間の区間中に行われる。
Then, a predetermined input pattern 5 prepared in advance, that is, a predetermined input signal pattern is input to the analog simulator section 6 and the logic simulator section 7, and the analog simulator section 6 analyzes the analog circuit section. The logic simulator 7 analyzes the digital circuit. These simulations are performed during a specified time interval.

【0007】同期・信号変換部8ではアナログシミュレ
ータ部6で行われたシミュレーション結果をディジタル
の変換データに変換してロジックシミュレータ部7に伝
搬する一方、ロジックシミュレータ部7で行われたシミ
ュレーション結果をアナログの変換データに変換してア
ナログシミュレータ部6に伝搬する。そして、アナログ
回路部とディジタル回路部の相互間のデータ変換を行い
つつ混在回路全体の動作を解析し、シミュレーション結
果を記録する。
The synchronization / signal conversion unit 8 converts the simulation result performed by the analog simulator unit 6 into digital conversion data and transmits the converted data to the logic simulator unit 7, and converts the simulation result performed by the logic simulator unit 7 into analog data. And the data is transmitted to the analog simulator unit 6. Then, the operation of the entire mixed circuit is analyzed while performing data conversion between the analog circuit section and the digital circuit section, and the simulation result is recorded.

【0008】次に、同期・信号変換部8による信号変換
と信号伝搬の概念を説明する。例として図6にはディジ
タル回路部からアナログ回路部へ信号を伝搬するDA変
換素子9を示す。
Next, the concept of signal conversion and signal propagation by the synchronization / signal converter 8 will be described. As an example, FIG. 6 shows a DA converter 9 for transmitting a signal from a digital circuit section to an analog circuit section.

【0009】ロジックシミュレータ部10より出力され
るディジタル回路部のロジックシミュレーション結果の
信号は、DA変換素子9へ入力され、予め設定されたし
きい値によってアナログ量の信号に変換され、その変換
信号はアナログシミュレータ部11へ伝搬される。そし
て、アナログシミュレータ部11では、その変換信号に
基づいてアナログシミュレーションが実行される。
The signal of the logic simulation result of the digital circuit unit output from the logic simulator unit 10 is input to the DA converter 9 and converted into an analog signal by a preset threshold value. The signal is transmitted to the analog simulator unit 11. Then, the analog simulator 11 performs an analog simulation based on the converted signal.

【0010】[0010]

【発明が解決しようとする課題】アナログ・ディジタル
混在回路の様な回路機能が一つのLSIに統合される
と、ある一部の回路ブロックが不定動作する一方、その
他の回路ブロックが定常動作する場合があり、以下のよ
うな不都合が生じる。
When circuit functions such as a mixed analog / digital circuit are integrated into one LSI, some circuit blocks operate indefinitely, while other circuit blocks operate in a steady state. The following inconveniences occur.

【0011】例えば、シリアルコントロールで動作状態
を設定するディジタル回路部を含む混在回路をシミュレ
ーションする場合、シミュレーションに用いる入力パタ
ーンは、シミュレーションする初期段階に動作モード設
定用の入力パターンを入力し、ディジタル回路部の回路
動作が安定な状態(定常状態)に移行するように追い込
む。続いて動作検証用の入力パターンを入力し、定常状
態のシミュレーションをするという2段階の入力パター
ンを混合したものが使用される。
For example, in the case of simulating a mixed circuit including a digital circuit unit for setting an operation state by serial control, an input pattern used for the simulation is such that an input pattern for setting an operation mode is input in an initial stage of the simulation. The circuit operation of the unit is driven to shift to a stable state (steady state). Subsequently, an input pattern for operation verification is input, and a mixture of two-stage input patterns of performing a simulation of a steady state is used.

【0012】従って、ディジタル回路部の出力に結合さ
れたアナログ回路部が定常状態になるのは、ディジタル
回路部の回路動作が不安定になる動作モード設定区間が
過ぎて、ディジタル回路部が定常状態の動作に移行して
始めてのことなので、動作モード設定区間中のアナログ
回路部のシミュレーション結果を不問にすることが多
い。
Therefore, the reason why the analog circuit section coupled to the output of the digital circuit section enters a steady state is that the operation mode setting section in which the circuit operation of the digital circuit section becomes unstable has passed and the digital circuit section has reached the steady state. This is the first time since the operation has shifted to the above operation, so that the simulation result of the analog circuit section during the operation mode setting section is often ignored.

【0013】図4のタイミングチャートを用いて、従来
のシミュレーション手法を説明すると、ディジタル回路
部の動作モード設定を行なうシリアルコントロールデー
タ17が入力される動作モード設定区間20中は、アナ
ログ回路部のシミュレーションが不問として扱われるた
め、ディジタル回路部以外からの入力信号18は無信号
状態に設定される。しかし、動作モード設定している最
中のディジタル回路部の出力信号がアナログ回路部に伝
搬されるために、動作モード設定区間20においてもア
ナログ回路部のシミュレーションが実行され、無入力信
号時と異なる出力信号がアナログ回路部から出力されて
しまう。この部分のシミュレーションで得られたアナロ
グ回路部の検証データは、有効ではないため不問にされ
るため、この部分を記憶した検証データが無駄になる。
Referring to the timing chart of FIG. 4, a conventional simulation method will be described. During an operation mode setting section 20 in which serial control data 17 for setting an operation mode of a digital circuit section is input, a simulation of an analog circuit section is performed. Are treated as unquestioned, so that the input signal 18 from other than the digital circuit section is set to a non-signal state. However, since the output signal of the digital circuit unit while the operation mode is being set is propagated to the analog circuit unit, the simulation of the analog circuit unit is also performed in the operation mode setting section 20 and differs from the non-input signal state. An output signal is output from the analog circuit unit. Since the verification data of the analog circuit section obtained by the simulation of this portion is not valid and is made unquestioned, the verification data storing this portion is wasted.

【0014】アナログ・ディジタル混在回路のシミュレ
ータでは、アナログ回路部のシミュレーションとディジ
タル回路部のシミュレーションを同時進行させること、
検証データを記憶装置に記憶させたり引き出したりしな
がらシミュレーションを進行させるため、全回路ブロッ
クを解析するのに、長い解析時間を要していた。
In the analog / digital mixed circuit simulator, the simulation of the analog circuit section and the simulation of the digital circuit section are performed simultaneously.
A long analysis time was required to analyze all the circuit blocks in order to perform the simulation while storing and extracting the verification data in the storage device.

【0015】本発明は、前記問題点を解決するもので、
短時間にシミュレーションできるアナログ・ディジタル
混在回路のシミュレーション手法を提供することを目的
とする。
The present invention solves the above problems,
An object of the present invention is to provide a method for simulating an analog / digital mixed circuit that can perform simulation in a short time.

【0016】[0016]

【課題を解決するための手段】本発明のアナログ・ディ
ジタル混在回路のシミュレーション手法は、前記課題を
鑑みてなされたもので、ディジタル回路部と、そのディ
ジタル回路部のシミュレーション結果をアナログの変換
データに変換する信号変換手段と、前記変換データが入
力されるアナログ回路部とを有し、動作検証時のみに前
記信号変換手段の変換データをアナログ回路部に与え、
それ以外の時には与えない構成である。この構成によ
り、入力側の回路部(ディジタル回路部)の動作が不安
定な時には、信号変換手段の変換データが出力側の回路
部(アナログ回路部)に入力されないため、不安定な動
作波形に応じたシミュレーションが省かれ、混在回路全
体のシミュレーション時間を短縮できる。
SUMMARY OF THE INVENTION The present invention provides a method for simulating an analog / digital mixed circuit in view of the above-mentioned problems. A digital circuit and a simulation result of the digital circuit are converted into analog conversion data. A signal conversion unit for converting, and an analog circuit unit to which the conversion data is input, and provides the conversion data of the signal conversion unit to the analog circuit unit only during operation verification;
It is a configuration that is not given at other times. With this configuration, when the operation of the input-side circuit unit (digital circuit unit) is unstable, the converted data of the signal conversion unit is not input to the output-side circuit unit (analog circuit unit). The corresponding simulation is omitted, and the simulation time of the entire mixed circuit can be reduced.

【0017】また、別のシミュレーション方法では、ア
ナログ回路部と、そのアナログ回路部のシミュレーショ
ン結果をディジタルの変換データに変換する信号変換手
段と、前記変換データが入力されるディジタル回路部と
を有し、動作検証時のみに前記信号変換手段の変換デー
タを前記ディジタル回路部に与え、それ以外の時には与
えない構成である。この構成により、入力側の回路部
(アナログ回路部)の動作が不安定な時には、信号変換
手段の変換データが出力側の回路部(ディジタル回路
部)に入力されないため、不安定な動作波形に応じたシ
ミュレーションが省かれ、混在回路全体のシミュレーシ
ョン時間を短縮できる。
Another simulation method includes an analog circuit section, signal conversion means for converting a simulation result of the analog circuit section into digital conversion data, and a digital circuit section to which the conversion data is input. The conversion data of the signal conversion means is supplied to the digital circuit unit only at the time of operation verification, and is not supplied at other times. According to this configuration, when the operation of the input-side circuit section (analog circuit section) is unstable, the converted data of the signal conversion means is not input to the output-side circuit section (digital circuit section), resulting in an unstable operation waveform. The corresponding simulation is omitted, and the simulation time of the entire mixed circuit can be reduced.

【0018】また、アナログ回路部とディジタル回路部
とを接続するネット間に挿入される信号変換素子にスイ
ッチ手段を備え、前記スイッチ手段のON,OFFによ
って、一方のシミュレータから他方のシミュレータへの
信号の伝搬を制御する。一方のシミュレーションが動作
モード設定時であり、該区間中において他方のシミュレ
ーションが不問のような場合に、前記スイッチをOFF
にして、他方のシミュレータに信号が伝搬しないように
する。次に、動作検証モードになったらスイッチをON
にして信号を伝搬する構成である。
The signal conversion element inserted between the nets connecting the analog circuit section and the digital circuit section has switching means, and a signal from one simulator to the other simulator is turned on and off by the switching means. Control the propagation of When one of the simulations is in the operation mode setting and the other simulation does not matter during the section, the switch is turned off.
To prevent the signal from propagating to the other simulator. Next, turn on the switch when the operation verification mode is set.
And a signal is propagated.

【0019】このように構成することで、不要なシミュ
レーションが実行されるのを防ぐことができ、アナログ
・ディジタル混在回路のシミュレーションを高速化でき
る。
With this configuration, it is possible to prevent unnecessary simulations from being executed, and to speed up the simulation of the analog / digital mixed circuit.

【0020】[0020]

【発明の実施の形態】まず、本発明のアナログ・ディジ
タル混在回路のシミュレーション手法の概念について説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, the concept of a simulation method for an analog / digital mixed circuit according to the present invention will be described.

【0021】まず、第1のシミュレーション方法では、
ディジタル回路部と、そのディジタル回路部のシミュレ
ーション結果をアナログの変換データに変換する信号変
換手段と、前記変換データが入力されるアナログ回路部
とを有し、動作検証時のみに前記信号変換手段の変換デ
ータをアナログ回路部に与え、それ以外の時には与えな
い構成である。この構成により、入力側の回路部(ディ
ジタル回路部)の動作が不安定な時には、信号変換手段
の変換データが出力側の回路部(アナログ回路部)に入
力されないため、不安定な動作波形に応じたシミュレー
ションが省かれ、混在回路全体のシミュレーション時間
を短縮できる。
First, in the first simulation method,
A digital circuit unit, a signal conversion unit that converts a simulation result of the digital circuit unit into analog conversion data, and an analog circuit unit to which the conversion data is input. In this configuration, the converted data is supplied to the analog circuit unit, and is not supplied at other times. With this configuration, when the operation of the input-side circuit unit (digital circuit unit) is unstable, the converted data of the signal conversion unit is not input to the output-side circuit unit (analog circuit unit). The corresponding simulation is omitted, and the simulation time of the entire mixed circuit can be reduced.

【0022】また、第2のシミュレーション方法では、
アナログ回路部と、そのアナログ回路部のシミュレーシ
ョン結果をディジタルの変換データに変換する信号変換
手段と、前記変換データが入力されるディジタル回路部
とを有し、動作検証時のみに前記信号変換手段の変換デ
ータを前記ディジタル回路部に与え、それ以外の時には
与えない構成である。この構成により、入力側の回路部
(アナログ回路部)の動作が不安定な時には、信号変換
手段の変換データが出力側の回路部(ディジタル回路
部)に入力されないため、不安定な動作波形に応じたシ
ミュレーションが省かれ、混在回路全体のシミュレーシ
ョン時間を短縮できる。
In the second simulation method,
An analog circuit unit, a signal conversion unit that converts a simulation result of the analog circuit unit into digital conversion data, and a digital circuit unit to which the conversion data is input. The conversion data is provided to the digital circuit unit, and is not provided at other times. According to this configuration, when the operation of the input-side circuit section (analog circuit section) is unstable, the converted data of the signal conversion means is not input to the output-side circuit section (digital circuit section), resulting in an unstable operation waveform. The corresponding simulation is omitted, and the simulation time of the entire mixed circuit can be reduced.

【0023】次に、本発明の実施の形態について図面を
参照しながら説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0024】図1及び図2は本発明の一実施形態である
アナログ・ディジタル混在回路のシミュレーション手法
の動作概念を示すブロック図である。図1に示すよう
に、信号変換手段であるDA変換素子14をロジックシ
ミュレータ部12の出力に接続し、そのDA変換素子1
4の出力をスイッチ部15を介してアナログシミュレー
タ部13に入力する構成にする。スイッチ部15は、D
A変換素子14の出力をアナログシミュレータ部13に
与えるか否かの制御を行うものである。しかし、DA変
換素子14の出力をアナログシミュレータ部をDA変換
素子14の出力をアナログシミュレータ部13に接続し
たまま、DA変換素子14の機能をON/OFFするも
のであっても良い。
FIGS. 1 and 2 are block diagrams showing an operation concept of a simulation method of an analog / digital mixed circuit according to an embodiment of the present invention. As shown in FIG. 1, a DA converter 14 as a signal converter is connected to the output of the logic simulator unit 12 and the DA converter 1
4 is inputted to the analog simulator 13 via the switch 15. The switch unit 15 has a D
It controls whether or not the output of the A conversion element 14 is given to the analog simulator unit 13. However, the function of the DA converter 14 may be turned ON / OFF while the output of the DA converter 14 is connected to the analog simulator unit and the output of the DA converter 14 is connected to the analog simulator unit 13.

【0025】なお、図2は、スイッチ部15のスイッチ
端子16に制御信号を与えて、DA変換素子14の変換
信号(変換データ)をアナログシミュレータ部13に入
力するようにした状態を示すものである。
FIG. 2 shows a state in which a control signal is applied to the switch terminal 16 of the switch unit 15 and a conversion signal (conversion data) of the DA conversion element 14 is input to the analog simulator unit 13. is there.

【0026】次に、図3に示すシミュレーション結果を
参照しながら、シミュレーション動作について説明す
る。
Next, the simulation operation will be described with reference to the simulation results shown in FIG.

【0027】図3は、ディジタル回路部内にシリアルコ
ントロール回路ブロックを備えたアナログ・ディジタル
混在回路をシミュレーションしたタイミングチャートで
あり、横軸は時間を表し、縦軸は振幅を表している。
FIG. 3 is a timing chart simulating an analog / digital mixed circuit having a serial control circuit block in a digital circuit section. The horizontal axis represents time, and the vertical axis represents amplitude.

【0028】まず、動作モード設定区間20の間中、デ
ィジタル回路部はシリアルコントロールデータ17の入
力によって、回路が安定状態になるように追い込まれ
る。一方、ロジックシミュレータ部12でシミュレーシ
ョンされた結果は、常にDA変換素子14において所定
のしきい値による連続的なアナログ信号に変換される。
しかし、動作モード設定期間20の間は、スイッチ15
をOFF状態にして、アナログシミュレータ部13に信
号が伝搬されないようにする。すると、アナログシミュ
レータ部13では、無信号状態でのアナログシミュレー
ションが実行され、動作モード設定区間20中のアナロ
グ回路部はある一定レベルのアナログ信号が出力され
る。
First, during the operation mode setting section 20, the digital circuit section is driven by the input of the serial control data 17 so that the circuit becomes stable. On the other hand, the result simulated by the logic simulator unit 12 is always converted into a continuous analog signal by a predetermined threshold value in the DA converter 14.
However, during the operation mode setting period 20, the switch 15
Is turned off to prevent signals from being propagated to the analog simulator section 13. Then, the analog simulator 13 executes an analog simulation in a no-signal state, and the analog circuit section in the operation mode setting section 20 outputs an analog signal of a certain level.

【0029】続いて、シリアルコントロールデータ17
が入力される動作モード設定区間20が完了して動作モ
ード検証区間21に移行するタイミングに合わせて、ス
イッチ端子16に所定の制御電圧を与える。すると、図
2に示すようにスイッチ部15がON状態になり、DA
変換素子14からの信号がアナログシミュレータ部13
に伝搬され、アナログ回路部のシミュレーションが実行
される。
Subsequently, the serial control data 17
A predetermined control voltage is applied to the switch terminal 16 in accordance with the timing at which the operation mode setting section 20 in which is input is completed and the operation mode shifts to the operation mode verification section 21. Then, the switch unit 15 is turned on as shown in FIG.
The signal from the conversion element 14 is supplied to the analog simulator 13
And a simulation of the analog circuit section is executed.

【0030】以上のように本発明のシミュレーション方
法では、ロジックシミュレータ部12の動作が不定とな
る動作モード設定区間20に於いて、ロジックシミュレ
ータ部12からアナログシミュレータ部13への信号を
遮断することにより、不要なアナログシミュレーション
が実行されるのを防ぎ、アナログシミュレータ部13で
のデータ処理量を削減し、結果的にアナログ・ディジタ
ル混在回路のシミュレーションが高速化される。
As described above, in the simulation method of the present invention, the signal from the logic simulator 12 to the analog simulator 13 is cut off in the operation mode setting section 20 in which the operation of the logic simulator 12 is undefined. In addition, unnecessary analog simulation is prevented from being executed, and the amount of data processing in the analog simulator unit 13 is reduced. As a result, the speed of simulation of an analog / digital mixed circuit is increased.

【0031】なお、以上の説明は、入力側にディジタル
回路部を配置し、出力側にアナログ回路部を配置した事
例で説明したが、その逆に入力側にアナログ回路部を配
置し、出力側にディジタル回路部を配置した事例でも、
同様のことが言えることは言うまでもない。例えば、容
量素子を含む時定数回路を有したアナログ回路部の場
合、電源電圧を投入してからアナログ回路部が正常に機
能する定常状態になるまでの間、アナログ回路部が過渡
的に不安定状態になり、定常状態になるまでに多少の時
間を要するが、この期間のアナログ回路部の出力をディ
ジタル回路部に印加しないようにして、ディジタルシミ
ュレータ部のデータ処理量を削減して、アナログ・ディ
ジタル混在回路のシミュレータを高速化できる。また、
アナログ回路部内に時定数回路が存在しなくても、アナ
ログ回路部を構成するトランジスタの数が多くなれば、
同様のことが問題となり、同様に改善することができ
る。
In the above description, the digital circuit section is arranged on the input side and the analog circuit section is arranged on the output side. Conversely, the analog circuit section is arranged on the input side and the output side is arranged. In the case where the digital circuit part is
It goes without saying that the same can be said. For example, in the case of an analog circuit section having a time constant circuit including a capacitance element, the analog circuit section is transiently unstable from when the power supply voltage is turned on until the analog circuit section enters a steady state in which the analog circuit section normally functions. Although it takes some time to reach the steady state, the output of the analog circuit section is not applied to the digital circuit section during this period, and the data processing amount of the digital simulator section is reduced. The speed of the simulator of the digital mixed circuit can be increased. Also,
Even if the time constant circuit does not exist in the analog circuit section, if the number of transistors constituting the analog circuit section increases,
The same is problematic and can be improved as well.

【0032】[0032]

【発明の効果】以上のように本発明は、ある回路ブロッ
クの動作モードが確定するまでの間、他の回路部への信
号伝搬を遮断するため、不要なシミュレーション実行過
程を削除して、結果的にアナログ・ディジタル混在回路
のシミュレーションを高速化することができる。
As described above, according to the present invention, an unnecessary simulation execution process is deleted in order to cut off signal propagation to other circuit units until the operation mode of a certain circuit block is determined. This can speed up the simulation of the analog / digital mixed circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態に係るシミュレーション手法
を説明するための動作概念ブロック図(スイッチOFF
時)
FIG. 1 is an operation conceptual block diagram (switch OFF) for describing a simulation method according to an embodiment of the present invention.
Time)

【図2】本発明の実施形態に係るシミュレーション手法
を説明するための動作概念ブロック図(スイッチON
時)
FIG. 2 is an operation conceptual block diagram (switch ON) for describing a simulation method according to the embodiment of the present invention;
Time)

【図3】図2のシミュレーション結果のタイミングチャ
ート
FIG. 3 is a timing chart of the simulation result of FIG. 2;

【図4】従来例のシミュレーション結果のタイミングチ
ャート
FIG. 4 is a timing chart of a simulation result of a conventional example.

【図5】従来のシミュレータの概略構成図FIG. 5 is a schematic configuration diagram of a conventional simulator.

【図6】従来の動作概念ブロック図FIG. 6 is a conventional operation conceptual block diagram.

【符号の説明】[Explanation of symbols]

1 回路データ 2 回路情報抽出部 3 アナログ回路部データ 4 ディジタル回路部データ 5 入力パターン 6 アナログシミュレータ部 7 ロジックシミュレータ部 8 同期・信号変換部 12 ロジックシミュレータ部 13 アナログシミュレータ部 14 DA変換素子 15 スイッチ部 16 スイッチ端子 1 Circuit Data 2 Circuit Information Extraction Unit 3 Analog Circuit Unit Data 4 Digital Circuit Unit Data 5 Input Pattern 6 Analog Simulator Unit 7 Logic Simulator Unit 8 Synchronization / Signal Conversion Unit 12 Logic Simulator Unit 13 Analog Simulator Unit 14 DA Conversion Element 15 Switch Unit 16 Switch terminal

フロントページの続き Fターム(参考) 2G032 AA01 AA09 AC08 5B046 AA08 BA03 JA04 JA05 9A001 BB04 BB05 EE05 HH32 KK31 KK37 LL05 Continuation of the front page F term (reference) 2G032 AA01 AA09 AC08 5B046 AA08 BA03 JA04 JA05 9A001 BB04 BB05 EE05 HH32 KK31 KK37 LL05

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ディジタル回路部と、 そのディジタル回路部のシミュレーション結果をアナロ
グの変換データに変換する信号変換手段と、 前記変換データが入力されるアナログ回路部とを有し、 動作検証時のみに前記信号変換手段の変換データをアナ
ログ回路部に与え、それ以外の時には与えないことを特
徴とするアナログ・ディジタル混在回路のシミュレーシ
ョン方法。
A digital circuit unit, a signal conversion unit that converts a simulation result of the digital circuit unit into analog conversion data, and an analog circuit unit to which the conversion data is input. A method for simulating an analog / digital mixed circuit, wherein the conversion data of the signal conversion means is supplied to an analog circuit unit and not supplied at other times.
【請求項2】 アナログ回路部と、 そのアナログ回路部のシミュレーション結果をディジタ
ルの変換データに変換する信号変換手段と、 前記変換データが入力されるディジタル回路部とを有
し、 動作検証時のみに前記信号変換手段の変換データを前記
ディジタル回路部に与え、それ以外の時には与えないこ
とを特徴とするアナログ・ディジタル混在回路のシミュ
レーション方法。
2. An analog circuit section, a signal conversion means for converting a simulation result of the analog circuit section into digital conversion data, and a digital circuit section to which the conversion data is input, wherein only when the operation is verified, A method for simulating an analog / digital mixed circuit, wherein the conversion data of the signal conversion means is supplied to the digital circuit unit and not supplied at other times.
【請求項3】 アナログ回路部とディジタル回路部とを
含む混在回路と、 前記アナログ回路部と前記ディジタル回路部との間に挿
入されたスイッチ手段を有する信号変換手段とを備え、
前記アナログ回路と前記ディジタル回路とをシミュレー
ションする方法であって、 前記スイッチ手段がONの時には、一方の回路部のシミ
ュレーション結果を他方の回路部へ伝搬し、前記スイッ
チ手段がOFFの時には、前記シミュレーション結果を
前記他方の回路部へ伝搬しないことを特徴とするアナロ
グ・ディジタル混在回路のシミュレーション方法。
3. A mixed circuit including an analog circuit section and a digital circuit section, and signal conversion means having switch means inserted between the analog circuit section and the digital circuit section,
A method of simulating the analog circuit and the digital circuit, wherein when the switch means is ON, a simulation result of one circuit part is transmitted to the other circuit part, and when the switch means is OFF, the simulation is performed. A method of simulating an analog / digital mixed circuit, wherein a result is not propagated to the other circuit section.
【請求項4】 前記スイッチ手段は端子部を有してお
り、前記端子部に印加される信号によって前記スイッチ
手段のON,OFFを制御する事を特徴とする請求項3
記載のアナログ・ディジタル混在回路のシミュレーショ
ン方法。
4. The switch device according to claim 3, wherein said switch device has a terminal portion, and ON / OFF of said switch device is controlled by a signal applied to said terminal portion.
A simulation method for the described analog / digital mixed circuit.
JP34844699A 1999-12-08 1999-12-08 Simulation method for analog-digital hybrid circuit Pending JP2001167140A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34844699A JP2001167140A (en) 1999-12-08 1999-12-08 Simulation method for analog-digital hybrid circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34844699A JP2001167140A (en) 1999-12-08 1999-12-08 Simulation method for analog-digital hybrid circuit

Publications (1)

Publication Number Publication Date
JP2001167140A true JP2001167140A (en) 2001-06-22

Family

ID=18397069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34844699A Pending JP2001167140A (en) 1999-12-08 1999-12-08 Simulation method for analog-digital hybrid circuit

Country Status (1)

Country Link
JP (1) JP2001167140A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012169000A1 (en) * 2011-06-06 2012-12-13 富士通株式会社 Analog circuit simulator and analog circuit verification method
WO2016159429A1 (en) * 2015-04-01 2016-10-06 주식회사 파나시아 Test system and method for dynamic positioning controller system of ship, having integrated input/output interface

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012169000A1 (en) * 2011-06-06 2012-12-13 富士通株式会社 Analog circuit simulator and analog circuit verification method
JPWO2012169000A1 (en) * 2011-06-06 2015-02-23 富士通株式会社 Analog circuit simulator and analog circuit verification method
US9009636B2 (en) 2011-06-06 2015-04-14 Fujitsu Limited Analog circuit simulator and analog circuit verification method
WO2016159429A1 (en) * 2015-04-01 2016-10-06 주식회사 파나시아 Test system and method for dynamic positioning controller system of ship, having integrated input/output interface

Similar Documents

Publication Publication Date Title
US9013208B1 (en) Method and apparatus for clocking
US6651231B2 (en) Clock synchronizing circuit and method of designing the same
US5426380A (en) High speed processing flip-flop
JP2001167140A (en) Simulation method for analog-digital hybrid circuit
US7084685B2 (en) Method and related apparatus for outputting clock through a data path
US20100174521A1 (en) Data processing with circuit modeling
JPH1197540A (en) Clock-supplying device in semiconductor circuit and its designing method
EP0639812A3 (en) Synchronizing asynchronous circuits for testing operations.
JP2000181940A (en) Analog/digital hybrid logic simulation method
JP4102864B2 (en) Delay variable circuit
US7237213B2 (en) Process and device for timing analysis of a circuit
KR100510457B1 (en) Method and circuit for generating system clock signals in lcd driver
JPH05113469A (en) Semiconductor device
JP2848098B2 (en) Logic verification device
JPH09146980A (en) Logical delay simulation method
JPH0581368A (en) Mode verification method for bidirectional terminal in scan path
JP3540247B2 (en) Test circuit for semiconductor device and test method using the same
JPH06243190A (en) Logic simulator
JPH0594490A (en) Mix mode simulation signal converting method
JP2001099895A (en) Lsi simulation circuit and lsi simulation method
JPH08298000A (en) Semiconductor memory
JP2000236062A (en) Semiconductor integrated circuit
JPH0645909A (en) Bidirectional buffer circuit
EP1864379A1 (en) Method for race prevention and a device having race prevention capabilities
JPH06102316A (en) Scan path flip-flop

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050210

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080507