JP2001160537A - 電子デバイスの製造装置および電子デバイスの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 高速化成膜でのダストを除去でき、膜にダス
トが取り込まれて起こる膜質の低下を低減でき、その結
果、大面積かつ高品質の薄膜半導体を高速で成膜できる
電子デバイスの製造装置および電子デバイスの製造方法
を提供する。 【構成】 この装置は、真空容器１内のプラズマ励起用
のカソード電極２と基板４の設置されたアノード電極３
に加えて、ダストを負の電荷に帯電させる電子銃９と、
負に帯電させられたダストを吸着する集塵用電極１１を
備え、真空容器１内に浮遊するダスト(微粒子)を吸着す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電子デバイスの
製造装置および電子デバイスの製造方法に関し、たとえ
ば、プラズマＣＶＤ(化学的気相成長)法でアモルファス
シリコン系堆積膜を形成して太陽電池に用いられる薄膜
を形成する方法に関する。より詳しくは、成膜速度を高
く維持しながら、プラズマＣＶＤ法によるプラズマ中に
発生したダスト(パウダー,パーティクル等の微粒子)が
基板表面に付着することを抑制できるアモルファスシリ
コン系堆積膜の形成方法に関する。

【０００２】

【従来の技術】プラズマＣＶＤ法で作製するアモルファ
スシリコン膜は、結晶シリコンや、多結晶シリコンと比
較して、大面積の半導体膜を得やすいから、大面積の半
導体デバイスを比較的容易に形成できる。

【０００３】したがって、アモルファスシリコン膜は大
きな面積を必要とする半導体デバイス(具体的には、薄
膜太陽電池,液晶ディスプレー用薄膜トランジスター等)
において多用されている。これらのデバイスは、１つの
デバイスの面積が大きいから、成膜速度を高めて、生産
性を向上させる方法が求められる。その一例として、シ
ラン,ジシラン等の流量を増やしたり、高周波放電の電
力を高めたり、高周波放電の周波数を上げたりする方法
があげられる。

【０００４】しかし、上記いずれの方法であっても、成
膜速度を高めた場合、プラズマ中でポリマー,パウダー
等の微粒子の発生量が増加するという問題があり、成膜
速度を高める上で障害になっていた。

【０００５】成膜中の微粒子の発生量が増加して、この
発生量が極端に多くなると、膜にパウダーが付着して、
デバイス形成が困難になる。また、微粒子の発生量が極
端に多くない場合でも、アモルファスシリコン膜中に微
粒子が混入することによって、成膜した膜の特性が低下
したり、膜にピンホール等の欠陥を引き起こす原因にな
る。

【０００６】また、アモルファスシリコン膜は、大きな
面積に形成されることが多いので、大面積にわたって均
一な膜質で、欠陥のない膜を形成することが要求されて
いる。特に、薄膜太陽電池では、半導体デバイスの中で
も非常に大面積の半導体膜が必要とされるが、アモルフ
ァスシリコン膜の膜厚が高だか５００ｎｍ以下と薄く、
しかも、ｐｉｎ構造等の多層積層構造である。このた
め、アモルファスシリコン膜中に微粒子が混入すると素
子に短絡等の欠陥が非常に発生し易くなる。

【０００７】従来、このようなｐ(プラズマ)−ＣＶＤに
おける成膜速度を高めたときの微粒子の発生問題への対
策としては、高高周波放電の電力をパルス変調して、放
電を断続的にオフさせることによって、プラズマ中でポ
リマーが大きくなる前に排気する方法が知られている。
しかし、高周波電力のパルス変調において、デューティ
ー比を下げて、オフ時間を長くすると、ポリマーは減少
するが同時に、成膜速度も下がる。

【０００８】

【発明が解決しようとしている課題】そこで、この発明
の目的は、高速化成膜でのダスト(ポリマー,パーティク
ル等の微粒子)を除去でき、膜にダストが取り込まれて
起こる膜質の低下を低減でき、その結果、大面積かつ高
品質の薄膜半導体を高速で成膜できる電子デバイスの製
造装置および電子デバイスの製造方法を提供することに
ある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、この発明の電子デバイスの製造装置は、薄膜半導体
を基板に堆積させるための反応ガス(原料ガスや希釈ガ
ス)を真空容器内に導入し、上記反応ガスを、プラズマ
放電用電源を用いてプラズマ電解する電子デバイスの製
造装置において、上記プラズマ放電用電源が直列接続さ
れたプラズマ励起用のカソード電極と、上記基板が設置
されるアノード電極に加えて、上記真空容器内のダスト
を負の電荷で帯電させる電子銃と、正の直流電圧が印加
される集塵用電極とを備えたことを特徴としている。

【００１０】この発明では、電子銃で負に帯電させたダ
ストを、正電圧が印加された集塵用電極に吸着できるか
ら、膜にダストが取り込まれて起こる膜質の低下を低減
でき、その結果、大面積かつ高品質の薄膜半導体を高速
で成膜できる。

【００１１】また、一実施形態の電子デバイスの製造装
置は、上記電子銃と集塵用電極とを、上記プラズマ励起
用カソードの非励起期間に駆動する一方、上記プラズマ
励起用カソードの励起期間に非駆動にする。

【００１２】この実施形態では、上記プラズマ励起用カ
ソードの非励起期間に、上記電子銃と集塵用電極とを駆
動するから、上記カソードが電界を発生してない期間
に、電子銃で負に帯電させたダストを集塵用電極に効率
良く吸着させることができる。

【００１３】また、他の実施形態の電子デバイスの製造
方法は、真空容器内に反応ガスを導入し、プラズマ放電
用電源に接続したプラズマ励起用カソードでプラズマ励
起して、基板に薄膜半導体を堆積させる電子デバイスの
製造方法において、電子銃を駆動して真空容器内のダス
トを負に帯電させ、かつ、集塵用電極に正の直流電圧を
印加する。

【００１４】この実施形態では、電子銃で負に帯電させ
たダストを、正電圧が印加された集塵用電極に吸着でき
るから、膜にダストが取り込まれることを防止して、膜
質の低下を防止できる。

【００１５】また、一実施形態の電子デバイスの製造方
法は、プラズマ励起用カソードの非励起期間に、上記電
子銃を駆動して真空容器内のダストを負に帯電させ、か
つ、上記集塵用電極に正の直流電圧を印加する一方、上
記カソードの励起期間に、上記電子銃を非駆動にし、か
つ、上記集塵用電極に正の直流電圧を印加しない。

【００１６】この実施形態では、上記プラズマ励起用カ
ソードの非励起期間に、上記電子銃と集塵用電極とを駆
動して、上記カソードが電界を発生してない期間に、電
子銃で負に帯電させたダストを集塵用電極に効率良く吸
着できる。

【００１７】また、他の実施形態は、上記プラズマ放電
用電源の励起周波数を、ラジオ波または高高周波または
超高周波にした。

【００１８】この実施形態では、プラズマ放電用電源の
励起周波数を、ラジオ波または高高周波または超高周波
にしたことで、成膜速度の向上を図れる。

【００１９】また、一実施形態の電子デバイスの製造方
法は、上記プラズマ放電用電源で上記プラズマ励起用カ
ソードをパルス変調で励起し、このパルス変調のオン時
間を１乃至１００マイクロ秒に設定し、オフ時間を５乃
至５００マイクロ秒に設定する。

【００２０】この実施形態では、プラズマ励起用カソー
ドをパルス変調で励起し、このパルス変調のオン時間を
１乃至１００マイクロ秒に設定し、オフ時間を５乃至５
００マイクロ秒に設定したから、このオフの期間に、プ
ラズマ中でポリマーが大きくなる前に排気でき、ダスト
の生成を抑制できる。上記オフ時間が５００μ秒を上回
ると成膜速度の低下を招き、５μ秒を下回るとダスト生
成の抑制が不十分になる。また、オン時間が１〜１００
μ秒の範囲を外れると、成膜速度の低下を招く。

【００２１】また、他の実施形態の電子デバイスの製造
方法は、上記パルス変調のデューティー比を６０％以下
にした。

【００２２】この実施形態では、パルス変調のデューテ
ィー比を６０％以下にしたから、微粒子(ダスト)の元に
なるポリマーが大きくなる前に真空容器から排気でき、
微粒子(ダスト)の発生を特に抑制できる。

【００２３】

【発明の実施の形態】以下、この発明を、図示の実施の
形態に基いて具体的に説明する。

【００２４】〔第１の実施の形態〕図１に、この発明の
電子デバイスの製造装置の第１の実施の形態を示す。こ
の第１実施形態の電子デバイスの製造装置は、プラズマ
ＣＶＤ装置として使用されるものであり、真空容器１の
内部に、カソード電極２と、このカソード電極２に平行
に対向したアノード電極３とが設置されている。このア
ノード電極３上に、処理対象である半導体基板４が設置
される。

【００２５】真空容器１の上部にはガス噴出口５が開口
されており、このガス噴出口５から真空容器１内に材料
ガスが導入される。この真空容器１内のガスは下部の排
気管１４に取り付けられた真空ポンプ６によって、排気
バルブ１５を経由して真空排気される。上記材料ガス
は、少なくともＳｉ元素を含む原料ガスとすればよい。

【００２６】カソード電極２は、整合回路１２とコンデ
ンサＣとを介してパルス変調高周波電源７に接続されて
いる。このカソード電極２は、高周波電源７によって、
デューティ比６０％以下でパルス変調制御される。一
方、アノード電極３は、真空容器１内で電位がグランド
レベルになるように設置されている。

【００２７】また、真空容器１の上部に、電子銃９が取
りつけられている。この電子銃９は、電源８に接続され
ていて、真空容器１内のダスト(浮遊微粒子)を負に帯電
させることができる。また、この電子銃９に対向して、
真空容器１の下部に集塵用電極１１が取り付けられてい
て、この集塵用電極１１には直流電源１０で正の電圧が
印加される。この集塵用電極１１には、直流電圧計１６
が接続されている。

【００２８】ところで、上記整合回路１２は、図２に示
すように、パルス変調高周波電源７がカソード電極２を
駆動しない期間が、直流電源１０が集塵用電極１１を駆
動している期間になるように整合させる回路である。

【００２９】この実施形態では、上記パルス変調高周波
電源７の放電パラメーターとしては、高周波放電周波数
を２７.１２ＭＨｚとし、パルス変調のオン時間を１０
μ秒とし、オフ時間を５０μ秒とした。なお、このパル
ス変調は、オン時間を１〜１００μ秒の範囲内に設定
し、オフ時間を５〜５００μ秒の範囲内に設定してもよ
い。

【００３０】また、電子銃９を駆動する電源８と、集塵
用電極１１に正電圧を印加する直流電源１０とは、１０
Ｖ〜１００Ｖの電圧を発生するようになっている。この
電源８,１０の印加電圧が、１０Ｖ未満であると集塵能
力が不足し、１００Ｖを超えると、高周波電源７による
パルス変調のオフ時間に放電が生じてしまう。

【００３１】この実施形態では、ガス噴出口５から導入
する材料ガスを、シランと水素の混合ガスとし、カソー
ド電極２およびアノード電極３の寸法を７００ｍｍ角と
し、電極２,３と平行な切断断面上の真空容器１の寸法
を、１.６ｍ×１.６ｍにした。

【００３２】上記構成のプラズマＣＶＤ装置によれば、
ガス噴出口５から真空容器１内に導入された材料ガス
を、高周波電圧を印加したカソード電極２でプラズマ電
離させて、基板４の表面に、アモルファスシリコン系堆
積膜を堆積させる。

【００３３】ここで、図２に示すように、上記パルス変
調高周波電源７がカソード電極２を駆動していない期間
に、電源８と電源１０で電子銃９と集塵用電極１１を駆
動して、真空容器１内で浮遊している微粒子(ダスト)を
負に帯電させると共に、この負に帯電した微粒子を集塵
用電極１１に吸着させる。これにより、膜にダストが取
り込まれて起こる膜質の低下を低減でき、その結果、大
面積かつ高品質の薄膜半導体を高速で成膜できる。

【００３４】また、この実施形態では、上記プラズマ励
起用カソード電極２の非励起期間に、電子銃９と集塵用
電極１１とを駆動し、カソード電極２が電界を発生して
いない期間に、電子銃９で負に帯電させたダストを集塵
用電極１１に効率良く吸着できる。また、この実施形態
では、パルス変調のデューティー比を６０％以下の約１
７％にしたから、オフ期間に、プラズマ中でポリマーが
大きくなる前に排気でき、ダストの生成を抑制できる。

【００３５】なお、上記基板４の近傍での微粒子(ダス
ト)の発生量を測定した。この測定は、レーザ光の散乱
によって真空中で行なった。また、この測定において、
微粒子の最小検出サイズは２００ｎｍである。図３に、
パルス変調高周波電源７による成膜パルス変調のデュー
ティー比と微粒子発生量の相対値との関係を示す。図３
において、白丸は、電子銃９および集塵用電極１１を駆
動した場合の特性を示し、黒丸は、電子銃９および集塵
用電極１１を駆動していない場合の特性を示す。図３の
特性において、微粒子発生量は、上記デューティー比が
５０％において、電子銃９および集塵用電極１１を非駆
動とした場合の微粒子の量を１００とした相対値を示し
ている。

【００３６】図３に示すように、電子銃９と集塵用電極
１１とを駆動することによって、微粒子(ダスト)の発生
量を低減できることが確認でき、特に、パルス変調のデ
ューティー比が６０％の場合に、微粒子発生量を３分の
１以下に低減できた。この実施形態では、パルス変調放
電によるオフ時間に電子銃９から電子シャワーを放射さ
せて浮遊する微粒子を負に帯電させてそれを集塵用電極
１１で集塵することによって、基板表面にダストが付着
することを効果的に抑制できる。

【００３７】したがって、この実施形態によれば、プラ
ズマＣＶＤ法による高速成膜時にダスト(パウダー,パー
ティクル等の微粒子)の発生を抑制し、浮遊ダストによ
って堆積膜に欠陥,ピンホールが発生するのを防いで、
膜質低下を回避し、大面積にわたって、欠陥の少ない高
品質で優れた均一性のある膜を高速で成膜できる。その
結果、ａ(アモルファス)−Ｓｉ:Ｈ系薄膜を用いた太陽
電池や液晶表示用素子等の電子産業分野において、これ
らの電子デバイスの量産性,高品質性を格段に向上でき
る。

【００３８】尚、上記実施形態では、パルス変調のデュ
ーティー比を約１７％にしたが、このデューティー比
は、６０％以下にすれば、ダストの元になるポリマーが
大きくなる前に真空容器から排気でき、ダストの発生を
抑制できる。また、上記実施形態では、プラズマ放電用
電源の励起周波数を、高高周波(ＶＨＦ,数十ＭＨｚ)に
したが、ラジオ波(ＲＦ)や超高周波(ＵＨＦ,数百ＭＨ
ｚ)にしてもよい。

【００３９】

【発明の効果】以上より明らかなように、この発明の電
子デバイスの製造装置は、真空容器内でプラズマ放電用
電源を用いて反応ガスをプラズマ電解する電子デバイス
の製造装置において、電子銃で負に帯電させたダスト
を、正電圧が印加された集塵用電極に吸着できる。した
がって、膜にダストが取り込まれて起こる膜質の低下を
低減でき、その結果、大面積かつ高品質の薄膜半導体を
高速で成膜できる。

【００４０】また、一実施形態の電子デバイスの製造装
置は、プラズマ励起用カソードの非励起期間に、電子銃
と集塵用電極とを駆動するから、カソードが電界を発生
していない期間に、電子銃で負に帯電させたダストを集
塵用電極に効率良く吸着できる。

【００４１】また、他の実施形態の電子デバイスの製造
方法は、真空容器内に導入した反応ガスをプラズマ励起
用カソードでプラズマ励起して、基板に薄膜半導体を堆
積させる電子デバイスの製造方法において、電子銃で負
に帯電させたダストを、正電圧が印加された集塵用電極
に吸着する。したがって、膜にダストが取り込まれるこ
とを防止して、膜質の低下を防止できる。

【００４２】また、一実施形態の電子デバイスの製造方
法は、プラズマ励起用カソードの非励起期間に、電子銃
と集塵用電極とを駆動して、カソードが電界を発生して
ない期間に電子銃で負に帯電させたダストを集塵用電極
に効率良く吸着できる。

【００４３】また、他の実施形態の電子デバイスの製造
方法は、プラズマ放電用電源の励起周波数を、ラジオ波
または高高周波または超高周波にしたから、成膜速度を
向上できる。

【００４４】また、一実施形態の電子デバイスの製造方
法は、プラズマ放電用電源でプラズマ励起用カソードを
パルス変調で励起し、このパルス変調のオン時間を１乃
至１００マイクロ秒に設定し、オフ時間を５乃至５００
マイクロ秒に設定する。したがって、このオフの期間
に、プラズマ中でポリマーが大きくなる前に排気でき、
ダストの生成を抑制できる。

【００４５】また、他の実施形態の電子デバイスの製造
方法は、上記パルス変調のデューティー比を６０％以下
にしたから、微粒子(ダスト)の元になるポリマーが大き
くなる前に真空容器から排気でき、微粒子(ダスト)の発
生を特に抑制できる。

【図面の簡単な説明】

【図１】 この発明の実施形態としての堆積膜形成方法
を行なうプラズマＣＶＤ装置の構成を示す概略断面図で
ある。

【図２】 この発明の電子デバイスの製造装置の実施形
態である上記プラズマＣＶＤ装置のカソード電極,電子
銃,集塵用電極に印加される高周波電力および直流電圧
のタイミングチャートの一例を示した模式図である。

【図３】 上記実施形態における高周波電力のパルス変
調のデューティー比と基板近傍の微粒子の発生量との関
係を示す特性図である。

【符号の説明】

１…真空容器、２…カソード電極、３…アノード電極、
４…基板、５…ガス噴出口、６…真空ポンプ、７…高周
波電源、８…電源、９…電子銃、１０…直流電源、１１
…集塵用電極、１２…整合回路、１３…ヒーター、１４
…排気管、１５…排気バルブ、１６…直流電圧計。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 薄膜半導体を基板に堆積させるための反
   応ガスを真空容器内に導入し、上記反応ガスを、プラズ
   マ放電用電源を用いてプラズマ電解する電子デバイスの
   製造装置において、 上記プラズマ放電用電源が直列接続されたプラズマ励起
   用のカソード電極と、上記基板が設置されるアノード電
   極に加えて、 上記真空容器内のダストを負の電荷で帯電させる電子銃
   と、正の直流電圧が印加される集塵用電極とを備えたこ
   とを特徴とする電子デバイスの製造装置。
2. 【請求項２】 請求項１に記載の電子デバイスの製造装
   置において、 上記電子銃と集塵用電極とを、上記プラズマ励起用カソ
   ードの非励起期間に駆動する一方、上記プラズマ励起用
   カソードの励起期間に非駆動にすることを特徴とする電
   子デバイスの製造装置。
3. 【請求項３】 真空容器内に反応ガスを導入し、プラズ
   マ放電用電源に接続したプラズマ励起用カソードでプラ
   ズマ励起して、基板に薄膜半導体を堆積させる電子デバ
   イスの製造方法において、 電子銃を駆動して真空容器内のダストを負に帯電させ、
   かつ、集塵用電極に正の直流電圧を印加することを特徴
   とする電子デバイスの製造方法。
4. 【請求項４】 請求項３に記載の電子デバイスの製造方
   法において、 上記プラズマ励起用カソードの非励起期間に、上記電子
   銃を駆動して真空容器内のダストを負に帯電させ、か
   つ、上記集塵用電極に正の直流電圧を印加する一方、上
   記カソードの励起期間に、上記電子銃を非駆動にし、か
   つ、上記集塵用電極に正の直流電圧を印加しないことを
   特徴とする電子デバイスの製造方法。
5. 【請求項５】 請求項３または４に記載の電子デバイス
   の製造方法において、 上記プラズマ放電用電源の励起周波数を、ラジオ波また
   は高高周波または超高周波にしたことを特徴とする電子
   デバイスの製造方法。
6. 【請求項６】 請求項３乃至５のいずれか１つに記載の
   電子デバイスの製造方法において、 上記プラズマ放電用電源で上記プラズマ励起用カソード
   をパルス変調で励起し、このパルス変調のオン時間を１
   乃至１００マイクロ秒に設定し、オフ時間を５乃至５０
   ０マイクロ秒に設定することを特徴とする電子デバイス
   の製造方法。
7. 【請求項７】 請求項６に記載の電子デバイスの製造方
   法において、 上記パルス変調のデューティー比を６０％以下にしたこ
   とを特徴とする電子デバイスの製造方法。