JP2001156548A - 周波数逓倍器 - Google Patents
周波数逓倍器Info
- Publication number
- JP2001156548A JP2001156548A JP34027699A JP34027699A JP2001156548A JP 2001156548 A JP2001156548 A JP 2001156548A JP 34027699 A JP34027699 A JP 34027699A JP 34027699 A JP34027699 A JP 34027699A JP 2001156548 A JP2001156548 A JP 2001156548A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- circuit
- input signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 簡単かつ安価な回路構成で、入力信号周波数
を高精度で逓倍でき、高精度の高周波信号を必要とする
機器にも容易に使用できる汎用性に優れた周波数逓倍器
を提供する。 【解決手段】 正弦波状の入力信号を受けて、該入力信
号の周波数と同一周波数で位相が互いに１８０°異なる
二つの信号を発生する差動信号発生回路１１と、該差動
信号発生回路１１からの二つの信号を乗算して、前記入
力信号の周波数の２倍の周波数成分を含む信号を発生す
る乗算回路１２と、を少なくとも有し、前記入力信号に
基づいてその周波数を逓倍した出力信号を得るよう構成
する。
を高精度で逓倍でき、高精度の高周波信号を必要とする
機器にも容易に使用できる汎用性に優れた周波数逓倍器
を提供する。 【解決手段】 正弦波状の入力信号を受けて、該入力信
号の周波数と同一周波数で位相が互いに１８０°異なる
二つの信号を発生する差動信号発生回路１１と、該差動
信号発生回路１１からの二つの信号を乗算して、前記入
力信号の周波数の２倍の周波数成分を含む信号を発生す
る乗算回路１２と、を少なくとも有し、前記入力信号に
基づいてその周波数を逓倍した出力信号を得るよう構成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば発振回路か
らの出力信号を受けて、その発振周波数を逓倍した信号
を得る周波数逓倍器に関するものである。
らの出力信号を受けて、その発振周波数を逓倍した信号
を得る周波数逓倍器に関するものである。
【０００２】
【従来の技術】従来の周波数逓倍器として、例えば図１
１に示すようなＰＬＬ（フェーズ・ロックド・ループ）
回路が知られている。このＰＬＬ回路５１は、位相比較
器（ＰＤ）５２、ループフィルタ（ＬＦ）５３、電圧制
御発振器（ＶＣＯ）５４及び分周回路５５とを有し、位
相比較器５２において、クロック信号発生回路５６から
のクロック信号の位相と、電圧制御発振器５４から出力
され、分周回路５５で１／Ｎ分周されたクロック信号の
位相とを比較し、その比較結果に基づいて両者の位相が
一致するようにループフィルタ５３を介して電圧制御発
振器５４の入力電圧を制御することで、電圧制御発振器
５４からクロック信号発生回路５６からのクロック信号
の周波数ｆｒをＮ逓倍した周波数（Ｎ・ｆｒ）のクロッ
ク信号を出力させるようにしたものである。
１に示すようなＰＬＬ（フェーズ・ロックド・ループ）
回路が知られている。このＰＬＬ回路５１は、位相比較
器（ＰＤ）５２、ループフィルタ（ＬＦ）５３、電圧制
御発振器（ＶＣＯ）５４及び分周回路５５とを有し、位
相比較器５２において、クロック信号発生回路５６から
のクロック信号の位相と、電圧制御発振器５４から出力
され、分周回路５５で１／Ｎ分周されたクロック信号の
位相とを比較し、その比較結果に基づいて両者の位相が
一致するようにループフィルタ５３を介して電圧制御発
振器５４の入力電圧を制御することで、電圧制御発振器
５４からクロック信号発生回路５６からのクロック信号
の周波数ｆｒをＮ逓倍した周波数（Ｎ・ｆｒ）のクロッ
ク信号を出力させるようにしたものである。
【０００３】なお、図１１において、クロック信号発生
回路５６は、水晶発振回路５７と、その出力を矩形波に
整形する複数段（図１１では２段）のインバータ５８と
を有している。また、水晶発振回路５７は、ＣＭＯＳイ
ンバータ６１の入力端子及び出力端子間に水晶振動子６
２及び帰還抵抗６３を並列に接続すると共に、ＣＭＯＳ
インバータ６１の入力端子及び出力端子を、それぞれコ
ンデンサ６４，６５を経て接地して構成され、ＣＭＯＳ
インバータ６１の出力端子からインバータ５８を介して
周波数ｆｒのクロック信号を出力するようになってい
る。
回路５６は、水晶発振回路５７と、その出力を矩形波に
整形する複数段（図１１では２段）のインバータ５８と
を有している。また、水晶発振回路５７は、ＣＭＯＳイ
ンバータ６１の入力端子及び出力端子間に水晶振動子６
２及び帰還抵抗６３を並列に接続すると共に、ＣＭＯＳ
インバータ６１の入力端子及び出力端子を、それぞれコ
ンデンサ６４，６５を経て接地して構成され、ＣＭＯＳ
インバータ６１の出力端子からインバータ５８を介して
周波数ｆｒのクロック信号を出力するようになってい
る。
【０００４】また、従来の他の周波数逓倍器として、図
１２に示すようなものも知られている。この周波数逓倍
器７１は、排他的論理和回路７２と遅延回路７３とを有
し、図１３にタイミングチャートを示すように、クロッ
ク信号発生回路７４から出力されるクロック信号を排他
的論理和回路７２の一方の入力端子に供給すると共に、
そのクロック信号の位相を遅延回路７３で９０°シフト
して排他的論理和回路７２の他方の入力端子に供給し、
これにより排他的論理和回路７２からクロック信号発生
回路７４からのクロック信号の周波数ｆｒを２逓倍した
周波数（２ｆｒ）のクロック信号を得、このクロック信
号をインバータ７５を経て出力させるようにしたもので
ある。
１２に示すようなものも知られている。この周波数逓倍
器７１は、排他的論理和回路７２と遅延回路７３とを有
し、図１３にタイミングチャートを示すように、クロッ
ク信号発生回路７４から出力されるクロック信号を排他
的論理和回路７２の一方の入力端子に供給すると共に、
そのクロック信号の位相を遅延回路７３で９０°シフト
して排他的論理和回路７２の他方の入力端子に供給し、
これにより排他的論理和回路７２からクロック信号発生
回路７４からのクロック信号の周波数ｆｒを２逓倍した
周波数（２ｆｒ）のクロック信号を得、このクロック信
号をインバータ７５を経て出力させるようにしたもので
ある。
【０００５】なお、図１２において、クロック信号発生
回路７４は、図１１に示したクロック信号発生回路５６
と同様に構成されているので、ここでは図１１に示した
素子と同一素子には同一符号を付してその説明を省略す
る。
回路７４は、図１１に示したクロック信号発生回路５６
と同様に構成されているので、ここでは図１１に示した
素子と同一素子には同一符号を付してその説明を省略す
る。
【０００６】
【発明が解決しようとする課題】しかしながら、図１１
に示したＰＬＬ回路５１では、クロック信号発生回路５
６からの周波数ｆｒのクロック信号を入力信号とし、該
入力クロック信号と、電圧制御発振器５４の出力クロッ
ク信号を１／Ｎ分周したクロック信号との位相比較に基
づいて、Ｎ・ｆｒの周波数の出力クロック信号を得るよ
うにしているため、位相比較器５２の精度などにより、
出力クロック信号にジッタや位相ノイズが生じ易い。
に示したＰＬＬ回路５１では、クロック信号発生回路５
６からの周波数ｆｒのクロック信号を入力信号とし、該
入力クロック信号と、電圧制御発振器５４の出力クロッ
ク信号を１／Ｎ分周したクロック信号との位相比較に基
づいて、Ｎ・ｆｒの周波数の出力クロック信号を得るよ
うにしているため、位相比較器５２の精度などにより、
出力クロック信号にジッタや位相ノイズが生じ易い。
【０００７】同様に、図１２に示した周波数逓倍器７１
においても、クロック信号発生回路７４からの周波数ｆ
ｒのクロック信号を入力信号とし、その入力クロック信
号と、該入力クロック信号の位相を９０°シフトしたク
ロック信号との排他的論理和を演算することで、２ｆｒ
の出力クロック信号を得るようにしているため、９０°
の位相シフトしたクロック信号を生成する精度により、
出力クロック信号にジッタや位相ノイズが生じ易い。
においても、クロック信号発生回路７４からの周波数ｆ
ｒのクロック信号を入力信号とし、その入力クロック信
号と、該入力クロック信号の位相を９０°シフトしたク
ロック信号との排他的論理和を演算することで、２ｆｒ
の出力クロック信号を得るようにしているため、９０°
の位相シフトしたクロック信号を生成する精度により、
出力クロック信号にジッタや位相ノイズが生じ易い。
【０００８】このように、上述した従来の周波数逓倍器
では、ジッタや位相ノイズの発生により入力信号周波数
を精度良く逓倍することができず、またジッタや位相ノ
イズを低減するには複雑な回路を余分に要するうえに、
困難を伴うことから、特に高精度の高周波信号を必要と
する機器、例えば測定器、移動体通信機器等には、その
適用が懸念され、用途が限定されていた。
では、ジッタや位相ノイズの発生により入力信号周波数
を精度良く逓倍することができず、またジッタや位相ノ
イズを低減するには複雑な回路を余分に要するうえに、
困難を伴うことから、特に高精度の高周波信号を必要と
する機器、例えば測定器、移動体通信機器等には、その
適用が懸念され、用途が限定されていた。
【０００９】したがって、かかる点に鑑みてなされた本
発明の目的は、簡単かつ安価な回路構成で、入力信号周
波数を高精度で逓倍でき、高精度の高周波信号を必要と
する機器にも容易に使用できる汎用性に優れた周波数逓
倍器を提供しようとするものである。
発明の目的は、簡単かつ安価な回路構成で、入力信号周
波数を高精度で逓倍でき、高精度の高周波信号を必要と
する機器にも容易に使用できる汎用性に優れた周波数逓
倍器を提供しようとするものである。
【００１０】
【課題を解決するための手段】上記目的を達成する請求
項１に係る周波数逓倍器の発明は、正弦波状の入力信号
を受けて、該入力信号の周波数と同一周波数で位相が互
いに１８０°異なる二つの信号を発生する差動信号発生
回路と、該差動信号発生回路からの二つの信号を乗算し
て、前記入力信号の周波数の２倍の周波数成分を含む信
号を発生する乗算回路と、を少なくとも有し、前記入力
信号に基づいてその周波数を逓倍した出力信号を得るよ
う構成したことを特徴とするものである。
項１に係る周波数逓倍器の発明は、正弦波状の入力信号
を受けて、該入力信号の周波数と同一周波数で位相が互
いに１８０°異なる二つの信号を発生する差動信号発生
回路と、該差動信号発生回路からの二つの信号を乗算し
て、前記入力信号の周波数の２倍の周波数成分を含む信
号を発生する乗算回路と、を少なくとも有し、前記入力
信号に基づいてその周波数を逓倍した出力信号を得るよ
う構成したことを特徴とするものである。
【００１１】請求項１の発明において、正弦波状の入力
信号を sinωｔとすると、差動信号発生回路からは、 s
inωｔ及び sin（ωｔ＋π）＝− sinωｔの二つの信号
が得られ、これら二つの信号を乗算する乗算回路から
は、−（１− cos２ωｔ）／２、の入力信号周波数の２
倍の周波数成分を含む出力信号が得られることになる。
したがって、上記の乗算回路や差動信号発生回路等を適
宜追加して、入力信号周波数の任意の倍数の二つの正弦
波状の信号を乗算することで、２倍以上の任意の周波数
の正弦波状の出力信号を得ることが可能になると共に、
その正弦波状の出力信号を波形整形することでクロック
信号を容易に得ることが可能となり、これにより簡単か
つ安価な回路構成で、入力信号周波数をジッタや位相ノ
イズを少なく高精度で逓倍することが可能となる。
信号を sinωｔとすると、差動信号発生回路からは、 s
inωｔ及び sin（ωｔ＋π）＝− sinωｔの二つの信号
が得られ、これら二つの信号を乗算する乗算回路から
は、−（１− cos２ωｔ）／２、の入力信号周波数の２
倍の周波数成分を含む出力信号が得られることになる。
したがって、上記の乗算回路や差動信号発生回路等を適
宜追加して、入力信号周波数の任意の倍数の二つの正弦
波状の信号を乗算することで、２倍以上の任意の周波数
の正弦波状の出力信号を得ることが可能になると共に、
その正弦波状の出力信号を波形整形することでクロック
信号を容易に得ることが可能となり、これにより簡単か
つ安価な回路構成で、入力信号周波数をジッタや位相ノ
イズを少なく高精度で逓倍することが可能となる。
【００１２】さらに、請求項２に係る周波数逓倍器の発
明は、正弦波状の入力信号を受けて、該入力信号の周波
数と同一周波数で位相が互いに等しい二つの信号を発生
する同相信号発生回路と、該同相信号発生回路からの二
つの信号を乗算して、前記入力信号の周波数の２倍の周
波数成分を含む信号を発生する乗算回路と、を少なくと
も有し、前記入力信号に基づいてその周波数を逓倍した
出力信号を得るよう構成したことを特徴とするものであ
る。
明は、正弦波状の入力信号を受けて、該入力信号の周波
数と同一周波数で位相が互いに等しい二つの信号を発生
する同相信号発生回路と、該同相信号発生回路からの二
つの信号を乗算して、前記入力信号の周波数の２倍の周
波数成分を含む信号を発生する乗算回路と、を少なくと
も有し、前記入力信号に基づいてその周波数を逓倍した
出力信号を得るよう構成したことを特徴とするものであ
る。
【００１３】請求項２の発明において、正弦波状の入力
信号を sinωｔとすると、同相信号発生回路からは、二
つの sinωｔ（又は− sinωｔ）の二つの信号が得ら
れ、これら二つの信号を乗算する乗算回路からは、（１
− cos２ωｔ）／２、の入力信号周波数の２倍の周波数
成分を含む出力信号が得られることになる。したがっ
て、請求項１の発明におけると同様に、上記の乗算回路
や同相信号発生回路等を適宜追加して、入力信号周波数
の任意の倍数の二つの正弦波状の信号を乗算すること
で、２倍以上の任意の周波数の正弦波状の出力信号を得
ることが可能になると共に、その正弦波状の出力信号を
波形整形することでクロック信号を容易に得ることが可
能となり、これにより簡単かつ安価な回路構成で、入力
信号周波数をジッタや位相ノイズを少なく高精度で逓倍
することが可能となる。
信号を sinωｔとすると、同相信号発生回路からは、二
つの sinωｔ（又は− sinωｔ）の二つの信号が得ら
れ、これら二つの信号を乗算する乗算回路からは、（１
− cos２ωｔ）／２、の入力信号周波数の２倍の周波数
成分を含む出力信号が得られることになる。したがっ
て、請求項１の発明におけると同様に、上記の乗算回路
や同相信号発生回路等を適宜追加して、入力信号周波数
の任意の倍数の二つの正弦波状の信号を乗算すること
で、２倍以上の任意の周波数の正弦波状の出力信号を得
ることが可能になると共に、その正弦波状の出力信号を
波形整形することでクロック信号を容易に得ることが可
能となり、これにより簡単かつ安価な回路構成で、入力
信号周波数をジッタや位相ノイズを少なく高精度で逓倍
することが可能となる。
【００１４】
【発明の実施の形態】以下、本発明に係る周波数逓倍器
の実施の形態について、図面を参照して説明する。
の実施の形態について、図面を参照して説明する。
【００１５】図１は、本発明の第１実施の形態に係る周
波数逓倍器を具えるクロック信号発生器の構成を示すブ
ロック図である。このクロック信号発生器は、水晶発振
回路１と、この水晶発振回路１からの正弦波の出力信号
を受けて、その周波数を２逓倍する周波数逓倍器２と、
この周波数逓倍器２の出力信号をクロック信号に波形整
形する波形整形回路３と、この波形整形回路３の出力端
子に接続された複数段（図１では３段）のインバータ４
とを有している。
波数逓倍器を具えるクロック信号発生器の構成を示すブ
ロック図である。このクロック信号発生器は、水晶発振
回路１と、この水晶発振回路１からの正弦波の出力信号
を受けて、その周波数を２逓倍する周波数逓倍器２と、
この周波数逓倍器２の出力信号をクロック信号に波形整
形する波形整形回路３と、この波形整形回路３の出力端
子に接続された複数段（図１では３段）のインバータ４
とを有している。
【００１６】水晶発振回路１は、従来例で説明したと同
様に、ＣＭＯＳインバータ５の入力端子及び出力端子間
に水晶振動子６及び帰還抵抗７を並列に接続すると共
に、ＣＭＯＳインバータ５の入力端子及び出力端子を、
それぞれコンデンサ８，９を経て接地して構成し、ＣＭ
ＯＳインバータ５の入力端子に生じる正弦波の信号を周
波数逓倍器２に供給する。
様に、ＣＭＯＳインバータ５の入力端子及び出力端子間
に水晶振動子６及び帰還抵抗７を並列に接続すると共
に、ＣＭＯＳインバータ５の入力端子及び出力端子を、
それぞれコンデンサ８，９を経て接地して構成し、ＣＭ
ＯＳインバータ５の入力端子に生じる正弦波の信号を周
波数逓倍器２に供給する。
【００１７】周波数逓倍器２は、水晶発振回路１からの
正弦波の出力信号を受けて、その周波数と同一周波数で
位相が互いに１８０°異なる二つの信号を発生する差動
信号発生回路１１と、この差動信号発生回路１１からの
二つの信号を乗算する乗算回路１２とを有して構成し、
乗算回路１２の出力を波形整形回路３に供給する。
正弦波の出力信号を受けて、その周波数と同一周波数で
位相が互いに１８０°異なる二つの信号を発生する差動
信号発生回路１１と、この差動信号発生回路１１からの
二つの信号を乗算する乗算回路１２とを有して構成し、
乗算回路１２の出力を波形整形回路３に供給する。
【００１８】差動信号発生回路１１は、例えば図２に回
路図を示すように、同じ特性の２個の電界効果トランジ
スタ（ＦＥＴ）１３，１４と、ＦＥＴ１３，１４のドレ
インと電源電圧ＶDDとの間にそれぞれ接続した抵抗１
５，１６と、ＦＥＴ１３，１４のソースに共通に接続し
た定電流源１７とを具える一組の差動対を有し、一方の
ＦＥＴ１３のゲートに水晶発振回路１からの正弦波信号
を供給し、他方のＦＥＴ１４のゲートには基準電源１８
を接続して、ＦＥＴ１３のドレイン側から入力正弦波信
号と位相が１８０°異なる正弦波信号を得、ＦＥＴ１４
のドレイン側から入力正弦波信号と同相の正弦波信号を
得るようにして、入力正弦波信号の周波数と同一周波数
で位相が互いに１８０°異なる二つの信号を発生させる
ように構成する。
路図を示すように、同じ特性の２個の電界効果トランジ
スタ（ＦＥＴ）１３，１４と、ＦＥＴ１３，１４のドレ
インと電源電圧ＶDDとの間にそれぞれ接続した抵抗１
５，１６と、ＦＥＴ１３，１４のソースに共通に接続し
た定電流源１７とを具える一組の差動対を有し、一方の
ＦＥＴ１３のゲートに水晶発振回路１からの正弦波信号
を供給し、他方のＦＥＴ１４のゲートには基準電源１８
を接続して、ＦＥＴ１３のドレイン側から入力正弦波信
号と位相が１８０°異なる正弦波信号を得、ＦＥＴ１４
のドレイン側から入力正弦波信号と同相の正弦波信号を
得るようにして、入力正弦波信号の周波数と同一周波数
で位相が互いに１８０°異なる二つの信号を発生させる
ように構成する。
【００１９】図１に示す構成において、水晶発振回路１
から周波数逓倍器２の差動信号発生回路１１に sinωｔ
の正弦波信号を入力すると、差動信号発生回路１１から
は sinωｔ及び− sinωｔの二つの信号が出力され、こ
れら二つの信号が乗算回路１２で乗算されて、−（１−
cos２ωｔ）／２の出力信号、すなわち水晶発振回路１
からの入力信号周波数の２倍の周波数成分を含む出力信
号が得られる。したがって、この乗算回路１２の出力信
号を波形整形回路３及び複数段のインバータ４を経て取
り出せば、水晶発振回路１からの入力信号周波数を２逓
倍した周波数のクロック信号を得ることができる。
から周波数逓倍器２の差動信号発生回路１１に sinωｔ
の正弦波信号を入力すると、差動信号発生回路１１から
は sinωｔ及び− sinωｔの二つの信号が出力され、こ
れら二つの信号が乗算回路１２で乗算されて、−（１−
cos２ωｔ）／２の出力信号、すなわち水晶発振回路１
からの入力信号周波数の２倍の周波数成分を含む出力信
号が得られる。したがって、この乗算回路１２の出力信
号を波形整形回路３及び複数段のインバータ４を経て取
り出せば、水晶発振回路１からの入力信号周波数を２逓
倍した周波数のクロック信号を得ることができる。
【００２０】図１に示すクロック信号発生器によれば、
周波数逓倍器２において矩形波のクロック信号を扱うこ
となく、正弦波状の信号を処理して入力信号周波数を２
逓倍した周波数の正弦波状の出力信号を得、その後、周
波数逓倍器２の出力信号を波形整形してクロック信号を
得るようにしたので、ジッタや位相ノイズの少ない２倍
の周波数のクロック信号を高精度で得ることができる。
周波数逓倍器２において矩形波のクロック信号を扱うこ
となく、正弦波状の信号を処理して入力信号周波数を２
逓倍した周波数の正弦波状の出力信号を得、その後、周
波数逓倍器２の出力信号を波形整形してクロック信号を
得るようにしたので、ジッタや位相ノイズの少ない２倍
の周波数のクロック信号を高精度で得ることができる。
【００２１】また、水晶発振回路１を用いて周波数逓倍
の元となる基準の正弦波信号を得るようにしているの
で、水晶振動子６をファンダメンタルで発振させて高周
波のクロック信号を得ることができる。したがって、水
晶振動子６を容易に小型化できると共に、低電圧で動作
させることができるので、小型かつ低電圧動作可能な高
周波クロック信号発生器を容易に実現することができ
る。さらに、水晶振動子６をファンダメンタルで発振さ
せることで、その発振周波数の可変範囲を広くできるの
で、水晶発振回路１を高周波のＶＣＸＯ（Voltage Cont
rolled Xtal Oscillator）に応用することができる。
の元となる基準の正弦波信号を得るようにしているの
で、水晶振動子６をファンダメンタルで発振させて高周
波のクロック信号を得ることができる。したがって、水
晶振動子６を容易に小型化できると共に、低電圧で動作
させることができるので、小型かつ低電圧動作可能な高
周波クロック信号発生器を容易に実現することができ
る。さらに、水晶振動子６をファンダメンタルで発振さ
せることで、その発振周波数の可変範囲を広くできるの
で、水晶発振回路１を高周波のＶＣＸＯ（Voltage Cont
rolled Xtal Oscillator）に応用することができる。
【００２２】なお、図１に示したクロック信号発生器で
は、水晶発振回路１のＣＭＯＳインバータ５の入力端子
側から正弦波信号を取り出すようにしたが、水晶発振回
路１を高周波のファンダメンタルあるいはオーバトーン
で発振させる場合には、ＣＭＯＳインバータ５の出力端
子側に生じる信号も正弦波状になるので、この場合に
は、図３に示すようにＣＭＯＳインバータ５の出力端子
側から周波数逓倍器２の差動信号発生回路１１に正弦波
状の発振出力を供給するようにしてもよい。
は、水晶発振回路１のＣＭＯＳインバータ５の入力端子
側から正弦波信号を取り出すようにしたが、水晶発振回
路１を高周波のファンダメンタルあるいはオーバトーン
で発振させる場合には、ＣＭＯＳインバータ５の出力端
子側に生じる信号も正弦波状になるので、この場合に
は、図３に示すようにＣＭＯＳインバータ５の出力端子
側から周波数逓倍器２の差動信号発生回路１１に正弦波
状の発振出力を供給するようにしてもよい。
【００２３】図４は、本発明の第２実施の形態に係る周
波数逓倍器を具えるクロック信号発生器の構成を示すブ
ロック図である。このクロック信号発生器は、周波数逓
倍器２０を、水晶発振回路１からの正弦波の出力信号を
受けて、その周波数と同一周波数で位相が互いに等しい
二つの信号を発生する同相信号発生回路２１と、この同
相信号発生回路２１からの二つの信号を乗算する乗算回
路２２とを有して構成したもので、その他の構成は図１
に示したクロック信号発生器と同様であるので、同一素
子には同一符号を付してその説明を省力する。
波数逓倍器を具えるクロック信号発生器の構成を示すブ
ロック図である。このクロック信号発生器は、周波数逓
倍器２０を、水晶発振回路１からの正弦波の出力信号を
受けて、その周波数と同一周波数で位相が互いに等しい
二つの信号を発生する同相信号発生回路２１と、この同
相信号発生回路２１からの二つの信号を乗算する乗算回
路２２とを有して構成したもので、その他の構成は図１
に示したクロック信号発生器と同様であるので、同一素
子には同一符号を付してその説明を省力する。
【００２４】同相信号発生回路２１は、例えば図５に回
路図を示すように、図２に示した２個のＦＥＴ１３，１
４、抵抗１５，１６及び定電流源１７を具える差動対を
二組有し、各差動対の一方のＦＥＴ１３，１３のゲート
に水晶発振回路１からの正弦波信号を供給し、他方のＦ
ＥＴ１４，１４のゲートには基準電源１８を接続して、
ＦＥＴ１４，１４のドレイン側から入力正弦波信号と同
一周波数で同相の二つの信号を発生させるよう構成す
る。
路図を示すように、図２に示した２個のＦＥＴ１３，１
４、抵抗１５，１６及び定電流源１７を具える差動対を
二組有し、各差動対の一方のＦＥＴ１３，１３のゲート
に水晶発振回路１からの正弦波信号を供給し、他方のＦ
ＥＴ１４，１４のゲートには基準電源１８を接続して、
ＦＥＴ１４，１４のドレイン側から入力正弦波信号と同
一周波数で同相の二つの信号を発生させるよう構成す
る。
【００２５】図４に示す構成において、水晶発振回路１
から周波数逓倍器２０の同相信号発生回路２１に sinω
ｔの正弦波信号を入力すると、同相信号発生回路２１か
らは同相の二つの sinωｔの信号が出力され、これらの
同相信号が乗算回路２２で乗算されて、（１− cos２ω
ｔ）／２の出力信号、すなわち水晶発振回路１からの入
力信号周波数の２倍の周波数成分を含む出力信号が得ら
れる。したがって、この乗算回路２２の出力信号を波形
整形回路３及び複数段のインバータ４を経て取り出せ
ば、水晶発振回路１からの入力信号周波数を２逓倍した
周波数のクロック信号を得ることができる。
から周波数逓倍器２０の同相信号発生回路２１に sinω
ｔの正弦波信号を入力すると、同相信号発生回路２１か
らは同相の二つの sinωｔの信号が出力され、これらの
同相信号が乗算回路２２で乗算されて、（１− cos２ω
ｔ）／２の出力信号、すなわち水晶発振回路１からの入
力信号周波数の２倍の周波数成分を含む出力信号が得ら
れる。したがって、この乗算回路２２の出力信号を波形
整形回路３及び複数段のインバータ４を経て取り出せ
ば、水晶発振回路１からの入力信号周波数を２逓倍した
周波数のクロック信号を得ることができる。
【００２６】図４に示すクロック信号発生器において
も、周波数逓倍器２０において矩形波のクロック信号を
扱うことなく、正弦波状の信号を処理して入力信号周波
数を２逓倍した周波数の正弦波状の出力信号を得、その
後、周波数逓倍器２０の出力信号を波形整形してクロッ
ク信号を得るようにしているので、ジッタや位相ノイズ
の少ない２倍の周波数のクロック信号を高精度で得るこ
とができる。また、水晶発振回路１を用いて周波数逓倍
の元となる基準の正弦波信号を得るようにしているの
で、図１において説明したクロック信号発生器と同様の
効果を得ることができる。
も、周波数逓倍器２０において矩形波のクロック信号を
扱うことなく、正弦波状の信号を処理して入力信号周波
数を２逓倍した周波数の正弦波状の出力信号を得、その
後、周波数逓倍器２０の出力信号を波形整形してクロッ
ク信号を得るようにしているので、ジッタや位相ノイズ
の少ない２倍の周波数のクロック信号を高精度で得るこ
とができる。また、水晶発振回路１を用いて周波数逓倍
の元となる基準の正弦波信号を得るようにしているの
で、図１において説明したクロック信号発生器と同様の
効果を得ることができる。
【００２７】なお、本実施の形態に係る周波数逓倍器２
０においては、同相信号発生回路２１から入力正弦波信
号の周波数と同一周波数で位相が互いに等しい二つの信
号を得ればよいので、図５に示した同相信号発生回路２
１において、ＦＥＴ１３，１３のドレイン側からそれぞ
れ入力正弦波信号と同一周波数で逆相同士の二つの信号
を取り出すようにしてもよい。
０においては、同相信号発生回路２１から入力正弦波信
号の周波数と同一周波数で位相が互いに等しい二つの信
号を得ればよいので、図５に示した同相信号発生回路２
１において、ＦＥＴ１３，１３のドレイン側からそれぞ
れ入力正弦波信号と同一周波数で逆相同士の二つの信号
を取り出すようにしてもよい。
【００２８】また、図４に示したクロック信号発生器に
おいても、水晶発振回路１を高周波のファンダメンタル
あるいはオーバトーンで発振させる場合には、ＣＭＯＳ
インバータ５の出力端子側に生じる信号も正弦波状にな
るので、この場合には、図６に示すようにＣＭＯＳイン
バータ５の出力端子側から周波数逓倍器２０の同相信号
発生回路２１に正弦波状の発振出力を供給するようにし
てもよい。
おいても、水晶発振回路１を高周波のファンダメンタル
あるいはオーバトーンで発振させる場合には、ＣＭＯＳ
インバータ５の出力端子側に生じる信号も正弦波状にな
るので、この場合には、図６に示すようにＣＭＯＳイン
バータ５の出力端子側から周波数逓倍器２０の同相信号
発生回路２１に正弦波状の発振出力を供給するようにし
てもよい。
【００２９】図７は、本発明の第３実施の形態に係る周
波数逓倍器を具えるクロック信号発生器の構成を示すブ
ロック図である。このクロック信号発生器は、周波数逓
倍器３０を、図１に示した差動信号発生回路１１及び乗
算回路１２を有する構成に、さらに乗算回路３１及びハ
イパスフィルタ（ＨＰＦ）３２を追加して構成し、乗算
回路３１において差動信号発生回路１１の一方の出力信
号と、前段の乗算回路１２の出力信号とを乗算し、この
乗算回路３１の出力信号をＨＰＦ３２を経て波形整形回
路３に供給するようにしたもので、その他の構成は図１
に示したクロック信号発生器と同様であるので、同一素
子には同一符号を付してその説明を省力する。
波数逓倍器を具えるクロック信号発生器の構成を示すブ
ロック図である。このクロック信号発生器は、周波数逓
倍器３０を、図１に示した差動信号発生回路１１及び乗
算回路１２を有する構成に、さらに乗算回路３１及びハ
イパスフィルタ（ＨＰＦ）３２を追加して構成し、乗算
回路３１において差動信号発生回路１１の一方の出力信
号と、前段の乗算回路１２の出力信号とを乗算し、この
乗算回路３１の出力信号をＨＰＦ３２を経て波形整形回
路３に供給するようにしたもので、その他の構成は図１
に示したクロック信号発生器と同様であるので、同一素
子には同一符号を付してその説明を省力する。
【００３０】図７に示す構成において、水晶発振回路１
から周波数逓倍器３０の差動信号発生回路１１に sinω
ｔの正弦波信号を入力すると、乗算回路１２からは図１
の場合と同様に、−（１− cos２ωｔ）／２、の出力信
号が得られる。さらに、この乗算回路１２の出力信号
と、差動信号発生回路１１の一方の出力信号、例えば s
inωｔとを乗算回路３１で乗算すると、（ sin３ωｔ＋
sinωｔ）／２、の周波数成分を含む出力信号が得られ
る。したがって、この乗算回路３１の出力信号をＨＰＦ
３２に供給して sin３ωｔの周波数成分のみを通過させ
て、波形整形回路３及び複数段のインバータ４を経て取
り出せば、水晶発振回路１からの入力信号周波数に基づ
いてジッタや位相ノイズの少ない３逓倍した周波数のク
ロック信号を高精度で得ることができる。
から周波数逓倍器３０の差動信号発生回路１１に sinω
ｔの正弦波信号を入力すると、乗算回路１２からは図１
の場合と同様に、−（１− cos２ωｔ）／２、の出力信
号が得られる。さらに、この乗算回路１２の出力信号
と、差動信号発生回路１１の一方の出力信号、例えば s
inωｔとを乗算回路３１で乗算すると、（ sin３ωｔ＋
sinωｔ）／２、の周波数成分を含む出力信号が得られ
る。したがって、この乗算回路３１の出力信号をＨＰＦ
３２に供給して sin３ωｔの周波数成分のみを通過させ
て、波形整形回路３及び複数段のインバータ４を経て取
り出せば、水晶発振回路１からの入力信号周波数に基づ
いてジッタや位相ノイズの少ない３逓倍した周波数のク
ロック信号を高精度で得ることができる。
【００３１】なお、図７において、周波数逓倍器３０の
差動信号発生回路１１は、図４に示した同相信号発生回
路２１に置き換えることもできる。
差動信号発生回路１１は、図４に示した同相信号発生回
路２１に置き換えることもできる。
【００３２】本発明は、上記実施の形態に限定されるも
のではなく、発明の要旨の範囲内で種々の変形が可能で
ある。例えば、上記実施の形態では、ＣＭＯＳインバー
タ５を使用した水晶発振回路１を用いて周波数逓倍の元
となる基準の正弦波状の信号を得るようにしたが、周波
数逓倍器に正弦波状の信号を供給できれば、他の水晶発
振回路、セラミック発振回路、ＬＣ発振回路等の他の発
振回路を用いることもできる。
のではなく、発明の要旨の範囲内で種々の変形が可能で
ある。例えば、上記実施の形態では、ＣＭＯＳインバー
タ５を使用した水晶発振回路１を用いて周波数逓倍の元
となる基準の正弦波状の信号を得るようにしたが、周波
数逓倍器に正弦波状の信号を供給できれば、他の水晶発
振回路、セラミック発振回路、ＬＣ発振回路等の他の発
振回路を用いることもできる。
【００３３】また、周波数逓倍器は、図１に示した差動
信号発生回路１１及び乗算回路１２からなる構成を一段
とし、これを図８に示すように複数ｎ段（ｎは２以上の
整数）直列に接続して、入力信号周波数を２n 逓倍した
出力信号を得るよう構成したり、同様に、図４に示した
同相信号発生回路２１及び乗算回路２２からなる構成を
一段とし、これを複数ｎ段（ｎは２以上の整数）直列に
接続して、入力信号周波数を２n 逓倍した出力信号を得
るよう構成することもできる。また、図８において、差
動信号発生回路１１及び乗算回路１２からなる段と、同
相信号発生回路２１及び乗算回路２２からなる段とを適
宜組み合わせることもできる。
信号発生回路１１及び乗算回路１２からなる構成を一段
とし、これを図８に示すように複数ｎ段（ｎは２以上の
整数）直列に接続して、入力信号周波数を２n 逓倍した
出力信号を得るよう構成したり、同様に、図４に示した
同相信号発生回路２１及び乗算回路２２からなる構成を
一段とし、これを複数ｎ段（ｎは２以上の整数）直列に
接続して、入力信号周波数を２n 逓倍した出力信号を得
るよう構成することもできる。また、図８において、差
動信号発生回路１１及び乗算回路１２からなる段と、同
相信号発生回路２１及び乗算回路２２からなる段とを適
宜組み合わせることもできる。
【００３４】さらに、周波数逓倍器は、図７に示した差
動信号発生回路１１、乗算回路１２、乗算回路３１及び
ＨＰＦ３２を有する構成に、さらに図９に示すように乗
算回路３５及びＨＰＦ３６の組を一段として、これをｍ
段（ｍは正の整数）直列に接続し、各段の乗算回路３５
において前段の乗算回路からＨＰＦを経て得られる奇数
逓倍の高周波成分と、初段の乗算回路１２から得られる
２逓倍の周波数成分とを乗算するようにして、入力信号
周波数を（２ｍ＋３）逓倍した出力信号を得るよう構成
することもできる。勿論、この場合においても、差動信
号発生回路１１に代えて、図４に示した同相信号発生回
路２１を用いることができる。
動信号発生回路１１、乗算回路１２、乗算回路３１及び
ＨＰＦ３２を有する構成に、さらに図９に示すように乗
算回路３５及びＨＰＦ３６の組を一段として、これをｍ
段（ｍは正の整数）直列に接続し、各段の乗算回路３５
において前段の乗算回路からＨＰＦを経て得られる奇数
逓倍の高周波成分と、初段の乗算回路１２から得られる
２逓倍の周波数成分とを乗算するようにして、入力信号
周波数を（２ｍ＋３）逓倍した出力信号を得るよう構成
することもできる。勿論、この場合においても、差動信
号発生回路１１に代えて、図４に示した同相信号発生回
路２１を用いることができる。
【００３５】さらにまた、周波数逓倍器は、図１０に示
すように、差動信号発生回路１１及び乗算回路１２を有
する構成を２組直列に接続し、さらにその後段に、乗算
回路３７及びＨＰＦ３８を有する構成を一段として、こ
れをｍ段（ｍは正の整数）直列に接続し、最初の段の乗
算回路３７は１組目の乗算回路１２から得られる２逓倍
の周波数成分と、２組目の乗算回路１２から得られる４
逓倍の周波数成分とを乗算し、２段目以降の乗算回路３
７は１組目の乗算回路１２から得られる２逓倍の周波数
成分と、前段の乗算回路３７からＨＰＦ３８を経て得ら
れる偶数逓倍の高周波成分とを乗算するようにして、入
力信号周波数を（２ｍ＋４）逓倍した出力信号を得るよ
う構成することもできる。勿論、この場合においても、
二つの差動信号発生回路１１のうちの一つまたは全部に
代えて、図４に示した同相信号発生回路２１を用いるこ
とができる。
すように、差動信号発生回路１１及び乗算回路１２を有
する構成を２組直列に接続し、さらにその後段に、乗算
回路３７及びＨＰＦ３８を有する構成を一段として、こ
れをｍ段（ｍは正の整数）直列に接続し、最初の段の乗
算回路３７は１組目の乗算回路１２から得られる２逓倍
の周波数成分と、２組目の乗算回路１２から得られる４
逓倍の周波数成分とを乗算し、２段目以降の乗算回路３
７は１組目の乗算回路１２から得られる２逓倍の周波数
成分と、前段の乗算回路３７からＨＰＦ３８を経て得ら
れる偶数逓倍の高周波成分とを乗算するようにして、入
力信号周波数を（２ｍ＋４）逓倍した出力信号を得るよ
う構成することもできる。勿論、この場合においても、
二つの差動信号発生回路１１のうちの一つまたは全部に
代えて、図４に示した同相信号発生回路２１を用いるこ
とができる。
【００３６】また、上記実施の形態では、周波数逓倍器
をクロック信号発生器に適用したが、波形整形回路３及
びインバータ４を省略し、正弦波状の入力信号に対し
て、その周波数を逓倍した正弦波状の出力信号を得るよ
うにすることもできる。
をクロック信号発生器に適用したが、波形整形回路３及
びインバータ４を省略し、正弦波状の入力信号に対し
て、その周波数を逓倍した正弦波状の出力信号を得るよ
うにすることもできる。
【００３７】
【発明の効果】本発明に係る周波数逓倍器によれば、矩
形波のクロック信号を扱うことなく、正弦波状の入力信
号を受けてその周波数と同一周波数で位相が互いに１８
０°異なる二つの信号を発生する差動信号発生回路、あ
るいは入力信号の周波数と同一周波数で位相が互いに等
しい二つの信号を発生する同相信号発生回路と、この差
動信号発生回路あるいは同相信号発生回路からの二つの
信号を乗算する乗算回路とを少なくとも有する簡単かつ
安価な回路構成で、入力信号周波数をジッタや位相ノイ
ズを少なく高精度で逓倍することができる。したがっ
て、高精度の高周波信号を必要とする機器にも容易に使
用できるので、汎用性に優れた周波数逓倍器を得ること
ができる。
形波のクロック信号を扱うことなく、正弦波状の入力信
号を受けてその周波数と同一周波数で位相が互いに１８
０°異なる二つの信号を発生する差動信号発生回路、あ
るいは入力信号の周波数と同一周波数で位相が互いに等
しい二つの信号を発生する同相信号発生回路と、この差
動信号発生回路あるいは同相信号発生回路からの二つの
信号を乗算する乗算回路とを少なくとも有する簡単かつ
安価な回路構成で、入力信号周波数をジッタや位相ノイ
ズを少なく高精度で逓倍することができる。したがっ
て、高精度の高周波信号を必要とする機器にも容易に使
用できるので、汎用性に優れた周波数逓倍器を得ること
ができる。
【図１】本発明の第１実施の形態に係る周波数逓倍器を
具えるクロック信号発生器の構成を示すブロック図であ
る。
具えるクロック信号発生器の構成を示すブロック図であ
る。
【図２】図１に示す差動信号発生回路の一例の構成を示
す回路図である。
す回路図である。
【図３】図１に示すクロック信号発生器の変形例を示す
ブロック図である。
ブロック図である。
【図４】本発明の第２実施の形態に係る周波数逓倍器を
具えるクロック信号発生器の構成を示すブロック図であ
る。
具えるクロック信号発生器の構成を示すブロック図であ
る。
【図５】図４に示す同相信号発生回路の一例の構成を示
す回路図である。
す回路図である。
【図６】図４に示すクロック信号発生器の変形例を示す
ブロック図である。
ブロック図である。
【図７】本発明の第３実施の形態に係る周波数逓倍器を
具えるクロック信号発生器の構成を示すブロック図であ
る。
具えるクロック信号発生器の構成を示すブロック図であ
る。
【図８】本発明に係る周波数逓倍器の変形例を示すブロ
ック図である。
ック図である。
【図９】同じく、他の変形例を示すブロック図である。
【図１０】同じく、更に他の変形例を示すブロック図で
ある。
ある。
【図１１】従来の周波数逓倍器の一例の構成を示すブロ
ック図である。
ック図である。
【図１２】同じく、他の例の構成を示すブロック図であ
る。
る。
【図１３】図１２の動作を説明するためのタイミングチ
ャートである。
ャートである。
１ 水晶発振回路 ２ 周波数逓倍器 ３ 波形整形回路 ４ インバータ １１ 差動信号発生回路 １２ 乗算回路 ２０ 周波数逓倍器 ２１ 同相信号発生回路 ２２ 乗算回路 ３０ 周波数逓倍器 ３１ 乗算回路 ３２ ハイパスフィルタ（ＨＰＦ） ３５，３７ 乗算回路 ３６，３８ ハイパスフィルタ（ＨＰＦ）
Claims (2)
- 【請求項１】 正弦波状の入力信号を受けて、該入力信
号の周波数と同一周波数で位相が互いに１８０°異なる
二つの信号を発生する差動信号発生回路と、 該差動信号発生回路からの二つの信号を乗算して、前記
入力信号の周波数の２倍の周波数成分を含む信号を発生
する乗算回路と、 を少なくとも有し、前記入力信号に基づいてその周波数
を逓倍した出力信号を得るよう構成したことを特徴とす
る周波数逓倍器。 - 【請求項２】 正弦波状の入力信号を受けて、該入力信
号の周波数と同一周波数で位相が互いに等しい二つの信
号を発生する同相信号発生回路と、 該同相信号発生回路からの二つの信号を乗算して、前記
入力信号の周波数の２倍の周波数成分を含む信号を発生
する乗算回路と、 を少なくとも有し、前記入力信号に基づいてその周波数
を逓倍した出力信号を得るよう構成したことを特徴とす
る周波数逓倍器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34027699A JP2001156548A (ja) | 1999-11-30 | 1999-11-30 | 周波数逓倍器 |
| US09/726,123 US20020075045A1 (en) | 1999-11-30 | 2000-11-30 | Frequency multiplier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34027699A JP2001156548A (ja) | 1999-11-30 | 1999-11-30 | 周波数逓倍器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001156548A true JP2001156548A (ja) | 2001-06-08 |
Family
ID=18335399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34027699A Pending JP2001156548A (ja) | 1999-11-30 | 1999-11-30 | 周波数逓倍器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020075045A1 (ja) |
| JP (1) | JP2001156548A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8682177B2 (en) | 2006-06-23 | 2014-03-25 | National Institute Of Information And Communications Technology | Super high speed optical frequency sweeping technology |
| CN109951157A (zh) * | 2017-12-20 | 2019-06-28 | 格芯公司 | 用于毫米波装置的二倍频器的方法、设备及系统 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10418942B2 (en) * | 2016-06-02 | 2019-09-17 | Intel IP Corporation | Reference signal path for clock generation with an injection locked multiplier (ILM) |
-
1999
- 1999-11-30 JP JP34027699A patent/JP2001156548A/ja active Pending
-
2000
- 2000-11-30 US US09/726,123 patent/US20020075045A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8682177B2 (en) | 2006-06-23 | 2014-03-25 | National Institute Of Information And Communications Technology | Super high speed optical frequency sweeping technology |
| CN109951157A (zh) * | 2017-12-20 | 2019-06-28 | 格芯公司 | 用于毫米波装置的二倍频器的方法、设备及系统 |
| CN109951157B (zh) * | 2017-12-20 | 2024-03-22 | 格芯(美国)集成电路科技有限公司 | 用于毫米波装置的二倍频器的方法、设备及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020075045A1 (en) | 2002-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8085100B2 (en) | Poly-phase frequency synthesis oscillator | |
| US10268164B2 (en) | Circuit device, physical quantity measurement device, electronic apparatus, and vehicle | |
| DK1175008T3 (da) | Frekvenskonverter med lav fasestöj | |
| JPH07297642A (ja) | 周波数倍数回路 | |
| EP1156581A3 (en) | Frequency multiplier circuit and semiconductor integrated circuit | |
| JP2004088784A (ja) | 差動相補形ｃｍｏｓラッチおよび同一型式を使用したディジタル直交局部発振器 | |
| JP3641782B2 (ja) | クロック逓倍回路 | |
| JP2001156548A (ja) | 周波数逓倍器 | |
| US7432769B2 (en) | Oscillator circuit | |
| JP6338033B1 (ja) | 局部発振器 | |
| US20050104634A1 (en) | Frequency divider, PLL circuit and semiconductor integrated circuit | |
| KR20040014161A (ko) | 반도체 집적 회로 | |
| JP4076558B2 (ja) | Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路 | |
| JP2001127598A (ja) | 周波数逓倍回路 | |
| JP2930305B2 (ja) | 移相型発振回路 | |
| JPH07231223A (ja) | 周波数逓倍回路 | |
| KR20200085790A (ko) | 주파수 고정 루프, 전자 디바이스, 및 주파수 생성 방법 | |
| JP2003124804A (ja) | 発振回路 | |
| SU807474A1 (ru) | Синхронизируемый автогенератор | |
| RU2469460C1 (ru) | Генератор хаотического сигнала с постоянной амплитудой (варианты) | |
| US6504880B1 (en) | ASK modulation circuit | |
| JPH06209216A (ja) | 信号発生装置 | |
| KR0176626B1 (ko) | Cmos 발진기 | |
| JP2002057570A (ja) | ９０度移相器 | |
| JP2003209463A (ja) | 周波数変換器およびそれを用いた周波数可変発振器およびそれらを用いた電子装置 |