JP2001144306A - ダイオードおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】順方向特性と逆方向特性とのトレードオフの関
係を一層改善して、順方向電圧が低く、かつ逆漏れ電流
の小さいダイオードを提供する。 【解決手段】低比抵抗のｎ⁺ カソード層１１の上に、高
比抵抗の下部ｎ^- 層１２、低比抵抗の中間ｎ層１３、高
比抵抗の上部ｎ^- 層１４が形成されている。その低比抵
抗の中間ｎ層１３内にはｐ領域１５が所定の間隔をもっ
て形成され、高比抵抗の上部ｎ^- 層１４内に少し突き出
ている。アノード電極膜２０は、上部ｎ^- 層１４上の表
面層に形成された表面ｎ⁺ 領域１６に対してオーミック
接合しており、また図示していない部分でｐ領域１５と
もオーミック接合している。ｎ ⁺ カソード層１１の裏面
には、カソード電極膜１９が形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、二端子の整流作用
をもつダイオード、特にピンチオフを利用するダイオー
ドおよびその製造方法に関する。

【０００２】

【従来の技術】バイポーラ半導体素子であるタｐｉｎダ
イオードに比べ、ユニポーラ半導体素子であるショット
キーバリアダイオードは、順方向電圧降下と、スイッチ
ング速度の点で優れており、スイッチング装置用の半導
体素子として多用されている。半導体に対してショット
キバリアを生じさせる材料を接合すると、thermo-emmis
ionが支配的な場合には式１で示す整流特性が得られ
る。

【０００３】 J =J₀ ｛exp(qV/kT)-1｝ 式１ J₀=A^* T²exp ｛-q( φ_b - Δφ_b )/kT｝ 式２ ここで、 J : 電流密度 V : 印加電圧 φ_b : ショットキーバリア高さ Δφ_b : 鏡像効果によるショットキーバリア高さの減少
分 A ^* : リチャードソン定数 T : 温度 q : 電荷量 k : ボルツマン定数 である。

【０００４】式１、２から、ショットキバリア高さφ_b
が高くなると、J₀が小さくなるので、逆漏れ電流を抑え
ることができる。しかし式１から、より大きい順方向電
圧Vを印加しないと、同じ順方向電流は得られないこと
がわかる。また、ショットキバリア高さφ_b が低くなる
と、J₀が大きくなるので、逆漏れ電流が増大する。しか
しながら、より小さい順方向電圧V で、同じ順方向電流
を得ることができる。

【０００５】このようにショットキバリアダイオードで
は、順方向特性と逆方向特性とを両立させにくいトレー
ドオフの関係がある。このトレードオフの関係を改善し
て、順方向電圧を低くし、かつ逆方向特性も改善する様
々な試みがなされており、例えば、特開平６０−７４５
８２号公報に開示されている。図５は、上記公報に記載
された逆方向特性を改良したショットキーバリアダイオ
ードＤ１０１の断面図である。同図において、高濃度の
ｎ導電型半導体基板（ｎ⁺ 基板と記す）１上に低濃度の
ｎ導電型半導体層（ｎ^- 層と記す）２がエピタキシャル
成長により形成される。ｎ^- 層２の主表面には、所定の
間隔をもって、高濃度のｐ導電型半導体領域（ｐ領域と
記す）５が配設されている。ｎ^- 層２の露出面とｐ領域
５の露出面は、同一平面を形成し、アノード電極膜１０
と接する。アノード電極膜１０の導電材料は、該電極膜
がｎ^- 層２とショットキー接触するように選択される。
ｎ⁺ 基板１の裏面には、ｎ⁺ 基板１とオーム接触するよ
うにカソード電極膜９が設けられる。

【０００６】このＤ１０１に、低い順電圧を印加する
と、順電流はアノード電極膜１０からショットキー接合
８を経てｎ^- 層２に流入し、カソード電極膜９より流出
する。なお、前記順電圧がｐ領域５とｎ^- 層２とのｐｎ
^- 接合の立ち上がり電圧を越えない範囲では、該接合を
流れる電流は微弱で無視でき、順電流はショットキー接
合８を流れる電流と考えて良い。

【０００７】次にこのダイオードＤ１０１に逆電圧、す
なわちアノード電極膜１０に負、カソード電極膜９に正
の極性の電圧を印加した場合には、ｐｎ^- 接合による空
乏層がｎ^- 層２内に拡がり、電流の流れるチャネル部の
幅は次第に狭められ、遂には隣接するｐ領域５からｎ^-
層２に拡がる空乏層が互いに接し、一体化するに至り、
電流の流れる通路は遮断される。この現象はピンチオフ
と呼ばれ、又この時の電圧は、ピンチオフ電圧と呼ばれ
る。

【０００８】Ｄ１０１は、このピンチオフ現象を利用
し、逆電流の低減と逆方向降伏電圧の向上とを図ったも
のである。図６は、上記公報に記載された電流をピンチ
オフする構造を有する他のダイオードＤ１０２の要部断
面図である。図５と同符号は、等しいか対応する部分を
表すので、説明を省略する。

【０００９】同図において、ピンチオフ作用に関与する
ｐ領域６の露出面と、主電流通電路を形成するｎ⁺ 領域
６の表面とは、同一平面上にあって、アノード電極膜１
０に接している。アノード電極膜１０とｎ⁺ 領域６と
は、オーミック接触を形成するように、電極材料および
不純物濃度が選択されている。Ｄ１０２においては、ア
ノード電極膜１０とカソード電極膜９と短絡若しくは、
微小逆電圧を印加した場合、相隣るｐ領域５から伸びる
空乏層が、ｎ⁺ 領域６とｎ^- 層２との界面上で結合し、
ｎ⁺ 領域６を経由するチャネル部がピンチオフされるよ
うになっている。このため、ｎ⁺ 領域６は、ピンチオフ
用のｐ領域５に取り囲まれ、互いに密に配設されてい
る。これにより、Ｄ１０２の逆方向電流特性は、大きく
改善される。一方、順電流が流れるｎ⁺ 領域６の露出面
は、ｐ領域５の表面積に比べ、面積が小さく、順電流特
性は良くない。

【００１０】このダイオードＤ１０２は、順方向印加電
圧の小さい範囲ではユニポーラ半導体であるが、順方向
印加電圧が大きくなってｐ領域５からｎ^- 層２に正孔の
注入が起きてバイポーラ半導体となる。

【００１１】

【発明が解決しようとする課題】図７は、上記公報に記
載された電流をピンチオフする構造を有する更に他のダ
イオードＤ１０３の要部断面図である。図５と同符号
は、等しいか対応する部分を表すので、説明を省略す
る。同図において、ピンチオフ作用に関与するｐ領域５
は、半導体基板表面に露出しておらず、ｎ^- 層２内に埋
め込まれている。主電流の通路を形成するｎ⁺ 領域６の
表面は、アノード電極膜１０に接していてオーミック接
触を形成している。また、図示されない断面において、
アノード電極膜１０は、ｎ^- 層２内に埋め込まれている
ｐ領域５とも接している。

【００１２】ダイオードＤ１０３においては、半導体基
板の主表面でｐ領域５がｎ⁺ 領域６の面積を減らすこと
が無いので、ｎ⁺ 領域６を広く形成することができる。
また、ｎ^- 層２の不純物濃度はｎ⁺ 層５よりずっと低い
ので、空乏層の拡がりが大きくなるため、ｐ領域５に取
り囲まれるｎ^- 層２のサイズもＤ１０２よりは大きくで
き、その分順方向特性を改善できる利点がある。

【００１３】しかしながらなお、低い逆電圧で空乏層の
拡がりを大きくし、逆方向電流を低減するためには、ｎ
^- 層２の不純物濃度は低く、ｐ領域５に取り囲まれるｎ
^- 層２のサイズを小さくする程良いが、一方、そのよう
にすると、通電路が狭く、かつ電流に対する抵抗が大き
くなって、順方向特性が劣化する。すなわち従来技術で
は、上記２つの特性は、いわゆるトレードオフの関係に
あり、従って各種条件を勘案し、最適設計がおこなわれ
ている。

【００１４】本発明は、従来の逆方向の電圧−電流特性
が改善されるダイオードおよびその製造方法を提供する
ことを目的とする。

【００１５】

【課題を解決するための手段】上記課題解決のため本発
明のダイオードは、第一導電型第一半導体層上に、該層
と同一導電型で該層より低不純物濃度の第二半導体層
と、第二半導体層より高不純物濃度の第三半導体層と、
第三半導体層より低不純物濃度の第四半導体層とを積層
してなる半導体基板と、第三半導体層に所定の間隔をも
って配設される第二導電型の第五半導体領域と、第四半
導体層の表面層に形成された高不純物濃度の第六半導体
領域と、該基板の一方の主表面の第六半導体領域の表面
と第五半導体領域とに接して設けられた第一電極膜と、
前記半導体基板の他方の主面に第一半導体層に接する第
二電極膜とを具備するものとする。

【００１６】また、第一導電型第一半導体層上に、該層
と同一導電型で該層より低不純物濃度の第二半導体層を
積層してなる半導体基板と、その第二半導体層に表面か
ら掘り下げられたトレンチ内に所定の厚さをもって交互
に積層された第二導電型の第五半導体領域と第二半導体
層より高不純物濃度の第三半導体層とからなる積層体
と、その積層体に表面から掘り下げられたトレンチの内
側に沿って形成された第一導電型で第三半導体層より低
不純物濃度の第四半導体層と、第四半導体層の表面層に
形成された高不純物濃度の第六半導体領域と、第六半導
体領域の表面と第五半導体領域とに接して設けられた第
一電極膜と、前記半導体基板の他方の主面に第一半導体
層に接する第二電極膜とを具備するものでもよい。

【００１７】そのようにすれば、第三半導体層と第四半
導体層の不純物濃度や寸法を互いに独立に設定できるの
で、逆電圧印加時に空乏層の広がる第四半導体層を低不
純物濃度とし、順電流の通電路となる第三半導体層を高
不純物濃度とすることにより、順方向特性、逆方向特性
のトレードオフを改良したダイオードとすることができ
る。

【００１８】特に、第五半導体領域が第四半導体層に突
出していることが良い。そのようにすれば、反対導電型
の第六領域から拡がる空乏層が第四半導体層に速やかに
拡がる。そして、第三半導体層の不純物濃度が５×１０
¹⁵cm^-3以上５×１０¹⁷cm^-3以下、第四半導体層の不純物
濃度が１×１０¹³cm^-3以上５×１０¹⁵cm^-3以下であるも
のとする。

【００１９】実施の形態の項で述べるように、上記の範
囲の不純物濃度とすることにより、順方向特性、逆方向
特性ともに良好なダイオードとすることができた。第一
導電型第一半導体層上に積層された第二半導体層に表面
から掘り下げられたトレンチ内に所定の厚さをもって交
互に積層された第二導電型の第五半導体領域と第二半導
体層より高不純物濃度の第三半導体層とからなる積層体
と、その積層体に表面から掘り下げられたトレンチの内
側に沿って形成された第一導電型で第三半導体層より低
不純物濃度の第四半導体層を有するダイオードを製造す
る方法としては、第二半導体層、第三半導体層、第四半
導体層、第五半導体層をいずれもエピタキシャル成長に
より形成するものとする。そのようにすれば、所定の厚
さをもって交互に積層された第五半導体領域と第三半導
体層とからなる積層体を容易に形成できる。

【００２０】

【発明の実施の形態】以下に本発明の実施例について図
面を参照して説明する。 ［実施例１］図１（ｂ）は本発明第１の実施の形態のダ
イオードＤ２０１の要部断面図である。

【００２１】低比抵抗のｎ⁺ カソード層１１の上に、高
比抵抗の下部ｎ^- 層１２、低比抵抗の中間ｎ層１３、高
比抵抗の上部ｎ^- 層１４が形成されている。その低比抵
抗の中間ｎ層１３内にはｐ領域１５が所定の間隔をもっ
て形成され、高比抵抗の上部ｎ^- 層１４に少し突き出て
いる。アノード電極膜２０は、上部ｎ^- 層１４上の表面
層に形成された表面ｎ⁺ 領域１６に対してオーミック接
合しており、また図示していない部分でｐ領域１５とも
オーミック接合している。ｎ⁺ カソード層１１の裏面に
は、カソード電極膜１９が形成されている。

【００２２】ｎ⁺ カソード層１１の不純物濃度、厚さ
は、１×１０²⁰cm^-3、３００μm である。下部ｎ^- 層１
２、中間ｎ層１３、、上部ｎ^- 層１４は、ｎ⁺ カソード
層１１を下地基板としてエピタキシャル成長により形成
され、各層、領域は、例えば次のような不純物濃度、厚
さである。下部ｎ^- 層１２は、５×１０¹⁵cm^-3、５μm
、中間ｎ層１３は、４×１０¹⁶cm ^-3、０．５５μm 、
上部ｎ^- 層１４は、５×１０¹⁴cm^-3、０．１０μm であ
る。

【００２３】ｐ領域１５は、平面的には紙面に垂直なス
トライプ状であり、幅は０．２μm、間隔は０．６μm
である。不純物濃度は１×１０¹⁸cm^-3、深さ方向の厚さ
は０．６μm であり、上部ｎ^- 層１４に０．０５μm 突
き出でいる。 下部ｎ^- 層１２の不純物濃度、厚さは、
このダイオードの耐圧により、適当な値に変えられる。
上の値は耐圧１００V 級のダイオードの場合である。

【００２４】中間ｎ層１３をエピタキシャル成長により
堆積し、その中間ｎ層１３内にｐ領域１５を例えばほう
素のイオン注入と熱処理により形成した後、表面をエッ
チングし、その際のｐ領域１５と中間ｎ層１３との間の
エッチング速度の差異のため、図１のようにｐ領域１５
が中間ｎ層１３よりもエッチングされないで残ることを
利用することができる。

【００２５】表面ｎ⁺ 領域１６は、プラズマドーピング
により形成され、表面不純物濃度、厚さはそれぞれ１×
１０²⁰cm^-3、０．０１μm である。アノード電極膜２
０、カソード電極膜１９は、それぞれアルミニウム、Ｔ
ｉ／Ｎｉ／金（Ａｕ）のスパッタ蒸着により形成され、
厚さは１μm 、３μm である。

【００２６】図２（ｂ）は、この実施例１のダイオード
Ｄ２０１の１００℃における逆方向の電流−電圧特性図
である。横軸は逆バイアス電圧、縦軸は、もれ電流であ
る。比較のためにＴｉ電極をもつショットキーバリアダ
イオードの逆方向特性も併記した。図から明らかなよう
に、逆バイアス２０Ｖでのショットキーバリアダイオー
ドの逆漏れ電流は約４．５A/cm² であるのに対して、本
実施例１のダイオードＤ２０１の逆漏れ電流は約０．６
A/cm² である。すなわちダイオードＤ２０１の逆漏れ電
流は、ショットキーバリアダイオードの１／６．５に減
っている。

【００２７】図２（ａ）は、このダイオードＤ２０１の
室温における順方向の電流−電圧特性図である。横軸は
順バイアス電圧、縦軸は、順電流である。比較のために
ショットキーバリアダイオードの順方向特性も併記し
た。本ダイオードＤ２０１の電流密度Ｊｆ＝１５０A/cm
² での電圧降下はＶｆ＝０．２５５V である。この値
は、同じ電流密度におけるショットキーバリアダイオー
ドのＶｆ＝０．２５V に極めて近い。

【００２８】従って、本発明のダイオードは、順バイア
ス時には低い順電圧、逆バイアス時には小さい漏れ電流
と、優れた順、逆特性を兼ね備えたダイオードというこ
とができる。図３（ｂ）、（ｃ）はデバイスシミュレー
タで計算した、ダイオードＤ２０１内部の順、逆バイア
ス時のポテンシャル分布図であり、断面図［図３
（ａ）］に対応させて示した。

【００２９】順方向バイアスでは、チャネル層はピンチ
オフしないので、電流が流れやすい。一方逆バイアスで
は、ｐ領域１５の接合から空乏層が広がり、ピンチオフ
するので、逆方向電流が制限されることがわかる。この
ダイオードＤ２０１は、順電流が大きくなると、ｐ領域
５からｎ^- 層２に正孔の注入が起きてバイポーラ半導体
となるが、順電流の小さい範囲ではユニポーラ半導体で
ある。従って、そのような範囲では、順方向電圧降下
と、スイッチング速度の点で優れており、スイッチング
装置等の電力変換装置に適している。

【００３０】なお、ｐ領域１５の平面的な形状は、本実
施例のようなストライプ状の他に、格子状、網状、或い
は孤立形状を均等に分散しても良い。 ［実施例２］図４は、本発明第２の実施例のダイオード
Ｄ２０２の要部断面図である。低比抵抗のｎ⁺ カソード
層２１の上に、高比抵抗の下部ｎ^- 層２２が積層されて
いるのは実施例１と同じであるが、その下部ｎ層２２に
第一トレンチ２７が掘られ、その内部に、低比抵抗の中
間ｐ領域２６と中間ｎ層２３とが交互に堆積され、更に
第二トレンチ２８が掘られてその内側に高比抵抗の上部
ｎ^- 層２４が形成されている。アノード電極膜３０は、
上部ｎ^- 層２４の内面に沿って形成された表面ｎ⁺ 領域
２５に対してオーミック接合しており、また図示してい
ない部分で互いに接続されているｐ領域２６ともオーミ
ック接合している。ｎ⁺ カソード層２１の裏面には、カ
ソード電極膜２９が形成されている。ｐ領域２６は、高
比抵抗の上部ｎ^- 層２４内に少し突き出でいる。

【００３１】実施例１のダイオードＤ２０１の通電路の
作製には、イオン注入とエピタキシャル成長とを繰り返
す必要があり、微細な形状制御が困難である。そこで、
図４に示すように通電路を横向きにした。先ず通電路と
アノード電極部を作製するために、ｎ⁺ カソード層２１
の上に、高比抵抗の下部ｎ^- 層２２を積層し、その下部
ｎ^- 層２２をエッチングして第一トレンチ２７を掘り下
げる。第一トレンチ２７内に選択エピタキシャル成長に
より、ｐ領域２５と中間ｎ層２３とを交互に成長をおこ
なう。選択成長した一部ををエッチングして第二トレン
チ２８を掘り下げる。このときｐ領域２５と中間ｎ層２
３との間にエッチング速度の差異があるので、図２のよ
うにｐ領域２５の方が中間ｎ層２３よりもエッチングさ
れないで残る。ここで上部ｎ^- 層２４を選択成長し、表
面層に表面ｎ⁺ 領域２６を形成してそれに接するアノー
ド電極膜３０を形成し、図４のデバイス構造を得た。

【００３２】トレンチ２７、２８は、四ふっ化炭素と酸
素の混合ガスを用いた反応性イオンエッチング（ＲＩ
Ｅ）により形成した。深さは例えば約４．０μｍであ
る。このようにすることにより、所定の間隔をもつ積層
体が容易に形成できる。順方向特性、逆方向特性は、実
施例１のダイオードＤ２０１と同様であり、トレードオ
フ関係は改善された。このダイオードの材料について
は、実施例に上げたシリコン以外に、ガリウム砒素、シ
リコンカーバイド等の化合物半導体にも適用できること
はいうまでもない。

【００３３】

【発明の効果】以上説明したように本発明は、ピンチオ
フ構造を有するダイオードにおいて、ピンチオフ構造の
チャネル部は高不純物濃度とし、その上下に低不純物濃
度の層を設けたダイオードとすることにより、順方向特
性と逆方向特性とを同時に改善したダイオードを供給す
ることが可能となった．例えば、実施例に示したよう
に、順方向特性が最良のシヨットキー電極を有するショ
ットキーバリアダイオードとほぼ同じ順方向特性をもち
ながら、逆漏れ電流は、その約１０分の１に低減でき
た。

【００３４】従って、特に低耐圧のダイオードの損失低
減および、高速化に極めて有効な発明である。

【図面の簡単な説明】

【図１】本発明実施例１のダイオードの要部断面図

【図２】（ａ）は実施例１のダイオードの順方向特性と
ショットキーバリアダイオードの順方向特性との比較
図、（ｂ）は逆方向特性の比較図

【図３】（ａ）は実施例１のダイオードのアノード電極
近傍の部分断面図、（ｂ）は順方向電圧印加時のポテン
シャル分布図、（ｃ）は逆方向電圧印加時のポテンシャ
ル分布図

【図４】本発明実施例２のダイオードの要部断面図

【図５】従来のピンチオフダイオードの要部断面図

【図６】従来の別のピンチオフダイオードの要部断面図

【図７】従来の更に別のピンチオフダイオードの要部断
面図

【符号の説明】

１ ｎ⁺ カソード層 ２ ｎ^- 層 ５ ｎ⁺ 領域 ６ ｐ領域 ８ ショットキー接合 ９ カソード電極膜 １０ アノード電極膜 １１、２１ ｎ⁺ カソード層 １２、２２ 下部ｎ^- 層 １３、２３ 中間ｎ層 １４、２４ 上部ｎ^- 層 １５、２５ 表面ｎ⁺ 領域 １６、２６ ｐ領域 １９、２９ カソード電極膜 ２０、３０ アノード電極膜 ２７ 第一トレンチ ２８ 第二トレンチ

Claims (7)

【特許請求の範囲】
1. 【請求項１】第一導電型第一半導体層上に、該層と同一
   導電型で該層より低不純物濃度の第二半導体層と、第二
   半導体層より高不純物濃度の第三半導体層と、第三半導
   体層より低不純物濃度の第四半導体層とを積層してなる
   半導体基板と、第三半導体層に所定の間隔をもって配設
   される第二導電型の第五半導体領域と、第四半導体層の
   表面層に形成された高不純物濃度の第六半導体領域と、
   該基板の一方の主表面の第六半導体領域の表面と第五半
   導体領域とに接して設けられた第一電極膜と、前記半導
   体基板の他方の主面に第一半導体層に接する第二電極膜
   とを具備することを特徴とするダイオード。
2. 【請求項２】第五半導体領域が第四半導体層内に突出し
   ていることを特徴とする請求項１に記載のダイオード。
3. 【請求項３】第三半導体層の不純物濃度が５×１０¹⁵cm
   ^-3以上５×１０¹⁷cm ^-3以下の範囲に、第四半導体層の不
   純物濃度が１×１０¹³cm^-3以上５×１０¹⁵cm ^-3以下の範
   囲にあることを特徴とする請求項２に記載のダイオー
   ド。
4. 【請求項４】第一導電型第一半導体層上に、該層と同一
   導電型で該層より低不純物濃度の第二半導体層を積層し
   てなる半導体基板と、その第二半導体層に表面から掘り
   下げられたトレンチ内に所定の厚さをもって交互に積層
   された第二導電型の第五半導体領域と第二半導体層より
   高不純物濃度の第三半導体層とからなる積層体と、その
   積層体に表面から掘り下げられたトレンチの内側に沿っ
   て形成された第一導電型で第三半導体層より低不純物濃
   度の第四半導体層と、第四半導体層の表面層に形成され
   た高不純物濃度の第六半導体領域と、第六半導体領域の
   表面と第五半導体領域とに接して設けられた第一電極膜
   と、前記半導体基板の他方の主面に第一半導体層に接す
   る第二電極膜とを具備することを特徴とするダイオー
   ド。
5. 【請求項５】第五半導体領域が第四半導体層内に突出し
   ていることを特徴とする請求項３に記載のダイオード。
6. 【請求項６】第三半導体層の不純物濃度が５×１０¹⁵cm
   ^-3以上５×１０¹⁷cm ^-3以下の範囲に、第四半導体層の不
   純物濃度が１×１０¹³cm^-3以上５×１０¹⁵cm ^-3以下の範
   囲にあることを特徴とする請求項５に記載のダイオー
   ド。
7. 【請求項７】請求項４ないし６のいずれかに記載のダイ
   オードを製造する方法において、第二半導体層、第三半
   導体層、第四半導体層、第五半導体領域をいずれもエピ
   タキシャル成長により形成することを特徴とするダイオ
   ードの製造方法。