JP2001141783A - 集積回路およびその評価方法 - Google Patents
集積回路およびその評価方法Info
- Publication number
- JP2001141783A JP2001141783A JP31892399A JP31892399A JP2001141783A JP 2001141783 A JP2001141783 A JP 2001141783A JP 31892399 A JP31892399 A JP 31892399A JP 31892399 A JP31892399 A JP 31892399A JP 2001141783 A JP2001141783 A JP 2001141783A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- integrated circuit
- signal
- flop
- type flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
積回路において、IC評価の簡単化が実現し、集積回路
のコスト上昇が起こらないようにする。 【解決手段】 信号を外部に出力するドライバ回路2に
加えて、時間軸伸張回路3が新たに追加される。時間軸
伸張回路3は通常のレシーバ回路と同様な等価レシーバ
回路6′と、等価レシーバ回路6′に接続するD型フリ
ッププロップ4とを有する。時間軸伸張回路3のピンP
2及びN2からの入力信号は、等価レシーバ回路6′の
CMOSトランジスタのM4及びM3のゲートに入力さ
れ、そのM3及びM4のドレインから出力する等価差動
受信信号(P3/N4)がD型フリップフロップ4のD
入力に入力される。D型フリップフロップ4のクロック
入力に計測クロックCK1が入力され、D型フリップフ
ロップ4のQ出力からは伸張信号VEPDが時間軸伸張
回路3の端子に出力される。
Description
の評価方法に関し、特に高速信号を外部に出力するドラ
イバ回路または外部から高速信号を受信するレシーバ回
路を有する集積回路およびその評価方法に関する。
(データ)量の増加とともに高速化の傾向にある。更
に、伝送線路数及び集積回路のピン数の増加を押さえる
ために、シリアル変換伝送が試みられ、そのため更に高
速化の傾向を強めている。
信号伝送に対応した従来の集積回路による小信号差動伝
送の構成例を示す。高速信号伝送は、ドライバ回路2を
含む送信側集積回路8,伝送線路5,終端抵抗Ro,レ
シーバ回路6を含む受信側集積回路9によって行われ
る。
ンバータB1〜B9から構成される差動化回路によって
差動信号に変換される。この差動信号の正極信号はCM
OS(コンプリメンタリ・メタル・オキサイドゥ・セミコ
ンダクタ)トランジスタのM1のゲートに入力され、差
動信号の負極信号はCMOSトランジスタのM2のゲー
トに入力される。CMOSトランジスタのM1及びM2
は互いにソースカップル(ソース結合)され、このソー
スに電流I1が供給されている。CMOSトランジスタ
のM1及びM2のドレインには各々抵抗R1及びR2が
電源との間に接続されている。そして、CMOSトラン
ジスタのM2及びM1のドレインは各々ピンP1及びN
1に接続され、このピンP1及びN1を通じて高速信号
(P1/N1)が集積回路8から出力される。
続され、伝送線路5の受信側は終端抵抗Roで終端さ
れ、送信信号(P1/N1)は受信側集積回路9のピン
P4及びN4に接続される。
4)は各々レシーバ回路6内のCMOSトランジスタの
M5及びM6のゲートに入力される。CMOSトランジ
スタのM5及びM6はソースカップルされ、このソース
に電流I3が供給される。CMOSトランジスタのM5
及びM6のドレインには、各々抵抗R5及びR6が電源
間に接続され、CMOSトランジスタのM5及びM6の
ドレインには差動受信信号が得られ、この差動受信信号
は各々信号P5及びN5として、集積回路9内部の信号
処理回路(図示しない)へCMOSトランジスタ回路で
取り扱いやすい様に0.5Vpp程度の電圧で出力され
る。
ペア線が一般に用いられている。ツイストペア線の線間
の特性インピーダンスは、100Ω程度なので、整合を
取るために上記抵抗R1及びR2は50Ω、上記抵抗R
oは100Ωにする。また、伝送振幅は0.3Vpp程
度が用いられるので、電流I1は12mA程度にしてお
く。
ような従来の高速信号伝送に対応した集積回路において
は、次のような解決すべき課題がある。
することは、該当の集積回路の使用者にとって、計測器
及びプロービング等の計測条件が非常に難しい。したが
って、該当の集積回路は確実に動作が保証されているも
のでなければならない。このため、送信側集積回路8及
び受信側集積回路9の量産時の評価は、確実な実使用条
件で行う必要がある。例えば1ns(ナノ秒)間隔のデ
ータ変化の測定には、100ps(ピコ秒)以下の高精
度計測器が必要である。この機能を満たすICテスタは
高価なものであり、IC出荷検査によって集積回路のコ
ストを上昇させていた。
確認の難しい高速信号の送受信を行う集積回路におい
て、IC評価の簡単化が実現し、集積回路のコスト上昇
が起こらないようにすることにある。
使用者においては、高価な計測器及び難しいプロービン
グなどをしなくても、安定かつ高精度な計測が可能とな
り、加えて、伝送線路及びその終端抵抗の最適化が集積
回路の使用者によって簡単に行うことができる集積回路
およびその評価方法を提供することにある。
め、請求項1の発明は、信号を外部に出力するドライバ
回路を有する集積回路において、外部から信号を受信す
るレシーバ回路と、前記レシーバ回路の出力信号を時間
軸伸張する時間軸伸張回路とを具備することを特徴とす
る。
は、外部から信号を受信するレシーバ回路を有する集積
回路において、前記レシーバ回路の出力信号を時間軸伸
張する時間軸伸張回路を具備することを特徴とする。
プフロップを有することを特徴とすることができる。
D型フリップフロップと、クロック差動回路と、フルス
イング変換器を含むCMOSトランジスタ回路であるこ
とを特徴とすることができる。
ドライバ回路に入力する入力信号の周期と比べて所定の
微小時間だけ周期が異なるクロックを使用し、前記入力
信号のデューティ比を保持したまま時間軸を伸張した伸
張パルスを発生することを特徴とすることができる。
回路の評価方法の発明は、請求項1の構成の被検査用の
集積回路の前記ドライバ回路と、該集積回路と同一構成
の検査用の集積回路の前記レシーバ回路とを伝送線路と
終端抵抗を用いて接続し、前記被検査用の集積回路のド
ライバ回路に信号を入力し、前記検査用の集積回路の前
記時間軸伸張回路から出力する伸張信号を所定周期の計
測クロックによりカウンタで計測することにより送信側
集積回路の評価を行うことを特徴とする。
回路の評価方法の発明は、信号を外部に出力する集積回
路のドライバ回路と、請求項2の構成の被検査用の集積
回路の前記レシーバ回路とを伝送線路と終端抵抗を用い
て接続し、前記ドライバ回路に信号を入力し、前記被検
査用の集積回路の前記時間軸伸張回路から出力する伸張
信号を所定周期の計測クロックによりカウンタで計測す
ることにより受信側集積回路の評価を行うことを特徴と
する。
等価レシーバ回路を含む時間軸伸張回路を追加し、受信
側集積回路にはレシーバ回路の出力を入力とする時間軸
伸張回路を追加し、更にそれら時間軸伸張回路はD型フ
リップフロップを包含させるように構成したので、後述
のようにIC評価の簡単化等が実現できる。
実施の形態を詳細に説明する。
した送信側集積回路1の実施形態の回路構成を示す。
差について説明する。図1の送信側集積回路1には、図
6で説明した従来と同様な構成のドライバ回路2に加え
て、本発明に係る等価レシーバ回路6′を含む時間軸伸
張回路3が新たに追加されている。時間軸伸張回路3は
図6のレシーバ回路6と同様な構成の等価レシーバ回路
6′と、この等価レシーバ回路6′に接続するD型フリ
ッププロップ4とを有している。
の入力信号は、等価レシーバ回路6′のCMOSトラン
ジスタのM4及びM3のゲートに入力され、図6のレシ
ーバ回路6と同様にして、CMOSトランジスタのM3
及びM4のドレインから出力する等価差動受信信号(P
3/N4)がD型フリップフロップ4のD入力に入力さ
れる。D型フリップフロップ4のクロック入力に計測ク
ロックCK1が入力され、D型フリップフロップ4のQ
出力からは伸張信号VEPDが時間軸伸張回路3のピン
VEPDに出力される。
図2に示す。ここでは、高速信号に対応するため、D型
フリップフロップ4は、複数のCMOSトランジスタM
7〜M18と抵抗R7〜R10から構成された差動型D
型フリップフロップ10、複数のインバータB10〜B
18から構成されたクロック差動化回路11、及び複数
のCMOSトランジスタM19〜M26とインバータB
19から構成されたフルスイングレベル変換器12から
構成される。これら回路10、11、12の各々の構成
は極一般的な周知のものであるので、その動作説明は省
略するが、CMOSトランジスタ回路としては非常に小
規模なものであり、送信側集積回路1に追加搭載するに
当たって問題にならない。
ロップ4による時間軸伸張動作について図5のタイムチ
ャートを使用して説明する。
ックCK1の周期To′は、ドライバ回路2に入力する
高速信号S1の周期Toに対して、わずかに異なるもの
とする。図5のa)においては,実高速信号(P2/N
2、P3/N3)を示し、
ス幅Txの周期信号とすると、図中の○印がサンプル位
置を示し、○印に添えられた数字がサンプル番号を示す
様に、順次論理値がサンプリングされる。このサンプル
時間間隔はクロックCK1の周期To′である。したが
って、D型フリップフロップ4のQ出力には、図5の
b)に示す様に、高速信号周期Toが20倍に時間軸伸
張された信号周期Tepdの伸張信号Vepdが出力さ
れる。パルス幅Txも時間軸伸張されてTx′に変換さ
れる。
d及びパルス幅Tx′は、クロック周期To′の誤差を
もつが、クロック発生用の水晶発振器(図示しない)に
よれば、
くできる。
周期To′のクロックによってカウンタ(図示しない)
で簡単に行うことができる。
itシリアル変換信号であったとしても、1bitデー
タの時間計測は1%以下の高精度で行うことができる。
pdの計測を行っておくと、Tx′/Tepdで管理で
きるため、To′/Toがバラツキまた環境で変動して
も、安定に高速信号のパルス幅を高精度に推定できる。
適用した図1の構成の送信側集積回路1の出荷検査方法
を示す。図3の右側に図示する送信側集積回路1′は検
査用として用いられるものであり、送信側集積回路1と
同一構成のものである。集積回路1の時間軸伸張回路
3、及び集積回路1′のドライバ回路2′は使用されな
い。出荷検査を受ける集積回路1のドライバ回路2のピ
ンP1,N1に伝送線路5を接続し、この伝送線路5に
終端抵抗R0を介して検査用の集積回路の時間軸伸張回
路3′のピンP2,N2を接続する。伝送線路5及び終
端抵抗Roは実使用条件に即したものにするのが望まし
い。
期間において、一定周期信号にした高速信号(P1/N
1)を出力すると、検査を行う集積回路1′において、
周期Toまたは周期To′の所定周期の計測クロックC
K1により時間軸伸張信号VEPDが端子VEPDに出
力される。伸張信号VEPDの周期Tepd及びパルス
幅Tx′を計測クロックCK1によるカウンタ(図示し
ない)で計測する。
適用した受信側集積回路7による出荷検査方法を示す。
受信側集積回路7は、図6に示した従来と同一構成のレ
シーバ回路6に加えて、時間軸伸張用のD型フリップフ
ロップ4が追加されている。図4に示すように、レシー
バ回路6の差動受信信号P5およびN5の各ラインをD
型フリップフロップ4のD入力に接続している。D型フ
リップフロップ4は図2で示したものと同様な構成のも
のである。なお、本例では図6に示した従来例の構成の
送信側集積回路8を例示したが、図1に示す本発明によ
る構成の送信側集積回路1を用いてもよいことは勿論で
ある。
Roによって高速信号が伝送され、検査対象の受信側集
積回路7に入力される。当該受信側集積回路7のレシー
バ回路6の出力である受信信号(P5/N5)はD型フ
リップフロップ4のD入力に入力され、クロック入力に
は周期Toまたは周期To′の所定周期の計測クロック
CK1が入力されて、D型フリップフロップ4のQ出力
から伸張信号VEPDが端子VEPDに出力される。
Dのの周期Tepd及びパルス幅Tx′を計測クロック
CK1によるカウンタ(図示しない)で計測する。
を差動信号伝送で説明したが、一般的に行われているT
TL(トランジスタトランジスタ論理回路)及びCMO
Sトランジスタ・フルスイング単相信号伝送において
も、同様なシステムを構成できることは明白である。
作確認の難しい高速信号の送受信を行う集積回路におい
て、構成が簡単な時間軸伸張回路を追加搭載すること
で、IC評価の簡単化が実現し集積回路のコスト上昇が
起こらない。
においては、高価な計測器及び難しいプロービングなど
をしなくても安定かつ高精度な計測が可能になる。
の終端抵抗の最適化が集積回路の使用者によって簡単に
行うことができる。
回路構成を示す回路図である。
回路の構成例を示す回路図である。
1の出荷検査方法を示す回路図である。
査方法を示す回路図である。
動作を説明するタイムチャートである。
小信号差動伝送の構成例を示す回路図である。
Claims (7)
- 【請求項1】 信号を外部に出力するドライバ回路を有
する集積回路において、 外部から信号を受信するレシーバ回路と、 前記レシーバ回路の出力信号を時間軸伸張する時間軸伸
張回路とを具備することを特徴とする集積回路。 - 【請求項2】 外部から信号を受信するレシーバ回路を
有する集積回路において、 前記レシーバ回路の出力信号を時間軸伸張する時間軸伸
張回路を具備することを特徴とする集積回路。 - 【請求項3】 前記時間軸伸張回路はD型フリップフロ
ップを有することを特徴とする請求項1または2に記載
の集積回路。 - 【請求項4】 前記D型フリップフロップは差動型D型
フリップフロップと、クロック差動回路と、フルスイン
グ変換器を含むCMOSトランジスタ回路であることを
特徴とする請求項3に記載の集積回路。 - 【請求項5】 前記D型フリップフロップは、前記ドラ
イバ回路に入力する入力信号の周期と比べて所定の微小
時間だけ周期が異なるクロックを使用し、前記入力信号
のデューティ比を保持したまま時間軸を伸張した伸張パ
ルスを発生することを特徴とする請求項3または4に記
載の集積回路。 - 【請求項6】 請求項1の構成の被検査用の集積回路の
前記ドライバ回路と、該集積回路と同一構成の検査用の
集積回路の前記レシーバ回路とを伝送線路と終端抵抗を
用いて接続し、前記被検査用の集積回路のドライバ回路
に信号を入力し、前記検査用の集積回路の前記時間軸伸
張回路から出力する伸張信号を所定周期の計測クロック
によりカウンタで計測することにより送信側集積回路の
評価を行うことを特徴とする集積回路の評価方法。 - 【請求項7】 信号を外部に出力する集積回路のドライ
バ回路と、請求項2の構成の被検査用の集積回路の前記
レシーバ回路とを伝送線路と終端抵抗を用いて接続し、
前記ドライバ回路に信号を入力し、前記被検査用の集積
回路の前記時間軸伸張回路から出力する伸張信号を所定
周期の計測クロックによりカウンタで計測することによ
り受信側集積回路の評価を行うことを特徴とする集積回
路の評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31892399A JP3524450B2 (ja) | 1999-11-09 | 1999-11-09 | 集積回路およびその評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31892399A JP3524450B2 (ja) | 1999-11-09 | 1999-11-09 | 集積回路およびその評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001141783A true JP2001141783A (ja) | 2001-05-25 |
JP3524450B2 JP3524450B2 (ja) | 2004-05-10 |
Family
ID=18104499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31892399A Expired - Fee Related JP3524450B2 (ja) | 1999-11-09 | 1999-11-09 | 集積回路およびその評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3524450B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004146403A (ja) * | 2002-10-21 | 2004-05-20 | Advantest Corp | 伝送回路、cmos半導体デバイス、及び設計方法 |
WO2005022635A1 (ja) * | 2003-08-28 | 2005-03-10 | Matsushita Electric Industrial Co., Ltd. | 半導体装置の保護回路およびこれを備えた半導体装置 |
JP2009204329A (ja) * | 2008-02-26 | 2009-09-10 | Nec Electronics Corp | 回路ボード検査システム及び検査方法 |
JP2010103989A (ja) * | 2009-10-01 | 2010-05-06 | Advantest Corp | 伝送回路、cmos半導体デバイス、及び設計方法 |
-
1999
- 1999-11-09 JP JP31892399A patent/JP3524450B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004146403A (ja) * | 2002-10-21 | 2004-05-20 | Advantest Corp | 伝送回路、cmos半導体デバイス、及び設計方法 |
US7852122B2 (en) | 2002-10-21 | 2010-12-14 | Advantest Corporation | Transmission circuit for transmitting a differential signal having pulse time larger than a predetermined minimum pulse time and CMOS semiconductor device |
WO2005022635A1 (ja) * | 2003-08-28 | 2005-03-10 | Matsushita Electric Industrial Co., Ltd. | 半導体装置の保護回路およびこれを備えた半導体装置 |
JP2005072514A (ja) * | 2003-08-28 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 保護回路および半導体装置 |
US7256599B2 (en) | 2003-08-28 | 2007-08-14 | Matsushita Electric Industrial Co., Ltd. | Protection circuit for semiconductor device and semiconductor device including the same |
US7345497B2 (en) | 2003-08-28 | 2008-03-18 | Matsushita Electric Industrial Co., Ltd. | Protection circuit for semiconductor device and semiconductor device including the same |
JP2009204329A (ja) * | 2008-02-26 | 2009-09-10 | Nec Electronics Corp | 回路ボード検査システム及び検査方法 |
JP2010103989A (ja) * | 2009-10-01 | 2010-05-06 | Advantest Corp | 伝送回路、cmos半導体デバイス、及び設計方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3524450B2 (ja) | 2004-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5327465A (en) | Method and apparatus for squelch circuit in network communication | |
US8107577B2 (en) | Communication protocol method and apparatus for a single wire device | |
US6820234B2 (en) | Skew calibration means and a method of skew calibration | |
JP5020937B2 (ja) | Hdmi回路 | |
US7012956B1 (en) | Circuit for optimizing a delay line used to de-skew received data signals relative to a received clock signal | |
US8125259B2 (en) | Duty cycle distortion (DCD) jitter modeling, calibration and generation methods | |
US8644440B1 (en) | Apparatus and methods for detection and correction of transmitter duty cycle distortion | |
US6873939B1 (en) | Method and apparatus for evaluating and calibrating a signaling system | |
US20080147340A1 (en) | Method and system for measuring signal characteristics of data signals transmitted between integrated circuit chips | |
US7684478B2 (en) | Generating an eye diagram of integrated circuit transmitted signals | |
JP2002181904A (ja) | 高速集積回路デバイス検査インタフェースのための方法および装置 | |
US7292044B2 (en) | Integrating time measurement circuit for a channel of a test card | |
US20080175327A1 (en) | System for reducing cross-talk induced source synchronous bus clock jitter | |
US8502612B2 (en) | Method and apparatus for determining within-die and across-die variation of analog circuits | |
JP2001141783A (ja) | 集積回路およびその評価方法 | |
JP2004061487A (ja) | 高速データ出力素子のジッタ測定装置及びトータルジッタ測定方法 | |
US11112456B2 (en) | Signal skew measurement method, apparatus, medium, and electronic device | |
US8531197B2 (en) | Integrated circuit die, an integrated circuit package and a method for connecting an integrated circuit die to an external device | |
USRE39154E1 (en) | Integrated circuit | |
US6717439B2 (en) | Data transmitting/receiving buffer | |
JP2006189352A (ja) | インピーダンス変換回路、入出力回路及び半導体試験装置 | |
Thomas et al. | Four-way processor 800 MT/s front side bus with ground referenced voltage source I/O | |
JP2001060854A (ja) | 差動伝送回路及びこれを用いるパルス幅可変回路及び可変遅延回路及び半導体試験装置 | |
Garg | Designing of the Analog near End Loopback Scheme for HVM (High Volume Manufacturing) Testing of the Tx in High Speed Serial Link | |
JPH06148276A (ja) | 半導体試験装置及び試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |