JP2001129207A - パチンコ遊技機の入力インターフェース回路 - Google Patents

パチンコ遊技機の入力インターフェース回路

Info

Publication number
JP2001129207A
JP2001129207A JP31746499A JP31746499A JP2001129207A JP 2001129207 A JP2001129207 A JP 2001129207A JP 31746499 A JP31746499 A JP 31746499A JP 31746499 A JP31746499 A JP 31746499A JP 2001129207 A JP2001129207 A JP 2001129207A
Authority
JP
Japan
Prior art keywords
circuit
output
signal
comparator
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31746499A
Other languages
English (en)
Other versions
JP4471045B2 (ja
Inventor
Kazuo Mishima
和雄 三島
Hiroshi Yamaguchi
博 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heiwa Corp
Original Assignee
Heiwa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heiwa Corp filed Critical Heiwa Corp
Priority to JP31746499A priority Critical patent/JP4471045B2/ja
Publication of JP2001129207A publication Critical patent/JP2001129207A/ja
Application granted granted Critical
Publication of JP4471045B2 publication Critical patent/JP4471045B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)

Abstract

(57)【要約】 【課題】 周囲の温度の変化に影響されにくく、適正に
信号を検出すること。 【解決手段】 検出及び電圧変換回路200において入
力信号レベルを電圧変換するために、抵抗の分圧によっ
て閾値レベルを設定したコンパレータ用いたことで、従
来のツェナーダイオードとトランジスタの組合せによる
電圧変換に比して、周囲の温度変化に起因する誤検出、
誤動作を防止できる。これは、ツェナーダイオードやト
ランジスタに比して、抵抗やコンパレータの、周囲温度
の変化による特性変化がかなり少ないため、信号レベル
の変動が抑制されるためである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の各種センサ
からの信号を検出し、検出結果に応じた出力信号を制御
部へ伝送するパチンコ遊技機の信号制御装置にかかり、
特に、複数の各種センサスイッチの入力信号検出レベル
を所望の値に設定できるパチンコ遊技機の入力インター
フェース回路に関する。
【0002】
【従来の技術】近年、パチンコ等の遊技機においては、
多種のセンサスイッチを複数個備えたものが製造されて
いる。特にパチンコ遊技機では、パチンコ球の動きを検
出するために、複数のセンサスイッチ(例えば近接スイ
ッチ、フォトスイッチ等)が用いられている。また、こ
れらのセンサスイッチからの信号を検出し、CPU等の
制御部に伝送するために入力インターフェース回路が用
いられている。従来、このような入力インターフェース
回路は、スイッチの検出信号に対しての電圧変換回路に
ツェナーダイオード、トランジスタ等を使用していた。
【0003】図14には、従来の、パチンコ遊技機の入
力インターフェース回路を適用した信号検出装置900
が示されている。前記信号検出装置900には、2種類
のスイッチが接続されている。前記信号検出装置900
はセンサスイッチ902、903からの入力信号に応
じ、入力インターフェース回路901を介して制御部9
08に出力信号を伝送している。また、前記入力インタ
ーフェース回路901は、検出及び電圧変換回路904
と、その後段に接続された出力回路906とから構成さ
れている。
【0004】前記センサスイッチ902は3つの端子を
有し、第1の端子は接地され、第3の端子は抵抗R19
介して電源VDD1に接続されている。また、第2の端子
は、前記検出及び電圧変換回路904のツェナーダイオ
ードZD1のカソード側に接続されている。さらに、前
記センサスイッチ902の第2の端子には抵抗R11を介
して電源VDD1も接続されている。同様に、前記センサ
スイッチ903も2つの端子を有し、第1の端子は接地
され、第2の端子は、前記検出及び電圧変換回路904
のツェナーダイオードZD2のカソード側に接続されて
いる。さらに、前記センサスイッチ903の第2の端子
には抵抗R12を介して電源VDD2も接続されている。
【0005】前記ツェナーダイオードZD1のアノード
側はトランジスタTr1のベースに抵抗R15を介して接
続され、トランジスタTr1のベースとエミッタとは抵
抗R1 6を介して接続されている。また、前記トランジス
タTr1はエミッタ接地され、コレクタは出力回路90
6への出力端となっている。さらに、トランジスタTr
1のコレクタには、抵抗R13を介して電源VCC1が接続さ
れている。同様に、前記ツェナーダイオードZD2のア
ノード側はトランジスタTr2のベースに抵抗R1 7を介
して接続され、トランジスタTr2のベースとエミッタ
とは抵抗R18を介して接続されている。また、前記トラ
ンジスタTr2はエミッタ接地され、コレクタは出力回
路906への出力端となっている。さらに、トランジス
タTr2のコレクタには、抵抗R14を介して電源VCC2
接続されている。
【0006】ここで、例えば、センサスイッチ902が
フォトスイッチである場合については、センサスイッチ
902の出力がOFFの状態では、電源VDD1から抵抗
11を介してトランジスタTr1のベース―エミッタ間
に電流が流れて、前記トランジスタTr1はオンとな
る。これにより、電源VCC1から抵抗R13を介してトラ
ンジスタTr1のコレクタ―エミッタ間に電流が流れる
ため、検出及び電圧変換回路904の出力端はローレベ
ル信号(以下、Lレベル信号という)を有する状態とな
る。また、センサスイッチ902の出力がONの状態で
は、電源VDD1から抵抗R11を介してセンサスイッチ9
02へ電流が流れ、センサスイッチ902の第1の端子
でアースされる。このため、トランジスタTr1のベー
スには電流が流れず、トランジスタTr1はオフとな
る。これにより、トランジスタTr1のコレクタ―エミ
ッタ間に電流は流れず、検出及び電圧変換回路904の
出力端には、電源VCC1から抵抗R13を介して電圧が供
給されるため、ハイレベル信号(以下、Hレベル信号と
いう)を有する状態となる。
【0007】さらに、例えば、センサスイッチ903が
2線式の近接スイッチである場合については、非検出状
態では出力電圧(残留電圧)が存在するが、この電圧が
ツェナーダイオードZD2のツェナー電圧より低く設定
されている為、ツェナーダイオードZD2はOFFの状
態であり、従って、トランジスタTr2もOFFの状態
となり、検出及び電圧変換回路904の出力端はHレベ
ル信号を有する状態となる。また、センサスイッチ90
3が検出状態においては、出力電圧(残留電圧)がツェ
ナーダイオードZD2のツェナー電圧より高くなる為、
ツェナーダイオードZD2はONの状態となり、従っ
て、トランジスタTr2もONの状態となり、検出及び
電圧変換回路904の出力端はLレベル信号を有する状
態となる。
【0008】前記検出及び電圧変換回路904の出力端
は、信号線910A,910Bを介して、出力回路90
6に接続され、さらに前記出力回路906の出力端は、
信号線OUT1−1、OUT1−2を介して、制御部9
08に接続されている。
【0009】ここで、前記検出及び電圧変換回路904
から出力される信号は、3ステートバッファ(以下、3
SBという)906A,906Bで構成された出力回路
906を介して、制御部908に伝送される。
【0010】ところで、上記したパチンコ遊技機の入力
インターフェース回路901では、ツェナーダイオード
とトランジスタの組み合わせによって、センサスイッチ
からの入力信号レベルが変換されている。ここで、セン
サスイッチからの入力信号レベルを変換する必要性は、
スイッチの動作電圧(主に12V)と回路に用いる電子
部品の動作電圧(5V)が異なることに起因する。
【0011】また、このような回路は、個別電子部品を
プリント基板上に配置してはんだ付けして構成されてい
た。
【0012】
【発明が解決しようとする課題】しかしながら、従来
の、パチンコ遊技機の入力インターフェース回路901
において、入力信号を検出し信号レベルの変換を行なう
ためのツェナーダイオードZD1、ZD2とトランジス
タTr1、Tr2との組み合わせによる回路は、その動作
が周囲温度の変化に影響を受けやすい。なぜなら、ツェ
ナーダイオードあるいはトランジスタの特性が周囲温度
によって変化してしまうためである。つまり、例えばツ
ェナーダイオードのツェナー電圧が温度変化によって変
動してしてしまうと、閾値電圧が変動してしまうことに
なり、正確な信号検出が不可能となり、信号の誤検出や
最悪の場合、回路の誤動作を引き起こしてしまう。
【0013】さらに、回路基盤上の温度分布によって素
子の特性変化にばらつきが生じ、このことも、誤検出、
誤動作の原因となってしまう。
【0014】また、従来の、パチンコ遊技機の入力イン
ターフェース回路901では、入力検出レベルの異なる
スイッチを併用するにあたって、各スイッチの動作電圧
に応じてその都度ツェナー電圧の異なるツェナーダイオ
ードを用意しなければならず、回路の設計変更が容易に
できなかった。
【0015】本発明は、上記事実を考慮し、周囲の温度
の変化に影響されにくく、適正に信号を検出することが
できるパチンコ遊技機の入力インターフェース回路を得
ることが目的である。
【0016】
【課題を解決するための手段】請求項1に記載の発明
は、センサからの入力信号に基づき遊技制御を実行する
パチンコ遊技機の信号制御装置に用いられ、前記パチン
コ遊技機に搭載される複数の前記センサからの入力信号
を検出し、検出結果に応じた出力信号を制御部へ伝送す
るパチンコ遊技機の入力インターフェース回路であっ
て、前記センサから検出される入力信号のレベルと閾値
レベルとを比較して得られた比較結果に基づいて出力信
号を発生する複数のコンパレータと、後段の制御部に対
して前記コンパレータの出力信号の出力動作を制御する
バッファとを有し、それぞれ独立して前記閾値レベルを
設定可能な前記コンパレータ、前記コンパレータの周辺
回路及び前記バッファを集積回路化すると共に、検出す
べき前記入力信号のレベルに応じて前記閾値レベルを設
定変更する変更手段を有することを特徴としている。
【0017】請求項1に記載の発明によれば、周囲温度
の変化による特性の変動がかなり小さいコンパレータを
用いるので、周囲の温度の変化に影響されにくい、正確
な信号検出ができる。また、バッファを用いることで、
所望のタイミングで信号を出力することができる。さら
に、前記入力インターフェース回路の共通部分を集積回
路化することで、各素子の温度特性が略均一化し、検出
レベルでのばらつきを防止する。
【0018】所望の閾値レベルを設定変更する手段とし
て、抵抗の分圧又は基準電圧を直接与える構成を用い
る。よって、抵抗の組合せにより、所望の閾値レベルを
容易に設定することができる。また、抵抗は周囲温度に
よる特性変化が比較的少ないため、安定した閾値レベル
を設定できる。
【0019】請求項2に記載の発明は、請求項1記載の
発明において、複数の各種センサをグループ分けし、該
センサそれぞれに応じた閾値レベルの設定ができること
を特徴としている。
【0020】請求項2に記載の発明によれば、入力信号
のレベルが異なるセンサスイッチを併用するにあたり、
各センサに応じて閾値レベルを設定できるので、例え
ば、動作電圧別にグループ分けすることで、本来複雑な
回路設計を単純化できる。
【0021】請求項3に記載の発明は、請求項1乃至2
記載のいずれか1項に記載の発明において、複数のセン
サ種毎に該センサそれぞれに応じた閾値レベルの設定が
できることを特徴としている。
【0022】請求項3に記載の発明によれば、入力信号
のレベルが異なるセンサスイッチを併用するにあたり、
各センサの動作特性に応じて最適な閾値レベルを設定で
きる。
【0023】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。 (第1の実施の形態)図1には、本発明が適用されたパ
チンコ遊技機10が示されている。パチンコ遊技機10
の遊技盤面における円弧状のレール12で囲まれた領域
が、遊技領域であるゲージ部14とされており、レール
12を通って打ち出されたパチンコ球がゲージ部14上
を落下していくように構成されている。
【0024】ゲージ部14には複数(例えば2個)の入
賞口22が設けられ、この入賞口22にパチンコ球が入
賞することにより、所定数のパチンコ球が遊技者に提供
されるように構成されている。また、このゲージ部14
の中央部には、特別図柄表示装置24が配置され、その
下方には特別図柄表示装置24を始動するための特別図
柄始動入賞口18が配置されている。さらに、ゲージ部
14の左方には、普通図柄表示装置26が配置され、こ
の普通図柄表示装置26を始動するための作動ゲート1
6が特別図柄始動入賞口18の両側に配置されている。
前記、特別図柄表示装置24、普通図柄表示装置26
は、予め定められた図柄が表示されることにより、遊技
を遊技者にとって有利な状態に導くことで、遊技の補助
的な役割を行っている。また、特別図柄始動入賞口18
の下方には大入賞口20が配置されており、大入賞口2
0の中央には特定領域28が設けられている。
【0025】図2に示される如く、遊技盤面裏面には、
各種制御基盤及びセンサスイッチが配置されている。
【0026】上述した作動ゲート16、大入賞口20の
特定領域28それぞれには、作動ゲートスイッチ30、
役物連続作動装置スイッチ34が配置されている。ま
た、特別図柄始動入賞口18の裏面には、特別図柄始動
入賞口18に入賞したパチンコ球が案内経路46を介し
て通過する特別図柄始動スイッチ32が配置されてい
る。また、前記役物連続作動装置スイッチ34を通過し
たパチンコ球が続けて通過するカウントスイッチ36が
前記役物連続作動装置スイッチ34の下方に配置されて
いる。前記、役物連続作動装置スイッチ34、カウント
スイッチ36は、特別図柄表示装置24の状態により大
入賞口20が変動制御されることで、大当たりの確定及
び継続をしている。さらに、各ゲートや入賞口を通過し
たパチンコ球が集められる案内経路44には、通過する
パチンコ球が接触することで稼動する2つの遮光板42
と、それぞれの遮光板42挟むように、遊技者に払出を
行う賞球を待機させる賞球待機スイッチ38、入賞球検
出スイッチ40が配置されている。
【0027】図3に示される如く、作動ゲートスイッチ
30、特別図柄始動スイッチ32、カウントスイッチ3
6には近接スイッチ50が用いられている。
【0028】該近接スイッチ50は、設けられた空間5
0Aをパチンコ球等の物体が通過することにより検出信
号を出力する。また、役物連続作動装置スイッチ34に
はフォトスイッチ52が用いられている。該フォトスイ
ッチ52は、設けられた空間52Aをパチンコ球等の物
体が通過することにより検出信号を出力する。さらに、
賞球待機スイッチ38,入賞球検出スイッチ40にはフ
ォトスイッチ54が用いられている。該フォトスイッチ
54は、設けられた空間54Aにおける前記遮光板42
の有無により検出信号を出力する。
【0029】なお、本実施の形態では、機構上、入賞球
検出スイッチ40により入賞球を1箇所に集めて検出
し、パチンコ遊技機に搭載された制御処理部(図6のC
PU704D)に伝達する構成であるが、遊技の進行に
直接関係のある作動ゲート16、特別図柄始動入賞口1
8、大入賞口20及び遊技の進行に直接影響しない入賞
口22等、全ての入賞口に、各々入賞球検出スイッチ
(入賞球を検出する手段)を配置し、単独に入賞球を検
出して全ての検出信号が、パチンコ遊技機に搭載された
制御処理部に伝達する構成とすることも可能である。
【0030】図4には、本第1の実施の形態に係るパチ
ンコ遊技機10の入力インターフェース回路101の概
略図が示されている。図4では、前記パチンコ遊技機1
0の入力インターフェース回路101に適用された前記
近接スイッチ50、フォトスイッチ52、54等をセン
サスイッチ102,104として説明する。センサスイ
ッチという一般的な名称としたのは、このセンサスイッ
チ102,104が近接スイッチやフォトスイッチに限
らないからである。
【0031】信号制御装置100は、前記センサスイッ
チ102、104からの入力信号に応じ、前記入力イン
ターフェース回路101を介して制御部500、600
に出力信号を伝送している。この制御部500は、例え
ば、パチンコ遊技機の予め定められた制御プログラムに
従って制御を行うCPUに対応し、制御部600は、外
部にある動作チェック制御に対応する。すなわち、入力
インターフェース回路101は、1つの入力信号に対し
て2つの同一の出力信号を得られる1入力2出力の回路
となっている。また、前記入力インターフェース回路1
01は、前記センサスイッチ102,104からの入力
信号を閾値電圧と比較し、その結果を論理レベル電圧に
変換する検出及び電圧変換回路200と、前記制御部5
00、600それぞれに電圧変換された信号を出力する
出力回路300、400とから構成されている。また、
前記出力回路300は2つの3SB302、304から
構成され、前記出力回路400は2つの3SB402、
404から構成されている。なお、前記検出及び電圧変
換回路200は2つの入力端と2つの出力端を備え、前
期出力回路300、400はそれぞれ、前記制御部50
0、600からの制御信号が入力される2つの入力端を
含めた4つの入力端と、2つの出力端を備えている。
【0032】前記センサスイッチ102は3つの信号端
子を有し、第1の端子は接地され、第3の端子は抵抗R
cを介して電源VDD1が接続されている。第2の端子は前
記検出及び電圧変換回路200の第1の入力端に接続さ
れている。前記検出及び電圧変換回路200において、
前記第1の入力端は抵抗R2を介してコンパレータ20
2の非反転入力端子に接続されている。また、前記第1
の入力端と抵抗R2との間には抵抗R1を介して電源V
DD1が接続され、前記抵抗R2と前記コンパレータ202
の非反転入力端子との間には一端が接地された抵抗R3
が接続されている。また、接続点aには、一端が接地さ
れたコンデンサC1が接続されている。
【0033】前記コンパレータ202の反転入力端子に
は抵抗R7を介して電源VCC1が接続されている。さら
に、前記コンパレータ202の反転入力端子と前記抵抗
7との間には一端が接地された抵抗R8が接続されてい
る。また、前記コンパレータ202の出力端は、前記検
出及び電圧変換回路200の第1の出力端に接続されて
いる。また、前記コンパレータ202の出力端には、抵
抗Raを介して電源VC Cが接続されている。また、コン
パレータ202自体は、電源VCCが供給されるように接
続されていると共に接地されている。
【0034】コンパレータ202及び出力回路300に
おける供給電源VCCはセンサスイッチ102に抵抗R1
を介して供給される電源VDD1と異なっており、本実施
の形態では、電源VDD1は供給電源VCC より高い電圧と
なっている。これは、例えば、スイッチの動作電圧であ
る電源VDD1は12Vであり、回路に用いる電子部品の
動作電圧である供給電源VCCは5Vであることに対応す
る。
【0035】従って、センサスイッチ102から検出及
び電圧変換回路200の入力端に入力される信号は、そ
の電圧レベルを抵抗R2、R3により、コンパレータ20
2に入力可能な適当なレベルに降下され、コンパレータ
202の非反転入力端子に伝達される。
【0036】コンパレータ202の反転入力端子には、
電源VCC1を抵抗R7、R8によって分圧した電圧を与
え、閾値電圧(比較基準電圧)としている。
【0037】ここで、コンパレータ202がオープンコ
レクタタイプの場合、コンパレータ202の出力端は、
出力信号がHレベル時に電源VCCと同一電圧レベルを出
力するため、抵抗Raによってプルアップされている。
【0038】また、コンパレータ202において、出力
端と非反転入力端子とを抵抗(図示しない)を介して接
続し正帰還をかけることで出力信号レベルがLからHに
変化する時の閾値と、HからLに変化する時の閾値に差
を与え、所謂ヒステリシス特性を備えたコンパレータに
することができる。これにより、閾値レベルでのノイズ
による誤動作を防止することが可能である。
【0039】また、コンデンサC1はセンサスイッチ1
02からの信号にノイズが含まれている場合に、そのノ
イズ成分をグランドへバイパスさせることでコンパレー
タ202へノイズが伝達されないようにするノイズフィ
ルタの作用を有する。
【0040】前記出力回路300において、前記検出及
び電圧変換回路200の第1の出力端は信号線106を
介して前記3SB302の入力端子302Aに接続さ
れ、前記3SB302の反転出力端子302Bは信号線
OUT1−1を介して制御部500のIN1−1端子に
接続されている。同様に、前記出力回路400におい
て、前記信号線106上の分岐点Aで分岐された前記検
出及び電圧変換回路200の第1の出力端は信号線11
0を介して前記3SB402の入力端子402Aに接続
され、前記3SB402の反転出力端子402Bは信号
線OUT2−1を介して制御部600のIN2−1端子
に接続されている。
【0041】前記センサスイッチ104は2つの信号端
子を有し、一方の端子は接地され、他方の端子は前記検
出及び電圧変換回路200の第2の入力端に接続されて
いる。前記検出及び電圧変換回路200において、前記
第2の入力端は抵抗R5を介してコンパレータ204の
非反転入力端子に接続されている。また、前記第2の入
力端と抵抗R5との間には抵抗R4を介して電源VDD2
接続され、前記抵抗R5と前記コンパレータ204の非
反転入力端子との間には一端が接地された抵抗R 6が接
続されている。また、接続点bには、一端が接地された
コンデンサC2が接続されている。
【0042】前記コンパレータ204の反転入力端子に
は抵抗R9を介して電源VCC2が接続されている。さら
に、前記コンパレータ204の反転入力端子と前記抵抗
9との間には一端が接地された抵抗R10が接続されて
いる。また、前記コンパレータ204の出力端は、前記
検出及び電圧変換回路200の第2の出力端に接続され
ている。また、前記コンパレータ204の出力端には、
抵抗Rbを介して電源VC Cが接続されている。また、コ
ンパレータ204自体は、電源VCCが供給されるように
接続されていると共に接地されている。
【0043】センサスイッチ104から検出及び電圧変
換回路200の入力端に入力される信号は、その電圧レ
ベルを抵抗R5、R6により、コンパレータ204に入力
可能な適当なレベルに降下され、コンパレータ204の
非反転入力端子に伝達される。
【0044】コンパレータ204の反転入力端子には、
電源VCC2を抵抗R9、R10によって分圧した電圧を与
え、閾値電圧(比較基準電圧)としている。
【0045】ここで、コンパレータ204がオープンコ
レクタタイプの場合、コンパレータ204の出力端は、
出力信号がHレベル時に電源VCCと同一電圧レベルを出
力するため、抵抗Rbによってプルアップされている。
【0046】また、コンパレータ204において、出力
端と非反転入力端子とを抵抗(図示しない)を介して接
続し正帰還をかけることで出力信号レベルがLからHに
変化する時の閾値と、HからLに変化する時の閾値に差
を与え、所謂ヒステリシス特性を備えたコンパレータに
することができる。これにより、閾値レベルでのノイズ
による誤動作を防止することが可能である。
【0047】また、コンデンサC2はセンサスイッチ1
04からの信号にノイズが含まれている場合に、そのノ
イズ成分をグランドへバイパスさせることでコンパレー
タ204へノイズが伝達されないようにするノイズフィ
ルタの作用を有する。
【0048】前記出力回路300において、前記検出及
び電圧変換回路200の第2の出力端は信号線108を
介して前記3SB304の入力端子304Aに接続さ
れ、前記3SB304の反転出力端子304Bは信号線
OUT1−2を介して制御部500のIN1−2端子に
接続されている。同様に、前記出力回路400におい
て、前記信号線108上の分岐点Bで分岐された前記検
出及び電圧変換回路200の第2の出力端は信号線11
2を介して前記3SB404の入力端子404Aに接続
され、前記3SB404の反転出力端子404Bは信号
線OUT2−2を介して制御部600のIN2−2端子
に接続されている。
【0049】また、前記制御部500のCS1−OUT
端子は信号線CS1を介して分岐点Cで分岐され、それ
ぞれ前記3SB302、304の各制御端子302C、
304Cに接続されている。同様に、前記制御部600
のCS2−OUT端子は信号線CS2を介して分岐点D
で分岐され、それぞれ前記3SB402、404の各制
御端子402C、404Cに接続されている。
【0050】ここで、コンパレータ202の各反転入力
端子には、センサスイッチ102からの入力信号を検出
するための閾値レベルとして、電源VCC1から抵抗R7
8の分圧を用いて基準電圧Vref1が設定されている。
同様に、コンパレータ204の各反転入力端子には、セ
ンサスイッチ104からの入力信号を検出するための閾
値レベルとして、電源VCC2から前記抵抗R9、R10の分
圧を用いて基準電圧V ref2が設定されている。
【0051】また、検出及び電圧変換回路200内で用
いたコンパレータ202、204は、ヒステリシス特性
を有している。
【0052】さらに、検出及び電圧変換回路200の出
力信号を分岐させ、それぞれに出力回路300,400
を接続したことによって、各出力回路において同一の出
力信号を後段の各制御部500、600へ、独立に伝送
できる。
【0053】なお、上記回路において、コンパレータ2
02、204と出力回路300,400とその間の信号
線分岐部分といった、1つのセンサスイッチの検出信号
を扱う回路系間で共通となる回路部分は、集積回路化す
ることができる。
【0054】次に本第1の実施形態の作用を説明する。
【0055】まず、センサスイッチ102の信号は、コ
ンパレータ202の非反転入力端子には、電源VDD1
ら抵抗R1を介し抵抗R2、R3の分圧によって適切にレ
ベル変換された電圧が供給される。また、コンパレータ
202の反転入力端子には、電源VCC1と抵抗R7、R8
とによって設定された基準電圧Vref1が供給される。こ
こで、コンパレータ202において、非反転入力端子に
供給された信号電圧と反転入力端子に供給された基準電
圧Vref1とレベルが比較される。検出信号電圧が基準電
圧Vref1より大きいときは比較結果として、コンパレー
タ202の出力端から所定のHレベル信号が出力され
る。また、反対に検出信号電圧が基準電圧V ref1より小
さいときは比較結果として、コンパレータ202の出力
端から所定のLレベル信号が出力される。さらに、コン
パレータ202の出力端から出力された前記Hレベル信
号あるいはLレベル信号は、信号線106を介して出力
回路300の3SB302の入力端子302Aに伝送さ
れる。
【0056】ここで、制御部500の出力端子CS1−
OUTから信号線CS1を介して前記3SB302の制
御端子302Cに伝送される制御信号がアクティブ信号
のときは、前記3SB302において、入力端子302
Aに入力されたHレベル信号あるいはLレベル信号は、
それぞれHレベル信号はLレベル信号に、Lレベル信号
はHレベル信号に反転出力される。反転出力された信号
は、信号線OUT1−1を介して、制御部500の入力
端子IN1−1へ伝送される。反対に、制御部500か
らの前記制御信号が非アクティブ信号のときは、3SB
302は信号を出力しないため、制御部500への信号
伝送は行なわれない。
【0057】また、コンパレータ202の出力端から出
力された前記Hレベル信号あるいはLレベル信号は、信
号線106上の分岐点A及び信号線110を介して出力
回路400の3SB402の入力端子402Aに伝送さ
れる。なお、これ以降の出力回路400においての作用
は、前記出力回路300においての作用と全く同様あ
る。
【0058】なお、センサスイッチ104ついての作用
は、上述したセンサスイッチ102ついての作用と同様
である。
【0059】以上説明したように、本第1の実施形態に
係るパチンコ遊技機の入力インターフェース回路101
では、検出及び電圧変換回路200において入力信号レ
ベルを電圧変換するために、抵抗の分圧によって閾値レ
ベルを設定したコンパレータ用いたことで、従来のツェ
ナーダイオードとトランジスタの組合せによる電圧変換
に比して、周囲の温度変化に起因する誤検出、誤動作を
防止できる。これは、ツェナーダイオードやトランジス
タに比して、抵抗やコンパレータの、周囲温度の変化に
よる特性変化がかなり少ないため、信号レベルの変動が
抑制されるためである。なお、検出及び電圧変換回路2
00に用いたコンパレータは、ヒステリシス特性を有し
ているため、ある程度の雑音を含んだ信号に対しても適
切な信号検出が可能となる。従って、周囲の温度変化に
対して動作の安定した回路が得られる。
【0060】また、本第1の実施形態に係るパチンコ遊
技機の入力インターフェース回路101では、検出及び
電圧変換回路200内のコンパレータ202,204の
各反転入力端子に対して、センサスイッチ102、10
4から入力されるレベルの異なる信号を検出するための
閾値レベルとして、それぞれの信号に応じて抵抗の分圧
を用いて基準電圧Vref1、Vref2を設定している。この
とき、基準電圧Vref1、Vref2を変更する場合には、希
望の電圧を得られるように抵抗の組合せを変更するのみ
なので、さまざまな入力検出レベルで動作する各種のセ
ンサスイッチに対する検出閾値電圧の柔軟なレベル設定
が容易に行なえる。したがって、複雑な回路設計をせず
に、複数の各種センサスイッチの併用が可能となる。
【0061】また、本第1の実施形態に係るパチンコ遊
技機の入力インターフェース回路101では、検出及び
電圧変換回路200の出力信号を分岐点A、Bにおいて
分岐させ、それぞれの出力信号を出力回路300,40
0に伝送しており、さらに出力回路300,400に
は、各制御部500,600からの制御信号がそれぞれ
任意のタイミングで伝送される。このため、検出及び電
圧変換回路200から各出力回路300,400に入力
された同一の検出信号は、各制御部500,600から
各出力回路300,400に入力される制御信号の状態
に応じて、独立した出力信号制御ができる。すなわち、
パチンコ遊技機の入力インターフェース回路101にお
いて、例えば2つに分岐された出力信号のうち、一方を
CPUに接続し、他方を試験器に接続すれば、CPUに
伝送されている検出信号と同一の信号を試験器に入力で
きるため、スイッチの検出信号が正しくCPUに伝送さ
れているかを確認する作業を容易に実行できる。これに
より、スイッチの不正改造品及び不良品の検査が容易に
行なうことが可能となる。また、各制御部500,60
0は、パチンコ遊技機の入力インターフェース回路10
1において、それぞれ、各出力回路300,400を介
して、検出及び電圧変換回路200に接続された構成に
なっているので、例えば、一方の制御部から発生した逆
電流等の異常信号を遮断し、他方の制御部への信号に影
響を与えないようにできる。このため、1入力2出力と
しても回路の動作信頼性を向上することができる。
【0062】さらに、本第1の実施形態に係るパチンコ
遊技機の入力インターフェース回路101では、コンパ
レータ202、204と出力回路300,400とその
間の信号線分岐部分といった、1つのセンサスイッチの
検出信号を扱う回路系間で共通となる回路部分は、集積
回路化することができる。これにより、集積化された回
路全体の温度特性は均一化されるので、検出レベルのば
らつきを大幅に抑制できる。
【0063】また、上記第1の実施の形態において、パ
チンコ遊技機10の入力インターフェース回路101を
1入力2出力の回路として説明したが、検出及び電圧変
換回路200からの信号の分岐点を増やし、出力回路3
00または出力回路400をさらに追加することで容易
に1入力多出力の回路を構成できる。これにより、全く
別の多系統への出力を同時に行なうことが可能となる。
【0064】さらに、図5には、上記第1の実施形態に
係るパチンコ遊技機の入力インターフェース回路101
についてその他の適用例の概略図が示されている。図5
(A)には、2種類のセンサスイッチを用いた場合の回
路例が示されている。この場合、2種類のセンサスイッ
チそれぞれに応じた基準電圧Vref1A、Vref2Aがコンパ
レータの反転入力端子に供給されている。また、図5
(B)には、3種類のセンサスイッチを用いた場合の回
路例が示されている。この場合、3種類のセンサスイッ
チそれぞれに応じた基準電圧Vref1B、Vref2B、V
ref3Bがコンパレータの反転入力端子に供給されてい
る。このように入力検出レベルの異なるセンサスイッチ
を併用する場合でも、基準電圧をそれぞれのセンサスイ
ッチに応じて適切に設定することで正確な信号検出がで
きる。したがって、複数の各種センサスイッチを併用す
ることによる複雑な回路設計変更等が不用となり、複数
の各種センサスイッチを併用した複雑な回路設計を容易
に実現できる。 (第2の実施の形態)図6には、第2の実施の形態に係
る信号制御装置700の概略図が示されている。なお、
本第2の実施の形態に係る信号制御装置700は、上述
した第1の実施の形態において説明した、パチンコ遊技
機10に用いられるものである。前記信号制御装置70
0は、前記第1の実施の形態で説明したパチンコ遊技機
の入力インターフェース回路101の回路構成を用いた
適用例である。
【0065】前記信号制御装置700は、センサスイッ
チ702からの入力信号に応じた出力信号を2つに分岐
して、主制御部704上のCPU704D及び試験装置
708へ伝送する装置であり、1つの入力信号に対して
2つの同一の出力信号を得られる1入力2出力の制御装
置である。
【0066】センサスイッチ702は主制御部704の
入力コネクタ704Aを介して、検出及び電圧変換回路
704Bに接続されている。前記主制御部704におい
て、前記入力コネクタ704Aは検出及び電圧変換回路
704Bの入力側に接続されている。さらに、前記検出
及び電圧変換回路704B出力側は、2つの出力回路7
04C、704Eの入力側、双方に分岐接続されてい
る。さらに、出力回路704Cの出力側は前記CPU7
04Dに接続されている。また、出力回路704Eの出
力側は出力コネクタ704Fに接続されている。さら
に、前記出力コネクタ704Fはインターフェース基盤
706上の入力コネクタ706A、及び出力コネクタ7
06Bを順に介して前記試験装置708に接続されてい
る。
【0067】ここで、上記信号制御装置700では、2
つの出力端の一方をCPU704Dへ接続し、他方を試
験装置708に接続しているため、CPU704Dへの
出力される信号と同一の信号を試験装置708に取り込
むことができる。
【0068】次に本第2の実施形態の作用を説明する。
【0069】センサスイッチ702において感知した信
号は、主制御部704の入力コネクタ704Aを介し
て、検出及び電圧変換回路704Bへ伝送される。前記
検出及び電圧変換回路704Bは、前記第1の実施の形
態における検出及び電圧変換回路200と同一であり、
入力された検出信号が適切に電圧変換され出力される。
さらに、出力された信号は2つに分岐され、一方は出力
回路704Cを介してCPU704Dへ伝送され、他方
は出力回路704E、出力コネクタ704F、インター
フェース基盤706を順に介して試験装置708に伝送
される。ここで、前記出力回路704C、704E共
に、前記第1の実施の形態における出力回路300,4
00と同一であり、それぞれの後段から送られてくる制
御信号の状態により、それぞれ独立した任意のタイミン
グで出力動作が行なわれる。
【0070】以上説明したように、本第2の実施の形態
に係る信号制御装置700では、出力端の1つを試験装
置708に接続することで、スイッチ検出信号をモニタ
リングし、正しくCPU704Dへ伝わっているか確認
する作業が容易に行なえる。なお、出力回路704C,
704Eには、その後段に接続される機器に合わせて、
3SBでないバッファを用いることもできる。 (第3の実施の形態)図7(A)には、第3の実施の形
態に係る集積回路化されたパチンコ遊技機の入力インタ
ーフェース回路750(以下、入力インターフェース回
路IC750という)がプリント基盤752上に設置さ
れている場合の概観図が示されている。また、図7
(B)には、第3の実施の形態に係る入力インターフェ
ース回路IC750の端子配列図が示されている。さら
に、図8には、第3の実施の形態に係る入力インターフ
ェース回路IC750の内部回路802(以下、IC内
部回路802という)の概略図が示されている。なお、
本第3の実施の形態に係る入力インターフェース回路I
C750は、上述した第1の実施の形態において説明し
た、パチンコ遊技機10に用いられるものである。
【0071】図8において、IC内部回路802に対し
てセンサスイッチ800A乃至800Hと、基準電圧設
定回路808,810が接続された回路800が示され
ている。ここで、IC内部回路802は、8つの入力端
子IN1乃至IN8を有し、さらに、第1の出力端子O
UT1−1乃至OUT1−8と第2の出力端子OUT2
−1乃至OUT2−8を備えている。また、2つの制御
信号端子CS1,CS2を備え、さらに、2つの基準電
圧入力端子Vrefadj.1、Vrefadj.2を備えている。ま
た、電源端子VCCとグランド端子GNDを備えている。
電源端子VCCには電源が供給され、グランド端子GND
は接地される。なお、入力端子IN1乃至IN4に対し
ては、コンパレータに設定する基準電圧は固定されてお
り、入力端子IN5乃至IN6及び入力端子IN7乃至
IN8に対しては、それぞれ基準電圧入力端子V
refadj.1、Vrefadj.2から入力される信号によって基準
電圧を独立に設定変更できる。
【0072】まず、コンパレータに設定する基準電圧が
固定化された入力端子IN1についての回路構成を詳細
に説明する。センサスイッチ800Aは2端子を有し、
一方の端子は抵抗R1Aを介して電源VDDに接続され、他
方の端子は接地されている。前記センサスイッチ800
Aの前記抵抗R1Aが接続されている方の端子と前記抵抗
1Aとの間には、抵抗R1Bの一端が接続されている。さ
らに、前記抵抗R1Bの他端がIC内部回路802の入力
端子IN1に接続されている。前記IC内部回路802
において、入力端子IN1は抵抗R1Cを介してコンパレ
ータ802Aの非反転入力端子802A1が接続されて
いる。さらに、前記抵抗R1Cと前記コンパレータ802
Aの前記非反転入力端子802A1の間に抵抗R1Dの一
端が接続され、前記抵抗R1Dの他端は接地されている。
また、前記コンパレータ802Aの反転入力端子802
A2には、一端が接地された抵抗R1が接続されてい
る。さらに、前記抵抗R1と前記コンパレータ802A
の前記反転入力端子802A2との間に、抵抗R2を介
して前記IC内部回路802の電源端子VCCが接続され
ている。また、前記コンパレータ802Aは前記電源端
子VCCから電源供給されている。前記コンパレータ80
2Aの出力端子802A3は、3SB804Aの入力端
子804A1に接続されている。また、前記コンパレー
タ802Aの前記出力端子802A3と前記3SB80
4Aの前記入力端子804A1との間にある分岐点A1
は3SB806Aの入力端子806A1に接続されてい
る。さらに、前記3SB804Aの反転出力端子804
A2は前記IC内部回路802の出力端子OUT1−1
に接続され、前記3SB806Aの反転出力端子806
A2は前記IC内部回路802の出力端子OUT2−1
に接続されている。また、前記3SB804Aの制御端
子804A3及び前記3SB806Aの制御端子806
A3は、それぞれ前記IC内部回路802の制御信号端
子CS1,CS2に接続されている。
【0073】なお、センサスイッチ800B乃至800
D及び前記IC内部回路802の入力端子IN2乃至I
N4についての構成は上記のセンサスイッチ800A及
び前記IC内部回路802の入力端子IN1と全く同様
である。
【0074】次に、コンパレータに設定する基準電圧を
所望の値に設定可能である入力端子IN5についての回
路構成を説明する。センサスイッチ800Eは、3つの
端子を有している。3端子のうちの一つは抵抗R5Aを介
して電源VDDが接続され、一つは接地されている。残り
の一つは抵抗R5Bを介して、前記IC内部回路802の
入力端子IN5に接続されている。また、抵抗R5Bと入
力端子IN5との間には、抵抗を介して電源VDDが接続
されている。ここで、前記IC内部回路802における
入力端子IN5から後段の構成は、コンパレータ802
Eの反転入力端子802E2が前記IC内部回路802
の基準電圧入力端子Vrefadj.1に接続されていることを
除いて、上記入力端子IN1の場合と全く同様である。
【0075】また、センサスイッチ800F及び前記I
C内部回路802の入力端子IN6についての構成は上
記のセンサスイッチ800E及び前記IC内部回路80
2の入力端子IN5と全く同様である。さらに、センサ
スイッチ800G乃至800H及び前記IC内部回路8
02の入力端子IN7乃至IN8についての構成は、上
記のセンサスイッチ800Eの場合とはセンサスイッチ
の種類が異なるため、そのセンサスイッチに応じた基準
電圧を別の基準電圧入力端子Vrefadj.2により設定して
いることが異なるのみで、その他の構成は、上記センサ
スイッチ800E及び前記IC内部回路802の入力端
子IN5についての構成と全く同様である。
【0076】すなわち、上記IC内部回路802では、
用途に合わせて、基準電圧を固定化する入力端子と可変
化する入力端子の数を自由に変更することができる。ま
た、それに応じて基準電圧入力端子の数も自由に変更で
きる。
【0077】さらに、前記IC内部回路802の基準電
圧入力端子Vrefadj.1及びVrefadj .2には基準電圧設定
回路808及び810が接続されている。前記基準電圧
設定回路808は、入力端子808Aと出力端子808
Bを有している。また、前記基準電圧設定回路810は
前記基準電圧設定回路808と同様の回路であり、入力
端子810Aと出力端子810Bを有している。これに
より、前記IC内部回路802の基準電圧入力端子V
refadj.1、Vrefadj.2には、前記基準電圧設定回路80
8及び810から出力される基準電圧が印加される。
【0078】本第3の実施形態の作用については、検出
信号の入力から出力にわたって上記第1の実施形態と同
様である。ただし、IC内部回路802の入力端子IN
5乃至IN8に入力される検出信号については、上述の
ようにコンパレータに設定する基準電圧は、基準電圧設
定回路808,810により設定されるため、その構成
及び作用について説明する。
【0079】ここでまず、コンパレータに基準電圧を設
定するための回路について説明する。
【0080】図9に示す回路では、IC基盤外におい
て、一端が電源VCCに接続された抵抗R1と、一端が接
地された抵抗R2が直列に接続されている。さらに、抵
抗R1と抵抗R2との接続点が、IC基盤上に配置され
たコンパレータの非反転入力端子に接続されている。
【0081】この回路では、コンパレータの非反転入力
端子に設定される基準電圧Vrefは抵抗R1、R2の分
圧を用いて、以下の(1)式から求められる所望の値に
設定される。
【0082】
【数1】
【0083】このため、回路の設計時に基準電圧Vref
の値を設定する必要がある。
【0084】図10に示す回路では、IC基盤上におい
て、一端が電源VCCに接続された抵抗R1と、一端が接
地された抵抗R2が直列に接続されている。さらに、抵
抗R1と抵抗R2との接続点が、IC基盤上に配置され
たコンパレータの非反転入力端子に接続されている。さ
らに、IC基盤外において、一端が電源VCC(図示せ
ず)に接続された抵抗R3、あるいは一端が接地(図示
せず)された抵抗R4が、抵抗R1と抵抗R2との接続
点に接続されている。
【0085】この回路では、IC基盤上において、コン
パレータの非反転入力端子に設定される基準電圧Vref
は抵抗R1、R2の分圧により上記(1)式から求めら
れる所望の値に設定される。この設定値は回路の設計時
に、予め、使用頻度の多い値を設定する。これにより、
図9に示す回路のように、外部に抵抗を接続しなくと
も、基準電圧Vrefが設定されたコンパレータとして使
用できる。また、設定された値以外の基準電圧値を設定
する場合のみ、抵抗R3あるいは抵抗R4を上記の接続
構成のように接続することで、新たな基準電圧値を設定
できる。例えば、抵抗R3を接続した場合の基準電圧V
refは、以下の(2)式から求められる。
【0086】
【数2】
【0087】また、抵抗R4を接続した場合の基準電圧
refは、以下の(3)式から求められる。
【0088】
【数3】
【0089】従って、この回路では図9に示す回路に比
して、IC基盤の外部における部品の実装面積を縮小で
きる。
【0090】次に、基準電圧設定回路808について詳
細に説明する。なお、基準電圧設定回路810ついて
は、基準電圧設定回路808と同等の回路であるため、
説明を省略する。
【0091】図11には基準電圧設定回路808の第1
の回路構成例が示されている。この回路は、PNP形ト
ランジスタTraとNPN形トランジスタTrbを有して
いる。PNP形トランジスタTraのコレクタは抵抗R
3の一端に接続され、NPN形トランジスタTrbのコ
レクタは抵抗R4の一端に接続されている。さらに、抵
抗R3の他端と抵抗R4の他端とが接続されている。ま
た、PNP形トランジスタTraのエミッタには、電源
CC及び抵抗R1の一端が接続されている。抵抗R1の
他端は抵抗R2の一端に接続され、抵抗R2の他端は接
地されている。また、NPN形トランジスタTrbのエ
ミッタも接地されている。また、PNP形トランジスタ
Traのベースには抵抗r2の一端が接続され、NPN形
トランジスタTrbのベースには抵抗r3の一端が接続さ
れている。さらに、抵抗r2の他端と抵抗r3の他端とが
接続されている。この抵抗r2と抵抗r3との接続点は、
入力端子INAに接続されている。この入力端子IN
Aは、基準電圧設定回路808の入力端子808Aに対
応する。また、PNP形トランジスタTraのベースと
エミッタとは抵抗r1を介して接続され、NPN形トラ
ンジスタTrbのベースエミッタとは抵抗r4を介して接
続されている。また、抵抗R1と抵抗R2との接続点
は、抵抗R3と抵抗R4との接続点及び出力端子OUT
Aとに接続されている。出力端子OUTAは、基準電圧設
定回路808の出力端子808Bに対応し、コンパレー
タの反転入力端子に接続される。これにより、コンパレ
ータの反転入力端子には、基準電圧Vrefが設定され
る。
【0092】この回路よって、以下のように3種類の基
準電圧を得ることができる。
【0093】まず一つ目の基準電圧値は、入力端子IN
Aを開放した場合に得られる値である。この場合、トラ
ンジスタTra及びTrbが共にOFFの状態であり、抵
抗R1、R2及び電源VCCによる抵抗の分圧として、上
述の(1)式をそのまま適用することで、基準電圧値が
得られる。
【0094】次に、二つ目の基準電圧値は、入力端子I
AにLレベル信号を入力した場合に得られる値であ
る。この場合、入力されたLレベル信号よって、トラン
ジスタTraのみがONの状態となる。よって、抵抗R
1、R2、R3及び電源VCCによる抵抗の分圧として、
上述の(2)式をそのまま適用することで、基準電圧値
が得られる。
【0095】さらに、三つ目の基準電圧値は、入力端子
INAにHレベル信号を入力した場合に得られる値であ
る。この場合、入力されたHレベル信号よって、トラン
ジスタTrbのみがONの状態となる。よって、抵抗R
1、R2、R4及び電源VCCによる抵抗の分圧として、
上述の(3)式をそのまま適用することで、基準電圧値
が得られる。
【0096】また、図12には基準電圧設定回路808
の第2の回路構成例が示されている。この回路は、nチ
ャネル電界効果トランジスタF1(以下、nFETF1
いう。)とpチャネル電界効果トランジスタF2(以
下、pFETF2という。)を有している。nFETF1
のゲートとpFETF1のゲートとは、分岐点P1におい
て接続されている。また、分岐点P1は入力端子INB
接続されている。この入力端子INBは、基準電圧設定
回路808の入力端子808Aに対応する。また、分岐
点P1と入力端子INBとの間には、一端が電源VCCに接
続された抵抗r5と一端が接地された抵抗r6とが接続さ
れている。また、nFETF1のソースは接地され、ド
レインには抵抗R3の一端が接続されている。抵抗R3
の他端には、抵抗R1の一端が接続され、抵抗R1の他
端には、電源VCCが接続されている。また、pFETF
2のソースも接地され、ドレインには抵抗R3´の一端
が接続され、抵抗R3´の他端は分岐点P2に接続され
ている。また、分岐点P3には、一端が接地された抵抗
R2が接続されている。また、抵抗R1と抵抗R3との
接続点は、分岐点P2及びP3を順に介して、出力端子O
UTBに接続されている。出力端子OUTBは、基準電圧
設定回路808の出力端子808Bに対応し、コンパレ
ータの反転入力端子に接続される。これにより、コンパ
レータの反転入力端子には、基準電圧Vrefが設定され
る。
【0097】この回路よって、以下のように3種類の基
準電圧を得ることができる。
【0098】まず一つ目の基準電圧値は、入力端子IN
Bを開放した場合に得られる値である。この場合、nFE
TF1及びpFETF2が共にONの状態であり、抵抗R
1、R2、R3、R3´及び電源VCCによる抵抗の分圧
として、以下の(4)及び(5)式から基準電圧値が得
られる。
【0099】
【数4】
【0100】
【数5】
【0101】次に、二つ目の基準電圧値は、入力端子I
BにHレベル信号を入力した場合に得られる値であ
る。この場合、入力されたHレベル信号よって、nFE
TF1のみがONの状態となる。よって、抵抗R1、R
2、R3及び電源VCCによる抵抗の分圧として、以下の
(6)式から基準電圧値が得られる。
【0102】
【数6】
【0103】さらに、三つ目の基準電圧値は、入力端子
INBにLレベル信号を入力した場合に得られる値であ
る。この場合、入力されたLレベル信号よって、pFE
TF 2のみがONの状態となる。よって、抵抗R1、R
2、R3´及び電源VCCによる抵抗の分圧として、以下
の(7)式から基準電圧値が得られる。
【0104】
【数7】
【0105】また、図13には基準電圧設定回路808
の第3の回路構成例が示されている。この回路は、ヒス
テリシス特性を有するコンパレータCP1、CP2を有
し、電界効果トランジスタQ1、Q2(以下、FET
1、FETQ2という。)を有している。コンパレータ
CP1の非反転入力端子とコンパレータCP2の非反転
入力端子とは、分岐点P4において接続されている。ま
た、分岐点P4は入力端子INCに接続されている。この
入力端子INCは、基準電圧設定回路808の入力端子
808Aに対応する。また、分岐点P4と入力端子INC
との間には、一端が電源VCCに接続された抵抗r7と一
端が接地された抵抗r8とが接続されている。これによ
り、コンパレータCP1及びCP2の非反転入力端子に
は、入力電圧VINが入力される。また、コンパレータC
P1の反転入力端子には、抵抗r9を介して電源VCC
接続されている。さらに、コンパレータCP1の反転入
力端子と抵抗r9との間には一端が接地された抵抗r10
が接続されている。これにより、抵抗r9、r10及び電
源VCCによる抵抗の分圧として、コンパレータCP1の
反転入力端子には比較電圧V1が設定される。また、コ
ンパレータCP1の出力端は、FETQ1のゲートに接
続されている。また、コンパレータCP1の出力端に
は、抵抗r13を介して電源VCCが接続されている。同様
に、コンパレータCP2の反転入力端子には、抵抗r11
を介して電源VCCが接続されている。さらに、コンパレ
ータCP2の反転入力端子と抵抗r11との間には一端が
接地された抵抗r 12が接続されている。これにより、抵
抗r11、r12及び電源VCCによる抵抗の分圧として、コ
ンパレータCP2の反転入力端子には比較電圧V2が設
定される。なお、本実施の形態では、比較電圧V2は比
較電圧V1より低い電圧を設定する。また、コンパレー
タCP2の出力端は、FETQ2のゲートに接続されて
いる。また、コンパレータCP2の出力端には、抵抗r
14を介して電源VCCが接続されている。FETQ1及び
FETQ2のソースは共に接地されている。また、抵抗
R1、抵抗R2、抵抗R3、抵抗R4は順に接続されて
おり、抵抗R1の一端は電源VCCに接続され、抵抗R4
の一端は接地されている。抵抗R1と抵抗R2との間に
は出力端子OUTCが接続されている。出力端子OUTC
は、基準電圧設定回路808の出力端子808Bに対応
する。また、抵抗R2と抵抗R3との間にはFETQ1
のドレインが接続され、抵抗R3と抵抗R4との間には
FETQ2のドレインが接続されている。
【0106】この回路を用いることにより、入力端子I
Cが電源VCCにプルアップ(VIN=VCC)されている
状態、または入力端子INCがグランドにプルダウン
(VIN=0v)されている状態、または入力端子INC
が開放(VIN=(r8/r7+r8)×VCC)されている状
態の何れかの状態によって、基準電圧Vrefを3種類に
設定することができる。
【0107】コンパレータCP1、CP2では、入力電
圧VINを、設定されている各々の比較電圧V1、V2と比
較し、その比較結果を論理レベル電圧に変換している。
例えば、入力電圧VINがコンパレータCP1の比較電圧
1より高ければ、比較結果として、コンパレータCP
1の出力はHレベルとなり、FETQ1はONの状態と
なる。一方、入力電圧VINがコンパレータCP1の比較
電圧V1の電圧値以下ならば、比較結果として、コンパ
レータCP1の出力はLレベルとなり、FETQ1はO
FFの状態となる。また、コンパレータCP2について
も同様である。
【0108】従って、FETQ1、FETQ2のON、O
FFの状態の組合せにより、抵抗R1乃至R4による分
圧が定まり,3種類の基準電圧Vrefを得ることができ
る。
【0109】ここで、結果として得られる入力電圧VIN
と基準電圧Vrefとの関係を以下の表1に示した。但
し、比較電圧V1は比較電圧V2より高い電圧値である。
【0110】
【表1】
【0111】以上説明したように、本第3の実施形態で
は、上述した第1の実施形態における効果に加え、IC
内部回路802におけるコンパレータの基準電圧を固定
化した入出力系については、頻繁に用いるセンサスイッ
チに応じた基準電圧を設定することで、回路製作時の負
担を軽減できる。また、IC内部回路802におけるコ
ンパレータの基準電圧を設定変更可能にした入出力系に
ついては、基準電圧設定回路808,810を用いて、
複数各種のセンサスイッチに合った適切な基準電圧を容
易に設定できる。また、基準電圧設定回路808、81
0は、IC内部回路802に内蔵することも可能であ
る。
【0112】以上説明したように、本第3実施形態に係
る入力インターフェース回路IC750を、上記したよ
うな近接スイッチ50、フォトスイッチ52、54を接
続してパチンコ遊技機に用いれば、各センサスイッチが
出力する検出信号を適切に認識できる。
【0113】また、集積化されて小型化しているため、
パチンコ遊技機裏面に配置スペースの余裕が生まれ、新
たな機能追加が容易となり、回路素子の放熱も良好に行
なわれる。
【0114】なお、上述した第1乃至第3実施形態で
は、パチンコ遊技機における、本発明の適用例について
説明したが、本発明の実施の形態はパチンコ遊技機に限
定されるものではなく、例えば、パチスロ遊技機等にも
適用できることはいうまでもない。
【0115】
【発明の効果】以上説明したように本発明によれば、抵
抗の分圧によって閾値設定されたコンパレータを用いて
信号検出を行ない、また、これらの回路の共通部分を集
積回路化するようにしたので、周囲の温度の変化に影響
されにくく、適正に信号を検出することができるパチン
コ遊技機の入力インターフェース回路を得ることができ
るという優れた効果を有する。
【図面の簡単な説明】
【図1】パチンコ遊技機の概略正面図である。
【図2】パチンコ遊技機の遊技盤面裏面構造図である。
【図3】パチンコ遊技機に用いられる各種センサスイッ
チの概観図である。
【図4】本発明の第1の実施形態に係るパチンコ遊技機
の入力インターフェース回路の概略図である。
【図5】(A)及び(B)は本発明の第1の実施形態に
係るパチンコ遊技機の入力インターフェース回路の適用
例を示す概略図である。
【図6】本発明の第2の実施形態に係るパチンコ遊技機
の入力インターフェース回路を適用した信号制御装置の
概略図である。
【図7】(A)は本発明の第3の実施形態に係る集積回
路化されたパチンコ遊技機の入力インターフェース回路
の概観図であり、(B)は図7(A)の端子配列図であ
る。
【図8】本発明の第3の実施形態に係る集積回路化され
たパチンコ遊技機の入力インターフェース回路の概略図
である。
【図9】基準電圧を設定するための回路を説明するため
の第1の回路例を示す概略図である。
【図10】基準電圧を設定するための回路を説明するた
めの第2の回路例を示す概略図である。
【図11】基準電圧設定回路の第1の例を示す概略図で
ある。
【図12】基準電圧設定回路の第2の例を示す概略図で
ある。
【図13】基準電圧設定回路の第3の例を示す概略図で
ある。
【図14】従来のパチンコ遊技機の入力インターフェー
ス回路を示す概略図である。
【符号の説明】
10 パチンコ遊技機 16 作動ゲート 18 特別図柄始動入賞口 20 大入賞口 22 入賞口 30 作動ゲートスイッチ 32 特別図柄始動スイッチ 34 役物連続作動装置スイッチ 36 カウントスイッチ 38 賞球待機スイッチ 40 入賞球検出スイッチ 50 近接スイッチ 52 フォトスイッチ 54 フォトスイッチ 101 本発明のパチンコ遊技機の入力インターフ
ェース回路 102 センサスイッチ 104 センサスイッチ 200 検出及び電圧変換回路 202 コンパレータ 204 コンパレータ 300 出力回路 302 3ステートバッファ 304 3ステートバッファ 400 出力回路 402 3ステートバッファ 404 3ステートバッファ 500 制御部 600 制御部 802 入力インターフェース回路ICの内部回路 808 基準電圧設定回路 810 基準電圧設定回路 901 従来のパチンコ遊技機の入力インターフェ
ース回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 センサからの入力信号に基づき遊技制御
    を実行するパチンコ遊技機の信号制御装置に用いられ、
    前記パチンコ遊技機に搭載される複数の前記センサから
    の入力信号を検出し、検出結果に応じた出力信号を制御
    部へ伝送するパチンコ遊技機の入力インターフェース回
    路であって、 前記センサから検出される入力信号のレベルと閾値レベ
    ルとを比較して得られた比較結果に基づいて出力信号を
    発生する複数のコンパレータと、後段の制御部に対して
    前記コンパレータの出力信号の出力動作を制御するバッ
    ファとを有し、 それぞれ独立して前記閾値レベルを設定可能な前記コン
    パレータ、前記コンパレータの周辺回路及び前記バッフ
    ァを集積回路化すると共に、検出すべき前記入力信号の
    レベルに応じて前記閾値レベルを設定変更する変更手段
    を有することを特徴とするパチンコ遊技機の入力インタ
    ーフェース回路。
  2. 【請求項2】 複数の各種センサをグループ分けし、該
    センサそれぞれに応じた閾値レベルの設定ができること
    を特徴とする請求項1記載のパチンコ遊技機の入力イン
    ターフェース回路。
  3. 【請求項3】 複数のセンサ種毎に該センサそれぞれに
    応じた閾値レベルの設定ができることを特徴とする請求
    項1乃至2記載のいずれか1項に記載のパチンコ遊技機
    の入力インターフェース回路。
JP31746499A 1999-11-08 1999-11-08 パチンコ遊技機の入力インターフェース回路 Expired - Fee Related JP4471045B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31746499A JP4471045B2 (ja) 1999-11-08 1999-11-08 パチンコ遊技機の入力インターフェース回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31746499A JP4471045B2 (ja) 1999-11-08 1999-11-08 パチンコ遊技機の入力インターフェース回路

Publications (2)

Publication Number Publication Date
JP2001129207A true JP2001129207A (ja) 2001-05-15
JP4471045B2 JP4471045B2 (ja) 2010-06-02

Family

ID=18088529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31746499A Expired - Fee Related JP4471045B2 (ja) 1999-11-08 1999-11-08 パチンコ遊技機の入力インターフェース回路

Country Status (1)

Country Link
JP (1) JP4471045B2 (ja)

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003071088A (ja) * 2001-08-30 2003-03-11 Sankyo Kk 遊技機
JP2008104064A (ja) * 2006-10-20 2008-05-01 Omron Corp インタフェイス回路およびインタフェイス回路の動作方法
JP2016144594A (ja) * 2015-02-09 2016-08-12 株式会社大一商会 遊技機
JP2016144693A (ja) * 2016-04-26 2016-08-12 株式会社大一商会 遊技機
JP2016168344A (ja) * 2016-04-26 2016-09-23 株式会社大一商会 遊技機
JP2016168430A (ja) * 2016-06-28 2016-09-23 京楽産業.株式会社 遊技機
JP2016168343A (ja) * 2016-04-26 2016-09-23 株式会社大一商会 遊技機
JP2016168433A (ja) * 2016-06-28 2016-09-23 京楽産業.株式会社 遊技機
JP2016168431A (ja) * 2016-06-28 2016-09-23 京楽産業.株式会社 遊技機
JP2016189880A (ja) * 2015-03-31 2016-11-10 株式会社マイクロキャビン コマンドロガー装置、方法、およびプログラム
JP2016193140A (ja) * 2015-04-01 2016-11-17 株式会社大一商会 遊技機
JP2016202843A (ja) * 2015-04-28 2016-12-08 株式会社大一商会 遊技機
JP6055139B1 (ja) * 2016-03-28 2016-12-27 株式会社大一商会 遊技機
JP6055140B1 (ja) * 2016-03-28 2016-12-27 株式会社大一商会 遊技機
JP6055138B1 (ja) * 2016-03-28 2016-12-27 株式会社大一商会 遊技機
JP2017006401A (ja) * 2015-06-23 2017-01-12 株式会社大一商会 遊技機
JP2017018366A (ja) * 2015-07-10 2017-01-26 株式会社大一商会 遊技機
JP2017023301A (ja) * 2015-07-17 2017-02-02 株式会社大一商会 遊技機
JP2017029246A (ja) * 2015-07-29 2017-02-09 株式会社大一商会 遊技機
JP2017042459A (ja) * 2015-08-27 2017-03-02 株式会社大一商会 遊技機
JP2017042458A (ja) * 2015-08-27 2017-03-02 株式会社大一商会 遊技機
JP2017042457A (ja) * 2015-08-27 2017-03-02 株式会社大一商会 遊技機
JP2017064282A (ja) * 2015-10-01 2017-04-06 株式会社大一商会 遊技機
JP2017064283A (ja) * 2015-10-01 2017-04-06 株式会社大一商会 遊技機
JP2017064284A (ja) * 2015-10-01 2017-04-06 株式会社大一商会 遊技機
JP2017200521A (ja) * 2016-05-02 2017-11-09 株式会社大一商会 遊技機
JP2017205346A (ja) * 2016-05-19 2017-11-24 株式会社大一商会 遊技機
US10246610B2 (en) 2012-12-18 2019-04-02 Ppg Industries Ohio, Inc. Coating composition
JP2019103887A (ja) * 2019-03-29 2019-06-27 株式会社大一商会 遊技機
JP2019103885A (ja) * 2019-03-29 2019-06-27 株式会社大一商会 遊技機
JP2019103886A (ja) * 2019-03-29 2019-06-27 株式会社大一商会 遊技機

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5397942U (ja) * 1977-01-12 1978-08-09
JPS643332U (ja) * 1987-06-24 1989-01-10
JPH02305167A (ja) * 1989-05-19 1990-12-18 Minolta Camera Co Ltd データ通信端末装置
JPH03250316A (ja) * 1990-02-28 1991-11-08 Dainichi:Kk 同期調整装置
JPH0730400A (ja) * 1993-07-08 1995-01-31 Oki Micro Design Miyazaki:Kk 高/低電圧電源両用回路
JPH10155981A (ja) * 1996-11-26 1998-06-16 Sophia Co Ltd 弾球遊技機及び弾球遊技機の賞球排出数制御方法
JPH10230062A (ja) * 1997-02-20 1998-09-02 Heiwa Corp パチンコ機の賞球払い出し装置
JPH11464A (ja) * 1997-06-12 1999-01-06 Sophia Co Ltd 遊技機
JPH1119314A (ja) * 1997-07-04 1999-01-26 Sophia Co Ltd 遊技機
JPH11205115A (ja) * 1998-01-16 1999-07-30 Omron Corp インターフェース回路及びインターフェース用集積回路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5397942U (ja) * 1977-01-12 1978-08-09
JPS643332U (ja) * 1987-06-24 1989-01-10
JPH02305167A (ja) * 1989-05-19 1990-12-18 Minolta Camera Co Ltd データ通信端末装置
JPH03250316A (ja) * 1990-02-28 1991-11-08 Dainichi:Kk 同期調整装置
JPH0730400A (ja) * 1993-07-08 1995-01-31 Oki Micro Design Miyazaki:Kk 高/低電圧電源両用回路
JPH10155981A (ja) * 1996-11-26 1998-06-16 Sophia Co Ltd 弾球遊技機及び弾球遊技機の賞球排出数制御方法
JPH10230062A (ja) * 1997-02-20 1998-09-02 Heiwa Corp パチンコ機の賞球払い出し装置
JPH11464A (ja) * 1997-06-12 1999-01-06 Sophia Co Ltd 遊技機
JPH1119314A (ja) * 1997-07-04 1999-01-26 Sophia Co Ltd 遊技機
JPH11205115A (ja) * 1998-01-16 1999-07-30 Omron Corp インターフェース回路及びインターフェース用集積回路

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003071088A (ja) * 2001-08-30 2003-03-11 Sankyo Kk 遊技機
JP2008104064A (ja) * 2006-10-20 2008-05-01 Omron Corp インタフェイス回路およびインタフェイス回路の動作方法
US10246610B2 (en) 2012-12-18 2019-04-02 Ppg Industries Ohio, Inc. Coating composition
JP2016144594A (ja) * 2015-02-09 2016-08-12 株式会社大一商会 遊技機
JP2016189880A (ja) * 2015-03-31 2016-11-10 株式会社マイクロキャビン コマンドロガー装置、方法、およびプログラム
JP2016193140A (ja) * 2015-04-01 2016-11-17 株式会社大一商会 遊技機
JP2016202843A (ja) * 2015-04-28 2016-12-08 株式会社大一商会 遊技機
JP2017006401A (ja) * 2015-06-23 2017-01-12 株式会社大一商会 遊技機
JP2017018366A (ja) * 2015-07-10 2017-01-26 株式会社大一商会 遊技機
JP2017023301A (ja) * 2015-07-17 2017-02-02 株式会社大一商会 遊技機
JP2017029246A (ja) * 2015-07-29 2017-02-09 株式会社大一商会 遊技機
JP2017042459A (ja) * 2015-08-27 2017-03-02 株式会社大一商会 遊技機
JP2017042458A (ja) * 2015-08-27 2017-03-02 株式会社大一商会 遊技機
JP2017042457A (ja) * 2015-08-27 2017-03-02 株式会社大一商会 遊技機
JP2017064282A (ja) * 2015-10-01 2017-04-06 株式会社大一商会 遊技機
JP2017064283A (ja) * 2015-10-01 2017-04-06 株式会社大一商会 遊技機
JP2017064284A (ja) * 2015-10-01 2017-04-06 株式会社大一商会 遊技機
JP6055138B1 (ja) * 2016-03-28 2016-12-27 株式会社大一商会 遊技機
JP6055140B1 (ja) * 2016-03-28 2016-12-27 株式会社大一商会 遊技機
JP6055139B1 (ja) * 2016-03-28 2016-12-27 株式会社大一商会 遊技機
JP2016144693A (ja) * 2016-04-26 2016-08-12 株式会社大一商会 遊技機
JP2016168343A (ja) * 2016-04-26 2016-09-23 株式会社大一商会 遊技機
JP2016168344A (ja) * 2016-04-26 2016-09-23 株式会社大一商会 遊技機
JP2017200521A (ja) * 2016-05-02 2017-11-09 株式会社大一商会 遊技機
JP2017205346A (ja) * 2016-05-19 2017-11-24 株式会社大一商会 遊技機
JP2016168433A (ja) * 2016-06-28 2016-09-23 京楽産業.株式会社 遊技機
JP2016168430A (ja) * 2016-06-28 2016-09-23 京楽産業.株式会社 遊技機
JP2016168431A (ja) * 2016-06-28 2016-09-23 京楽産業.株式会社 遊技機
JP2019103887A (ja) * 2019-03-29 2019-06-27 株式会社大一商会 遊技機
JP2019103885A (ja) * 2019-03-29 2019-06-27 株式会社大一商会 遊技機
JP2019103886A (ja) * 2019-03-29 2019-06-27 株式会社大一商会 遊技機

Also Published As

Publication number Publication date
JP4471045B2 (ja) 2010-06-02

Similar Documents

Publication Publication Date Title
JP2001129207A (ja) パチンコ遊技機の入力インターフェース回路
US5012185A (en) Semiconductor integrated circuit having I/O terminals allowing independent connection test
US5313158A (en) Test system integrated on a substrate and a method for using such a test system
US7719255B2 (en) Safe input circuit with one-channel peripheral connection for the input of a bus participant
US20020093360A1 (en) Integrate circuit device
JP2001129208A (ja) パチンコ遊技機の入力インターフェース回路
KR100794776B1 (ko) 고속 과도에 내성인 차동 레벨 쉬프팅 장치
JPH11205115A (ja) インターフェース回路及びインターフェース用集積回路
JPH04213074A (ja) 電源監視回路
US20040119524A1 (en) Calibration configuration
EP0651513A1 (en) Integrated circuit with bidirectional pin
US11313904B2 (en) Testing device and testing method
JP4103145B2 (ja) 入力モジュール
JP2746172B2 (ja) 半導体集積回路装置
US6211693B1 (en) Testability circuit for cascode circuits used for high voltage interface
US6219808B1 (en) Semiconductor device capable of carrying out high speed fault detecting test
US20060261854A1 (en) Large scale integrated circuit
US5212410A (en) Register circuit in which a stop current may be measured
US20050195675A1 (en) Semiconductor device having one-chip microcomputer and over-voltage application testing method
US6960915B2 (en) Electric circuit system
JP3599988B2 (ja) 電子デバイスへの負荷電流出力回路およびicテスタ
JPH11142462A (ja) オープン検出回路
JP3409111B2 (ja) 信号出力機器、信号入力機器および機器間の信号入出力システム
JP3196756B2 (ja) 半導体集積回路測定装置
JP3060784B2 (ja) 制御装置の断線検出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4471045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees