JP2001127553A - Inverter piezoelectric oscillation circuit - Google Patents

Inverter piezoelectric oscillation circuit

Info

Publication number
JP2001127553A
JP2001127553A JP30186899A JP30186899A JP2001127553A JP 2001127553 A JP2001127553 A JP 2001127553A JP 30186899 A JP30186899 A JP 30186899A JP 30186899 A JP30186899 A JP 30186899A JP 2001127553 A JP2001127553 A JP 2001127553A
Authority
JP
Japan
Prior art keywords
channel mosfet
inverter
drain
circuit
oscillation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30186899A
Other languages
Japanese (ja)
Inventor
Yoshiaki Matsumoto
好明 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP30186899A priority Critical patent/JP2001127553A/en
Publication of JP2001127553A publication Critical patent/JP2001127553A/en
Pending legal-status Critical Current

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an inverter piezoelectric oscillation circuit that realizes a low current consumption without decreasing an oscillation loop gain. SOLUTION: The inverter circuit of the inverter piezoelectric oscillation circuit is configured such that the gate of a P-channel MOSFET and the gate of an N-channel MOSFET are interconnected to form a 1st input terminal, a drain of the P-channel MOSFET and the drain of the N-channel MOSFET are connected via a series resistor circuit consisting of at least two resistive elements connected in series, the connecting point of the series resistor circuit is used for an output terminal, the output terminal and the gate of the N-channel MOSFET are connected via a resistive element, the drain of the N-channel MOSFET is used for a 2nd input terminal, the source of the N-channel MOSFET is connected to the ground, and a positive power is supplied to the source of the P-channel MOSFET. Thus, it is possible to suppress the current consumption without decreasing the loop gain of the oscillation circuit so that the low current consumption can be realized while keeping stable oscillation.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は圧電発振回路に関
し、特にインバータ回路を増幅回路として用いたインバ
ータ圧電発振回路に関する。
The present invention relates to a piezoelectric oscillation circuit, and more particularly, to an inverter piezoelectric oscillation circuit using an inverter circuit as an amplification circuit.

【0002】[0002]

【従来の技術】携帯電話に用いられる水晶発振器は、携
帯電話の通話時間を長時間とする為、低消費電流である
ことが望まれている。図3は、従来の低消費電流型のイ
ンバータ水晶発振回路を示すものである。同図に示すよ
うにインバータ水晶発振回路100は、インバータ回路
101の入出力間に挿入接続される水晶振動子102
と、水晶振動子102の両端子の各々と接地との間に挿
入接続される負荷容量103、104とを備えたもので
ある。
2. Description of the Related Art It is desired that a crystal oscillator used in a portable telephone has low current consumption in order to make a talk time of the portable telephone long. FIG. 3 shows a conventional low current consumption type inverter crystal oscillation circuit. As shown in the figure, an inverter crystal oscillation circuit 100 includes a crystal oscillator 102 inserted and connected between the input and output of an inverter circuit 101.
And load capacitors 103 and 104 inserted and connected between each of the terminals of the crystal unit 102 and the ground.

【0003】上記インバータ回路101は、Pチャンネ
ル型MOSFET105のゲートとNチャンネル型MO
SFET106のゲートとを接続すると共に、Pチャン
ネル型MOSFET105のドレインとNチャンネル型
MOSFET106のドレインとを接続し、それぞれの
接続中点を抵抗107を介して接続する。そして更に、
電源VccとPチャンネル型MOSFET105のソー
スとを抵抗108を介して、更に、Nチャンネル型MO
SFET106と接地とを抵抗109を介して、夫々接
続するよう構成したものである。尚、同図に示すVin
はインバータ回路101の入力端であるMOSFETの
ゲート側の入力電圧を示し、更に、Voutはインバー
タ回路101の出力端であるMOSFETのドレイン側
の出力電圧を示すものである。
The inverter circuit 101 includes a gate of a P-channel MOSFET 105 and an N-channel MOSFET.
The gate of the SFET 106 is connected, the drain of the P-channel MOSFET 105 is connected to the drain of the N-channel MOSFET 106, and their connection midpoints are connected via the resistor 107. And furthermore
The power supply Vcc and the source of the P-channel MOSFET 105 are further connected via a resistor 108 to an N-channel MOSFET.
The SFET 106 and the ground are connected via a resistor 109, respectively. Note that Vin shown in FIG.
Represents the input voltage on the gate side of the MOSFET that is the input terminal of the inverter circuit 101, and Vout represents the output voltage on the drain side of the MOSFET that is the output terminal of the inverter circuit 101.

【0004】このような構成は、Pチャンネル型MOS
FET105及び、Nチャンネル型MOSFET106
が共に導通状態のときに流れる貫通電流を抵抗108及
び抵抗109により抑圧するので、その結果、インバー
タ水晶発振回路100の低消費電流化を実現することが
できる。即ち、インバータ回路101は、入力される水
晶振動子102から入力される正弦波信号が例えば振幅
の中心レベル付近に達したとき、このレベルをスレッシ
ュホールドレベルとして、それ以下の入力レベルではP
チャンネル型MOSFET105が導通し、且つ、Nチ
ャンネル型MOSFET106が非動作となる。その
為、出力Voutは、Pチャンネル型MOSFET10
5を介して電圧Vccを出力することになる。
[0004] Such a configuration is a P-channel type MOS.
FET 105 and N-channel MOSFET 106
Are suppressed by the resistor 108 and the resistor 109 when both are in the conductive state. As a result, the current consumption of the inverter crystal oscillation circuit 100 can be reduced. That is, when the input sine wave signal from the crystal unit 102 reaches, for example, the vicinity of the center level of the amplitude, the inverter circuit 101 sets this level as a threshold level.
The channel type MOSFET 105 conducts, and the N-channel type MOSFET 106 does not operate. Therefore, the output Vout is the P-channel MOSFET 10
5 to output the voltage Vcc.

【0005】一方、スレッシュホールドレベル以上の入
力レベルではPチャンネル型MOSFET105が非導
通となり、且つ、Nチャンネル型MOSFET106が
導通することになる。その為、出力Voutは、Nチャ
ンネル型MOSFET106を介して接地電圧0Vを出
力することになる。この一連の動作を繰り返し行うこと
により矩形波状クロック信号を断続して出力する。
On the other hand, at an input level higher than the threshold level, the P-channel MOSFET 105 becomes non-conductive and the N-channel MOSFET 106 becomes conductive. Therefore, the output Vout outputs the ground voltage 0 V via the N-channel MOSFET 106. By repeating this series of operations, the rectangular waveform clock signal is intermittently output.

【0006】そして一般的に、上記スレッシュホールド
レベルの近傍では、インバータ回路を構成するPチャン
ネル型MOSFET105とNチャンネル型MOSFE
T106とが同時に動作する為、両FETに同時に貫通
電流が流れ、この貫通電流が大電流になるに従い発振回
路の消費電流が増加することとなる。そこで、上記イン
バータ圧電発振回路100においては、上記抵抗108
及び抵抗109を備えることにより上記貫通電流の増加
を抑圧し、その結果、低消費電流化を実現している。
In general, near the threshold level, a P-channel MOSFET 105 and an N-channel MOSFET constituting an inverter circuit are provided.
Since T106 and T106 operate at the same time, a through current flows through both FETs at the same time, and as the through current increases, the consumption current of the oscillation circuit increases. Therefore, in the inverter piezoelectric oscillation circuit 100, the resistance 108
By providing the resistor 109 and the resistor 109, the increase in the through current is suppressed, and as a result, low current consumption is realized.

【0007】[0007]

【本発明が解決しようとする課題】しかしながら、上記
のような構成のインバータ圧電発振回路100は、上記
抵抗108及び抵抗109が発振ループに対して負荷と
なる為、出力信号レベルの低下と共に、発振増幅回路の
ループゲインが低下し、十分な発振条件が得られないば
かりではなく、最悪の場合では発振動作が停止してしま
うという問題が生じていた。
However, in the inverter piezoelectric oscillation circuit 100 having the above-described configuration, since the resistors 108 and 109 act as loads on the oscillation loop, the output signal level decreases and the oscillation occurs. Not only did the loop gain of the amplifier circuit decrease, and sufficient oscillation conditions could not be obtained, but in the worst case, the oscillation operation stopped.

【0008】本発明はインバータ回路を用いた圧電発振
回路の上記諸問題を解決することによって低消費電流発
振回路を用いた圧電発振回路を提供することを目的とし
ている。
It is an object of the present invention to provide a piezoelectric oscillation circuit using a low-current-consumption oscillation circuit by solving the above-mentioned problems of a piezoelectric oscillation circuit using an inverter circuit.

【0009】[0009]

【課題を解決するための手段】上記課題を解決する為に
本発明に係わる請求項1記載の発明は、インバータ回路
と圧電振動子とを備えたインバータ圧電発振回路に於い
て、前記インバータ回路が、Pチャンネル型MOSFE
TのゲートとNチャンネル型MOSFETのゲートとを
接続し第一の入力端子とすると共に、前記Pチャンネル
型MOSFETのドレインと前記Nチャンネル型MOS
FETのドレインとを少なくとも2つの抵抗素子を直列
に接続した直列抵抗回路を介して接続し、該直列抵抗回
路の接続点を出力端子とすると共に、該端子と前記Nチ
ャンネル型MOSFETのゲートとを抵抗素子を介して
接続し、前記Nチャンネル型MOSFETのドレインを
第二の入力端とし、該FETのソースを接地し、前記P
チャンネル型MOSFETのソースにプラス電源を供給
するよう構成されたものであり、前記インバータの第一
と第二の入力端間に前記圧電振動子を接続し、該圧電振
動子の両端と接地との間にそれぞれ第一、及び、第二の
容量素子を接続すると共に、前記Pチャンネル型MOS
FETのドレインと前記第二の入力端との間に第三の容
量素子を、又、前記Pチャンネル型MOSFETのドレ
インとアースとの間に第四の容量素子を接続したことを
特徴としている。
According to a first aspect of the present invention, there is provided an inverter piezoelectric oscillation circuit having an inverter circuit and a piezoelectric vibrator. , P-channel type MOSFE
The gate of T and the gate of the N-channel MOSFET are connected to serve as a first input terminal, and the drain of the P-channel MOSFET and the N-channel MOSFET are connected.
The drain of the FET is connected via a series resistance circuit in which at least two resistance elements are connected in series, and a connection point of the series resistance circuit is used as an output terminal, and the terminal and the gate of the N-channel MOSFET are connected. Connected via a resistance element, the drain of the N-channel MOSFET as a second input terminal, the source of the FET grounded,
It is configured to supply a positive power supply to the source of the channel type MOSFET. The piezoelectric vibrator is connected between first and second input terminals of the inverter, and both ends of the piezoelectric vibrator are connected to ground. A first and a second capacitance element are connected therebetween, and the P-channel MOS
A third capacitance element is connected between the drain of the FET and the second input terminal, and a fourth capacitance element is connected between the drain of the P-channel MOSFET and the ground.

【0010】請求項2記載の発明は、インバータ回路と
圧電振動子とを備えたインバータ圧電発振回路に於い
て、前記インバータ回路が、Pチャンネル型MOSFE
TのゲートとNチャンネル型MOSFETのゲートとを
接続し第一の入力端子とすると共に、前記Pチャンネル
型MOSFETのドレインと前記Nチャンネル型MOS
FETのドレインとを少なくとも2つの抵抗素子を直列
に接続した直列抵抗回路を介して接続し、該直列抵抗回
路の接続点を出力端子とすると共に、該端子と前記Pチ
ャンネル型MOSFETのゲートとを抵抗素子を介して
接続し、前記Pチャンネル型MOSFETのドレインを
第二の入力端とし、該FETのソースを接地し、前記N
チャンネル型MOSFETのソースにマイナス電源を供
給するよう構成されたものであり、前記インバータの第
一と第二の入力端間に前記圧電振動子を接続し、該圧電
振動子の両端と接地との間にそれぞれ第一、及び、第二
の容量素子を接続すると共に、前記Nチャンネル型MO
SFETのドレインと前記第二の入力端との間に第三の
容量素子を、又、前記Nチャンネル型MOSFETのド
レインとアースとの間に第四の容量素子を接続したこと
を特徴としている。
According to a second aspect of the present invention, there is provided an inverter piezoelectric oscillation circuit including an inverter circuit and a piezoelectric vibrator, wherein the inverter circuit is a P-channel type MOSFET.
The gate of T and the gate of the N-channel MOSFET are connected to serve as a first input terminal, and the drain of the P-channel MOSFET and the N-channel MOSFET are connected.
The drain of the FET is connected via a series resistance circuit in which at least two resistance elements are connected in series, and a connection point of the series resistance circuit is used as an output terminal, and the terminal and the gate of the P-channel MOSFET are connected. Connected via a resistance element, the drain of the P-channel MOSFET as a second input terminal, the source of the FET grounded,
It is configured to supply a minus power to the source of the channel type MOSFET. The piezoelectric vibrator is connected between the first and second input terminals of the inverter, and both ends of the piezoelectric vibrator are connected to the ground. The first and second capacitive elements are connected between them, and the N-channel type MO is connected.
A third capacitor is connected between the drain of the SFET and the second input terminal, and a fourth capacitor is connected between the drain of the N-channel MOSFET and ground.

【0011】[0011]

【本発明の実施の形態】以下、図示した実施例に基づい
て本発明を詳細に説明する。図1は本発明に基づくイン
バータ圧電発振回路の一実施例を示すものである。同図
に示すインバータ圧電発振回路1は、インバータ回路2
と、水晶振動子3の両端子の各々と接地との間に挿入接
続される負荷容量4、5とを備えたものである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on illustrated embodiments. FIG. 1 shows an embodiment of an inverter piezoelectric oscillation circuit according to the present invention. The inverter piezoelectric oscillation circuit 1 shown in FIG.
And load capacitors 4 and 5 inserted and connected between each of the terminals of the crystal unit 3 and the ground.

【0012】インバータ回路2は、Pチャンネル型MO
SFET6のドレインとNチャンネル型MOSFET7
のドレインとを例えば抵抗値が等しい2つの抵抗8、9
の直列回路を介して接続すると共に、両MOSFETの
ゲート同士を接続し、更に、この接続中点と先の直列回
路の接続中点とを抵抗10を介して接続し、Pチャンネ
ル型MOSFET6のソースに電源Vccを、Nチャン
ネル型MOSFET7のソースに接地を接続するよう構
成したものである。
The inverter circuit 2 has a P-channel type MO.
Drain of SFET 6 and N-channel MOSFET 7
Are connected to, for example, two resistors 8 and 9 having the same resistance value.
, The gates of both MOSFETs are connected to each other, and the midpoint of this connection and the midpoint of the previous series circuit are connected via a resistor 10. The power supply Vcc is connected to the ground of the source of the N-channel MOSFET 7.

【0013】そしてインバータ水晶発振回路1は、上記
両MOSFETのゲートに水晶振動子3の一方の端子を
接続すると共に、水晶振動子3の他方の端子とNチャン
ネル型MOSFET7のドレインとを接続し、更に、P
チャンネル型MOSFET6のドレインと接地とをコン
デンサ11を介して接続すると共に、このドレインと先
の水晶振動子3の他方の端子とをコンデンサ12を介し
て接続するよう構成したものである。このように構成し
たインバータ圧電発振回路1は、入力信号レベルがスレ
ッシュホールドレベルであるとき、Pチャンネル型MO
SFET6及びNチャンネル型MOSFET7が共に動
作する為に発生する貫通電流の増加が、抵抗8及び抵抗
9を通過することにより抑圧されるように機能する。
The inverter crystal oscillator circuit 1 connects one terminal of the crystal oscillator 3 to the gates of the two MOSFETs, and connects the other terminal of the crystal oscillator 3 to the drain of the N-channel MOSFET 7. Further, P
The drain of the channel type MOSFET 6 is connected to the ground via a capacitor 11, and the drain is connected to the other terminal of the crystal unit 3 via a capacitor 12. When the input signal level is at the threshold level, the inverter piezoelectric oscillation circuit 1 thus configured
The SFET 6 and the N-channel MOSFET 7 function so that an increase in the through current generated due to the operation of both the SFET 6 and the N-channel MOSFET 7 is suppressed by passing through the resistors 8 and 9.

【0014】更に、インバータ水晶発振回路1は、交流
信号に対しては抵抗8及び抵抗9を介さずコンデンサ
5、11、12を介して発振ループに帰還される為、帰
還される信号レベルの損失が少なくなる。これに伴い発
振ループゲインの低下が抑えられる為、安定した発振動
作を持続することが可能である。
Further, since the inverter crystal oscillation circuit 1 feeds back the AC signal to the oscillation loop via the capacitors 5, 11, and 12 without passing through the resistors 8 and 9, the loss of the signal level fed back is lost. Is reduced. Accordingly, a decrease in the oscillation loop gain is suppressed, so that a stable oscillation operation can be maintained.

【0015】図2は本発明に基づくインバータ水晶発振
回路の他の実施例を示すものである。同図に示すインバ
ータ水晶発振回路の特徴とする点は、図1に示すインバ
ータ水晶発振回路のPチャンネル型MOSFETとNチ
ャンネル型MOSFETとを入れ替え、更に、Nチャン
ネル型MOSFET7のソースに電源Vccのマイナス
端を接続するよう構成したものである。
FIG. 2 shows another embodiment of the inverter crystal oscillation circuit according to the present invention. The feature of the inverter crystal oscillation circuit shown in FIG. 5 is that the P-channel MOSFET and the N-channel MOSFET of the inverter crystal oscillation circuit shown in FIG. It is configured to connect the ends.

【0016】このような構成のインバータ水晶発振器で
あっても上記にて説明した図1のインバータ水晶発振器
の機能と同等の機能が得られることは明らかである。
尚、圧電振動子として水晶振動子を用いて本発明を説明
したが、本発明はこれに限定されるものではなく、あら
ゆる圧電振動子を用いた発振器に適用しても構わない。
更に、抵抗8及び抵抗9を同一抵抗値として説明したが
本発明はこれに限定されるものでなく、他の回路条件及
び、必要とする出力波形の条件に基づいて抵抗8及び抵
抗9の値を適宜設定したものであっても良いことはいう
までもない。
It is clear that even with the inverter crystal oscillator having such a configuration, a function equivalent to the function of the inverter crystal oscillator of FIG. 1 described above can be obtained.
Although the present invention has been described using a quartz oscillator as the piezoelectric vibrator, the present invention is not limited to this, and may be applied to any oscillator using a piezoelectric vibrator.
Furthermore, the resistance 8 and the resistance 9 have been described as having the same resistance value, but the present invention is not limited to this, and the values of the resistance 8 and the resistance 9 are determined based on other circuit conditions and the required output waveform conditions. Needless to say, it may be set as appropriate.

【0017】[0017]

【発明の効果】以上説明したように本発明に基づくイン
バータ圧電発振回路は、Pチャンネル型MOSFETの
ドレインとNチャンネル型MOSFETとの間に貫通電
流の増加を抑圧する為の抵抗回路を挿入接続すると共
に、前記Pチャンネル型MOSFETのドレインと前記
水晶振動子の他の一方の端子とをコンデンサを介し接続
したことを特徴とすることにより、上記抵抗回路による
ループ信号レベルの低下が生じない為、発振回路のルー
プゲインを低下防ぎ安定な発振動作を維持しすると共
に、低消費電流化を実現することが可能であるという効
果を奏する。
As described above, in the inverter piezoelectric oscillation circuit according to the present invention, the resistance circuit for suppressing the increase of the through current is inserted and connected between the drain of the P-channel MOSFET and the N-channel MOSFET. In addition, the drain of the P-channel MOSFET and the other terminal of the crystal unit are connected via a capacitor, so that the lowering of the loop signal level due to the resistor circuit does not occur. It is possible to prevent the loop gain of the circuit from lowering, to maintain a stable oscillation operation, and to reduce the current consumption.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に基づくインバータ圧電発振回路の一実
施例を示すものである。
FIG. 1 shows an embodiment of an inverter piezoelectric oscillation circuit according to the present invention.

【図2】本発明に基づくインバータ圧電発振回路の一実
施例を示すものである。
FIG. 2 shows an embodiment of an inverter piezoelectric oscillation circuit according to the present invention.

【図3】従来のインバータ圧電発振回路を示すものであ
る。 1、100インバータ水晶発振回路、 2、101インバータ回路、 3、102水晶振動子、 4、5、11、12、103、104コンデンサ、 6、105Pチャンネル型MOSFET、 7、106Nチャンネル型MOSFET、 8、9、10、107、108、109抵抗
FIG. 3 shows a conventional inverter piezoelectric oscillation circuit. 1, 100 inverter crystal oscillation circuit, 2, 101 inverter circuit, 3, 102 crystal oscillator, 4, 5, 11, 12, 103, 104 capacitor, 6, 105 P-channel MOSFET, 7, 106 N-channel MOSFET, 8, 9,10,107,108,109 resistance

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】インバータ回路と圧電振動子とを備えたイ
ンバータ圧電発振回路に於いて、前記インバータ回路
が、Pチャンネル型MOSFETのゲートとNチャンネ
ル型MOSFETのゲートとを接続し第一の入力端子と
すると共に、前記Pチャンネル型MOSFETのドレイ
ンと前記Nチャンネル型MOSFETのドレインとを少
なくとも2つの抵抗素子を直列に接続した直列抵抗回路
を介して接続し、該直列抵抗回路の接続点を出力端子と
すると共に、該端子と前記Nチャンネル型MOSFET
のゲートとを抵抗素子を介して接続し、前記Nチャンネ
ル型MOSFETのドレインを第二の入力端とし、該F
ETのソースを接地し、前記Pチャンネル型MOSFE
Tのソースにプラス電源を供給するよう構成されたもの
であり、前記インバータの第一と第二の入力端間に前記
圧電振動子を接続し、該圧電振動子の両端と接地との間
にそれぞれ第一、及び、第二の容量素子を接続すると共
に、前記Pチャンネル型MOSFETのドレインと前記
第二の入力端との間に第三の容量素子を、又、前記Pチ
ャンネル型MOSFETのドレインとアースとの間に第
四の容量素子を接続したことを特徴とするインバータ圧
電発振回路。
1. An inverter piezoelectric oscillation circuit comprising an inverter circuit and a piezoelectric vibrator, wherein the inverter circuit connects a gate of a P-channel MOSFET and a gate of an N-channel MOSFET and has a first input terminal. And a drain of the P-channel MOSFET and a drain of the N-channel MOSFET are connected via a series resistance circuit in which at least two resistance elements are connected in series, and a connection point of the series resistance circuit is connected to an output terminal. And the terminal and the N-channel MOSFET
And the drain of the N-channel MOSFET is used as a second input terminal.
The source of ET is grounded, and the P-channel MOSFET
T is configured to supply a positive power supply to the source, and the piezoelectric vibrator is connected between the first and second input terminals of the inverter, and between both ends of the piezoelectric vibrator and ground. A first capacitor and a second capacitor are connected, respectively, a third capacitor is connected between the drain of the P-channel MOSFET and the second input terminal, and a drain of the P-channel MOSFET is connected. An inverter piezoelectric oscillation circuit characterized in that a fourth capacitive element is connected between the inverter and a ground.
【請求項2】インバータ回路と圧電振動子とを備えたイ
ンバータ圧電発振回路に於いて、前記インバータ回路
が、Pチャンネル型MOSFETのゲートとNチャンネ
ル型MOSFETのゲートとを接続し第一の入力端子と
すると共に、前記Pチャンネル型MOSFETのドレイ
ンと前記Nチャンネル型MOSFETのドレインとを少
なくとも2つの抵抗素子を直列に接続した直列抵抗回路
を介して接続し、該直列抵抗回路の接続点を出力端子と
すると共に、該端子と前記Pチャンネル型MOSFET
のゲートとを抵抗素子を介して接続し、前記Pチャンネ
ル型MOSFETのドレインを第二の入力端とし、該F
ETのソースを接地し、前記Nチャンネル型MOSFE
Tのソースにマイナス電源を供給するよう構成されたも
のであり、前記インバータの第一と第二の入力端間に前
記圧電振動子を接続し、該圧電振動子の両端と接地との
間にそれぞれ第一、及び、第二の容量素子を接続すると
共に、前記Nチャンネル型MOSFETのドレインと前
記第二の入力端との間に第三の容量素子を、又、前記N
チャンネル型MOSFETのドレインとアースとの間に
第四の容量素子を接続したことを特徴とするインバータ
圧電発振回路。
2. An inverter piezoelectric oscillation circuit comprising an inverter circuit and a piezoelectric vibrator, wherein the inverter circuit connects a gate of a P-channel MOSFET and a gate of an N-channel MOSFET and has a first input terminal. And a drain of the P-channel MOSFET and a drain of the N-channel MOSFET are connected via a series resistance circuit in which at least two resistance elements are connected in series, and a connection point of the series resistance circuit is connected to an output terminal. And the terminal and the P-channel MOSFET
And the drain of the P-channel MOSFET is used as a second input terminal.
The source of ET is grounded, and the N-channel MOSFET
T is configured to supply negative power to the source of the T, the piezoelectric vibrator is connected between the first and second input terminals of the inverter, and between the both ends of the piezoelectric vibrator and ground. The first and second capacitors are connected respectively, and a third capacitor is connected between the drain of the N-channel MOSFET and the second input terminal.
An inverter piezoelectric oscillation circuit, wherein a fourth capacitive element is connected between the drain of the channel type MOSFET and the ground.
JP30186899A 1999-10-25 1999-10-25 Inverter piezoelectric oscillation circuit Pending JP2001127553A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30186899A JP2001127553A (en) 1999-10-25 1999-10-25 Inverter piezoelectric oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30186899A JP2001127553A (en) 1999-10-25 1999-10-25 Inverter piezoelectric oscillation circuit

Publications (1)

Publication Number Publication Date
JP2001127553A true JP2001127553A (en) 2001-05-11

Family

ID=17902130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30186899A Pending JP2001127553A (en) 1999-10-25 1999-10-25 Inverter piezoelectric oscillation circuit

Country Status (1)

Country Link
JP (1) JP2001127553A (en)

Similar Documents

Publication Publication Date Title
TWI387190B (en) Method for regulating an output signal circuit therefor
JPS6259924B2 (en)
US6255885B1 (en) Low voltage transistor biasing
US4961015A (en) MOS current switching circuit
US6424208B1 (en) Switched capacitor filter with integrated voltage multiplier
JP2004312594A (en) Class d amplifier circuit
JP2001127553A (en) Inverter piezoelectric oscillation circuit
JPS59178014A (en) Oscillation circuit
JP3423217B2 (en) Voltage limiting circuit for integrated circuits
JPH01101008A (en) Crystal oscillation circuit
JP2001160721A (en) Power amplifier circuit
JP3052890B2 (en) Voltage controlled oscillator
US5675294A (en) Single pin crystal oscillator circuit
JPH0766609A (en) Impedance matching circuit
JPS5815968B2 (en) oscillation circuit
US6219535B1 (en) Semiconductor amplifier and frequency converter
JPH0194704A (en) Oscillation circuit
JP2832435B2 (en) Cascade connection oscillation circuit
EP1143605B1 (en) An Oscillator circuit
JPS62260409A (en) Buffer amplifier
JPS6034847B2 (en) crystal oscillation circuit
JP3358379B2 (en) CMOS piezoelectric oscillation circuit
JP3155977B2 (en) Oscillation integrated circuit and oscillation circuit
WO1998006171A1 (en) Oscillator comprising a starting circuit
JP2004007036A (en) Two-output type crystal oscillator