【０００１】
【発明の属する技術分野】
本発明は、水晶発振器、特にアナログ信号と共にデジタル信号を出力する２出力タイプの温度補償型水晶発振器に関する。
【０００２】
【従来の技術】
携帯端末等を始めとする無線機器は一般的に内部に基準信号源を有している。携帯電話端末を例に挙げると、ＲＦ回路用のアナログ基準信号及びデジタル回路用の基準クロックがこれに相当する。そして、このアナログ基準信号及び基準クロックの信号源としては一つの温度補償型水晶発振器（ＴＣＸＯ）で兼用することが多い。
【０００３】
例えばＴＣＸＯの出力波形が正弦波に近いアナログ信号の場合、これをＲＦ回路のアナログ基準信号として供給する一方、アナログ信号をバッファ回路を通してデジタル信号に変換し、デジタル回路の基準クロックとして供給している。
近年、小型化の要求から前記バッファ回路を内蔵し、アナログ基準信号及び基準クロックのいずれも出力する２出力型ＴＣＸＯが供給されるようになってきた。
【０００４】
図７は従来の２出力型ＴＣＸＯのブロック図を示したものである。
図７に示すように従来の２出力型ＴＣＸＯは、温度補償回路を有し温度変動が生じても安定した周波数のアナログ信号を出力するＴＣＸＯ部１と、抵抗Ｒ１と抵抗Ｒ２とトランジスタＴｒとを有し前記アナログ信号をデジタル信号に変換するバッファ回路２とを備えた構成となっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、この従来例はバッファ回路２においてトランジスタを使っているため消費電流が大きく省電力化の要求に応えることができなかった。
本発明は上記問題点を解決するためになされたものであって、省電力に優れた２出力型ＴＣＸＯを提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を解決する為に、本発明に係わる２出力型水晶発振器の請求項１記載の発明は、水晶発振回路部と、前記水晶発振回路部が出力するアナログ信号をデジタル信号に変換するバッファ回路とを備えた２出力型水晶発振器であって、前記バッファ回路がＣＭＯＳインバータと、前記ＣＭＯＳインバータの入力に直列接続した第１の抵抗と、前記ＣＭＯＳインバータの入出力間に並列接続した第２の抵抗と、前記第１の抵抗と前記水晶発振回路部のアナログ信号出力との間に挿入したコンデンサとを備え、前記第１の抵抗の抵抗値を１００Ω〜１ｋΩとし、前記第２の抵抗の抵抗値を５００ｋΩ〜１ＭΩとし、前記コンデンサの容量値を１００ｐＦ〜１０００ｐＦとしたものである。
【０００７】
本発明に係わる２出力型水晶発振器の請求項２記載の発明は、水晶発振回路部と、前記水晶発振回路部が出力するアナログ信号をデジタル信号に変換するバッファ回路とを備えた２出力型水晶発振器であって、前記バッファ回路がＣＭＯＳインバータと、前記ＣＭＯＳインバータの入力に直列接続した第１の抵抗と、前記ＣＭＯＳインバータの入出力間に並列接続した第２の抵抗と、前記第１の抵抗と前記水晶発振回路部のアナログ信号出力との間に挿入したコンデンサとを備え、前記第１の抵抗の抵抗値を１ｋΩとし、前記第２の抵抗値を５００ｋΩとし、前記コンデンサの容量値を１０００ｐＦとしたものである。
【０００８】
【発明の実施の形態】
以下、図示した実施例に基づいて本発明を詳細に説明する。
図１は本発明に係わる２出力型ＴＣＸＯのブロック図を示したものである。図１に示した２出力型ＴＣＸＯは、温度補償回路を有し温度変動が生じても安定した周波数のアナログ信号を出力するＴＣＸＯ部１と、前記アナログ信号をデジタル信号に変換するバッファ回路３とで構成されている。
【０００９】
さらに前記バッファ回路３は、前記ＴＣＸＯ部１の出力に一端が接続されているコンデンサＣ１と、ＣＭＯＳインバータ４と、前記コンデンサＣ１と前記ＣＭＯＳインバータ４の入力との間に直列接続された抵抗Ｒ１と、前記ＣＭＯＳインバータ４の入出力間に並列接続された抵抗Ｒ２とを備えている。
【００１０】
ここで、図１に示すバッファ回路３の動作について説明する。
抵抗Ｒ２によってＣＭＯＳインバータ４に負帰還をかけると、ＣＭＯＳインバータ４は利得Ｇ＝Ｒ２／Ｒ１の増幅器として作動することが知られている。よって、ＣＭＯＳインバータ４はＴＣＸＯ部１からコンデンサＣ１を介してアナログ信号が供給されると、これをＧ＝Ｒ２／Ｒ１で決定される利得に応じて増幅する。
【００１１】
ここで、前記利得を十分大きくすると、ＣＭＯＳインバータ４に入力されたアナログ信号（正弦波）はＣＭＯＳインバータ出力において飽和し方形波として出力される。よって、これをデジタル信号出力として供給することができる。
なお、バッファ回路３のコンデンサＣ１は直流防止用であって、ＣＭＯＳインバータ４に抵抗Ｒ２によって帰還をかけたとき、ＣＭＯＳインバータ４の入力に重畳される直流電圧が抵抗Ｒ１を介してＴＣＸＯ部１のアナログ信号出力へ影響しないようにしている。
【００１２】
また、受動素子Ｃ１、Ｒ１、Ｒ２の定数については、以下の観点を十分考慮した上で決定しなければならない。すなわち、周波数特性の観点から言えば、ＣＭＯＳインバータ４の入力には入力容量Ｃｉｎが存在する。このため、抵抗Ｒ１と入力容量Ｃｉｎによってローパスフィルタを形成し、これがバッファ回路として使える上限周波数を制限してしまう。
【００１３】
一方、起動特性の観点から言えば、電源投入後に抵抗Ｒ２を介してＣＭＯＳインバータ４の出力から入力へ直流電圧が印加されるに伴い、抵抗Ｒ１とコンデンサＣ１による充電特性によってＣＭＯＳインバータ４の入力にかかる電圧（バイアス電圧）は序々に立ち上がり、電源電圧の約１／２のところで安定する。
従って、ＣＭＯＳインバータ４の入力のバイアス電圧が安定するまでは、デジタル信号出力としてパルスデューティ比が変動する等、出力が不安定な状態となるので起動特性も十分考慮しなければならない。
【００１４】
また、アイソレーション特性の観点から言うと、デジタル信号出力がアナログ信号出力へ影響を与えないように抵抗Ｒ１の値を大きくするように考慮しなければならない。さらに各特性毎に最適値を求めても、所望の各特性が複雑に影響し合うため、全ての特性を考慮した最適値を得るのが困難であった。
本発明者らは起動特性及び周波数特性を最適化したバッファ回路が実現し得ることを初めて見出したのである。
【００１５】
図１においてＴＣＸＯ部１のアナログ出力電圧を１Ｖｐ−ｐとして、周波数特性及び起動特性をシミュレーションした。以下その結果について説明する。
図２はバッファ回路３において、ＣＭＯＳインバータ４の入力容量Ｃｉｎと抵抗Ｒ１で形成されるローパスフィルタの周波数特性をシミュレーションした結果を示したものである。なお、入力容量Ｃｉｎとしては５ｐＦを一般的な値として設定した。図２のシミュレーション結果が示すように、使用周波数を１０ＭＨｚ〜３０ＭＨｚにするとＲ１を１ｋΩ以下に設定することが望ましいことが分かった。
ここで、アイソレーション特性を考慮するとＲ１は大きくするのが望ましいのでＲ１＝１ｋΩが最適値といえる。
【００１６】
次に、バッファ回路３の利得特性のシミュレーション結果について説明する。図３はバッファ回路３において、ＣＭＯＳインバータ４の入出力特性（利得特性）についてシミュレーションした結果を示したものである。
シミュレーション回路を図４に示す。なお、シミュレーション条件としては、Ｒ１＝１ｋΩ、Ｃ１＝１ｎＦ（１０００ｐＦ）とし、Ｒ２の抵抗値を１ｋΩ〜１ＭΩまで変化させた設定としている。
【００１７】
図３に示したシミュレーション結果と、携帯電話に用いるＴＣＸＯの一般的な発振周波数１０〜３０ＭＨｚにおいて利得を十分確保することを考慮すると、Ｒ２は１００ｋΩ以上にすることが望ましいことが分かった。
【００１８】
次にバッファ回路３の起動特性についてシミュレーションした結果を説明する。
図４はシミュレーションに用いた回路を示すブロック図であり、図５に起動特性のシミュレーション結果を示す。シミュレーション条件はＶｓ＝１Ｖｐ−ｐ、Ｒ１＝１ｋΩ、Ｒ２＝１ＭΩとし、Ｃ１の値を１０ｐＦ〜１ｎＦ（１０００ｐＦ）まで変化させた場合を設定している。
【００１９】
図５において、（ａ）はＣＭＯＳインバータ４における入力バイアス電圧Ｖａの電源起動時の変化を示したものであり、（ｂ）はそのときのＣＭＯＳインバータ４の出力信号（デジタル信号出力）の変化を示したものである。
シミュレーション結果から、Ｃ１＝１ｎＦ（１０００ｐＦ）にすると入力バイアス電圧Ｖａは電源が起動してから約１．５ｍｓｅｃで安定することを確認した。
ここで、ＣＭＯＳインバータ４の電源電圧は３．３Ｖに設定しているので前記入力バイアス電圧Ｖａは電源電圧の約１／２の電圧（約１．６Ｖ）で安定する。
【００２０】
一方、携帯端末の例では省電力を図る目的で、起動時間の短縮化が要求されている。（要求値は一般的に２ｍｅｃ以下）
よって、図５のシミュレーション結果においても前記要求を満足できるが、起動時間に設計マージンを持たせるため、Ｒ２の値を５００ｋΩとした例についてシミュレーションした。図６にその結果を示す。
【００２１】
図６のシミュレーション結果が示すように、Ｃ１＝１ｎＦとしたときのＣＭＯＳインバータ４の入力バイアス電圧Ｖａの起動時間が約１．５ｍｓｅｃから約０．７ｍｓｅｃに短縮され、それに伴いＣＭＯＳインバータ４のデジタル出力信号の起動時間も短縮されることが確認された。
【００２２】
以上、図２〜図６で示した全てのシミュレーション結果を総合すると、Ｒ１＝１００Ω〜１ｋΩ、Ｒ２＝５００ｋΩ〜１ＭΩ、Ｃ１＝１００ｐＦ〜１ｎＦの範囲内で各定数を選択すれば良いことが分かった。なお、Ｅ２４系列で定数を選択する場合、Ｒ１＝１ｋΩ、Ｒ２＝５１０ｋΩ、Ｃ１＝１ｎＦの組み合わせが最も望ましいが、Ｒ２を直列接続（３００ｋΩ＋２００ｋΩ等）、或いは並列接続（１ＭΩ／／１ＭΩ）で構成してもよい。
【００２３】
以上説明した本発明の実施例においては、バッファ回路にＣＭＯＳインバータを用いる構成としたが、本発明にあってはこれに限らず、ＮＡＮＤ型のＣＭＯＳをインバータとして用いた構成であってもよいし、あるいはＮＯＲ型のＣＭＯＳであってもよい。使用する周波数に応じて入力容量の最も小さいＣＭＯＳを選択するとよいであろう。また、本発明はＴＣＸＯに限定するものではなく、どのような水晶発振器でも２出力型水晶発振器とすることが可能である。
【００２４】
【発明の効果】
本発明は２出力型のＴＣＸＯにおいて、前記ＴＣＸＯがＣＭＯＳインバータバッファ回路を備えると共に、該バッファ回路の周波数特性及び起動特性を最適化したので、省電力に優れた２出力型ＴＣＸＯを提供する上で著効を奏す。
【００２５】
【図面の簡単な説明】
【図１】本発明に係る２出力型水晶発振器の実施例を示したブロック図
【図２】ＣＭＯＳバッファ回路の入力周波数特性のシミュレーション結果
【図３】ＣＭＯＳインバータの利得特性のシミュレーション結果
【図４】ＣＭＯＳバッファ回路のシミュレーション回路
【図５】ＣＭＯＳバッファ回路の起動特性のシミュレーション結果
【図６】ＣＭＯＳバッファ回路の起動特性のシミュレーション結果
【図７】従来の２出力型水晶発振器のブロック図
【符号の説明】
１…ＴＣＸＯ部
２、３…バッファ回路
４…ＣＭＯＳインバータ
Ｃ１…コンデンサ
Ｒ１、Ｒ２…抵抗
Ｔｒ…トランジスタ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a crystal oscillator, and more particularly to a two-output type temperature-compensated crystal oscillator that outputs a digital signal together with an analog signal.
[0002]
[Prior art]
A wireless device such as a portable terminal generally has a reference signal source inside. Taking a mobile phone terminal as an example, an analog reference signal for an RF circuit and a reference clock for a digital circuit correspond to this. A single temperature-compensated crystal oscillator (TCXO) is often used as a signal source for the analog reference signal and the reference clock.
[0003]
For example, when the output waveform of the TCXO is an analog signal close to a sine wave, this is supplied as an analog reference signal of an RF circuit, while the analog signal is converted into a digital signal through a buffer circuit and supplied as a reference clock of the digital circuit. .
In recent years, due to the demand for miniaturization, a two-output TCXO that incorporates the buffer circuit and outputs both an analog reference signal and a reference clock has been supplied.
[0004]
FIG. 7 is a block diagram of a conventional two-output TCXO.
As shown in FIG. 7, the conventional two-output TCXO includes a TCXO unit 1 having a temperature compensation circuit and outputting an analog signal having a stable frequency even when a temperature change occurs, a resistor R1, a resistor R2, and a transistor Tr. And a buffer circuit 2 for converting the analog signal into a digital signal.
[0005]
[Problems to be solved by the invention]
However, in this conventional example, since transistors are used in the buffer circuit 2, the current consumption is large and it is not possible to meet the demand for power saving.
The present invention has been made to solve the above problems, and has as its object to provide a two-output TCXO excellent in power saving.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, a two-output type crystal oscillator according to the present invention is characterized in that a crystal oscillation circuit section and a buffer circuit for converting an analog signal output by the crystal oscillation circuit section into a digital signal. Wherein the buffer circuit is a CMOS inverter, a first resistor connected in series to an input of the CMOS inverter, and a second resistor connected in parallel between the input and output of the CMOS inverter. A resistor inserted between the first resistor and the analog signal output of the crystal oscillation circuit unit, wherein the resistance of the first resistor is 100Ω to 1 kΩ, and the resistance of the second resistor is The value is 500 kΩ to 1 MΩ, and the capacitance value of the capacitor is 100 pF to 1000 pF.
[0007]
According to a second aspect of the present invention, there is provided a two-output type crystal oscillator comprising: a crystal oscillation circuit portion; and a buffer circuit for converting an analog signal output from the crystal oscillation circuit portion into a digital signal. An oscillator, wherein the buffer circuit is a CMOS inverter; a first resistor connected in series to an input of the CMOS inverter; a second resistor connected in parallel between input and output of the CMOS inverter; And a capacitor inserted between the analog signal output of the crystal oscillation circuit unit. The resistance value of the first resistor is 1 kΩ, the second resistance value is 500 kΩ, and the capacitance value of the capacitor is 1000 pF. It is what it was.
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.
FIG. 1 is a block diagram of a two-output TCXO according to the present invention. The two-output TCXO shown in FIG. 1 includes a TCXO unit 1 that has a temperature compensation circuit and outputs an analog signal having a stable frequency even when a temperature change occurs, and a buffer circuit 3 that converts the analog signal into a digital signal. It is composed of
[0009]
The buffer circuit 3 further includes a capacitor C1 having one end connected to the output of the TCXO unit 1, a CMOS inverter 4, and a resistor R1 connected in series between the capacitor C1 and the input of the CMOS inverter 4. And a resistor R2 connected in parallel between the input and output of the CMOS inverter 4.
[0010]
Here, the operation of the buffer circuit 3 shown in FIG. 1 will be described.
It is known that when negative feedback is applied to the CMOS inverter 4 by the resistor R2, the CMOS inverter 4 operates as an amplifier having a gain G = R2 / R1. Therefore, when an analog signal is supplied from the TCXO unit 1 via the capacitor C1, the CMOS inverter 4 amplifies the analog signal according to the gain determined by G = R2 / R1.
[0011]
Here, when the gain is sufficiently increased, the analog signal (sine wave) input to the CMOS inverter 4 is saturated at the output of the CMOS inverter and is output as a square wave. Therefore, this can be supplied as a digital signal output.
The capacitor C1 of the buffer circuit 3 is for preventing DC. When a feedback is applied to the CMOS inverter 4 by the resistor R2, the DC voltage superimposed on the input of the CMOS inverter 4 is supplied to the TCXO unit 1 via the resistor R1. It does not affect the analog signal output.
[0012]
In addition, the constants of the passive elements C1, R1, and R2 must be determined in consideration of the following viewpoints. That is, from the viewpoint of frequency characteristics, the input of the CMOS inverter 4 has an input capacitance Cin. Therefore, a low-pass filter is formed by the resistor R1 and the input capacitance Cin, and this limits the upper limit frequency that can be used as a buffer circuit.
[0013]
On the other hand, from the standpoint of the starting characteristics, as the DC voltage is applied from the output of the CMOS inverter 4 to the input via the resistor R2 after the power is turned on, the charging characteristic of the resistor R1 and the capacitor C1 causes the input to the CMOS inverter 4 to be changed. Such a voltage (bias voltage) gradually rises and stabilizes at about 1/2 of the power supply voltage.
Therefore, until the bias voltage of the input of the CMOS inverter 4 becomes stable, the output becomes unstable, such as the pulse duty ratio fluctuating as a digital signal output. Therefore, the starting characteristics must be sufficiently considered.
[0014]
Further, from the standpoint of isolation characteristics, it is necessary to consider increasing the value of the resistor R1 so that the digital signal output does not affect the analog signal output. Further, even if an optimum value is obtained for each characteristic, it is difficult to obtain an optimum value in consideration of all the characteristics because desired characteristics influence each other in a complicated manner.
The present inventors have found for the first time that a buffer circuit having optimized startup characteristics and frequency characteristics can be realized.
[0015]
In FIG. 1, frequency characteristics and start-up characteristics were simulated with the analog output voltage of the TCXO unit 1 being 1 Vp-p. Hereinafter, the results will be described.
FIG. 2 shows a result of simulating the frequency characteristics of a low-pass filter formed by the input capacitance Cin of the CMOS inverter 4 and the resistor R1 in the buffer circuit 3. In addition, 5 pF was set as a general value as the input capacitance Cin. As shown in the simulation results of FIG. 2, it was found that it is desirable to set R1 to 1 kΩ or less when the operating frequency is 10 MHz to 30 MHz.
Here, considering the isolation characteristics, it is desirable that R1 be large, so that R1 = 1 kΩ is the optimum value.
[0016]
Next, a simulation result of the gain characteristic of the buffer circuit 3 will be described. FIG. 3 shows a simulation result of input / output characteristics (gain characteristics) of the CMOS inverter 4 in the buffer circuit 3.
FIG. 4 shows a simulation circuit. Note that the simulation conditions are such that R1 = 1 kΩ, C1 = 1 nF (1000 pF), and the resistance value of R2 is changed from 1 kΩ to 1 MΩ.
[0017]
In view of the simulation results shown in FIG. 3 and considering that sufficient gain is obtained at a typical oscillation frequency of 10 to 30 MHz of TCXO used for a mobile phone, it is found that R2 is desirably 100 kΩ or more.
[0018]
Next, the result of a simulation of the startup characteristics of the buffer circuit 3 will be described.
FIG. 4 is a block diagram showing a circuit used for the simulation, and FIG. 5 shows a simulation result of the starting characteristic. The simulation conditions are such that Vs = 1 Vp-p, R1 = 1 kΩ, R2 = 1 MΩ, and the value of C1 is changed from 10 pF to 1 nF (1000 pF).
[0019]
5A shows a change in the input bias voltage Va of the CMOS inverter 4 at the time of power supply startup, and FIG. 5B shows a change of the output signal (digital signal output) of the CMOS inverter 4 at that time. It is shown.
From the simulation results, it was confirmed that when C1 = 1 nF (1000 pF), the input bias voltage Va was stabilized in about 1.5 msec after the power supply was started.
Here, since the power supply voltage of the CMOS inverter 4 is set to 3.3 V, the input bias voltage Va is stabilized at a voltage (about 1.6 V) of about 1/2 of the power supply voltage.
[0020]
On the other hand, in the case of a mobile terminal, for the purpose of saving power, a reduction in the startup time is required. (Required value is generally 2 mec or less)
Therefore, the above-mentioned requirement can be satisfied in the simulation result of FIG. 5, but in order to provide a design margin in the start-up time, a simulation was performed for an example in which the value of R2 was 500 kΩ. FIG. 6 shows the result.
[0021]
As shown in the simulation result of FIG. 6, the start-up time of the input bias voltage Va of the CMOS inverter 4 when C1 = 1 nF is reduced from about 1.5 msec to about 0.7 msec. It has been confirmed that the activation time of the signal is also reduced.
[0022]
As described above, when all the simulation results shown in FIGS. 2 to 6 are combined, it is found that each constant should be selected within the range of R1 = 100Ω to 1 kΩ, R2 = 500 kΩ to 1 MΩ, and C1 = 100 pF to 1 nF. . When constants are selected in the E24 series, a combination of R1 = 1 kΩ, R2 = 510 kΩ, and C1 = 1 nF is most desirable. You may.
[0023]
In the embodiment of the present invention described above, a CMOS inverter is used for the buffer circuit. However, the present invention is not limited to this, and a NAND-type CMOS may be used as the inverter. Alternatively, it may be a NOR type CMOS. It would be better to select the CMOS with the smallest input capacitance according to the frequency used. Further, the present invention is not limited to TCXO, and any crystal oscillator can be a two-output crystal oscillator.
[0024]
【The invention's effect】
The present invention provides a two-output TCXO having excellent power saving because the TCXO includes a CMOS inverter buffer circuit and the frequency characteristics and the start-up characteristics of the buffer circuit are optimized. Works well.
[0025]
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a two-output crystal oscillator according to the present invention; FIG. 2 is a simulation result of an input frequency characteristic of a CMOS buffer circuit; FIG. 3 is a simulation result of a gain characteristic of a CMOS inverter; Simulation circuit of CMOS buffer circuit [FIG. 5] Simulation result of startup characteristics of CMOS buffer circuit [FIG. 6] Simulation result of startup characteristics of CMOS buffer circuit [FIG. 7] Block diagram of conventional two-output crystal oscillator Description】
DESCRIPTION OF SYMBOLS 1 ... TCXO part 2, 3 ... Buffer circuit 4 ... CMOS inverter C1 ... Capacitors R1, R2 ... Resistor Tr ... Transistor
