JP2001112247A - インバータゲート制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＧＢ−再起動繰返し時、昇圧用変圧器９の直
流偏磁を抑制する。 【解決手段】 交流電圧をインバータ８で任意周波数の
交流電圧に変換し、昇圧用変圧器で昇圧し、整流器で直
流電圧に変換し負荷に供給し、負荷短絡時にＧＢ指令−
再起動指令を繰り返し発生する加速電源であって、発信
器32から発信されるインバータの任意周波数の基準信号
を第１計数手段33で計数し、この計数値データからイン
バータゲート制御信号を作成出力するインバータ制御系
と、前記発信器から発信される基準信号を計数する第２
計数手段41、ＧＢ入力時に第２計数手段の計数値を保持
し、再起動入力時、保持計数値と第１計数手段の計数値
とを比較し、一致時に再起動タイミングを出力しゲート
制御信号を出力させる再起動位相検出手段42とを備え、
インバータ出力のプラス側およびマイナス側の継続時間
をバランスさせるインバータゲート制御回路である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、核融合加速電源等
に利用されるインバータゲート制御回路に関する。

【０００２】

【従来の技術】この種の加速電源は、負荷である中性子
を加速するための直流電圧源であり、具体的には、図６
に示すように交流電源１の出力電圧から所要の交流電圧
を取り出す第１の電圧変換手段２と、この第１の電圧変
換手段２の出力である交流電圧から負荷３に供給可能な
直流電圧に変換する第２の電圧変換手段４と、第１の電
圧変換手段２を制御するための制御回路２０とが設けら
れている。

【０００３】前記第１の電圧変換手段２は、交流電源１
の出力電圧を所要の電圧に変成するコンバータ用変圧器
５、前記制御回路２０からのゲート制御信号を受けて前
記変圧器５の出力を直流電圧信号に変換するコンバータ
６、このコンバータ６からの直流電圧信号に含むリップ
ルを除去する平滑コンデンサ７およびこの平滑化された
直流電圧信号を前記制御回路２０からのゲート制御信号
に基づいて所要周波数の交流電圧信号に変換するＧＴＯ
等よりなるインバータ８によって構成されている。

【０００４】前記第２の電圧変換手段４は、インバータ
８から出力される交流電圧信号を所要の交流電圧に昇圧
する昇圧用変圧器９およびこの昇圧された交流電圧を直
流電圧に変換して負荷３に供給するダイオード整流器１
０によって構成されている。

【０００５】前記制御回路２０は、コンバータ６の直流
出力電圧を検出する分圧器２１、出力電圧基準設定器２
２、コンバータ用出力電圧基準補正回路２３、この補正
回路２３の補正後の電圧基準を分圧器２１からの検出電
圧で減算する減算器２４、コンバータ用定電圧制御回路
２５およびコンバータ用位相制御回路２６等からなるコ
ンバータ制御系と、ダイオード整流器１０の直流出力電
圧を検出する分圧器２７、前記出力電圧基準設定器２
２、インバータ用出力電圧基準補正回路２８、この補正
回路２８の補正後の電圧基準を分圧器２７からの検出電
圧で減算する減算器２９、ＧＴＯインバータ用定電圧制
御回路３０およびインバータゲート制御回路３１等から
なるインバータ制御系とによって構成されている。

【０００６】ここで、コンバータ用定電圧制御回路２５
は、分圧器２１で分圧されたコンバータ出力の検出電圧
とコンバータ用出力電圧基準補正回路２３の補正後の出
力基準電圧が一致するようにコンバータ６の出力電圧を
制御する機能をもっており、また、ＧＴＯインバータ用
定電圧制御回路３０は、分圧器２７で分圧されたダイオ
ード整流器出力の検出電圧，つまりインバータ８の出力
電圧を昇圧し整流器１０にて変換された直流電圧の分電
圧とインバータ用出力電圧基準補正回路２８の補正後の
出力基準電圧とが一致するようにインバータ８の出力電
圧を制御する機能をもっている。

【０００７】ところで、以上のような加速電源のインバ
ータゲート制御回路３１は、具体的には図７に示すよう
な構成となっている。この制御回路３１は、インバータ
８の基準となる出力周波数信号｛図８（Ａ）参照｝を発
信する発信器３２と、この発信器３２から出力される所
定周波数の基準信号をカウントするカウンタ３３と、こ
のカウンタ３３のカウント値｛同図（Ｂ）参照｝をアド
レスとして三角波を発生するためのデータを出力するＲ
ＯＭ３４とが設けられている。

【０００８】また、インバータゲート制御回路３１は、
前記ＲＯＭ３４から出力されるデータに基づいて同図
（Ｃ）に示すような三角波に変換し出力するＤ／Ａコン
バータ３５と、このコンバータ３５から出力される三角
波とインバータ用定電圧制御回路３０の出力電圧｛同図
（Ｅ）参照｝との大小を比較し、同図（Ｄ）に示すパル
ス信号を出力するコンパレータ３６と、このパルス信号
に基づいてインバータ８を適切に制御するオンオフ信号
を生成するタイミング回路３７と、このタイミング回路
３７からのオンオフ信号に基づいてインバータ８を構成
するサイリスタ群のゲートを動作制御し、かつ、外部か
ら入力されるインバータ起動停止指令（Ｆ）のうち例え
ばインバータ停止であるＧＢ指令を受けたときインバー
タ８の動作を停止させるゲート制御信号（Ｇ）を出力す
るＧＢ回路３８とが設けられている。

【０００９】

【発明が解決しようとする課題】ところで、このような
加速電源では、負荷運転中に負荷３であるイオン源が短
絡した時、停止指令（Ｆ）によって加速電源をＧＢさせ
ることによりイオン源に流入するエネルギーを制限す
る。その結果、イオン源は短絡状態から絶縁状態に復帰
する。その後、再起動を行う。

【００１０】以後、イオン源の短絡時、ＧＢと再起動と
を繰返すが、その結果、インバータ８の交流出力電圧
は、図８に示すようにプラス側、マイナス側或いはゼロ
電圧点に設定される。ここで、ＧＢ時、再起動時のイン
バータ交流出力電圧のプラス側とマイナス側との間で継
続時間にアンバランスが生じると、インバータ８の出力
電圧を昇圧する昇圧用変圧器９では内部磁束が残った状
態となる。

【００１１】その結果、負荷短絡時、ＧＢ後の再起動時
のタイミングによって、インバータ８の出力電圧がプラ
ス側或いはマイナス側の何れかの状態が長く続いたと
き、このインバータ８に接続されている昇圧用変圧器９
の鉄心が飽和し、昇圧用変圧器９に直流電流成分を含ん
だ電流，いわゆる直流偏磁が発生し、これに伴って過電
流が発生する。インバータ８は、その直流過電流を検出
（故障検出）し保護停止する。つまり、インバータ８は
故障検出に伴ってうんてんを継続できなくなる。

【００１２】本発明は上記事情に鑑みてなされたもの
で、負荷短絡時、ＧＢ−再起動の連続繰返しが行われた
場合でも、昇圧用変圧器に直流偏磁が発生しないように
するインバータゲート制御回路を提供することにある。

【００１３】

【課題を解決するための手段】本発明は、上記課題を解
決するために、交流電源の交流電圧を直流電圧に変換す
る第１の直流電圧変換回路と、この変換回路の出力電圧
を任意周波数の交流電圧に変換するインバータと、この
インバータの出力電圧を昇圧する昇圧用変圧器と、この
変圧器の出力電圧を直流電圧に変換して負荷に供給する
第２の直流電圧変換回路とを有し、この負荷の短絡時に
前記インバータのＧＢ指令−再起動指令を繰り返し発生
する加速電源において、発信器から出力される前記イン
バータの前記任意周波数の基準信号を第１計数手段で計
数し、この計数値データから被比較用信号を作成し、こ
の被比較信号と前記第２の直流電圧変換回路の出力信号
および予め定める基準信号の差信号との大小を比較し、
前記インバータのゲート制御信号を出力するインバータ
制御系と、前記発信器から出力される基準信号を位相情
報として計数する第２の計数手段と、前記ＧＢ指令入力
時に前記第２の計数手段の位相情報を保持し、前記再起
動指令が入力されたとき、保持された位相情報と前記第
１の計数手段の計数値データである位相とを比較し、一
致したとき再起動タイミング信号を出力し前記第ゲート
制御信号を出力させる再起動位相検出手段とを有するイ
ンバータ再起動制御系とを備え、前記インバータの出力
信号であるプラス側出力およびマイナス側出力の継続時
間をバランスさせるようにしたインバータゲート制御回
路である。

【００１４】本発明は以上のような手段を講じたことに
より、インバータ制御系は、常時、発信器から出力され
る任意周波数の基準信号を計数し、この計数値データか
ら作成される被比較用信号である例えば三角波信号と、
第２の直流電圧変換回路の出力電圧と予め定める基準電
圧との差信号との大小を比較し、タイミングを取りなが
らインバータのゲートを制御しているが、負荷短絡によ
ってＧＢ指令が入力されると、再起動位相検出手段は、
第２の計数手段の位相情報を保持し、その後、再起動指
令が入力されたとき、保持された位相情報と前記第１の
計数手段の計数値データである位相とを比較し、一致し
たとき再起動タイミング信号を出力しインバータを制御
するので、インバータ出力信号のプラス側出力およびマ
イナス側出力の継続時間をバランスさせることができ、
インバータに接続される昇圧用変圧器の直流偏磁を抑制
でき、これによってインバータを安定に運転させること
ができる。

【００１５】なお、前記再起動位相検出手段としては、
論理回路群、シーケンスコントローラまたはコンピュー
タの何れでも実現できるものであり、処理速度、コス
ト、適用機器等を考慮しつつ選択的に用いれば有効であ
る。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００１７】（第１の実施の形態）図１は本発明に係わ
るインバータゲート制御回路の一実施の形態を示す構成
図である。なお、同図において図６と同一部分には同一
符号を付してその詳しい説明は省略し、以下、特に異な
る部分について説明する。また、本制御回路を適用する
加速電源は、便宜上，図５に示す構成の電源に適用する
ので、ここではその該当部分は図５の説明に譲り、詳し
い説明は省略する。但し、図５は電源の一例であり、イ
ンバータ８、昇圧用変圧器９および直流変換要素１０を
持つ他の電源であっても同様に適用できることは言うま
でもない。

【００１８】このインバータゲート制御回路３１は、前
述した発信器３２、カウンタ３３、ＲＯＭ３４、Ｄ／Ａ
コンバータ３５、コンパレータ３６、タイミング回路３
７、ＧＢ回路３８等をもつインバータ制御系の他に新た
に、インバータ８の出力電圧位相の基準となるカウンタ
３３と同期して減算カウント動作を行う位相検出用カウ
ンタ４１と、両カウンタ３３，４１のカウント値からイ
ンバータＧＢ後の再起動タイミング信号を検出する例え
ばロジック回路で構成される再起動位相検出回路４２と
からなるインバータ再起動制御系が設けられているこの
再起動位相検出回路４２は、負荷短絡後のインバータＧ
Ｂ時のインバータ位相情報を記憶した後、外部から再起
動指令を受けたとき、記憶された位相情報をもとにカウ
ンタ３３のカウント値から昇圧用変圧器９が直流偏磁を
発生しないような再起動時のインバータ位相を見つけ出
し、再起動タイミング信号を出力する機能をもってい
る。

【００１９】具体的には、インバータ起動停止指令
（Ｆ）のうちのＧＢ指令のタイミング信号を受けて位相
検出用カウンタ４１の出力であるインバータ８の位相情
報を保持し出力する桁数に相当する数のラッチ回路４３
と、各桁対応のラッチ回路４３，…から出力される位相
情報とカウンタ３３の各桁から出力されるインバータ８
の位相とが一致するか否かを判断するＸＯＲ回路４４，
…と、最上位桁のＸＯＲ回路４４の出力から位相一致の
信号“０”が出力されたとき、当該一致信号を反転させ
て“１”を出力するＮＯＴ回路４５と、このＮＯＴ回路
４５の出力“１”を受けたとき、ＧＢ時の位相情報とイ
ンバータ８の位相との一致検出タイミング信号を出力す
るＡＮＤ回路４６と、この位相一致検出のタイミング信
号を受けたときインバータ８の再起動タイミング信号を
出力する例えばＲ−Ｓフリップフロップ回路４７とが設
けられている。

【００２０】次に、以上のような制御回路の動作につい
て図２を参照して説明する。

【００２１】通常の負荷運転時、交流電源１を受電して
サイリスタ構成のコンバータ６で直流電圧に変換し、さ
らにリップル除去後にインバータ８に導入する。このイ
ンバータ８は、直流電圧を所要周波数の交流電圧に変換
し、さらに昇圧用変圧器９で所要の交流電圧に昇圧した
後、例えばダイオード整流器１０で所要の直流電圧信号
に変換し負荷３に供給する。

【００２２】以上のような負荷運転時、インバータゲー
ト制御回路３１は、発信器３２から発信される図２
（Ａ）に示すような所要周波数の基準信号をカウンタ３
３でカウントし、そのカウント値｛同図（Ｂ）参照｝に
応じた桁上げ処理を行いながらＲＯＭ３４にアドレスを
与えることにより、既に書き込まれているディジタルデ
ータを読み出してＤ／Ａコンバータ３５に送出し、この
コンバータ３５から同図（Ｃ）に示すような三角波信号
を出力する。

【００２３】ここで、コンパレータ３６は、コンバータ
３５からの三角波信号とインバータ用定電圧制御回路３
０の出力信号｛同図（Ｅ）参照｝との大小を比較し、同
図（Ｄ）に示すパルス信号を出力しタイミング回路３７
に導入する。このタイミング回路３７は、コンパレータ
３５からのパルス信号に基づきインバータ８を適切に制
御するオンオフ信号を生成し、インバータ起動停止指令
（Ｆ）のうちの起動指令を受けているとき、ＧＢ回路３
８を介してゲート制御信号を出力し、インバータ８を構
成するＧＴＯサイリスタ群をゲート制御することによ
り、分圧器２７の検出電圧が補正回路２８による補正後
の出力電圧基準値に等しくなるような制御を実行する。

【００２４】ところで、以上のような加速電源におい
て、運転中に負荷であるイオン源が短絡したとき、ＧＢ
指令（停止指令）に基づいてインバータ８をＧＢさせ、
イオン源に流入するエネルギーを制限する。その後、再
起動を行う。しかし、再度イオン源が短絡すると、ＧＢ
−再起動が繰り返えされるが、そのとき、再起動のタイ
ミングにより、インバータ８から出力される交流出力電
圧のプラス側とマイナス側との継続期間にアンバランス
が発生し、昇圧用変圧器９は直流偏磁となり、直流過電
流が発生する。

【００２５】そこで、昇圧用変圧器９の直流偏磁を抑制
する必要があるが、以下、その直流偏磁の抑制動作につ
いて説明する。

【００２６】発信器３２の出力側には２つのカウンタ３
３，４１が設けられ、そのうちカウンタ３３は、発信器
３２から発生する所定周波数の基準信号を図２（Ｂ）に
示す如くカウントアップしていくが、位相検出用カウン
タ４１は、同図（Ｈ）に示す如く所定値からカウントダ
ウンしていく。この状態においてインバータ起動指令
（Ｆ）によってＧＢ指令が入力されると、図２に示すよ
うにコンパレータ３６の出力によって立ち上がってプラ
ス側となったインバータ８の出力電圧はゼロ電圧に変化
し、また各桁ラッチ回路４３はＧＢ指令入力時の位相検
出用カウンタ４１のカウントダウン値，つまり位相情報
を保持し、カウンタ３３のカウントアップ値，つまりイ
ンバータの位相信号とともにに各桁対応のＸＯＲ回路４
４に入力される。ここで、各桁対応のＸＯＲ回路４４
は、各桁ラッチ回路４３の位相情報とカウンタ３３の出
力であるインバータ８の位相信号とを比較し、両位相が
一致するか否かを判断する。

【００２７】以上の状態において指令（Ｆ）のもとに再
起動指令が入力されると、未だ両位相が一致しない限
り、ＡＮＤ回路４６の出力は“０”レベルであり、Ｒ−
Ｓフリップフロップ回路４７の出力は“０”レベルとな
っている。つまり、再起動が行われない。

【００２８】その後、カウンタ３３のカウント値がラッ
チ回路４３の保持カウント値と同じ値になったとき、つ
まり両位相が一致すると、ＮＯＴ回路４５の出力が
“１”となり、ＡＮＤ回路４６から図２（Ｉ）に示すよ
うな両位相一致検出信号が出力され、フリップフロッピ
回路４７から図２（Ｊ）に示す如く再起動タイミング信
号が出力され、ＧＢ回路２８に与えられる。

【００２９】その結果、インバータ８の出力電圧はマイ
ナス側に変化し、その後、コンパレータ回路３６の出力
変化｛図２（Ｄ）参照｝によってインバータ８の出力電
圧はゼロ電圧となる。つまり、ＧＢ指令時と再起動時に
発生するインバータ８の出力電圧のプラス側とマイナス
側との間の継続時間がバランスし、従来アンバランスに
よって発生していた昇圧用変圧器９の直流偏磁が抑制で
きる。

【００３０】従って、以上のような実施の形態によれ
ば、再起動位相検出回路４２であるロジック回路群によ
り、ＧＢ指令時に保持した位相情報に基づき、再起動指
令時にカウンタ３３の出力からインバータ８の出力電圧
がプラス側とマイナス側において不均一とならない再起
動位相を選択し、再起動を実行するので、負荷であるイ
オン源で頻発する短絡に対してＧＢ−再起動を繰り返し
ても、インバータ８の出力電圧のプラス側とマイナス側
が均一に制御され、昇圧用変圧器９の直流偏磁を発生せ
ずにインバータ８の安定な運転を継続できる。

【００３１】（第２の実施の形態）図３は本発明に係わ
るインバータゲート制御回路の他の実施形態を示す構成
図である。なお、同図において図１，図６，図７と同一
部分には同一符号を付してその詳しい説明は省略し、以
下、特に異なる部分について説明する。

【００３２】この制御回路３１は、再起動位相検出手段
４２として、図１に示すロジック回路に代えてシーケン
スコントローラ５０を設け、ＧＢ指令入力時のインバー
タ位相情報を記憶し、この記憶された位相情報をもとに
再起動時の位相を選択し、再起動タイミング信号を発生
する構成である。

【００３３】このシーケンスコントローラ５０は、信号
（Ｆ）の指令内容に応じた制御信号を出力する制御部５
１と、信号（Ｆ）によるＧＢ指令を受けて制御部５１か
ら発生される書込みアクセスに基づいて位相検出用カウ
ンタ４１の各桁ビットデータであるインバータ位相情報
を記憶する位相情報記憶部５２と、信号（Ｆ）による再
起動指令を受けて制御部５１から発生される比較用制御
信号に基づいて前記位相情報記憶部５２出力である各桁
ビットデータとカウンタ３３の各桁ビットデータとを突
き合わせ比較し、一致したときに起動タイミング信号を
ＧＢ回路２８に送出する比較回路５３とによって構成さ
れている。

【００３４】この制御回路３１の動作に関しては、第１
の実施の形態と同様な手順、つまり図２の動作タイミン
グに基づいて動作するので、ここでは第１の実施形態の
説明に譲るものとする。

【００３５】従って、この実施の形態によれば、負荷短
絡が頻発したとき、ＧＢ−再起動を繰り返すが、ＧＢ指
令を受けて制御部５１が書込み指令を送出し位相情報記
憶部５２に位相検出用カウンタ４１のインバータ位相情
報を記憶させ、その後、再起動指令が入力されたとき、
制御部５１からの比較用制御信号に基づいて比較回路５
３が位相情報記憶部５２出力である位相情報とカウンタ
３３からのインバータ８の位相とを比較し、一致したと
きに起動タイミング信号を発生するので、第１の実施形
態と同様にインバータ８の出力電圧のプラス側とマイナ
ス側とが均一に制御され、昇圧用変圧器９の直流偏磁を
発生せずにインバータの運転を安定に継続できる。

【００３６】（第３の実施の形態）図４は本発明に係わ
るインバータゲート制御回路の更に他の実施形態を示す
構成図である。なお、同図において図１，図３，図６,
図７と同一部分には同一符号を付してその詳しい説明は
省略し、以下、特に異なる部分について説明する。

【００３７】この制御回路３１は、再起動位相検出手段
４２として、図１に示すロジック回路に代えてマイコン
またはパソコン（以下、コンピュータと総称する）６０
を設け、ＧＢ指令入力時のインバータ位相情報を記憶さ
せ、この記憶された位相情報をもとに再起動時の位相を
選択し、再起動タイミング信号を発生する一連の動作を
ソフトウエア的に処理する構成である。

【００３８】このコンピュータ６０は、位相検出用カウ
ンタ４１の各桁ビットデータである位相情報を受け取る
第１のインタフェース６１と、カウンタ３３から出力さ
れるインバータ８の位相を受け取る第２のインタフェー
ス６２と、後記する図５に示す一連の処理手順を規定す
るプログラムメモリ６３と、このメモリ６３のプログラ
ムに従って所定の処理を実行するＣＰＵで構成された位
相検出処理部６４と、位相検出用カウンタ４１の位相情
報を記憶する位相情報記憶部６５と、指令（Ｆ）を取り
込む入力ポート６６と、再起動タイミング信号を出力す
る出力ポート６７とによって構成されている。

【００３９】次に、本発明に係わる制御回路の動作につ
いて説明するが、その動作手順は第１の実施の形態と同
様であるので、その基本的な動作は第１の実施の形態の
説明に譲り、ここでは特に両カウンタ３３，４１の出力
からＧＢ指令および再起動指令後の再起動タイミング信
号を出力する例のみについて図５を参照して説明する。

【００４０】位相検出処理部６４は、動作が開始する
と、メモリ６２のプログラムに従って不要データを削除
したり、所要の初期状態に設定する初期化処理を行った
後（Ｓ１）、入力ポート６６を介してＧＢ指令が入力さ
れた否かを判断する（Ｓ２）。ここで、ＧＢ指令が入力
されたと判断されたとき、位相検出用カウンタ４１の各
桁ビットデータである位相情報を第１のインタフェース
６１を介して取込み、バッファである位相情報記憶部６
５に書込む（Ｓ３）。

【００４１】しかる後、位相検出処理部６４は、入力ポ
ート６６を介して再起動指令が入力されたか否かを判断
し（Ｓ４）、入力されている場合には、位相情報記憶部
６５の位相情報と第２のインタフェース６２を介して取
り込むカウンタ３３の各桁ビットデータである位相とを
比較し、両位相が一致するか否かを調べる（Ｓ５）。

【００４２】ここで、両位相が一致した場合には出力ポ
ート６７を介して再起動タイミング信号を出力し（Ｓ
６）、ＧＢ回路３８に送出する。

【００４３】その結果、図２に示す動作タイミングに示
すように、ＧＢ指令時に保持した位相情報に基づき、再
起動指令時にカウンタ３３の出力からインバータ８の出
力電圧がプラス側とマイナス側で不均一とならない再起
動位相を選択し、再起動タイミング信号を発生するの
で、負荷であるイオン源で頻発する短絡に対してＧＢ−
再起動を繰り返しても、インバータ８の出力電圧のプラ
ス側とマイナス側が均一に制御され、昇圧用変圧器９の
直流偏磁を発生せずにインバータ８,ひいては負荷３の
運転を継続できる。

【００４４】なお、本発明は、上記実施の形態に限定さ
れるものでなく、その要旨を逸脱しない範囲で種々変形
して実施できる。

【００４５】

【発明の効果】以上説明したように本発明によれば、負
荷短絡時、ＧＢ指令−再起動の連続繰返しが行われた場
合でも、昇圧用変圧器に直流偏磁を発生させずにインバ
ータの安定運転を確保することができる。

【図面の簡単な説明】

【図１】 本発明に係るインバータゲート制御回路の一
実施の形態を示す構成図。

【図２】 図１に示すインバータゲート制御回路の動作
タイミングを説明する図。

【図３】 本発明に係るインバータゲート制御回路の他
の実施形態を示す構成図。

【図４】 本発明に係るインバータゲート制御回路の更
に他の実施形態を示す構成図。

【図５】 図４に示す回路の動作を説明するタイムチャ
ート。

【図６】 本発明回路を適用する加速電源の全体構成
図。

【図７】 従来のインバータゲート制御回路の構成図。

【図８】 図７に示すインバータゲート制御回路の動作
タイミングを説明する図。

【符号の説明】

１…交流電源 ３…負荷（イオン源） ６…コンバータ ８…インバータ ９…昇圧用変圧器 １０…ダイオード整流器 ２１，２７…分圧器 ３１…インバータゲート制御回路 ３２…発信器 ３３…カウンタ（第１の計数手段） ４１…位相検出用カウンタ（第２の計数手段） ４２…再起動位相検出回路 ５０…シーケンスコントローラ ６０…コンピュータ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H007 AA17 BB00 CA05 CC32 DB01 DB07 EA02 FA03 FA05 FA13 FA16 GA05 5H730 AA19 AS00 BB21 BB57 CC21 DD06 EE01 FD01 FD11 FF02 FF06 FF09 FG05 XC12 XX03 XX15 XX42

Claims (4)

【特許請求の範囲】
1. 【請求項１】 交流電源の交流電圧を直流電圧に変換す
   る第１の直流電圧変換回路と、この変換回路の出力電圧
   を任意周波数の交流電圧に変換するインバータと、この
   インバータの出力電圧を昇圧する昇圧用変圧器と、この
   変圧器の出力電圧を直流電圧に変換して負荷に供給する
   第２の直流電圧変換回路とを有し、この負荷の短絡時に
   前記インバータのゲートブロック（以下，ＧＢと略称す
   る）指令−再起動指令を繰り返し発生する加速電源にお
   いて、 信号発生源から発生される前記インバータの前記任意周
   波数の基準信号を第１計数手段で計数し、この計数値デ
   ータから被比較用信号を作成し、この被比較信号と前記
   第２の直流電圧変換回路の出力電圧および予め定める基
   準電圧の差信号との大小を比較し、前記インバータのゲ
   ート制御信号を出力するインバータ制御系と、 前記信号発生源から発生される基準信号を位相情報とし
   て計数する第２の計数手段と、前記ＧＢ指令入力時に前
   記第２の計数手段の位相情報を保持し、前記再起動指令
   が入力されたとき、保持された位相情報と前記第１の計
   数手段の計数値データである位相とを比較し、一致した
   とき再起動タイミング信号を出力し前記ゲート制御信号
   を出力させる再起動位相検出手段とを有するインバータ
   再起動制御系とを備え、 前記インバータの出力信号であるプラス側出力およびマ
   イナス側出力の継続時間をバランスさせることを特徴と
   するインバータゲート制御回路。
2. 【請求項２】 再起動位相検出手段は、前記ＧＢ指令を
   受けたとき前記第２の計数手段の出力である位相情報を
   保持する第１の論理回路と、このラッチ回路の位相情報
   と前記第１の計数手段から出力される位相とを比較し両
   位相の一致を検出する第２の論理回路と、前記再起動指
   令を受け、かつ、前記論理回路から位相一致の検出信号
   を受けたとき、再起動タイミング信号を出力する第３の
   論理回路とからなる論理回路群で構成したことを特徴と
   する請求項１記載のインバータゲート制御回路。
3. 【請求項３】 再起動位相検出手段は、前記ＧＢ指令お
   よび前記再起動指令を受けて記憶制御信号および比較用
   制御信号を出力する制御部と、この制御部から記憶制御
   信号を受けたとき前記第２の計数手段の出力である位相
   情報を記憶する位相情報記憶手段と、前記制御部から再
   起動指令を受けたとき前記位相情報記憶手段の位相情報
   と前記第１の計数手段から出力される位相とを比較し一
   致したとき再起動タイミング信号を出力する比較回路と
   を備えたことを特徴とする請求項１記載のインバータゲ
   ート制御回路。
4. 【請求項４】 再起動位相検出手段は、前記ＧＢ指令の
   有無を判断するＧＢ判断手段と、この判断手段によって
   ＧＢ有りと判断されたとき、前記第２の計数手段の出力
   である位相情報を記憶する位相情報記憶手段と、前記再
   起動指令の有無を判断する起動指令有無判断手段と、こ
   の判断手段によって再起動指令有りと判断されたとき前
   記前記位相情報記憶手段の位相情報と前記第１の計数手
   段から出力される位相とを比較し一致したとき再起動タ
   イミング信号を出力する再起動時判断手段とを備えたこ
   とを特徴とする請求項１記載のインバータゲート制御回
   路。