JP2001102975A

JP2001102975A - 等化器及びそれを用いた受信機

Info

Publication number: JP2001102975A
Application number: JP28170199A
Authority: JP
Inventors: Takehiko Kobayashi; 岳彦小林; Nobuo Tsukamoto; 信夫塚本
Original assignee: Hitachi Denshi KK
Current assignee: Hitachi Denshi KK
Priority date: 1999-10-01
Filing date: 1999-10-01
Publication date: 2001-04-13

Abstract

(57)【要約】ディジタル通信において、フェージングと伝搬路の遅延
広がりによる通信品質の劣化を補償することを目的とす
る。【課題】減算器と遅延素子と乗算器からなる帰還形の構
成をとり、当該時点のサンプル値から、１時点前の等化
出力値に係数を乗じたものを減算することにより等化を
行う。【解決手段】本発明によれば、比較的遅延広がりが小さ
い場合に、フェージングに対して優れた追従性を持ち、
遅延広がりによる受信信号の歪みを補償できる、実現の
容易な等化器を有する受信機を構成することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はディジタル通信に使
用する受信機にかかわり、特に受信機の等化器に関する
ものである。

【０００２】

【従来の技術】陸上移動通信においては通常見通し外通
信となることが多い。見通し外通信の場合、受信波は多
くの反射、回折、および散乱を受けた多重波で構成され
る複雑な特性を有するものとなる。これらの多重波が通
る多重伝搬路を構成する各々の伝搬経路は、各々異なっ
た伝搬長を持つため、受信点での到達時間にばらつきが
生じる。このばらつきの度合いを遅延広がり(あるいは
遅延分散)と呼ぶ。通信路間の地理的な条件により遅延
広がりが大きい場合には符号間干渉が生じ、通信品質の
重大な劣化を引き起こす。符号間干渉に対する補償を行
うためには、判定帰還型等化器やビタビ等化器に代表さ
れる等化器を用いる必要がある。

【０００３】以下、従来の等化器の原理について説明す
る。図２は判定帰還型等化器のブロック構成図である。
31はディジタル受信信号を入力する入力端子、32と33は
遅延素子、34-1と34-2は複素乗算器、35は複素加算器、
36は判定器、37は参照信号メモリ、38は切替器、39は誤
差推定器、40はタップ係数更新器、41は等化出力端子、
42は遅延素子32と複素乗算器34-1で構成されているフィ
ードフォワード(FF)部、43は遅延素子33と複素乗算器34
-2で構成されているフィードバック(FB)部、44はFF部42
とFB部43と複素加算器35で構成されている波形等化フィ
ルタである。なお、複素乗算器34-1と34-2は同一の機能
を持つ。

【０００４】図２において、遅延素子33は1シンボルの
伝送間隔時間Tsと等しい遅延時間Tdsを持ち、遅延素子3
2は遅延素子33の遅延時間の整数分の１(通常は２分の１
であり、この例でも２分の１とする)の遅延時間Tdpを持
つ。サンプリング間隔Ts/2（Ts/2=Tdp）でサンプリング
された受信信号は入力端子31に入力され、波形等化フィ
ルタ44のFF部42の遅延素子32に送られ、順次複素乗算器
34-1によってタップ係数（F_-j，F_-j+1，‥‥‥，F_-1，F
₀）との積がとられる。同時に切替器38の出力がFB部43
に送られ、同様に順次複素乗算器34-2によってタップ係
数（B₁，B₂，‥‥‥，B_K）との積がとられる。これらの
乗算の結果は全て複素加算器35に送られて加算され、波
形等化フィルタ44の出力となる。この信号は判定器36お
よび誤差推定器39とに送られ、また同時に等化出力端子
41から取出される。判定器36では、入力信号がどのシン
ボルであるかを判定し、判定結果のシンボルを切替器の
入力Aに送る。

【０００５】ディジタル通信においては、通常同期をと
るなどの目的のために固定のシンボル系列を挿入する。
このシンボル系列は受信側にとっても既知のものであ
り、シンボル系列を参照信号として参照信号メモリ37に
記憶している。切替器38では、通常は判定器36の出力
（入力A）側を選択し、送信シンボルが既知のものであ
る時間だけ参照信号メモリ37の出力（入力B）側を選択
する。この出力は上述のFB部43および誤差推定器39に送
られる。誤差推定器39ではこの信号を基準として波形等
化フィルタ44の出力の誤差を推定しこれをタップ係数更
新器40に送る。タップ係数更新器40では入力される推定
誤差が0に収束するように波形等化フィルタ44の全タッ
プ係数を随時更新する。以上の動作を繰返すと、波形等
化フィルタ44は干渉成分を除去するようにタップ係数が
更新されることになり、等化出力端子41から取出される
信号は遅延広がりによる符号干渉の影響が軽減されたも
のとなる。

【０００６】上述の判定帰還形等化器では、遅延波の遅
延量が大きくなるほど、補償にたくさんのタップ数が必
要である。また更に、遅延波の遅延量が小さい場合で
も、十分な精度で補償を行うためにはある程度のタップ
数が必要である。これは、除去すべき遅延波による干渉
成分を、前後するシンボル成分に係数を乗じた上で合成
して生成するという、判定帰還形等化器の動作原理によ
るものである。

【０００７】なお、タップ係数更新器40では係数更新の
ために適応アルゴリズムが用いられているが、代表的な
ものとして最急勾配法、最小２乗平均(LMS)法、再帰最
小２乗(RLS)法などがある。

【０００８】タップ数の増加はいくつかの弊害の原因と
なる。即ち、移動体無線のような陸上移動通信において
は、無線機の移動に伴うフェージングにより伝搬特性が
短時間に激しく変動する。このとき、タップ係数はこの
変動に追従して更新されなけれなならないが、タップ数
が多ければ多いほど追従性が悪くなり、同時に信号に含
まれる雑音成分の影響が増大する。通常、タップ係数の
更新はシンボル時間（伝送間隔時間Ts）毎に行われるた
め、特に低速伝送の場合にはシンボル時間当たりの変動
が大きくなり、十分な追従性を得ることができない。更
に、タップ数の増加は、処理に必要な演算量の増加を招
く。タップ係数の更新に通常用いられているRLSアルゴ
リズムの演算量はおおむねタップ数の２乗に比例し、実
現が非常に困難である。

【０００９】このような問題は特に狭帯域伝送において
顕著である。狭帯域伝送では伝送速度が低速であるた
め、高速伝送の場合と比較して同じ遅延量であっても性
能の劣化が小さい。ところが、この劣化を補償しようと
した場合、上記の問題により新たな劣化を惹起してしま
い、伝搬条件によっては等化器による改善効果を損なっ
てしまうことがある。

【００１０】

【発明が解決しようとする課題】前述の従来技術には、
遅延波の遅延量が大きくなるほど、また十分な精度で補
償を行うために、タップ数が増大する欠点があった。

【００１１】このため、伝播特性の変動に対して、タッ
プ係数が追従して更新される必要があるが、タップ数が
多いほど追従性が悪化し、同時に信号に含まれる雑音成
分の影響が増大した。

【００１２】特に低速伝送の場合にはシンボル時間当た
りの変動が大きくなり、十分な追従性を得ることは困難
であった。更に、タップ数の増加は演算処理量の増加を
招き、装置の適用が困難であった。

【００１３】本発明の目的は、上記のような欠点を除去
し、伝播特性の変動が激しい場合にも追従する等化器を
提供することにある。

【００１４】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の等化器は、伝送速度に対して比較的小さ
な遅延波成分が存在する場合に、伝搬特性の変動が速い
場合にも伝搬路歪み補償が追従する等化器及び無線機を
実現することにより、上記の問題を解決するものであ
る。

【００１５】

【発明の実施の形態】本発明の一実施例を図１によって
説明する。図１は本発明の等化器の構成を示すブロック
図である。図１において、符号11はディジタル受信信号
を等化器に入力する入力端子、12は減算器、13は乗算
器、14は遅延素子、15は誤差推定器、16はタップ係数更
新器、17は等化出力端子、18は複素減算器12と複素乗算
器13と遅延素子14とで構成された等化フィルタである。

【００１６】図１において、入力端子11にはシンボル間
隔Tsの半分の周期Ts/2でベースバンドの受信信号が入力
され、等化フィルタ18に送られる。その入力信号は、等
化フィルタ18の複素減算器12に入力し、おいて、遅延素
子14により保持されている１サンプル（シンボル間隔Ts
の半分の周期Ts/2）前の複素減算器12の出力に、複素乗
算器13により複素係数aを乗じたものが減算される。こ
の複素減算器12からの出力は、遅延素子14、誤差推定器
15に送られるとともに、等化出力端子17から出力され
る。誤差推定器15では、入力される信号に含まれる誤
差成分を推定しタップ係数更新器16に送る。タップ係数
更新器16は、送られてきた誤差成分が最小となるように
乗算器13における係数aを更新する。

【００１７】以下、本発明による等化器の動作原理を図
３を用いて説明する。図３は説明に用いる伝搬路のモデ
ルを示した図である。図３(a)は伝搬路モデル、図３(b)
は伝搬路モデルのインパルス応答を示す図である。51は
伝搬路モデルの入力端子、52はシンボル間隔時間Tsの半
分の遅延時間を有する遅延素子、53は係数a₀を乗じる複
素乗算器、54は複素加算器、55は伝搬モデルの出力端
子、56は伝搬路モデルのインパルス応答、57は直接波成
分、58は遅延波成分である。図３(b)において、横軸が
示す時間は、先行波の到来時刻を基準としている。ま
た、縦軸が示す振幅は先行波の振幅が“1”になるよう
に規格化している。図３の伝搬路モデルは、直接波が到
達後、Ts/2だけ遅れて直接波に対して振幅が|a₀|、位相
がarg(a₀)だけ変化した遅延波が到達するような伝搬路
を表わしており、このモデルのインパルス応答h(t)は次
の式(1)で記述できる。

【００１８】

【数１】

【００１９】ここで、

【００２０】

【数２】

【００２１】である。したがって、図３の伝搬路モデル
の伝達関数は次の式(3)のようになる。

【００２２】

【数３】

【００２３】即ち、等化器は式(3)であらわされる伝達
関数の逆特性を持てばよい。即ち、

【００２４】

【数４】

【００２５】である。図１に示した本発明による等化器
の伝達関数はこの式(4)のH^-1（jω）そのものであり、
図３で示した伝搬路に対して理想的な等化器となる。

【００２６】本発明による等化器を動作させる場合、係
数a₀を求める必要があり、等化精度は係数a₀の精度に強
く依存する。ただし、係数a₀の推定方法は従来の等化
器で用いられている手法をそのまま適用できる。現実の
遅延時間がTs/2であるとは限らないが、遅延時間がTs/2
以下である場合、係数a₀を適当に定めることによって十
分な精度で近似することができる。

【００２７】本発明の等化器を受信機に適用した一実施
例を図４に示す。図４はディジタル変調方式の受信機の
ブロック構成図である。61はディジタル受信信号を入力
する入力端子、62は直交検波器、63と64はA/D変換器、6
5と66は受信フィルタ、67は位相補償器、68は本発明の
等化器、69は復号器、70は復号出力端子、71は搬送波発
生器、72はクロック再生器である。入力端子61は直交検
波器62に接続し、直交検波器62の同相成分（I成分）出
力はA/D変換器63に接続し、また直交検波器62の直交成
分（Q成分）出力はA/D変換器64に接続する。A/D変換器6
3は受信フィルタ65に接続し、受信フィルタ65は位相補
償器67に接続する。また同様に、A/D変換器64は受信フ
ィルタ66に接続し、受信フィルタ66は位相補償器67に接
続する。位相補償器67のI成分とQ成分はそれぞれ等化器
68に接続し、等化器68のI成分とQ成分はそれぞれ復号器
69に接続し、復号器69の出力は復号出力端子70に接続す
る。また、搬送波発生器71は直交検波器62に接続し、ク
ロック再生器72はA/D変換器63と64に接続する。図４に
おいて、入力端子61より入力される受信信号は、搬送波
発生器71で発生する再生搬送波を用いて直交検波器62に
より直交検波され、ベースバンド信号の同相成分(I成
分)および直交成分(Q成分)となり、各々A/D変換器63と6
4でA/D変換される。変換のタイミングは、クロック再生
器72で作られるが。A/D変換の結果であるサンプル値
は、受信フィルタ65および66で波形整形された後に、再
生搬送波として位相補償器67に送られる。位相補償器67
では、再生搬送波に含まれる周波数オフセットと位相誤
差に起因する絶対位相誤差を取除く。等化器68は本発明
による等化器で、遅延波の成分を除去する。復号器69で
は変調方式に対応した復号を行い、その結果が復号出力
端子70から出力される。

【００２８】次に、図５によって、タップ係数更新の方
法を説明する。図５は本発明による等化器の他の構成例
を示したブロック図である。図５で図１と同一のものに
は同一の番号を付した。その他、80は参照シンボルメモ
リ、81はシンボル判定器、82は切替器、83は複素減算
器、84はスカラ量を乗じる複素乗算器、85は重み係数メ
モリ、86は共役複素演算器、87は複素乗算器、88は積分
器、14´は遅延素子、15´は参照シンボルメモリ80とシ
ンボル判定機81と切替器82と複素減算器83とで構成され
る誤差推定器、16´は複素乗算器84，重み係数メモリ8
5，共役複素演算器86，複素乗算気87で構成されるタッ
プ係数更新器、18´は複素減算器12複素乗算器13遅延素
子14´で構成される等化フィルタである。図５におい
て、タップ係数更新にあたって、始めに誤差信号e_nを推
定する必要がある。ここでは、等化出力端子17から出力
される等化出力y_nと、等化器が出力したい目標信号d_nの
差を複素減算器83により求め、これを誤差信号推定値e_n
とする。目標信号d_nとしては、通常は等化出力y_nをシン
ボル判定器81により硬判定したシンボルを使い、伝送シ
ンボル系列に固定の既知シンボルが含まれている場合
は、参照シンボルメモリ80に格納されているシンボル系
列を用いるように、切替器82を動作させる。誤差信号推
定値e_nは、重み係数メモリ85に格納されている係数wを
乗算器84で乗じ、86で共役がとられた後に複素乗算器87
において、遅延素子14´に残っている値u_n(=y_n-1)との
乗算を行う。この乗算結果は等化器の係数aの補正量を
表わすものとなり、積分器88で逐次積算される。この出
力は推定誤差e_nが小さくなるように更新された係数とな
る。なお、重み係数wは更新される係数の収束速度を決
める要素であり、これを大きくとった場合、収束が速く
なるものの信号に含まれる雑音の影響を受けやすくなる
ため、適切に定める必要がある。

【００２９】

【発明の効果】以上のように、本発明によれば、伝送速
度に対して比較的小さな遅延波が存在し、フェージング
を受けるような伝搬特性の変動が速い環境においても、
これらの伝送歪みを補償する等化器が実現でき、高品質
なディジタル無線通信を可能とする受信機を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明の等化器の一実施例の構成を示すブロ
ック図。

【図２】従来技術における判定帰還形等化器のブロッ
ク構成図。

【図３】小さい遅延波を持つ伝搬路のモデル。

【図４】本発明の受信機の一実施例を示すブロック構
成図。

【図５】本発明による等化器の構成例を示すブロック
図。

【符号の説明】

11：入力端子、 12：複素減算器、 13：複素乗算器、
14，14´：遅延素子、 15，15´：誤差推定器、 1
6，16´：タップ係数更新器、 17：等化出力端子、 1
8，18´：等化フィルタ、 31：入力端子、 32，33：
遅延素子、 34-1，34-2：複素乗算器、 35：複素加算
器、 36：判定器、 37：参照信号メモリ、 38：切替
器、 39：誤差推定器、 40：タップ係数更新器、 4
1：等化出力端子、 42：フィードフォワード(FF)部、
43：フィードバック(FB)部、 44：波形等化フィル
タ、 51：入力端子、 52：遅延素子、 53：複素乗算
器、 54：複素加算器、 55：出力端子、 56：インパ
ルス応答、 57：直接波成分、58：遅延波成分、 61：
入力端子、 62：直交検波器、 63，64：A/D変換器、6
5，66：受信フィルタ、 67：位相補償器、 68：等化
器、 69：復号器、70：復号出力端子、 80：参照シン
ボルメモリ、 81：シンボル判定器、 82：切替器、
83：複素減算器、 84：複素乗算器、 85：重み係数メ
モリ、 86：共役複素演算器、 87：複素乗算器、 8
8：積分器、

Claims

【特許請求の範囲】

【請求項１】ディジタル無線通信に用いる受信機であ
って、伝搬路歪みを補償して復号を行う等化器におい
て、受信信号を入力し、該入力した受信信号を１サンプル時
間遅延する遅延器と、該遅延器からの出力信号に所定値の係数を乗ずる乗算器
と、該乗算器によって乗算された信号成分を前記受信信号か
ら減ずる減算器とを有し、伝搬路歪みを補償することを
特徴とする等化器。
【請求項２】請求項１記載の等化器において、誤差推
定器と係数更新器を設け、前記等化器の出力に含まれる
誤差信号を推定し、前記乗算器で乗じる前記係数の前記
所定値を、該誤差信号が小さくなるように更新すること
を特徴とする等化器。
【請求項３】請求項２記載の等化器において、前記受
信信号の入力と前記減算器と前記遅延素子と前記乗算器
と前記等化器の出力を、シンボル伝送間隔時間の２分の
１の時間ごと動作させ、前記誤差推定器と前記係数更新
器を、シンボル伝送間隔時間ごとに動作させることを特
徴とする等化器。
【請求項４】請求項１〜請求項３記載の等化器の少な
くとも１つを用い、伝送速度と比較して小さな遅延波成
分が存在し伝搬特性の変動が速いする場合にも、伝搬路
歪みの補償が可能なことを特徴とする受信機。