JP2001102821A - 高周波パッケージ - Google Patents
高周波パッケージInfo
- Publication number
- JP2001102821A JP2001102821A JP27601699A JP27601699A JP2001102821A JP 2001102821 A JP2001102821 A JP 2001102821A JP 27601699 A JP27601699 A JP 27601699A JP 27601699 A JP27601699 A JP 27601699A JP 2001102821 A JP2001102821 A JP 2001102821A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- short
- dielectric substrate
- waveguide
- frequency package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電力漏洩が少ない低損失の高周波パッケージ
を実現する。 【解決手段】 誘電体基板２と筐体３により気密に封止
されたキャビティ４の内部には、高周波用半導体素子５
が搭載されており、このキャビティ４の内壁の誘電体基
板２の表面には、ストリップ線路６と、切り込みを設け
た短絡金属層７が形成されている。ストリップ線路６の
一端は、ワイヤリボン８により高周波用半導体素子５と
接続され、他端は短絡金属層７に設けられた切り込みの
内側に配置されている。ストリップ線路６と導波管１と
は整合素子10を介して電磁的に結合され、この整合素子
10の共振作用により、高い電力変換効率が得られてい
る。短絡金属層７、接地金属層９、及び導波管１は、導
通孔12に埋め込まれた金属により、同電位に保たれてお
り、これらの構成により、キャビティ４の内部への電力
の漏洩が少ない、低損失の高周波パッケージが実現され
ている。
を実現する。 【解決手段】 誘電体基板２と筐体３により気密に封止
されたキャビティ４の内部には、高周波用半導体素子５
が搭載されており、このキャビティ４の内壁の誘電体基
板２の表面には、ストリップ線路６と、切り込みを設け
た短絡金属層７が形成されている。ストリップ線路６の
一端は、ワイヤリボン８により高周波用半導体素子５と
接続され、他端は短絡金属層７に設けられた切り込みの
内側に配置されている。ストリップ線路６と導波管１と
は整合素子10を介して電磁的に結合され、この整合素子
10の共振作用により、高い電力変換効率が得られてい
る。短絡金属層７、接地金属層９、及び導波管１は、導
通孔12に埋め込まれた金属により、同電位に保たれてお
り、これらの構成により、キャビティ４の内部への電力
の漏洩が少ない、低損失の高周波パッケージが実現され
ている。
Description
【０００１】
【発明の属する技術分野】本発明は、誘電体基板と筐体
により形成される気密のキャビティの内部に高周波用半
導体素子が搭載され、高い周波数帯の電磁波を伝送する
複数の導波管と直接接続された高周波パッケージに関す
る。
により形成される気密のキャビティの内部に高周波用半
導体素子が搭載され、高い周波数帯の電磁波を伝送する
複数の導波管と直接接続された高周波パッケージに関す
る。
【０００２】
【従来の技術】誘電体基板と筐体により形成される気密
のキャビティの内部に高周波用半導体素子が搭載され、
高い周波数帯の電磁波を伝送する複数の導波管と直接接
続された高周波パッケージとしては、公開特許公報「特
開平１１−１１２２０９：高周波用パッケージおよびそ
の接続構造」に記載されているもの等が一般に知られて
いる。
のキャビティの内部に高周波用半導体素子が搭載され、
高い周波数帯の電磁波を伝送する複数の導波管と直接接
続された高周波パッケージとしては、公開特許公報「特
開平１１−１１２２０９：高周波用パッケージおよびそ
の接続構造」に記載されているもの等が一般に知られて
いる。
【０００３】図１１、図１２、図１３は、それぞれ、上
記の従来技術における高周波パッケージ（以下、符号
「Ａ１０１」で示す。）の模式的な鉛直断面図、Ｈ−
Ｈ’水平断面図、及びＩ−Ｉ’水平断面図である。
記の従来技術における高周波パッケージ（以下、符号
「Ａ１０１」で示す。）の模式的な鉛直断面図、Ｈ−
Ｈ’水平断面図、及びＩ−Ｉ’水平断面図である。
【０００４】導波管１０１と直接接続されている高周波
パッケージＡ１０１には、誘電体基板１０２と筐体１０
３により形成されたキャビティ１０４内部に高周波用半
導体素子１０５が実装搭載され、キャビティ１０４内部
は気密に封止されている。キャビティ１０４内部の誘電
体基板１０２の表面には、ストリップ線路１０６が形成
されている。ストリップ線路１０６の一端は、ワイヤリ
ボン１０７により、高周波用半導体素子１０５と接続さ
れており、他端は、開放終端されている。誘電体基板１
０２の裏面には、スロット１０８が設けられた接地金属
層１０９が形成されている。
パッケージＡ１０１には、誘電体基板１０２と筐体１０
３により形成されたキャビティ１０４内部に高周波用半
導体素子１０５が実装搭載され、キャビティ１０４内部
は気密に封止されている。キャビティ１０４内部の誘電
体基板１０２の表面には、ストリップ線路１０６が形成
されている。ストリップ線路１０６の一端は、ワイヤリ
ボン１０７により、高周波用半導体素子１０５と接続さ
れており、他端は、開放終端されている。誘電体基板１
０２の裏面には、スロット１０８が設けられた接地金属
層１０９が形成されている。
【０００５】従来の高周波パッケージ接続構造では、ス
トリップ線路と導波管が、スロットを介して電磁的に結
合している。電磁結合接続では、通常、高い電力変換効
率を得るために共振作用を利用する。従来の高周波パッ
ケージ接続構造では、スロットが共振している。スロッ
トの長さを使用波長の１／２近傍の値に設定することに
より、使用周波数を決定する。
トリップ線路と導波管が、スロットを介して電磁的に結
合している。電磁結合接続では、通常、高い電力変換効
率を得るために共振作用を利用する。従来の高周波パッ
ケージ接続構造では、スロットが共振している。スロッ
トの長さを使用波長の１／２近傍の値に設定することに
より、使用周波数を決定する。
【０００６】また、インピーダンス整合をとるために、
スロットからストリップ線路開放終端部までの長さを制
御し、スロットを設けた位置でストリップ線路の磁界が
最大となるように、その長さを使用波長の１／４近傍の
値に設定する。
スロットからストリップ線路開放終端部までの長さを制
御し、スロットを設けた位置でストリップ線路の磁界が
最大となるように、その長さを使用波長の１／４近傍の
値に設定する。
【０００７】
【発明が解決しようとする課題】従来の高周波パッケー
ジでは、上記の接続構造により、スロット（共振部）か
らキャビティ内部に電力が漏洩してしまい、導波管との
接続箇所におけるエネルギー損失が大きくなってしまう
という問題があった。
ジでは、上記の接続構造により、スロット（共振部）か
らキャビティ内部に電力が漏洩してしまい、導波管との
接続箇所におけるエネルギー損失が大きくなってしまう
という問題があった。
【０００８】本発明は、上記の課題を解決するために成
されたものであり、その目的は、導波管との接続箇所に
おける共振部からキャビティ内部への電力の漏洩が少な
い、低損失の高周波パッケージを提供することである。
されたものであり、その目的は、導波管との接続箇所に
おける共振部からキャビティ内部への電力の漏洩が少な
い、低損失の高周波パッケージを提供することである。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
めには、以下の手段が有効である。即ち、第１の手段
は、誘電体基板と筐体により形成されるキャビティの内
部に高周波用半導体素子が搭載され、複数の導波管と直
接接続された高周波パッケージにおいて、キャビティの
内壁の誘電体基板の表面（おもてめん）に、切り込みを
入れた短絡金属層と、一端が高周波用半導体素子と接続
され他端が短絡金属層の切り込みの内側に短絡金属層と
離して配置されたストリップ線路とを備え、この誘電体
基板の裏面に、導波管の導体断面に略合致する接地金属
層を備え、上記の短絡金属層と一定距離離れた導波管内
又は導波管開口部に短絡金属層と略平行に配置された整
合素子を備え、ストリップ線路と整合素子とを互いに接
近して配置することにより、ストリップ線路と整合素子
とを互いに電磁的に結合することである。
めには、以下の手段が有効である。即ち、第１の手段
は、誘電体基板と筐体により形成されるキャビティの内
部に高周波用半導体素子が搭載され、複数の導波管と直
接接続された高周波パッケージにおいて、キャビティの
内壁の誘電体基板の表面（おもてめん）に、切り込みを
入れた短絡金属層と、一端が高周波用半導体素子と接続
され他端が短絡金属層の切り込みの内側に短絡金属層と
離して配置されたストリップ線路とを備え、この誘電体
基板の裏面に、導波管の導体断面に略合致する接地金属
層を備え、上記の短絡金属層と一定距離離れた導波管内
又は導波管開口部に短絡金属層と略平行に配置された整
合素子を備え、ストリップ線路と整合素子とを互いに接
近して配置することにより、ストリップ線路と整合素子
とを互いに電磁的に結合することである。
【００１０】また、第２の手段は、上記の第１の手段に
おいて、誘電体基板と整合素子との間に第２誘電体基板
を備えることである。
おいて、誘電体基板と整合素子との間に第２誘電体基板
を備えることである。
【００１１】また、第３の手段は、上記の第１又は第２
の手段において、少なくとも１つ以上の短絡金属層に、
ストリップ線路が配置される切り込みを複数備えること
である。
の手段において、少なくとも１つ以上の短絡金属層に、
ストリップ線路が配置される切り込みを複数備えること
である。
【００１２】更に、第４の手段は、上記の第１乃至第３
の何れか１つの手段において、誘電体基板に短絡金属層
と導波管とを電気的に接続するためのスルーホールを設
けることである。以上の手段により、前記の課題を解決
することができる。
の何れか１つの手段において、誘電体基板に短絡金属層
と導波管とを電気的に接続するためのスルーホールを設
けることである。以上の手段により、前記の課題を解決
することができる。
【００１３】
【作用及び発明の効果】本発明の手段によれば、共振部
を構成する整合素子は、短絡金属層と導波管により遮蔽
されるため、整合素子からキャビティ内部への電力漏洩
を十分に抑制することができる。また、誘電体基板に短
絡金属層と導波管とを電気的に接続するためのスルーホ
ールを設け、ここに金属等の導体を埋め込めば、両者を
同電位に保つことができるため、この電力漏洩は、より
確実に防止することができる。
を構成する整合素子は、短絡金属層と導波管により遮蔽
されるため、整合素子からキャビティ内部への電力漏洩
を十分に抑制することができる。また、誘電体基板に短
絡金属層と導波管とを電気的に接続するためのスルーホ
ールを設け、ここに金属等の導体を埋め込めば、両者を
同電位に保つことができるため、この電力漏洩は、より
確実に防止することができる。
【００１４】また、本発明の手段によれば、ストリップ
線路の開放終端部と切り込みを入れた短絡金属層との間
に生じるクリアランスの大きさを共振長（１／２波長）
よりも十分小さくすることができる。これにより、この
クリアランスからキャビティ内部への電力漏洩を殆ど解
消することが可能となる。
線路の開放終端部と切り込みを入れた短絡金属層との間
に生じるクリアランスの大きさを共振長（１／２波長）
よりも十分小さくすることができる。これにより、この
クリアランスからキャビティ内部への電力漏洩を殆ど解
消することが可能となる。
【００１５】これらの作用により、本発明の手段によれ
ば、導波管との接続箇所における共振部（整合素子）か
らキャビティ内部への電力の漏洩が少ない、低損失の高
周波パッケージを実現することが可能となる。
ば、導波管との接続箇所における共振部（整合素子）か
らキャビティ内部への電力の漏洩が少ない、低損失の高
周波パッケージを実現することが可能となる。
【００１６】また、本発明の接地金属層により、ストリ
ップ線路が付設されている誘電体基板と導波管とを容
易、かつ、確実に密着固定することが可能となる。その
ため、電力損失の少ない高周波パッケージを実現するこ
とができる。
ップ線路が付設されている誘電体基板と導波管とを容
易、かつ、確実に密着固定することが可能となる。その
ため、電力損失の少ない高周波パッケージを実現するこ
とができる。
【００１７】また、本発明の手段によれば、ストリップ
線路の導波管に対する挿入長でインピーダンス整合を図
ることができ、更に、整合素子の大きさや、ストリップ
線路との間隔により伝送・変換される周波数帯域を決定
することができる。
線路の導波管に対する挿入長でインピーダンス整合を図
ることができ、更に、整合素子の大きさや、ストリップ
線路との間隔により伝送・変換される周波数帯域を決定
することができる。
【００１８】例えば、導波管断面形状の長手方向におけ
る整合素子の幅が広いと、周波数帯域の幅も広くなり、
整合素子のこれと垂直方向の幅は、遮断周波数を決め
る。また、整合素子のストリップ線路との間隔（間に介
在する誘電体基板の厚さ）が狭いと周波数帯域の幅が狭
くなり、この間隔を広くすると周波数帯域の幅も広くな
る。したがって、これらのパラメータを適切に調整する
ことにより、所望の周波数で損失の少ない高周波パッケ
ージを実現することが可能となる。
る整合素子の幅が広いと、周波数帯域の幅も広くなり、
整合素子のこれと垂直方向の幅は、遮断周波数を決め
る。また、整合素子のストリップ線路との間隔（間に介
在する誘電体基板の厚さ）が狭いと周波数帯域の幅が狭
くなり、この間隔を広くすると周波数帯域の幅も広くな
る。したがって、これらのパラメータを適切に調整する
ことにより、所望の周波数で損失の少ない高周波パッケ
ージを実現することが可能となる。
【００１９】
【発明の実施の形態】以下、本発明を具体的な実施例に
基づいて説明する。 （第１実施例）図１、図２、図３に、それぞれ本第１実
施例における高周波パッケージＡ１１の模式的な鉛直断
面図、Ａ−Ａ’水平断面図、及び、Ｂ−Ｂ’水平断面図
を示す。
基づいて説明する。 （第１実施例）図１、図２、図３に、それぞれ本第１実
施例における高周波パッケージＡ１１の模式的な鉛直断
面図、Ａ−Ａ’水平断面図、及び、Ｂ−Ｂ’水平断面図
を示す。
【００２０】導波管１と直接接続されている高周波パッ
ケージＡ１１には、誘電体基板２と筐体３により形成さ
れたキャビティ４の内部に、高周波用半導体素子５が搭
載されており、このキャビティ４は気密に封止されてい
る。キャビティ４の内壁の誘電体基板２の表面（おもて
めん）には、ストリップ線路６と、略中央まで切り込み
を設けた短絡金属層７が形成されている。
ケージＡ１１には、誘電体基板２と筐体３により形成さ
れたキャビティ４の内部に、高周波用半導体素子５が搭
載されており、このキャビティ４は気密に封止されてい
る。キャビティ４の内壁の誘電体基板２の表面（おもて
めん）には、ストリップ線路６と、略中央まで切り込み
を設けた短絡金属層７が形成されている。
【００２１】ストリップ線路６の一端は、ワイヤリボン
８により高周波用半導体素子５と接続されており、他端
は短絡金属層７に設けられた切り込みの内側に短絡金属
層７に接しない様に配置されている。誘電体基板２の裏
面には、接地金属層９が形成されており、この接地金属
層９の形状は、導波管１の開口部の断面形状と略合同と
なっている。
８により高周波用半導体素子５と接続されており、他端
は短絡金属層７に設けられた切り込みの内側に短絡金属
層７に接しない様に配置されている。誘電体基板２の裏
面には、接地金属層９が形成されており、この接地金属
層９の形状は、導波管１の開口部の断面形状と略合同と
なっている。
【００２２】導波管１の開口部には、短絡金属層７から
一定距離（誘電体基板２の厚み分だけ）離して、この短
絡金属層７と略平行に整合素子１０が設けられている。
即ち、整合素子１０は、誘電体基板２の裏面に直接形成
されている。短絡金属層７、接地金属層９、及び導波管
１は、誘電体基板２に設けられたスルーホール１１に埋
め込まれた金属により、同電位に保たれている。
一定距離（誘電体基板２の厚み分だけ）離して、この短
絡金属層７と略平行に整合素子１０が設けられている。
即ち、整合素子１０は、誘電体基板２の裏面に直接形成
されている。短絡金属層７、接地金属層９、及び導波管
１は、誘電体基板２に設けられたスルーホール１１に埋
め込まれた金属により、同電位に保たれている。
【００２３】これらの構造により、ストリップ線路６と
導波管１とは、整合素子１０を介して電磁的に結合され
ており、この整合素子１０の共振作用により、高い電力
変換効率が得られている。
導波管１とは、整合素子１０を介して電磁的に結合され
ており、この整合素子１０の共振作用により、高い電力
変換効率が得られている。
【００２４】整合素子１０の一辺の長さを使用する電磁
波の波長（誘電体基板内伝播波長）の略１／２に設定す
ることにより、使用する電磁波の周波数を決定すること
ができる。また、ストリップ線路６の上記の切り込みに
対する挿入長を調整することによりインピーダンス整合
を図ることができる。
波の波長（誘電体基板内伝播波長）の略１／２に設定す
ることにより、使用する電磁波の周波数を決定すること
ができる。また、ストリップ線路６の上記の切り込みに
対する挿入長を調整することによりインピーダンス整合
を図ることができる。
【００２５】本高周波パッケージＡ１１の共振部を構成
する整合素子１０は、短絡金属層７と導波管１により遮
蔽されているため、整合素子１０からキャビティ４の内
部への電力漏洩は十分に抑制されている。また、誘電体
基板２に短絡金属層７と導波管１とを電気的に接続する
ためのスルーホール１１を設け、ここに金属を埋め込ん
で、両者を同電位に保っているため、この電力漏洩は、
より確実に防止されている。
する整合素子１０は、短絡金属層７と導波管１により遮
蔽されているため、整合素子１０からキャビティ４の内
部への電力漏洩は十分に抑制されている。また、誘電体
基板２に短絡金属層７と導波管１とを電気的に接続する
ためのスルーホール１１を設け、ここに金属を埋め込ん
で、両者を同電位に保っているため、この電力漏洩は、
より確実に防止されている。
【００２６】また、本高周波パッケージＡ１１において
は、ストリップ線路６の開放終端部と切り込みを入れた
短絡金属層７との間に生じるクリアランスの大きさを共
振長（１／２波長）よりも十分小さくしているため、こ
のクリアランスからキャビティ４の内部へ漏洩する電力
は殆ど解消されている。
は、ストリップ線路６の開放終端部と切り込みを入れた
短絡金属層７との間に生じるクリアランスの大きさを共
振長（１／２波長）よりも十分小さくしているため、こ
のクリアランスからキャビティ４の内部へ漏洩する電力
は殆ど解消されている。
【００２７】即ち、本発明の手段に基づくこれらの作用
により、本高周波パッケージＡ１１においては、導波管
１との接続箇所における共振部（整合素子１０）からキ
ャビティ４の内部への電力の漏洩が少ない、低損失の高
周波パッケージが実現されている。
により、本高周波パッケージＡ１１においては、導波管
１との接続箇所における共振部（整合素子１０）からキ
ャビティ４の内部への電力の漏洩が少ない、低損失の高
周波パッケージが実現されている。
【００２８】（第２実施例）図４、図５、図６、図７
に、それぞれ本第２実施例における高周波パッケージＡ
３１の模式的な鉛直断面図、Ｃ−Ｃ’水平断面図、Ｄ−
Ｄ’水平断面図、及び、Ｅ−Ｅ’水平断面図を示す。
に、それぞれ本第２実施例における高周波パッケージＡ
３１の模式的な鉛直断面図、Ｃ−Ｃ’水平断面図、Ｄ−
Ｄ’水平断面図、及び、Ｅ−Ｅ’水平断面図を示す。
【００２９】導波管３１と直接接続されている高周波パ
ッケージＡ３１には、誘電体基板３２と筐体３３により
形成されたキャビティ３４の内部に、高周波用半導体素
子３５が搭載されており、このキャビティ３４は気密に
封止されている。キャビティ３４の内壁の誘電体基板３
２の表面（おもてめん）には、ストリップ線路３６と、
略中央まで切り込みを設けた短絡金属層３７とが形成さ
れている。
ッケージＡ３１には、誘電体基板３２と筐体３３により
形成されたキャビティ３４の内部に、高周波用半導体素
子３５が搭載されており、このキャビティ３４は気密に
封止されている。キャビティ３４の内壁の誘電体基板３
２の表面（おもてめん）には、ストリップ線路３６と、
略中央まで切り込みを設けた短絡金属層３７とが形成さ
れている。
【００３０】ストリップ線路３６の一端は、ワイヤリボ
ン３８により高周波用半導体素子３５と接続されてお
り、他端は短絡金属層３７に設けられた切り込みの内側
に短絡金属層３７に接しない様に配置されている。誘電
体基板３２の裏面には、接地金属層３９が形成されてお
り、この接地金属層３９の形状は、導波管３１の開口部
の断面形状と略合同となっている。
ン３８により高周波用半導体素子３５と接続されてお
り、他端は短絡金属層３７に設けられた切り込みの内側
に短絡金属層３７に接しない様に配置されている。誘電
体基板３２の裏面には、接地金属層３９が形成されてお
り、この接地金属層３９の形状は、導波管３１の開口部
の断面形状と略合同となっている。
【００３１】導波管３１の内側には、短絡金属層３７か
ら一定距離離して、この短絡金属層３７と略平行に整合
素子４０が設けられている。誘電体基板３２とこの整合
素子４０との間には、整合素子４０を支持する第２誘電
体基板４２が介在している。短絡金属層３７、接地金属
層３９、及び導波管３１は、誘電体基板３２に設けられ
たスルーホール４１に埋め込まれた金属により、同電位
に保たれている。
ら一定距離離して、この短絡金属層３７と略平行に整合
素子４０が設けられている。誘電体基板３２とこの整合
素子４０との間には、整合素子４０を支持する第２誘電
体基板４２が介在している。短絡金属層３７、接地金属
層３９、及び導波管３１は、誘電体基板３２に設けられ
たスルーホール４１に埋め込まれた金属により、同電位
に保たれている。
【００３２】高周波パッケージＡ３１の構成とすれば、
整合素子と短絡金属層との間隔を広くできるため、伝送
・変換される周波数帯域を実施例１に比べ、さらに広く
することが可能となる。
整合素子と短絡金属層との間隔を広くできるため、伝送
・変換される周波数帯域を実施例１に比べ、さらに広く
することが可能となる。
【００３３】（第３実施例）図８、図９、図１０に、そ
れぞれ本第３実施例における高周波パッケージＡ５１の
模式的な鉛直断面図、Ｆ−Ｆ’水平断面図、及びＧ−
Ｇ’水平断面図を示す。本高周波パッケージＡ５１は、
ストリップ線路５６の先端が配置される切り込みを複数
（二つ）有する短絡金属層５７′を備えているところが
特徴である。
れぞれ本第３実施例における高周波パッケージＡ５１の
模式的な鉛直断面図、Ｆ−Ｆ’水平断面図、及びＧ−
Ｇ’水平断面図を示す。本高周波パッケージＡ５１は、
ストリップ線路５６の先端が配置される切り込みを複数
（二つ）有する短絡金属層５７′を備えているところが
特徴である。
【００３４】しかしながら、切り込みを複数有する短絡
金属層５７′を備えている点、及び、高周波用半導体素
子、短絡金属層、整合素子、ストリップ線路等の各構成
要素の個数がそれぞれ異なっている点を除けば、本高周
波パッケージＡ５１の基本的な構造は、第１実施例の高
周波パッケージＡ１１と同等であり、本高周波パッケー
ジＡ５１の符号５１〜６１の各構成要素は、第１実施例
の高周波パッケージＡ１１の符号１〜１１の各構成要素
に各々対応している。
金属層５７′を備えている点、及び、高周波用半導体素
子、短絡金属層、整合素子、ストリップ線路等の各構成
要素の個数がそれぞれ異なっている点を除けば、本高周
波パッケージＡ５１の基本的な構造は、第１実施例の高
周波パッケージＡ１１と同等であり、本高周波パッケー
ジＡ５１の符号５１〜６１の各構成要素は、第１実施例
の高周波パッケージＡ１１の符号１〜１１の各構成要素
に各々対応している。
【００３５】この様に、高周波パッケージを構成するこ
とによっても、本発明の手段に基づいた本発明の作用・
効果を第１実施例の高周波パッケージＡ１１と同様に得
ることができる。
とによっても、本発明の手段に基づいた本発明の作用・
効果を第１実施例の高周波パッケージＡ１１と同様に得
ることができる。
【００３６】尚、上記の各実施例においては、接地金属
層は、導波管の開口部の形状（導波管の断面形状）と略
合同に形成されているが、接地金属層は、更に導波管の
内側方向に広がって形成されていても良い。即ち、接地
金属層の形状は、接地金属層と整合素子との間隔が一定
以上に保たれており、導波管の開口部の断面領域を含ん
でいれば任意である。
層は、導波管の開口部の形状（導波管の断面形状）と略
合同に形成されているが、接地金属層は、更に導波管の
内側方向に広がって形成されていても良い。即ち、接地
金属層の形状は、接地金属層と整合素子との間隔が一定
以上に保たれており、導波管の開口部の断面領域を含ん
でいれば任意である。
【００３７】また、上記の実施例において、整合素子
は、長方形であったが、整合素子の形状には、特に制約
はなく、正方形、円形、楕円形、リング形状などでも良
い。
は、長方形であったが、整合素子の形状には、特に制約
はなく、正方形、円形、楕円形、リング形状などでも良
い。
【００３８】また、上記の各実施例においては、特に言
及しなかったが、導波管の内部には、誘電体等を充填し
ても良い。
及しなかったが、導波管の内部には、誘電体等を充填し
ても良い。
【図１】本発明の第１実施例における高周波パッケージ
Ａ１１の模式的な鉛直断面図。
Ａ１１の模式的な鉛直断面図。
【図２】本発明の第１実施例における高周波パッケージ
Ａ１１の模式的なＡ−Ａ’水平断面図。
Ａ１１の模式的なＡ−Ａ’水平断面図。
【図３】本発明の第１実施例における高周波パッケージ
Ａ１１の模式的なＢ−Ｂ’水平断面図。
Ａ１１の模式的なＢ−Ｂ’水平断面図。
【図４】本発明の第２実施例における高周波パッケージ
Ａ３１の模式的な鉛直断面図。
Ａ３１の模式的な鉛直断面図。
【図５】本発明の第２実施例における高周波パッケージ
Ａ３１の模式的なＣ−Ｃ’水平断面図。
Ａ３１の模式的なＣ−Ｃ’水平断面図。
【図６】本発明の第２実施例における高周波パッケージ
Ａ３１の模式的なＤ−Ｄ’水平断面図。
Ａ３１の模式的なＤ−Ｄ’水平断面図。
【図７】本発明の第２実施例における高周波パッケージ
Ａ３１の模式的なＥ−Ｅ’水平断面図。
Ａ３１の模式的なＥ−Ｅ’水平断面図。
【図８】本発明の第３実施例における高周波パッケージ
Ａ５１の模式的な鉛直断面図。
Ａ５１の模式的な鉛直断面図。
【図９】本発明の第３実施例における高周波パッケージ
Ａ５１の模式的なＦ−Ｆ’水平断面図。
Ａ５１の模式的なＦ−Ｆ’水平断面図。
【図１０】本発明の第３実施例における高周波パッケー
ジＡ５１の模式的なＧ−Ｇ’水平断面図。
ジＡ５１の模式的なＧ−Ｇ’水平断面図。
【図１１】従来技術における高周波パッケージＡ１０１
の模式的な鉛直断面図。
の模式的な鉛直断面図。
【図１２】従来技術における高周波パッケージＡ１０１
の模式的なＨ−Ｈ’水平断面図。
の模式的なＨ−Ｈ’水平断面図。
【図１３】従来技術における高周波パッケージＡ１０１
の模式的なＩ−Ｉ’水平断面図。
の模式的なＩ−Ｉ’水平断面図。
Ａ１ … 高周波パッケージ １ … 導波管 ２ … 誘電体基板 ３ … 筐体 ４ … キャビティの内部 ５ … 高周波用半導体素子 ６ … ストリップ線路 ７ … 短絡金属層 ８ … ワイヤリボン ９ … 接地金属層 １０ … 整合素子 １１ … スルーホール
Claims (4)
- 【請求項１】 誘電体基板と筐体により形成されるキャ
ビティの内部に高周波用半導体素子が搭載され、複数の
導波管と直接接続された高周波パッケージであって、前
記キャビティの内壁の前記誘電体基板の表面に、 切り込みを入れた短絡金属層と、 一端が前記高周波用半導体素子と接続され、他端が前記
切り込みの内側に前記短絡金属層と離して配置されたス
トリップ線路とを備え、前記誘電体基板の裏面に、 前記導波管の導体断面に略合致する接地金属層を備え、
前記短絡金属層と一定距離離れた、前記導波管内又は前
記導波管開口部に、 前記短絡金属層と略平行に配置された整合素子を備え、
前記ストリップ線路と前記整合素子とが互いに接近して
配置されることにより、前記ストリップ線路と前記整合
素子とが互いに電磁的に結合されていることを特徴とす
る高周波パッケージ。 - 【請求項２】 前記誘電体基板と前記整合素子との間
に、 第２誘電体基板を備えたことを特徴とする請求項１に記
載の高周波パッケージ。 - 【請求項３】 少なくとも１つ以上の前記短絡金属層
は、前記ストリップ線路が配置される前記切り込みを複
数備えていることを特徴とする請求項１又は請求項２に
記載の高周波パッケージ。 - 【請求項４】 前記誘電体基板は、前記短絡金属層と前
記導波管とを電気的に接続するためのスルーホールを有
することを特徴とする請求項１乃至請求項３のいずれか
１項に記載の高周波パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27601699A JP2001102821A (ja) | 1999-09-29 | 1999-09-29 | 高周波パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27601699A JP2001102821A (ja) | 1999-09-29 | 1999-09-29 | 高周波パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001102821A true JP2001102821A (ja) | 2001-04-13 |
Family
ID=17563622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27601699A Pending JP2001102821A (ja) | 1999-09-29 | 1999-09-29 | 高周波パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001102821A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279519A (ja) * | 2005-03-29 | 2006-10-12 | Honda Elesys Co Ltd | 高周波線路−導波管変換器 |
| JP2010273029A (ja) * | 2009-05-20 | 2010-12-02 | Nec Corp | 半導体装置 |
| JP2016178571A (ja) * | 2015-03-23 | 2016-10-06 | 日本無線株式会社 | 導波管／伝送線路変換器 |
-
1999
- 1999-09-29 JP JP27601699A patent/JP2001102821A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279519A (ja) * | 2005-03-29 | 2006-10-12 | Honda Elesys Co Ltd | 高周波線路−導波管変換器 |
| JP4503476B2 (ja) * | 2005-03-29 | 2010-07-14 | 株式会社ホンダエレシス | 高周波線路−導波管変換器 |
| JP2010273029A (ja) * | 2009-05-20 | 2010-12-02 | Nec Corp | 半導体装置 |
| JP2016178571A (ja) * | 2015-03-23 | 2016-10-06 | 日本無線株式会社 | 導波管／伝送線路変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3346752B2 (ja) | 高周波パッケージ | |
| JP4133747B2 (ja) | 誘電体導波管の入出力結合構造 | |
| JP3828438B2 (ja) | 導波管／マイクロストリップ線路変換器 | |
| US7199680B2 (en) | RF module using mode converting structure having short-circuiting waveguides and connecting windows | |
| US20020101299A1 (en) | Line transition device between dielectric waveguide and waveguide, and oscillator, and transmitter using the same | |
| US20040085151A1 (en) | RF module and mode converting structure and method | |
| KR20000061886A (ko) | 전압제어발진기의 위상잡음 감소용 공동공진기 | |
| JP4519086B2 (ja) | パッチアンテナおよび高周波デバイス | |
| JP2928154B2 (ja) | 導波管−マイクロストリップ線路変換器 | |
| JPH09321501A (ja) | 多層高周波回路基板 | |
| US11394100B2 (en) | High-frequency connection structure for connecting a coaxial line to a planar line using adhesion layers | |
| JP2001102821A (ja) | 高周波パッケージ | |
| JP4601573B2 (ja) | 導波管変換器 | |
| JPH07202520A (ja) | マイクロ波回路 | |
| JP4167187B2 (ja) | フィルタ | |
| JP3988498B2 (ja) | 導波管フィルタ | |
| JP3959544B2 (ja) | マイクロストリップ線路−導波管変換器 | |
| JP2000174515A (ja) | コプレーナウェーブガイド−導波管変換装置 | |
| JPH11239006A (ja) | 誘電体フィルタ | |
| JP4038285B2 (ja) | 高周波集積回路用パッケージ | |
| CN114050407B (zh) | 波导模式激励结构、方法及其应用 | |
| JP2019201390A (ja) | 伝送線路およびコネクタ | |
| JP4551541B2 (ja) | ガンダイオード発振器 | |
| JP2842058B2 (ja) | 進行波管 | |
| JPH09167902A (ja) | 誘電体フィルタ |