JP2001102559A - 不揮発性メモリを用いた光−電気変換装置、およびこれを利用した画像装置 - Google Patents
不揮発性メモリを用いた光−電気変換装置、およびこれを利用した画像装置Info
- Publication number
- JP2001102559A JP2001102559A JP28194699A JP28194699A JP2001102559A JP 2001102559 A JP2001102559 A JP 2001102559A JP 28194699 A JP28194699 A JP 28194699A JP 28194699 A JP28194699 A JP 28194699A JP 2001102559 A JP2001102559 A JP 2001102559A
- Authority
- JP
- Japan
- Prior art keywords
- image
- light
- state
- electrons
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 48
- 230000000694 effects Effects 0.000 claims abstract description 8
- 230000004044 response Effects 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 15
- 230000010287 polarization Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 8
- 238000003384 imaging method Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 7
- 239000010410 layer Substances 0.000 description 5
- 230000005641 tunneling Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101150000715 DA18 gene Proteins 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Image-Pickup Tubes, Image-Amplification Tubes, And Storage Tubes (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】撮像、画像記憶および画像表示を１個の固体装
置で実現する。 【解決手段】画像装置の画素を構成する光−電気変換装
置１０は、フローティングゲート型ＦＥＴ素子１１と、
これに接続されたＦＥＣ素子（電界放出素子）１２とを
備える。フローティングゲート１７に電子が捕獲された
「０」状態から、エミッタ電極２１に光を当て、光電効
果により電子を放出させると、フローティングゲート１
７内の電子を引き抜くことができ、ＦＥＴ素子１１を
「１」状態にできる。つまり、画像の書き込み（撮像）
を行うことができ、同時に、その画像を不揮発に記憶で
きる。コントロールゲート１９に読出電圧を印加し、ソ
ースＳとコレクタ電極２２との間に適当な電圧を印加す
ると、ＦＥＴ素子１１が「１」状態であれば、ソース・
ドレイン間が導通し、エミッタ電極２１からの放電が起
こる。これにより、蛍光体層２４が発光し、画像の表示
が達成される。
置で実現する。 【解決手段】画像装置の画素を構成する光−電気変換装
置１０は、フローティングゲート型ＦＥＴ素子１１と、
これに接続されたＦＥＣ素子（電界放出素子）１２とを
備える。フローティングゲート１７に電子が捕獲された
「０」状態から、エミッタ電極２１に光を当て、光電効
果により電子を放出させると、フローティングゲート１
７内の電子を引き抜くことができ、ＦＥＴ素子１１を
「１」状態にできる。つまり、画像の書き込み（撮像）
を行うことができ、同時に、その画像を不揮発に記憶で
きる。コントロールゲート１９に読出電圧を印加し、ソ
ースＳとコレクタ電極２２との間に適当な電圧を印加す
ると、ＦＥＴ素子１１が「１」状態であれば、ソース・
ドレイン間が導通し、エミッタ電極２１からの放電が起
こる。これにより、蛍光体層２４が発光し、画像の表示
が達成される。
Description
【０００１】
【発明の属する技術分野】この発明は、たとえば、画像
の撮像、記憶または表示のために使用することができる
光−電気変換装置およびそれを用いた画像装置に関す
る。
の撮像、記憶または表示のために使用することができる
光−電気変換装置およびそれを用いた画像装置に関す
る。
【０００２】
【従来の技術】画像の撮像には、ＣＣＤイメージセンサ
などの撮像素子が従来から用いられ、また、画像の表示
には、ＣＲＴ、液晶表示パネル、プラズマディスプレイ
パネルなどの表示装置が従来から用いられている。たと
えば、撮像された画像を加工する加工処理や、撮像され
た画像のデータを送信する画像通信処理などの画像処理
を行うためには、画像信号を一旦画像データに変換し、
これをメモリに蓄積する必要がある。したがって、画像
処理のためには、撮像素子および画像データ記憶用の記
憶素子（メモリ）が必要であり、さらに、画像を表示す
る必要があれば、画像表示素子も必要になる。これらの
３つの素子を備えた装置の典型例は、ディジタルカメラ
およびテレビ電話であろう。
などの撮像素子が従来から用いられ、また、画像の表示
には、ＣＲＴ、液晶表示パネル、プラズマディスプレイ
パネルなどの表示装置が従来から用いられている。たと
えば、撮像された画像を加工する加工処理や、撮像され
た画像のデータを送信する画像通信処理などの画像処理
を行うためには、画像信号を一旦画像データに変換し、
これをメモリに蓄積する必要がある。したがって、画像
処理のためには、撮像素子および画像データ記憶用の記
憶素子（メモリ）が必要であり、さらに、画像を表示す
る必要があれば、画像表示素子も必要になる。これらの
３つの素子を備えた装置の典型例は、ディジタルカメラ
およびテレビ電話であろう。
【０００３】したがって、上述の３つの構成要素の小型
化が、ディジタルカメラおよびテレビ電話に代表される
画像機器の小型化の鍵を握ると言える。
化が、ディジタルカメラおよびテレビ電話に代表される
画像機器の小型化の鍵を握ると言える。
【０００４】
【発明が解決しようとする課題】そこで、この発明の目
的は、上述の技術的課題を解決し、画像機器の小型化に
寄与することができる光−電気変換装置およびそれを用
いた画像装置を提供することである。
的は、上述の技術的課題を解決し、画像機器の小型化に
寄与することができる光−電気変換装置およびそれを用
いた画像装置を提供することである。
【０００５】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、光−電気
変換素子と、この光−電気変換素子に接続された不揮発
性記憶素子とを含むことを特徴とする光−電気変換装置
である。上記の構成によれば、光−電気変換素子に不揮
発性記憶素子が接続されているので、光−電気変換素子
により光信号を電気信号に変換して不揮発性記憶素子に
記憶させたり、不揮発性記憶素子に記憶された電気信号
を読み出して光−電気変換素子によって光信号に変換し
たりすることができる。
目的を達成するための請求項１記載の発明は、光−電気
変換素子と、この光−電気変換素子に接続された不揮発
性記憶素子とを含むことを特徴とする光−電気変換装置
である。上記の構成によれば、光−電気変換素子に不揮
発性記憶素子が接続されているので、光−電気変換素子
により光信号を電気信号に変換して不揮発性記憶素子に
記憶させたり、不揮発性記憶素子に記憶された電気信号
を読み出して光−電気変換素子によって光信号に変換し
たりすることができる。
【０００６】すなわち、光−電気変換素子は、請求項２
に記載のように、光に感応して電気信号を生成する光感
応素子であってもよいし、また、請求項３に記載のよう
に、電気信号を光に変換する発光素子であってもよい。
また、光−電気変換素子は、光感応素子と発光素子との
両方の機能を兼ね備えたものであってもよい。具体的に
は、光−電気変換素子は、請求項４に記載のように、上
記不揮発性記憶素子の電極に接続され、電子放出を行う
エミッタ電極を含むものであってもよい。
に記載のように、光に感応して電気信号を生成する光感
応素子であってもよいし、また、請求項３に記載のよう
に、電気信号を光に変換する発光素子であってもよい。
また、光−電気変換素子は、光感応素子と発光素子との
両方の機能を兼ね備えたものであってもよい。具体的に
は、光−電気変換素子は、請求項４に記載のように、上
記不揮発性記憶素子の電極に接続され、電子放出を行う
エミッタ電極を含むものであってもよい。
【０００７】この構成によれば、エミッタ電極からの電
子放出を利用して発光動作を行わせることができる。た
とえば、エミッタ電極からの放出電子により蛍光体を励
起することにより発光を行わせたり、エミッタ電極から
の放出電子によりガスプラズマを発生させることにより
発光を行わせたりするようにしてもよい。また、請求項
５に記載のように、上記エミッタ電極が、電磁波の照射
により電子放出が可能なものであれば、光（電磁波）を
照射することにより電子放出を起こさせ、これにより、
光信号を電気信号に変換して、この電気信号を不揮発性
記憶素子に書き込むことができる。
子放出を利用して発光動作を行わせることができる。た
とえば、エミッタ電極からの放出電子により蛍光体を励
起することにより発光を行わせたり、エミッタ電極から
の放出電子によりガスプラズマを発生させることにより
発光を行わせたりするようにしてもよい。また、請求項
５に記載のように、上記エミッタ電極が、電磁波の照射
により電子放出が可能なものであれば、光（電磁波）を
照射することにより電子放出を起こさせ、これにより、
光信号を電気信号に変換して、この電気信号を不揮発性
記憶素子に書き込むことができる。
【０００８】不揮発性記憶素子は、請求項６に記載のよ
うに、光電効果を利用して書き換え可能な素子であって
もよい。すなわち、たとえば、紫外線の照射により書き
込まれた情報を消去して、新たな情報の記憶が可能なも
のであってもよい。また、可視光により光電効果を起こ
させることができる構成としておけば、不揮発性記憶素
子自身を光感応素子として用いることもできる。請求項
７記載の発明は、請求項１ないし６のいずれかに記載の
光−電気変換装置により構成した複数の画素を配列した
ことを特徴とする画像装置である。
うに、光電効果を利用して書き換え可能な素子であって
もよい。すなわち、たとえば、紫外線の照射により書き
込まれた情報を消去して、新たな情報の記憶が可能なも
のであってもよい。また、可視光により光電効果を起こ
させることができる構成としておけば、不揮発性記憶素
子自身を光感応素子として用いることもできる。請求項
７記載の発明は、請求項１ないし６のいずれかに記載の
光−電気変換装置により構成した複数の画素を配列した
ことを特徴とする画像装置である。
【０００９】この場合に、光−電気変換装置を含む画素
は、一次元的に配列されていてもよいし、二次元配列さ
れていてもよい。この構成により、画像の撮像およびそ
の記憶、ならびに記憶画像の再生（表示）が可能にな
る。これにより、撮像素子、記憶素子および表示素子が
１つの固体装置として一体化されることになるから、こ
れらの３つの素子を構成要素として含む画像機器の小型
化が可能になる。
は、一次元的に配列されていてもよいし、二次元配列さ
れていてもよい。この構成により、画像の撮像およびそ
の記憶、ならびに記憶画像の再生（表示）が可能にな
る。これにより、撮像素子、記憶素子および表示素子が
１つの固体装置として一体化されることになるから、こ
れらの３つの素子を構成要素として含む画像機器の小型
化が可能になる。
【００１０】画像の撮像のためには、請求項８記載のよ
うに、上記画像装置は、上記複数の画素により画像を撮
像するための撮像動作を行わせるための撮像制御手段を
さらに含むことが好ましい。また、画像の表示のために
は、請求項９記載のように、上記画像装置は、上記複数
の画素により画像を表示するための表示動作を行わせる
ための表示制御手段をさらに含むことが好ましい。
うに、上記画像装置は、上記複数の画素により画像を撮
像するための撮像動作を行わせるための撮像制御手段を
さらに含むことが好ましい。また、画像の表示のために
は、請求項９記載のように、上記画像装置は、上記複数
の画素により画像を表示するための表示動作を行わせる
ための表示制御手段をさらに含むことが好ましい。
【００１１】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る画像装置の簡略化した斜視図で
ある。この画像装置１は、半導体プロセスによって製造
された一個の固体装置であり、基板ＳＵＢ上にマトリク
ス配列されて形成された複数の画素Ｐを有している。各
画素Ｐは、光信号と電気信号とを相互に変換する光−電
気変換機能と、電気信号を不揮発に記憶するための不揮
発記憶機能とを有している。したがって、この画像装置
は、それ自体で、画像を撮像するための撮像素子、画像
を表す電気信号を記憶する記憶素子、および記憶された
画像を再生するための表示素子としての機能を兼ね備え
ている。
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る画像装置の簡略化した斜視図で
ある。この画像装置１は、半導体プロセスによって製造
された一個の固体装置であり、基板ＳＵＢ上にマトリク
ス配列されて形成された複数の画素Ｐを有している。各
画素Ｐは、光信号と電気信号とを相互に変換する光−電
気変換機能と、電気信号を不揮発に記憶するための不揮
発記憶機能とを有している。したがって、この画像装置
は、それ自体で、画像を撮像するための撮像素子、画像
を表す電気信号を記憶する記憶素子、および記憶された
画像を再生するための表示素子としての機能を兼ね備え
ている。
【００１２】図２は、画素Ｐを構成すべき第１実施形態
に係る光−電気変換装置１０の原理的な構成を示す断面
図である。この光−電気変換装置１０は、不揮発性記憶
素子としてのフローティングゲート型ＦＥＴ素子１１
と、このＦＥＴ素子１１に接続されたＦＥＣ素子（Fiel
d Emission Cathode：電界放出素子）１２とを備えてい
る。ＦＥＴ素子１１は、Ｐ型半導体基板ＳＵＢの表層領
域に間隔を開けて形成されたＮ型ドレイン不純物領域１
３およびＮ型ソース不純物領域１４と、これらの間の半
導体基板ＳＵＢ上において、ゲート絶縁膜１６を介して
設けられたフローティングゲート１７と、このフローテ
ィングゲート１７上に絶縁膜１８を介して積層されたコ
ントロールゲート１９とを備えている。
に係る光−電気変換装置１０の原理的な構成を示す断面
図である。この光−電気変換装置１０は、不揮発性記憶
素子としてのフローティングゲート型ＦＥＴ素子１１
と、このＦＥＴ素子１１に接続されたＦＥＣ素子（Fiel
d Emission Cathode：電界放出素子）１２とを備えてい
る。ＦＥＴ素子１１は、Ｐ型半導体基板ＳＵＢの表層領
域に間隔を開けて形成されたＮ型ドレイン不純物領域１
３およびＮ型ソース不純物領域１４と、これらの間の半
導体基板ＳＵＢ上において、ゲート絶縁膜１６を介して
設けられたフローティングゲート１７と、このフローテ
ィングゲート１７上に絶縁膜１８を介して積層されたコ
ントロールゲート１９とを備えている。
【００１３】一方、ＦＥＣ素子１２は、ドレイン領域１
３に接合された状態で半導体基板ＳＵＢ上に立設された
エミッタ電極２１と、このエミッタ電極２１に空隙２３
を開けた状態で対向するコレクタ電極２２と、このコレ
クタ電極２２のエミッタ電極２１に対向する表面に設け
られた蛍光体層２４とを備えている。エミッタ電極２１
の先端は、コーン形状に成形されている。これに応じ
て、コレクタ電極２２には、エミッタ電極２１に対向す
る部位に、コーン形状の開口２５が形成されている。開
口２５は、エミッタ電極２１とは反対側においてフィル
タ２６によって閉塞されている。そして、開口２５の内
壁面およびフィルタ２６のエミッタ電極２１に対向する
表面に、蛍光体層２４が設けられている。
３に接合された状態で半導体基板ＳＵＢ上に立設された
エミッタ電極２１と、このエミッタ電極２１に空隙２３
を開けた状態で対向するコレクタ電極２２と、このコレ
クタ電極２２のエミッタ電極２１に対向する表面に設け
られた蛍光体層２４とを備えている。エミッタ電極２１
の先端は、コーン形状に成形されている。これに応じ
て、コレクタ電極２２には、エミッタ電極２１に対向す
る部位に、コーン形状の開口２５が形成されている。開
口２５は、エミッタ電極２１とは反対側においてフィル
タ２６によって閉塞されている。そして、開口２５の内
壁面およびフィルタ２６のエミッタ電極２１に対向する
表面に、蛍光体層２４が設けられている。
【００１４】エミッタ電極２１は、たとえば、ポリシリ
コン、ダイヤモンドまたはカーボンナノチューブなどの
ような電子放出が可能な材料で構成されている。エミッ
タ電極をポリシリコンで構成する場合には、コーン形状
の先端には、金属（Ni,Au,Mo,Wなど）が付着させられる
ことが好ましい。ＦＥＣ素子１２は、エミッタ電極２１
とコレクタ電極２２との間に適切な電圧を印加すること
により、空隙２３に電界放出電子を放出させることがで
きる。すなわち、エミッタ電極２１からコレクタ電極２
２に向かって電子が放出される。この電子は、蛍光体層
２４に衝突してこれを励起し、これにより、光が生じ
る。これが、ＦＥＣ素子１２の発光素子としての動作で
ある。
コン、ダイヤモンドまたはカーボンナノチューブなどの
ような電子放出が可能な材料で構成されている。エミッ
タ電極をポリシリコンで構成する場合には、コーン形状
の先端には、金属（Ni,Au,Mo,Wなど）が付着させられる
ことが好ましい。ＦＥＣ素子１２は、エミッタ電極２１
とコレクタ電極２２との間に適切な電圧を印加すること
により、空隙２３に電界放出電子を放出させることがで
きる。すなわち、エミッタ電極２１からコレクタ電極２
２に向かって電子が放出される。この電子は、蛍光体層
２４に衝突してこれを励起し、これにより、光が生じ
る。これが、ＦＥＣ素子１２の発光素子としての動作で
ある。
【００１５】一方、エミッタ電極２１とコレクタ電極２
２との間に、電界放出を生じる電圧よりもやや低い電圧
を印加した状態で、フィルタ２６を介して光を照射する
と、この光からエネルギーを得た電子がエミッタ電極２
１から放出して、コレクタ電極２２へと向かう。このよ
うにしてＦＥＣ素子１２は、光信号を電気信号に変換す
る光感応素子としての機能をも有することができる。一
方、ＦＥＴ素子１１は、フローティングゲート１７に電
子が蓄積された「０」状態と、フローティングゲート１
７に電子が蓄積されていない「１」状態とをとることが
できる。「０」状態では、ソース−ドレイン間にチャネ
ルを生じさせるためにコントロールゲート１９に印加す
べき電圧のしきい値は比較的高い第１の値をとる。ま
た、「１」状態ではソース−ドレイン間にチャネルを生
じさせるためにコントロールゲート１９に印加すべき電
圧のしきい値は比較的低い第２の値をとる。そこで、第
１および第２の値の間の中間値の電圧（たとえば、＋５
Ｖ）をコントロールゲート１９に印加すると、ＦＥＴ素
子１１が導通するか否かで、このＦＥＴ素子１１が
「０」状態か「１」状態かを検出できる。フローティン
グゲート１７は、電気的に浮遊状態であるので、電源の
供給を受けなくても、「０」状態または「１」状態が保
持されるから、情報を不揮発に記憶することができる。
２との間に、電界放出を生じる電圧よりもやや低い電圧
を印加した状態で、フィルタ２６を介して光を照射する
と、この光からエネルギーを得た電子がエミッタ電極２
１から放出して、コレクタ電極２２へと向かう。このよ
うにしてＦＥＣ素子１２は、光信号を電気信号に変換す
る光感応素子としての機能をも有することができる。一
方、ＦＥＴ素子１１は、フローティングゲート１７に電
子が蓄積された「０」状態と、フローティングゲート１
７に電子が蓄積されていない「１」状態とをとることが
できる。「０」状態では、ソース−ドレイン間にチャネ
ルを生じさせるためにコントロールゲート１９に印加す
べき電圧のしきい値は比較的高い第１の値をとる。ま
た、「１」状態ではソース−ドレイン間にチャネルを生
じさせるためにコントロールゲート１９に印加すべき電
圧のしきい値は比較的低い第２の値をとる。そこで、第
１および第２の値の間の中間値の電圧（たとえば、＋５
Ｖ）をコントロールゲート１９に印加すると、ＦＥＴ素
子１１が導通するか否かで、このＦＥＴ素子１１が
「０」状態か「１」状態かを検出できる。フローティン
グゲート１７は、電気的に浮遊状態であるので、電源の
供給を受けなくても、「０」状態または「１」状態が保
持されるから、情報を不揮発に記憶することができる。
【００１６】ＦＥＴ素子１１への情報の書き込みは、フ
ローティングゲート１７に対する電子の注入によって行
われる。フローティングゲート１７への電子の注入は、
ホットエレクトロン注入またはＦＮ（ファウラー・ノル
ドハイム）トンネリングによって行うことができる。ホ
ットエレクトロン注入の場合には、たとえば、ドレイン
Ｄに＋ＳＵＢＶの高電圧を印加し、コントロールゲート
１９に＋１２Ｖの高電圧を印加し、ソースＳは、０Ｖと
する。これにより、ソース領域１４からドレイン領域１
３に向かう電子が、ドレイン領域１３の近傍で散乱さ
れ、高電圧が印加されているコントロールゲート１９に
向かって吸引されて、フローティングゲート１７に捕獲
される。
ローティングゲート１７に対する電子の注入によって行
われる。フローティングゲート１７への電子の注入は、
ホットエレクトロン注入またはＦＮ（ファウラー・ノル
ドハイム）トンネリングによって行うことができる。ホ
ットエレクトロン注入の場合には、たとえば、ドレイン
Ｄに＋ＳＵＢＶの高電圧を印加し、コントロールゲート
１９に＋１２Ｖの高電圧を印加し、ソースＳは、０Ｖと
する。これにより、ソース領域１４からドレイン領域１
３に向かう電子が、ドレイン領域１３の近傍で散乱さ
れ、高電圧が印加されているコントロールゲート１９に
向かって吸引されて、フローティングゲート１７に捕獲
される。
【００１７】ＦＮトンネリングの場合には、たとえば、
半導体基板ＳＵＢに−５Ｖの電圧を印加し、コントロー
ルゲート１９に＋１２Ｖの高電圧を印加する。これによ
り、トンネル効果によって、半導体基板ＳＵＢ中の電子
がゲート絶縁膜１６を通過してフローティングゲート１
７に注入される。ＦＥＴ素子１１に書き込まれた情報の
消去は、フローティングゲート１７からの電子の引き出
しによって行われる。フローティングゲート１７からの
電子の引き出しは、ＦＮトンネリングまたは紫外線消去
により行える。
半導体基板ＳＵＢに−５Ｖの電圧を印加し、コントロー
ルゲート１９に＋１２Ｖの高電圧を印加する。これによ
り、トンネル効果によって、半導体基板ＳＵＢ中の電子
がゲート絶縁膜１６を通過してフローティングゲート１
７に注入される。ＦＥＴ素子１１に書き込まれた情報の
消去は、フローティングゲート１７からの電子の引き出
しによって行われる。フローティングゲート１７からの
電子の引き出しは、ＦＮトンネリングまたは紫外線消去
により行える。
【００１８】ＦＮトンネリングによる場合には、たとえ
ば、コントロールゲート１９に−１２Ｖの負電圧を印加
するとともに、半導体基板ＳＵＢには５Ｖを印加する。
これにより、フローティングゲート１７に蓄積されてい
る電子は、トンネル効果によってゲート絶縁膜１６をト
ンネリングし、半導体基板ＳＵＢへと引き抜かれる。紫
外線消去を利用する場合には、フローティングゲート１
７に外部の光源からの紫外線を導くことができる窓を設
けておく。そして、紫外線をフローティングゲート１７
に照射することにより、フローティングゲート１７に捕
獲されている電子にエネルギーが与えられ、この電子
が、ゲート絶縁膜１６を通過して半導体基板ＳＵＢへと
導かれる。
ば、コントロールゲート１９に−１２Ｖの負電圧を印加
するとともに、半導体基板ＳＵＢには５Ｖを印加する。
これにより、フローティングゲート１７に蓄積されてい
る電子は、トンネル効果によってゲート絶縁膜１６をト
ンネリングし、半導体基板ＳＵＢへと引き抜かれる。紫
外線消去を利用する場合には、フローティングゲート１
７に外部の光源からの紫外線を導くことができる窓を設
けておく。そして、紫外線をフローティングゲート１７
に照射することにより、フローティングゲート１７に捕
獲されている電子にエネルギーが与えられ、この電子
が、ゲート絶縁膜１６を通過して半導体基板ＳＵＢへと
導かれる。
【００１９】ＦＥＴ素子１１の記憶情報の読出は、次の
ようにして行える。すなわち、コントロールゲート１９
に＋５Ｖの電圧が印加され、ソースＳが０Ｖとされ、ド
レインＤに１２Ｖの電圧が印加される。そして、ドレイ
ンＤの電圧降下が観測されるか否かにより、ＦＥＴ素子
１１が導通するか否かが調べられる。ＦＥＴ素子１１が
導通すれば、「１」状態が読み出され、ＦＥＴ素子１１
が遮断状態であれば「０」状態が読み出される。
ようにして行える。すなわち、コントロールゲート１９
に＋５Ｖの電圧が印加され、ソースＳが０Ｖとされ、ド
レインＤに１２Ｖの電圧が印加される。そして、ドレイ
ンＤの電圧降下が観測されるか否かにより、ＦＥＴ素子
１１が導通するか否かが調べられる。ＦＥＴ素子１１が
導通すれば、「１」状態が読み出され、ＦＥＴ素子１１
が遮断状態であれば「０」状態が読み出される。
【００２０】画像の記憶に際しては、まず、すべての画
素ＰのＦＥＴ素子１１のフローティングゲート１７に電
子が注入され、全画素が「０」状態とされる。その後、
ソースＳはグランド電位とするか負の電圧を印加し、コ
ントロールゲート１９には負の電圧を印加し、ドレイン
Ｄはオープンとする。さらに、コレクタ電極２２には、
エミッタ電極２１からの電界電子放出が生じるよりもや
や低い電圧を印加する。このような状態で、画像装置１
の撮像／表示面１Ａ（図１参照）に撮像すべき画像を提
示すると、各画素Ｐでは、画像から受ける光量に応じ
て、エミッタ電極２１からの電子放出が生じる。このと
き、コントロールゲート１９には負の電圧が印加されて
いるので、フローティングゲート１７内の蓄積電子は、
放出されやすい状態となっているので、エミッタ電極２
１からの電界電子放出に応じて、フローティングゲート
１７から電子が引き抜かれる。したがって、各画素Ｐの
ＦＥＴ素子１１は、画像の内容に応じて「０」または
「１」の状態をとることになり、画像の撮像およびその
記憶が同時に達成される。
素ＰのＦＥＴ素子１１のフローティングゲート１７に電
子が注入され、全画素が「０」状態とされる。その後、
ソースＳはグランド電位とするか負の電圧を印加し、コ
ントロールゲート１９には負の電圧を印加し、ドレイン
Ｄはオープンとする。さらに、コレクタ電極２２には、
エミッタ電極２１からの電界電子放出が生じるよりもや
や低い電圧を印加する。このような状態で、画像装置１
の撮像／表示面１Ａ（図１参照）に撮像すべき画像を提
示すると、各画素Ｐでは、画像から受ける光量に応じ
て、エミッタ電極２１からの電子放出が生じる。このと
き、コントロールゲート１９には負の電圧が印加されて
いるので、フローティングゲート１７内の蓄積電子は、
放出されやすい状態となっているので、エミッタ電極２
１からの電界電子放出に応じて、フローティングゲート
１７から電子が引き抜かれる。したがって、各画素Ｐの
ＦＥＴ素子１１は、画像の内容に応じて「０」または
「１」の状態をとることになり、画像の撮像およびその
記憶が同時に達成される。
【００２１】このようにして記憶された画像は、画像装
置１から画像データとして読み出すことができ、これを
加工したり、通信回線（有線または無線）を介するデー
タ通信により送信することもできる。画像装置１上で画
像データの加工を行うには、画素Ｐごとに、画像データ
を読み出して、それを加工し、加工後のデータを当該画
素Ｐに再度書き込めばよい。画像の表示に際しては、コ
ントロールゲート１９に、５Ｖの読出電圧を印加し、ソ
ースＳは０Ｖとし、ドレインＤはオープンとする。そし
て、コレクタ電極２２には、電界電子放出を起こさせる
ことができる正電圧を印加する。これにより、「１」状
態の画素Ｐでは、ソースＳからの電子の供給により、エ
ミッタ電極２１からの電子の放出が生じる。これに対し
て、「０」状態の画素Ｐでは、エミッタ電極２１は電子
の供給を受けることができないので、電子を放出しな
い。よって、ＦＥＴ素子１１の状態に応じて、各画素Ｐ
が点灯／消灯するから、これにより、画像の表示が可能
になる。
置１から画像データとして読み出すことができ、これを
加工したり、通信回線（有線または無線）を介するデー
タ通信により送信することもできる。画像装置１上で画
像データの加工を行うには、画素Ｐごとに、画像データ
を読み出して、それを加工し、加工後のデータを当該画
素Ｐに再度書き込めばよい。画像の表示に際しては、コ
ントロールゲート１９に、５Ｖの読出電圧を印加し、ソ
ースＳは０Ｖとし、ドレインＤはオープンとする。そし
て、コレクタ電極２２には、電界電子放出を起こさせる
ことができる正電圧を印加する。これにより、「１」状
態の画素Ｐでは、ソースＳからの電子の供給により、エ
ミッタ電極２１からの電子の放出が生じる。これに対し
て、「０」状態の画素Ｐでは、エミッタ電極２１は電子
の供給を受けることができないので、電子を放出しな
い。よって、ＦＥＴ素子１１の状態に応じて、各画素Ｐ
が点灯／消灯するから、これにより、画像の表示が可能
になる。
【００２２】画像の表示は、結局、コレクタ電極２２に
正の電界電子放出電圧を印加した状態での読出動作に他
ならない。したがって、画像データの読出は、画像を表
示させながら行うこともできるし、画像の表示を停止し
た状態で行うこともできる。動画の表示は、画素単位の
書き込み／消去を繰り返すことによって行える。なお、
ソースＳ、ドレインＤ、コントロールゲート１９、基板
ＳＵＢおよびコレクタ電極２２に対する上述のような電
圧の印加は、駆動回路２８によって行われるようになっ
ており、この駆動回路２８は、所要の動作に応じて制御
回路２９によって制御されるようになっている。この場
合、この制御回路２９が、撮像制御手段および表示制御
手段に相当する。
正の電界電子放出電圧を印加した状態での読出動作に他
ならない。したがって、画像データの読出は、画像を表
示させながら行うこともできるし、画像の表示を停止し
た状態で行うこともできる。動画の表示は、画素単位の
書き込み／消去を繰り返すことによって行える。なお、
ソースＳ、ドレインＤ、コントロールゲート１９、基板
ＳＵＢおよびコレクタ電極２２に対する上述のような電
圧の印加は、駆動回路２８によって行われるようになっ
ており、この駆動回路２８は、所要の動作に応じて制御
回路２９によって制御されるようになっている。この場
合、この制御回路２９が、撮像制御手段および表示制御
手段に相当する。
【００２３】このようにこの実施形態によれば、フロー
ティングゲート１７を有するＦＥＴ素子１１とＦＥＣ素
子１２とを接続して画素Ｐが構成されており、このよう
な画素Ｐを有する画像装置１は、撮像機能、画像記憶機
能および画像表示機能を達成することができる。これに
より、ディジタルカメラやテレビ電話などの画像機器を
著しく小型化することができ、たとえば、携帯型テレビ
電話機を極めて軽量かつ小型の構成で実現できる。
ティングゲート１７を有するＦＥＴ素子１１とＦＥＣ素
子１２とを接続して画素Ｐが構成されており、このよう
な画素Ｐを有する画像装置１は、撮像機能、画像記憶機
能および画像表示機能を達成することができる。これに
より、ディジタルカメラやテレビ電話などの画像機器を
著しく小型化することができ、たとえば、携帯型テレビ
電話機を極めて軽量かつ小型の構成で実現できる。
【００２４】図３は、この発明の第２の実施形態に係る
光−電気変換装置の原理的構成を示す断面図である。こ
の光−電気変換装置３０は、図１の画像装置１におい
て、各画素Ｐを構成すべきものであり、図２の光−電気
変換装置１０に代えて用いることができるものである。
なお、図３において、図２に示された各部と同等の部分
には、図２の場合と同一の参照符号を付すこととし、重
複した説明を可能な限り省くこととする。
光−電気変換装置の原理的構成を示す断面図である。こ
の光−電気変換装置３０は、図１の画像装置１におい
て、各画素Ｐを構成すべきものであり、図２の光−電気
変換装置１０に代えて用いることができるものである。
なお、図３において、図２に示された各部と同等の部分
には、図２の場合と同一の参照符号を付すこととし、重
複した説明を可能な限り省くこととする。
【００２５】この光−電気変換装置３０は、プラズマ素
子３１とフローティングゲート型ＦＥＴ素子１１とを備
えている。プラズマ素子３１の構成は、上述のＦＥＣ素
子１２の構成と類似しており、先端がコーン形状のエミ
ッタ電極２１と、これに応じたコーン形状の開口２５を
有するコレクタ電極２２とを備えている。ただし、空隙
２３には、ネオン・キセノンガスなどが封入されてい
る。エミッタ電極２１とコレクタ電極２２との間の放電
により紫外線が発生し、この紫外線が蛍光体層２４に照
射されることによって、発光が起こる仕組みになってい
る。画像の記憶、読出および消去の各動作は、図２の光
−電気変換装置１０の場合とほぼ同様である。
子３１とフローティングゲート型ＦＥＴ素子１１とを備
えている。プラズマ素子３１の構成は、上述のＦＥＣ素
子１２の構成と類似しており、先端がコーン形状のエミ
ッタ電極２１と、これに応じたコーン形状の開口２５を
有するコレクタ電極２２とを備えている。ただし、空隙
２３には、ネオン・キセノンガスなどが封入されてい
る。エミッタ電極２１とコレクタ電極２２との間の放電
により紫外線が発生し、この紫外線が蛍光体層２４に照
射されることによって、発光が起こる仕組みになってい
る。画像の記憶、読出および消去の各動作は、図２の光
−電気変換装置１０の場合とほぼ同様である。
【００２６】図４は、この発明の第３の実施形態に係る
光−電気変換装置の原理的構成を示す断面図である。こ
の光−電気変換装置４０は、図１の画像装置１におい
て、各画素Ｐを構成すべきものであり、図２の光−電気
変換装置１０に代えて用いることができるものである。
なお、図４において、図２に示された各部と同等の部分
には、図２の場合と同一の参照符号を付すこととし、重
複した説明を可能な限り省くこととする。
光−電気変換装置の原理的構成を示す断面図である。こ
の光−電気変換装置４０は、図１の画像装置１におい
て、各画素Ｐを構成すべきものであり、図２の光−電気
変換装置１０に代えて用いることができるものである。
なお、図４において、図２に示された各部と同等の部分
には、図２の場合と同一の参照符号を付すこととし、重
複した説明を可能な限り省くこととする。
【００２７】この光−電気変換装置４０は、フォトダイ
オード素子４１とフローティングゲート型ＦＥＴ素子１
１とを備えている。フォトダイオード素子４１は、Ｐ型
半導体部４２と、これに接合されたＮ型半導体部４３
と、Ｎ型半導体部４２をＦＥＴ素子１１のドレイン領域
１３に接続するプラグ４４と、Ｎ型半導体部４３に接続
されたカソード電極４５とを有している。Ｐ型半導体部
４２とＮ型半導体部４３との境界のＰＮ接合部の表面に
は、感光帯４６が配置されている。
オード素子４１とフローティングゲート型ＦＥＴ素子１
１とを備えている。フォトダイオード素子４１は、Ｐ型
半導体部４２と、これに接合されたＮ型半導体部４３
と、Ｎ型半導体部４２をＦＥＴ素子１１のドレイン領域
１３に接続するプラグ４４と、Ｎ型半導体部４３に接続
されたカソード電極４５とを有している。Ｐ型半導体部
４２とＮ型半導体部４３との境界のＰＮ接合部の表面に
は、感光帯４６が配置されている。
【００２８】カソード電極４５などに適当な電圧を印加
して、ＰＮ接合に逆バイアスを与え、この状態で光を感
光帯４６に当てると、ＰＮ接合部付近で正孔（ホール）
と電子とが生成する。このようにして、光信号が電気信
号に変換される。また、ＰＮ接合に適当な正方向バイア
スを印加すると、正孔と電子との再結合により発光が生
じる。これにより、電気信号が光信号に変換される。画
像の記憶に際しては、図２の光−電気変換装置１０の場
合と同様に、まず、すべての画素ＰのＦＥＴ素子１１の
フローティングゲート１７に電子が注入され、全画素が
「０」状態とされる。その後、ソースＳをグランド電位
とするか負の電圧を印加し、コントロールゲート１９に
は負の電圧を印加し、ドレインＤはオープンとする。さ
らに、カソード電極４５には、正電圧を印加し、フォト
ダイオード素子４１のＰＮ接合に降伏電圧よりもやや低
い逆バイアスを与える。
して、ＰＮ接合に逆バイアスを与え、この状態で光を感
光帯４６に当てると、ＰＮ接合部付近で正孔（ホール）
と電子とが生成する。このようにして、光信号が電気信
号に変換される。また、ＰＮ接合に適当な正方向バイア
スを印加すると、正孔と電子との再結合により発光が生
じる。これにより、電気信号が光信号に変換される。画
像の記憶に際しては、図２の光−電気変換装置１０の場
合と同様に、まず、すべての画素ＰのＦＥＴ素子１１の
フローティングゲート１７に電子が注入され、全画素が
「０」状態とされる。その後、ソースＳをグランド電位
とするか負の電圧を印加し、コントロールゲート１９に
は負の電圧を印加し、ドレインＤはオープンとする。さ
らに、カソード電極４５には、正電圧を印加し、フォト
ダイオード素子４１のＰＮ接合に降伏電圧よりもやや低
い逆バイアスを与える。
【００２９】このような状態で、画像装置１の撮像／表
示面１Ａに撮像すべき画像を提示すると、各画素Ｐで
は、画像から受ける光量に応じて、正孔と電子の対が生
成され、ドレイン領域１３には正電荷が供給される。こ
のとき、コントロールゲート１９には負の電圧が印加さ
れていて、フローティングゲート１７内の蓄積電子は、
放出されやすい状態となっているので、フォトダイオー
ド素子４１からの正電荷の供給に応じて、フローティン
グゲート１７から電子が引き抜かれる。したがって、各
画素ＰのＦＥＴ素子１１は、画像の内容に応じて「０」
または「１」の状態をとることになり、画像の撮像およ
びその記憶が同時に達成される。
示面１Ａに撮像すべき画像を提示すると、各画素Ｐで
は、画像から受ける光量に応じて、正孔と電子の対が生
成され、ドレイン領域１３には正電荷が供給される。こ
のとき、コントロールゲート１９には負の電圧が印加さ
れていて、フローティングゲート１７内の蓄積電子は、
放出されやすい状態となっているので、フォトダイオー
ド素子４１からの正電荷の供給に応じて、フローティン
グゲート１７から電子が引き抜かれる。したがって、各
画素ＰのＦＥＴ素子１１は、画像の内容に応じて「０」
または「１」の状態をとることになり、画像の撮像およ
びその記憶が同時に達成される。
【００３０】一方、画像の表示に際しては、コントロー
ルゲート１９に、５Ｖの読出電圧を印加し、ソースＳに
は適当な正電圧を印加し、ドレインＤはオープンとす
る。そして、カソード電極４５には、ソースＳに印加さ
れた電圧との関係でＰＮ接合を導通させることができる
適当な電圧（たとえば、０Ｖ）を印加する。これによ
り、「１」状態の画素Ｐでは、ソース−ドレイン間が導
通してＰＮ接合に電流が供給されるので、発光が生じ
る。これに対して、「０」状態の画素Ｐでは、ＰＮ接合
には電流が供給されないので、発光が生じない。よっ
て、ＦＥＴ素子１１の状態に応じて、各画素Ｐが点灯／
消灯するから、これにより、画像の表示が可能になる。
ルゲート１９に、５Ｖの読出電圧を印加し、ソースＳに
は適当な正電圧を印加し、ドレインＤはオープンとす
る。そして、カソード電極４５には、ソースＳに印加さ
れた電圧との関係でＰＮ接合を導通させることができる
適当な電圧（たとえば、０Ｖ）を印加する。これによ
り、「１」状態の画素Ｐでは、ソース−ドレイン間が導
通してＰＮ接合に電流が供給されるので、発光が生じ
る。これに対して、「０」状態の画素Ｐでは、ＰＮ接合
には電流が供給されないので、発光が生じない。よっ
て、ＦＥＴ素子１１の状態に応じて、各画素Ｐが点灯／
消灯するから、これにより、画像の表示が可能になる。
【００３１】なお、ソースＳ、ドレインＤ、コントロー
ルゲート１９、基板ＳＵＢおよびカソード電極４５に対
する上述のような電圧の印加は、制御回路２９の制御の
下、駆動回路２８によって行われるようになっている。
図５は、この発明の第４の実施形態に係る光−電気変換
装置の原理的構成を示す断面図である。この光−電気変
換装置５０は、図１の画像装置１において、各画素Ｐを
構成すべきものであり、図２の光−電気変換装置１０に
代えて用いることができるものである。なお、図５にお
いて、図２に示された各部と同等の部分には、図２の場
合と同一の参照符号を付すこととし、重複した説明を可
能な限り省くこととする。
ルゲート１９、基板ＳＵＢおよびカソード電極４５に対
する上述のような電圧の印加は、制御回路２９の制御の
下、駆動回路２８によって行われるようになっている。
図５は、この発明の第４の実施形態に係る光−電気変換
装置の原理的構成を示す断面図である。この光−電気変
換装置５０は、図１の画像装置１において、各画素Ｐを
構成すべきものであり、図２の光−電気変換装置１０に
代えて用いることができるものである。なお、図５にお
いて、図２に示された各部と同等の部分には、図２の場
合と同一の参照符号を付すこととし、重複した説明を可
能な限り省くこととする。
【００３２】この光−電気変換装置５０は、強誘電体不
揮発性記憶素子５１と、ＦＥＣ素子１２とを備えてい
る。記憶素子５１は、ソース領域１４およびドレイン領
域１３の間の半導体基板ＳＵＢ上に、ゲート絶縁膜１６
を挟んで設けられたゲート電極５２と、このゲート電極
５２上に設けられた強誘電体膜５３と、この強誘電体膜
５３上に絶縁膜５４を介して設けられたコントロールゲ
ート５５とを有している。強誘電体膜５３の上下面に
は、それぞれバリアメタル膜５６，５７が設けられてい
る。
揮発性記憶素子５１と、ＦＥＣ素子１２とを備えてい
る。記憶素子５１は、ソース領域１４およびドレイン領
域１３の間の半導体基板ＳＵＢ上に、ゲート絶縁膜１６
を挟んで設けられたゲート電極５２と、このゲート電極
５２上に設けられた強誘電体膜５３と、この強誘電体膜
５３上に絶縁膜５４を介して設けられたコントロールゲ
ート５５とを有している。強誘電体膜５３の上下面に
は、それぞれバリアメタル膜５６，５７が設けられてい
る。
【００３３】コレクタ電極２２は、強誘電体膜５３に対
応した開口５８が形成されており、外部からの光を強誘
電体膜５３に入射させることができるようになってい
る。この開口５８は、画素ごとに設けられている。強誘
電体膜５３は、ＰＺＴやＰＬＺＴなどからなり、電界を
印加することによって、分極が生じ、電界が取り除いて
もなお残留分極が生じる性質の膜である。この在留分極
を利用して、電源を取り除いた後にも、情報の記憶が可
能であり、したがって、不揮発性の記憶が可能である。
応した開口５８が形成されており、外部からの光を強誘
電体膜５３に入射させることができるようになってい
る。この開口５８は、画素ごとに設けられている。強誘
電体膜５３は、ＰＺＴやＰＬＺＴなどからなり、電界を
印加することによって、分極が生じ、電界が取り除いて
もなお残留分極が生じる性質の膜である。この在留分極
を利用して、電源を取り除いた後にも、情報の記憶が可
能であり、したがって、不揮発性の記憶が可能である。
【００３４】図６には、書き込み動作が示されている。
すなわち、図６(a)に示すように、コントロールゲート
５５に、正の高電圧を印加するとともに、たとえば、ゲ
ート５２には０Ｖを与える。これにより、図６(a)に示
すように、強誘電体膜５３には、コントロールゲート５
５側が負となる分極が生じ、この分極は、コントロール
ゲート５５への電圧の印加を停止した後も残留する。こ
の状態から、図６(b)に示すように、コントロールゲー
ト５５およびゲート５２をいずれも電気的に開放する。
すなわち、図６(a)に示すように、コントロールゲート
５５に、正の高電圧を印加するとともに、たとえば、ゲ
ート５２には０Ｖを与える。これにより、図６(a)に示
すように、強誘電体膜５３には、コントロールゲート５
５側が負となる分極が生じ、この分極は、コントロール
ゲート５５への電圧の印加を停止した後も残留する。こ
の状態から、図６(b)に示すように、コントロールゲー
ト５５およびゲート５２をいずれも電気的に開放する。
【００３５】そして、図６(c)に示すように、コレクタ
電極２２に正電圧を印加した状態で、開口５８（図５参
照）を介して強誘電体膜５３に光を当てると、光電効果
によって、バリアメタル膜５７からコレクタ電極２２へ
と電子が移動する。これにより、強誘電体膜の分極の反
転が生じることになる。したがって、図６(a)および図
６(b)のステップをすべての画素Ｐに関して行い、その
後に、コレクタ電極２２に正電圧を印加した状態で、撮
像すべき画像に対して画像装置１の撮像／表示面１Ａを
提示すると、画像の内容に応じて、ある画素では図６
(c)のような分極反転が生じ、他の画素では分極反転が
生じない。これにより、画像の撮像および記憶が同時に
達成される。
電極２２に正電圧を印加した状態で、開口５８（図５参
照）を介して強誘電体膜５３に光を当てると、光電効果
によって、バリアメタル膜５７からコレクタ電極２２へ
と電子が移動する。これにより、強誘電体膜の分極の反
転が生じることになる。したがって、図６(a)および図
６(b)のステップをすべての画素Ｐに関して行い、その
後に、コレクタ電極２２に正電圧を印加した状態で、撮
像すべき画像に対して画像装置１の撮像／表示面１Ａを
提示すると、画像の内容に応じて、ある画素では図６
(c)のような分極反転が生じ、他の画素では分極反転が
生じない。これにより、画像の撮像および記憶が同時に
達成される。
【００３６】画像の表示に際しては、コントロールゲー
ト５５に一定の読出電圧を印加し、ソースＳは０Ｖと
し、ドレインＤはオープンとする。読出電圧は、図６
(b)の分極状態ではソース・ドレイン間にチャネルを生
じさせることができず、図６(c)の分極状態ではソース
・ドレイン間にチャネルを生じさせることができる値に
選ぶ。この状態で、コレクタ電極２２には、電界電子放
出を起こさせることができる正電圧を印加する。これに
より、「１」状態（図６(c)の状態）の画素Ｐでは、ソ
ースＳからの電子の供給により、エミッタ電極２１から
の電子の放出が生じる。これに対して、「０」状態（図
６(b)の状態）の画素Ｐでは、エミッタ電極２１は電子
の供給を受けることができないので、電子を放出しな
い。よって、記憶素子５１の状態に応じて、各画素Ｐが
点灯／消灯するから、これにより、画像の表示が可能に
なる。
ト５５に一定の読出電圧を印加し、ソースＳは０Ｖと
し、ドレインＤはオープンとする。読出電圧は、図６
(b)の分極状態ではソース・ドレイン間にチャネルを生
じさせることができず、図６(c)の分極状態ではソース
・ドレイン間にチャネルを生じさせることができる値に
選ぶ。この状態で、コレクタ電極２２には、電界電子放
出を起こさせることができる正電圧を印加する。これに
より、「１」状態（図６(c)の状態）の画素Ｐでは、ソ
ースＳからの電子の供給により、エミッタ電極２１から
の電子の放出が生じる。これに対して、「０」状態（図
６(b)の状態）の画素Ｐでは、エミッタ電極２１は電子
の供給を受けることができないので、電子を放出しな
い。よって、記憶素子５１の状態に応じて、各画素Ｐが
点灯／消灯するから、これにより、画像の表示が可能に
なる。
【００３７】画像の表示は、結局、コレクタ電極２２に
正の電界電子放出電圧を印加した状態での読出動作に他
ならない。したがって、画像データの読出は、画像を表
示させながら行うこともできるし、画像の表示を停止し
た状態で行うこともできる。なお、ソースＳ、ドレイン
Ｄ、ゲート５２、コントロールゲート５５、基板ＳＵＢ
およびコレクタ電極２２に対する上述のような電圧の印
加は、制御回路２９の制御の下、駆動回路２８によって
行われるようになっている。
正の電界電子放出電圧を印加した状態での読出動作に他
ならない。したがって、画像データの読出は、画像を表
示させながら行うこともできるし、画像の表示を停止し
た状態で行うこともできる。なお、ソースＳ、ドレイン
Ｄ、ゲート５２、コントロールゲート５５、基板ＳＵＢ
およびコレクタ電極２２に対する上述のような電圧の印
加は、制御回路２９の制御の下、駆動回路２８によって
行われるようになっている。
【００３８】以上、この発明の４つの実施形態について
説明したが、この発明は他の形態でも実施することがで
きる。たとえば、光感応・発光素子としては、上述のＦ
ＥＣ素子、プラズマ素子およびフォトダイオードの他に
も、ＥＬ素子などの他の形態の素子を採用することも可
能である。また、上述の実施形態では、不揮発性記憶素
子として、フローティングゲート型ＦＥＴ素子および強
誘電体を用いた不揮発性記憶素子を例にとったが、これ
らの他にも、ＥＰＲＯＭ、ＥＥＰＲＯＭおよびフラッシ
ュメモリなどの不揮発性記憶装置において用いられる各
種の不揮発性記憶素子の適用が可能である。
説明したが、この発明は他の形態でも実施することがで
きる。たとえば、光感応・発光素子としては、上述のＦ
ＥＣ素子、プラズマ素子およびフォトダイオードの他に
も、ＥＬ素子などの他の形態の素子を採用することも可
能である。また、上述の実施形態では、不揮発性記憶素
子として、フローティングゲート型ＦＥＴ素子および強
誘電体を用いた不揮発性記憶素子を例にとったが、これ
らの他にも、ＥＰＲＯＭ、ＥＥＰＲＯＭおよびフラッシ
ュメモリなどの不揮発性記憶装置において用いられる各
種の不揮発性記憶素子の適用が可能である。
【００３９】また、図５に示された構造の強誘電体不揮
発性記憶素子５１を、図２ないし図４に示された各光感
応・発光素子と組み合わせて用いることも可能である。
その他、特許請求の範囲に記載された事項の範囲で種々
の設計変更を施すことが可能である。
発性記憶素子５１を、図２ないし図４に示された各光感
応・発光素子と組み合わせて用いることも可能である。
その他、特許請求の範囲に記載された事項の範囲で種々
の設計変更を施すことが可能である。
【図１】この発明の一実施形態に係る画像装置の簡略化
した斜視図である。
した斜視図である。
【図２】上記画像装置の画素を構成すべき第１実施形態
に係る光−電気変換装置の原理的な構成を示す断面図で
ある。
に係る光−電気変換装置の原理的な構成を示す断面図で
ある。
【図３】この発明の第２の実施形態に係る光−電気変換
装置の原理的構成を示す断面図である。
装置の原理的構成を示す断面図である。
【図４】この発明の第３の実施形態に係る光−電気変換
装置の原理的構成を示す断面図である。
装置の原理的構成を示す断面図である。
【図５】この発明の第４の実施形態に係る光−電気変換
装置の原理的構成を示す断面図である。
装置の原理的構成を示す断面図である。
【図６】図５の装置における画像書き込み動作を説明す
るための図である。
るための図である。
１ 画像装置 １Ａ 撮像／表示面 １０ 光−電気変換装置 １１ ＦＥＴ素子 １２ ＦＥＣ素子 ＳＵＢ 半導体基板 １７ フローティングゲート １９ コントロールゲート ２１ エミッタ電極 ２２ コレクタ電極 ２４ 蛍光体層 ２８ 駆動回路 ２９ 制御回路 ３０ 光−電気変換装置 ３１ プラズマ素子 ４０ 光−電気変換装置 ４１ フォトダイオード素子 ４４ プラグ ４５ カソード電極 ４６ 感光帯 ５０ 光−電気変換装置 ５１ 強誘電体不揮発性記憶素子 ５２ ゲート電極 ５３ 強誘電体膜 ５５ コントロールゲート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｊ 29/96 Ｈ０１Ｊ 31/12 Ｃ ５Ｆ００１ 31/12 31/26 ５Ｆ０８３ 31/26 Ｈ０１Ｌ 27/15 Ｂ ５Ｆ１０１ Ｈ０１Ｌ 27/115 27/14 Ａ 27/15 27/10 ４３４ 21/8247 29/78 ３７１ 29/788 29/792 Ｆターム(参考） 2G065 AA04 AB04 BA17 BA19 BA33 BA34 BC02 BC33 BD03 BE08 DA18 4M118 AB01 BA02 BA14 BA30 CA03 FA34 FA39 FC02 5C032 AA01 AA07 5C036 EF01 EF06 EG02 EG12 5C037 AA07 AB06 5F001 AA17 AA25 AB08 AC01 AC02 AE02 AE03 AE09 5F083 EP23 ER06 ER07 ER17 ER18 ER25 FR02 5F101 BA07 BA62 BB05 BC01 BC02 BE02 BE05 BE08
Claims (9)
- 【請求項１】光−電気変換素子と、この光−電気変換素
子に接続された不揮発性記憶素子とを含むことを特徴と
する光−電気変換装置。 - 【請求項２】上記光−電気変換素子は、光に感応して電
気信号を生成する光感応素子であり、上記不揮発性記憶
素子は、上記光感応素子が生成した電気信号を記憶する
ものであることを特徴とする請求項１記載の光−電気変
換装置。 - 【請求項３】上記光−電気変換素子は、電気信号を光に
変換する発光素子であり、上記不揮発性記憶素子は、上
記発光素子に与えるべき電気信号を記憶するものである
ことを特徴とする請求項１または２記載の光−電気変換
装置。 - 【請求項４】上記光−電気変換素子は、上記不揮発性記
憶素子の電極に接続され、電子放出を行うエミッタ電極
を含むことを特徴とする請求項１ないし３のいずれかに
記載の光−電気変換装置。 - 【請求項５】上記エミッタ電極は、電磁波の照射により
電子放出が可能なものであることを特徴とする請求項４
記載の光−電気変換装置。 - 【請求項６】上記不揮発性記憶素子は、光電効果を利用
して書き換え可能な素子であることを特徴とする請求項
１ないし５のいずれかに記載の光−電気変換装置。 - 【請求項７】請求項１ないし６のいずれかに記載の光−
電気変換装置により構成した複数の画素を配列したこと
を特徴とする画像装置。 - 【請求項８】上記複数の画素により画像を撮像するため
の撮像動作を行わせるための撮像制御手段をさらに含む
ことを特徴とする請求項７記載の画像装置。 - 【請求項９】上記複数の画素により画像を表示するため
の表示動作を行わせるための表示制御手段をさらに含む
ことを特徴とする請求項７または８記載の画像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28194699A JP3668651B2 (ja) | 1999-10-01 | 1999-10-01 | 不揮発性メモリを用いた光−電気変換装置、およびこれを利用した画像装置 |
| US09/676,528 US6816198B1 (en) | 1999-10-01 | 2000-10-02 | Light-electricity converting apparatus using non-volatile memory and image apparatus using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28194699A JP3668651B2 (ja) | 1999-10-01 | 1999-10-01 | 不揮発性メモリを用いた光−電気変換装置、およびこれを利用した画像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102559A true JP2001102559A (ja) | 2001-04-13 |
| JP3668651B2 JP3668651B2 (ja) | 2005-07-06 |
Family
ID=17646127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28194699A Expired - Fee Related JP3668651B2 (ja) | 1999-10-01 | 1999-10-01 | 不揮発性メモリを用いた光−電気変換装置、およびこれを利用した画像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6816198B1 (ja) |
| JP (1) | JP3668651B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1717065B (zh) * | 2004-03-19 | 2011-06-15 | 索尼株式会社 | 信息处理设备和方法以及显示装置 |
| KR20150092516A (ko) * | 2014-02-05 | 2015-08-13 | 서울대학교산학협력단 | 차지 스토리지 메모리의 구조를 이용한 측정 장치 및 측정 방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4183464B2 (ja) * | 2002-09-20 | 2008-11-19 | 富士フイルム株式会社 | 固体撮像装置とその駆動方法 |
| JP2004134933A (ja) * | 2002-10-09 | 2004-04-30 | Konica Minolta Holdings Inc | デジタルスチルカメラ及びその作製方法 |
| US6876544B2 (en) * | 2003-07-16 | 2005-04-05 | Kingpak Technology Inc. | Image sensor module and method for manufacturing the same |
| US7474060B2 (en) * | 2003-08-22 | 2009-01-06 | Ngk Insulators, Ltd. | Light source |
| JP2013140914A (ja) | 2012-01-06 | 2013-07-18 | Toshiba Corp | 固体撮像素子 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141177A (en) * | 1981-02-26 | 1982-09-01 | Matsushita Electric Ind Co Ltd | Video camera with monitor |
| JPH0712210B2 (ja) * | 1982-06-02 | 1995-02-08 | 株式会社日立製作所 | 撮像表示装置 |
| JPH01211733A (ja) * | 1988-02-19 | 1989-08-24 | Seiko Epson Corp | 液晶ライトバルブの駆動方法 |
| JPH07191579A (ja) * | 1993-12-27 | 1995-07-28 | Minolta Co Ltd | 画像形成装置 |
| US5471515A (en) * | 1994-01-28 | 1995-11-28 | California Institute Of Technology | Active pixel sensor with intra-pixel charge transfer |
| US5881327A (en) * | 1994-03-23 | 1999-03-09 | Fuji Photo Film Co., Ltd. | Camera and input/output device for camera |
| EP1037246B1 (en) * | 1994-09-22 | 2004-03-10 | Canon Kabushiki Kaisha | Method of manufacturing an electron-emitting device as well as an electron source and an image forming apparatus comprising such electron-emitting devices |
| JPH09205615A (ja) * | 1996-01-25 | 1997-08-05 | Canon Inc | 記録装置 |
| JP3171785B2 (ja) * | 1996-06-20 | 2001-06-04 | 富士通株式会社 | 薄型表示装置、及びそれに用いる電界放出陰極の製造方法 |
| JP3496431B2 (ja) * | 1997-02-03 | 2004-02-09 | カシオ計算機株式会社 | 表示装置及びその駆動方法 |
| US6606122B1 (en) * | 1997-09-29 | 2003-08-12 | California Institute Of Technology | Single chip camera active pixel sensor |
-
1999
- 1999-10-01 JP JP28194699A patent/JP3668651B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-02 US US09/676,528 patent/US6816198B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1717065B (zh) * | 2004-03-19 | 2011-06-15 | 索尼株式会社 | 信息处理设备和方法以及显示装置 |
| KR20150092516A (ko) * | 2014-02-05 | 2015-08-13 | 서울대학교산학협력단 | 차지 스토리지 메모리의 구조를 이용한 측정 장치 및 측정 방법 |
| KR101639856B1 (ko) | 2014-02-05 | 2016-07-14 | 서울대학교산학협력단 | 차지 스토리지 메모리의 구조를 이용한 측정 장치 및 측정 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3668651B2 (ja) | 2005-07-06 |
| US6816198B1 (en) | 2004-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4245164A (en) | Solid state image pickup device | |
| US6611248B2 (en) | Shift register and electronic apparatus | |
| JP4026332B2 (ja) | 半導体装置及びその製造方法 | |
| US6781178B2 (en) | Non-volatile solid state image pickup device and its drive | |
| US20100238310A1 (en) | Imaging apparatus and drive method of solid-state imaging device | |
| KR102412999B1 (ko) | 고체 촬상 장치 및 카메라 시스템 | |
| JP2001085660A (ja) | 固体撮像装置及びその制御方法 | |
| WO2010094233A1 (zh) | 复合介质栅mosfet光敏探测器及其信号读取方法 | |
| JP5066392B2 (ja) | 撮像装置 | |
| TW201133305A (en) | Sensor device, method of driving sensor element, display device with input function and electronic unit | |
| JP3668651B2 (ja) | 不揮発性メモリを用いた光−電気変換装置、およびこれを利用した画像装置 | |
| JP2012190951A (ja) | 固体撮像装置およびカメラ | |
| US20050040446A1 (en) | Solid state image pickup device and camera using the solid state image pickup device | |
| JP2004111817A (ja) | 固体撮像装置とその駆動方法 | |
| JP5041875B2 (ja) | 撮像装置 | |
| US6111788A (en) | Method for programming and erasing a triple-poly split-gate flash | |
| US20100085454A1 (en) | Imaging apparatus and method of driving solid-state imaging device | |
| US6972995B1 (en) | Imaging cell with a non-volatile memory that provides a long integration period and method of operating the imaging cell | |
| JP2010056475A (ja) | 固体撮像素子及び撮像装置 | |
| US7218555B2 (en) | Imaging cell that has a long integration period and method of operating the imaging cell | |
| US20100085455A1 (en) | Imaging apparatus and method of driving solid-state imaging device | |
| JP3322078B2 (ja) | 固体撮像装置およびその駆動方法 | |
| US20100079641A1 (en) | Imaging apparatus and method for driving solid-state imaging element | |
| JP2010056474A (ja) | 固体撮像素子及び撮像装置 | |
| US20050023517A1 (en) | Video camera and other apparatus that include integrated field emission array sensor, display, and transmitter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |