JP2001098369A - スパッタによる成膜方法とその装置 - Google Patents
スパッタによる成膜方法とその装置Info
- Publication number
- JP2001098369A JP2001098369A JP27549899A JP27549899A JP2001098369A JP 2001098369 A JP2001098369 A JP 2001098369A JP 27549899 A JP27549899 A JP 27549899A JP 27549899 A JP27549899 A JP 27549899A JP 2001098369 A JP2001098369 A JP 2001098369A
- Authority
- JP
- Japan
- Prior art keywords
- anode
- cathode
- voltage
- target
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、緻密で精度の良い膜を成膜するの
に適し、特に大型の基板に連続して大量に成膜するのに
適するスパッタによる成膜方法とそのスパッタ装置を提
供することを目的とする。 【解決手段】 真空チャンバに並列して設置された一対
のターゲットの陰極、陽極を切替スイッチで変化させて
印加するＤＣ電源と、陰極、陽極の切替えに合わせて電
圧のＯＮ、ＯＦＦ、又は電圧のＨｉｇｈ、ＬＯＷを制御
しながら切替えて印加するＲＦ電源との電圧をマッチン
グボックスを介してインピーダンスを整合しながら重畳
して印加することにより、一方のターゲットをカソード
とし、他方のターゲットをアノードして電子の移動を行
い、さらに、アノードとカソードとを切り換えて逆方向
の電子の移動を行いながらスパッタを行うことになる。
に適し、特に大型の基板に連続して大量に成膜するのに
適するスパッタによる成膜方法とそのスパッタ装置を提
供することを目的とする。 【解決手段】 真空チャンバに並列して設置された一対
のターゲットの陰極、陽極を切替スイッチで変化させて
印加するＤＣ電源と、陰極、陽極の切替えに合わせて電
圧のＯＮ、ＯＦＦ、又は電圧のＨｉｇｈ、ＬＯＷを制御
しながら切替えて印加するＲＦ電源との電圧をマッチン
グボックスを介してインピーダンスを整合しながら重畳
して印加することにより、一方のターゲットをカソード
とし、他方のターゲットをアノードして電子の移動を行
い、さらに、アノードとカソードとを切り換えて逆方向
の電子の移動を行いながらスパッタを行うことになる。
Description
【０００１】
【発明の属する技術分野】本発明は、スパッタにより緻
密な膜を成膜するためのスパッタによる成膜方法とその
装置に関するものである。
密な膜を成膜するためのスパッタによる成膜方法とその
装置に関するものである。
【０００２】
【従来の技術】一般的にＴＦＴ等で使用されているＳ
ｉ，ＳｉＯ2 等の膜は、緻密な膜質が要求されるため
に、ダメージの少ないＣＶＤ法などで成膜が行われてい
る。これは、スパッタ法ではプラズマでの膜へのダメー
ジが強く、また、タンクの壁による電子の衝撃や、スパ
ッタを行う基板、成膜中の電子などの衝撃、及びスパッ
タ用のタンクや治具などの衝撃による二次スパッタによ
り膜中に不純物が混入する。即ち、Ｓｉ，ＳｉＯ2 等の
膜の場合、欠陥のある膜ができやすく、結果的にＴＦＴ
などに使われるＳｉ膜や，ｓｉＯ2 膜などとしては特性
がでず、このためＴＦＴなどに使用することができな
い。
ｉ，ＳｉＯ2 等の膜は、緻密な膜質が要求されるため
に、ダメージの少ないＣＶＤ法などで成膜が行われてい
る。これは、スパッタ法ではプラズマでの膜へのダメー
ジが強く、また、タンクの壁による電子の衝撃や、スパ
ッタを行う基板、成膜中の電子などの衝撃、及びスパッ
タ用のタンクや治具などの衝撃による二次スパッタによ
り膜中に不純物が混入する。即ち、Ｓｉ，ＳｉＯ2 等の
膜の場合、欠陥のある膜ができやすく、結果的にＴＦＴ
などに使われるＳｉ膜や，ｓｉＯ2 膜などとしては特性
がでず、このためＴＦＴなどに使用することができな
い。
【０００３】しかしながら、ＣＶＤ法ではその成膜に時
間を要し、又近年需要の多い大型基板の場合、均一な膜
質にするのが難しく、さらに、連続成膜ができないため
に大量生産に適さないという欠点があった。
間を要し、又近年需要の多い大型基板の場合、均一な膜
質にするのが難しく、さらに、連続成膜ができないため
に大量生産に適さないという欠点があった。
【０００４】そこで、大量生産が可能で、且つ精度のよ
い膜を得るために、図５に示すようなスパッタ装置が開
発された。この装置は、並列して設けられた一対のター
ゲット３１と、ターゲット３１にＤＣ電源３２を接続し
た構成である。この装置によれば、ターゲットにＤＣ電
源３２より電圧を印加することで、一方のターゲットが
アノードとなり、他方のターゲットがカソードとなるた
めに、ターゲット間にスパッタ粒子の移動が起こり、基
板へのスパッタ粒子の直接衝突が少なくなり、ダメージ
の少ない膜を成膜することができる。
い膜を得るために、図５に示すようなスパッタ装置が開
発された。この装置は、並列して設けられた一対のター
ゲット３１と、ターゲット３１にＤＣ電源３２を接続し
た構成である。この装置によれば、ターゲットにＤＣ電
源３２より電圧を印加することで、一方のターゲットが
アノードとなり、他方のターゲットがカソードとなるた
めに、ターゲット間にスパッタ粒子の移動が起こり、基
板へのスパッタ粒子の直接衝突が少なくなり、ダメージ
の少ない膜を成膜することができる。
【０００５】
【発明が解決しようとする課題】しかながら、上記装置
ではＤＣ電源より直接的にターゲットに電圧を印加する
ために、ターゲットへの電圧が高く、このため異常放電
（アーキング）が発生しやすいという欠点があり、さら
に、一方のターゲットへのスパッタ粒子等の絶縁物の付
着が起こり、このためチャージアップがおきやすくな
る。また、ＤＣ電源のみによる電圧の印加では、放電の
インピーダンスが高くなる。これらの理由により、連続
的に緻密で精度の良い膜を成膜することができないとい
う問題点があった。
ではＤＣ電源より直接的にターゲットに電圧を印加する
ために、ターゲットへの電圧が高く、このため異常放電
（アーキング）が発生しやすいという欠点があり、さら
に、一方のターゲットへのスパッタ粒子等の絶縁物の付
着が起こり、このためチャージアップがおきやすくな
る。また、ＤＣ電源のみによる電圧の印加では、放電の
インピーダンスが高くなる。これらの理由により、連続
的に緻密で精度の良い膜を成膜することができないとい
う問題点があった。
【０００６】そこで、本発明は、緻密で精度の良い膜を
成膜するのに適し、特に大型の基板に連続して大量に成
膜するのに適するスパッタによる成膜方法とそのスパッ
タ装置を提供することを課題とする。
成膜するのに適し、特に大型の基板に連続して大量に成
膜するのに適するスパッタによる成膜方法とそのスパッ
タ装置を提供することを課題とする。
【０００７】
【課題を解決するための手段】即ち、本発明は上記のよ
うな課題を解決するために、スパッタ方法として、真空
チャンバ内に並列して設置された一対のターゲットの陰
極、陽極を切替スイッチで変化させて印加するＤＣ電源
と、陰極、陽極の切替えに合わせて電圧のＯＮ、ＯＦ
Ｆ、又は電圧のＨｉｇｈ、ＬＯＷを制御しながら切替え
て印加するＲＦ電源との電圧をマッチングボックスを介
してインピーダンスを整合しながら重畳して印加するこ
とにより、一方のターゲットをカソードとし、他方のタ
ーゲットをアノードして電子の移動を行い、さらに、ア
ノードとカソードを切り換えて逆方向の電子の移動を行
いながら、スパッタを行うことを特徴とする。
うな課題を解決するために、スパッタ方法として、真空
チャンバ内に並列して設置された一対のターゲットの陰
極、陽極を切替スイッチで変化させて印加するＤＣ電源
と、陰極、陽極の切替えに合わせて電圧のＯＮ、ＯＦ
Ｆ、又は電圧のＨｉｇｈ、ＬＯＷを制御しながら切替え
て印加するＲＦ電源との電圧をマッチングボックスを介
してインピーダンスを整合しながら重畳して印加するこ
とにより、一方のターゲットをカソードとし、他方のタ
ーゲットをアノードして電子の移動を行い、さらに、ア
ノードとカソードを切り換えて逆方向の電子の移動を行
いながら、スパッタを行うことを特徴とする。
【０００８】また、装置として、真空チャンバ内に設け
られた基板ホルダーに載置された基板に対向して設けら
れ、且つ並列して設置された少なくとも一対の、誘電
体、又は導電性ターゲットと、ターゲットに電圧を重畳
して印加するためのＤＣ電源とＲＦ電源とからなり、し
かも、ＤＣ電源とＲＦ電源とは、インピーダンスを整合
するためのマッチングボックスを介してターゲットに連
結され、且つＤＣ電源には陰極、陽極を切替え可能な切
替スイッチが連結され、ＲＦ電源には、電源のＯＮ、Ｏ
ＦＦ、又は電圧のＨｉｇｈ、ＬＯＷを制御するための制
御部が連結され、しかも制御部はＤＣ電源の陰極、陽極
を切替えて制御しながら、ＲＦ電源の電源のＯＮ、ＯＦ
Ｆ、又は電圧のＨｉｇｈ、ＬＯＷを制御すべく構成され
ていることを特徴とする。
られた基板ホルダーに載置された基板に対向して設けら
れ、且つ並列して設置された少なくとも一対の、誘電
体、又は導電性ターゲットと、ターゲットに電圧を重畳
して印加するためのＤＣ電源とＲＦ電源とからなり、し
かも、ＤＣ電源とＲＦ電源とは、インピーダンスを整合
するためのマッチングボックスを介してターゲットに連
結され、且つＤＣ電源には陰極、陽極を切替え可能な切
替スイッチが連結され、ＲＦ電源には、電源のＯＮ、Ｏ
ＦＦ、又は電圧のＨｉｇｈ、ＬＯＷを制御するための制
御部が連結され、しかも制御部はＤＣ電源の陰極、陽極
を切替えて制御しながら、ＲＦ電源の電源のＯＮ、ＯＦ
Ｆ、又は電圧のＨｉｇｈ、ＬＯＷを制御すべく構成され
ていることを特徴とする。
【０００９】
【作用】即ち、本発明は、真空チャンバ内の基板ホルダ
ーに載置された基板に、Ｓｉ膜や，ｓｉＯ2 膜等の膜を
成膜するのに、該基板に対向してターゲットを設置す
る。このターゲットは、並列して設置された一対のター
ゲットで、ＤＣ電源の陰極、陽極を制御部で制御された
切替スイッチで切替えることにより、一方のターゲット
をカソードとし、他方のターゲットをアノードして電子
の移動を行い、さらに、アノードとカソードを切り換え
て逆の電子の移動を行う。この際、ＤＣ電源の陰極
（−）、陽極（＋）の切替に合わせて、導電性ターゲッ
トの場合は、制御部でＲＦ電源のＯＮ、ＯＦＦを制御
し、又誘電体ターゲットの場合は、制御部でＲＦ電圧の
Ｈｉｇｈ、ＬＯＷを制御して電圧と前記ＤＣ電源の電圧
とを、マッチングボックスを介してインピーダンスを整
合しながら重畳して印加する。
ーに載置された基板に、Ｓｉ膜や，ｓｉＯ2 膜等の膜を
成膜するのに、該基板に対向してターゲットを設置す
る。このターゲットは、並列して設置された一対のター
ゲットで、ＤＣ電源の陰極、陽極を制御部で制御された
切替スイッチで切替えることにより、一方のターゲット
をカソードとし、他方のターゲットをアノードして電子
の移動を行い、さらに、アノードとカソードを切り換え
て逆の電子の移動を行う。この際、ＤＣ電源の陰極
（−）、陽極（＋）の切替に合わせて、導電性ターゲッ
トの場合は、制御部でＲＦ電源のＯＮ、ＯＦＦを制御
し、又誘電体ターゲットの場合は、制御部でＲＦ電圧の
Ｈｉｇｈ、ＬＯＷを制御して電圧と前記ＤＣ電源の電圧
とを、マッチングボックスを介してインピーダンスを整
合しながら重畳して印加する。
【００１０】この際、ＲＦ電源からの電圧は、誘電体の
ターゲットの場合は、陰極（−）側のターゲットにスパ
ッタさせるにたる電圧を、陽極（＋）側のターゲットに
は、放電を開始するにたる電圧を印加する。また、ＲＦ
電源からの電圧は、導電性のターゲットの場合は、陰極
側のみのターゲットに電圧を印加する。これにより、タ
ーゲットのアノードとカソード間で電子の移動が起こ
り、またアノードとカソードとが逆になって、逆方向の
電子の移動がおこることとなる。従って、基板への直接
的な電子等の衝突が少なくなり、また、低い電圧でスパ
ッタできるので、放電のインピーダンスを低くすること
ができ、低ダメージで、緻密な膜を、連続的に成膜する
ことができる。
ターゲットの場合は、陰極（−）側のターゲットにスパ
ッタさせるにたる電圧を、陽極（＋）側のターゲットに
は、放電を開始するにたる電圧を印加する。また、ＲＦ
電源からの電圧は、導電性のターゲットの場合は、陰極
側のみのターゲットに電圧を印加する。これにより、タ
ーゲットのアノードとカソード間で電子の移動が起こ
り、またアノードとカソードとが逆になって、逆方向の
電子の移動がおこることとなる。従って、基板への直接
的な電子等の衝突が少なくなり、また、低い電圧でスパ
ッタできるので、放電のインピーダンスを低くすること
ができ、低ダメージで、緻密な膜を、連続的に成膜する
ことができる。
【００１１】
【発明の実施の形態】以下、本発明の一実施形態を、図
面に沿って説明する。図１は本発明のスパッタ装置を示
す概略構成図である。この図において、真空チャンバ２
０内に、基板２１を載置した基板ホルダー２２が設けら
れている。
面に沿って説明する。図１は本発明のスパッタ装置を示
す概略構成図である。この図において、真空チャンバ２
０内に、基板２１を載置した基板ホルダー２２が設けら
れている。
【００１２】基板２１に対向して、真空チャンバ２０側
壁には、一対のターゲット１Ａ，１Ｂが水平方向に並列
して配置されている。
壁には、一対のターゲット１Ａ，１Ｂが水平方向に並列
して配置されている。
【００１３】ターゲット１Ａ，１Ｂは導電性（例えば、
Ｓｉ、Ａｌ、Ｔｉ等）、又は誘電体（例えば、Ｓｉ
Ｏ2 、Ａｌ2 Ｏ2 、ＴｉＯ2 等）からなるターゲット材
２と、その後方に設けられた磁石３とヨーク４とからな
る。
Ｓｉ、Ａｌ、Ｔｉ等）、又は誘電体（例えば、Ｓｉ
Ｏ2 、Ａｌ2 Ｏ2 、ＴｉＯ2 等）からなるターゲット材
２と、その後方に設けられた磁石３とヨーク４とからな
る。
【００１４】ターゲット１Ａ，１Ｂには、切替スイッチ
５に連結された１つのＤＣ電源６と、それぞれのターゲ
ット１Ａ，１Ｂ毎に設けられたＲＦ電源７ａ，７ｂとが
インピーダンスを整合すべくマッチングボックス８ａ，
８ｂを介して連結されている。このＲＦ電源７ａ，７ｂ
は、位相を制御すべくそれぞれ一つの電源より位相シフ
ター９ａ，９ｂを介して連結されている。
５に連結された１つのＤＣ電源６と、それぞれのターゲ
ット１Ａ，１Ｂ毎に設けられたＲＦ電源７ａ，７ｂとが
インピーダンスを整合すべくマッチングボックス８ａ，
８ｂを介して連結されている。このＲＦ電源７ａ，７ｂ
は、位相を制御すべくそれぞれ一つの電源より位相シフ
ター９ａ，９ｂを介して連結されている。
【００１５】上記ＤＣ電源６の切替スイッチ５とＲＦ電
源７ａ，７ｂとは、それぞれ制御部１０を介して連結さ
れている。この制御部１０は、切替スイッチ５を制御し
てＤＣ電源６の陰極（−）、陽極（＋）を周期的に切替
えるととともに、切替スイッチ５でのＤＣ電源６の陰極
（−）、陽極（＋）の切り替わりに合わせて、ターゲッ
ト１Ａ，１Ｂが導電性の場合は、ＲＦ電源７ａ，７ｂの
電圧を周期的にＯＮ、ＯＦＦに切り換える。即ち、陰極
（−）になったターゲット側をＯＮにし、陽極（＋）と
なったターゲット側をＯＦＦとする。これにより、陰極
（−）側より陽極（＋）側へ電流経路を形成することと
なり、陽極（＋）側ターゲットへ電子の移動が起こるこ
ととなる。
源７ａ，７ｂとは、それぞれ制御部１０を介して連結さ
れている。この制御部１０は、切替スイッチ５を制御し
てＤＣ電源６の陰極（−）、陽極（＋）を周期的に切替
えるととともに、切替スイッチ５でのＤＣ電源６の陰極
（−）、陽極（＋）の切り替わりに合わせて、ターゲッ
ト１Ａ，１Ｂが導電性の場合は、ＲＦ電源７ａ，７ｂの
電圧を周期的にＯＮ、ＯＦＦに切り換える。即ち、陰極
（−）になったターゲット側をＯＮにし、陽極（＋）と
なったターゲット側をＯＦＦとする。これにより、陰極
（−）側より陽極（＋）側へ電流経路を形成することと
なり、陽極（＋）側ターゲットへ電子の移動が起こるこ
ととなる。
【００１６】また、ターゲット１Ａ，１Ｂが誘導体の場
合は、ＤＣ電源６の陰極（−）、陽極（＋）の切り替わ
りに応じて、ＲＦ電源７ａ，７ｂの電圧をＨｉｇｈ、Ｌ
ＯＷに制御する。即ち、陰極（−）になったターゲット
をスパッタさせるべくＨｉｇｈ電圧をかけ、陽極（＋）
になったターゲットには放電が開始する程度のＬＯＷ電
圧をかけることにより、前記と同様に、陰極（−）側よ
り陽極（＋）側へ電流経路を形成することとなり、陽極
（＋）側ターゲットへ電子の移動が起こることとなる。
合は、ＤＣ電源６の陰極（−）、陽極（＋）の切り替わ
りに応じて、ＲＦ電源７ａ，７ｂの電圧をＨｉｇｈ、Ｌ
ＯＷに制御する。即ち、陰極（−）になったターゲット
をスパッタさせるべくＨｉｇｈ電圧をかけ、陽極（＋）
になったターゲットには放電が開始する程度のＬＯＷ電
圧をかけることにより、前記と同様に、陰極（−）側よ
り陽極（＋）側へ電流経路を形成することとなり、陽極
（＋）側ターゲットへ電子の移動が起こることとなる。
【００１７】この装置を用いて，導電性のターゲット材
（Ａｌ）を使用した場合のスパッタについて説明する。
この場合の、ターゲット１Ａ，１Ｂの陰極（−）、陽極
（＋）、即ちカソードと、アーノドとしての役割、電子
の流れ、及びＲＦ電源７ａ，７ｂの、電圧をＯＮ、ＯＦ
Ｆに切り換え状態を図２で示す。同図（イ）は、ターゲ
ット１Ａが陽極（＋）、ターゲット１Ｂが陰極（−）に
なった場合の電子の流れを示し、（ロ）は切替スイッチ
５でその流れの逆、即ち、ターゲット１Ａが陰極
（−）、ターゲット１Ｂが陽極（＋）になった場合の電
子の流れを示す。
（Ａｌ）を使用した場合のスパッタについて説明する。
この場合の、ターゲット１Ａ，１Ｂの陰極（−）、陽極
（＋）、即ちカソードと、アーノドとしての役割、電子
の流れ、及びＲＦ電源７ａ，７ｂの、電圧をＯＮ、ＯＦ
Ｆに切り換え状態を図２で示す。同図（イ）は、ターゲ
ット１Ａが陽極（＋）、ターゲット１Ｂが陰極（−）に
なった場合の電子の流れを示し、（ロ）は切替スイッチ
５でその流れの逆、即ち、ターゲット１Ａが陰極
（−）、ターゲット１Ｂが陽極（＋）になった場合の電
子の流れを示す。
【００１８】先ず、ターゲット材としてアルミニウム
（Ａｌ）を用い、真空チャンバ２０内を例えば１×１０
-5パスカル程度まで排気した後、放電ガスとしてアルゴ
ンを導入した後１×１０-1パスカルでターゲットに電圧
（ＲＦ電源でのＯＮ、ＯＦＦにおいては、ＯＮの状態で
３００Ｗ、ＯＦＦの状態は０Ｗとし、この際、ＤＣ電源
は１０Ａの電流で、３００Ｖとする）を印加すること
で、アルミニウムの電子とガスとが真空チャンバ内でプ
ラズマ状態で反応して、基板２１へのコーティングとな
るアルミニウム（Ａ１）を形成し、基板２１にアルミニ
ウム（Ａ１）膜がコーティングされることとなる。
（Ａｌ）を用い、真空チャンバ２０内を例えば１×１０
-5パスカル程度まで排気した後、放電ガスとしてアルゴ
ンを導入した後１×１０-1パスカルでターゲットに電圧
（ＲＦ電源でのＯＮ、ＯＦＦにおいては、ＯＮの状態で
３００Ｗ、ＯＦＦの状態は０Ｗとし、この際、ＤＣ電源
は１０Ａの電流で、３００Ｖとする）を印加すること
で、アルミニウムの電子とガスとが真空チャンバ内でプ
ラズマ状態で反応して、基板２１へのコーティングとな
るアルミニウム（Ａ１）を形成し、基板２１にアルミニ
ウム（Ａ１）膜がコーティングされることとなる。
【００１９】この際、ターゲット１Ａ、１Ｂの、陰極
（−）側から陽極（＋）側に電子の流れができているた
めに（即ち、ターゲットの陰極（−）側でスパッタが起
こっているために、電子は陰極（−）側から陽極（＋）
側に流れることとなる。）、電子の直接的な基板への衝
突が軽減され、ダメージの少ない膜を基板２１にコーテ
ィングすることができる。また、ターゲット１Ａ、１Ｂ
の陰極（−）と陽極（＋）とが切り替わっているため
に、一方的な電子の移動がなく、真空チャンバ２０の側
壁等への電子の衝突も軽減され、２次スパッタの発生を
下げることが出来る。
（−）側から陽極（＋）側に電子の流れができているた
めに（即ち、ターゲットの陰極（−）側でスパッタが起
こっているために、電子は陰極（−）側から陽極（＋）
側に流れることとなる。）、電子の直接的な基板への衝
突が軽減され、ダメージの少ない膜を基板２１にコーテ
ィングすることができる。また、ターゲット１Ａ、１Ｂ
の陰極（−）と陽極（＋）とが切り替わっているため
に、一方的な電子の移動がなく、真空チャンバ２０の側
壁等への電子の衝突も軽減され、２次スパッタの発生を
下げることが出来る。
【００２０】さらに、ターゲット１Ａ、１Ｂの陰極
（−）と陽極（＋）との切替えは、それぞれのターゲッ
トには間欠的、又は周期的な負の電圧が印可されること
となる。
（−）と陽極（＋）との切替えは、それぞれのターゲッ
トには間欠的、又は周期的な負の電圧が印可されること
となる。
【００２１】また、ＴＦＴにおいて、ゲート電極の短絡
を防ぐ目的で用いられる窒化珪素薄膜を成膜すべく、導
電性のターゲット材（Ｓｉ）を使用した場合のスパッタ
について説明する。先ず、ターゲット材として珪素（Ｓ
ｉ）を用い、真空チャンバ２０内を例えば１×１０-3パ
スカル程度まで排気した後、反応性ガスとして、水素、
窒素ガスを用いる。そして、前記（Ａ１）の場合と同様
に、ターゲットに電圧（ＲＦ電源でのＯＮ、ＯＦＦにお
いては、ＯＮの状態で３００Ｗ、ＯＦＦの状態は０Ｗと
し、この際、ＤＣ電源は１０Ａの電流で、３００Ｖとす
る）を印加することで、珪素の電子と窒素ガスとが真空
チャンバ内でプラズマ状態で反応して、基板２１へのコ
ーティングとなる窒化珪素（ＳｉＮ）を形成し、基板２
１に窒化珪素（ＳｉＮ）薄膜がコーティングされること
となる。
を防ぐ目的で用いられる窒化珪素薄膜を成膜すべく、導
電性のターゲット材（Ｓｉ）を使用した場合のスパッタ
について説明する。先ず、ターゲット材として珪素（Ｓ
ｉ）を用い、真空チャンバ２０内を例えば１×１０-3パ
スカル程度まで排気した後、反応性ガスとして、水素、
窒素ガスを用いる。そして、前記（Ａ１）の場合と同様
に、ターゲットに電圧（ＲＦ電源でのＯＮ、ＯＦＦにお
いては、ＯＮの状態で３００Ｗ、ＯＦＦの状態は０Ｗと
し、この際、ＤＣ電源は１０Ａの電流で、３００Ｖとす
る）を印加することで、珪素の電子と窒素ガスとが真空
チャンバ内でプラズマ状態で反応して、基板２１へのコ
ーティングとなる窒化珪素（ＳｉＮ）を形成し、基板２
１に窒化珪素（ＳｉＮ）薄膜がコーティングされること
となる。
【００２２】この際、ターゲット１Ａ、１Ｂの、陰極
（−）側から陽極（＋）側に電子の流れができているた
めに（即ち、ダーゲットの陰極（−）側でスパッタが起
こっているために、電子は陰極（−）側から陽極（＋）
側に電子が流れることとなる）、電子の直接的な基板へ
の衝突が軽減され、また、成膜形成時に窒素イオンによ
って珪素原子が過剰にスパッタされることなく、珪素原
子と窒素イオンの衝突、反跳によって（ダウジングボン
ド）、密着性に優れた窒化珪素（ＳｉＮ）薄膜を得るこ
とが出来る。
（−）側から陽極（＋）側に電子の流れができているた
めに（即ち、ダーゲットの陰極（−）側でスパッタが起
こっているために、電子は陰極（−）側から陽極（＋）
側に電子が流れることとなる）、電子の直接的な基板へ
の衝突が軽減され、また、成膜形成時に窒素イオンによ
って珪素原子が過剰にスパッタされることなく、珪素原
子と窒素イオンの衝突、反跳によって（ダウジングボン
ド）、密着性に優れた窒化珪素（ＳｉＮ）薄膜を得るこ
とが出来る。
【００２３】次に、誘電体ターゲット材（ＳｉＯ2 ）を
使用した場合について説明する。この場合も、前記と同
様に、ターゲット１Ａ，１Ｂの陰極（−）、陽極
（＋）、電子の流れ、及びＲＦ電源７ａ，７ｂの電圧の
Ｈｉｇｈ、ＬＯＷの切り換え状態を図３で示す。同図
（イ）は、ターゲット１Ａが陽極（＋）、ターゲット１
Ｂが陰極（−）になった場合の電子の流れを示し、
（ロ）は切替スイッチ５でその流れの逆、即ち、ターゲ
ット１Ａが陰極（−）、ターゲット１Ｂが陽極（＋）に
なった場合の電子の流れを示す。
使用した場合について説明する。この場合も、前記と同
様に、ターゲット１Ａ，１Ｂの陰極（−）、陽極
（＋）、電子の流れ、及びＲＦ電源７ａ，７ｂの電圧の
Ｈｉｇｈ、ＬＯＷの切り換え状態を図３で示す。同図
（イ）は、ターゲット１Ａが陽極（＋）、ターゲット１
Ｂが陰極（−）になった場合の電子の流れを示し、
（ロ）は切替スイッチ５でその流れの逆、即ち、ターゲ
ット１Ａが陰極（−）、ターゲット１Ｂが陽極（＋）に
なった場合の電子の流れを示す。
【００２４】誘電体ターゲット（ＳｉＯ2 ）は、切替ス
イッチ５で、陰極（−），陽極（＋）を切り換えても誘
電体ターゲットにチャージするだけで電流が流れない。
従って、陰極（−）側のターゲットにスパッタさせるだ
けの電圧パワー（Ｈｉｇｈ約１５００Ｗ）、印加し、陽
極（＋）側のターゲットには放電が開始する程度の低い
（ＬＯＷ約１００Ｗ）ＲＦ放電を起こすとともに（この
際、ＤＣ電源は０．５Ａの電流で、１２００Ｖとす
る）、陽極（＋）側のターゲットにバイアス電圧をか
け、陰極（−）側ターゲットでのＲＦ放電の電子を、少
しのＲＦ電圧とバイアス電圧の陽極（＋）側のターゲッ
トに電子を引き寄せることで、ターゲット１Ａ、１Ｂ
の、陰極（−）側から陽極（＋）側に電子の流れをつく
り、電子の直接的な基板への衝突が軽減して、ダメージ
の少ない膜を基板２１にコーティングする。また、ター
ゲット１Ａ、１Ｂの陽極（＋）と陰極（−）が間欠的、
又は周期的に切り替わっているために、一方的な電子の
移動がなく、真空チャンバ２０の側壁等への電子の衝突
も軽減され、２次スパッタの発生を下げることができ、
膜中への不純物の混入を押さえることが可能となる。
イッチ５で、陰極（−），陽極（＋）を切り換えても誘
電体ターゲットにチャージするだけで電流が流れない。
従って、陰極（−）側のターゲットにスパッタさせるだ
けの電圧パワー（Ｈｉｇｈ約１５００Ｗ）、印加し、陽
極（＋）側のターゲットには放電が開始する程度の低い
（ＬＯＷ約１００Ｗ）ＲＦ放電を起こすとともに（この
際、ＤＣ電源は０．５Ａの電流で、１２００Ｖとす
る）、陽極（＋）側のターゲットにバイアス電圧をか
け、陰極（−）側ターゲットでのＲＦ放電の電子を、少
しのＲＦ電圧とバイアス電圧の陽極（＋）側のターゲッ
トに電子を引き寄せることで、ターゲット１Ａ、１Ｂ
の、陰極（−）側から陽極（＋）側に電子の流れをつく
り、電子の直接的な基板への衝突が軽減して、ダメージ
の少ない膜を基板２１にコーティングする。また、ター
ゲット１Ａ、１Ｂの陽極（＋）と陰極（−）が間欠的、
又は周期的に切り替わっているために、一方的な電子の
移動がなく、真空チャンバ２０の側壁等への電子の衝突
も軽減され、２次スパッタの発生を下げることができ、
膜中への不純物の混入を押さえることが可能となる。
【００２５】即ち、スパッタの主はＲＦ電源である。タ
ーゲットが誘電体の場合、スパッタする側のターゲット
には大きなパワーを与え、アノードとなるターゲット側
にはターゲットが放電するにたりる最も少ないぎりぎり
のパワー（例えば、５０〜１００Ｗ）をかけるととも
に、スパッタする側のターゲット（アノードとなる電
極）には、バイアス電圧を重畳させるのである。このと
き、バイアス電圧は放電するＲＦ電圧より高い電圧であ
るために、ＲＦ放電の電圧が陽極（＋）側にシフトする
程度となる。このため、基板への電子の衝突がなく、不
純物が少ない膜をコーティングすることが出来る。
ーゲットが誘電体の場合、スパッタする側のターゲット
には大きなパワーを与え、アノードとなるターゲット側
にはターゲットが放電するにたりる最も少ないぎりぎり
のパワー（例えば、５０〜１００Ｗ）をかけるととも
に、スパッタする側のターゲット（アノードとなる電
極）には、バイアス電圧を重畳させるのである。このと
き、バイアス電圧は放電するＲＦ電圧より高い電圧であ
るために、ＲＦ放電の電圧が陽極（＋）側にシフトする
程度となる。このため、基板への電子の衝突がなく、不
純物が少ない膜をコーティングすることが出来る。
【００２６】また、本発明の装置で、大型基板を連続し
て成膜するためには、図４に示すように、真空チャンバ
２０の楯方向に、この並列されたターゲット１Ａ，１Ｂ
を多段的（ｎ個）に設ける構成にすることにより、一度
に多くの大型基板を連続して成膜することが可能とな
る。この際、各段のターゲットはそれぞれ、位相シフタ
ー９ａ，９ｂ、…９ｎにより位相が制御され、各段のＲ
Ｆ電源７ａ，７ｂ、及び切替スイッチ５は、その切替え
等を制御部１０で制御されて電圧が印加等されている。
て成膜するためには、図４に示すように、真空チャンバ
２０の楯方向に、この並列されたターゲット１Ａ，１Ｂ
を多段的（ｎ個）に設ける構成にすることにより、一度
に多くの大型基板を連続して成膜することが可能とな
る。この際、各段のターゲットはそれぞれ、位相シフタ
ー９ａ，９ｂ、…９ｎにより位相が制御され、各段のＲ
Ｆ電源７ａ，７ｂ、及び切替スイッチ５は、その切替え
等を制御部１０で制御されて電圧が印加等されている。
【００２７】
【発明の効果】このように、本発明によるスパッタは、
電子をターゲット間で交互に移動することで、基板に対
しての電子の衝突を軽減することができ、低ダメージの
緻密な膜を成膜することができるので、スパッタを用い
て、成膜速度を早く、また、大型基板に対しても、連続
して成膜することができる。
電子をターゲット間で交互に移動することで、基板に対
しての電子の衝突を軽減することができ、低ダメージの
緻密な膜を成膜することができるので、スパッタを用い
て、成膜速度を早く、また、大型基板に対しても、連続
して成膜することができる。
【００２８】また、電子の移動をターゲット間で交互に
切り換えることで、チャンバの側壁等に電子が衝突する
ことで起こる２次スパッタ等を押さえ、不純物の混じら
ない緻密な膜を成膜することができ、さらに、長時間の
成膜にも対応することができる。
切り換えることで、チャンバの側壁等に電子が衝突する
ことで起こる２次スパッタ等を押さえ、不純物の混じら
ない緻密な膜を成膜することができ、さらに、長時間の
成膜にも対応することができる。
【図１】は本発明のスパッタ装置の一実施形態を示す概
略構成図。
略構成図。
【図２】（イ），（ロ）は、導電性ターゲットを使用す
る場合の電子の移動を示したスパッタ装置の概略構成
図。
る場合の電子の移動を示したスパッタ装置の概略構成
図。
【図３】（イ），（ロ）は、誘電体ターゲットを使用す
る場合の電子の移動を示したスパッタ装置の概略構成
図。
る場合の電子の移動を示したスパッタ装置の概略構成
図。
【図４】は、スパッタ装置を多段的に用いた他実施例を
示す概略構成図。
示す概略構成図。
【図５】は、従来のスパッタ装置を示す概略構成図。
１Ａ，１Ｂ…ターゲット ５…切替スイッチ ６…ＤＣ電源 ７ａ，７ｂ…ＲＦ電源 ８ａ，８ｂ…マッチングボックス １０…制御部
Claims (2)
- 【請求項１】 真空チャンバに並列して設置された一対
のターゲットの陰極、陽極を切替スイッチで変化させて
印加するＤＣ電源と、陰極、陽極の切替えに合わせて電
圧のＯＮ、ＯＦＦ、又は電圧のＨｉｇｈ、ＬＯＷを制御
しながら切替えて印加するＲＦ電源との電圧をマッチン
グボックスを介してインピーダンスを整合しながら重畳
して印加することにより、一方のターゲットをカソード
とし、他方のターゲットをアノードして電子の移動を行
い、さらに、アノードとカソードとを切り換えて逆方向
の電子の移動を行いながらスパッタを行うことを特徴と
するスパッタによる成膜方法。 - 【請求項２】 真空チャンバ内に設けられた基板ホルダ
ーに載置された基板に対向して設けられ、且つ並列して
設置された少なくとも一対の、誘電体、又は導電性ター
ゲットと、ターゲットに電圧を重畳して印加するための
ＤＣ電源とＲＦ電源とからなり、しかも、ＤＣ電源とＲ
Ｆ電源とは、インピーダンスを整合するためのマッチン
グボックスを介してターゲットに連結され、且つＤＣ電
源には陰極、陽極を切替え可能な切替スイッチが連結さ
れ、ＲＦ電源には、電圧のＯＮ、ＯＦＦ、又は電圧のＨ
ｉｇｈ、ＬＯＷを制御するための制御部が連結され、し
かも制御部はＤＣ電源の陰極、陽極を切替えて制御しな
がら、ＲＦ電源の電源のＯＮ、ＯＦＦ、又は電圧のＨｉ
ｇｈ、ＬＯＷを制御すべく構成されていることを特徴と
するスパッタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27549899A JP3414678B2 (ja) | 1999-09-29 | 1999-09-29 | スパッタによる成膜方法とその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27549899A JP3414678B2 (ja) | 1999-09-29 | 1999-09-29 | スパッタによる成膜方法とその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001098369A true JP2001098369A (ja) | 2001-04-10 |
| JP3414678B2 JP3414678B2 (ja) | 2003-06-09 |
Family
ID=17556342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27549899A Expired - Fee Related JP3414678B2 (ja) | 1999-09-29 | 1999-09-29 | スパッタによる成膜方法とその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3414678B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006528729A (ja) * | 2003-07-25 | 2006-12-21 | ユナキス・バルツェルス・アクチェンゲゼルシャフト | マグネトロンスパッタリング源のための滑りアノード |
| JP2010021581A (ja) * | 2001-07-24 | 2010-01-28 | Cree Inc | 高電子移動度トランジスタの製造方法 |
| US7893500B2 (en) | 2006-11-21 | 2011-02-22 | Cree, Inc. | High voltage GaN transistors |
| US8021904B2 (en) | 2007-02-01 | 2011-09-20 | Cree, Inc. | Ohmic contacts to nitrogen polarity GaN |
| US8212290B2 (en) | 2007-03-23 | 2012-07-03 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| US8368100B2 (en) | 2007-11-14 | 2013-02-05 | Cree, Inc. | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
| US8669589B2 (en) | 2005-09-07 | 2014-03-11 | Cree, Inc. | Robust transistors with fluorine treatment |
| US8878245B2 (en) | 2006-11-30 | 2014-11-04 | Cree, Inc. | Transistors and method for making ohmic contact to transistors |
-
1999
- 1999-09-29 JP JP27549899A patent/JP3414678B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010021581A (ja) * | 2001-07-24 | 2010-01-28 | Cree Inc | 高電子移動度トランジスタの製造方法 |
| US10224427B2 (en) | 2001-07-24 | 2019-03-05 | Cree, Inc. | Insulting gate AlGaN/GaN HEMT |
| US9419124B2 (en) | 2001-07-24 | 2016-08-16 | Cree, Inc. | Insulating gate AlGaN/GaN HEMT |
| JP4714913B2 (ja) * | 2003-07-25 | 2011-07-06 | エリコン・ソーラー・アクチェンゲゼルシャフト，トリュープバッハ | マグネトロンスパッタリング源のための滑りアノード |
| JP2006528729A (ja) * | 2003-07-25 | 2006-12-21 | ユナキス・バルツェルス・アクチェンゲゼルシャフト | マグネトロンスパッタリング源のための滑りアノード |
| US8669589B2 (en) | 2005-09-07 | 2014-03-11 | Cree, Inc. | Robust transistors with fluorine treatment |
| US9041064B2 (en) | 2006-11-21 | 2015-05-26 | Cree, Inc. | High voltage GaN transistor |
| US7893500B2 (en) | 2006-11-21 | 2011-02-22 | Cree, Inc. | High voltage GaN transistors |
| US8169005B2 (en) | 2006-11-21 | 2012-05-01 | Cree, Inc. | High voltage GaN transistors |
| US9450081B2 (en) | 2006-11-21 | 2016-09-20 | Cree, Inc. | High voltage GaN transistor |
| US8878245B2 (en) | 2006-11-30 | 2014-11-04 | Cree, Inc. | Transistors and method for making ohmic contact to transistors |
| US8021904B2 (en) | 2007-02-01 | 2011-09-20 | Cree, Inc. | Ohmic contacts to nitrogen polarity GaN |
| US9240473B2 (en) | 2007-03-23 | 2016-01-19 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| US8212290B2 (en) | 2007-03-23 | 2012-07-03 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| US8368100B2 (en) | 2007-11-14 | 2013-02-05 | Cree, Inc. | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3414678B2 (ja) | 2003-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04325680A (ja) | サブストレート上に反応性の膜を付着する装置 | |
| JPH02217467A (ja) | 対向ターゲット型スパッタリング装置 | |
| JP3269834B2 (ja) | スパッタリング装置とスパッタリング方法 | |
| JP2003096561A (ja) | スパッタ装置 | |
| JP3414678B2 (ja) | スパッタによる成膜方法とその装置 | |
| US5512156A (en) | Sputtering electrode | |
| US20060102466A1 (en) | Ion beam assisted sputtering deposition apparatus | |
| US10407767B2 (en) | Method for depositing a layer using a magnetron sputtering device | |
| US20020020356A1 (en) | Vacuum arc evaporation source and film formation apparatus using the same | |
| JP2007031816A (ja) | スパッタリング装置及びスパッタリング方法 | |
| JPH0499176A (ja) | プラズマ処理装置 | |
| JPH10204625A (ja) | ＭｇＯ膜成膜方法及び成膜装置 | |
| JP2002173762A (ja) | 透明導電膜等の成膜方法とその装置 | |
| JPH01240645A (ja) | 真空蒸着装置 | |
| JP7163154B2 (ja) | 薄膜製造方法、対向ターゲット式スパッタリング装置 | |
| JPH1192927A (ja) | マグネトロンスパッタ装置 | |
| JPH05331634A (ja) | スパッタリング装置 | |
| JP2002012969A (ja) | スパッタリング装置の制御方法 | |
| US20050205411A1 (en) | [physical vapor deposition process and apparatus therefor] | |
| JP2878997B2 (ja) | 真空蒸着装置 | |
| JPH07316794A (ja) | イオンプレーティングのプラズマビーム制御方法及び制御装置 | |
| JPH0967671A (ja) | ＴｉＮ膜製造方法 | |
| JPH06145973A (ja) | スパッタリング装置 | |
| JP2001518982A (ja) | Ｐｄｖコーティングを行うための方法及び装置 | |
| JP2007131930A (ja) | 反応性マグネトロンスパッタリング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |