JP2001086793A - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JP2001086793A JP2001086793A JP25959999A JP25959999A JP2001086793A JP 2001086793 A JP2001086793 A JP 2001086793A JP 25959999 A JP25959999 A JP 25959999A JP 25959999 A JP25959999 A JP 25959999A JP 2001086793 A JP2001086793 A JP 2001086793A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistance
- sine wave
- drive circuit
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/80—Generating trains of sinusoidal oscillations
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/525—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency
- H02M7/527—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Control Of Ac Motors In General (AREA)
Abstract
(57)【要約】
【課題】 正弦波電流により駆動されるモータなどの駆
動回路において、回路規模の増大とコスト高を招くこと
なしに精度の高い正弦波電流を生成できるようにする。 【解決手段】 直列に接続した複数の抵抗素子で抵抗回
路１２を構成し、この抵抗回路１２で抵抗分割により発
生させた複数段の電圧のうち、スイッチ回路１３とタイ
ミング回路１４で所定の電圧を選択してＰＷＭ生成コン
パレータ１６へ出力することにより、正弦波電流を作る
のに必要な基本波形を得るようにした。
動回路において、回路規模の増大とコスト高を招くこと
なしに精度の高い正弦波電流を生成できるようにする。 【解決手段】 直列に接続した複数の抵抗素子で抵抗回
路１２を構成し、この抵抗回路１２で抵抗分割により発
生させた複数段の電圧のうち、スイッチ回路１３とタイ
ミング回路１４で所定の電圧を選択してＰＷＭ生成コン
パレータ１６へ出力することにより、正弦波電流を作る
のに必要な基本波形を得るようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、モータの駆動回
路に関し、詳しくは、ブラシレスモータやインダクショ
ンモータなどの正弦波ＰＷＭ駆動されるモータの駆動回
路に関する。
路に関し、詳しくは、ブラシレスモータやインダクショ
ンモータなどの正弦波ＰＷＭ駆動されるモータの駆動回
路に関する。
【０００２】
【従来の技術】図５は、従来の正弦波ＰＷＭ駆動される
モータの駆動回路図である。この駆動回路１０は、基準
クロックを発生してタイミング回路２に供給する基準ク
ロック発生回路１と、前記基準クロックに同期して所定
のＲＯＭアドレスを指定し、対応するＲＯＭデータを読
み出して所定のデータラッチ回路４に出力するタイミン
グ回路２と、ＲＯＭアドレスとＲＯＭデータ（０／１デ
ータ）とを対応付けて記憶するＲＯＭ３と、読み出され
たＲＯＭデータを一時的に保持するデータラッチ回路４
と、ＤＡＣ（デジタル−アナログコンバータ）６と、Ｐ
ＷＭ変調時のキャリア信号となる三角波形を発生する三
角波発生回路６と、ＰＷＭ生成コンパレータ（電圧比較
回路）７とから構成されている。データラッチ回路４、
ＤＡＣ５及びＰＷＭ生成コンパレータ７は、ＵＶＷ３相
の各相ごとに設けられている。
モータの駆動回路図である。この駆動回路１０は、基準
クロックを発生してタイミング回路２に供給する基準ク
ロック発生回路１と、前記基準クロックに同期して所定
のＲＯＭアドレスを指定し、対応するＲＯＭデータを読
み出して所定のデータラッチ回路４に出力するタイミン
グ回路２と、ＲＯＭアドレスとＲＯＭデータ（０／１デ
ータ）とを対応付けて記憶するＲＯＭ３と、読み出され
たＲＯＭデータを一時的に保持するデータラッチ回路４
と、ＤＡＣ（デジタル−アナログコンバータ）６と、Ｐ
ＷＭ変調時のキャリア信号となる三角波形を発生する三
角波発生回路６と、ＰＷＭ生成コンパレータ（電圧比較
回路）７とから構成されている。データラッチ回路４、
ＤＡＣ５及びＰＷＭ生成コンパレータ７は、ＵＶＷ３相
の各相ごとに設けられている。
【０００３】上記駆動回路１０において、タイミング回
路２は基準クロック発生回路１からの基準クロックに同
期して所定のＲＯＭアドレスを指定し、このＲＯＭアド
レスに対応するＲＯＭデータ（電圧値）をＲＯＭ３から
読み出して、各相ごとの所定のタイミングで各データラ
ッチ回路４に出力する。次いで、ＤＡＣ５でＲＯＭデー
タをアナログ電圧に変換し、正弦波電流を作るのに必要
な基本波形を作成した後、ＰＷＭ生成コンパレータ７で
基本波形と三角波形とを用いてＰＷＭ変調することで、
図示しないモータを駆動するための正弦波電流を得てい
た。
路２は基準クロック発生回路１からの基準クロックに同
期して所定のＲＯＭアドレスを指定し、このＲＯＭアド
レスに対応するＲＯＭデータ（電圧値）をＲＯＭ３から
読み出して、各相ごとの所定のタイミングで各データラ
ッチ回路４に出力する。次いで、ＤＡＣ５でＲＯＭデー
タをアナログ電圧に変換し、正弦波電流を作るのに必要
な基本波形を作成した後、ＰＷＭ生成コンパレータ７で
基本波形と三角波形とを用いてＰＷＭ変調することで、
図示しないモータを駆動するための正弦波電流を得てい
た。
【０００４】
【発明が解決しようとする課題】上述したように、従来
の駆動回路１０では、モータを駆動するための正弦波電
流を作るのに必要な基本波形を作成するために、ＲＯＭ
３から読み出したＲＯＭデータをＤＡＣ５で電圧変換す
るという方法をとっていた。しかし、このような方法で
は回路規模が大きくなり、専用ＩＣとして集積化した場
合にはコストが高くなるという問題点があった。
の駆動回路１０では、モータを駆動するための正弦波電
流を作るのに必要な基本波形を作成するために、ＲＯＭ
３から読み出したＲＯＭデータをＤＡＣ５で電圧変換す
るという方法をとっていた。しかし、このような方法で
は回路規模が大きくなり、専用ＩＣとして集積化した場
合にはコストが高くなるという問題点があった。
【０００５】また上記の方法では、精度の高い正弦波電
流を得るためには分解能が高い高精度のＤＡＣが必要と
なり、回路規模の増大とコスト高を招く原因となってい
た。
流を得るためには分解能が高い高精度のＤＡＣが必要と
なり、回路規模の増大とコスト高を招く原因となってい
た。
【０００６】この発明の目的は、回路規模の増大とコス
ト高を招くことなしに精度の高い正弦波電流を生成する
ことができる駆動回路を提供することにある。
ト高を招くことなしに精度の高い正弦波電流を生成する
ことができる駆動回路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、抵抗分割により複数段の電圧を
発生する抵抗回路と、前記複数段の電圧のうち、外部か
ら選択された所定の電圧を所定のタイミングで出力する
選択回路とを備えた電圧発生回路と、三角波波形を発生
する三角波発生回路と、前記電圧発生回路で発生した基
本波形と前記三角波波形とを変調して正弦波電流を生成
するための端子電圧を作成する変調回路とを有すること
を特徴とする。
め、請求項１の発明は、抵抗分割により複数段の電圧を
発生する抵抗回路と、前記複数段の電圧のうち、外部か
ら選択された所定の電圧を所定のタイミングで出力する
選択回路とを備えた電圧発生回路と、三角波波形を発生
する三角波発生回路と、前記電圧発生回路で発生した基
本波形と前記三角波波形とを変調して正弦波電流を生成
するための端子電圧を作成する変調回路とを有すること
を特徴とする。
【０００８】また、請求項２の発明は、請求項１におい
て、前記端子電圧から前記正弦波電流を生成する出力ド
ライブ回路と、この正弦波電流により駆動されるモータ
とをさらに具備することを特徴とする。
て、前記端子電圧から前記正弦波電流を生成する出力ド
ライブ回路と、この正弦波電流により駆動されるモータ
とをさらに具備することを特徴とする。
【０００９】さらに、請求項３の発明は、前記抵抗回路
は直列に接続された複数の抵抗素子で構成され、前記選
択回路は外部からの選択信号により導通／非導通が制御
される複数のスイッチ素子で構成されることを特徴とす
る。
は直列に接続された複数の抵抗素子で構成され、前記選
択回路は外部からの選択信号により導通／非導通が制御
される複数のスイッチ素子で構成されることを特徴とす
る。
【００１０】上記構成によれば、抵抗回路で発生させた
複数段の電圧のうち、選択回路で所定の電圧を選択する
ことにより、正弦波電流を作るのに必要な基本波形を得
ることができる。このため、従来例のようにＲＯＭから
読み出したＲＯＭデータをＤＡＣで電圧変換する方法に
比べて、回路規模を小さくすることができる。
複数段の電圧のうち、選択回路で所定の電圧を選択する
ことにより、正弦波電流を作るのに必要な基本波形を得
ることができる。このため、従来例のようにＲＯＭから
読み出したＲＯＭデータをＤＡＣで電圧変換する方法に
比べて、回路規模を小さくすることができる。
【００１１】
【発明の実施の形態】以下、この発明に係わる駆動回路
の実施形態について説明する。ここでは、正弦波ＰＷＭ
駆動されるモータの駆動回路を例とする。
の実施形態について説明する。ここでは、正弦波ＰＷＭ
駆動されるモータの駆動回路を例とする。
【００１２】図１は、この実施形態に係わるモータの駆
動回路図である。この駆動回路１００は、基準クロック
を発生してタイミング回路１４に供給する基準クロック
発生回路１１と、正弦波電流を作るのに必要な基本波形
の電圧を発生する抵抗回路１２と、抵抗回路１２で発生
する複数段の電圧のうち、タイミング回路１４で選択さ
れた所定の電圧を出力するスイッチ回路１３と、スイッ
チ回路１３を制御するタイミング回路１４と、変調時の
キャリア信号となる三角波形を発生する三角波発生回路
１５と、ＰＷＭ生成コンパレータ（電圧比較回路）１６
とから構成されている。
動回路図である。この駆動回路１００は、基準クロック
を発生してタイミング回路１４に供給する基準クロック
発生回路１１と、正弦波電流を作るのに必要な基本波形
の電圧を発生する抵抗回路１２と、抵抗回路１２で発生
する複数段の電圧のうち、タイミング回路１４で選択さ
れた所定の電圧を出力するスイッチ回路１３と、スイッ
チ回路１３を制御するタイミング回路１４と、変調時の
キャリア信号となる三角波形を発生する三角波発生回路
１５と、ＰＷＭ生成コンパレータ（電圧比較回路）１６
とから構成されている。
【００１３】図１において、ＰＷＭ生成コンパレータ１
６の後段には、モータ出力段として、図示しない出力ド
ライブ回路と正弦波ＰＷＭ駆動されるモータが接続され
ている。
６の後段には、モータ出力段として、図示しない出力ド
ライブ回路と正弦波ＰＷＭ駆動されるモータが接続され
ている。
【００１４】上述した駆動回路１００のうち、抵抗回路
１２、スイッチ回路１３及びタイミング回路１４は電圧
発生回路を構成している。次に、これら各部について説
明する。
１２、スイッチ回路１３及びタイミング回路１４は電圧
発生回路を構成している。次に、これら各部について説
明する。
【００１５】抵抗回路１２は、直列に接続された複数の
抵抗素子で構成されており、抵抗分割により複数段の電
圧を発生している。各抵抗素子の接続点からは出力信号
線が引き出されており、この出力信号線の導通を適宜に
選択することで、抵抗分割された複数段のうち、所定の
電圧を取り出すことができる。抵抗回路１２を構成する
各抵抗素子の抵抗値は、正弦波電流を作るのに必要な基
本波形ができるように設定される。すなわち、各抵抗素
子の抵抗値は、抵抗分割により発生する複数段の電圧に
より、必要とする基本波形の各区間ごとの電圧が得られ
るように、その基本波形をもとにあらかじめ計算された
値に設定される。
抵抗素子で構成されており、抵抗分割により複数段の電
圧を発生している。各抵抗素子の接続点からは出力信号
線が引き出されており、この出力信号線の導通を適宜に
選択することで、抵抗分割された複数段のうち、所定の
電圧を取り出すことができる。抵抗回路１２を構成する
各抵抗素子の抵抗値は、正弦波電流を作るのに必要な基
本波形ができるように設定される。すなわち、各抵抗素
子の抵抗値は、抵抗分割により発生する複数段の電圧に
より、必要とする基本波形の各区間ごとの電圧が得られ
るように、その基本波形をもとにあらかじめ計算された
値に設定される。
【００１６】スイッチ回路１３は、タイミング回路１４
からの選択信号により導通／非導通が制御される複数の
スイッチ素子で構成されている。このスイッチ回路１３
では、ＵＶＷ３相の各相ごとにそれぞれ複数個のスイッ
チ素子が割り当てられている。各相ごとに割り当てられ
たスイッチ素子は、抵抗回路１２の各抵抗素子の接続点
から引き出された出力信号線とそれぞれ並列に接続され
ており、抵抗回路１２で発生する複数段の電圧が、各相
ごとに独立して取り出されるように構成されている。
からの選択信号により導通／非導通が制御される複数の
スイッチ素子で構成されている。このスイッチ回路１３
では、ＵＶＷ３相の各相ごとにそれぞれ複数個のスイッ
チ素子が割り当てられている。各相ごとに割り当てられ
たスイッチ素子は、抵抗回路１２の各抵抗素子の接続点
から引き出された出力信号線とそれぞれ並列に接続され
ており、抵抗回路１２で発生する複数段の電圧が、各相
ごとに独立して取り出されるように構成されている。
【００１７】タイミング回路１４は、基準クロック発生
回路１１からの基準クロックに同期して、スイッチ回路
１３の所定のスイッチ素子に対し導通又は非導通の選択
信号を出力する。このタイミング回路１４からの選択信
号により、所定のスイッチ素子が導通又は非導通状態と
なり、ＰＷＭ生成コンパレータ１６へは抵抗回路１２で
発生した複数段の電圧のうち、選択された所定の電圧が
供給される。
回路１１からの基準クロックに同期して、スイッチ回路
１３の所定のスイッチ素子に対し導通又は非導通の選択
信号を出力する。このタイミング回路１４からの選択信
号により、所定のスイッチ素子が導通又は非導通状態と
なり、ＰＷＭ生成コンパレータ１６へは抵抗回路１２で
発生した複数段の電圧のうち、選択された所定の電圧が
供給される。
【００１８】次に、上記のように構成された駆動回路１
００の動作を、図２に示す駆動波形図を参照しながら説
明する。図２は二相変調の例を示しており、分かりやす
くするために、三角波形の周波数を実際よりも小さくし
ている。
００の動作を、図２に示す駆動波形図を参照しながら説
明する。図２は二相変調の例を示しており、分かりやす
くするために、三角波形の周波数を実際よりも小さくし
ている。
【００１９】タイミング回路１４は、基準クロック発生
回路１１からの基準クロックに同期して、スイッチ回路
１３の所定のスイッチ素子に対し導通又は非導通の選択
信号を出力する。これにより、導通状態となったスイッ
チ素子を通じて、抵抗回路１２で発生した複数段の電圧
のうち所定の電圧がＰＷＭ生成コンパレータ１６へ出力
される。この結果、ＰＷＭ生成コンパレータ１６へは、
図２（ａ）に示すような基本波形が入力される。また、
ＰＷＭ生成コンパレータ１６へは、図２（ａ）に示すよ
うな三角波形が三角波発生回路１５から入力される。
回路１１からの基準クロックに同期して、スイッチ回路
１３の所定のスイッチ素子に対し導通又は非導通の選択
信号を出力する。これにより、導通状態となったスイッ
チ素子を通じて、抵抗回路１２で発生した複数段の電圧
のうち所定の電圧がＰＷＭ生成コンパレータ１６へ出力
される。この結果、ＰＷＭ生成コンパレータ１６へは、
図２（ａ）に示すような基本波形が入力される。また、
ＰＷＭ生成コンパレータ１６へは、図２（ａ）に示すよ
うな三角波形が三角波発生回路１５から入力される。
【００２０】ＰＷＭ生成コンパレータ１６では、図２
（ａ）のように、スイッチ回路１３から入力した基本波
形と三角波発生回路１５から入力した三角波形とをＰＷ
Ｍ変調し、図示しない出力ドライブ回路により、図２
（ｂ）に示すようなモータ端子電圧Ｖｕ、Ｖｖ、Ｖｗを
各相のタイミングで出力する。これらモータ端子電圧Ｖ
ｕ、Ｖｖ、Ｖｗが出力されることにより、図２（ｃ）に
示すようなモータ線間電圧Ｖｕｖ、Ｖｖｗ、Ｖｗｕ（図
２ではＶｕｖのみを示す）となる。この結果、図示しな
いモータはモータ線間電圧Ｖｕｖ、Ｖｖｗ、Ｖｗｕによ
り得られる正弦波電流により回転駆動される。
（ａ）のように、スイッチ回路１３から入力した基本波
形と三角波発生回路１５から入力した三角波形とをＰＷ
Ｍ変調し、図示しない出力ドライブ回路により、図２
（ｂ）に示すようなモータ端子電圧Ｖｕ、Ｖｖ、Ｖｗを
各相のタイミングで出力する。これらモータ端子電圧Ｖ
ｕ、Ｖｖ、Ｖｗが出力されることにより、図２（ｃ）に
示すようなモータ線間電圧Ｖｕｖ、Ｖｖｗ、Ｖｗｕ（図
２ではＶｕｖのみを示す）となる。この結果、図示しな
いモータはモータ線間電圧Ｖｕｖ、Ｖｖｗ、Ｖｗｕによ
り得られる正弦波電流により回転駆動される。
【００２１】このように、本実施形態に示すモータの駆
動回路１００においては、抵抗回路１２で発生させた複
数段の電圧のうち、タイミング回路１４で所定の電圧を
選択して出力することにより、正弦波電流を作るのに必
要な基本波形を得るようにしている。このため、従来例
のようにＲＯＭから読み出したＲＯＭデータをＤＡＣで
電圧変換する方法に比べて、回路規模を小さくすること
ができる。したがって、専用ＩＣとして集積化した場合
でもコスト高を招くことがない。
動回路１００においては、抵抗回路１２で発生させた複
数段の電圧のうち、タイミング回路１４で所定の電圧を
選択して出力することにより、正弦波電流を作るのに必
要な基本波形を得るようにしている。このため、従来例
のようにＲＯＭから読み出したＲＯＭデータをＤＡＣで
電圧変換する方法に比べて、回路規模を小さくすること
ができる。したがって、専用ＩＣとして集積化した場合
でもコスト高を招くことがない。
【００２２】また、抵抗回路１２を構成する抵抗素子の
値を、目的とする基本波形をもとに計算した値に設定す
るだけで、精度の高い正弦波電流を得ることができる。
したがって、従来例のように分解能が高い高精度のＤＡ
Ｃが不要となるので、回路規模の増大とコスト高を招く
ことなしに精度の高い正弦波電流を作成することができ
る。
値を、目的とする基本波形をもとに計算した値に設定す
るだけで、精度の高い正弦波電流を得ることができる。
したがって、従来例のように分解能が高い高精度のＤＡ
Ｃが不要となるので、回路規模の増大とコスト高を招く
ことなしに精度の高い正弦波電流を作成することができ
る。
【００２３】ここで、従来例の駆動回路と本実施形態の
駆動回路の回路規模の違いについて説明する。図３は従
来例における駆動回路の構成を示すブロック図、図４は
本実施形態の駆動回路の構成を示すブロック図である。
また図３及び図４は、ともにＩＣチップ内の面積構成を
示している。
駆動回路の回路規模の違いについて説明する。図３は従
来例における駆動回路の構成を示すブロック図、図４は
本実施形態の駆動回路の構成を示すブロック図である。
また図３及び図４は、ともにＩＣチップ内の面積構成を
示している。
【００２４】図３において、入力バイポーラ回路１０１
には図５の基準クロック発生回路１と図示しないホール
素子などの信号入力回路が、タイミング生成ロジック回
路１０２には図５のタイミング回路２が、ＤＡＣ回路１
０４には図５のデータラッチ回路５とＤＡＣ５が、出力
バイポーラ回路１０５には図５のＰＷＭ生成コンパレー
タ７が、出力段回路１０６には図示しない出力ドライブ
回路がそれぞれ含まれている。
には図５の基準クロック発生回路１と図示しないホール
素子などの信号入力回路が、タイミング生成ロジック回
路１０２には図５のタイミング回路２が、ＤＡＣ回路１
０４には図５のデータラッチ回路５とＤＡＣ５が、出力
バイポーラ回路１０５には図５のＰＷＭ生成コンパレー
タ７が、出力段回路１０６には図示しない出力ドライブ
回路がそれぞれ含まれている。
【００２５】図３に示すように、従来例の駆動回路で
は、正弦波電流を作るのに必要な基本波形を作成するた
めのＲＯＭ１０３及びＤＡＣ回路１０４が必要であり、
また、タイミング生成ロジック回路１０２もＲＯＭ３の
アドレスやデータを扱うためにサイズが大きなものとな
っていた。
は、正弦波電流を作るのに必要な基本波形を作成するた
めのＲＯＭ１０３及びＤＡＣ回路１０４が必要であり、
また、タイミング生成ロジック回路１０２もＲＯＭ３の
アドレスやデータを扱うためにサイズが大きなものとな
っていた。
【００２６】一方、図４において、タイミング生成ロジ
ック回路１１２には図１のタイミング回路１４が、スイ
ッチと抵抗回路１１３には図１の抵抗回路１２とスイッ
チ回路１３がそれぞれ含まれている。
ック回路１１２には図１のタイミング回路１４が、スイ
ッチと抵抗回路１１３には図１の抵抗回路１２とスイッ
チ回路１３がそれぞれ含まれている。
【００２７】図４に示すように、本実施形態の駆動回路
では、正弦波電流を作るのに必要な基本波形を、規模の
小さなスイッチと抵抗回路１１３で作成することができ
るため、規模の大きなＲＯＭ１０３及びＤＡＣ回路１０
４が不要となる。また、タイミング生成ロジック回路１
１２もＲＯＭ３アドレスやデータを扱うことがないため
にサイズが小さくなる。したがって、図３に比べて回路
規模を小さくすることができる。
では、正弦波電流を作るのに必要な基本波形を、規模の
小さなスイッチと抵抗回路１１３で作成することができ
るため、規模の大きなＲＯＭ１０３及びＤＡＣ回路１０
４が不要となる。また、タイミング生成ロジック回路１
１２もＲＯＭ３アドレスやデータを扱うことがないため
にサイズが小さくなる。したがって、図３に比べて回路
規模を小さくすることができる。
【００２８】このように、本実施形態に示すモータの駆
動回路は、従来例のようにＲＯＭから読み出したデータ
をＤＡＣで電圧変換する方法に比べて、回路規模を小さ
くすることができるので、専用ＩＣとして集積化した場
合でもコスト高を招くことがない。
動回路は、従来例のようにＲＯＭから読み出したデータ
をＤＡＣで電圧変換する方法に比べて、回路規模を小さ
くすることができるので、専用ＩＣとして集積化した場
合でもコスト高を招くことがない。
【００２９】
【発明の効果】以上説明したように、この発明に係わる
駆動回路においては、抵抗分割により複数段の電圧を発
生させ、このうち所定の電圧を選択して出力することに
より、正弦波電流を作るのに必要な基本波形を得るよう
にしたので、ＲＯＭやＤＡＣなどの回路が不要となり、
回路規模を小さくすることができる。このため、専用Ｉ
Ｃとして集積化した場合でも回路規模によるコスト高を
招くことがない。また、抵抗分割する各抵抗素子の値
を、目的とする基本波形をもとに計算した値に設定する
だけで、精度の高い正弦波電流を得ることができる。
駆動回路においては、抵抗分割により複数段の電圧を発
生させ、このうち所定の電圧を選択して出力することに
より、正弦波電流を作るのに必要な基本波形を得るよう
にしたので、ＲＯＭやＤＡＣなどの回路が不要となり、
回路規模を小さくすることができる。このため、専用Ｉ
Ｃとして集積化した場合でも回路規模によるコスト高を
招くことがない。また、抵抗分割する各抵抗素子の値
を、目的とする基本波形をもとに計算した値に設定する
だけで、精度の高い正弦波電流を得ることができる。
【００３０】したがって、専用ＩＣとして集積化した場
合でも、回路規模によるコスト高を招くことがなく、ま
た回路規模の増大とコスト高を招くことなしに精度の高
い正弦波電流を生成することができる。
合でも、回路規模によるコスト高を招くことがなく、ま
た回路規模の増大とコスト高を招くことなしに精度の高
い正弦波電流を生成することができる。
【図１】実施形態に係わるモータの駆動回路図。
【図２】二相変調の場合の駆動波形図。
【図３】従来例における駆動回路の面積構成を示すブロ
ック図。
ック図。
【図４】本実施形態の駆動回路の面積構成を示すブロッ
ク図。
ク図。
【図５】従来の正弦波ＰＷＭ駆動されるモータの駆動回
路図。
路図。
３ ＲＯＭ ４ データラッチ回路 ５ ＤＡＣ（デジタル−アナログコンバータ） １１ 基準クロック発生回路 １２ 抵抗回路 １３ スイッチ回路 １４ タイミング回路 １５ 三角波発生回路 １６ ＰＷＭ生成コンパレータ
Claims (3)
- 【請求項１】 抵抗分割により複数段の電圧を発生する
抵抗回路と、前記複数段の電圧のうち、外部から選択さ
れた所定の電圧を所定のタイミングで出力する選択回路
とを備えた電圧発生回路と、 三角波波形を発生する三角波発生回路と、 前記電圧発生回路で発生した基本波形と前記三角波波形
とを変調して正弦波電流を生成するための端子電圧を作
成する変調回路とを有することを特徴とする駆動回路。 - 【請求項２】 前記端子電圧から前記正弦波電流を生成
する出力ドライブ回路と、この正弦波電流により駆動さ
れるモータとをさらに具備することを特徴とする請求項
１記載の駆動回路。 - 【請求項３】 前記抵抗回路は直列に接続された複数の
抵抗素子で構成され、前記選択回路は外部からの選択信
号により導通／非導通が制御される複数のスイッチ素子
で構成されることを特徴とする請求項１記載の駆動回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25959999A JP2001086793A (ja) | 1999-09-13 | 1999-09-13 | 駆動回路 |
| TW089117653A TW527773B (en) | 1999-09-13 | 2000-08-30 | Drive circuit |
| KR10-2000-0052305A KR100463303B1 (ko) | 1999-09-13 | 2000-09-05 | 구동 회로 |
| US09/660,406 US6469470B1 (en) | 1999-09-13 | 2000-09-12 | Motor drive circuit having a resistor circuit for sine wave generation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25959999A JP2001086793A (ja) | 1999-09-13 | 1999-09-13 | 駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001086793A true JP2001086793A (ja) | 2001-03-30 |
Family
ID=17336348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25959999A Pending JP2001086793A (ja) | 1999-09-13 | 1999-09-13 | 駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6469470B1 (ja) |
| JP (1) | JP2001086793A (ja) |
| KR (1) | KR100463303B1 (ja) |
| TW (1) | TW527773B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100924030B1 (ko) | 2004-11-09 | 2009-10-27 | 팀켄 유에스 코포레이션 | 저전력 ａｓｉｃ 회로 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662092A (en) * | 1979-10-24 | 1981-05-27 | Hitachi Ltd | Controlling system for inverter of induction motor |
| US4574340A (en) * | 1984-06-22 | 1986-03-04 | Westinghouse Electric Corp. | Inverter with constant voltage to frequency ratio output capability |
| JPS61244106A (ja) | 1985-04-22 | 1986-10-30 | Origin Electric Co Ltd | 正弦波電圧発生回路 |
| US5650708A (en) * | 1992-12-08 | 1997-07-22 | Nippondenso Co., Ltd. | Inverter control apparatus using a two-phase modulation method |
| JPH09127918A (ja) * | 1995-11-06 | 1997-05-16 | Fujitsu Ltd | 液晶表示装置の駆動回路、液晶表示装置、ならびに液晶表示装置の駆動方法 |
| US5857061A (en) * | 1997-01-28 | 1999-01-05 | Eaton Corporation | Power window switch which incorporates express up/down and window motor speed control features using a force sensitive resistor or capacitor |
-
1999
- 1999-09-13 JP JP25959999A patent/JP2001086793A/ja active Pending
-
2000
- 2000-08-30 TW TW089117653A patent/TW527773B/zh active
- 2000-09-05 KR KR10-2000-0052305A patent/KR100463303B1/ko not_active IP Right Cessation
- 2000-09-12 US US09/660,406 patent/US6469470B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100924030B1 (ko) | 2004-11-09 | 2009-10-27 | 팀켄 유에스 코포레이션 | 저전력 ａｓｉｃ 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010030265A (ko) | 2001-04-16 |
| TW527773B (en) | 2003-04-11 |
| US6469470B1 (en) | 2002-10-22 |
| KR100463303B1 (ko) | 2005-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050242858A1 (en) | Apparatus and method for synchronized distributed pulse width modulation waveforms in microprocessor and digital signal processing devices | |
| JP2008154318A (ja) | ２台の交流電動機を独立駆動する９スイッチインバータ装置とその制御方法 | |
| JP2004350491A (ja) | ３相モーター駆動用インバーターの制御装置及び制御方法 | |
| US5793180A (en) | Fully digital drive system for brushless motor with voltage or current profiles read from a digital memory | |
| JPH10155294A (ja) | ブラシレスモータの駆動方法及びその方法に用いる装置 | |
| JP2005117839A (ja) | パルス幅変調波形生成方法及び装置 | |
| US5747958A (en) | Circuit arrangement for powering a two-phase asynchronous motor | |
| JP2004208428A (ja) | ３相パルス幅変調波形発生装置 | |
| JP2001086793A (ja) | 駆動回路 | |
| US6323610B1 (en) | Silent spin sine wave generator | |
| CN214267365U (zh) | 一种电动车线性起步控制器 | |
| KR100853588B1 (ko) | 다위상 ｄｃ 모터를 작동시키는 방법 및 회로와, 다위상 ｄｃ 모터 작동시 음향 노이즈 저감 방법과, 다위상 ｄｃ 모터를 포함하는 디스크 드라이브 제품 | |
| JP2001231299A (ja) | ステッピングモータ駆動装置 | |
| JP2000023481A (ja) | Ｐｗｍ制御回路装置 | |
| JPH1056795A (ja) | モータ駆動回路 | |
| JPH0866079A (ja) | ３相交流電動機の駆動方法及び装置 | |
| JPH07245969A (ja) | 電力変換装置 | |
| JPH09163759A (ja) | デジタルｐｗｍ制御装置 | |
| KR960014266B1 (ko) | 무부러쉬 직류모터 제어회로 | |
| WO1991012655A1 (en) | Method of driving brushless motor and device therefor | |
| JPH025052B2 (ja) | ||
| JP2003070295A (ja) | ステッピングモータのマイクロステップ駆動装置及びその駆動方法 | |
| JPH10210792A (ja) | モータのマイクロステップ駆動回路 | |
| JPH0787697B2 (ja) | Ｐｗｍインバ−タの制御方法 | |
| JP2006246695A (ja) | ステッピングモータのマイクロステップ駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040316 |