JP2001086135A - インタフェースカード構成方式 - Google Patents
インタフェースカード構成方式Info
- Publication number
- JP2001086135A JP2001086135A JP26193799A JP26193799A JP2001086135A JP 2001086135 A JP2001086135 A JP 2001086135A JP 26193799 A JP26193799 A JP 26193799A JP 26193799 A JP26193799 A JP 26193799A JP 2001086135 A JP2001086135 A JP 2001086135A
- Authority
- JP
- Japan
- Prior art keywords
- card
- interface
- interface card
- transmission path
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】
【課題】異なる種類の伝送路に対して異なるインタフェ
ースカードを容易に且つ安価に実現するインタフェース
カード構成方式を提供する。 【解決手段】複数の種別の異なる伝送路１０２とATMス
イッチ２０２間に接続されるインタフェースカード１０
１は、メインカード１０５と、第１伝送路対応カード１
０６aと、第２伝送路対応カード１０６bとにより構成さ
れる。メインカード１０５は、インタフェースカードID
生成部１１２を含み、各伝送路対応カード１０６a、１
０６bからの伝送路対応カードID１０７a、１０７bとメ
インカードID５０１とによりインタフェースカードIDを
生成する。これにより、セル同期部―伝送路対応インタ
フェース部１０９のセレクタ制御部３０４を制御する。
ースカードを容易に且つ安価に実現するインタフェース
カード構成方式を提供する。 【解決手段】複数の種別の異なる伝送路１０２とATMス
イッチ２０２間に接続されるインタフェースカード１０
１は、メインカード１０５と、第１伝送路対応カード１
０６aと、第２伝送路対応カード１０６bとにより構成さ
れる。メインカード１０５は、インタフェースカードID
生成部１１２を含み、各伝送路対応カード１０６a、１
０６bからの伝送路対応カードID１０７a、１０７bとメ
インカードID５０１とによりインタフェースカードIDを
生成する。これにより、セル同期部―伝送路対応インタ
フェース部１０９のセレクタ制御部３０４を制御する。
Description
【０００１】
【発明の属する技術分野】本発明はインタフェースカー
ド構成方式、特に主制御部とこの主制御部から制御され
る各種インタフェースカードで構成される装置における
インタフェースカード構成方式に関する。
ド構成方式、特に主制御部とこの主制御部から制御され
る各種インタフェースカードで構成される装置における
インタフェースカード構成方式に関する。
【０００２】
【従来の技術】種類が異なるインタフェースの制御を効
率よく行うには、従来例えば特開平４−１８６９３７号
公報の「回線選択方式」が提案されている。複数の種別
の異なる伝送路に対応したポートを同一カード内に各イ
ンタフェース対応にもたせる手段を備える。伝送路から
のデータの送受信時に、どのインタフェースの伝送路へ
のデータかを主制御装置により識別している。そこで、
主制御装置はインタフェースカード内に設置された各イ
ンタフェース部への切替スイッチを制御することにより
各伝送路との接続を行うようにしている。
率よく行うには、従来例えば特開平４−１８６９３７号
公報の「回線選択方式」が提案されている。複数の種別
の異なる伝送路に対応したポートを同一カード内に各イ
ンタフェース対応にもたせる手段を備える。伝送路から
のデータの送受信時に、どのインタフェースの伝送路へ
のデータかを主制御装置により識別している。そこで、
主制御装置はインタフェースカード内に設置された各イ
ンタフェース部への切替スイッチを制御することにより
各伝送路との接続を行うようにしている。
【０００３】図７は、斯かる従来の異なるインタフェー
スの制御回路の一例を含む多重化装置４０１のブロック
図である。この多重化装置４０１は、デジタル交換網４
０２及びISDN（サービス総合デジタル網）４０３に接続
されている。この多重化装置４０１は、デジタル交換網
インタフェース部４０５、ISDN交換網インタフェース部
４０６及びセレクタ４０７を含むインタフェースカード
４０４と、時分割多重スイッチ４０８と、チャネルイン
タフェース回路４０９と、主制御装置４１０と、主メモ
リ４１１とを含んでいる。
スの制御回路の一例を含む多重化装置４０１のブロック
図である。この多重化装置４０１は、デジタル交換網４
０２及びISDN（サービス総合デジタル網）４０３に接続
されている。この多重化装置４０１は、デジタル交換網
インタフェース部４０５、ISDN交換網インタフェース部
４０６及びセレクタ４０７を含むインタフェースカード
４０４と、時分割多重スイッチ４０８と、チャネルイン
タフェース回路４０９と、主制御装置４１０と、主メモ
リ４１１とを含んでいる。
【０００４】インタフェースカード４０４は、インタフ
ェース部４０５、４０６を夫々の交換網４０２、４０３
に対応させている。また、インタフェースカード４０４
は、時分割多重スイッチ４０８を介して、夫々のチャネ
ルインタフェース回路４０９を経て回線A、Bに対応させ
る。また、これらの装置の接続制御は、主メモリ４１１
に設定されているデータをもとに主制御装置４１０によ
り制御される。
ェース部４０５、４０６を夫々の交換網４０２、４０３
に対応させている。また、インタフェースカード４０４
は、時分割多重スイッチ４０８を介して、夫々のチャネ
ルインタフェース回路４０９を経て回線A、Bに対応させ
る。また、これらの装置の接続制御は、主メモリ４１１
に設定されているデータをもとに主制御装置４１０によ
り制御される。
【０００５】次に、図７の装置乃至システムの動作を説
明する。多重化装置４０１では、回線Aに対応したチャ
ネルインタフェース回路４０９から制御信号を受信する
と、主メモリ４１１内の回線と伝送路との設定により、
デジタル交換網４０２への呼びであることが判る。一
方、同じく主メモリ４１１内の回線と伝送路との設定に
よりデジタル交換網インタフェース部４０５側にセレク
タ４０７の切替スイッチを切替える。これらの情報によ
り、主制御装置４１０は、回線Aとデジタル交換網４０
２とを接続することとなる。セレクタ４０７内の切替ス
イッチは、回線Aとデジタル交換網４０２のデータの送
受信が終了するまで切替えておくと同時に、切替スイッ
チがデジタル交換網４０２側へ切替えられている間はIS
DN交換網インタフェース部４０６側へ使用中表示を行っ
ているものである。
明する。多重化装置４０１では、回線Aに対応したチャ
ネルインタフェース回路４０９から制御信号を受信する
と、主メモリ４１１内の回線と伝送路との設定により、
デジタル交換網４０２への呼びであることが判る。一
方、同じく主メモリ４１１内の回線と伝送路との設定に
よりデジタル交換網インタフェース部４０５側にセレク
タ４０７の切替スイッチを切替える。これらの情報によ
り、主制御装置４１０は、回線Aとデジタル交換網４０
２とを接続することとなる。セレクタ４０７内の切替ス
イッチは、回線Aとデジタル交換網４０２のデータの送
受信が終了するまで切替えておくと同時に、切替スイッ
チがデジタル交換網４０２側へ切替えられている間はIS
DN交換網インタフェース部４０６側へ使用中表示を行っ
ているものである。
【０００６】
【発明が解決しようとする課題】上述した従来技術で
は、複数の種別の異なるインタフェースと接続できうる
共通のインタフェースカードを設置し、インタフェース
カード内に持っている各インタフェースの回路対応に、
データを割付けることにより、外部的には１つのインタ
フェースとして扱う為に、必ず未使用のインタフェース
ができてしまい、インタフェースカードの物理的な使用
効率が悪くなってしまうという問題がある。また、主制
御部がインタフェース種別を認識する手段を持たない為
に、予め決められたインタフェースだけが制御可能とな
るという問題がある。更に、その為に新しいインタフェ
ースに対応しようとすると、インタフェースカード全体
が再設計となってしまうという問題がある。
は、複数の種別の異なるインタフェースと接続できうる
共通のインタフェースカードを設置し、インタフェース
カード内に持っている各インタフェースの回路対応に、
データを割付けることにより、外部的には１つのインタ
フェースとして扱う為に、必ず未使用のインタフェース
ができてしまい、インタフェースカードの物理的な使用
効率が悪くなってしまうという問題がある。また、主制
御部がインタフェース種別を認識する手段を持たない為
に、予め決められたインタフェースだけが制御可能とな
るという問題がある。更に、その為に新しいインタフェ
ースに対応しようとすると、インタフェースカード全体
が再設計となってしまうという問題がある。
【０００７】本発明の目的は、インタフェースカードを
各種伝送路インタフェースに対応させるとき、各種伝送
路固有のインタフェース部分だけインタフェース対応に
設計し、そのインタフェース対応部分と、インタフェー
スカードの主信号処理部分とを組合わせることにより、
伝送路インタフェース種類が異なるカードを容易に実現
するインタフェースカード構成方式を提供することであ
る。
各種伝送路インタフェースに対応させるとき、各種伝送
路固有のインタフェース部分だけインタフェース対応に
設計し、そのインタフェース対応部分と、インタフェー
スカードの主信号処理部分とを組合わせることにより、
伝送路インタフェース種類が異なるカードを容易に実現
するインタフェースカード構成方式を提供することであ
る。
【０００８】
【課題を解決するための手段】前述の課題を解決するた
め、本発明によるインタフェースカード構成方式は、次
のような特徴的な構成を採用している。
め、本発明によるインタフェースカード構成方式は、次
のような特徴的な構成を採用している。
【０００９】（１）ATM交換機内に配置され、複数の異
なる種別の伝送路とATMスイッチ間の複数のインタフェ
ースカードの構成方式において、前記各インタフェース
カードは、主な処理を行うメインカードと、前記伝送路
種別に対応した第１及び第２伝送路対応カードとにより
構成されるインタフェースカード構成方式。
なる種別の伝送路とATMスイッチ間の複数のインタフェ
ースカードの構成方式において、前記各インタフェース
カードは、主な処理を行うメインカードと、前記伝送路
種別に対応した第１及び第２伝送路対応カードとにより
構成されるインタフェースカード構成方式。
【００１０】（２）前記メインカードは、メインカード
ID及び前記第１及び第２伝送路対応カードのIDに基づき
インタフェースカードIDを生成するインタフェースカー
ドID生成部を含む上記（１）のインタフェースカード構
成方式。
ID及び前記第１及び第２伝送路対応カードのIDに基づき
インタフェースカードIDを生成するインタフェースカー
ドID生成部を含む上記（１）のインタフェースカード構
成方式。
【００１１】（３）前記インタフェースカードIDは、メ
インカードID、第１伝送路対応カードID及び第２伝送路
対応IDの順である上記（２）のインタフェースカード構
成方式。
インカードID、第１伝送路対応カードID及び第２伝送路
対応IDの順である上記（２）のインタフェースカード構
成方式。
【００１２】（４）前記インタフェースカードIDには、
将来の拡張用コードをも含む上記（２）又は（３）のイ
ンタフェースカード構成方式。
将来の拡張用コードをも含む上記（２）又は（３）のイ
ンタフェースカード構成方式。
【００１３】（５）前記メインカードは、前記ATMスイ
ッチとのインタフェースを行うATMスイッチインタフェ
ース部、セル同期を行うセル同期部、該セル同期部と前
記第１及び第２伝送路対応カードの伝送路インタフェー
ス部とのセル同期部―伝送路対応カードインタフェース
部を備える上記（１）のインタフェースカード構成方
式。
ッチとのインタフェースを行うATMスイッチインタフェ
ース部、セル同期を行うセル同期部、該セル同期部と前
記第１及び第２伝送路対応カードの伝送路インタフェー
ス部とのセル同期部―伝送路対応カードインタフェース
部を備える上記（１）のインタフェースカード構成方
式。
【００１４】（６）前記メインカードは、前記伝送路種
別に無関係に変更されない上記（１）のインタフェース
カード構成方式。
別に無関係に変更されない上記（１）のインタフェース
カード構成方式。
【００１５】
【発明の実施の形態】以下、本発明によるインタフェー
スカード構成方式の好適実施形態例を添付図を参照して
詳細に説明する。
スカード構成方式の好適実施形態例を添付図を参照して
詳細に説明する。
【００１６】先ず、図１は、本発明によるインタフェー
スカード構成方式を実現するインタフェースカードの装
置内での位置を示す為の装置全体のブロック図を示し、
装置、即ちATM（非同期転送モード）交換機２０１の内
部構成を示す。このATM交換機２０１は、複数（図示の
例では４個）のインタフェースカード１０１a〜１０１
d、ATMスイッチ２０２及び主制御部２０３より構成され
る。
スカード構成方式を実現するインタフェースカードの装
置内での位置を示す為の装置全体のブロック図を示し、
装置、即ちATM（非同期転送モード）交換機２０１の内
部構成を示す。このATM交換機２０１は、複数（図示の
例では４個）のインタフェースカード１０１a〜１０１
d、ATMスイッチ２０２及び主制御部２０３より構成され
る。
【００１７】ATMスイッチ２０２は、インタフェースカ
ード１０１間の主信号をスイッチするものであり、装置
内主信号バス１０４で各インタフェースカード１０１と
相互接続されている。また、主制御部２０３は、インタ
フェースカード１０１及びATMスイッチ２０２を制御す
るため、装置内制御バス１０３で相互接続される。イン
タフェースカード１０１は、各種伝送路１０２と接続さ
れる。
ード１０１間の主信号をスイッチするものであり、装置
内主信号バス１０４で各インタフェースカード１０１と
相互接続されている。また、主制御部２０３は、インタ
フェースカード１０１及びATMスイッチ２０２を制御す
るため、装置内制御バス１０３で相互接続される。イン
タフェースカード１０１は、各種伝送路１０２と接続さ
れる。
【００１８】次に、図２を参照し、本発明によるインタ
フェースカード構成方式を実施するインタフェースカー
ド１０１について説明する。このインタフェースカード
１０１は、メインカード１０５及び伝送路対応カード１
０６a、１０６bより構成される。メインカード１０５
は、セル同期部―伝送路対応カードインタフェース部１
０９、セル同期部１１０、ATMスイッチインタフェース
部１１１及びインタフェースカードID生成部１１２を含
んでいる。また、伝送路対応カード１０６a、１０６b
は、夫々伝送路インタフェース部１０８a、１０８bを含
んでいる。
フェースカード構成方式を実施するインタフェースカー
ド１０１について説明する。このインタフェースカード
１０１は、メインカード１０５及び伝送路対応カード１
０６a、１０６bより構成される。メインカード１０５
は、セル同期部―伝送路対応カードインタフェース部１
０９、セル同期部１１０、ATMスイッチインタフェース
部１１１及びインタフェースカードID生成部１１２を含
んでいる。また、伝送路対応カード１０６a、１０６b
は、夫々伝送路インタフェース部１０８a、１０８bを含
んでいる。
【００１９】このように構成することにより、インタフ
ェースカード１０１は、伝送路対応カード１０６a、１
０６bによって、複数の異なる伝送路に接続できるよう
にする。伝送路対応カード１０６aは、伝送路に対応し
た伝送路インタフェース部１０８aと、伝送路対応カー
ド種別を認識する為の伝送路対応カードID１０７aを有
している。また、伝送路対応カード１０６bは、伝送路
に対応した伝送路インタフェース部１０８bと、伝送路
対応カード種別を認識する為の伝送路対応カードID１０
７bを有している。
ェースカード１０１は、伝送路対応カード１０６a、１
０６bによって、複数の異なる伝送路に接続できるよう
にする。伝送路対応カード１０６aは、伝送路に対応し
た伝送路インタフェース部１０８aと、伝送路対応カー
ド種別を認識する為の伝送路対応カードID１０７aを有
している。また、伝送路対応カード１０６bは、伝送路
に対応した伝送路インタフェース部１０８bと、伝送路
対応カード種別を認識する為の伝送路対応カードID１０
７bを有している。
【００２０】メインカード１０５において、インタフェ
ースカードID生成部１１２は、伝送路対応カード１０６
a、１０６bから通知される伝送路対応カードID１０７
a、１０７bに基づき、インタフェースカード１０１とし
て主制御部２０３に自インタフェースカードの種別を通
知する。セル同期部１１０は、セル同期を行う。ATMス
イッチインタフェース部１１１は、セルを送受信する。
セル同期部―伝送路対応カードインタフェース部１０９
は、伝送路インタフェース部１０８a、１０８bとセル同
期部１１０をインタフェースする。また、インタフェー
スカード１０１は、装置内制御バス１０３を介して主制
御部２０３と接続し、主制御部２０３から制御される。
そして、装置内主信号バス１０４を介してATMスイッチ
２０２と接続し、セルの送受信を行う。
ースカードID生成部１１２は、伝送路対応カード１０６
a、１０６bから通知される伝送路対応カードID１０７
a、１０７bに基づき、インタフェースカード１０１とし
て主制御部２０３に自インタフェースカードの種別を通
知する。セル同期部１１０は、セル同期を行う。ATMス
イッチインタフェース部１１１は、セルを送受信する。
セル同期部―伝送路対応カードインタフェース部１０９
は、伝送路インタフェース部１０８a、１０８bとセル同
期部１１０をインタフェースする。また、インタフェー
スカード１０１は、装置内制御バス１０３を介して主制
御部２０３と接続し、主制御部２０３から制御される。
そして、装置内主信号バス１０４を介してATMスイッチ
２０２と接続し、セルの送受信を行う。
【００２１】次に、図３は、図２中のセル同期部―伝送
路対応カードインタフェース部１０９の詳細ブロック図
を示す。このセル同期部―伝送路対応カードインタフェ
ース部１０９は、処理回路３０１a、３０１b、３０１
c、セレクタ３０２、３０３及びセレクタ制御部３０４
を含んでいる。ここで、処理回路３０１aは、伝送路JT
−I.４３０-aに対応し、処理回路３０１bは伝送路JT−
I.４３１-aに対応し、また処理回路３０１cは伝送路JT
−G.７０３-aに対応する。セレクタ制御部３０４は、伝
送路カードID１０７a、１０７bを認識し、セレクタ３０
２、３０３の切替制御を行う。
路対応カードインタフェース部１０９の詳細ブロック図
を示す。このセル同期部―伝送路対応カードインタフェ
ース部１０９は、処理回路３０１a、３０１b、３０１
c、セレクタ３０２、３０３及びセレクタ制御部３０４
を含んでいる。ここで、処理回路３０１aは、伝送路JT
−I.４３０-aに対応し、処理回路３０１bは伝送路JT−
I.４３１-aに対応し、また処理回路３０１cは伝送路JT
−G.７０３-aに対応する。セレクタ制御部３０４は、伝
送路カードID１０７a、１０７bを認識し、セレクタ３０
２、３０３の切替制御を行う。
【００２２】図４に、図２中のインタフェースカードID
生成部１１２の詳細ブロック図を示す。図４の例にあっ
ては、インタフェースカードID生成部１１２は、メイン
カードID５０１及びインタフェースカードID生成回路５
０２を含んでいる。このインタフェースカードID生成回
路５０２は、図２の伝送路対応カードID１０７a、１０
７bと、メインカード固有のメインカードID５０１から
自インタフェースカードIDを生成し、図１に示す主制御
部２０３にインタフェースカードIDを通知する。
生成部１１２の詳細ブロック図を示す。図４の例にあっ
ては、インタフェースカードID生成部１１２は、メイン
カードID５０１及びインタフェースカードID生成回路５
０２を含んでいる。このインタフェースカードID生成回
路５０２は、図２の伝送路対応カードID１０７a、１０
７bと、メインカード固有のメインカードID５０１から
自インタフェースカードIDを生成し、図１に示す主制御
部２０３にインタフェースカードIDを通知する。
【００２３】図５は、図４の補足の為のインタフェース
カードID生成を示す図である。図５に示す如く、インタ
フェースカードIDは、将来の拡張用＝“００００”、メ
インカードID＝“１１００”、伝送路対応カードID１０
７aの値（図４では“０００１”）及び伝送路対応カー
ドID１０７bの値（図４では“００１０”）より構成さ
れる。また、図６には、伝送路種別と伝送路対応IDの対
応表を示す。図６に示す如く、伝送路種別には、JT−I.
４３０-a、JT−I.４３１-a及びJT−G.７０３-aの３種が
あり、夫々“０００１”、“００１０”及び“００１
１”の伝送路対応カードIDが付与されている。
カードID生成を示す図である。図５に示す如く、インタ
フェースカードIDは、将来の拡張用＝“００００”、メ
インカードID＝“１１００”、伝送路対応カードID１０
７aの値（図４では“０００１”）及び伝送路対応カー
ドID１０７bの値（図４では“００１０”）より構成さ
れる。また、図６には、伝送路種別と伝送路対応IDの対
応表を示す。図６に示す如く、伝送路種別には、JT−I.
４３０-a、JT−I.４３１-a及びJT−G.７０３-aの３種が
あり、夫々“０００１”、“００１０”及び“００１
１”の伝送路対応カードIDが付与されている。
【００２４】次に、図１乃至図６を参照して、本発明に
よるインタフェースカード構成方式の好適実施形態例の
動作を説明する。図２に示す構成でインタフェースカー
ドを実現するとき、インタフェースカード１０１のイン
タフェースカードIDは、伝送路対応カード１０６a、１
０６bに夫々固有に定義した伝送路対応カードID１０７
a、１０７bの組合せと、メインカードID５０１により、
唯一種類の値がインタフェースカードID生成部１１２で
決定される。
よるインタフェースカード構成方式の好適実施形態例の
動作を説明する。図２に示す構成でインタフェースカー
ドを実現するとき、インタフェースカード１０１のイン
タフェースカードIDは、伝送路対応カード１０６a、１
０６bに夫々固有に定義した伝送路対応カードID１０７
a、１０７bの組合せと、メインカードID５０１により、
唯一種類の値がインタフェースカードID生成部１１２で
決定される。
【００２５】図６の伝送路種別と伝送路対応カードIDの
対応例では、JT−I.４３０-a及びJT−I.４３１-a伝送路
対応カードを実装した場合のインタフェースカードID生
成の様子は図４に示すとおりである。即ち、伝送路対応
カードIDを複数組合わせ、更にメインカードIDを加えて
１つのインタフェースカードIDを生成する。
対応例では、JT−I.４３０-a及びJT−I.４３１-a伝送路
対応カードを実装した場合のインタフェースカードID生
成の様子は図４に示すとおりである。即ち、伝送路対応
カードIDを複数組合わせ、更にメインカードIDを加えて
１つのインタフェースカードIDを生成する。
【００２６】このインタフェースカードIDは、装置内制
御バス１０３を介して主制御部２０３で認識される。主
制御部２０３で、インタフェースカード１０１がどのよ
うな伝送路インタフェースに対応できるかを判定する。
主制御部２０３では、インタフェースカード１０１の各
種伝送路インタフェースに対応した制御が行えるように
なる。また、伝送路対応カード１０６a、１０６bの種別
が変われば、伝送路対応カードID１０７a、１０７bの値
も変わるので、インタフェースカードID生成部１１２で
生成されるカードIDも変わる。そして、装置内制御バス
１０３を介して主制御部２０３は異なるカードIDを認識
することが可能になる。この異なるカードを認識するこ
とで、主制御部２０３は異なったインタフェースカード
１０１を正しく制御することが可能である。
御バス１０３を介して主制御部２０３で認識される。主
制御部２０３で、インタフェースカード１０１がどのよ
うな伝送路インタフェースに対応できるかを判定する。
主制御部２０３では、インタフェースカード１０１の各
種伝送路インタフェースに対応した制御が行えるように
なる。また、伝送路対応カード１０６a、１０６bの種別
が変われば、伝送路対応カードID１０７a、１０７bの値
も変わるので、インタフェースカードID生成部１１２で
生成されるカードIDも変わる。そして、装置内制御バス
１０３を介して主制御部２０３は異なるカードIDを認識
することが可能になる。この異なるカードを認識するこ
とで、主制御部２０３は異なったインタフェースカード
１０１を正しく制御することが可能である。
【００２７】図５で示すインタフェースカードID、即ち
“００００ １１００ ０００１００１０”の場合、図
２に示すメインカード１０５の１つのセル同期部―伝送
路対応カードインタフェース部１０９は、伝送路対応カ
ードID１０７aの値によってセレクタ制御回路３０４が
セレクタ３０２、３０３を制御し、伝送路対応カード１
０６aに適応した処理回路３０１aを選択し、伝送路がJT
−I.４３０-a対応の動作となる。また、今１つのセル同
期部―伝送路対応カードインタフェース部１０９は、伝
送路対応カードID１０７bの値によってセレクタ制御回
路３０４がセレクタ３０２、３０３を制御して、伝送路
対応カード１０６bに適応した処理回路３０１bを選択す
る。そして、伝送路がJT−I.４３１-a対応の動作とな
る。
“００００ １１００ ０００１００１０”の場合、図
２に示すメインカード１０５の１つのセル同期部―伝送
路対応カードインタフェース部１０９は、伝送路対応カ
ードID１０７aの値によってセレクタ制御回路３０４が
セレクタ３０２、３０３を制御し、伝送路対応カード１
０６aに適応した処理回路３０１aを選択し、伝送路がJT
−I.４３０-a対応の動作となる。また、今１つのセル同
期部―伝送路対応カードインタフェース部１０９は、伝
送路対応カードID１０７bの値によってセレクタ制御回
路３０４がセレクタ３０２、３０３を制御して、伝送路
対応カード１０６bに適応した処理回路３０１bを選択す
る。そして、伝送路がJT−I.４３１-a対応の動作とな
る。
【００２８】次に、伝送路対応カード１０６aをJT−I.
４３１-a対応とし、伝送路対応カード１０６bをJT−G.
７０３-a対応とする場合を説明する。この場合、インタ
フェースカードIDは“００００ １１００ ００１１
００１０”となる。主制御部では、図５を参照して上述
したインタフェースカードIDとは異なる値が読め、異な
る伝送路の制御が可能となる。即ち、メインカード１０
５の１つのセル同期部―伝送路対応カードインタフェー
ス部１０９は、伝送路対応カードID１０７aの値によっ
てセレクタ制御回路３０４がセレクタ３０２、３０３を
制御して、伝送路対応カード１０６aに適応した処理回
路３０１bを選択する。そこで、伝送路がJT−I.４３１-
a対応の動作となる。また、今１つのセル同期部―伝送
路対応カードインタフェース部１０９は、伝送路対応カ
ードID１０７bの値によってセレクタ制御回路３０４が
セレクタ３０２、３０３を制御して、伝送路対応カード
１０６bに適応した処理回路３０１cを選択する。そこ
で、伝送路がJT−G.７０３-a対応の動作となる。
４３１-a対応とし、伝送路対応カード１０６bをJT−G.
７０３-a対応とする場合を説明する。この場合、インタ
フェースカードIDは“００００ １１００ ００１１
００１０”となる。主制御部では、図５を参照して上述
したインタフェースカードIDとは異なる値が読め、異な
る伝送路の制御が可能となる。即ち、メインカード１０
５の１つのセル同期部―伝送路対応カードインタフェー
ス部１０９は、伝送路対応カードID１０７aの値によっ
てセレクタ制御回路３０４がセレクタ３０２、３０３を
制御して、伝送路対応カード１０６aに適応した処理回
路３０１bを選択する。そこで、伝送路がJT−I.４３１-
a対応の動作となる。また、今１つのセル同期部―伝送
路対応カードインタフェース部１０９は、伝送路対応カ
ードID１０７bの値によってセレクタ制御回路３０４が
セレクタ３０２、３０３を制御して、伝送路対応カード
１０６bに適応した処理回路３０１cを選択する。そこ
で、伝送路がJT−G.７０３-a対応の動作となる。
【００２９】上述の如く、メインカードと接続する伝送
路対応カード１０６a、１０６bに対応して、自動的にセ
レクタ制御回路３０４が回路を切替えて動作するよう構
成されている。
路対応カード１０６a、１０６bに対応して、自動的にセ
レクタ制御回路３０４が回路を切替えて動作するよう構
成されている。
【００３０】以上、本発明によるインタフェースカード
構成方式の好適実施形態例を詳述した。しかし、本発明
は斯かる特定例のみに限定されるべきではなく、特定用
途に応じて本発明の要旨を逸脱することなく種々の変形
変更が可能であること当業者には容易に理解できよう。
構成方式の好適実施形態例を詳述した。しかし、本発明
は斯かる特定例のみに限定されるべきではなく、特定用
途に応じて本発明の要旨を逸脱することなく種々の変形
変更が可能であること当業者には容易に理解できよう。
【００３１】
【発明の効果】上述の説明から明らかな如く、本発明に
よるインタフェースカード構成方式によると、伝送路の
種類が複数ある場合でも、メインカードはそのままで、
伝送路対応カードのみを変更すれば別のインタフェース
カードを実現することが可能になる。従って、インタフ
ェースカード設計に際し、メインカードは１種類のみ設
計し、回線対応カードのみを複数設計することで、複数
種類のインタフェースカードが実現可能であるという顕
著な効果が得られる。
よるインタフェースカード構成方式によると、伝送路の
種類が複数ある場合でも、メインカードはそのままで、
伝送路対応カードのみを変更すれば別のインタフェース
カードを実現することが可能になる。従って、インタフ
ェースカード設計に際し、メインカードは１種類のみ設
計し、回線対応カードのみを複数設計することで、複数
種類のインタフェースカードが実現可能であるという顕
著な効果が得られる。
【００３２】また、伝送路対応カードを流用してメイン
カードのみを新しく設計することで、新たな機能のイン
タフェースカードが実現できる。
カードのみを新しく設計することで、新たな機能のイン
タフェースカードが実現できる。
【図１】本発明によるインタフェースカード構成方式を
採用する装置の全体構成例のブロック図である。
採用する装置の全体構成例のブロック図である。
【図２】本発明によるインタフェースカード構成方式を
採用するインタフェースカードの好適実施形態例の構成
を示すブロック図である。
採用するインタフェースカードの好適実施形態例の構成
を示すブロック図である。
【図３】図２のインタフェースカード中のセル同期部―
伝送路対応カードインタフェース部の詳細ブロック図で
ある。
伝送路対応カードインタフェース部の詳細ブロック図で
ある。
【図４】図２のインタフェースカード中のインタフェー
スカードID生成部の詳細ブロック図である。
スカードID生成部の詳細ブロック図である。
【図５】本発明におけるインタフェースカードIDの生成
方法を示す図である。
方法を示す図である。
【図６】本発明における伝送路種別と伝送路対応カード
ID対応例を示す表図である。
ID対応例を示す表図である。
【図７】従来技術の構成を示すブロック図である。
１０１ インタフェースカード １０２ 伝送路 １０５ メインカード １０６a、１０６b 伝送路対応カード １０７a、１０７b 伝送路対応カードID １０８a、１０８b 伝送路インタフェース部 １０９ セル同期部―伝送路対応カードイ
ンタフェース部 １１０ セル同期部 １１１ ATMスイッチインタフェース部 １１２ インタフェースカードID生成部 ２０１ ATM交換機 ２０２ ATMスイッチ ２０３ 主制御部 ５０１ メインカードID
ンタフェース部 １１０ セル同期部 １１１ ATMスイッチインタフェース部 １１２ インタフェースカードID生成部 ２０１ ATM交換機 ２０２ ATMスイッチ ２０３ 主制御部 ５０１ メインカードID
フロントページの続き Ｆターム(参考） 5K028 AA06 DD03 NN01 5K030 GA04 HA02 HC06 HC14 HD06 JA01 JA11 KA01 KA02 KA14 KA22 5K050 AA19 BB02 BB03 BB07 BB12 BB14 CC07 DD05 DD08 EE23 EE25 EE36 FF13 FF15 FF16 GG10 GG12 HH03 9A001 CC07 JJ12 KK56
Claims (6)
- 【請求項１】ATM交換機内に配置され、複数の異なる種
別の伝送路とATMスイッチ間の複数のインタフェースカ
ードの構成方式において、 前記各インタフェースカードは、主な処理を行うメイン
カードと、前記伝送路種別に対応した第１及び第２伝送
路対応カードとにより構成されることを特徴とするイン
タフェースカード構成方式。 - 【請求項２】前記メインカードは、メインカードID及び
前記第１及び第２伝送路対応カードのIDに基づきインタ
フェースカードIDを生成するインタフェースカードID生
成部を含むことを特徴とする請求項１に記載のインタフ
ェースカード構成方式。 - 【請求項３】前記インタフェースカードIDは、メインカ
ードID、第１伝送路対応カードID及び第２伝送路対応ID
の順であることを特徴とする請求項２に記載のインタフ
ェースカード構成方式。 - 【請求項４】前記インタフェースカードIDには、将来の
拡張用コードをも含むことを特徴とする請求項２又は３
に記載のインタフェースカード構成方式。 - 【請求項５】前記メインカードは、前記ATMスイッチと
のインタフェースを行うATMスイッチインタフェース
部、セル同期を行うセル同期部、該セル同期部と前記第
１及び第２伝送路対応カードの伝送路インタフェース部
とのセル同期部―伝送路対応カードインタフェース部を
備えることを特徴とする請求項１に記載のインタフェー
スカード構成方式。 - 【請求項６】前記メインカードは、前記伝送路種別に無
関係に変更されないことを特徴とする請求項１に記載の
インタフェースカード構成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26193799A JP2001086135A (ja) | 1999-09-16 | 1999-09-16 | インタフェースカード構成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26193799A JP2001086135A (ja) | 1999-09-16 | 1999-09-16 | インタフェースカード構成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001086135A true JP2001086135A (ja) | 2001-03-30 |
Family
ID=17368766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26193799A Pending JP2001086135A (ja) | 1999-09-16 | 1999-09-16 | インタフェースカード構成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001086135A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007200305A (ja) * | 2005-12-27 | 2007-08-09 | Matsushita Electric Works Ltd | 識別情報自動生成装置、情報記憶システム及び情報記憶システムの情報取得方法 |
| JP2008306478A (ja) * | 2007-06-07 | 2008-12-18 | Nec Corp | データ転送装置、データ転送方法及びデータ転送プログラム |
| JP2012135053A (ja) * | 2012-04-06 | 2012-07-12 | Nec Corp | データ転送装置、データ転送方法及びデータ転送プログラム |
-
1999
- 1999-09-16 JP JP26193799A patent/JP2001086135A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007200305A (ja) * | 2005-12-27 | 2007-08-09 | Matsushita Electric Works Ltd | 識別情報自動生成装置、情報記憶システム及び情報記憶システムの情報取得方法 |
| JP2008306478A (ja) * | 2007-06-07 | 2008-12-18 | Nec Corp | データ転送装置、データ転送方法及びデータ転送プログラム |
| JP2012135053A (ja) * | 2012-04-06 | 2012-07-12 | Nec Corp | データ転送装置、データ転送方法及びデータ転送プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0266530B1 (en) | A method of controlling a multi-stage interconnection network | |
| CA1266536A (en) | High speed bit interleaved time division multiplexer for multinode communication systems | |
| US5493565A (en) | Grooming device for streamlining a plurality of input signal lines into a grouped set of output signals | |
| US7047350B2 (en) | Data processing system having a serial data controller | |
| WO1998020638A1 (en) | Mechanism to support a utopia interface over a backplane | |
| US6301623B1 (en) | Computer network with a plurality of identically addressed devices | |
| US6178180B1 (en) | Communications adapter for processing ATM and ISDN data | |
| JP2001086135A (ja) | インタフェースカード構成方式 | |
| US5631955A (en) | Option bus | |
| JPH0342759B2 (ja) | ||
| JPS61196643A (ja) | データ通信回線網 | |
| KR100344024B1 (ko) | 에이티엠 시스템의 셀버스를 이용한 이중화 에이티엠라우터 장치 및 그 제어방법 | |
| SE511924C2 (sv) | En modulär tidsrumsväljare | |
| US7051229B2 (en) | Logical bus overlay for increasing the existing system bus data rate | |
| JP2000261519A (ja) | 交換機の多重プロトコール機能装置（Ａｐｐａｒａｔｕｓｆｏｒｃａｐａｂｉｌｉｔｙｏｆｍｕｌｔｉｐｒｏｔｏｃｏｌｉｎｅｘｃｈａｎｇｅ） | |
| KR100384838B1 (ko) | 이동통신 기지국의 비동기 전송 모드 스위칭 장치 및 그방법 | |
| JP3053378B2 (ja) | Ａｔｍ交換装置 | |
| KR100492891B1 (ko) | 알에이엠 시스템에서의 리퍼런스 클럭 선택 장치 | |
| US5995616A (en) | Apparatus for communication between a telephone exchange and connected telephone sets | |
| JP2626487B2 (ja) | 伝送装置 | |
| KR100197438B1 (ko) | 프로세서와 텔레포니 디바이스간의 클럭 선택 장치 | |
| JPH0338197A (ja) | マルチメディア交換方式 | |
| JP2617037B2 (ja) | 通信制御装置 | |
| KR100202991B1 (ko) | 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로 | |
| JP2000261871A (ja) | 通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050405 |