KR100384838B1 - 이동통신 기지국의 비동기 전송 모드 스위칭 장치 및 그방법 - Google Patents

이동통신 기지국의 비동기 전송 모드 스위칭 장치 및 그방법 Download PDF

Info

Publication number
KR100384838B1
KR100384838B1 KR10-2001-0032362A KR20010032362A KR100384838B1 KR 100384838 B1 KR100384838 B1 KR 100384838B1 KR 20010032362 A KR20010032362 A KR 20010032362A KR 100384838 B1 KR100384838 B1 KR 100384838B1
Authority
KR
South Korea
Prior art keywords
digital unit
cell
atm
interfacing
transmission mode
Prior art date
Application number
KR10-2001-0032362A
Other languages
English (en)
Other versions
KR20020094107A (ko
Inventor
이상용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0032362A priority Critical patent/KR100384838B1/ko
Publication of KR20020094107A publication Critical patent/KR20020094107A/ko
Application granted granted Critical
Publication of KR100384838B1 publication Critical patent/KR100384838B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 이동통신 기지국의 비동기 전송 모드 스위칭 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 이동통신 기지국의 디지털 유닛 인터페이스용 ATM 스위치에서 사용되는 큐빗, 살리 간의 인터페이스 구조 개선을 통하여 1개의 마스터에 2개의 슬래이브를 연결할 수 있는 디지털 유닛 인터페이스용 ATM 스위칭 장치 및 그 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 타 디지털 유닛 블럭에서 전송된 셀을 스위칭하기 위한 스위칭 수단; 상기 하나의 스위칭 수단에서 전송된 신호를 분배 수단으로 인터페이싱하기 위한 2개의 인터페이싱 수단; 상기 하나의 스위칭 수단과 2개의 인터페이싱 수단을 제어하고, 상태를 확인하기 위한 제어수단; 상기 2개의 인터페이싱 수단에서 전송된 셀을 타 디지털 유닛 블럭으로 분배하기 위한 상기 분배 수단; 및 상기 분배 수단으로 전송받은 타 디지털 유닛 블럭의 셀을 상기 스위칭 수단으로 전송하기 위하여 상기 2개의 인터페이싱 수단 중 하나를 선택하기 위한 선택 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 이동통신 시스템 등에 이용됨.

Description

이동통신 기지국의 비동기 전송 모드 스위칭 장치 및 그 방법{Method and Apparatus for ATM Switching in BTS}
본 발명은 이동통신 기지국의 비동기 전송 모드 스위칭 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 코드분할다중접속 기지국(BTS : Base Transceiver Station) 디지털 유닛(DU) 인터페이스용 비동기 전송 모드 스위치에서 사용되는 큐빗(CUBIT), 살리(SALI) 간의 인터페이스 구조 개선을 통해 유토피아(UTOPIA : Universal Test and Operation Physical Interface for ATM) I 마스터(MASTER) 1개에 2개의 유토피아 I 슬래이브(SLAVE)를 연결할 수 있는 비동기 전송 모드 스위칭 장치 및 그 방법에 관한 것이다.
일반적으로 유토피아는 비동기 전송 모드(Asynchronous Transfer Mode : 이하, "ATM"이라 함)의 프로토콜 처리용 LSI(Large Scale Integrated Circuit)의 전기적인 인터페이스 명세(Specification)로서 ATM LAN(Local Area Network, 근거리 통신망)의 표준화 단체인 미국의 ATM 포럼(The ATM Forum)의 멤버 기업 사이에서 결정되었다. ATM 층이나 ATM 어플리케이션 계층(AAL, ATM Application Layer)의 처리를 하는 SAR(Segmentation And Reassembly, 분할 및 재조립) 칩과 물리층의 처리를 하는 PHY(Physical Layer) 칩과의 사이에서 주고받는 송/수신 제어신호, 송/수신 데이터의 포맷 등을 규정한다.
기존의 유토피아 I 기술은 1개의 마스터에 1개의 슬래이브가 1대1로 연결되며, 기존의 디지털 유닛 인터페이스용 ATM 스위치는 이 제약에 의해 디지털 유닛 블럭 1개를 지원하기 위해 2장의 디지털 유닛 인터페이스용 ATM 스위치가 필요했다.
도 1 은 종래의 디지털 유닛 인터페이스용 ATM 스위치의 구성예시도이다.
도면에서, "110"은 디지털 유닛 인터페이스용 ATM 스위치#0, "120"은 디지털 유닛 인터페이스용 ATM 스위치#1, 그리고 "130"은 디지털 유닛 블럭을 각각 나타낸다.
디지털 유닛 인터페이스용 ATM 스위치#0(110)와 디지털 유닛 인터페이스용 ATM 스위치#1(120)은 "TRANSWITCH"사의 ATM 스위치 칩인 큐빗(CUBIT)(111, 122), "TRANSWITCH"사의 ATM 라인 인터페이스용 칩인 살리(SALI)(112, 122), 그리고 상기 큐빗(111, 121)과 살리(112, 122)를 제어하고, 상태를 확인하는 중앙처리장치(CPU)(113, 123)를 각각 포함한다. 여기서, 디지털 유닛 인터페이스용 ATM 스위치(110, 120)에서 상기 큐빗(CUBIT)(111, 121) 칩이 마스터가 되고, 살리(SALI)(112, 122) 칩이 슬래이브가 된다.
디지털 유닛 블럭(130)은 클럭을 분배하는 클럭 분배 보드(131)와 상기 디지털 유닛 인터페이스용 ATM 스위치#0(110)의 살리(112)와 디지털 유닛 인터페이스용 ATM 스위치#1(120)의 살리(122)에서 채널별로 출력된 신호를 받아 처리하는 채널카드(132~140)를 포함한다.
도 1에 도시된 바와 같이, 1개의 마스터인 큐빗칩(111, 121)에 1개의 슬래이브인 살리칩(112, 122)이 1대 1로 연결되었으며, 기존의 디지털 유닛 인터페이스용 ATM 스위치(110, 120)는 디지털 유닛 블럭(130) 1개를 지원하기 위해 2장의 디지털 유닛 인터페이스용 ATM 스위치(110, 120)가 필요했다.
따라서, 디지털 유닛 블럭(130)을 지원하기 위한 디지털 유닛 인터페이스용 ATM 스위치(110, 120)가 디지털 유닛 블럭(130)의 증가에 따라 늘어나야 되므로 원가가 상승하고, 운용 보존 등의 관리가 어려운 문제점이 있었다.
본 발명은, 상기한 바와 같은 문제점을 해결하기 위하여 제안된 것으로, 이동통신 기지국의 디지털 유닛 인터페이스용 ATM 스위치에서 사용되는 큐빗, 살리 간의 인터페이스 구조 개선을 통하여 1개의 마스터에 2개의 슬래이브를 연결할 수 있는 디지털 유닛 인터페이스용 ATM 스위칭 장치 및 그 방법을 제공하는데 그 목적이 있다.
도 1 은 종래의 디지털 유닛 인터페이스용 ATM 스위치의 구성예시도.
도 2 는 본 발명에 따른 디지털 유닛 인터페이스용 ATM 스위칭 장치의 일실시예 구성도.
도 3 은 본 발명에 따른 디지털 유닛 인터페이스용 ATM 스위칭 장치의 유토피아 버스 점유를 위한 중재 방법에 대한 일실시예 설명도.
도 4 는 본 발명에 따른 디지털 유닛 인터페이스용 ATM 스위칭을 위한 PLD의 일실시예 회로구성도.
* 도면의 주요 부분에 대한 부호의 설명
201 : 셀버스(CellBUS) 202 : 셀버스 인터페이스(CellBUS I/F)
210 : 디지털 유닛 인터페이스용 ATM 스위치
211 : 큐빗(CUBIT) 212 : PLD(Programmable Logic Device)
213 : 유토피아 인터페이스#2 214 : 유토피아 인터페이스#1
215, 216 : 살리(SALI) 217 : 중앙처리장치(CPU)
220 : 디지털 유닛 블럭 221~230 : 채널 카드(CH CARD)
상기 목적을 달성하기 위한 본 발명의 장치는, 이동통신 기지국의 비동기 전송 모드 스위칭 장치에 있어서, 타 디지털 유닛 블럭에서 전송된 셀을 스위칭하기 위한 스위칭 수단; 상기 하나의 스위칭 수단에서 전송된 신호를 분배 수단으로 인터페이싱하기 위한 2개의 인터페이싱 수단; 상기 하나의 스위칭 수단과 2개의 인터페이싱 수단을 제어하고, 상태를 확인하기 위한 제어수단; 상기 2개의 인터페이싱수단에서 전송된 셀을 타 디지털 유닛 블럭으로 분배하기 위한 상기 분배 수단; 및 상기 분배 수단으로 전송받은 타 디지털 유닛 블럭의 셀을 상기 스위칭 수단으로 전송하기 위하여 상기 2개의 인터페이싱 수단 중 하나를 선택하기 위한 선택 수단을 포함하는 것을 특징으로 한다.
한편, 본 발명의 방법은, 이동통신 기지국의 비동기 전송 모드 스위칭 방법에 있어서, 셀버스에 연결된 타 디지털 유닛 블럭에서 ATM(Asynchronous Transfer Mode) 셀을 큐빗칩으로 입력하는 제 1 단계; 상기 입력된 셀을 유토피아 인터페이스를 사용하여 2개의 살리에 전달하는 제 2 단계; 및 상기 2개의 살리에서 출력된 신호를 디지털 유닛 블럭의 채널 카드로 전송하는 제 3 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 방법은, 이동통신 기지국의 비동기 전송 모드 스위칭 방법에 있어서, 상기 채널 카드로 송신된 타 디지털 유닛 블럭의 ATM 셀을 해당 포트를 거쳐 2개의 살리에 입력하는 제 1 단계; 상기 2개의 살리에서 출력된 ATM 셀을 큐빗으로 전달하기 위하여 하나의 살리를 선택하는 제 2 단계; 및 상기 선택된 살리에서 출력된 신호를 상기 큐빗으로 입력하여 셀버스 인터페이스와 셀버스를 통하여 다른 블럭으로 전송하는 제 3 단계를 포함하는 것을 특징으로 한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 2 는 본 발명에 따른 디지털 유닛 인터페이스용 ATM 스위칭 장치의 일실시예 구성도이다.
도 2 에 도시된 바와 같이, 디지털 유닛 인터페이스용 ATM 스위칭 장치는 타그룹에서 전송된 ATM 셀을 스위칭하는 큐빗(CUBIT)(211), 상기 큐빗(211)에서 전송된 신호를 인터페이싱하는 살리(SALI)(215, 216), 그리고 상기 큐빗(211)과 살리(215, 216)를 제어하고, 상태를 확인하는 중앙처리장치(CPU)(217)를 각각 포함한다.
디지털 유닛 블럭(220)은 클럭을 분배하는 클럭 분배 보드(221)와 살리(215, 216))에서 채널별로 출력된 신호를 받아 다른 디지털 유닛 인터페이스용 ATM 스위치로 데이터를 전송하거나, 다른 디지털 유닛 인터페이스용 ATM 스위치로 데이터를 전송받아 살리(215, 216)로 전송하는 채널카드(132~140)를 포함한다.
한편, 타 디지털 유닛 블럭에서 전송되는 ATM 셀의 흐름은 다음과 같다.
먼저, 셀버스(201)에 연결된 타 디지털 유닛 블럭에서 ATM 셀을 채널 카드(222~230) 그룹으로 송신하려면, 상기 셀버스(201)를 통해 큐빗(211)을 거쳐 살리(215, 216)로 유토피아 인터페이스#1(214)를 사용하여 전달되고, 상기 살리(215, 216)의 해당 포트(port)를 거쳐 ALI-25를 사용하여 디지털 유닛 블럭(220)의 채널 카드(222~230)로 전달한다. 이하, 이것을 하단 방향 ATM 셀 송신이라고 한다.
하단 방향 ATM 셀 송신시에는 유토피아 마스터인 큐빗(211)이 유토피아 슬래이브인 살리(215, 216) 2개가 모두 데이터를 수신할 준비가 되어 있을 때 데이터 송신토록 처리한다.
반대로, 채널 카드(222~230)에서 송신된 ATM 셀은 ALI-25를 사용하여 해당 포트를 거쳐 살리(215, 216)에 입력되고, 상기 살리(215, 216)에서 출력된 ATM 셀은 유토피아 인터페이스#2(213)를 통하여 PLD(Programmable Logic Device)(212)를 거쳐 큐빗(211)으로 전달되고, 상기 큐빗(211)에서 출력된 신호는 셀버스 인터페이스(202)와 셀버스(201)를 통하여 다른 블럭으로 전송된다. 이하, 이것을 상단 방향 ATM 셀 송신이라고 한다.
상단 방향 ATM 셀 송신시에는 유토피아 슬래이브(215, 216) 2개간의 유토피아 버스 점유를 위한 중재를 PLD(212)의 회로제어에 의해 매 순간 어느 한 개의 살리(215, 216)만이 데이터 송신 권한을 갖는다.
도 3 은 본 발명에 따른 디지털 유닛 인터페이스용 ATM 스위칭 장치의 유토피아 버스 점유를 위한 중재 방법에 대한 일실시예 설명도이다.
도 3 에 도시된 바와 같이, 디지털 유닛 인터페이스용 ATM 스위칭 장치의 유토피아 버스 점유를 위한 중재는 PLD(212)에서 이루어지며, 먼저 리셋(301)신호가 입력되면 살리#0가 인에이블(enable) 된다(302).
다음으로, 살리#0가 인에이블되면 살리#0의 "CICLAV"신호는 출력되지 않고, 살리#1의 "CICLAV"신호가 출력된다. 여기서, "CICLAV"신호는 셀인렛셀어베일러블(Cell Inlet Cell Available) 신호로서, 큐빗 칩의 모드(mode)를 선택한다.
다음으로, 모든 신호를 오프하고(303), 셀인렛클럭(Cell Inlet Clock)이 1 클럭 지난 후, 살리#1이 인에이블(enable)된다(304).
살리#1이 인에이블(enable)되면 살리#0의 "CICLAV"신호가 출력되고, 살리#1의 "CICLAV"신호가 출력되지 않는다.
이후, 모든 신호가 올 오프(All Off)되고(305) 셀인렛클럭(Cell Inlet Clock)이 1클럭 지난 후 살리#0가 다시 인에이블(enable)된다(302).
즉, 상단 방향 ATM 셀 송신시에는 유토피아 슬래이브(215, 216) 2개간의 유토피아 버스 점유를 위한 중재를 PLD(212)의 회로제어에 의해 매 순간 어느 한 개의 살리(215, 216)만이 데이터 송신 권한을 갖도록 하는 것이다.
한편, 상기 PLD(212)의 회로구성은 하기 도 4와 같다.
도 4 는 본 발명에 따른 디지털 유닛 인터페이스용 ATM 스위칭을 위한 PLD의 일실시예 회로구성도이다.
도 4 에 도시된 바와 같이, PLD에서는 기존에 공지된 큐빗과 살리칩에서 사용되는 신호선들을 이용하여 상단 방향 ATM 셀 송신시에는 유토피아 슬래이브(215, 216) 2개간의 유토피아 버스 점유를 위한 중재 역할을 할 수 있도록 설계되었으며, 그 동작은 상기 도 3에 설명된 것과 같다.
이는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 충분히 알 수 있고, "TRANSWITCH"사에서 제공하는 데이터북(SALI-25C와 CUBIT-PRO)을 보면 자세히 알수 있으므로, 따로 자세한 설명은 하지 않는다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명은, 유토피아 인터페이스를 유지하면서도 1개의 마스터에 2개 이상의 슬래이브를 갖는 회로가 구성 가능하고, ATM 스위치로 사용되던 디지털 유닛 인터페이스용 ATM 스위치 보드 2장을 1장으로 대치 가능함으로써, 이에 따른 원가 절감과 운용 보존 등의 관리가 통합될 수 있는 효과가 있다.

Claims (9)

  1. 이동통신 기지국의 비동기 전송 모드 스위칭 장치에 있어서,
    타 디지털 유닛 블럭에서 전송된 셀을 스위칭하기 위한 스위칭 수단;
    상기 하나의 스위칭 수단에서 전송된 신호를 분배 수단으로 인터페이싱하기 위한 2개의 인터페이싱 수단;
    상기 하나의 스위칭 수단과 2개의 인터페이싱 수단을 제어하고, 상태를 확인하기 위한 제어수단;
    상기 2개의 인터페이싱 수단에서 전송된 셀을 타 디지털 유닛 블럭으로 분배하기 위한 상기 분배 수단; 및
    상기 분배 수단으로 전송받은 타 디지털 유닛 블럭의 셀을 상기 스위칭 수단으로 전송하기 위하여 상기 2개의 인터페이싱 수단 중 하나를 선택하기 위한 선택 수단
    을 포함하는 비동기 전송 모드 스위칭 장치.
  2. 제 1 항에 있어서,
    상기 스위칭 수단은,
    실질적으로, "TRANSWITCH"사의 ATM 스위치 칩인 큐빗(CUBIT)인 것을 특징으로 하는 비동기 전송 모드 스위칭 장치.
  3. 제 1 항에 있어서,
    상기 인터페이싱 수단은,
    실질적으로, "TRANSWITCH"사의 ATM 라인 인터페이스용 칩인 살리(SALI)인 것을 특징으로 하는 비동기 전송 모드 스위칭 장치.
  4. 제 1 항에 있어서,
    상기 분배 수단은,
    상기 분배 수단에 클럭을 분배하는 클럭 분배 수단; 및
    상기 2개의 인터페이싱 수단에서 채널별로 출력된 신호를 받아 다른 디지털 유닛 인터페이스용 ATM 스위치로 데이터를 전송하거나, 다른 디지털 유닛 인터페이스용 ATM 스위치로 데이터를 전송받아 상기 2개의 인터페이싱 수단으로 전송하기 위한 채널링 수단
    을 포함하는 비동기 전송 모드 스위칭 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 선택 수단은,
    매 순간 2개의 인터페이싱 수단 중 한 개의 인터페이싱 수단만이 데이터 송신 권한을 갖도록 제어하는 것을 특징으로 하는 비동기 전송 모드 스위칭 장치.
  6. 이동통신 기지국의 비동기 전송 모드 스위칭 방법에 있어서,
    셀버스에 연결된 타 디지털 유닛 블럭에서 ATM(Asynchronous Transfer Mode) 셀을 큐빗칩으로 입력하는 제 1 단계;
    상기 입력된 셀을 유토피아 인터페이스를 사용하여 2개의 살리에 전달하는 제 2 단계; 및
    상기 2개의 살리에서 출력된 신호를 디지털 유닛 블럭의 채널 카드로 전송하는 제 3 단계
    를 포함하는 비동기 전송 모드 스위칭 방법.
  7. 제 6 항에 있어서,
    상기 제 2 단계는,
    상기 큐빗이 상기 살리 2개가 모두 데이터를 수신할 준비가 되어 있을 때 데이터 송신토록 처리하는 것을 특징으로 하는 비동기 전송 모드 스위칭 방법.
  8. 이동통신 기지국의 비동기 전송 모드 스위칭 방법에 있어서,
    상기 채널 카드로 송신된 타 디지털 유닛 블럭의 ATM 셀을 해당 포
    트를 거쳐 2개의 살리에 입력하는 제 1 단계;
    상기 2개의 살리에서 출력된 ATM 셀을 큐빗으로 전달하기 위하여 하나의 살리를 선택하는 제 2 단계; 및
    상기 선택된 살리에서 출력된 신호를 상기 큐빗으로 입력하여 셀버스 인터페이스와 셀버스를 통하여 다른 블럭으로 전송하는 제 3 단계
    를 포함하는 비동기 전송 모드 스위칭 방법.
  9. 제 8 항에 있어서,
    상기 제 2 단계는,
    상기 살리 2개간의 유토피아 버스 점유를 위한 중재를 회로제어에 의해 매 순간 어느 한 개의 살리만이 데이터 송신 권한을 갖도록 하는 것을 특징으로 하는 비동기 전송 모드 스위칭 방법.
KR10-2001-0032362A 2001-06-09 2001-06-09 이동통신 기지국의 비동기 전송 모드 스위칭 장치 및 그방법 KR100384838B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0032362A KR100384838B1 (ko) 2001-06-09 2001-06-09 이동통신 기지국의 비동기 전송 모드 스위칭 장치 및 그방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0032362A KR100384838B1 (ko) 2001-06-09 2001-06-09 이동통신 기지국의 비동기 전송 모드 스위칭 장치 및 그방법

Publications (2)

Publication Number Publication Date
KR20020094107A KR20020094107A (ko) 2002-12-18
KR100384838B1 true KR100384838B1 (ko) 2003-05-23

Family

ID=27708458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0032362A KR100384838B1 (ko) 2001-06-09 2001-06-09 이동통신 기지국의 비동기 전송 모드 스위칭 장치 및 그방법

Country Status (1)

Country Link
KR (1) KR100384838B1 (ko)

Also Published As

Publication number Publication date
KR20020094107A (ko) 2002-12-18

Similar Documents

Publication Publication Date Title
US5956337A (en) ATM switch interface
US6453374B1 (en) Data bus
US6721313B1 (en) Switch fabric architecture using integrated serdes transceivers
WO1994022091A2 (en) Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface
US7334068B2 (en) Physical layer device having a SERDES pass through mode
CA2270094C (en) Parallel backplane physical layer interface with scalable data bandwidth
CN108683536B (zh) 异步片上网络的可配置双模式融合通信方法及其接口
US7047350B2 (en) Data processing system having a serial data controller
KR19990060566A (ko) 인터넷을 이용한 프로세스 간의 정보교환 장치
KR100384838B1 (ko) 이동통신 기지국의 비동기 전송 모드 스위칭 장치 및 그방법
US6301623B1 (en) Computer network with a plurality of identically addressed devices
US6700872B1 (en) Method and system for testing a utopia network element
KR100344024B1 (ko) 에이티엠 시스템의 셀버스를 이용한 이중화 에이티엠라우터 장치 및 그 제어방법
US7032061B2 (en) Multimaster bus system
US6760277B1 (en) Arrangement for generating multiple clocks in field programmable gate arrays of a network test system
JP2001086135A (ja) インタフェースカード構成方式
AU586001B2 (en) Virtual bus switching system
KR100354269B1 (ko) 이동통신 기지국에서의 블럭간 데이터 통신 장치 및 그 방법
WO1986007228A1 (en) Virtual bus switching system
KR100347327B1 (ko) Ｉｍｔ-2000 시스템에서의 ａｔｍ 스위치 라우터 정합장치
KR0162767B1 (ko) 직렬통신 경로의 다중채널 데이터 처리를 위한 병행 처리장치
CN116827888A (zh) 一种基于交换架构的外设接口调度方法及系统
KR200388364Y1 (ko) 혼합 포트를 갖는 에이티엠 스위치 장치
JPS6367944A (ja) 通信制御装置
KR19980043922A (ko) 이서넷(Ethernet)을 이용한 내부 프로세스 콘트롤 중재 로직 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070502

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee