JP2001078183A - データ伝送方法及びデータ伝送装置 - Google Patents
データ伝送方法及びデータ伝送装置Info
- Publication number
- JP2001078183A JP2001078183A JP25286099A JP25286099A JP2001078183A JP 2001078183 A JP2001078183 A JP 2001078183A JP 25286099 A JP25286099 A JP 25286099A JP 25286099 A JP25286099 A JP 25286099A JP 2001078183 A JP2001078183 A JP 2001078183A
- Authority
- JP
- Japan
- Prior art keywords
- data
- word string
- bit word
- bit
- string data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】ＳＤＴＩ信号について、比較的容易に整えられ
る手段をもって、その複数を、受信側で確実に再生され
得るように多重化するとともに８Ｂ／１０Ｂ変換を行っ
て、伝送することができるものとする。 【解決手段】複数のＳＤＴＩ信号の夫々がシリアル化さ
れて得られる複数のシリアルディジタル信号について、
各々の所定の単位区分ずつを複数のメモリ手段に夫々書
き込むとともに、複数のメモリ手段の夫々に書き込まれ
た単位区分をワード列データとして順次読み出し、読み
出されたワード列データを合成して８ビット／１０ビッ
ト変換処理を施すとともに２０ビットワード列データを
形成し、その２０ビットワード列データに、伝送速度変
換処理を施すとともに、所定のワード間隔を置いて、予
め設定されたコードが与えられた２０ビットワード同期
データを含んだ付加ワードデータグループを挿入して、
複合２０ビットワード列データを形成し、その複合２０
ビットワード列データをシリアルデータに変換して伝送
する。
る手段をもって、その複数を、受信側で確実に再生され
得るように多重化するとともに８Ｂ／１０Ｂ変換を行っ
て、伝送することができるものとする。 【解決手段】複数のＳＤＴＩ信号の夫々がシリアル化さ
れて得られる複数のシリアルディジタル信号について、
各々の所定の単位区分ずつを複数のメモリ手段に夫々書
き込むとともに、複数のメモリ手段の夫々に書き込まれ
た単位区分をワード列データとして順次読み出し、読み
出されたワード列データを合成して８ビット／１０ビッ
ト変換処理を施すとともに２０ビットワード列データを
形成し、その２０ビットワード列データに、伝送速度変
換処理を施すとともに、所定のワード間隔を置いて、予
め設定されたコードが与えられた２０ビットワード同期
データを含んだ付加ワードデータグループを挿入して、
複合２０ビットワード列データを形成し、その複合２０
ビットワード列データをシリアルデータに変換して伝送
する。
Description
【０００１】
【発明の属する技術分野】本願の特許請求の範囲に記載
された発明は、ディジタル信号に８ビット／１０ビット
変換処理を施して２０ビットワード列データを得るとと
もに、得られた２０ビットワード列データにワード同期
データを含んだ付加ワードデータグループを挿入して複
合２０ビットワード列データを形成し、その複合２０ビ
ットワード列データを伝送すべく送出するデータ伝送方
法及びその実施に供されるデータ伝送装置に関する。
された発明は、ディジタル信号に８ビット／１０ビット
変換処理を施して２０ビットワード列データを得るとと
もに、得られた２０ビットワード列データにワード同期
データを含んだ付加ワードデータグループを挿入して複
合２０ビットワード列データを形成し、その複合２０ビ
ットワード列データを伝送すべく送出するデータ伝送方
法及びその実施に供されるデータ伝送装置に関する。
【０００２】
【従来の技術】画像情報等の各種の信号情報をあらわす
情報データを含んだディジタルデータの伝送に関する分
野においては、ディジタルデータをシリアルデータと
し、そのシリアルデータに基づく電気信号を得て、それ
を同軸ケーブルあるいはツイステッドペアライン等が用
いられて形成された伝送路を通じて伝送するシステム、
あるいは、ディジタルデータをシリアルデータとし、そ
のシリアルデータを光信号に変換して、オプティカル・
ファイバーが用いられて形成された伝送路を通じて伝送
するシステム等が実用化されている。
情報データを含んだディジタルデータの伝送に関する分
野においては、ディジタルデータをシリアルデータと
し、そのシリアルデータに基づく電気信号を得て、それ
を同軸ケーブルあるいはツイステッドペアライン等が用
いられて形成された伝送路を通じて伝送するシステム、
あるいは、ディジタルデータをシリアルデータとし、そ
のシリアルデータを光信号に変換して、オプティカル・
ファイバーが用いられて形成された伝送路を通じて伝送
するシステム等が実用化されている。
【０００３】このようなディジタルデータ伝送システム
の一つとして、ファイバーチャンネル・システム（Fibr
e Channel System) と称されるものが知られている。こ
のファイバーチャンネル・システムの如くのディジタル
データ伝送システムのもとで扱われるディジタルデータ
は、送信側において、例えば、８ビット毎に１０ビット
への変換が行われる８ビット／１０ビット変換（８Ｂ／
１０Ｂ変換）が施されて、１０ビットワード列データと
される。そして、実際に伝送されるのは、８Ｂ／１０Ｂ
変換が行われて形成された１０ビットワード列データ
に、さらにパラレル／シリアル変換（Ｐ／Ｓ変換）処理
が施されて得られるシリアルデータとされる。
の一つとして、ファイバーチャンネル・システム（Fibr
e Channel System) と称されるものが知られている。こ
のファイバーチャンネル・システムの如くのディジタル
データ伝送システムのもとで扱われるディジタルデータ
は、送信側において、例えば、８ビット毎に１０ビット
への変換が行われる８ビット／１０ビット変換（８Ｂ／
１０Ｂ変換）が施されて、１０ビットワード列データと
される。そして、実際に伝送されるのは、８Ｂ／１０Ｂ
変換が行われて形成された１０ビットワード列データ
に、さらにパラレル／シリアル変換（Ｐ／Ｓ変換）処理
が施されて得られるシリアルデータとされる。
【０００４】これに対して、受信側においては、受信さ
れたシリアルデータにシリアル／パラレル変換（Ｓ／Ｐ
変換）処理が施されて１０ビットワード列データが形成
され、その１０ビットワード列データに、１０ビット毎
に８ビットへの変換が行われる１０ビット／８ビット変
換（１０Ｂ／８Ｂ変換）が施される。そして、１０Ｂ／
８Ｂ変換が行われて形成されるワード列データから、元
のディジタルデータが再生される。
れたシリアルデータにシリアル／パラレル変換（Ｓ／Ｐ
変換）処理が施されて１０ビットワード列データが形成
され、その１０ビットワード列データに、１０ビット毎
に８ビットへの変換が行われる１０ビット／８ビット変
換（１０Ｂ／８Ｂ変換）が施される。そして、１０Ｂ／
８Ｂ変換が行われて形成されるワード列データから、元
のディジタルデータが再生される。
【０００５】このようなディジタルデータの伝送にあた
り、受信側において行われる１０Ｂ／８Ｂ変換を適正な
ものとするためには、送信側における８Ｂ／１０Ｂ変換
により形成された１０ビットの夫々を的確に把握するこ
とが要され、そのため、送信側において、シリアルデー
タに変換されて伝送される１０ビットワード列データが
ワード同期データが適宜挿入されたものとされる。この
ワード同期データは、１０ビット構成のワードデータで
はあるが、情報伝達を行う１０ビット構成のワードデー
タとしては用いられない特定のコードを有するものとさ
れる。
り、受信側において行われる１０Ｂ／８Ｂ変換を適正な
ものとするためには、送信側における８Ｂ／１０Ｂ変換
により形成された１０ビットの夫々を的確に把握するこ
とが要され、そのため、送信側において、シリアルデー
タに変換されて伝送される１０ビットワード列データが
ワード同期データが適宜挿入されたものとされる。この
ワード同期データは、１０ビット構成のワードデータで
はあるが、情報伝達を行う１０ビット構成のワードデー
タとしては用いられない特定のコードを有するものとさ
れる。
【０００６】上述の如くの、伝送されるべきディジタル
データに８Ｂ／１０Ｂ変換が施されて行われるデータ伝
送は、良好な伝送品質をもたらすものとして認識されて
いる。
データに８Ｂ／１０Ｂ変換が施されて行われるデータ伝
送は、良好な伝送品質をもたらすものとして認識されて
いる。
【０００７】一方、画像情報をあらわすディジタルデー
タ、即ち、画像情報データは、通常、データ量が膨大な
ものとなるので、例えば、その伝送，記録等が行われる
にあたっては、データの品質を実質的に低下させること
なくデータ量を低減させることができるデータ圧縮が施
されたものとされることが望まれる。それゆえ、画像情
報データについて、そのデータ量を低減させるためのデ
ータ圧縮技術の研究開発が種々行われてきているが、そ
れらの成果の一つとして、画像情報、特に、動画情報を
あらわすディジタルデータである画像情報データについ
てのデータ圧縮に関して、それを実施する手法として、
国際標準化団体のもとにおける技術委員会の傘下の作業
部会であるＭＰＥＧ（Moving Picture Experts Group)
によって検討され、規格として承認された、ＭＰＥＧと
称される標準方式が提案されている。
タ、即ち、画像情報データは、通常、データ量が膨大な
ものとなるので、例えば、その伝送，記録等が行われる
にあたっては、データの品質を実質的に低下させること
なくデータ量を低減させることができるデータ圧縮が施
されたものとされることが望まれる。それゆえ、画像情
報データについて、そのデータ量を低減させるためのデ
ータ圧縮技術の研究開発が種々行われてきているが、そ
れらの成果の一つとして、画像情報、特に、動画情報を
あらわすディジタルデータである画像情報データについ
てのデータ圧縮に関して、それを実施する手法として、
国際標準化団体のもとにおける技術委員会の傘下の作業
部会であるＭＰＥＧ（Moving Picture Experts Group)
によって検討され、規格として承認された、ＭＰＥＧと
称される標準方式が提案されている。
【０００８】このＭＰＥＧと称される標準方式にあって
は、画像情報データに高能率符号化によるデータ圧縮が
施されることになるが、画像情報データについてのＭＰ
ＥＧに従った高能率符号化によるデータ圧縮が行われる
場合には、極めて高い圧縮率のデータ圧縮を実現でき、
しかも、データ圧縮が施された画像情報データに基づい
て再生される画像を高品質なものとすることができる利
点が得られる。従って、ディジタル・ビデオカメラ，デ
ィジタル・ビデオテープレコーダ等の業務用あるいは家
庭用電子機器の分野において、ＭＰＥＧに従った高能率
符号化によるデータ圧縮が施された画像情報データ（Ｍ
ＰＥＧ画像情報データ）を取り扱うものが増加していく
傾向にある。
は、画像情報データに高能率符号化によるデータ圧縮が
施されることになるが、画像情報データについてのＭＰ
ＥＧに従った高能率符号化によるデータ圧縮が行われる
場合には、極めて高い圧縮率のデータ圧縮を実現でき、
しかも、データ圧縮が施された画像情報データに基づい
て再生される画像を高品質なものとすることができる利
点が得られる。従って、ディジタル・ビデオカメラ，デ
ィジタル・ビデオテープレコーダ等の業務用あるいは家
庭用電子機器の分野において、ＭＰＥＧに従った高能率
符号化によるデータ圧縮が施された画像情報データ（Ｍ
ＰＥＧ画像情報データ）を取り扱うものが増加していく
傾向にある。
【０００９】このようなＭＰＥＧ画像情報データの如く
の圧縮されたディジタル映像データ、さらには、それに
音声データが加えられて成る圧縮されたディジタル映像
及び音声データを、シリアルデータとして伝送路を通じ
て伝送するにあたって用いられるべく開発されたインタ
ーフェースとして、ＳＤＴＩ（Serial Data Transport
Interface)と称されるものが提案されている。このＳＤ
ＴＩは、米国のＳＭＰＴＥ（Society of Motion Pictur
e and Television Engineers :映画テレビジョン技術者
協会) により“ＳＭＰＴＥ ３０５Ｍ”をもって規格化
されている。
の圧縮されたディジタル映像データ、さらには、それに
音声データが加えられて成る圧縮されたディジタル映像
及び音声データを、シリアルデータとして伝送路を通じ
て伝送するにあたって用いられるべく開発されたインタ
ーフェースとして、ＳＤＴＩ（Serial Data Transport
Interface)と称されるものが提案されている。このＳＤ
ＴＩは、米国のＳＭＰＴＥ（Society of Motion Pictur
e and Television Engineers :映画テレビジョン技術者
協会) により“ＳＭＰＴＥ ３０５Ｍ”をもって規格化
されている。
【００１０】ＳＤＴＩのもとにおける信号フォーマット
（ＳＤＴＩ信号フォーマット）は、例えば、図２２及び
図２３に示される如くとされる。
（ＳＤＴＩ信号フォーマット）は、例えば、図２２及び
図２３に示される如くとされる。
【００１１】図２２のＡは、シリアル化されたときのビ
ット伝送レートを２７０ＭｂｐｓとするもとでのＳＤＴ
Ｉ信号フォーマットにおける１ライン期間分を示し、１
ワードが１０ビットで構成される１０ビットワード列デ
ータを形成している。そして、斯かる１ライン期間分
が、例えば、５２５個連なって成る５２５ライン期間分
によって１フレーム期間分が形成される。
ット伝送レートを２７０ＭｂｐｓとするもとでのＳＤＴ
Ｉ信号フォーマットにおける１ライン期間分を示し、１
ワードが１０ビットで構成される１０ビットワード列デ
ータを形成している。そして、斯かる１ライン期間分
が、例えば、５２５個連なって成る５２５ライン期間分
によって１フレーム期間分が形成される。
【００１２】図２２のＡに示される１ライン期間分にあ
っては、タイミング基準コードデータ：ＥＡＶ(End of
Active Video) で始まり、それに補助データ (Ancillar
y Data) 部及びタイミング基準コードデータ：ＳＡＶ(S
tart of Active Video) が続き、さらに、それにペイロ
ード(Payload) 部が続く。ＥＡＶ及びＳＡＶの夫々は、
同じワード構成をとり、各々が１０ビット構成とされる
４ワード（３ＦＦ，０００，０００，ＸＹＺ；１６進表
示（以下において同様））が順次配列されてなる。補助
データ部には、ヘッダーデータが含まれる。そして、ペ
イロード部には、ユーザーデータと誤り検出符号：ＣＲ
Ｃとが配される。
っては、タイミング基準コードデータ：ＥＡＶ(End of
Active Video) で始まり、それに補助データ (Ancillar
y Data) 部及びタイミング基準コードデータ：ＳＡＶ(S
tart of Active Video) が続き、さらに、それにペイロ
ード(Payload) 部が続く。ＥＡＶ及びＳＡＶの夫々は、
同じワード構成をとり、各々が１０ビット構成とされる
４ワード（３ＦＦ，０００，０００，ＸＹＺ；１６進表
示（以下において同様））が順次配列されてなる。補助
データ部には、ヘッダーデータが含まれる。そして、ペ
イロード部には、ユーザーデータと誤り検出符号：ＣＲ
Ｃとが配される。
【００１３】補助データ部に含まれるヘッダーデータに
あっては、例えば、図２２のＢに示される如く、ＥＡＶ
に続く３ワード（０００，３ＦＦ，３ＦＦ）から成る補
助信号フラッグ：ＡＤＦが配され、それに続いて、デー
タ識別：ＤＩＤ，第２データ識別：ＳＤＩＤ，データカ
ウント：ＤＣ，ライン番号：ＬＮ０，ライン番号：ＬＮ
１，ライン番号誤り検出符号：LNＣＲＣ０，ライン番号
誤り検出符号：LNＣＲＣ１，コード及び認定アドレス識
別：Ｃ＆ＡＡＩ，１６ワードの宛先アドレス，１６ワー
ドの送信元アドレス，ブロックタイプ：ＢＴ，ペイロー
ド誤り検出符号フラッグ：ＣＲＣFL，ヘッダー拡張用予
備データ：ＲＳＶ０〜ＲＳＶ４，ヘッダー誤り検出符
号：HDＣＲＣ０，ヘッダー誤り検出符号：HDＣＲＣ１，
チェック・サム：ＣＳが順次配される。斯かるヘッダー
データは、合計５３ワードから成るものとされる。
あっては、例えば、図２２のＢに示される如く、ＥＡＶ
に続く３ワード（０００，３ＦＦ，３ＦＦ）から成る補
助信号フラッグ：ＡＤＦが配され、それに続いて、デー
タ識別：ＤＩＤ，第２データ識別：ＳＤＩＤ，データカ
ウント：ＤＣ，ライン番号：ＬＮ０，ライン番号：ＬＮ
１，ライン番号誤り検出符号：LNＣＲＣ０，ライン番号
誤り検出符号：LNＣＲＣ１，コード及び認定アドレス識
別：Ｃ＆ＡＡＩ，１６ワードの宛先アドレス，１６ワー
ドの送信元アドレス，ブロックタイプ：ＢＴ，ペイロー
ド誤り検出符号フラッグ：ＣＲＣFL，ヘッダー拡張用予
備データ：ＲＳＶ０〜ＲＳＶ４，ヘッダー誤り検出符
号：HDＣＲＣ０，ヘッダー誤り検出符号：HDＣＲＣ１，
チェック・サム：ＣＳが順次配される。斯かるヘッダー
データは、合計５３ワードから成るものとされる。
【００１４】また、図２３のＡは、シリアル化されたと
きのビット伝送レートを１４３Ｍｂｐｓとするもとでの
ＳＤＴＩ信号フォーマットにおける１ライン期間分を示
し、１ワードが１０ビットで構成される１０ビットワー
ド列データを形成している。そして、斯かる１ライン期
間分が、例えば、５２５個連なって成る５２５ライン期
間分によって１フレーム期間分が形成される。
きのビット伝送レートを１４３Ｍｂｐｓとするもとでの
ＳＤＴＩ信号フォーマットにおける１ライン期間分を示
し、１ワードが１０ビットで構成される１０ビットワー
ド列データを形成している。そして、斯かる１ライン期
間分が、例えば、５２５個連なって成る５２５ライン期
間分によって１フレーム期間分が形成される。
【００１５】図２３のＡに示される１ライン期間分にあ
っては、タイミング基準コードデータ：ＴＲＳ−IDで始
まり、それに補助データ (Ancillary Data) 部が続き、
さらに、それにペイロード(Payload) 部が続く。ＴＲＳ
−IDは、各々が１０ビット構成とされる５ワード（３Ｆ
Ｆ，０００，０００，０００，ＸＹＺ；１６進表示（以
下において同様））が順次配列されてなる。補助データ
部には、ヘッダーデータが含まれる。そして、ペイロー
ド部には、ユーザーデータと誤り検出符号：ＣＲＣとが
配される。
っては、タイミング基準コードデータ：ＴＲＳ−IDで始
まり、それに補助データ (Ancillary Data) 部が続き、
さらに、それにペイロード(Payload) 部が続く。ＴＲＳ
−IDは、各々が１０ビット構成とされる５ワード（３Ｆ
Ｆ，０００，０００，０００，ＸＹＺ；１６進表示（以
下において同様））が順次配列されてなる。補助データ
部には、ヘッダーデータが含まれる。そして、ペイロー
ド部には、ユーザーデータと誤り検出符号：ＣＲＣとが
配される。
【００１６】補助データ部に含まれるヘッダーデータに
あっては、例えば、図２３のＢに示される如く、ＴＲＳ
−IDに続く補助信号フラッグ：ＡＤＦが配され、それに
続いて、データ識別：ＤＩＤ，第２データ識別：ＳＤＩ
Ｄ，データカウント：ＤＣ，ライン番号：ＬＮ０，ライ
ン番号：ＬＮ１，ライン番号誤り検出符号：LNＣＲＣ
０，ライン番号誤り検出符号：LNＣＲＣ１，コード及び
認定アドレス識別：Ｃ＆ＡＡＩ，１６ワードの宛先アド
レス，１６ワードの送信元アドレス，ブロックタイプ：
ＢＴ，ペイロード誤り検出符号フラッグ：ＣＲＣFL，ヘ
ッダー拡張用予備データ：ＲＳＶ０〜ＲＳＶ４，ヘッダ
ー誤り検出符号：HDＣＲＣ０，ヘッダー誤り検出符号：
HDＣＲＣ１，チェック・サム：ＣＳが順次配される。斯
かるヘッダーデータは、合計５１ワードから成るものと
される。
あっては、例えば、図２３のＢに示される如く、ＴＲＳ
−IDに続く補助信号フラッグ：ＡＤＦが配され、それに
続いて、データ識別：ＤＩＤ，第２データ識別：ＳＤＩ
Ｄ，データカウント：ＤＣ，ライン番号：ＬＮ０，ライ
ン番号：ＬＮ１，ライン番号誤り検出符号：LNＣＲＣ
０，ライン番号誤り検出符号：LNＣＲＣ１，コード及び
認定アドレス識別：Ｃ＆ＡＡＩ，１６ワードの宛先アド
レス，１６ワードの送信元アドレス，ブロックタイプ：
ＢＴ，ペイロード誤り検出符号フラッグ：ＣＲＣFL，ヘ
ッダー拡張用予備データ：ＲＳＶ０〜ＲＳＶ４，ヘッダ
ー誤り検出符号：HDＣＲＣ０，ヘッダー誤り検出符号：
HDＣＲＣ１，チェック・サム：ＣＳが順次配される。斯
かるヘッダーデータは、合計５１ワードから成るものと
される。
【００１７】そして、圧縮されたディジタル映像データ
もしくは映像及び音声データの伝送に用いられるＳＤＴ
Ｉ信号フォーマットに従って形成されたディジタル信号
（以下、ＳＤＴＩ信号という）は、パラレルデータから
シリアルデータに変換され、通常、スクランブル処理が
施されて、電気信号あるいは光信号とされる伝送信号の
形で伝送される。
もしくは映像及び音声データの伝送に用いられるＳＤＴ
Ｉ信号フォーマットに従って形成されたディジタル信号
（以下、ＳＤＴＩ信号という）は、パラレルデータから
シリアルデータに変換され、通常、スクランブル処理が
施されて、電気信号あるいは光信号とされる伝送信号の
形で伝送される。
【００１８】シリアルデータに施されるスクランブル処
理は、その対象とされるシリアルデータを多項式をもっ
てあらわされるものとし、それを原始多項式、例えば、
９次の原始多項式：Ｘ9 ＋Ｘ4 ＋１で順次除して、その
演算結果である商を伝送データとして得るようにし、統
計的に伝送データのマーク率（“０”と“１”の割合）
を平均的に１／２とするとともに、伝送データを原始多
項式による暗号化が図られたものとなす処理とされる。
実際の伝送データの送出にあたっては、例えば、９次の
原始多項式：Ｘ9 ＋Ｘ4 ＋１での除算により得られた商
を直接に送出するのではなく、その商をさらに式：Ｘ＋
１で除し、伝送データを、それとそれを反転したデータ
とが同じ情報を有することになるデータ（極性フリーの
データ）となす。
理は、その対象とされるシリアルデータを多項式をもっ
てあらわされるものとし、それを原始多項式、例えば、
９次の原始多項式：Ｘ9 ＋Ｘ4 ＋１で順次除して、その
演算結果である商を伝送データとして得るようにし、統
計的に伝送データのマーク率（“０”と“１”の割合）
を平均的に１／２とするとともに、伝送データを原始多
項式による暗号化が図られたものとなす処理とされる。
実際の伝送データの送出にあたっては、例えば、９次の
原始多項式：Ｘ9 ＋Ｘ4 ＋１での除算により得られた商
を直接に送出するのではなく、その商をさらに式：Ｘ＋
１で除し、伝送データを、それとそれを反転したデータ
とが同じ情報を有することになるデータ（極性フリーの
データ）となす。
【００１９】なお、伝送データを受ける受信側では、受
けた伝送データに、式：Ｘ＋１を乗じ、さらに、９次の
原始多項式：Ｘ9 ＋Ｘ4 ＋１を乗じることによるデスク
ランブル処理を行って、元のシリアルデータを再生す
る。
けた伝送データに、式：Ｘ＋１を乗じ、さらに、９次の
原始多項式：Ｘ9 ＋Ｘ4 ＋１を乗じることによるデスク
ランブル処理を行って、元のシリアルデータを再生す
る。
【００２０】
【発明が解決しようとする課題】上述の如くのＳＤＴＩ
信号にあっては、シリアルデータに変換されての伝送路
を通じた伝送にあたり、単独のＳＤＴＩ信号についての
みならず、複数のＳＤＴＩ信号を、受信側で確実に再生
され得るように多重化し、さらに、前述の８Ｂ／１０Ｂ
変換を行って伝送できることになれば、良好な伝送品質
が得られるもとで、ＳＤＴＩ信号の効率的な利用が図ら
れ、さらには、ＳＤＴＩ信号の利用範囲が拡大されるこ
とになる。そして、ＳＤＴＩ信号の効率的な利用、ある
いは、ＳＤＴＩ信号の利用範囲の拡大等は、例えば、業
務用あるいは家庭用電子機器の分野における技術の更な
る発展をもたらす。従って、このような観点から、比較
的容易に整えることができる手段をもって、ＳＤＴＩ信
号を、取分け、その複数を受信側で確実に再生され得る
ように多重化し、８Ｂ／１０Ｂ変換を行って伝送するこ
とができる方策が望まれるところとなる。
信号にあっては、シリアルデータに変換されての伝送路
を通じた伝送にあたり、単独のＳＤＴＩ信号についての
みならず、複数のＳＤＴＩ信号を、受信側で確実に再生
され得るように多重化し、さらに、前述の８Ｂ／１０Ｂ
変換を行って伝送できることになれば、良好な伝送品質
が得られるもとで、ＳＤＴＩ信号の効率的な利用が図ら
れ、さらには、ＳＤＴＩ信号の利用範囲が拡大されるこ
とになる。そして、ＳＤＴＩ信号の効率的な利用、ある
いは、ＳＤＴＩ信号の利用範囲の拡大等は、例えば、業
務用あるいは家庭用電子機器の分野における技術の更な
る発展をもたらす。従って、このような観点から、比較
的容易に整えることができる手段をもって、ＳＤＴＩ信
号を、取分け、その複数を受信側で確実に再生され得る
ように多重化し、８Ｂ／１０Ｂ変換を行って伝送するこ
とができる方策が望まれるところとなる。
【００２１】しかしながら、従来にあっては、ＳＤＴＩ
信号について、取分け、その複数を受信側で確実に再生
され得るように多重化し、８Ｂ／１０Ｂ変換を行って伝
送することができる伝送システムを実現させた具体例は
見当たらない。また、複数のＳＤＴＩ信号を、受信側で
確実に再生され得るように多重化するとともに、８Ｂ／
１０Ｂ変換を行って伝送することができる伝送システム
に関する技術については、それが記載された文献等も見
出せない。
信号について、取分け、その複数を受信側で確実に再生
され得るように多重化し、８Ｂ／１０Ｂ変換を行って伝
送することができる伝送システムを実現させた具体例は
見当たらない。また、複数のＳＤＴＩ信号を、受信側で
確実に再生され得るように多重化するとともに、８Ｂ／
１０Ｂ変換を行って伝送することができる伝送システム
に関する技術については、それが記載された文献等も見
出せない。
【００２２】斯かる点に鑑み、本願の特許請求の範囲に
記載された発明は、ＳＤＴＩ信号について、比較的容易
に整えることができる手段をもって、取分け、その複数
を受信側で確実に再生され得るように多重化し、８Ｂ／
１０Ｂ変換を行って伝送することができるデータ伝送方
法及びその実施に供されるデータ伝送装置を提供する。
記載された発明は、ＳＤＴＩ信号について、比較的容易
に整えることができる手段をもって、取分け、その複数
を受信側で確実に再生され得るように多重化し、８Ｂ／
１０Ｂ変換を行って伝送することができるデータ伝送方
法及びその実施に供されるデータ伝送装置を提供する。
【００２３】
【課題を解決するための手段】本願の特許請求の範囲に
おける請求項１から請求項３までのいずれかに記載され
た発明に係るデータ伝送方法は、ＳＤＴＩ信号もしくは
それがシリアル化されて得られるシリアルディジタル信
号について、所定の単位区分ずつをメモリ手段に書き込
むとともに、メモリ手段に書き込まれた単位区分をワー
ド列データとして順次読み出し、読み出されたワード列
データに８Ｂ／１０Ｂ変換処理を施すとともに２０ビッ
トワード列データを形成し、その２０ビットワード列デ
ータに、伝送速度変換処理を施すとともに、所定のワー
ド間隔を置いて、予め設定されたコードが与えられた２
０ビットワード同期データを含んだ付加ワードデータグ
ループを挿入して、複合２０ビットワード列データを形
成し、複合２０ビットワード列データをシリアルデータ
に変換して、そのシリアルデータを伝送すべく送信する
ものとされる。
おける請求項１から請求項３までのいずれかに記載され
た発明に係るデータ伝送方法は、ＳＤＴＩ信号もしくは
それがシリアル化されて得られるシリアルディジタル信
号について、所定の単位区分ずつをメモリ手段に書き込
むとともに、メモリ手段に書き込まれた単位区分をワー
ド列データとして順次読み出し、読み出されたワード列
データに８Ｂ／１０Ｂ変換処理を施すとともに２０ビッ
トワード列データを形成し、その２０ビットワード列デ
ータに、伝送速度変換処理を施すとともに、所定のワー
ド間隔を置いて、予め設定されたコードが与えられた２
０ビットワード同期データを含んだ付加ワードデータグ
ループを挿入して、複合２０ビットワード列データを形
成し、複合２０ビットワード列データをシリアルデータ
に変換して、そのシリアルデータを伝送すべく送信する
ものとされる。
【００２４】また、本願の特許請求の範囲における請求
項４から請求項７までのいずれかに記載された発明に係
るデータ伝送方法は、複数のＳＤＴＩ信号もしくはそれ
らの夫々がシリアル化されて得られる複数のシリアルデ
ィジタル信号について、各々の所定の単位区分ずつを複
数のメモリ手段に夫々書き込むとともに、複数のメモリ
手段の夫々に書き込まれた単位区分をワード列データと
して順次読み出し、読み出されたワード列データを合成
して８Ｂ／１０Ｂ変換処理を施すとともに２０ビットワ
ード列データを形成し、その２０ビットワード列データ
に、伝送速度変換処理を施すとともに、所定のワード間
隔を置いて、予め設定されたコードが与えられた２０ビ
ットワード同期データを含んだ付加ワードデータグルー
プを挿入して、複合２０ビットワード列データを形成
し、複合２０ビットワード列データをシリアルデータに
変換して、そのシリアルデータを伝送すべく送信するも
のとされる。
項４から請求項７までのいずれかに記載された発明に係
るデータ伝送方法は、複数のＳＤＴＩ信号もしくはそれ
らの夫々がシリアル化されて得られる複数のシリアルデ
ィジタル信号について、各々の所定の単位区分ずつを複
数のメモリ手段に夫々書き込むとともに、複数のメモリ
手段の夫々に書き込まれた単位区分をワード列データと
して順次読み出し、読み出されたワード列データを合成
して８Ｂ／１０Ｂ変換処理を施すとともに２０ビットワ
ード列データを形成し、その２０ビットワード列データ
に、伝送速度変換処理を施すとともに、所定のワード間
隔を置いて、予め設定されたコードが与えられた２０ビ
ットワード同期データを含んだ付加ワードデータグルー
プを挿入して、複合２０ビットワード列データを形成
し、複合２０ビットワード列データをシリアルデータに
変換して、そのシリアルデータを伝送すべく送信するも
のとされる。
【００２５】一方、本願の特許請求の範囲における請求
項８に記載された発明に係るデータ伝送装置は、ＳＤＴ
Ｉ信号もしくはそれがシリアル化されて得られるシリア
ルディジタル信号について、所定の単位区分ずつをメモ
リ手段に書き込むとともに、メモリ手段に書き込まれた
単位区分をワード列データとして順次読み出し、読み出
されたワード列データに８Ｂ／１０Ｂ変換処理を施すと
ともに２０ビットワード列データを形成する２０ビット
ワード列データ形成手段と、２０ビットワード列データ
形成手段から得られる２０ビットワード列データに、伝
送速度変換処理を施すとともに、所定のワード間隔を置
いて、予め設定されたコードが与えられた２０ビットワ
ード同期データを含んだ付加ワードデータグループを挿
入して、複合２０ビットワード列データを形成する速度
変換・データ挿入手段と、速度変換・データ挿入手段か
ら得られる複合２０ビットワード列データをシリアルデ
ータに変換して、そのシリアルデータを伝送すべく送信
するデータ送出手段と、を備えて構成される。
項８に記載された発明に係るデータ伝送装置は、ＳＤＴ
Ｉ信号もしくはそれがシリアル化されて得られるシリア
ルディジタル信号について、所定の単位区分ずつをメモ
リ手段に書き込むとともに、メモリ手段に書き込まれた
単位区分をワード列データとして順次読み出し、読み出
されたワード列データに８Ｂ／１０Ｂ変換処理を施すと
ともに２０ビットワード列データを形成する２０ビット
ワード列データ形成手段と、２０ビットワード列データ
形成手段から得られる２０ビットワード列データに、伝
送速度変換処理を施すとともに、所定のワード間隔を置
いて、予め設定されたコードが与えられた２０ビットワ
ード同期データを含んだ付加ワードデータグループを挿
入して、複合２０ビットワード列データを形成する速度
変換・データ挿入手段と、速度変換・データ挿入手段か
ら得られる複合２０ビットワード列データをシリアルデ
ータに変換して、そのシリアルデータを伝送すべく送信
するデータ送出手段と、を備えて構成される。
【００２６】さらに、本願の特許請求の範囲における請
求項９に記載された発明に係るデータ伝送装置は、複数
のＳＤＴＩ信号もしくはそれらの夫々がシリアル化され
て得られる複数のシリアルディジタル信号について、各
々の所定の単位区分ずつを複数のメモリ手段に夫々書き
込むとともに、複数のメモリ手段の夫々に書き込まれた
単位区分をワード列データとして順次読み出し、読み出
されたワード列データを合成して８Ｂ／１０Ｂ変換処理
を施すとともに２０ビットワード列データを形成する２
０ビットワード列データ形成手段と、２０ビットワード
列データ形成手段から得られる２０ビットワード列デー
タに、伝送速度変換処理を施すとともに、所定のワード
間隔を置いて、予め設定されたコードが与えられた２０
ビットワード同期データを含んだ付加ワードデータグル
ープを挿入して、複合２０ビットワード列データを形成
する速度変換・データ挿入手段と、速度変換・データ挿
入手段から得られる複合２０ビットワード列データをシ
リアルデータに変換して、そのシリアルデータを伝送す
べく送信するデータ送出手段と、を備えて構成される。
求項９に記載された発明に係るデータ伝送装置は、複数
のＳＤＴＩ信号もしくはそれらの夫々がシリアル化され
て得られる複数のシリアルディジタル信号について、各
々の所定の単位区分ずつを複数のメモリ手段に夫々書き
込むとともに、複数のメモリ手段の夫々に書き込まれた
単位区分をワード列データとして順次読み出し、読み出
されたワード列データを合成して８Ｂ／１０Ｂ変換処理
を施すとともに２０ビットワード列データを形成する２
０ビットワード列データ形成手段と、２０ビットワード
列データ形成手段から得られる２０ビットワード列デー
タに、伝送速度変換処理を施すとともに、所定のワード
間隔を置いて、予め設定されたコードが与えられた２０
ビットワード同期データを含んだ付加ワードデータグル
ープを挿入して、複合２０ビットワード列データを形成
する速度変換・データ挿入手段と、速度変換・データ挿
入手段から得られる複合２０ビットワード列データをシ
リアルデータに変換して、そのシリアルデータを伝送す
べく送信するデータ送出手段と、を備えて構成される。
【００２７】上述の如くの本願の特許請求の範囲におけ
る請求項１から請求項３まで、あるいは、請求項４から
請求項７までのいずれかに記載された発明に係るデータ
伝送方法にあっては、ＳＤＴＩ信号もしくはそれがシリ
アル化されて得られるシリアルディジタル信号について
のメモリ手段への書込み及びメモリ手段からの読出しが
行われて得られるワード列データ、あるいは、複数のＳ
ＤＴＩ信号もしくはそれらの夫々がシリアル化されて得
られる複数のシリアルディジタル信号についての複数の
メモリ手段への書込み及び複数のメモリ手段からの読出
しが行われて得られるワード列データが合成されたもの
に、８Ｂ／１０Ｂ変換処理が施されるとともに伝送速度
変換処理が施されて形成され、シリアルデータに変換さ
れて伝送されるべく送信される複合２０ビットワード列
データには、予め定められたコードが与えられた２０ビ
ットワード同期データが含まれていることになる。この
ような２０ビットワード同期データは、例えば、予め定
められたコードの割当がなされた複数の２０ビットワー
ドデータが特定の配列をもって連なるものに選定され、
メモリ手段から得られるワード列データ、あるいは、複
数のメモリ手段から得られる複数のワード列データが合
成されたものに、８Ｂ／１０Ｂ変換処理が施されて形成
される２０ビットワードデータに、付加ワードデータグ
ループが挿入されることによってのみ、複合２０ビット
ワード列データ中に現れるものとされる。
る請求項１から請求項３まで、あるいは、請求項４から
請求項７までのいずれかに記載された発明に係るデータ
伝送方法にあっては、ＳＤＴＩ信号もしくはそれがシリ
アル化されて得られるシリアルディジタル信号について
のメモリ手段への書込み及びメモリ手段からの読出しが
行われて得られるワード列データ、あるいは、複数のＳ
ＤＴＩ信号もしくはそれらの夫々がシリアル化されて得
られる複数のシリアルディジタル信号についての複数の
メモリ手段への書込み及び複数のメモリ手段からの読出
しが行われて得られるワード列データが合成されたもの
に、８Ｂ／１０Ｂ変換処理が施されるとともに伝送速度
変換処理が施されて形成され、シリアルデータに変換さ
れて伝送されるべく送信される複合２０ビットワード列
データには、予め定められたコードが与えられた２０ビ
ットワード同期データが含まれていることになる。この
ような２０ビットワード同期データは、例えば、予め定
められたコードの割当がなされた複数の２０ビットワー
ドデータが特定の配列をもって連なるものに選定され、
メモリ手段から得られるワード列データ、あるいは、複
数のメモリ手段から得られる複数のワード列データが合
成されたものに、８Ｂ／１０Ｂ変換処理が施されて形成
される２０ビットワードデータに、付加ワードデータグ
ループが挿入されることによってのみ、複合２０ビット
ワード列データ中に現れるものとされる。
【００２８】そして、予め定められたコードが与えられ
て複合２０ビットワード列データに含まれる２０ビット
ワード同期データは、それを含んだ複合２０ビットワー
ド列データに基づくシリアルデータを受ける受信側にお
いて、受けられたシリアルデータに基づいて得られる複
合２０ビットワード列データから、一つあるいは複数の
ＳＤＴＩ信号を再生するための処理に必要とされるワー
ド同期データとして、適正に検出されることになるもの
とされる。また、複合２０ビットワード列データに含ま
れる２０ビットワード列データは、８Ｂ／１０Ｂ変換処
理を経て得られるものとされることにより、良好な伝送
品質をもたらすことになる。それゆえ、受信側にあって
は、良好な伝送品質が得られるもとで受信される複合２
０ビットワード列データに基づく一つあるいは複数のＳ
ＤＴＩ信号の再生処理のために必要とされるデータ同期
状態が、確実に得られる状態が確保される。
て複合２０ビットワード列データに含まれる２０ビット
ワード同期データは、それを含んだ複合２０ビットワー
ド列データに基づくシリアルデータを受ける受信側にお
いて、受けられたシリアルデータに基づいて得られる複
合２０ビットワード列データから、一つあるいは複数の
ＳＤＴＩ信号を再生するための処理に必要とされるワー
ド同期データとして、適正に検出されることになるもの
とされる。また、複合２０ビットワード列データに含ま
れる２０ビットワード列データは、８Ｂ／１０Ｂ変換処
理を経て得られるものとされることにより、良好な伝送
品質をもたらすことになる。それゆえ、受信側にあって
は、良好な伝送品質が得られるもとで受信される複合２
０ビットワード列データに基づく一つあるいは複数のＳ
ＤＴＩ信号の再生処理のために必要とされるデータ同期
状態が、確実に得られる状態が確保される。
【００２９】このような、本願の特許請求の範囲におけ
る請求項１から請求項３まで、あるいは、請求項４から
請求項７までのいずれかに記載された発明に係るデータ
伝送方法にあっては、予め定められたコードが与えられ
た２０ビットワード同期データが付加された２０ビット
ワード列データのシリアルデータへの変換，変換された
シリアルデータの送信、さらには、受信側における、シ
リアルデータの受信，受信されたシリアルデータの２０
ビットワード列データへの変換等を、例えば、ＨＤＴＶ
システム（高精細度テレビジョンシステム）のもとにお
けるディジタル映像信号の送信及び受信に用いられる伝
送回路ディバイスを利用して行うことができる。従っ
て、本願の特許請求の範囲における請求項１から請求項
３まで、あるいは、請求項４から請求項７までのいずれ
かに記載された発明に係るデータ伝送方法によれば、Ｓ
ＤＴＩ信号について、比較的容易に整えることができる
手段をもって、取分け、その複数を受信側で確実に再生
され得るように多重化するとともに８Ｂ／１０Ｂ変換を
行って伝送することができることになる。
る請求項１から請求項３まで、あるいは、請求項４から
請求項７までのいずれかに記載された発明に係るデータ
伝送方法にあっては、予め定められたコードが与えられ
た２０ビットワード同期データが付加された２０ビット
ワード列データのシリアルデータへの変換，変換された
シリアルデータの送信、さらには、受信側における、シ
リアルデータの受信，受信されたシリアルデータの２０
ビットワード列データへの変換等を、例えば、ＨＤＴＶ
システム（高精細度テレビジョンシステム）のもとにお
けるディジタル映像信号の送信及び受信に用いられる伝
送回路ディバイスを利用して行うことができる。従っ
て、本願の特許請求の範囲における請求項１から請求項
３まで、あるいは、請求項４から請求項７までのいずれ
かに記載された発明に係るデータ伝送方法によれば、Ｓ
ＤＴＩ信号について、比較的容易に整えることができる
手段をもって、取分け、その複数を受信側で確実に再生
され得るように多重化するとともに８Ｂ／１０Ｂ変換を
行って伝送することができることになる。
【００３０】また、本願の特許請求の範囲における請求
項８あるいは請求項９に記載された発明に係るデータ伝
送装置にあっては、データ送出手段によって、シリアル
データに変換されて伝送されるべく送信される、ＳＤＴ
Ｉ信号もしくはそれがシリアル化されて得られるシリア
ルディジタル信号についてのメモリ手段への書込み及び
メモリ手段からの読出しが行われて得られるワード列デ
ータ、あるいは、複数のＳＤＴＩ信号もしくはそれらの
夫々がシリアル化されて得られる複数のシリアルディジ
タル信号についての複数のメモリ手段への書込み及び複
数のメモリ手段からの読出しが行われて得られるワード
列データが合成されたものに、８Ｂ／１０Ｂ変換処理が
施されるとともに伝送速度変換処理が施されて形成され
る複合２０ビットワード列データには、予め定められた
コードが与えられた２０ビットワード同期データが含ま
れている。斯かる２０ビットワード同期データは、例え
ば、予め定められたコードの割当がなされた複数の２０
ビットワードデータが特定の配列をもって連なるものに
選定され、メモリ手段から得られるワード列データ、あ
るいは、複数のメモリ手段から得られる複数のワード列
データが合成されたものに、８Ｂ／１０Ｂ変換処理が施
されて形成される２０ビットワードデータに、付加ワー
ドデータグループが挿入されることによってのみ、複合
２０ビットワード列データ中に現れるものとされる。
項８あるいは請求項９に記載された発明に係るデータ伝
送装置にあっては、データ送出手段によって、シリアル
データに変換されて伝送されるべく送信される、ＳＤＴ
Ｉ信号もしくはそれがシリアル化されて得られるシリア
ルディジタル信号についてのメモリ手段への書込み及び
メモリ手段からの読出しが行われて得られるワード列デ
ータ、あるいは、複数のＳＤＴＩ信号もしくはそれらの
夫々がシリアル化されて得られる複数のシリアルディジ
タル信号についての複数のメモリ手段への書込み及び複
数のメモリ手段からの読出しが行われて得られるワード
列データが合成されたものに、８Ｂ／１０Ｂ変換処理が
施されるとともに伝送速度変換処理が施されて形成され
る複合２０ビットワード列データには、予め定められた
コードが与えられた２０ビットワード同期データが含ま
れている。斯かる２０ビットワード同期データは、例え
ば、予め定められたコードの割当がなされた複数の２０
ビットワードデータが特定の配列をもって連なるものに
選定され、メモリ手段から得られるワード列データ、あ
るいは、複数のメモリ手段から得られる複数のワード列
データが合成されたものに、８Ｂ／１０Ｂ変換処理が施
されて形成される２０ビットワードデータに、付加ワー
ドデータグループが挿入されることによってのみ、複合
２０ビットワード列データ中に現れるものとされる。
【００３１】そして、予め定められたコードが与えられ
て複合２０ビットワード列データに含まれる２０ビット
ワード同期データは、それを含んだ複合２０ビットワー
ド列データに基づくシリアルデータを受ける受信側にお
いて、受けられたシリアルデータに基づいて得られる複
合２０ビットワード列データから、一つあるいは複数の
ＳＤＴＩ信号を再生するための処理に必要とされるワー
ド同期データとして、適正に検出されることになるもの
とされる。また、複合２０ビットワード列データに含ま
れる２０ビットワード列データは、８Ｂ／１０Ｂ変換処
理を経て得られるものとされることにより、良好な伝送
品質をもたらすことになる。それゆえ、受信側にあって
は、良好な伝送品質が得られるもとで受信される複合２
０ビットワード列データに基づく一つあるいは複数のＳ
ＤＴＩ信号の再生処理のために必要とされるデータ同期
状態が、確実に得られる状態が確保される。
て複合２０ビットワード列データに含まれる２０ビット
ワード同期データは、それを含んだ複合２０ビットワー
ド列データに基づくシリアルデータを受ける受信側にお
いて、受けられたシリアルデータに基づいて得られる複
合２０ビットワード列データから、一つあるいは複数の
ＳＤＴＩ信号を再生するための処理に必要とされるワー
ド同期データとして、適正に検出されることになるもの
とされる。また、複合２０ビットワード列データに含ま
れる２０ビットワード列データは、８Ｂ／１０Ｂ変換処
理を経て得られるものとされることにより、良好な伝送
品質をもたらすことになる。それゆえ、受信側にあって
は、良好な伝送品質が得られるもとで受信される複合２
０ビットワード列データに基づく一つあるいは複数のＳ
ＤＴＩ信号の再生処理のために必要とされるデータ同期
状態が、確実に得られる状態が確保される。
【００３２】このような、本願の特許請求の範囲におけ
る請求項８あるいは請求項９に記載された発明に係るデ
ータ伝送装置によれば、予め定められたコードが与えら
れた２０ビットワード同期データが付加された２０ビッ
トワード列データのシリアルデータへの変換，変換され
たシリアルデータの送信、さらには、受信側における、
シリアルデータの受信，受信されたシリアルデータの２
０ビットワード列データへの変換等を、例えば、ＨＤＴ
Ｖシステムのもとにおけるディジタル映像信号の送信及
び受信に用いられる伝送回路ディバイスを利用して行う
ことができ、従って、ＳＤＴＩ信号について、比較的容
易に整えることができる手段をもって、取分け、その複
数を受信側で確実に再生され得るように多重化するとと
もに８Ｂ／１０Ｂ変換を行って伝送することができるこ
とになる。
る請求項８あるいは請求項９に記載された発明に係るデ
ータ伝送装置によれば、予め定められたコードが与えら
れた２０ビットワード同期データが付加された２０ビッ
トワード列データのシリアルデータへの変換，変換され
たシリアルデータの送信、さらには、受信側における、
シリアルデータの受信，受信されたシリアルデータの２
０ビットワード列データへの変換等を、例えば、ＨＤＴ
Ｖシステムのもとにおけるディジタル映像信号の送信及
び受信に用いられる伝送回路ディバイスを利用して行う
ことができ、従って、ＳＤＴＩ信号について、比較的容
易に整えることができる手段をもって、取分け、その複
数を受信側で確実に再生され得るように多重化するとと
もに８Ｂ／１０Ｂ変換を行って伝送することができるこ
とになる。
【００３３】
【発明の実施の形態】図１は、本願の特許請求の範囲に
おける請求項４から請求項７までのいずれかに記載され
た発明に係るデータ伝送方法の一例が実施される、本願
の特許請求の範囲における請求項９に記載された発明に
係るデータ伝送装置の例を示す。
おける請求項４から請求項７までのいずれかに記載され
た発明に係るデータ伝送方法の一例が実施される、本願
の特許請求の範囲における請求項９に記載された発明に
係るデータ伝送装置の例を示す。
【００３４】図１に示される例にあっては、例えば、各
々がシリアルディジタル信号とされた４チャンネルのシ
リアル化されたＳＤＴＩ信号ＤＴＩＳ１，ＤＴＩＳ２，
ＤＴＩＳ３及びＤＴＩＳ４が、複合ワード列データ形成
部１１に供給される。シリアル化されたＳＤＴＩ信号Ｄ
ＴＩＳ１〜ＤＴＩＳ４の夫々は、例えば、図２２のＡ及
びＢに示される如くの、ＳＤＴＩ信号フォーマットに従
って形成される１０ビットワード列データとされる１０
ビット量子化ディジタル信号が、シリアル化されてスク
ランブル処理が施されることにより得られるものとさ
れ、そのビット伝送レートを、例えば、２７０Ｍｂｐｓ
とするシリアルデータとされる。
々がシリアルディジタル信号とされた４チャンネルのシ
リアル化されたＳＤＴＩ信号ＤＴＩＳ１，ＤＴＩＳ２，
ＤＴＩＳ３及びＤＴＩＳ４が、複合ワード列データ形成
部１１に供給される。シリアル化されたＳＤＴＩ信号Ｄ
ＴＩＳ１〜ＤＴＩＳ４の夫々は、例えば、図２２のＡ及
びＢに示される如くの、ＳＤＴＩ信号フォーマットに従
って形成される１０ビットワード列データとされる１０
ビット量子化ディジタル信号が、シリアル化されてスク
ランブル処理が施されることにより得られるものとさ
れ、そのビット伝送レートを、例えば、２７０Ｍｂｐｓ
とするシリアルデータとされる。
【００３５】複合ワード列データ形成部１１において
は、シリアル化されたＳＤＴＩ信号ＤＴＩＳ１〜ＤＴＩ
Ｓ４がスイッチ１２，１３，１４及び１５に夫々供給さ
れる。スイッチ１２〜１５の夫々には、制御信号形成部
１７からの制御信号ＣＳＦも供給される。
は、シリアル化されたＳＤＴＩ信号ＤＴＩＳ１〜ＤＴＩ
Ｓ４がスイッチ１２，１３，１４及び１５に夫々供給さ
れる。スイッチ１２〜１５の夫々には、制御信号形成部
１７からの制御信号ＣＳＦも供給される。
【００３６】制御信号形成部１７には、シリアル化され
たＳＤＴＩ信号ＤＴＩＳ１〜ＤＴＩＳ４の夫々について
のフレーム期間に同期したフレーム同期信号ＳＳＦ，水
平同期信号ＳＨ，垂直同期信号ＳＶ，周波数を２７０Ｍ
Ｈｚとするクロックパルス信号ＣＡ及び周波数を７４．
２５ＭＨｚとするクロックパルス信号ＣＢが供給され
る。そして、制御信号形成部１７から得られる制御信号
ＣＳＦは、フレーム同期信号ＳＳＦに基づき、シリアル
化されたＳＤＴＩ信号ＤＴＩＳ１〜ＤＴＩＳ４の夫々に
ついてのフレーム期間に同期したものとされる。
たＳＤＴＩ信号ＤＴＩＳ１〜ＤＴＩＳ４の夫々について
のフレーム期間に同期したフレーム同期信号ＳＳＦ，水
平同期信号ＳＨ，垂直同期信号ＳＶ，周波数を２７０Ｍ
Ｈｚとするクロックパルス信号ＣＡ及び周波数を７４．
２５ＭＨｚとするクロックパルス信号ＣＢが供給され
る。そして、制御信号形成部１７から得られる制御信号
ＣＳＦは、フレーム同期信号ＳＳＦに基づき、シリアル
化されたＳＤＴＩ信号ＤＴＩＳ１〜ＤＴＩＳ４の夫々に
ついてのフレーム期間に同期したものとされる。
【００３７】スイッチ１２にはメモリ部２０Ａとメモリ
部２０Ｂとが、スイッチ１３にはメモリ部２１Ａとメモ
リ部２１Ｂとが、スイッチ１4 にはメモリ部２２Ａとメ
モリ部２２Ｂとが、そして、スイッチ１５にはメモリ部
２３Ａとメモリ部２３Ｂとが夫々接続されている。
部２０Ｂとが、スイッチ１３にはメモリ部２１Ａとメモ
リ部２１Ｂとが、スイッチ１4 にはメモリ部２２Ａとメ
モリ部２２Ｂとが、そして、スイッチ１５にはメモリ部
２３Ａとメモリ部２３Ｂとが夫々接続されている。
【００３８】シリアル化されたＳＤＴＩ信号ＤＴＩＳ１
が供給されるスイッチ１２は、制御信号ＣＳＦに応じ
て、シリアル化されたＳＤＴＩ信号ＤＴＩＳ１を、例え
ば、その各フレーム期間部分ずつメモリ部２０Ａとメモ
リ部２０Ｂとに交互に供給する動作を行って、シリアル
化されたＳＤＴＩ信号ＤＴＩＳ１の奇数フレーム期間部
分及び偶数フレーム期間部分を夫々メモリ部２０Ａ及び
２０Ｂに振分供給する。同様に、シリアル化されたＳＤ
ＴＩ信号ＤＴＩＳ２が供給されるスイッチ１３は、制御
信号ＣＳＦに応じて、シリアル化されたＳＤＴＩ信号Ｄ
ＴＩＳ２を、例えば、その各フレーム期間部分ずつメモ
リ部２１Ａとメモリ部２１Ｂとに交互に供給する動作を
行って、シリアル化されたＳＤＴＩ信号ＤＴＩＳ２の奇
数フレーム期間部分及び偶数フレーム期間部分を夫々メ
モリ部２１Ａ及び２１Ｂに振分供給し、シリアル化され
たＳＤＴＩ信号ＤＴＩＳ３が供給されるスイッチ１４
は、制御信号ＣＳＦに応じて、シリアル化されたＳＤＴ
Ｉ信号ＤＴＩＳ３を、例えば、その各フレーム期間部分
ずつメモリ部２２Ａとメモリ部２２Ｂとに交互に振分供
給する動作を行って、シリアル化されたＳＤＴＩ信号Ｄ
ＴＩＳ３の奇数フレーム期間部分及び偶数フレーム期間
部分を夫々メモリ部２２Ａ及び２２Ｂに振分供給し、さ
らに、シリアル化されたＳＤＴＩ信号ＤＴＩＳ４が供給
されるスイッチ１５は、制御信号ＣＳＦに応じて、シリ
アル化されたＳＤＴＩ信号ＤＴＩＳ４を、例えば、その
各フレーム期間部分ずつメモリ部２３Ａとメモリ部２３
Ｂとに交互に供給する動作を行って、シリアル化された
ＳＤＴＩ信号ＤＴＩＳ４の奇数フレーム期間部分及び偶
数フレーム期間部分を夫々メモリ部２３Ａ及び２３Ｂに
振分供給する。
が供給されるスイッチ１２は、制御信号ＣＳＦに応じ
て、シリアル化されたＳＤＴＩ信号ＤＴＩＳ１を、例え
ば、その各フレーム期間部分ずつメモリ部２０Ａとメモ
リ部２０Ｂとに交互に供給する動作を行って、シリアル
化されたＳＤＴＩ信号ＤＴＩＳ１の奇数フレーム期間部
分及び偶数フレーム期間部分を夫々メモリ部２０Ａ及び
２０Ｂに振分供給する。同様に、シリアル化されたＳＤ
ＴＩ信号ＤＴＩＳ２が供給されるスイッチ１３は、制御
信号ＣＳＦに応じて、シリアル化されたＳＤＴＩ信号Ｄ
ＴＩＳ２を、例えば、その各フレーム期間部分ずつメモ
リ部２１Ａとメモリ部２１Ｂとに交互に供給する動作を
行って、シリアル化されたＳＤＴＩ信号ＤＴＩＳ２の奇
数フレーム期間部分及び偶数フレーム期間部分を夫々メ
モリ部２１Ａ及び２１Ｂに振分供給し、シリアル化され
たＳＤＴＩ信号ＤＴＩＳ３が供給されるスイッチ１４
は、制御信号ＣＳＦに応じて、シリアル化されたＳＤＴ
Ｉ信号ＤＴＩＳ３を、例えば、その各フレーム期間部分
ずつメモリ部２２Ａとメモリ部２２Ｂとに交互に振分供
給する動作を行って、シリアル化されたＳＤＴＩ信号Ｄ
ＴＩＳ３の奇数フレーム期間部分及び偶数フレーム期間
部分を夫々メモリ部２２Ａ及び２２Ｂに振分供給し、さ
らに、シリアル化されたＳＤＴＩ信号ＤＴＩＳ４が供給
されるスイッチ１５は、制御信号ＣＳＦに応じて、シリ
アル化されたＳＤＴＩ信号ＤＴＩＳ４を、例えば、その
各フレーム期間部分ずつメモリ部２３Ａとメモリ部２３
Ｂとに交互に供給する動作を行って、シリアル化された
ＳＤＴＩ信号ＤＴＩＳ４の奇数フレーム期間部分及び偶
数フレーム期間部分を夫々メモリ部２３Ａ及び２３Ｂに
振分供給する。
【００３９】メモリ部２０Ａ，２１Ａ，２２Ａ及び２３
Ａの夫々には、制御信号形成部１７からの書込制御信号
ＱＷＯが供給され、また、メモリ部２０Ｂ，２１Ｂ，２
２Ｂ及び２３Ｂの夫々には、制御信号形成部１７からの
書込制御信号ＱＷＥが供給される。書込制御信号ＱＷＯ
は、クロックパルス信号ＣＡに基づき、周波数を２７０
ＭＨｚとし、シリアル化されたＳＤＴＩ信号ＤＴＩＳ１
〜ＤＴＩＳ４の夫々についての奇数フレーム期間部分に
同期するものとして形成され、また、書込制御信号ＱＷ
Ｅも、クロックパルス信号ＣＡに基づき、周波数を２７
０ＭＨｚとし、シリアル化されたＳＤＴＩ信号ＤＴＩＳ
１〜ＤＴＩＳ４の夫々についての偶数フレーム期間部分
に同期するものとして形成される。
Ａの夫々には、制御信号形成部１７からの書込制御信号
ＱＷＯが供給され、また、メモリ部２０Ｂ，２１Ｂ，２
２Ｂ及び２３Ｂの夫々には、制御信号形成部１７からの
書込制御信号ＱＷＥが供給される。書込制御信号ＱＷＯ
は、クロックパルス信号ＣＡに基づき、周波数を２７０
ＭＨｚとし、シリアル化されたＳＤＴＩ信号ＤＴＩＳ１
〜ＤＴＩＳ４の夫々についての奇数フレーム期間部分に
同期するものとして形成され、また、書込制御信号ＱＷ
Ｅも、クロックパルス信号ＣＡに基づき、周波数を２７
０ＭＨｚとし、シリアル化されたＳＤＴＩ信号ＤＴＩＳ
１〜ＤＴＩＳ４の夫々についての偶数フレーム期間部分
に同期するものとして形成される。
【００４０】それにより、ＳＤＴＩ信号ＤＴＩＳ１にお
ける各奇数フレーム期間部分が、メモリ部２０Ａに書込
制御信号ＱＷＯに応じて順次書き込まれるとともに、Ｓ
ＤＴＩ信号ＤＴＩＳ１における各偶数フレーム期間部分
が、メモリ部２０Ｂに書込制御信号ＱＷＥに応じて順次
書き込まれる。同様に、ＳＤＴＩ信号ＤＴＩＳ２におけ
る各奇数フレーム期間部分が、メモリ部２１Ａに書込制
御信号ＱＷＯに応じて順次書き込まれるとともに、ＳＤ
ＴＩ信号ＤＴＩＳ２における各偶数フレーム期間部分
が、メモリ部２１Ｂに書込制御信号ＱＷＥに応じて順次
書き込まれ、ＳＤＴＩ信号ＤＴＩＳ３における各奇数フ
レーム期間部分が、メモリ部２２Ａに書込制御信号ＱＷ
Ｏに応じて順次書き込まれるとともに、ＳＤＴＩ信号Ｄ
ＴＩＳ３における各偶数フレーム期間部分が、メモリ部
２２Ｂに書込制御信号ＱＷＥに応じて順次書き込まれ、
さらに、ＳＤＴＩ信号ＤＴＩＳ４における各奇数フレー
ム期間部分が、メモリ部２３Ａに書込制御信号ＱＷＯに
応じて順次書き込まれるとともに、ＳＤＴＩ信号ＤＴＩ
Ｓ４における各偶数フレーム期間部分が、メモリ部２３
Ｂに書込制御信号ＱＷＥに応じて順次書き込まれる。
ける各奇数フレーム期間部分が、メモリ部２０Ａに書込
制御信号ＱＷＯに応じて順次書き込まれるとともに、Ｓ
ＤＴＩ信号ＤＴＩＳ１における各偶数フレーム期間部分
が、メモリ部２０Ｂに書込制御信号ＱＷＥに応じて順次
書き込まれる。同様に、ＳＤＴＩ信号ＤＴＩＳ２におけ
る各奇数フレーム期間部分が、メモリ部２１Ａに書込制
御信号ＱＷＯに応じて順次書き込まれるとともに、ＳＤ
ＴＩ信号ＤＴＩＳ２における各偶数フレーム期間部分
が、メモリ部２１Ｂに書込制御信号ＱＷＥに応じて順次
書き込まれ、ＳＤＴＩ信号ＤＴＩＳ３における各奇数フ
レーム期間部分が、メモリ部２２Ａに書込制御信号ＱＷ
Ｏに応じて順次書き込まれるとともに、ＳＤＴＩ信号Ｄ
ＴＩＳ３における各偶数フレーム期間部分が、メモリ部
２２Ｂに書込制御信号ＱＷＥに応じて順次書き込まれ、
さらに、ＳＤＴＩ信号ＤＴＩＳ４における各奇数フレー
ム期間部分が、メモリ部２３Ａに書込制御信号ＱＷＯに
応じて順次書き込まれるとともに、ＳＤＴＩ信号ＤＴＩ
Ｓ４における各偶数フレーム期間部分が、メモリ部２３
Ｂに書込制御信号ＱＷＥに応じて順次書き込まれる。
【００４１】それにより、図２のＡに示される如く、メ
モリ部２０Ａ〜２３Ａにおける書込みとメモリ部２０Ｂ
〜２３Ｂにおける書込みとが、シリアル化されたＳＤＴ
Ｉ信号ＤＴＩＳ１〜ＤＴＩＳ４の夫々についての１フレ
ーム期間に相当する期間１ＳＦずつ交互に行われること
になる。なお、図２において矢印ｔは時間経過をあらわ
す。
モリ部２０Ａ〜２３Ａにおける書込みとメモリ部２０Ｂ
〜２３Ｂにおける書込みとが、シリアル化されたＳＤＴ
Ｉ信号ＤＴＩＳ１〜ＤＴＩＳ４の夫々についての１フレ
ーム期間に相当する期間１ＳＦずつ交互に行われること
になる。なお、図２において矢印ｔは時間経過をあらわ
す。
【００４２】メモリ部２０Ａ及び２０Ｂには、制御信号
形成部１７からの読出制御信号ＱＲ１Ｏ及びＱＲ１Ｅが
夫々供給される。同様に、メモリ部２１Ａ及び２１Ｂ
に、制御信号形成部１７からの読出制御信号ＱＲ２Ｏ及
びＱＲ２Ｅが夫々供給され、メモリ部２２Ａ及び２２Ｂ
に、制御信号形成部１７からの読出制御信号ＱＲ３Ｏ及
びＱＲ３Ｅが夫々供給され、さらに、メモリ部２３Ａ及
び２３Ｂに、制御信号形成部１７からの読出制御信号Ｑ
Ｒ４Ｏ及びＱＲ４Ｅが夫々供給される。
形成部１７からの読出制御信号ＱＲ１Ｏ及びＱＲ１Ｅが
夫々供給される。同様に、メモリ部２１Ａ及び２１Ｂ
に、制御信号形成部１７からの読出制御信号ＱＲ２Ｏ及
びＱＲ２Ｅが夫々供給され、メモリ部２２Ａ及び２２Ｂ
に、制御信号形成部１７からの読出制御信号ＱＲ３Ｏ及
びＱＲ３Ｅが夫々供給され、さらに、メモリ部２３Ａ及
び２３Ｂに、制御信号形成部１７からの読出制御信号Ｑ
Ｒ４Ｏ及びＱＲ４Ｅが夫々供給される。
【００４３】制御信号形成部１７から得られる読出制御
信号ＱＲ１Ｏ，ＱＲ１Ｅ，ＱＲ２Ｏ，ＱＲ２Ｅ，ＱＲ３
Ｏ，ＱＲ３Ｅ，ＱＲ４Ｏ及びＱＲ４Ｅの夫々は、クロッ
クパルス信号ＣＡに基づいて形成されて、周波数を２７
０ＭＨｚ／２＝１３５ＭＨｚとするものとされ、また、
その制御信号形成部１７からの送出状態が、水平同期信
号ＳＨ及び垂直同期信号ＳＶによって制御される。
信号ＱＲ１Ｏ，ＱＲ１Ｅ，ＱＲ２Ｏ，ＱＲ２Ｅ，ＱＲ３
Ｏ，ＱＲ３Ｅ，ＱＲ４Ｏ及びＱＲ４Ｅの夫々は、クロッ
クパルス信号ＣＡに基づいて形成されて、周波数を２７
０ＭＨｚ／２＝１３５ＭＨｚとするものとされ、また、
その制御信号形成部１７からの送出状態が、水平同期信
号ＳＨ及び垂直同期信号ＳＶによって制御される。
【００４４】そして、メモリ部２０Ａ及び２０Ｂに夫々
書き込まれたシリアル化されたＳＤＴＩ信号ＤＴＩＳ１
の各奇数フレーム期間部分及び各偶数フレーム期間部分
が、夫々、読出制御信号ＱＲ１Ｏ及びＱＲ１Ｅに従って
読み出され、メモリ部２１Ａ及び２１Ｂに夫々書き込ま
れたシリアル化されたＳＤＴＩ信号ＤＴＩＳ２の各奇数
フレーム期間部分及び各偶数フレーム期間部分が、夫
々、読出制御信号ＱＲ２Ｏ及びＱＲ２Ｅに従って読み出
され、メモリ部２２Ａ及び２２Ｂに夫々書き込まれたシ
リアル化されたＳＤＴＩ信号ＤＴＩＳ３の各奇数フレー
ム期間部分及び各偶数フレーム期間部分が、夫々、読出
制御信号ＱＲ３Ｏ及びＱＲ３Ｅに従って読み出され、さ
らに、メモリ部２３Ａ及び２３Ｂに夫々書き込まれたシ
リアル化されたＳＤＴＩ信号ＤＴＩＳ４の各奇数フレー
ム期間部分及び各偶数フレーム期間部分が、夫々、読出
制御信号ＱＲ４Ｏ及びＱＲ４Ｅに従って読み出される。
書き込まれたシリアル化されたＳＤＴＩ信号ＤＴＩＳ１
の各奇数フレーム期間部分及び各偶数フレーム期間部分
が、夫々、読出制御信号ＱＲ１Ｏ及びＱＲ１Ｅに従って
読み出され、メモリ部２１Ａ及び２１Ｂに夫々書き込ま
れたシリアル化されたＳＤＴＩ信号ＤＴＩＳ２の各奇数
フレーム期間部分及び各偶数フレーム期間部分が、夫
々、読出制御信号ＱＲ２Ｏ及びＱＲ２Ｅに従って読み出
され、メモリ部２２Ａ及び２２Ｂに夫々書き込まれたシ
リアル化されたＳＤＴＩ信号ＤＴＩＳ３の各奇数フレー
ム期間部分及び各偶数フレーム期間部分が、夫々、読出
制御信号ＱＲ３Ｏ及びＱＲ３Ｅに従って読み出され、さ
らに、メモリ部２３Ａ及び２３Ｂに夫々書き込まれたシ
リアル化されたＳＤＴＩ信号ＤＴＩＳ４の各奇数フレー
ム期間部分及び各偶数フレーム期間部分が、夫々、読出
制御信号ＱＲ４Ｏ及びＱＲ４Ｅに従って読み出される。
【００４５】斯かる際、メモリ部２０Ａ〜２３Ａ及び２
０Ｂ〜２３Ｂからの読出しは、図２のＢに示される如
く、メモリ部２０Ａ〜２３Ａからの読出しとメモリ部２
０Ｂ〜２３Ｂからの読出しとが、シリアル化されたＳＤ
ＴＩ信号ＤＴＩＳ１〜ＤＴＩＳ４の夫々についての１フ
レーム期間に相当する期間１ＳＦずつ交互に行われる。
０Ｂ〜２３Ｂからの読出しは、図２のＢに示される如
く、メモリ部２０Ａ〜２３Ａからの読出しとメモリ部２
０Ｂ〜２３Ｂからの読出しとが、シリアル化されたＳＤ
ＴＩ信号ＤＴＩＳ１〜ＤＴＩＳ４の夫々についての１フ
レーム期間に相当する期間１ＳＦずつ交互に行われる。
【００４６】メモリ部２０Ａ及び２０Ｂから夫々読出制
御信号ＱＲ１Ｏ及びＱＲ１Ｅに従って読み出されるシリ
アル化されたＳＤＴＩ信号ＤＴＩＳ１の各奇数フレーム
期間部分及び各偶数フレーム期間部分は、各々がワード
伝送レートを１３５ＭＢｐｓとする８ビットワード列デ
ータを形成するものとされ、メモリ部２０Ａ及び２０Ｂ
から、各々が８ビットワード列データとされた読出出力
Ｄ１Ｏ（８）及びＤ１Ｅ（８）が夫々得られる。同様
に、メモリ部２１Ａ及び２１Ｂから夫々読出制御信号Ｑ
Ｒ２Ｏ及びＱＲ２Ｅに従って読み出されるシリアル化さ
れたＳＤＴＩ信号ＤＴＩＳ２の各奇数フレーム期間部分
及び各偶数フレーム期間部分は、各々がワード伝送レー
トを１３５ＭＢｐｓとする８ビットワード列データを形
成するものとされて、メモリ部２１Ａ及び２１Ｂから、
各々が８ビットワード列データとされた読出出力Ｄ２Ｏ
（８）及びＤ２Ｅ（８）が夫々得られ、メモリ部２２Ａ
及び２２Ｂから夫々読出制御信号ＱＲ３Ｏ及びＱＲ３Ｅ
に従って読み出されるシリアル化されたＳＤＴＩ信号Ｄ
ＴＩＳ３の各奇数フレーム期間部分及び各偶数フレーム
期間部分は、各々がワード伝送レートを１３５ＭＢｐｓ
とする８ビットワード列データを形成するものとされ
て、メモリ部２２Ａ及び２２Ｂから、各々が８ビットワ
ード列データとされた読出出力Ｄ３Ｏ（８）及びＤ３Ｅ
（８）が夫々得られ、さらに、メモリ部２３Ａ及び２３
Ｂから夫々読出制御信号ＱＲ４Ｏ及びＱＲ４Ｅに従って
読み出されるシリアル化されたＳＤＴＩ信号ＤＴＩＳ４
の各奇数フレーム期間部分及び各偶数フレーム期間部分
は、各々がワード伝送レートを１３５ＭＢｐｓとする８
ビットワード列データを形成するものとされて、メモリ
部２３Ａ及び２３Ｂから、各々が８ビットワード列デー
タとされた読出出力Ｄ４Ｏ（８）及びＤ４Ｅ（８）が夫
々得られる。
御信号ＱＲ１Ｏ及びＱＲ１Ｅに従って読み出されるシリ
アル化されたＳＤＴＩ信号ＤＴＩＳ１の各奇数フレーム
期間部分及び各偶数フレーム期間部分は、各々がワード
伝送レートを１３５ＭＢｐｓとする８ビットワード列デ
ータを形成するものとされ、メモリ部２０Ａ及び２０Ｂ
から、各々が８ビットワード列データとされた読出出力
Ｄ１Ｏ（８）及びＤ１Ｅ（８）が夫々得られる。同様
に、メモリ部２１Ａ及び２１Ｂから夫々読出制御信号Ｑ
Ｒ２Ｏ及びＱＲ２Ｅに従って読み出されるシリアル化さ
れたＳＤＴＩ信号ＤＴＩＳ２の各奇数フレーム期間部分
及び各偶数フレーム期間部分は、各々がワード伝送レー
トを１３５ＭＢｐｓとする８ビットワード列データを形
成するものとされて、メモリ部２１Ａ及び２１Ｂから、
各々が８ビットワード列データとされた読出出力Ｄ２Ｏ
（８）及びＤ２Ｅ（８）が夫々得られ、メモリ部２２Ａ
及び２２Ｂから夫々読出制御信号ＱＲ３Ｏ及びＱＲ３Ｅ
に従って読み出されるシリアル化されたＳＤＴＩ信号Ｄ
ＴＩＳ３の各奇数フレーム期間部分及び各偶数フレーム
期間部分は、各々がワード伝送レートを１３５ＭＢｐｓ
とする８ビットワード列データを形成するものとされ
て、メモリ部２２Ａ及び２２Ｂから、各々が８ビットワ
ード列データとされた読出出力Ｄ３Ｏ（８）及びＤ３Ｅ
（８）が夫々得られ、さらに、メモリ部２３Ａ及び２３
Ｂから夫々読出制御信号ＱＲ４Ｏ及びＱＲ４Ｅに従って
読み出されるシリアル化されたＳＤＴＩ信号ＤＴＩＳ４
の各奇数フレーム期間部分及び各偶数フレーム期間部分
は、各々がワード伝送レートを１３５ＭＢｐｓとする８
ビットワード列データを形成するものとされて、メモリ
部２３Ａ及び２３Ｂから、各々が８ビットワード列デー
タとされた読出出力Ｄ４Ｏ（８）及びＤ４Ｅ（８）が夫
々得られる。
【００４７】そして、メモリ部２０Ａ〜２３Ａから夫々
得られる読出出力Ｄ１Ｏ（８）〜Ｄ４Ｏ（８）とが、デ
ータ集合部２５Ａに集められる。また、メモリ部２０Ｂ
〜２３Ｂから夫々得られる読出出力Ｄ１Ｅ（８）〜Ｄ４
Ｅ（８）とが、データ集合部２５Ｂに集められる。
得られる読出出力Ｄ１Ｏ（８）〜Ｄ４Ｏ（８）とが、デ
ータ集合部２５Ａに集められる。また、メモリ部２０Ｂ
〜２３Ｂから夫々得られる読出出力Ｄ１Ｅ（８）〜Ｄ４
Ｅ（８）とが、データ集合部２５Ｂに集められる。
【００４８】データ集合部２５Ａにおけるメモリ部２０
Ａ〜２３Ａからの読出出力Ｄ１Ｏ（８）〜Ｄ４Ｏ（８）
との集合状態は、制御信号形成部１７からの読出制御信
号ＱＲ１Ｏ〜ＱＲ４Ｏの夫々の送出状態に応じて設定さ
れる。そして、データ集合部２５Ａにおいて、メモリ部
２０Ａ〜２３Ａからの読出出力Ｄ１Ｏ（８）〜Ｄ４Ｏ
（８）との集合状態に応じて、ワード伝送レートを１３
５ＭＢｐｓとする合成区分８ビットワード列データＤＸ
Ｏ（８）が形成される。この合成区分８ビットワード列
データＤＸＯ（８）は、制御信号形成部１７からの読出
制御信号ＱＲ１Ｏ〜ＱＲ４Ｏの夫々の送出状態を制御す
る水平同期信号ＳＨ及び垂直同期信号ＳＶに応じたライ
ン期間及びフレーム期間を有するものとされる。
Ａ〜２３Ａからの読出出力Ｄ１Ｏ（８）〜Ｄ４Ｏ（８）
との集合状態は、制御信号形成部１７からの読出制御信
号ＱＲ１Ｏ〜ＱＲ４Ｏの夫々の送出状態に応じて設定さ
れる。そして、データ集合部２５Ａにおいて、メモリ部
２０Ａ〜２３Ａからの読出出力Ｄ１Ｏ（８）〜Ｄ４Ｏ
（８）との集合状態に応じて、ワード伝送レートを１３
５ＭＢｐｓとする合成区分８ビットワード列データＤＸ
Ｏ（８）が形成される。この合成区分８ビットワード列
データＤＸＯ（８）は、制御信号形成部１７からの読出
制御信号ＱＲ１Ｏ〜ＱＲ４Ｏの夫々の送出状態を制御す
る水平同期信号ＳＨ及び垂直同期信号ＳＶに応じたライ
ン期間及びフレーム期間を有するものとされる。
【００４９】また、データ集合部２５Ｂにおけるメモリ
部２０Ｂ〜２３Ｂからの読出出力Ｄ１Ｅ（８）〜Ｄ４Ｅ
（８）との集合状態は、制御信号形成部１７からの読出
制御信号ＱＲ１Ｅ〜ＱＲ４Ｅの夫々の送出状態に応じて
設定される。そして、データ集合部２５Ｂにおいて、メ
モリ部２０Ｂ〜２３Ｂからの読出出力Ｄ１Ｅ（８）〜Ｄ
４Ｅ（８）との集合状態に応じて、ワード伝送レートを
１３５ＭＢｐｓとする合成区分８ビットワード列データ
ＤＸＥ（８）が形成される。この合成区分８ビットワー
ド列データＤＸＥ（８）も、制御信号形成部１７からの
読出制御信号ＱＲ１Ｅ〜ＱＲ４Ｅの夫々の送出状態を制
御する水平同期信号ＳＨ及び垂直同期信号ＳＶに応じた
ライン期間及びフレーム期間を有するものとされる。
部２０Ｂ〜２３Ｂからの読出出力Ｄ１Ｅ（８）〜Ｄ４Ｅ
（８）との集合状態は、制御信号形成部１７からの読出
制御信号ＱＲ１Ｅ〜ＱＲ４Ｅの夫々の送出状態に応じて
設定される。そして、データ集合部２５Ｂにおいて、メ
モリ部２０Ｂ〜２３Ｂからの読出出力Ｄ１Ｅ（８）〜Ｄ
４Ｅ（８）との集合状態に応じて、ワード伝送レートを
１３５ＭＢｐｓとする合成区分８ビットワード列データ
ＤＸＥ（８）が形成される。この合成区分８ビットワー
ド列データＤＸＥ（８）も、制御信号形成部１７からの
読出制御信号ＱＲ１Ｅ〜ＱＲ４Ｅの夫々の送出状態を制
御する水平同期信号ＳＨ及び垂直同期信号ＳＶに応じた
ライン期間及びフレーム期間を有するものとされる。
【００５０】図３は、データ集合部２５Ａ及び２５Ｂに
おいて夫々形成される合成区分８ビットワード列データ
ＤＸＯ（８）及びＤＸＥ（８）の第１の例を示す。この
図３に示される例にあっては、図３のＡに示される如
く、合成区分８ビットワード列データＤＸＯ（８）の各
ライン期間１ＤＬを構成する部分Ｌ１，Ｌ２，Ｌ３，・
・・の夫々が、ブランク部（ＢＡ）から始まり、それに
続いて、読出出力Ｄ１Ｏ（８），ブランク部（ＢＢ）、
及び、読出出力Ｄ１Ｏ（８）〜Ｄ４Ｏ（８）が順次配さ
れて成るものとされる。また、図３のＢに示される如
く、合成区分８ビットワード列データＤＸＥ（８）の各
ライン期間１ＤＬを構成する部分Ｌ１，Ｌ２，Ｌ３，・
・・の夫々が、ブランク部（ＢＡ）から始まり、それに
続いて、読出出力Ｄ１Ｅ（８），ブランク部（ＢＢ）、
及び、読出出力Ｄ１Ｅ（８）〜Ｄ４Ｅ（８）が順次配さ
れて成るものとされる。
おいて夫々形成される合成区分８ビットワード列データ
ＤＸＯ（８）及びＤＸＥ（８）の第１の例を示す。この
図３に示される例にあっては、図３のＡに示される如
く、合成区分８ビットワード列データＤＸＯ（８）の各
ライン期間１ＤＬを構成する部分Ｌ１，Ｌ２，Ｌ３，・
・・の夫々が、ブランク部（ＢＡ）から始まり、それに
続いて、読出出力Ｄ１Ｏ（８），ブランク部（ＢＢ）、
及び、読出出力Ｄ１Ｏ（８）〜Ｄ４Ｏ（８）が順次配さ
れて成るものとされる。また、図３のＢに示される如
く、合成区分８ビットワード列データＤＸＥ（８）の各
ライン期間１ＤＬを構成する部分Ｌ１，Ｌ２，Ｌ３，・
・・の夫々が、ブランク部（ＢＡ）から始まり、それに
続いて、読出出力Ｄ１Ｅ（８），ブランク部（ＢＢ）、
及び、読出出力Ｄ１Ｅ（８）〜Ｄ４Ｅ（８）が順次配さ
れて成るものとされる。
【００５１】図４は、データ集合部２５Ａ及び２５Ｂに
おいて夫々形成される合成区分８ビットワード列データ
ＤＸＯ（８）及びＤＸＥ（８）の第２の例を示す。この
図４に示される例にあっては、図４のＡに示される如
く、合成区分８ビットワード列データＤＸＯ（８）の各
ライン期間１ＤＬを構成する部分Ｌ１，Ｌ２，Ｌ３，・
・・が、部分Ｌ１が、ブランク部（ＢＡ）から始まり、
それに続いて、読出出力Ｄ１Ｏ（８），ブランク部（Ｂ
Ｂ）及び読出出力Ｄ１Ｏ（８）が配されて成り、部分Ｌ
１に続く部分Ｌ２が、ブランク部（ＢＡ）から始まり、
それに続いて、読出出力Ｄ２Ｏ（８），ブランク部（Ｂ
Ｂ）及び読出出力Ｄ２Ｏ（８）が配されて成り、部分Ｌ
２に続く部分Ｌ３が、ブランク部（ＢＡ）から始まり、
それに続いて、読出出力Ｄ３Ｏ（８），ブランク部（Ｂ
Ｂ）及び読出出力Ｄ３Ｏ（８）が配されて成り、それに
部分Ｌ４が同様に連なり、その後、部分Ｌ５が部分Ｌ１
と同様の内容に戻るものとされる。また、図４のＢに示
される如く、合成区分８ビットワード列データＤＸＥ
（８）の各ライン期間１ＤＬを構成する部分Ｌ１，Ｌ
２，Ｌ３，・・・が、部分Ｌ１が、ブランク部（ＢＡ）
から始まり、それに続いて、読出出力Ｄ１Ｅ（８），ブ
ランク部（ＢＢ）及び読出出力Ｄ１Ｅ（８）が配されて
成り、部分Ｌ１に続く部分Ｌ２が、ブランク部（ＢＡ）
から始まり、それに続いて、読出出力Ｄ２Ｅ（８），ブ
ランク部（ＢＢ）及び読出出力Ｄ２Ｅ（８）が配されて
成り、部分Ｌ２に続く部分Ｌ３が、ブランク部（ＢＡ）
から始まり、それに続いて、読出出力Ｄ３Ｅ（８），ブ
ランク部（ＢＢ）及び読出出力Ｄ３Ｅ（８）が配されて
成り、それに部分Ｌ４が同様に連なり、その後、部分Ｌ
５が部分Ｌ１と同様の内容に戻るものとされる。
おいて夫々形成される合成区分８ビットワード列データ
ＤＸＯ（８）及びＤＸＥ（８）の第２の例を示す。この
図４に示される例にあっては、図４のＡに示される如
く、合成区分８ビットワード列データＤＸＯ（８）の各
ライン期間１ＤＬを構成する部分Ｌ１，Ｌ２，Ｌ３，・
・・が、部分Ｌ１が、ブランク部（ＢＡ）から始まり、
それに続いて、読出出力Ｄ１Ｏ（８），ブランク部（Ｂ
Ｂ）及び読出出力Ｄ１Ｏ（８）が配されて成り、部分Ｌ
１に続く部分Ｌ２が、ブランク部（ＢＡ）から始まり、
それに続いて、読出出力Ｄ２Ｏ（８），ブランク部（Ｂ
Ｂ）及び読出出力Ｄ２Ｏ（８）が配されて成り、部分Ｌ
２に続く部分Ｌ３が、ブランク部（ＢＡ）から始まり、
それに続いて、読出出力Ｄ３Ｏ（８），ブランク部（Ｂ
Ｂ）及び読出出力Ｄ３Ｏ（８）が配されて成り、それに
部分Ｌ４が同様に連なり、その後、部分Ｌ５が部分Ｌ１
と同様の内容に戻るものとされる。また、図４のＢに示
される如く、合成区分８ビットワード列データＤＸＥ
（８）の各ライン期間１ＤＬを構成する部分Ｌ１，Ｌ
２，Ｌ３，・・・が、部分Ｌ１が、ブランク部（ＢＡ）
から始まり、それに続いて、読出出力Ｄ１Ｅ（８），ブ
ランク部（ＢＢ）及び読出出力Ｄ１Ｅ（８）が配されて
成り、部分Ｌ１に続く部分Ｌ２が、ブランク部（ＢＡ）
から始まり、それに続いて、読出出力Ｄ２Ｅ（８），ブ
ランク部（ＢＢ）及び読出出力Ｄ２Ｅ（８）が配されて
成り、部分Ｌ２に続く部分Ｌ３が、ブランク部（ＢＡ）
から始まり、それに続いて、読出出力Ｄ３Ｅ（８），ブ
ランク部（ＢＢ）及び読出出力Ｄ３Ｅ（８）が配されて
成り、それに部分Ｌ４が同様に連なり、その後、部分Ｌ
５が部分Ｌ１と同様の内容に戻るものとされる。
【００５２】図５は、データ集合部２５Ａ及び２５Ｂに
おいて夫々形成される合成区分８ビットワード列データ
ＤＸＯ（８）及びＤＸＥ（８）の第３の例を示す。この
図５に示される例にあっては、図５のＡに示される如
く、合成区分８ビットワード列データＤＸＯ（８）の各
ライン期間１ＤＬを構成する部分Ｌ１，Ｌ２，Ｌ３，・
・・の夫々が、ブランク部（ＢＡ）から始まり、それに
続いて、読出出力Ｄ１Ｏ（８）〜Ｄ４Ｏ（８）が順次配
されて成るものとされる。また、図５のＢに示される如
く、合成区分８ビットワード列データＤＸＥ（８）の各
ライン期間１ＤＬを構成する部分Ｌ１，Ｌ２，Ｌ３，・
・・の夫々が、ブランク部（ＢＡ）から始まり、それに
続いて、読出出力Ｄ１Ｅ（８）〜Ｄ４Ｅ（８）が順次配
されて成るものとされる。
おいて夫々形成される合成区分８ビットワード列データ
ＤＸＯ（８）及びＤＸＥ（８）の第３の例を示す。この
図５に示される例にあっては、図５のＡに示される如
く、合成区分８ビットワード列データＤＸＯ（８）の各
ライン期間１ＤＬを構成する部分Ｌ１，Ｌ２，Ｌ３，・
・・の夫々が、ブランク部（ＢＡ）から始まり、それに
続いて、読出出力Ｄ１Ｏ（８）〜Ｄ４Ｏ（８）が順次配
されて成るものとされる。また、図５のＢに示される如
く、合成区分８ビットワード列データＤＸＥ（８）の各
ライン期間１ＤＬを構成する部分Ｌ１，Ｌ２，Ｌ３，・
・・の夫々が、ブランク部（ＢＡ）から始まり、それに
続いて、読出出力Ｄ１Ｅ（８）〜Ｄ４Ｅ（８）が順次配
されて成るものとされる。
【００５３】図６は、データ集合部２５Ａ及び２５Ｂに
おいて夫々形成される合成区分８ビットワード列データ
ＤＸＯ（８）及びＤＸＥ（８）の第４の例を示す。この
図６に示される例にあっては、図６のＡに示される如
く、合成区分８ビットワード列データＤＸＯ（８）の各
ライン期間１ＤＬを構成する部分Ｌ１，Ｌ２，Ｌ３，・
・・が、部分Ｌ１が、ブランク部（ＢＡ）から始まり、
それに続いて、読出出力Ｄ１Ｏ（８）が配されて成り、
部分Ｌ１に続く部分Ｌ２が、ブランク部（ＢＡ）から始
まり、それに続いて、読出出力Ｄ２Ｏ（８）が配されて
成り、部分Ｌ２に続く部分Ｌ３が、ブランク部（ＢＡ）
から始まり、それに続いて、読出出力Ｄ３Ｏ（８）が配
されて成り、それに部分Ｌ４が同様に連なり、その後、
部分Ｌ５が部分Ｌ１と同様の内容に戻るものとされる。
また、図６のＢに示される如く、合成区分８ビットワー
ド列データＤＸＥ（８）の各ライン期間１ＤＬを構成す
る部分Ｌ１，Ｌ２，Ｌ３，・・・が、部分Ｌ１が、ブラ
ンク部（ＢＡ）から始まり、それに続いて、読出出力Ｄ
１Ｅ（８）が配されて成り、部分Ｌ１に続く部分Ｌ２
が、ブランク部（ＢＡ）から始まり、それに続いて、読
出出力Ｄ２Ｅ（８）が配されて成り、部分Ｌ２に続く部
分Ｌ３が、ブランク部（ＢＡ）から始まり、それに続い
て、読出出力Ｄ３Ｅ（８）が配されて成り、それに部分
Ｌ４が同様に連なり、その後、部分Ｌ５が部分Ｌ１と同
様の内容に戻るものとされる。
おいて夫々形成される合成区分８ビットワード列データ
ＤＸＯ（８）及びＤＸＥ（８）の第４の例を示す。この
図６に示される例にあっては、図６のＡに示される如
く、合成区分８ビットワード列データＤＸＯ（８）の各
ライン期間１ＤＬを構成する部分Ｌ１，Ｌ２，Ｌ３，・
・・が、部分Ｌ１が、ブランク部（ＢＡ）から始まり、
それに続いて、読出出力Ｄ１Ｏ（８）が配されて成り、
部分Ｌ１に続く部分Ｌ２が、ブランク部（ＢＡ）から始
まり、それに続いて、読出出力Ｄ２Ｏ（８）が配されて
成り、部分Ｌ２に続く部分Ｌ３が、ブランク部（ＢＡ）
から始まり、それに続いて、読出出力Ｄ３Ｏ（８）が配
されて成り、それに部分Ｌ４が同様に連なり、その後、
部分Ｌ５が部分Ｌ１と同様の内容に戻るものとされる。
また、図６のＢに示される如く、合成区分８ビットワー
ド列データＤＸＥ（８）の各ライン期間１ＤＬを構成す
る部分Ｌ１，Ｌ２，Ｌ３，・・・が、部分Ｌ１が、ブラ
ンク部（ＢＡ）から始まり、それに続いて、読出出力Ｄ
１Ｅ（８）が配されて成り、部分Ｌ１に続く部分Ｌ２
が、ブランク部（ＢＡ）から始まり、それに続いて、読
出出力Ｄ２Ｅ（８）が配されて成り、部分Ｌ２に続く部
分Ｌ３が、ブランク部（ＢＡ）から始まり、それに続い
て、読出出力Ｄ３Ｅ（８）が配されて成り、それに部分
Ｌ４が同様に連なり、その後、部分Ｌ５が部分Ｌ１と同
様の内容に戻るものとされる。
【００５４】データ集合部２５Ａにおいて形成される合
成区分８ビットワード列データＤＸＯ（８）とデータ集
合部２５Ｂにおいて形成される合成区分８ビットワード
列データＤＸＥ（８）とは、シリアル化されたＳＤＴＩ
信号ＤＴＩＳ１〜ＤＴＩＳ４の夫々についての１フレー
ム期間に相当する期間ずつ、交互にデータ集合部２５Ａ
及び２５Ｂから導出されることになるが、いずれも、デ
ータ集合部２６に供給される。データ集合部２６にあっ
ては、合成区分８ビットワード列データＤＸＯ（８）と
合成区分８ビットワード列データＤＸＥ（８）とを、順
次交互に連結して、一連の８ビットワード列データＤＭ
（８）を形成する。
成区分８ビットワード列データＤＸＯ（８）とデータ集
合部２５Ｂにおいて形成される合成区分８ビットワード
列データＤＸＥ（８）とは、シリアル化されたＳＤＴＩ
信号ＤＴＩＳ１〜ＤＴＩＳ４の夫々についての１フレー
ム期間に相当する期間ずつ、交互にデータ集合部２５Ａ
及び２５Ｂから導出されることになるが、いずれも、デ
ータ集合部２６に供給される。データ集合部２６にあっ
ては、合成区分８ビットワード列データＤＸＯ（８）と
合成区分８ビットワード列データＤＸＥ（８）とを、順
次交互に連結して、一連の８ビットワード列データＤＭ
（８）を形成する。
【００５５】このデータ集合部２６において形成される
８ビットワード列データＤＭ（８）は、４チャンネルの
シリアル化されたＳＤＴＩ信号ＤＴＩＳ１〜ＤＴＩＳ４
が多重化合成されて得られ、そのワード伝送レートを１
３５ＭＢｐｓとするものである。そして、データ集合部
２６から得られるワード伝送レートを１３５ＭＢｐｓと
した８ビットワード列データＤＭ（８）が、８Ｂ／１０
Ｂ変換・２０ビットワード列データ形成部２７に供給さ
れる。
８ビットワード列データＤＭ（８）は、４チャンネルの
シリアル化されたＳＤＴＩ信号ＤＴＩＳ１〜ＤＴＩＳ４
が多重化合成されて得られ、そのワード伝送レートを１
３５ＭＢｐｓとするものである。そして、データ集合部
２６から得られるワード伝送レートを１３５ＭＢｐｓと
した８ビットワード列データＤＭ（８）が、８Ｂ／１０
Ｂ変換・２０ビットワード列データ形成部２７に供給さ
れる。
【００５６】８Ｂ／１０Ｂ変換・２０ビットワード列デ
ータ形成部２７においては、８ビットワード列データＤ
Ｍ（８）に、それにおける各ワードを形成する８ビット
ずつを区分し、区分された８ビットの夫々を１０ビット
のデータに順次変換していく８Ｂ／１０Ｂ変換処理を施
すとともに、８Ｂ／１０Ｂ変換処理により順次得られる
１０ビットのデータに基づいて、ワード伝送レートを１
３５ＭＢｐｓ／２＝６７．５ＭＢｐｓとする２０ビット
ワード列データＤＭ（２０）を形成する。そして、８Ｂ
／１０Ｂ変換・２０ビットワード列データ形成部２７か
ら得られるワード伝送レートを６７．５ＭＢｐｓとする
２０ビットワード列データＤＭ（２０）が、速度変換・
データ挿入部２８に供給される。
ータ形成部２７においては、８ビットワード列データＤ
Ｍ（８）に、それにおける各ワードを形成する８ビット
ずつを区分し、区分された８ビットの夫々を１０ビット
のデータに順次変換していく８Ｂ／１０Ｂ変換処理を施
すとともに、８Ｂ／１０Ｂ変換処理により順次得られる
１０ビットのデータに基づいて、ワード伝送レートを１
３５ＭＢｐｓ／２＝６７．５ＭＢｐｓとする２０ビット
ワード列データＤＭ（２０）を形成する。そして、８Ｂ
／１０Ｂ変換・２０ビットワード列データ形成部２７か
ら得られるワード伝送レートを６７．５ＭＢｐｓとする
２０ビットワード列データＤＭ（２０）が、速度変換・
データ挿入部２８に供給される。
【００５７】速度変換・データ挿入部２８には、２０ビ
ットワード列データＤＭ（２０）に加えて、制御信号形
成部１７からの制御信号ＣＤＷによって制御されるワー
ドデータ送出部３０から、予め定められたコードの割当
がなされた２０ビットワード同期データを含んだ複数の
２０ビットワードデータによって構成される付加ワード
データグループＤＡＶが供給され、さらに、制御信号形
成部１７からの制御信号ＣＩＮ及びクロックパルス信号
ＣＡ及びＣＢが供給される。
ットワード列データＤＭ（２０）に加えて、制御信号形
成部１７からの制御信号ＣＤＷによって制御されるワー
ドデータ送出部３０から、予め定められたコードの割当
がなされた２０ビットワード同期データを含んだ複数の
２０ビットワードデータによって構成される付加ワード
データグループＤＡＶが供給され、さらに、制御信号形
成部１７からの制御信号ＣＩＮ及びクロックパルス信号
ＣＡ及びＣＢが供給される。
【００５８】そして、速度変換・データ挿入部２８にお
いては、ワード伝送レートを６７．５ＭＢｐｓとする２
０ビットワード列データＤＭ（２０）に対して、そのワ
ード伝送レートを、例えば、６７．５ＭＢｐｓから７
４．２５ＭＢｐｓに変換する速度変換を施すとともに、
所定のワード間隔を置いて、ワードデータ送出部３０か
らの２０ビットワード同期データを含んだ付加ワードデ
ータグループＤＡＶを挿入し、それにより、４チャンネ
ルのＳＤＴＩ信号ＤＴＩＳ１〜ＤＴＩＳ４に基づく、ワ
ード伝送レートを、例えば、７４．２５ＭＢｐｓとする
複合２０ビットワード列データＤＺ（２０）を形成す
る。
いては、ワード伝送レートを６７．５ＭＢｐｓとする２
０ビットワード列データＤＭ（２０）に対して、そのワ
ード伝送レートを、例えば、６７．５ＭＢｐｓから７
４．２５ＭＢｐｓに変換する速度変換を施すとともに、
所定のワード間隔を置いて、ワードデータ送出部３０か
らの２０ビットワード同期データを含んだ付加ワードデ
ータグループＤＡＶを挿入し、それにより、４チャンネ
ルのＳＤＴＩ信号ＤＴＩＳ１〜ＤＴＩＳ４に基づく、ワ
ード伝送レートを、例えば、７４．２５ＭＢｐｓとする
複合２０ビットワード列データＤＺ（２０）を形成す
る。
【００５９】図７は、速度変換・データ挿入部２８につ
いての具体構成例を示す。この図７に示される例におい
ては、８Ｂ／１０Ｂ変換・２０ビットワード列データ形
成部２７から得られるワード伝送レートを６７．５ＭＢ
ｐｓとする２０ビットワード列データＤＭ（２０）がス
イッチ３１に供給される。スイッチ３１は、スイッチ制
御信号形成部３２からの制御信号ＣＳＡによって制御さ
れる。
いての具体構成例を示す。この図７に示される例におい
ては、８Ｂ／１０Ｂ変換・２０ビットワード列データ形
成部２７から得られるワード伝送レートを６７．５ＭＢ
ｐｓとする２０ビットワード列データＤＭ（２０）がス
イッチ３１に供給される。スイッチ３１は、スイッチ制
御信号形成部３２からの制御信号ＣＳＡによって制御さ
れる。
【００６０】スイッチ制御信号形成部３２には、制御信
号形成部１７からの制御信号ＣＩＮが供給され、スイッ
チ制御信号形成部３２は、制御信号ＣＩＮに応じて、所
定の期間、例えば、１ｍｓの周期を有した制御信号ＣＳ
Ａ、及び、ワードデータ送出部３０を制御する制御信号
ＣＤＷに同期した制御信号ＣＳＢを送出する。
号形成部１７からの制御信号ＣＩＮが供給され、スイッ
チ制御信号形成部３２は、制御信号ＣＩＮに応じて、所
定の期間、例えば、１ｍｓの周期を有した制御信号ＣＳ
Ａ、及び、ワードデータ送出部３０を制御する制御信号
ＣＤＷに同期した制御信号ＣＳＢを送出する。
【００６１】その結果、スイッチ３１は、制御信号ＣＳ
Ａに応じて、所定の期間毎、例えば、１ｍｓ間毎の切換
えを行い、それにより、２０ビットワード列データＤＭ
（２０）を、１ｍｓ間毎にメモリ部３３とメモリ部３４
とに交互に供給して、２０ビットワード列データＤＭ
（２０）についてのメモリ部３３とメモリ部３４とに対
する振分供給を行う。
Ａに応じて、所定の期間毎、例えば、１ｍｓ間毎の切換
えを行い、それにより、２０ビットワード列データＤＭ
（２０）を、１ｍｓ間毎にメモリ部３３とメモリ部３４
とに交互に供給して、２０ビットワード列データＤＭ
（２０）についてのメモリ部３３とメモリ部３４とに対
する振分供給を行う。
【００６２】また、メモリ部３３とメモリ部３４とに関
連して、メモリ制御信号形成部３５が設けられており、
メモリ制御信号形成部３５には、例えば、４チャンネル
のＳＤＴＩ信号ＤＴＩＳ１〜ＤＴＩＳ４の夫々における
クロック信号に同期した周波数を２７０ＭＨｚとするク
ロックパルス信号ＣＡと、周波数を７４．２５ＭＨｚと
するクロックパルス信号ＣＢとが供給される。そして、
メモリ制御信号形成部３５は、クロックパルス信号ＣＡ
に基づいて、周波数を２７０ＭＨｚ／４＝６７．５ＭＨ
ｚとする書込制御信号ＱＷを発生するとともに、クロッ
クパルス信号ＣＢに基づいて、周波数を、７４．２５Ｍ
Ｈｚとする読出制御信号ＱＲを発生し、書込制御信号Ｑ
Ｗと読出制御信号ＱＲとをメモリ部３３及びメモリ部３
４の両者に供給する。
連して、メモリ制御信号形成部３５が設けられており、
メモリ制御信号形成部３５には、例えば、４チャンネル
のＳＤＴＩ信号ＤＴＩＳ１〜ＤＴＩＳ４の夫々における
クロック信号に同期した周波数を２７０ＭＨｚとするク
ロックパルス信号ＣＡと、周波数を７４．２５ＭＨｚと
するクロックパルス信号ＣＢとが供給される。そして、
メモリ制御信号形成部３５は、クロックパルス信号ＣＡ
に基づいて、周波数を２７０ＭＨｚ／４＝６７．５ＭＨ
ｚとする書込制御信号ＱＷを発生するとともに、クロッ
クパルス信号ＣＢに基づいて、周波数を、７４．２５Ｍ
Ｈｚとする読出制御信号ＱＲを発生し、書込制御信号Ｑ
Ｗと読出制御信号ＱＲとをメモリ部３３及びメモリ部３
４の両者に供給する。
【００６３】それにより、メモリ部３３においては、ス
イッチ３１を通じて２０ビットワード列データＤＭ（２
０）が供給される期間において、２０ビットワード列デ
ータＤＭ（２０）が、周波数を６７．５ＭＨｚとする書
込制御信号ＱＷに応じて、ワード伝送レートを６７．５
ＭＢｐｓとする状態で書き込まれる。また、メモリ部３
４においても、スイッチ３１を通じて２０ビットワード
列データＤＭ（２０）が供給される期間において、２０
ビットワード列データＤＭ（２０）が、周波数を６７．
５ＭＨｚとする書込制御信号ＱＷに応じて、ワード伝送
レートを６７．５ＭＢｐｓとする状態で書き込まれる。
従って、メモリ部３３及びメモリ部３４の夫々における
２０ビットワード列データＤＭ（２０）のワード伝送レ
ートを６７．５ＭＢｐｓとする状態での書込みが、スイ
ッチ３１の１ｍｓ間毎の切換えに従って交互に１ｍｓ間
ずつ行われる。
イッチ３１を通じて２０ビットワード列データＤＭ（２
０）が供給される期間において、２０ビットワード列デ
ータＤＭ（２０）が、周波数を６７．５ＭＨｚとする書
込制御信号ＱＷに応じて、ワード伝送レートを６７．５
ＭＢｐｓとする状態で書き込まれる。また、メモリ部３
４においても、スイッチ３１を通じて２０ビットワード
列データＤＭ（２０）が供給される期間において、２０
ビットワード列データＤＭ（２０）が、周波数を６７．
５ＭＨｚとする書込制御信号ＱＷに応じて、ワード伝送
レートを６７．５ＭＢｐｓとする状態で書き込まれる。
従って、メモリ部３３及びメモリ部３４の夫々における
２０ビットワード列データＤＭ（２０）のワード伝送レ
ートを６７．５ＭＢｐｓとする状態での書込みが、スイ
ッチ３１の１ｍｓ間毎の切換えに従って交互に１ｍｓ間
ずつ行われる。
【００６４】メモリ部３３に１ｍｓ間に亙って書き込ま
れた２０ビットワード列データＤＭ（２０）は、その次
の１ｍｓ間のうちに、周波数を７４．２５ＭＨｚとする
読出制御信号ＱＲに応じて、ワード伝送レートを７４．
２５ＭＢｐｓとする２０ビットワード列データＤＭ'(２
０）としてメモリ部３３から読み出され、スイッチ３６
に供給される。また、メモリ部３４に１ｍｓ間に亙って
書き込まれた２０ビットワード列データＤＭ（２０）
も、その次の１ｍｓ間のうちに、周波数を７４．２５Ｍ
Ｈｚとする読出制御信号ＱＲに応じて、ワード伝送レー
トを７４．２５ＭＢｐｓとする２０ビットワード列デー
タＤＭ'(20) としてメモリ部３４から読み出され、スイ
ッチ３６に供給される。スイッチ３６には、ワードデー
タ送出部３０からの付加ワードデータグループＤＡＶも
供給される。付加ワードデータグループＤＡＶは、その
ワード伝送レートを７４．２５ＭＢｐｓとするものとさ
れる。
れた２０ビットワード列データＤＭ（２０）は、その次
の１ｍｓ間のうちに、周波数を７４．２５ＭＨｚとする
読出制御信号ＱＲに応じて、ワード伝送レートを７４．
２５ＭＢｐｓとする２０ビットワード列データＤＭ'(２
０）としてメモリ部３３から読み出され、スイッチ３６
に供給される。また、メモリ部３４に１ｍｓ間に亙って
書き込まれた２０ビットワード列データＤＭ（２０）
も、その次の１ｍｓ間のうちに、周波数を７４．２５Ｍ
Ｈｚとする読出制御信号ＱＲに応じて、ワード伝送レー
トを７４．２５ＭＢｐｓとする２０ビットワード列デー
タＤＭ'(20) としてメモリ部３４から読み出され、スイ
ッチ３６に供給される。スイッチ３６には、ワードデー
タ送出部３０からの付加ワードデータグループＤＡＶも
供給される。付加ワードデータグループＤＡＶは、その
ワード伝送レートを７４．２５ＭＢｐｓとするものとさ
れる。
【００６５】スイッチ３６は、スイッチ制御信号形成部
３２からの制御信号ＣＳＢに応じて、ワードデータ送出
部３０からのワード伝送レートを７４．２５ＭＢｐｓと
する付加ワードデータグループＤＡＶ，メモリ部３４か
ら読み出されたワード伝送レートを７４．２５ＭＢｐｓ
とする２０ビットワード列データＤＭ'(２０）、及び、
メモリ部３３から読み出されたワード伝送レートを７
４．２５ＭＢｐｓとする２０ビットワード列データＤ
Ｍ'(２０）の夫々を、所定のワード期間分ずつ順次取り
出す。そして、それにより、ワード伝送レートを７４．
２５ＭＢｐｓとする複合２０ビットワード列データＤＺ
（２０）を導出する。
３２からの制御信号ＣＳＢに応じて、ワードデータ送出
部３０からのワード伝送レートを７４．２５ＭＢｐｓと
する付加ワードデータグループＤＡＶ，メモリ部３４か
ら読み出されたワード伝送レートを７４．２５ＭＢｐｓ
とする２０ビットワード列データＤＭ'(２０）、及び、
メモリ部３３から読み出されたワード伝送レートを７
４．２５ＭＢｐｓとする２０ビットワード列データＤ
Ｍ'(２０）の夫々を、所定のワード期間分ずつ順次取り
出す。そして、それにより、ワード伝送レートを７４．
２５ＭＢｐｓとする複合２０ビットワード列データＤＺ
（２０）を導出する。
【００６６】その際、制御信号ＣＳＢに応じてのワード
データ送出部３０からの付加ワードデータグループＤＡ
Ｖの取出しは、２０ビットワード列データＤＭ'(２０）
における、合成区分８ビットワード列データＤＸＯ
（８）及びＤＸＥ（８）の夫々におけるブランク部（Ｂ
Ａ）及び（ＢＢ）の夫々に対応するブランク部の期間に
行われ、また、制御信号ＣＳＢに応じてのメモリ部３４
からの２０ビットワード列データＤＭ'(２０）の読出し
及びメモリ部３３からの２０ビットワード列データＤ
Ｍ'(２０）の読出しが、２０ビットワード列データＤ
Ｍ'(２０）における、合成区分８ビットワード列データ
ＤＸＯ（８）及びＤＸＥ（８）の夫々におけるブランク
部（ＢＡ）及び（ＢＢ）の夫々に対応するブランク部の
期間以外の期間において行われる。
データ送出部３０からの付加ワードデータグループＤＡ
Ｖの取出しは、２０ビットワード列データＤＭ'(２０）
における、合成区分８ビットワード列データＤＸＯ
（８）及びＤＸＥ（８）の夫々におけるブランク部（Ｂ
Ａ）及び（ＢＢ）の夫々に対応するブランク部の期間に
行われ、また、制御信号ＣＳＢに応じてのメモリ部３４
からの２０ビットワード列データＤＭ'(２０）の読出し
及びメモリ部３３からの２０ビットワード列データＤ
Ｍ'(２０）の読出しが、２０ビットワード列データＤ
Ｍ'(２０）における、合成区分８ビットワード列データ
ＤＸＯ（８）及びＤＸＥ（８）の夫々におけるブランク
部（ＢＡ）及び（ＢＢ）の夫々に対応するブランク部の
期間以外の期間において行われる。
【００６７】ワードデータ送出部３０からのワード伝送
レートを７４．２５ＭＢｐｓとする付加ワードデータグ
ループＤＡＶは、予め定められたコードが与えられた２
０ビットワード同期データを含んだ複数の２０ビットワ
ードデータによって構成される。そして、それに含まれ
る２０ビットワード同期データは、例えば、図２２のＡ
及びＢに示される如くのＳＤＴＩ信号フォーマットに含
まれるＥＡＶのうちの３ワードに相当する３個の１０ビ
ットワードデータ３ＦＦｈ，０００ｈ及び０００ｈ（ｈ
は１６進表示であることをあらわし、以下において同
様）から成るデータグループの２個（２グループ）が多
重されて形成される３個のワードデータである、３Ｆ
Ｆ：３ＦＦｈ，０００：０００ｈ及び０００：０００ｈ
が、順次配列されて成るものとされる。３ＦＦ：３ＦＦ
ｈは、１０ビットワードデータ３ＦＦｈと１０ビットワ
ードデータ３ＦＦｈとがビット多重されて２０ビットワ
ードデータとされたものであり、また、０００：０００
ｈは、１０ビットワードデータ０００ｈと１０ビットワ
ードデータ０００ｈとがビット多重されて２０ビットワ
ードデータとされたものである。
レートを７４．２５ＭＢｐｓとする付加ワードデータグ
ループＤＡＶは、予め定められたコードが与えられた２
０ビットワード同期データを含んだ複数の２０ビットワ
ードデータによって構成される。そして、それに含まれ
る２０ビットワード同期データは、例えば、図２２のＡ
及びＢに示される如くのＳＤＴＩ信号フォーマットに含
まれるＥＡＶのうちの３ワードに相当する３個の１０ビ
ットワードデータ３ＦＦｈ，０００ｈ及び０００ｈ（ｈ
は１６進表示であることをあらわし、以下において同
様）から成るデータグループの２個（２グループ）が多
重されて形成される３個のワードデータである、３Ｆ
Ｆ：３ＦＦｈ，０００：０００ｈ及び０００：０００ｈ
が、順次配列されて成るものとされる。３ＦＦ：３ＦＦ
ｈは、１０ビットワードデータ３ＦＦｈと１０ビットワ
ードデータ３ＦＦｈとがビット多重されて２０ビットワ
ードデータとされたものであり、また、０００：０００
ｈは、１０ビットワードデータ０００ｈと１０ビットワ
ードデータ０００ｈとがビット多重されて２０ビットワ
ードデータとされたものである。
【００６８】そして、ワードデータ送出部３０からのワ
ード伝送レートを７４．２５ＭＢｐｓとする付加ワード
データグループＤＡＶは、２０ビットワード同期データ
である３個の２０ビットワードデータ３ＦＦ：３ＦＦ
ｈ，０００：０００ｈ及び０００：０００ｈと、その他
の２０ビットワードデータとを含んで形成される。
ード伝送レートを７４．２５ＭＢｐｓとする付加ワード
データグループＤＡＶは、２０ビットワード同期データ
である３個の２０ビットワードデータ３ＦＦ：３ＦＦ
ｈ，０００：０００ｈ及び０００：０００ｈと、その他
の２０ビットワードデータとを含んで形成される。
【００６９】斯かる付加ワードデータグループＤＡＶ
は、その具体例の一つにおいて、２０ビットワード同期
データである連続する３個の２０ビットワードデータ３
ＦＦ：３ＦＦｈ，０００：０００ｈ及び０００：０００
ｈに先立って、任意の２０ビットワードデータＤＸが配
されるものとされる。このような付加ワードデータグル
ープＤＡＶが挿入されて形成される複合２０ビットワー
ド列データＤＺ（２０）は、その付加ワードデータグル
ープＤＡＶが挿入された部分が、例えば、図８に示され
る如くとされる。図８において、ＤＭは、図７に示され
るメモリ部３３及び３４の夫々から読み出された２０ビ
ットワード列データＤＭ'(２０) を形成する２０ビット
ワードデータをあらわしており、ＤＸは、任意の２０ビ
ットワードデータをあらわしており、また、矢印ｔは時
間経過をあらわす。
は、その具体例の一つにおいて、２０ビットワード同期
データである連続する３個の２０ビットワードデータ３
ＦＦ：３ＦＦｈ，０００：０００ｈ及び０００：０００
ｈに先立って、任意の２０ビットワードデータＤＸが配
されるものとされる。このような付加ワードデータグル
ープＤＡＶが挿入されて形成される複合２０ビットワー
ド列データＤＺ（２０）は、その付加ワードデータグル
ープＤＡＶが挿入された部分が、例えば、図８に示され
る如くとされる。図８において、ＤＭは、図７に示され
るメモリ部３３及び３４の夫々から読み出された２０ビ
ットワード列データＤＭ'(２０) を形成する２０ビット
ワードデータをあらわしており、ＤＸは、任意の２０ビ
ットワードデータをあらわしており、また、矢印ｔは時
間経過をあらわす。
【００７０】また、付加ワードデータグループＤＡＶ
は、その具体例の他の一つにおいて、２０ビットワード
同期データである連続する３個の２０ビットワードデー
タ３ＦＦ：３ＦＦｈ，０００：０００ｈ及び０００：０
００ｈの前後に、任意の２０ビットワードデータＤＸが
配されるものとされる。このような付加ワードデータグ
ループＤＡＶが挿入されて形成される複合２０ビットワ
ード列データＤＺ（２０）は、その付加ワードデータグ
ループＤＡＶが挿入された部分が、例えば、図９に示さ
れる如くとされる。図９においても、ＤＭは、図７に示
されるメモリ部３３及び３４の夫々から読み出された２
０ビットワード列データＤＭ'(２０) を形成する２０ビ
ットワードデータをあらわしており、ＤＸは、任意の２
０ビットワードデータをあらわしており、また、矢印ｔ
は時間経過をあらわす。
は、その具体例の他の一つにおいて、２０ビットワード
同期データである連続する３個の２０ビットワードデー
タ３ＦＦ：３ＦＦｈ，０００：０００ｈ及び０００：０
００ｈの前後に、任意の２０ビットワードデータＤＸが
配されるものとされる。このような付加ワードデータグ
ループＤＡＶが挿入されて形成される複合２０ビットワ
ード列データＤＺ（２０）は、その付加ワードデータグ
ループＤＡＶが挿入された部分が、例えば、図９に示さ
れる如くとされる。図９においても、ＤＭは、図７に示
されるメモリ部３３及び３４の夫々から読み出された２
０ビットワード列データＤＭ'(２０) を形成する２０ビ
ットワードデータをあらわしており、ＤＸは、任意の２
０ビットワードデータをあらわしており、また、矢印ｔ
は時間経過をあらわす。
【００７１】このようにして、速度変換・データ挿入部
２８において複合２０ビットワード列データＤＺ（２
０）が形成されるが、図１０は、複合２０ビットワード
列データＤＺ（２０）の第１の例を示す。この図１０に
示される例にあっては、複合２０ビットワード列データ
ＤＺ（２０）の各奇数フィールド期間における各ライン
期間１ＺＬを構成する部分ＬＯ１，ＬＯ２，ＬＯ３，・
・・の夫々が、付加ワードデータグループＤＡＶから始
まり、それに続いて、読出出力Ｄ１Ｏ（８）に基づくワ
ード列データＤ１Ｏ（２０），付加ワードデータグルー
プＤＡＶ、及び、読出出力Ｄ１Ｏ（８）〜Ｄ４Ｏ（８）
に夫々基づくワード列データＤ１Ｏ（２０）〜Ｄ４Ｏ
（２０）が順次配され、さらに、複合２０ビットワード
列データＤＺ（２０）の各偶数フィールド期間における
各ライン期間１ＺＬを構成する部分ＬＥ１，ＬＥ２，Ｌ
Ｅ３，・・・の夫々が、付加ワードデータグループＤＡ
Ｖから始まり、それに続いて、読出出力Ｄ１Ｅ（８）に
基づくワード列データＤ１Ｅ（２０），付加ワードデー
タグループＤＡＶ、及び、読出出力Ｄ１Ｅ（８）〜Ｄ４
Ｅ（８）に夫々基づくワード列データＤ１Ｅ（２０）〜
Ｄ４Ｅ（２０）が順次配されて成るものとされる。
２８において複合２０ビットワード列データＤＺ（２
０）が形成されるが、図１０は、複合２０ビットワード
列データＤＺ（２０）の第１の例を示す。この図１０に
示される例にあっては、複合２０ビットワード列データ
ＤＺ（２０）の各奇数フィールド期間における各ライン
期間１ＺＬを構成する部分ＬＯ１，ＬＯ２，ＬＯ３，・
・・の夫々が、付加ワードデータグループＤＡＶから始
まり、それに続いて、読出出力Ｄ１Ｏ（８）に基づくワ
ード列データＤ１Ｏ（２０），付加ワードデータグルー
プＤＡＶ、及び、読出出力Ｄ１Ｏ（８）〜Ｄ４Ｏ（８）
に夫々基づくワード列データＤ１Ｏ（２０）〜Ｄ４Ｏ
（２０）が順次配され、さらに、複合２０ビットワード
列データＤＺ（２０）の各偶数フィールド期間における
各ライン期間１ＺＬを構成する部分ＬＥ１，ＬＥ２，Ｌ
Ｅ３，・・・の夫々が、付加ワードデータグループＤＡ
Ｖから始まり、それに続いて、読出出力Ｄ１Ｅ（８）に
基づくワード列データＤ１Ｅ（２０），付加ワードデー
タグループＤＡＶ、及び、読出出力Ｄ１Ｅ（８）〜Ｄ４
Ｅ（８）に夫々基づくワード列データＤ１Ｅ（２０）〜
Ｄ４Ｅ（２０）が順次配されて成るものとされる。
【００７２】図１１は、複合２０ビットワード列データ
ＤＺ（２０）の第２の例を示す。この図１１に示される
例にあっては、複合２０ビットワード列データＤＺ（２
０）の各奇数フィールド期間における各ライン期間１Ｚ
Ｌを構成する部分ＬＯ１，ＬＯ２，ＬＯ３，・・・の夫
々が、部分ＬＯ１が、付加ワードデータグループＤＡＶ
から始まり、それに続いて、読出出力Ｄ１Ｏ（８）に基
づくワード列データＤ１Ｏ（２０），付加ワードデータ
グループＤＡＶ及び読出出力Ｄ１Ｏ（８）に基づくワー
ド列データＤ１Ｏ（２０）が配されて成り、部分ＬＯ１
に続く部分ＬＯ２が、付加ワードデータグループＤＡＶ
から始まり、それに続いて、読出出力Ｄ２Ｏ（８）に基
づくワード列データＤ２Ｏ（２０），付加ワードデータ
グループＤＡＶ及び読出出力Ｄ２Ｏ（８）に基づくワー
ド列データＤ２Ｏ（２０）が配されて成り、部分ＬＯ２
に続く部分ＬＯ３が、付加ワードデータグループＤＡＶ
から始まり、それに続いて、読出出力Ｄ３Ｏ（８）に基
づくワード列データＤ３Ｏ（２０），付加ワードデータ
グループＤＡＶ及び読出出力Ｄ３Ｏ（８）に基づくワー
ド列データＤ３Ｏ（２０）が配されて成り、それに部分
ＬＯ４が同様に連なり、その後、部分ＬＯ５が部分ＬＯ
１と同様の内容に戻るものとされる。
ＤＺ（２０）の第２の例を示す。この図１１に示される
例にあっては、複合２０ビットワード列データＤＺ（２
０）の各奇数フィールド期間における各ライン期間１Ｚ
Ｌを構成する部分ＬＯ１，ＬＯ２，ＬＯ３，・・・の夫
々が、部分ＬＯ１が、付加ワードデータグループＤＡＶ
から始まり、それに続いて、読出出力Ｄ１Ｏ（８）に基
づくワード列データＤ１Ｏ（２０），付加ワードデータ
グループＤＡＶ及び読出出力Ｄ１Ｏ（８）に基づくワー
ド列データＤ１Ｏ（２０）が配されて成り、部分ＬＯ１
に続く部分ＬＯ２が、付加ワードデータグループＤＡＶ
から始まり、それに続いて、読出出力Ｄ２Ｏ（８）に基
づくワード列データＤ２Ｏ（２０），付加ワードデータ
グループＤＡＶ及び読出出力Ｄ２Ｏ（８）に基づくワー
ド列データＤ２Ｏ（２０）が配されて成り、部分ＬＯ２
に続く部分ＬＯ３が、付加ワードデータグループＤＡＶ
から始まり、それに続いて、読出出力Ｄ３Ｏ（８）に基
づくワード列データＤ３Ｏ（２０），付加ワードデータ
グループＤＡＶ及び読出出力Ｄ３Ｏ（８）に基づくワー
ド列データＤ３Ｏ（２０）が配されて成り、それに部分
ＬＯ４が同様に連なり、その後、部分ＬＯ５が部分ＬＯ
１と同様の内容に戻るものとされる。
【００７３】さらに、図１１に示される例にあっては、
複合２０ビットワード列データＤＺ（２０）の各偶数フ
ィールド期間における各ライン期間１ＺＬを構成する部
分ＬＥ１，ＬＥ２，ＬＥ３，・・・の夫々が、部分ＬＥ
１が、付加ワードデータグループＤＡＶから始まり、そ
れに続いて、読出出力Ｄ１Ｅ（８）に基づくワード列デ
ータＤ１Ｅ（２０），付加ワードデータグループＤＡＶ
及び読出出力Ｄ１Ｅ（８）に基づくワード列データＤ１
Ｅ（２０）が配されて成り、部分ＬＥ１に続く部分ＬＥ
２が、付加ワードデータグループＤＡＶから始まり、そ
れに続いて、読出出力Ｄ２Ｅ（８）に基づくワード列デ
ータＤ２Ｅ（２０），付加ワードデータグループＤＡＶ
及び読出出力Ｄ２Ｅ（８）に基づくワード列データＤ２
Ｅ（２０）が配されて成り、部分ＬＥ２に続く部分ＬＥ
３が、付加ワードデータグループＤＡＶから始まり、そ
れに続いて、読出出力Ｄ３Ｅ（８）に基づくワード列デ
ータＤ３Ｅ（２０），付加ワードデータグループＤＡＶ
及び読出出力Ｄ３Ｅ（８）に基づくワード列データＤ３
Ｅ（２０）が配されて成り、それに部分ＬＥ４が同様に
連なり、その後、部分ＬＥ５が部分ＬＥ１と同様の内容
に戻るものとされる。
複合２０ビットワード列データＤＺ（２０）の各偶数フ
ィールド期間における各ライン期間１ＺＬを構成する部
分ＬＥ１，ＬＥ２，ＬＥ３，・・・の夫々が、部分ＬＥ
１が、付加ワードデータグループＤＡＶから始まり、そ
れに続いて、読出出力Ｄ１Ｅ（８）に基づくワード列デ
ータＤ１Ｅ（２０），付加ワードデータグループＤＡＶ
及び読出出力Ｄ１Ｅ（８）に基づくワード列データＤ１
Ｅ（２０）が配されて成り、部分ＬＥ１に続く部分ＬＥ
２が、付加ワードデータグループＤＡＶから始まり、そ
れに続いて、読出出力Ｄ２Ｅ（８）に基づくワード列デ
ータＤ２Ｅ（２０），付加ワードデータグループＤＡＶ
及び読出出力Ｄ２Ｅ（８）に基づくワード列データＤ２
Ｅ（２０）が配されて成り、部分ＬＥ２に続く部分ＬＥ
３が、付加ワードデータグループＤＡＶから始まり、そ
れに続いて、読出出力Ｄ３Ｅ（８）に基づくワード列デ
ータＤ３Ｅ（２０），付加ワードデータグループＤＡＶ
及び読出出力Ｄ３Ｅ（８）に基づくワード列データＤ３
Ｅ（２０）が配されて成り、それに部分ＬＥ４が同様に
連なり、その後、部分ＬＥ５が部分ＬＥ１と同様の内容
に戻るものとされる。
【００７４】図１２は、複合２０ビットワード列データ
ＤＺ（２０）の第３の例を示す。この図１２に示される
例にあっては、複合２０ビットワード列データＤＺ（２
０）の各奇数フィールド期間における各ライン期間１Ｚ
Ｌを構成する部分ＬＯ１，ＬＯ２，ＬＯ３，・・・の夫
々が、付加ワードデータグループＤＡＶから始まり、そ
れに続いて、読出出力Ｄ１Ｏ（８）〜Ｄ４Ｏ（８）に夫
々基づくワード列データＤ１Ｏ（２０）〜Ｄ４Ｏ（２
０）が順次配され、さらに、複合２０ビットワード列デ
ータＤＺ（２０）の各偶数フィールド期間における各ラ
イン期間１ＺＬを構成する部分ＬＥ１，ＬＥ２，ＬＥ
３，・・・の夫々が、付加ワードデータグループＤＡＶ
から始まり、それに続いて、読出出力Ｄ１Ｅ（８）〜Ｄ
４Ｅ（８）に夫々基づくワード列データＤ１Ｅ（２０）
〜Ｄ４Ｅ（２０）が順次配されて成るものとされる。
ＤＺ（２０）の第３の例を示す。この図１２に示される
例にあっては、複合２０ビットワード列データＤＺ（２
０）の各奇数フィールド期間における各ライン期間１Ｚ
Ｌを構成する部分ＬＯ１，ＬＯ２，ＬＯ３，・・・の夫
々が、付加ワードデータグループＤＡＶから始まり、そ
れに続いて、読出出力Ｄ１Ｏ（８）〜Ｄ４Ｏ（８）に夫
々基づくワード列データＤ１Ｏ（２０）〜Ｄ４Ｏ（２
０）が順次配され、さらに、複合２０ビットワード列デ
ータＤＺ（２０）の各偶数フィールド期間における各ラ
イン期間１ＺＬを構成する部分ＬＥ１，ＬＥ２，ＬＥ
３，・・・の夫々が、付加ワードデータグループＤＡＶ
から始まり、それに続いて、読出出力Ｄ１Ｅ（８）〜Ｄ
４Ｅ（８）に夫々基づくワード列データＤ１Ｅ（２０）
〜Ｄ４Ｅ（２０）が順次配されて成るものとされる。
【００７５】図１３は、複合２０ビットワード列データ
ＤＺ（２０）の第４の例を示す。この図１３に示される
例にあっては、複合２０ビットワード列データＤＺ（２
０）の各奇数フィールド期間における各ライン期間１Ｚ
Ｌを構成する部分ＬＯ１，ＬＯ２，ＬＯ３，・・・の夫
々が、部分ＬＯ１が、付加ワードデータグループＤＡＶ
から始まり、それに続いて、読出出力Ｄ１Ｏ（８）に基
づくワード列データＤ１Ｏ（２０）が配されて成り、部
分ＬＯ１に続く部分ＬＯ２が、付加ワードデータグルー
プＤＡＶから始まり、それに続いて、読出出力Ｄ２Ｏ
（８）に基づくワード列データＤ２Ｏ（２０）が配され
て成り、部分ＬＯ２に続く部分ＬＯ３が、付加ワードデ
ータグループＤＡＶから始まり、それに続いて、読出出
力Ｄ３Ｏ（８）に基づくワード列データＤ３Ｏ（２０）
が配されて成り、それに部分ＬＯ４が同様に連なり、そ
の後、部分ＬＯ５が部分ＬＯ１と同様の内容に戻るもの
とされる。
ＤＺ（２０）の第４の例を示す。この図１３に示される
例にあっては、複合２０ビットワード列データＤＺ（２
０）の各奇数フィールド期間における各ライン期間１Ｚ
Ｌを構成する部分ＬＯ１，ＬＯ２，ＬＯ３，・・・の夫
々が、部分ＬＯ１が、付加ワードデータグループＤＡＶ
から始まり、それに続いて、読出出力Ｄ１Ｏ（８）に基
づくワード列データＤ１Ｏ（２０）が配されて成り、部
分ＬＯ１に続く部分ＬＯ２が、付加ワードデータグルー
プＤＡＶから始まり、それに続いて、読出出力Ｄ２Ｏ
（８）に基づくワード列データＤ２Ｏ（２０）が配され
て成り、部分ＬＯ２に続く部分ＬＯ３が、付加ワードデ
ータグループＤＡＶから始まり、それに続いて、読出出
力Ｄ３Ｏ（８）に基づくワード列データＤ３Ｏ（２０）
が配されて成り、それに部分ＬＯ４が同様に連なり、そ
の後、部分ＬＯ５が部分ＬＯ１と同様の内容に戻るもの
とされる。
【００７６】さらに、図１３に示される例にあっては、
複合２０ビットワード列データＤＺ（２０）の各偶数フ
ィールド期間における各ライン期間１ＺＬを構成する部
分ＬＥ１，ＬＥ２，ＬＥ３，・・・の夫々が、部分ＬＥ
１が、付加ワードデータグループＤＡＶから始まり、そ
れに続いて、読出出力Ｄ１Ｅ（８）に基づくワード列デ
ータＤ１Ｅ（２０）が配されて成り、部分ＬＥ１に続く
部分ＬＥ２が、付加ワードデータグループＤＡＶから始
まり、それに続いて、読出出力Ｄ２Ｅ（８）に基づくワ
ード列データＤ２Ｅ（２０）が配されて成り、部分ＬＥ
２に続く部分ＬＥ３が、付加ワードデータグループＤＡ
Ｖから始まり、それに続いて、読出出力Ｄ３Ｅ（８）に
基づくワード列データＤ３Ｅ（２０）が配されて成り、
それに部分ＬＥ４が同様に連なり、その後、部分ＬＥ５
が部分ＬＥ１と同様の内容に戻るものとされる。
複合２０ビットワード列データＤＺ（２０）の各偶数フ
ィールド期間における各ライン期間１ＺＬを構成する部
分ＬＥ１，ＬＥ２，ＬＥ３，・・・の夫々が、部分ＬＥ
１が、付加ワードデータグループＤＡＶから始まり、そ
れに続いて、読出出力Ｄ１Ｅ（８）に基づくワード列デ
ータＤ１Ｅ（２０）が配されて成り、部分ＬＥ１に続く
部分ＬＥ２が、付加ワードデータグループＤＡＶから始
まり、それに続いて、読出出力Ｄ２Ｅ（８）に基づくワ
ード列データＤ２Ｅ（２０）が配されて成り、部分ＬＥ
２に続く部分ＬＥ３が、付加ワードデータグループＤＡ
Ｖから始まり、それに続いて、読出出力Ｄ３Ｅ（８）に
基づくワード列データＤ３Ｅ（２０）が配されて成り、
それに部分ＬＥ４が同様に連なり、その後、部分ＬＥ５
が部分ＬＥ１と同様の内容に戻るものとされる。
【００７７】速度変換・データ挿入部２８におけるスイ
ッチ３６から得られる、ワード伝送レートを７４．２５
ＭＢｐｓとする複合２０ビットワード列データＤＺ（２
０）は、複合ワード列データ形成部１１から送出され
て、Ｐ／Ｓ変換部３８に供給される。Ｐ／Ｓ変換部３８
にあっては、複合２０ビットワード列データＤＺ（２
０）に、パラレルデータをシリアルデータに変換するＰ
／Ｓ変換を施して、複合２０ビットワード列データＤＺ
（２０）に基づく、ビット伝送レートを７４．２５×２
０＝１．４８５Ｇｂｐｓとするシリアルデータを得ると
ともに、そのシリアルデータを、例えば、９次の原始多
項式：Ｘ9 ＋Ｘ4 ＋１で除し、さらに、式：Ｘ＋１で除
することによる、複合２０ビットワード列データＤＺ
（２０）に基づくシリアルデータに対するスクランブル
処理を行って、スクランブル処理が施されたシリアルデ
ータＤＺＳを形成し、そのシリアルデータＤＺＳを送信
信号形成部３９に供給する。
ッチ３６から得られる、ワード伝送レートを７４．２５
ＭＢｐｓとする複合２０ビットワード列データＤＺ（２
０）は、複合ワード列データ形成部１１から送出され
て、Ｐ／Ｓ変換部３８に供給される。Ｐ／Ｓ変換部３８
にあっては、複合２０ビットワード列データＤＺ（２
０）に、パラレルデータをシリアルデータに変換するＰ
／Ｓ変換を施して、複合２０ビットワード列データＤＺ
（２０）に基づく、ビット伝送レートを７４．２５×２
０＝１．４８５Ｇｂｐｓとするシリアルデータを得ると
ともに、そのシリアルデータを、例えば、９次の原始多
項式：Ｘ9 ＋Ｘ4 ＋１で除し、さらに、式：Ｘ＋１で除
することによる、複合２０ビットワード列データＤＺ
（２０）に基づくシリアルデータに対するスクランブル
処理を行って、スクランブル処理が施されたシリアルデ
ータＤＺＳを形成し、そのシリアルデータＤＺＳを送信
信号形成部３９に供給する。
【００７８】送信信号形成部３９は、シリアルデータＤ
ＺＳを、例えば、同軸ケーブルあるいはオプティカル・
ファイバーが用いられて形成されたデータ伝送路を通じ
て伝送すべく、同軸ケーブルが用いられて形成されたデ
ータ伝送路に適した電気信号、あるいは、オプティカル
・ファイバーが用いられて形成されたデータ伝送路に適
した光信号とされる伝送信号ＳＺに変換して送信する。
それによって、スクランブル処理が施されたシリアルデ
ータＤＺＳの伝送が行われる。
ＺＳを、例えば、同軸ケーブルあるいはオプティカル・
ファイバーが用いられて形成されたデータ伝送路を通じ
て伝送すべく、同軸ケーブルが用いられて形成されたデ
ータ伝送路に適した電気信号、あるいは、オプティカル
・ファイバーが用いられて形成されたデータ伝送路に適
した光信号とされる伝送信号ＳＺに変換して送信する。
それによって、スクランブル処理が施されたシリアルデ
ータＤＺＳの伝送が行われる。
【００７９】上述の如くにして、４チャンネルのＳＤＴ
Ｉ信号ＤＴＩＳ１〜ＤＴＩＳ４に多重化合成処理が施さ
れて得られる８ビットワード列データＤＭ（８）に、８
Ｂ／１０Ｂ変換処理が施される過程を経て形成される２
０ビットワード列データＤＭ（２０）に、速度変換処理
が施されるとともに、２０ビットワード同期データであ
る連続する３個の２０ビットワードデータ３ＦＦ：３Ｆ
Ｆｈ，０００：０００ｈ及び０００：０００ｈを含んだ
付加ワードデータグループＤＡＶが挿入されて形成され
る複合２０ビットワード列データＤＺ（２０）が、スク
ランブル処理が施されたシリアルデータＤＺＳに変換さ
れて伝送されることになるが、その際、８ビットワード
列データＤＭ（８）に８Ｂ／１０Ｂ変換処理が施される
過程を経て形成される２０ビットワード列データＤＭ
（２０）においては、８Ｂ／１０Ｂ符号の特性からし
て、符号：" ０ "あるいは" １ "の連続が６以上となる
ことはないので、２０ビットワード同期データ３ＦＦ：
３ＦＦｈ，０００：０００ｈ及び０００：０００ｈが出
現することはない。従って、複合２０ビットワード列デ
ータＤＺ（２０）にあっては、２０ビットワード列デー
タＤＭ（２０）に付加される付加ワードデータグループ
ＤＡＶに含まれる２０ビットワード同期データ３ＦＦ：
３ＦＦｈ，０００：０００ｈ及び０００：０００ｈのみ
が同期データの役割を果たすものとされる。
Ｉ信号ＤＴＩＳ１〜ＤＴＩＳ４に多重化合成処理が施さ
れて得られる８ビットワード列データＤＭ（８）に、８
Ｂ／１０Ｂ変換処理が施される過程を経て形成される２
０ビットワード列データＤＭ（２０）に、速度変換処理
が施されるとともに、２０ビットワード同期データであ
る連続する３個の２０ビットワードデータ３ＦＦ：３Ｆ
Ｆｈ，０００：０００ｈ及び０００：０００ｈを含んだ
付加ワードデータグループＤＡＶが挿入されて形成され
る複合２０ビットワード列データＤＺ（２０）が、スク
ランブル処理が施されたシリアルデータＤＺＳに変換さ
れて伝送されることになるが、その際、８ビットワード
列データＤＭ（８）に８Ｂ／１０Ｂ変換処理が施される
過程を経て形成される２０ビットワード列データＤＭ
（２０）においては、８Ｂ／１０Ｂ符号の特性からし
て、符号：" ０ "あるいは" １ "の連続が６以上となる
ことはないので、２０ビットワード同期データ３ＦＦ：
３ＦＦｈ，０００：０００ｈ及び０００：０００ｈが出
現することはない。従って、複合２０ビットワード列デ
ータＤＺ（２０）にあっては、２０ビットワード列デー
タＤＭ（２０）に付加される付加ワードデータグループ
ＤＡＶに含まれる２０ビットワード同期データ３ＦＦ：
３ＦＦｈ，０００：０００ｈ及び０００：０００ｈのみ
が同期データの役割を果たすものとされる。
【００８０】また、Ｐ／Ｓ変換部３８における複合２０
ビットワード列データＤＺ（２０）に基づくシリアルデ
ータに対するスクランブル処理は、必ずしも必要ではな
く、複合２０ビットワード列データＤＺ（２０）に基づ
くシリアルデータが、スクランブル処理を施されること
なく、送信信号形成部３９に供給されてもよい。複合２
０ビットワード列データＤＺ（２０）に基づくシリアル
データが、スクランブル処理を施されることなく伝送さ
れる場合には、伝送特性の向上が期待される。
ビットワード列データＤＺ（２０）に基づくシリアルデ
ータに対するスクランブル処理は、必ずしも必要ではな
く、複合２０ビットワード列データＤＺ（２０）に基づ
くシリアルデータが、スクランブル処理を施されること
なく、送信信号形成部３９に供給されてもよい。複合２
０ビットワード列データＤＺ（２０）に基づくシリアル
データが、スクランブル処理を施されることなく伝送さ
れる場合には、伝送特性の向上が期待される。
【００８１】上述の如くの図１に示されるデータ伝送装
置にあっては、Ｐ／Ｓ変換部３８及び送信信号形成部３
９が、ワード伝送レートを７４．２５ＭＢｐｓとする複
合２０ビットワード列データをビット伝送レートを１．
４８５Ｇｂｐｓとするシリアルデータに変換し、スクラ
ンブル処理を施して、もしくは、スクランブル処理を施
すことなく、伝送することになるので、このようなＰ／
Ｓ変換部３８及び送信信号形成部３９を、例えば、ＨＤ
ＴＶシステムのもとにおけるディジタル映像信号の送信
用に提供されている集積回路（ＩＣ）素子を有効に利用
して構成することができる。従って、各々がビット伝送
レートを２７０Ｍｂｐｓとするシリアルデータである４
チャンネルのＳＤＴＩ信号を、２０ビットワード同期デ
ータにより受信側での再生処理に必要とされるデータ同
期状態が確実に得られるものとして、新たな回路要素等
の開発を要することなく、比較手容易に整えることがで
きる手段をもって行えることになる。
置にあっては、Ｐ／Ｓ変換部３８及び送信信号形成部３
９が、ワード伝送レートを７４．２５ＭＢｐｓとする複
合２０ビットワード列データをビット伝送レートを１．
４８５Ｇｂｐｓとするシリアルデータに変換し、スクラ
ンブル処理を施して、もしくは、スクランブル処理を施
すことなく、伝送することになるので、このようなＰ／
Ｓ変換部３８及び送信信号形成部３９を、例えば、ＨＤ
ＴＶシステムのもとにおけるディジタル映像信号の送信
用に提供されている集積回路（ＩＣ）素子を有効に利用
して構成することができる。従って、各々がビット伝送
レートを２７０Ｍｂｐｓとするシリアルデータである４
チャンネルのＳＤＴＩ信号を、２０ビットワード同期デ
ータにより受信側での再生処理に必要とされるデータ同
期状態が確実に得られるものとして、新たな回路要素等
の開発を要することなく、比較手容易に整えることがで
きる手段をもって行えることになる。
【００８２】図１４は、本願の特許請求の範囲における
請求項４から請求項７までのいずれかに記載された発明
に係るデータ伝送方法の他の例が実施される、本願の特
許請求の範囲における請求項９に記載された発明に係る
データ伝送装置の他の例を示す。
請求項４から請求項７までのいずれかに記載された発明
に係るデータ伝送方法の他の例が実施される、本願の特
許請求の範囲における請求項９に記載された発明に係る
データ伝送装置の他の例を示す。
【００８３】図１４に示される例においては、例えば、
４チャンネルのＳＤＴＩ信号ＤＴＩＰ１，ＤＴＩＰ２，
ＤＴＩＰ３及びＤＴＩＰ４が、複合ワード列データ形成
部１１’に供給される。４チャンネルのＳＤＴＩ信号Ｄ
ＴＩＰ１〜ＤＴＩＰ４の夫々は、図２２のＡ及びＢに示
される如くの、ＳＤＴＩ信号フォーマットに従って形成
される１０ビットワード列データとされる１０ビット量
子化ディジタル信号であり、そのワード伝送レートを、
例えば、２７ＭＢｐｓとするパラレルデータである。
４チャンネルのＳＤＴＩ信号ＤＴＩＰ１，ＤＴＩＰ２，
ＤＴＩＰ３及びＤＴＩＰ４が、複合ワード列データ形成
部１１’に供給される。４チャンネルのＳＤＴＩ信号Ｄ
ＴＩＰ１〜ＤＴＩＰ４の夫々は、図２２のＡ及びＢに示
される如くの、ＳＤＴＩ信号フォーマットに従って形成
される１０ビットワード列データとされる１０ビット量
子化ディジタル信号であり、そのワード伝送レートを、
例えば、２７ＭＢｐｓとするパラレルデータである。
【００８４】複合ワード列データ形成部１１’には、Ｓ
ＤＴＩ信号ＤＴＩＰ１〜ＤＴＩＰ４の夫々についてのフ
レーム期間に同期したフレーム同期信号ＳＳＦ，水平同
期信号ＳＨ，垂直同期信号ＳＶ，周波数を７４．２５Ｍ
Ｈｚとするクロックパルス信号ＣＢ及び周波数を２７Ｍ
Ｈｚとするクロックパルス信号ＣＣも供給される。
ＤＴＩ信号ＤＴＩＰ１〜ＤＴＩＰ４の夫々についてのフ
レーム期間に同期したフレーム同期信号ＳＳＦ，水平同
期信号ＳＨ，垂直同期信号ＳＶ，周波数を７４．２５Ｍ
Ｈｚとするクロックパルス信号ＣＢ及び周波数を２７Ｍ
Ｈｚとするクロックパルス信号ＣＣも供給される。
【００８５】複合ワード列データ形成部１１’は、図示
が省略されているが、図１に示される複合ワード列デー
タ形成部１１と同様に構成される。そして、複合ワード
列データ形成部１１’にあっては、４チャンネルのＳＤ
ＴＩ信号ＤＴＩＰ１〜ＤＴＩＰ４に対して、図１に示さ
れる複合ワード列データ形成部１１がシリアル化された
ＳＤＴＩ信号ＤＴＩＳ１〜ＤＴＩＳ４に対して施す処理
と同様な処理を施し、ＳＤＴＩ信号ＤＴＩＰ１〜ＤＴＩ
Ｐ４に基づく複合２０ビットワード列データＤＺ（２
０）を得る。
が省略されているが、図１に示される複合ワード列デー
タ形成部１１と同様に構成される。そして、複合ワード
列データ形成部１１’にあっては、４チャンネルのＳＤ
ＴＩ信号ＤＴＩＰ１〜ＤＴＩＰ４に対して、図１に示さ
れる複合ワード列データ形成部１１がシリアル化された
ＳＤＴＩ信号ＤＴＩＳ１〜ＤＴＩＳ４に対して施す処理
と同様な処理を施し、ＳＤＴＩ信号ＤＴＩＰ１〜ＤＴＩ
Ｐ４に基づく複合２０ビットワード列データＤＺ（２
０）を得る。
【００８６】その際、４チャンネルのＳＤＴＩ信号ＤＴ
ＩＰ１〜ＤＴＩＰ４の夫々における各奇数フレーム期間
部分及び各偶数フレーム期間部分が、クロックパルス信
号ＣＣに基づいて形成され、周波数を２７ＭＨｚとする
書込制御信号に従って一対のメモリ手段に夫々順次書き
込まれるとともに、各メモリ手段から、クロックパルス
信号ＣＣに基づいて形成され、周波数を２７ＭＨｚ×５
＝１３５ＭＨｚとし、その供給状態が水平同期信号ＳＨ
及び垂直同期信号ＳＶによって制御される読出制御信号
に従って、ワード伝送レートを１３５ＭＢｐｓとする８
ビットワード列データとして読み出される。そして、各
メモリ手段から読み出された８ビットワード列データに
多重化合成処理が施されて８ビットワード列データＤＭ
（８）が形成され、その８ビットワード列データＤＭ
（８）に８Ｂ／１０Ｂ変換処理が施されて２０ビットワ
ード列データＤＭ（２０）が形成され、その２０ビット
ワード列データに、ワード伝送レートを７４．２５ＭＢ
ｐｓとする速度変換処理が施されるとともに、２０ビッ
トワード同期データである連続する３個の２０ビットワ
ードデータ３ＦＦ：３ＦＦｈ，０００：０００ｈ及び０
００：０００ｈを含んだ付加ワードデータグループＤＡ
Ｖが挿入される。それにより、所定のワード間隔を置い
て付加ワードデータグループＤＡＶが挿入された複合２
０ビットワード列データＤＺ（２０）が得られる。
ＩＰ１〜ＤＴＩＰ４の夫々における各奇数フレーム期間
部分及び各偶数フレーム期間部分が、クロックパルス信
号ＣＣに基づいて形成され、周波数を２７ＭＨｚとする
書込制御信号に従って一対のメモリ手段に夫々順次書き
込まれるとともに、各メモリ手段から、クロックパルス
信号ＣＣに基づいて形成され、周波数を２７ＭＨｚ×５
＝１３５ＭＨｚとし、その供給状態が水平同期信号ＳＨ
及び垂直同期信号ＳＶによって制御される読出制御信号
に従って、ワード伝送レートを１３５ＭＢｐｓとする８
ビットワード列データとして読み出される。そして、各
メモリ手段から読み出された８ビットワード列データに
多重化合成処理が施されて８ビットワード列データＤＭ
（８）が形成され、その８ビットワード列データＤＭ
（８）に８Ｂ／１０Ｂ変換処理が施されて２０ビットワ
ード列データＤＭ（２０）が形成され、その２０ビット
ワード列データに、ワード伝送レートを７４．２５ＭＢ
ｐｓとする速度変換処理が施されるとともに、２０ビッ
トワード同期データである連続する３個の２０ビットワ
ードデータ３ＦＦ：３ＦＦｈ，０００：０００ｈ及び０
００：０００ｈを含んだ付加ワードデータグループＤＡ
Ｖが挿入される。それにより、所定のワード間隔を置い
て付加ワードデータグループＤＡＶが挿入された複合２
０ビットワード列データＤＺ（２０）が得られる。
【００８７】複合ワード列データ形成部１１’から得ら
れる複合２０ビットワード列データＤＺ（２０）は、Ｐ
／Ｓ変換部４１に供給される。Ｐ／Ｓ変換部４１にあっ
ては、複合２０ビットワード列データＤＺ（２０）に、
Ｐ／Ｓ変換を施して複合２０ビットワード列データＤＺ
（２０）に基づく、ビット伝送レートを７４．２５ＭＢ
ｐｓ×２０＝１．４８５Ｇｂｐｓとするシリアルデータ
ＤＺＳを形成し、そのシリアルデータＤＺＳを送信信号
形成部４２に供給する。送信信号形成部４２は、シリア
ルデータＤＺＳを、例えば、同軸ケーブルあるいはオプ
ティカル・ファイバーが用いられて形成されたデータ伝
送路を通じて伝送すべく、同軸ケーブルが用いられて形
成されたデータ伝送路に適した電気信号、あるいは、オ
プティカル・ファイバーが用いられて形成されたデータ
伝送路に適した光信号とされる伝送信号ＳＺに変換して
送信する。それによって、シリアルデータＤＺＳの伝送
が行われる。
れる複合２０ビットワード列データＤＺ（２０）は、Ｐ
／Ｓ変換部４１に供給される。Ｐ／Ｓ変換部４１にあっ
ては、複合２０ビットワード列データＤＺ（２０）に、
Ｐ／Ｓ変換を施して複合２０ビットワード列データＤＺ
（２０）に基づく、ビット伝送レートを７４．２５ＭＢ
ｐｓ×２０＝１．４８５Ｇｂｐｓとするシリアルデータ
ＤＺＳを形成し、そのシリアルデータＤＺＳを送信信号
形成部４２に供給する。送信信号形成部４２は、シリア
ルデータＤＺＳを、例えば、同軸ケーブルあるいはオプ
ティカル・ファイバーが用いられて形成されたデータ伝
送路を通じて伝送すべく、同軸ケーブルが用いられて形
成されたデータ伝送路に適した電気信号、あるいは、オ
プティカル・ファイバーが用いられて形成されたデータ
伝送路に適した光信号とされる伝送信号ＳＺに変換して
送信する。それによって、シリアルデータＤＺＳの伝送
が行われる。
【００８８】上述の如くにして、４チャンネルのＳＤＴ
Ｉ信号ＤＴＩＰ１〜ＤＴＩＰ４に基づく８ビットワード
列データＤＭ（８）に、８Ｂ／１０Ｂ変換処理が施され
る過程を経て形成される２０ビットワード列データＤＭ
（２０）に、速度変換処理が施されるとともに、２０ビ
ットワード同期データである連続する３個の２０ビット
ワードデータ３ＦＦ：３ＦＦｈ，０００：０００ｈ及び
０００：０００ｈを含んだ付加ワードデータグループＤ
ＡＶが挿入されて形成される複合２０ビットワード列デ
ータＤＺ（２０）が、スクランブル処理が施されたシリ
アルデータＤＺＳに変換されて伝送されることになる。
その際、８ビットワード列データＤＭ（８）に８Ｂ／１
０Ｂ変換処理が施される過程を経て形成される２０ビッ
トワード列データＤＭ（２０）においては、８Ｂ／１０
Ｂ符号の特性からして、符号："０ "あるいは" １ "の
連続が６以上となることはないので、２０ビットワード
同期データ３ＦＦ：３ＦＦｈ，０００：０００ｈ及び０
００：０００ｈが出現することはない。従って、複合２
０ビットワード列データＤＺ（２０）にあっては、２０
ビットワード列データＤＭ（２０）に付加される付加ワ
ードデータグループＤＡＶに含まれる２０ビットワード
同期データ３ＦＦ：３ＦＦｈ，０００：０００ｈ及び０
００：０００ｈのみが同期データの役割を果たすものと
される。
Ｉ信号ＤＴＩＰ１〜ＤＴＩＰ４に基づく８ビットワード
列データＤＭ（８）に、８Ｂ／１０Ｂ変換処理が施され
る過程を経て形成される２０ビットワード列データＤＭ
（２０）に、速度変換処理が施されるとともに、２０ビ
ットワード同期データである連続する３個の２０ビット
ワードデータ３ＦＦ：３ＦＦｈ，０００：０００ｈ及び
０００：０００ｈを含んだ付加ワードデータグループＤ
ＡＶが挿入されて形成される複合２０ビットワード列デ
ータＤＺ（２０）が、スクランブル処理が施されたシリ
アルデータＤＺＳに変換されて伝送されることになる。
その際、８ビットワード列データＤＭ（８）に８Ｂ／１
０Ｂ変換処理が施される過程を経て形成される２０ビッ
トワード列データＤＭ（２０）においては、８Ｂ／１０
Ｂ符号の特性からして、符号："０ "あるいは" １ "の
連続が６以上となることはないので、２０ビットワード
同期データ３ＦＦ：３ＦＦｈ，０００：０００ｈ及び０
００：０００ｈが出現することはない。従って、複合２
０ビットワード列データＤＺ（２０）にあっては、２０
ビットワード列データＤＭ（２０）に付加される付加ワ
ードデータグループＤＡＶに含まれる２０ビットワード
同期データ３ＦＦ：３ＦＦｈ，０００：０００ｈ及び０
００：０００ｈのみが同期データの役割を果たすものと
される。
【００８９】また、Ｐ／Ｓ変換部４１における複合２０
ビットワード列データＤＺ（２０）に基づくシリアルデ
ータに対するスクランブル処理は、必ずしも必要ではな
く、複合２０ビットワード列データＤＺ（２０）に基づ
くシリアルデータが、スクランブル処理を施されること
なく、送信信号形成部４２に供給されてもよい。複合２
０ビットワード列データＤＺ（２０）に基づくシリアル
データが、スクランブル処理を施されることなく伝送さ
れる場合には、伝送特性の向上が期待される。
ビットワード列データＤＺ（２０）に基づくシリアルデ
ータに対するスクランブル処理は、必ずしも必要ではな
く、複合２０ビットワード列データＤＺ（２０）に基づ
くシリアルデータが、スクランブル処理を施されること
なく、送信信号形成部４２に供給されてもよい。複合２
０ビットワード列データＤＺ（２０）に基づくシリアル
データが、スクランブル処理を施されることなく伝送さ
れる場合には、伝送特性の向上が期待される。
【００９０】上述の如くの図１４に示されるデータ伝送
装置にあっても、Ｐ／Ｓ変換部４１及び送信信号形成部
４２が、ワード伝送レートを７４．２５ＭＢｐｓとする
複合２０ビットワード列データをビット伝送レートを
１．４８５Ｇｂｐｓとするシリアルデータに変換し、ス
クランブル処理を施して、もしくは、スクランブル処理
を施すことなく、伝送することになるので、このような
Ｐ／Ｓ変換部４１及び送信信号形成部４２を、例えば、
ＨＤＴＶシステムのもとにおけるディジタル映像信号の
送信用に提供されている集積回路（ＩＣ）素子を有効に
利用して構成することができる。従って、各々がビット
伝送レートを２７ＭＢｐｓとするパラレルデータである
４チャンネルのＳＤＴＩ信号を、２０ビットワード同期
データにより受信側での再生処理に必要とされるデータ
同期状態が確実に得られるものとして、新たな回路要素
等の開発を要することなく、比較的容易に整えることが
できる手段をもって行えることになる。
装置にあっても、Ｐ／Ｓ変換部４１及び送信信号形成部
４２が、ワード伝送レートを７４．２５ＭＢｐｓとする
複合２０ビットワード列データをビット伝送レートを
１．４８５Ｇｂｐｓとするシリアルデータに変換し、ス
クランブル処理を施して、もしくは、スクランブル処理
を施すことなく、伝送することになるので、このような
Ｐ／Ｓ変換部４１及び送信信号形成部４２を、例えば、
ＨＤＴＶシステムのもとにおけるディジタル映像信号の
送信用に提供されている集積回路（ＩＣ）素子を有効に
利用して構成することができる。従って、各々がビット
伝送レートを２７ＭＢｐｓとするパラレルデータである
４チャンネルのＳＤＴＩ信号を、２０ビットワード同期
データにより受信側での再生処理に必要とされるデータ
同期状態が確実に得られるものとして、新たな回路要素
等の開発を要することなく、比較的容易に整えることが
できる手段をもって行えることになる。
【００９１】図１５は、本願の特許請求の範囲における
請求項４から請求項７までのいずれかに記載された発明
に係るデータ伝送方法のさらに他の例が実施される、本
願の特許請求の範囲における請求項９に記載された発明
に係るデータ伝送装置のさらに他の例を示す。
請求項４から請求項７までのいずれかに記載された発明
に係るデータ伝送方法のさらに他の例が実施される、本
願の特許請求の範囲における請求項９に記載された発明
に係るデータ伝送装置のさらに他の例を示す。
【００９２】図１５に示される例においては、例えば、
各々がシリアルディジタル信号とされた２チャンネルの
シリアル化されたＳＤＴＩ信号ＤＴＩＳ１及びＤＴＩＳ
２と、各々がシリアルディジタル信号とされた４チャン
ネルのシリアル化されたＳＤＴＩ信号ＤＴＩＳａ，ＤＴ
ＩＳｂ，ＤＴＩＳｃ及びＤＴＩＳｄとが、複合ワード列
データ形成部１１”に供給される。
各々がシリアルディジタル信号とされた２チャンネルの
シリアル化されたＳＤＴＩ信号ＤＴＩＳ１及びＤＴＩＳ
２と、各々がシリアルディジタル信号とされた４チャン
ネルのシリアル化されたＳＤＴＩ信号ＤＴＩＳａ，ＤＴ
ＩＳｂ，ＤＴＩＳｃ及びＤＴＩＳｄとが、複合ワード列
データ形成部１１”に供給される。
【００９３】２チャンネルのシリアル化されたＳＤＴＩ
信号ＤＴＩＳ１及びＤＴＩＳ２の夫々は、例えば、図２
２のＡ及びＢに示される如くの、ＳＤＴＩ信号フォーマ
ットに従って形成される１０ビットワード列データとさ
れる１０ビット量子化ディジタル信号が、シリアル化さ
れてスクランブル処理が施されることにより得られるも
のとされ、そのビット伝送レートを、例えば、２７０Ｍ
ｂｐｓとするシリアルデータとされる。また、４チャン
ネルのシリアル化されたＳＤＴＩ信号ＤＴＩＳａ〜ＤＴ
ＩＳｄの夫々は、例えば、図２３のＡ及びＢに示される
如くの、ＳＤＴＩ信号フォーマットに従って形成される
１０ビットワード列データとされる１０ビット量子化デ
ィジタル信号が、シリアル化されてスクランブル処理が
施されることにより得られるものとされ、そのビット伝
送レートを、例えば、１４３Ｍｂｐｓとするシリアルデ
ータとされる。
信号ＤＴＩＳ１及びＤＴＩＳ２の夫々は、例えば、図２
２のＡ及びＢに示される如くの、ＳＤＴＩ信号フォーマ
ットに従って形成される１０ビットワード列データとさ
れる１０ビット量子化ディジタル信号が、シリアル化さ
れてスクランブル処理が施されることにより得られるも
のとされ、そのビット伝送レートを、例えば、２７０Ｍ
ｂｐｓとするシリアルデータとされる。また、４チャン
ネルのシリアル化されたＳＤＴＩ信号ＤＴＩＳａ〜ＤＴ
ＩＳｄの夫々は、例えば、図２３のＡ及びＢに示される
如くの、ＳＤＴＩ信号フォーマットに従って形成される
１０ビットワード列データとされる１０ビット量子化デ
ィジタル信号が、シリアル化されてスクランブル処理が
施されることにより得られるものとされ、そのビット伝
送レートを、例えば、１４３Ｍｂｐｓとするシリアルデ
ータとされる。
【００９４】複合ワード列データ形成部１１”には、シ
リアル化されたＳＤＴＩ信号ＤＴＩＳ１，ＤＴＩＳ２及
びＳＤＴＩ信号ＤＴＩＳａ〜ＤＴＩＳｄとに加えて、シ
リアル化されたＳＤＴＩ信号ＤＴＩＳ１，ＤＴＩＳ２及
びＳＤＴＩ信号ＤＴＩＳａ〜ＤＴＩＳｄの夫々について
のフレーム期間に同期したフレーム同期信号ＳＳＦ，水
平同期信号ＳＨ，垂直同期信号ＳＶ，周波数を２７０Ｍ
Ｈｚとするクロックパルス信号ＣＡ，周波数を７４．２
５ＭＨｚとするクロックパルス信号ＣＢ及び周波数を１
４３ＭＨｚとするクロックパルス信号ＣＤも供給され
る。
リアル化されたＳＤＴＩ信号ＤＴＩＳ１，ＤＴＩＳ２及
びＳＤＴＩ信号ＤＴＩＳａ〜ＤＴＩＳｄとに加えて、シ
リアル化されたＳＤＴＩ信号ＤＴＩＳ１，ＤＴＩＳ２及
びＳＤＴＩ信号ＤＴＩＳａ〜ＤＴＩＳｄの夫々について
のフレーム期間に同期したフレーム同期信号ＳＳＦ，水
平同期信号ＳＨ，垂直同期信号ＳＶ，周波数を２７０Ｍ
Ｈｚとするクロックパルス信号ＣＡ，周波数を７４．２
５ＭＨｚとするクロックパルス信号ＣＢ及び周波数を１
４３ＭＨｚとするクロックパルス信号ＣＤも供給され
る。
【００９５】複合ワード列データ形成部１１”は、図示
が省略されているが、図１に示される複合ワード列デー
タ形成部１１と同様に構成される。但し、複合ワード列
データ形成部１１”にあっては、複合ワード列データ形
成部１１におけるスイッチ１２〜１５に対応する６個の
スイッチ，複合ワード列データ形成部１１におけるメモ
リ部２０Ａ〜２３Ａに対応する６個のメモリ部、及び、
複合ワード列データ形成部１１におけるメモリ部２０Ｂ
〜２３Ｂに対応する６個のメモリ部を、複合ワード列デ
ータ形成部１１における制御信号形成部１７，データ集
合部２５Ａ，２５Ｂ及び２６，８Ｂ／１０Ｂ変換・２０
ビットワード列データ形成部２７，速度変換・データ挿
入部２８及びワードデータ送出部３０に夫々対応する各
部に加えて備えるものとされる。
が省略されているが、図１に示される複合ワード列デー
タ形成部１１と同様に構成される。但し、複合ワード列
データ形成部１１”にあっては、複合ワード列データ形
成部１１におけるスイッチ１２〜１５に対応する６個の
スイッチ，複合ワード列データ形成部１１におけるメモ
リ部２０Ａ〜２３Ａに対応する６個のメモリ部、及び、
複合ワード列データ形成部１１におけるメモリ部２０Ｂ
〜２３Ｂに対応する６個のメモリ部を、複合ワード列デ
ータ形成部１１における制御信号形成部１７，データ集
合部２５Ａ，２５Ｂ及び２６，８Ｂ／１０Ｂ変換・２０
ビットワード列データ形成部２７，速度変換・データ挿
入部２８及びワードデータ送出部３０に夫々対応する各
部に加えて備えるものとされる。
【００９６】そして、複合ワード列データ形成部１１”
にあっては、シリアル化されたＳＤＴＩ信号ＤＴＩＳ１
及びＤＴＩＳ２の夫々における各フレーム期間部分が、
複合ワード列データ形成部１１におけるメモリ部２０Ａ
〜２３Ａに対応する６個のメモリ部のうちの２個、及
び、複合ワード列データ形成部１１におけるメモリ部２
０Ｂ〜２３Ｂに対応する６個のメモリ部のうちの２個
に、複合ワード列データ形成部１１における制御信号形
成部１７に対応する部分からの周波数を２７０ＭＨｚと
する書込制御信号に従って順次書き込まれ、また、シリ
アル化されたＳＤＴＩ信号ＤＴＩＳａ〜ＤＴＩＳｄの夫
々における各フレーム期間部分が、複合ワード列データ
形成部１１におけるメモリ部２０Ａ〜２３Ａに対応する
６個のメモリ部のうちの４個、及び、複合ワード列デー
タ形成部１１におけるメモリ部２０Ｂ〜２３Ｂに対応す
る６個のメモリ部のうちの４個に、複合ワード列データ
形成部１１における制御信号形成部１７に対応する部分
からの周波数を１４３ＭＨｚとする書込制御信号に従っ
て順次書き込まれる。各メモリ部からのデータ読出し及
び各メモリ部から得られる読出出力及び付加ワードデー
タグループＤＡＶの合成は、複合ワード列データ形成部
１１の場合と同様に行われる。
にあっては、シリアル化されたＳＤＴＩ信号ＤＴＩＳ１
及びＤＴＩＳ２の夫々における各フレーム期間部分が、
複合ワード列データ形成部１１におけるメモリ部２０Ａ
〜２３Ａに対応する６個のメモリ部のうちの２個、及
び、複合ワード列データ形成部１１におけるメモリ部２
０Ｂ〜２３Ｂに対応する６個のメモリ部のうちの２個
に、複合ワード列データ形成部１１における制御信号形
成部１７に対応する部分からの周波数を２７０ＭＨｚと
する書込制御信号に従って順次書き込まれ、また、シリ
アル化されたＳＤＴＩ信号ＤＴＩＳａ〜ＤＴＩＳｄの夫
々における各フレーム期間部分が、複合ワード列データ
形成部１１におけるメモリ部２０Ａ〜２３Ａに対応する
６個のメモリ部のうちの４個、及び、複合ワード列デー
タ形成部１１におけるメモリ部２０Ｂ〜２３Ｂに対応す
る６個のメモリ部のうちの４個に、複合ワード列データ
形成部１１における制御信号形成部１７に対応する部分
からの周波数を１４３ＭＨｚとする書込制御信号に従っ
て順次書き込まれる。各メモリ部からのデータ読出し及
び各メモリ部から得られる読出出力及び付加ワードデー
タグループＤＡＶの合成は、複合ワード列データ形成部
１１の場合と同様に行われる。
【００９７】それにより、複合ワード列データ形成部１
１”にあっては、シリアル化されたＳＤＴＩ信号ＤＴＩ
Ｓ１，ＤＴＩＳ２及びＤＴＩＳａ〜ＤＴＩＳｄに基づく
複合２０ビットワード列データＤＺ（２０）を得る。こ
の複合２０ビットワード列データＤＺ（２０）も、図１
に示される複合ワード列データ形成部１１から送出され
る複合２０ビットワード列データＤＺ（２０）と同様
に、合計６チャンネルのシリアル化されたＳＤＴＩ信号
ＤＴＩＳ１，ＤＴＩＳ２及びＤＴＩＳａ〜ＤＴＩＳｄに
基づく８ビットワード列データＤＭ（８）に、８Ｂ／１
０Ｂ変換処理が施される過程を経て２０ビットワード列
データＤＭ（２０）が形成され、その２０ビットワード
列データＤＭ（２０）に、速度変換処理が施されるとと
もに、２０ビットワード同期データである連続する３個
の２０ビットワードデータ３ＦＦ：３ＦＦｈ，０００：
０００ｈ及び０００：０００ｈを含んだ付加ワードデー
タグループＤＡＶが挿入されて形成される、ワード伝送
レートを７４．２５ＭＢｐｓとする２０ビットワード列
データである。
１”にあっては、シリアル化されたＳＤＴＩ信号ＤＴＩ
Ｓ１，ＤＴＩＳ２及びＤＴＩＳａ〜ＤＴＩＳｄに基づく
複合２０ビットワード列データＤＺ（２０）を得る。こ
の複合２０ビットワード列データＤＺ（２０）も、図１
に示される複合ワード列データ形成部１１から送出され
る複合２０ビットワード列データＤＺ（２０）と同様
に、合計６チャンネルのシリアル化されたＳＤＴＩ信号
ＤＴＩＳ１，ＤＴＩＳ２及びＤＴＩＳａ〜ＤＴＩＳｄに
基づく８ビットワード列データＤＭ（８）に、８Ｂ／１
０Ｂ変換処理が施される過程を経て２０ビットワード列
データＤＭ（２０）が形成され、その２０ビットワード
列データＤＭ（２０）に、速度変換処理が施されるとと
もに、２０ビットワード同期データである連続する３個
の２０ビットワードデータ３ＦＦ：３ＦＦｈ，０００：
０００ｈ及び０００：０００ｈを含んだ付加ワードデー
タグループＤＡＶが挿入されて形成される、ワード伝送
レートを７４．２５ＭＢｐｓとする２０ビットワード列
データである。
【００９８】複合ワード列データ形成部１１”から得ら
れる複合２０ビットワード列データＤＺ（２０）は、Ｐ
／Ｓ変換部４３に供給される。Ｐ／Ｓ変換部４３にあっ
ては、複合２０ビットワード列データＤＺ（２０）に、
Ｐ／Ｓ変換を施して複合２０ビットワード列データＤＺ
（２０）に基づく、ビット伝送レートを７４．２５ＭＢ
ｐｓ×２０＝１．４８５Ｇｂｐｓとするシリアルデータ
ＤＺＳを形成し、そのシリアルデータＤＺＳを送信信号
形成部４４に供給する。送信信号形成部４４は、シリア
ルデータＤＺＳを、例えば、同軸ケーブルあるいはオプ
ティカル・ファイバーが用いられて形成されたデータ伝
送路を通じて伝送すべく、同軸ケーブルが用いられて形
成されたデータ伝送路に適した電気信号、あるいは、オ
プティカル・ファイバーが用いられて形成されたデータ
伝送路に適した光信号とされる伝送信号ＳＺに変換して
送信する。それによって、シリアルデータＤＺＳの伝送
が行われる。
れる複合２０ビットワード列データＤＺ（２０）は、Ｐ
／Ｓ変換部４３に供給される。Ｐ／Ｓ変換部４３にあっ
ては、複合２０ビットワード列データＤＺ（２０）に、
Ｐ／Ｓ変換を施して複合２０ビットワード列データＤＺ
（２０）に基づく、ビット伝送レートを７４．２５ＭＢ
ｐｓ×２０＝１．４８５Ｇｂｐｓとするシリアルデータ
ＤＺＳを形成し、そのシリアルデータＤＺＳを送信信号
形成部４４に供給する。送信信号形成部４４は、シリア
ルデータＤＺＳを、例えば、同軸ケーブルあるいはオプ
ティカル・ファイバーが用いられて形成されたデータ伝
送路を通じて伝送すべく、同軸ケーブルが用いられて形
成されたデータ伝送路に適した電気信号、あるいは、オ
プティカル・ファイバーが用いられて形成されたデータ
伝送路に適した光信号とされる伝送信号ＳＺに変換して
送信する。それによって、シリアルデータＤＺＳの伝送
が行われる。
【００９９】上述の如くにして、６チャンネルのシリア
ル化されたＳＤＴＩ信号ＤＴＩＳ１，ＤＴＩＳ２及びＤ
ＴＩＳａ〜ＤＴＩＳｄに基づく８ビットワード列データ
ＤＭ（８）に、８Ｂ／１０Ｂ変換処理が施される過程を
経て形成される２０ビットワード列データＤＭ（２０）
に、速度変換処理が施されるとともに、２０ビットワー
ド同期データである連続する３個の２０ビットワードデ
ータ３ＦＦ：３ＦＦｈ，０００：０００ｈ及び０００：
０００ｈを含んだ付加ワードデータグループＤＡＶが挿
入されて形成される複合２０ビットワード列データＤＺ
（２０）が、スクランブル処理が施されたシリアルデー
タＤＺＳに変換されて伝送されることになる。その際、
８ビットワード列データＤＭ（８）に８Ｂ／１０Ｂ変換
処理が施される過程を経て形成される２０ビットワード
列データＤＭ（２０）においては、８Ｂ／１０Ｂ符号の
特性からして、符号：" ０ "あるいは" １ "の連続が６
以上となることはないので、２０ビットワード同期デー
タ３ＦＦ：３ＦＦｈ，０００：０００ｈ及び０００：０
００ｈが出現することはない。従って、複合２０ビット
ワード列データＤＺ（２０）にあっては、２０ビットワ
ード列データＤＭ（２０）に付加される付加ワードデー
タグループＤＡＶに含まれる２０ビットワード同期デー
タ３ＦＦ：３ＦＦｈ，０００：０００ｈ及び０００：０
００ｈのみが同期データの役割を果たすものとされる。
ル化されたＳＤＴＩ信号ＤＴＩＳ１，ＤＴＩＳ２及びＤ
ＴＩＳａ〜ＤＴＩＳｄに基づく８ビットワード列データ
ＤＭ（８）に、８Ｂ／１０Ｂ変換処理が施される過程を
経て形成される２０ビットワード列データＤＭ（２０）
に、速度変換処理が施されるとともに、２０ビットワー
ド同期データである連続する３個の２０ビットワードデ
ータ３ＦＦ：３ＦＦｈ，０００：０００ｈ及び０００：
０００ｈを含んだ付加ワードデータグループＤＡＶが挿
入されて形成される複合２０ビットワード列データＤＺ
（２０）が、スクランブル処理が施されたシリアルデー
タＤＺＳに変換されて伝送されることになる。その際、
８ビットワード列データＤＭ（８）に８Ｂ／１０Ｂ変換
処理が施される過程を経て形成される２０ビットワード
列データＤＭ（２０）においては、８Ｂ／１０Ｂ符号の
特性からして、符号：" ０ "あるいは" １ "の連続が６
以上となることはないので、２０ビットワード同期デー
タ３ＦＦ：３ＦＦｈ，０００：０００ｈ及び０００：０
００ｈが出現することはない。従って、複合２０ビット
ワード列データＤＺ（２０）にあっては、２０ビットワ
ード列データＤＭ（２０）に付加される付加ワードデー
タグループＤＡＶに含まれる２０ビットワード同期デー
タ３ＦＦ：３ＦＦｈ，０００：０００ｈ及び０００：０
００ｈのみが同期データの役割を果たすものとされる。
【０１００】また、Ｐ／Ｓ変換部４３における複合２０
ビットワード列データＤＺ（２０）に基づくシリアルデ
ータに対するスクランブル処理は、必ずしも必要ではな
く、複合２０ビットワード列データＤＺ（２０）に基づ
くシリアルデータが、スクランブル処理を施されること
なく、送信信号形成部４４に供給されてもよい。複合２
０ビットワード列データＤＺ（２０）に基づくシリアル
データが、スクランブル処理を施されることなく伝送さ
れる場合には、伝送特性の向上が期待される。
ビットワード列データＤＺ（２０）に基づくシリアルデ
ータに対するスクランブル処理は、必ずしも必要ではな
く、複合２０ビットワード列データＤＺ（２０）に基づ
くシリアルデータが、スクランブル処理を施されること
なく、送信信号形成部４４に供給されてもよい。複合２
０ビットワード列データＤＺ（２０）に基づくシリアル
データが、スクランブル処理を施されることなく伝送さ
れる場合には、伝送特性の向上が期待される。
【０１０１】上述の如くの図１５に示されるデータ伝送
装置にあっても、Ｐ／Ｓ変換部４３及び送信信号形成部
４４が、ワード伝送レートを７４．２５ＭＢｐｓとする
複合２０ビットワード列データをビット伝送レートを
１．４８５Ｇｂｐｓとするシリアルデータに変換し、ス
クランブル処理を施して、もしくは、スクランブル処理
を施すことなく、伝送することになるので、このような
Ｐ／Ｓ変換部４３及び送信信号形成部４４を、例えば、
ＨＤＴＶシステムのもとにおけるディジタル映像信号の
送信用に提供されている集積回路（ＩＣ）素子を有効に
利用して構成することができる。従って、各々がビット
伝送レートを２７０Ｍｂｐｓとするシリアルデータであ
る２チャンネルのＳＤＴＩ信号ＤＴＩＳ１及びＤＴＩＳ
２、及び、各々がビット伝送レートを１４３Ｍｂｐｓと
するシリアルデータである４チャンネルのＳＤＴＩ信号
ＤＴＩＳａ〜ＤＴＩＳｆを、２０ビットワード同期デー
タにより受信側での再生処理に必要とされるデータ同期
状態が確実に得られるものとして、新たな回路要素等の
開発を要することなく、比較的容易に整えることができ
る手段をもって行えることになる。
装置にあっても、Ｐ／Ｓ変換部４３及び送信信号形成部
４４が、ワード伝送レートを７４．２５ＭＢｐｓとする
複合２０ビットワード列データをビット伝送レートを
１．４８５Ｇｂｐｓとするシリアルデータに変換し、ス
クランブル処理を施して、もしくは、スクランブル処理
を施すことなく、伝送することになるので、このような
Ｐ／Ｓ変換部４３及び送信信号形成部４４を、例えば、
ＨＤＴＶシステムのもとにおけるディジタル映像信号の
送信用に提供されている集積回路（ＩＣ）素子を有効に
利用して構成することができる。従って、各々がビット
伝送レートを２７０Ｍｂｐｓとするシリアルデータであ
る２チャンネルのＳＤＴＩ信号ＤＴＩＳ１及びＤＴＩＳ
２、及び、各々がビット伝送レートを１４３Ｍｂｐｓと
するシリアルデータである４チャンネルのＳＤＴＩ信号
ＤＴＩＳａ〜ＤＴＩＳｆを、２０ビットワード同期デー
タにより受信側での再生処理に必要とされるデータ同期
状態が確実に得られるものとして、新たな回路要素等の
開発を要することなく、比較的容易に整えることができ
る手段をもって行えることになる。
【０１０２】図１６は、本願の特許請求の範囲における
請求項１から請求項３までのいずれかに記載された発明
に係るデータ伝送方法の一例が実施される、本願の特許
請求の範囲における請求項８に記載された発明に係るデ
ータ伝送装置の例を示す。
請求項１から請求項３までのいずれかに記載された発明
に係るデータ伝送方法の一例が実施される、本願の特許
請求の範囲における請求項８に記載された発明に係るデ
ータ伝送装置の例を示す。
【０１０３】図１に示される例にあっては、パラレルデ
ィジタル信号であるＳＤＴＩ信号ＤＴＩＰ、もしくは、
シリアルディジタル信号であるシリアル化されたＳＤＴ
Ｉ信号ＤＴＩＳが、複合ワード列データ形成部４５に供
給される。ＳＤＴＩ信号ＤＴＩＰは、例えば、図２２の
Ａ及びＢに示される如くの、ＳＤＴＩ信号フォーマット
に従って形成される１０ビットワード列データとされる
１０ビット量子化ディジタル信号であって、そのワード
伝送レートを、例えば、２７ＭＢｐｓとするパラレルデ
ータとされる。また、シリアル化されたＳＤＴＩ信号Ｄ
ＴＩＳは、例えば、図２２のＡ及びＢに示される如く
の、ＳＤＴＩ信号フォーマットに従って形成される１０
ビットワード列データとされる１０ビット量子化ディジ
タル信号が、シリアル化されてスクランブル処理が施さ
れることにより得られるものであって、そのビット伝送
レートを、例えば、２７０Ｍｂｐｓとするシリアルデー
タとされる。
ィジタル信号であるＳＤＴＩ信号ＤＴＩＰ、もしくは、
シリアルディジタル信号であるシリアル化されたＳＤＴ
Ｉ信号ＤＴＩＳが、複合ワード列データ形成部４５に供
給される。ＳＤＴＩ信号ＤＴＩＰは、例えば、図２２の
Ａ及びＢに示される如くの、ＳＤＴＩ信号フォーマット
に従って形成される１０ビットワード列データとされる
１０ビット量子化ディジタル信号であって、そのワード
伝送レートを、例えば、２７ＭＢｐｓとするパラレルデ
ータとされる。また、シリアル化されたＳＤＴＩ信号Ｄ
ＴＩＳは、例えば、図２２のＡ及びＢに示される如く
の、ＳＤＴＩ信号フォーマットに従って形成される１０
ビットワード列データとされる１０ビット量子化ディジ
タル信号が、シリアル化されてスクランブル処理が施さ
れることにより得られるものであって、そのビット伝送
レートを、例えば、２７０Ｍｂｐｓとするシリアルデー
タとされる。
【０１０４】複合ワード列データ形成部４５において
は、ＳＤＴＩ信号ＤＴＩＰもしくはシリアル化されたＳ
ＤＴＩ信号ＤＴＩＳがスイッチ４６に供給される。スイ
ッチ４６には、制御信号形成部４７からの制御信号ＣＳ
Ｆも供給される。
は、ＳＤＴＩ信号ＤＴＩＰもしくはシリアル化されたＳ
ＤＴＩ信号ＤＴＩＳがスイッチ４６に供給される。スイ
ッチ４６には、制御信号形成部４７からの制御信号ＣＳ
Ｆも供給される。
【０１０５】制御信号形成部４７には、ＳＤＴＩ信号Ｄ
ＴＩＰもしくはシリアル化されたＳＤＴＩ信号ＤＴＩＳ
についてのフレーム期間に同期したフレーム同期信号Ｓ
ＳＦ，周波数を２７０ＭＨｚとするクロックパルス信号
ＣＡ及び周波数を７４．２５ＭＨｚとするクロックパル
ス信号ＣＢが供給される。そして、制御信号形成部４７
から得られる制御信号ＣＳＦは、フレーム同期信号ＳＳ
Ｆに基づき、ＳＤＴＩ信号ＤＴＩＰもしくはシリアル化
されたＳＤＴＩ信号ＤＴＩＳについてのフレーム期間に
同期したものとされる。
ＴＩＰもしくはシリアル化されたＳＤＴＩ信号ＤＴＩＳ
についてのフレーム期間に同期したフレーム同期信号Ｓ
ＳＦ，周波数を２７０ＭＨｚとするクロックパルス信号
ＣＡ及び周波数を７４．２５ＭＨｚとするクロックパル
ス信号ＣＢが供給される。そして、制御信号形成部４７
から得られる制御信号ＣＳＦは、フレーム同期信号ＳＳ
Ｆに基づき、ＳＤＴＩ信号ＤＴＩＰもしくはシリアル化
されたＳＤＴＩ信号ＤＴＩＳについてのフレーム期間に
同期したものとされる。
【０１０６】スイッチ４６にはメモリ部４８Ａとメモリ
部４８Ｂとが接続されている。そして、ＳＤＴＩ信号Ｄ
ＴＩＰもしくはシリアル化されたＳＤＴＩ信号ＤＴＩＳ
が供給されるスイッチ４６は、制御信号ＣＳＦに応じ
て、ＳＤＴＩ信号ＤＴＩＰもしくはシリアル化されたＳ
ＤＴＩ信号ＤＴＩＳを、例えば、その各フレーム期間部
分ずつメモリ部４８Ａとメモリ部４８Ｂとに交互に供給
する動作を行って、ＳＤＴＩ信号ＤＴＩＰもしくはシリ
アル化されたＳＤＴＩ信号ＤＴＩＳの奇数フレーム期間
部分及び偶数フレーム期間部分を夫々メモリ部４８Ａ及
び４８Ｂに振分供給する。
部４８Ｂとが接続されている。そして、ＳＤＴＩ信号Ｄ
ＴＩＰもしくはシリアル化されたＳＤＴＩ信号ＤＴＩＳ
が供給されるスイッチ４６は、制御信号ＣＳＦに応じ
て、ＳＤＴＩ信号ＤＴＩＰもしくはシリアル化されたＳ
ＤＴＩ信号ＤＴＩＳを、例えば、その各フレーム期間部
分ずつメモリ部４８Ａとメモリ部４８Ｂとに交互に供給
する動作を行って、ＳＤＴＩ信号ＤＴＩＰもしくはシリ
アル化されたＳＤＴＩ信号ＤＴＩＳの奇数フレーム期間
部分及び偶数フレーム期間部分を夫々メモリ部４８Ａ及
び４８Ｂに振分供給する。
【０１０７】メモリ部４８Ａには、制御信号形成部４７
からの書込制御信号ＱＷＯが供給され、また、メモリ部
４８Ｂには、制御信号形成部４７からの書込制御信号Ｑ
ＷＥが供給される。書込制御信号ＱＷＯは、クロックパ
ルス信号ＣＡに基づき、周波数を２７ＭＨｚもしくは２
７０ＭＨｚとし、ＳＤＴＩ信号ＤＴＩＰもしくはシリア
ル化されたＳＤＴＩ信号ＤＴＩＳについての奇数フレー
ム期間部分に同期するものとして形成され、また、書込
制御信号ＱＷＥも、クロックパルス信号ＣＡに基づき、
周波数を２７ＭＨｚもしくは２７０ＭＨｚとし、ＳＤＴ
Ｉ信号ＤＴＩＰもしくはシリアル化されたＳＤＴＩ信号
ＤＴＩＳについての偶数フレーム期間部分に同期するも
のとして形成される。
からの書込制御信号ＱＷＯが供給され、また、メモリ部
４８Ｂには、制御信号形成部４７からの書込制御信号Ｑ
ＷＥが供給される。書込制御信号ＱＷＯは、クロックパ
ルス信号ＣＡに基づき、周波数を２７ＭＨｚもしくは２
７０ＭＨｚとし、ＳＤＴＩ信号ＤＴＩＰもしくはシリア
ル化されたＳＤＴＩ信号ＤＴＩＳについての奇数フレー
ム期間部分に同期するものとして形成され、また、書込
制御信号ＱＷＥも、クロックパルス信号ＣＡに基づき、
周波数を２７ＭＨｚもしくは２７０ＭＨｚとし、ＳＤＴ
Ｉ信号ＤＴＩＰもしくはシリアル化されたＳＤＴＩ信号
ＤＴＩＳについての偶数フレーム期間部分に同期するも
のとして形成される。
【０１０８】それにより、ＳＤＴＩ信号ＤＴＩＰもしく
はシリアル化されたＳＤＴＩ信号ＤＴＩＳにおける各奇
数フレーム期間部分が、メモリ部４８Ａに書込制御信号
ＱＷＯに応じて順次書き込まれるとともに、ＳＤＴＩ信
号ＤＴＩＰもしくはシリアル化されたＳＤＴＩ信号ＤＴ
ＩＳにおける各偶数フレーム期間部分が、メモリ部２０
Ｂに書込制御信号ＱＷＥに応じて順次書き込まれる。
はシリアル化されたＳＤＴＩ信号ＤＴＩＳにおける各奇
数フレーム期間部分が、メモリ部４８Ａに書込制御信号
ＱＷＯに応じて順次書き込まれるとともに、ＳＤＴＩ信
号ＤＴＩＰもしくはシリアル化されたＳＤＴＩ信号ＤＴ
ＩＳにおける各偶数フレーム期間部分が、メモリ部２０
Ｂに書込制御信号ＱＷＥに応じて順次書き込まれる。
【０１０９】また、メモリ部４８Ａ及び４８Ｂには、制
御信号形成部４７からの読出制御信号ＱＲＯ及びＱＲＥ
が夫々供給される。制御信号形成部４７から得られる読
出制御信号ＱＲＯ及びＱＲＥの夫々は、クロックパルス
信号ＣＡに基づいて形成されて、周波数を２７０ＭＨｚ
／２＝１３５ＭＨｚとするものとされる。
御信号形成部４７からの読出制御信号ＱＲＯ及びＱＲＥ
が夫々供給される。制御信号形成部４７から得られる読
出制御信号ＱＲＯ及びＱＲＥの夫々は、クロックパルス
信号ＣＡに基づいて形成されて、周波数を２７０ＭＨｚ
／２＝１３５ＭＨｚとするものとされる。
【０１１０】そして、メモリ部４８Ａ及び４８Ｂに夫々
書き込まれたＳＤＴＩ信号ＤＴＩＰもしくはシリアル化
されたＳＤＴＩ信号ＤＴＩＳの各奇数フレーム期間部分
及び各偶数フレーム期間部分が、夫々、読出制御信号Ｑ
ＲＯ及びＱＲＥに従って読み出される。その際、メモリ
部４８Ａ及び４８Ｂから夫々読出制御信号ＱＲＯ及びＱ
ＲＥに従って読み出される、ＳＤＴＩ信号ＤＴＩＰもし
くはシリアル化されたＳＤＴＩ信号ＤＴＩＳの各奇数フ
レーム期間部分及び各偶数フレーム期間部分は、各々が
ワード伝送レートを１３５ＭＢｐｓとする８ビットワー
ド列データを形成するものとされ、メモリ部４８Ａ及び
４８Ｂから、各々が８ビットワード列データとされた読
出出力ＤＯ（８）及びＤＥ（８）が夫々得られる。
書き込まれたＳＤＴＩ信号ＤＴＩＰもしくはシリアル化
されたＳＤＴＩ信号ＤＴＩＳの各奇数フレーム期間部分
及び各偶数フレーム期間部分が、夫々、読出制御信号Ｑ
ＲＯ及びＱＲＥに従って読み出される。その際、メモリ
部４８Ａ及び４８Ｂから夫々読出制御信号ＱＲＯ及びＱ
ＲＥに従って読み出される、ＳＤＴＩ信号ＤＴＩＰもし
くはシリアル化されたＳＤＴＩ信号ＤＴＩＳの各奇数フ
レーム期間部分及び各偶数フレーム期間部分は、各々が
ワード伝送レートを１３５ＭＢｐｓとする８ビットワー
ド列データを形成するものとされ、メモリ部４８Ａ及び
４８Ｂから、各々が８ビットワード列データとされた読
出出力ＤＯ（８）及びＤＥ（８）が夫々得られる。
【０１１１】そして、メモリ部４８Ａから得られる読出
出力ＤＯ（８）とメモリ部４８Ｂから得られる読出出力
ＤＥ（８）とが、データ集合部４９に集められる。デー
タ集合部４９におけるメモリ部４８Ａからの読出出力Ｄ
Ｏ（８）とメモリ部４８Ｂからの読出出力ＤＥ（８）と
の集合状態は、制御信号形成部４７からの読出制御信号
ＱＲＯ及びＱＲＯの夫々の送出状態に応じて設定され
る。そして、データ集合部４９において、メモリ部４８
Ａからの読出出力ＤＯ（８）とメモリ部４８Ｂからの読
出出力ＤＥ（８）とが合成されて、ワード伝送レートを
１３５ＭＢｐｓとする８ビットワード列データＤＭ
（８）が形成される。
出力ＤＯ（８）とメモリ部４８Ｂから得られる読出出力
ＤＥ（８）とが、データ集合部４９に集められる。デー
タ集合部４９におけるメモリ部４８Ａからの読出出力Ｄ
Ｏ（８）とメモリ部４８Ｂからの読出出力ＤＥ（８）と
の集合状態は、制御信号形成部４７からの読出制御信号
ＱＲＯ及びＱＲＯの夫々の送出状態に応じて設定され
る。そして、データ集合部４９において、メモリ部４８
Ａからの読出出力ＤＯ（８）とメモリ部４８Ｂからの読
出出力ＤＥ（８）とが合成されて、ワード伝送レートを
１３５ＭＢｐｓとする８ビットワード列データＤＭ
（８）が形成される。
【０１１２】データ集合部４９から得られるワード伝送
レートを１３５ＭＢｐｓとした８ビットワード列データ
ＤＭ（８）は、８Ｂ／１０Ｂ変換・２０ビットワード列
データ形成部５０に供給される。８Ｂ／１０Ｂ変換・２
０ビットワード列データ形成部５０においては、８ビッ
トワード列データＤＭ（８）に、それにおける各ワード
を形成する８ビットずつを区分し、区分された８ビット
の夫々を１０ビットのデータに順次変換していく８Ｂ／
１０Ｂ変換処理を施すとともに、８Ｂ／１０Ｂ変換処理
により順次得られる１０ビットのデータに基づいて、ワ
ード伝送レートを１３５ＭＢｐｓ／２＝６７．５ＭＢｐ
ｓとする２０ビットワード列データＤＭ（２０）を形成
する。そして、８Ｂ／１０Ｂ変換・２０ビットワード列
データ形成部５０から得られるワード伝送レートを６
７．５ＭＢｐｓとする２０ビットワード列データＤＭ
（２０）が、速度変換・データ挿入部５１に供給され
る。
レートを１３５ＭＢｐｓとした８ビットワード列データ
ＤＭ（８）は、８Ｂ／１０Ｂ変換・２０ビットワード列
データ形成部５０に供給される。８Ｂ／１０Ｂ変換・２
０ビットワード列データ形成部５０においては、８ビッ
トワード列データＤＭ（８）に、それにおける各ワード
を形成する８ビットずつを区分し、区分された８ビット
の夫々を１０ビットのデータに順次変換していく８Ｂ／
１０Ｂ変換処理を施すとともに、８Ｂ／１０Ｂ変換処理
により順次得られる１０ビットのデータに基づいて、ワ
ード伝送レートを１３５ＭＢｐｓ／２＝６７．５ＭＢｐ
ｓとする２０ビットワード列データＤＭ（２０）を形成
する。そして、８Ｂ／１０Ｂ変換・２０ビットワード列
データ形成部５０から得られるワード伝送レートを６
７．５ＭＢｐｓとする２０ビットワード列データＤＭ
（２０）が、速度変換・データ挿入部５１に供給され
る。
【０１１３】速度変換・データ挿入部５１には、８Ｂ／
１０Ｂ変換・２０ビットワード列データ形成部５０から
の２０ビットワード列データＤＭ（２０）に加えて、制
御信号形成部４７からの制御信号ＣＤＷによって制御さ
れるワードデータ送出部５２から、予め定められたコー
ドの割当がなされた２０ビットワード同期データを含ん
だ複数の２０ビットワードデータによって構成される付
加ワードデータグループＤＡＶが供給され、さらに、制
御信号形成部４７からの制御信号ＣＩＮ及びクロックパ
ルス信号ＣＡ及びＣＢが供給される。
１０Ｂ変換・２０ビットワード列データ形成部５０から
の２０ビットワード列データＤＭ（２０）に加えて、制
御信号形成部４７からの制御信号ＣＤＷによって制御さ
れるワードデータ送出部５２から、予め定められたコー
ドの割当がなされた２０ビットワード同期データを含ん
だ複数の２０ビットワードデータによって構成される付
加ワードデータグループＤＡＶが供給され、さらに、制
御信号形成部４７からの制御信号ＣＩＮ及びクロックパ
ルス信号ＣＡ及びＣＢが供給される。
【０１１４】速度変換・データ挿入部５１は、図１にお
ける速度変換・データ挿入部２８と同様に構成され、そ
の具体構成例は、図７に示される図１における速度変換
・データ挿入部２８の具体構成例と同様なものとされ
る。そして、速度変換・データ挿入部５１は、図１にお
ける速度変換・データ挿入部２８と同様な動作を行っ
て、ワード伝送レートを６７．５ＭＢｐｓとする２０ビ
ットワード列データＤＭ（２０）に対して、そのワード
伝送レートを、例えば、６７．５ＭＢｐｓから７４．２
５ＭＢｐｓに変換する速度変換を施すとともに、所定の
ワード間隔を置いて、ワードデータ送出部５２からのワ
ード伝送レートを７４．２５ＭＢｐｓとするとともに２
０ビットワード同期データを含んだ付加ワードデータグ
ループＤＡＶを挿入し、それにより、ＳＤＴＩ信号ＤＴ
ＩＰもしくはシリアル化されたＳＤＴＩ信号ＤＴＩＳに
基づく、ワード伝送レートを、例えば、７４．２５ＭＢ
ｐｓとする複合２０ビットワード列データＤＺ（２０）
を形成する。
ける速度変換・データ挿入部２８と同様に構成され、そ
の具体構成例は、図７に示される図１における速度変換
・データ挿入部２８の具体構成例と同様なものとされ
る。そして、速度変換・データ挿入部５１は、図１にお
ける速度変換・データ挿入部２８と同様な動作を行っ
て、ワード伝送レートを６７．５ＭＢｐｓとする２０ビ
ットワード列データＤＭ（２０）に対して、そのワード
伝送レートを、例えば、６７．５ＭＢｐｓから７４．２
５ＭＢｐｓに変換する速度変換を施すとともに、所定の
ワード間隔を置いて、ワードデータ送出部５２からのワ
ード伝送レートを７４．２５ＭＢｐｓとするとともに２
０ビットワード同期データを含んだ付加ワードデータグ
ループＤＡＶを挿入し、それにより、ＳＤＴＩ信号ＤＴ
ＩＰもしくはシリアル化されたＳＤＴＩ信号ＤＴＩＳに
基づく、ワード伝送レートを、例えば、７４．２５ＭＢ
ｐｓとする複合２０ビットワード列データＤＺ（２０）
を形成する。
【０１１５】速度変換・データ挿入部５１から得られ
る、ワード伝送レートを７４．２５ＭＢｐｓとする複合
２０ビットワード列データＤＺ（２０）は、複合ワード
列データ形成部４５から送出されて、Ｐ／Ｓ変換部５３
に供給される。Ｐ／Ｓ変換部５３にあっては、複合２０
ビットワード列データＤＺ（２０）に、パラレルデータ
をシリアルデータに変換するＰ／Ｓ変換を施して、複合
２０ビットワード列データＤＺ（２０）に基づく、ビッ
ト伝送レートを７４．２５×２０＝１．４８５Ｇｂｐｓ
とするシリアルデータを得るとともに、そのシリアルデ
ータを、例えば、９次の原始多項式：Ｘ9 ＋Ｘ4 ＋１で
除し、さらに、式：Ｘ＋１で除することによる、複合２
０ビットワード列データＤＺ（２０）に基づくシリアル
データに対するスクランブル処理を行って、スクランブ
ル処理が施されたシリアルデータＤＺＳを形成し、その
シリアルデータＤＺＳを送信信号形成部５４に供給す
る。
る、ワード伝送レートを７４．２５ＭＢｐｓとする複合
２０ビットワード列データＤＺ（２０）は、複合ワード
列データ形成部４５から送出されて、Ｐ／Ｓ変換部５３
に供給される。Ｐ／Ｓ変換部５３にあっては、複合２０
ビットワード列データＤＺ（２０）に、パラレルデータ
をシリアルデータに変換するＰ／Ｓ変換を施して、複合
２０ビットワード列データＤＺ（２０）に基づく、ビッ
ト伝送レートを７４．２５×２０＝１．４８５Ｇｂｐｓ
とするシリアルデータを得るとともに、そのシリアルデ
ータを、例えば、９次の原始多項式：Ｘ9 ＋Ｘ4 ＋１で
除し、さらに、式：Ｘ＋１で除することによる、複合２
０ビットワード列データＤＺ（２０）に基づくシリアル
データに対するスクランブル処理を行って、スクランブ
ル処理が施されたシリアルデータＤＺＳを形成し、その
シリアルデータＤＺＳを送信信号形成部５４に供給す
る。
【０１１６】送信信号形成部５４は、シリアルデータＤ
ＺＳを、例えば、同軸ケーブルあるいはオプティカル・
ファイバーが用いられて形成されたデータ伝送路を通じ
て伝送すべく、同軸ケーブルが用いられて形成されたデ
ータ伝送路に適した電気信号、あるいは、オプティカル
・ファイバーが用いられて形成されたデータ伝送路に適
した光信号とされる伝送信号ＳＺに変換して送信する。
それによって、スクランブル処理が施されたシリアルデ
ータＤＺＳの伝送が行われる。
ＺＳを、例えば、同軸ケーブルあるいはオプティカル・
ファイバーが用いられて形成されたデータ伝送路を通じ
て伝送すべく、同軸ケーブルが用いられて形成されたデ
ータ伝送路に適した電気信号、あるいは、オプティカル
・ファイバーが用いられて形成されたデータ伝送路に適
した光信号とされる伝送信号ＳＺに変換して送信する。
それによって、スクランブル処理が施されたシリアルデ
ータＤＺＳの伝送が行われる。
【０１１７】上述の如くにして、ＳＤＴＩ信号ＤＴＩＰ
もしくはシリアル化されたＳＤＴＩ信号ＤＴＩＳに基づ
く８ビットワード列データＤＭ（８）に、８Ｂ／１０Ｂ
変換処理が施される過程を経て形成される２０ビットワ
ード列データＤＭ（２０）に、速度変換処理が施される
とともに、２０ビットワード同期データである連続する
３個の２０ビットワードデータ３ＦＦ：３ＦＦｈ，００
０：０００ｈ及び０００：０００ｈを含んだ付加ワード
データグループＤＡＶが挿入されて形成される複合２０
ビットワード列データＤＺ（２０）が、スクランブル処
理が施されたシリアルデータＤＺＳに変換されて伝送さ
れることになるが、その際、８ビットワード列データＤ
Ｍ（８）に８Ｂ／１０Ｂ変換処理が施される過程を経て
形成される２０ビットワード列データＤＭ（２０）にお
いては、８Ｂ／１０Ｂ符号の特性からして、符号：" ０
"あるいは" １ "の連続が６以上となることはないの
で、２０ビットワード同期データ３ＦＦ：３ＦＦｈ，０
００：０００ｈ及び０００：０００ｈが出現することは
ない。従って、複合２０ビットワード列データＤＺ（２
０）にあっては、２０ビットワード列データＤＭ（２
０）に付加される付加ワードデータグループＤＡＶに含
まれる２０ビットワード同期データ３ＦＦ：３ＦＦｈ，
０００：０００ｈ及び０００：０００ｈのみが同期デー
タの役割を果たすものとされる。
もしくはシリアル化されたＳＤＴＩ信号ＤＴＩＳに基づ
く８ビットワード列データＤＭ（８）に、８Ｂ／１０Ｂ
変換処理が施される過程を経て形成される２０ビットワ
ード列データＤＭ（２０）に、速度変換処理が施される
とともに、２０ビットワード同期データである連続する
３個の２０ビットワードデータ３ＦＦ：３ＦＦｈ，００
０：０００ｈ及び０００：０００ｈを含んだ付加ワード
データグループＤＡＶが挿入されて形成される複合２０
ビットワード列データＤＺ（２０）が、スクランブル処
理が施されたシリアルデータＤＺＳに変換されて伝送さ
れることになるが、その際、８ビットワード列データＤ
Ｍ（８）に８Ｂ／１０Ｂ変換処理が施される過程を経て
形成される２０ビットワード列データＤＭ（２０）にお
いては、８Ｂ／１０Ｂ符号の特性からして、符号：" ０
"あるいは" １ "の連続が６以上となることはないの
で、２０ビットワード同期データ３ＦＦ：３ＦＦｈ，０
００：０００ｈ及び０００：０００ｈが出現することは
ない。従って、複合２０ビットワード列データＤＺ（２
０）にあっては、２０ビットワード列データＤＭ（２
０）に付加される付加ワードデータグループＤＡＶに含
まれる２０ビットワード同期データ３ＦＦ：３ＦＦｈ，
０００：０００ｈ及び０００：０００ｈのみが同期デー
タの役割を果たすものとされる。
【０１１８】また、Ｐ／Ｓ変換部５３における複合２０
ビットワード列データＤＺ（２０）に基づくシリアルデ
ータに対するスクランブル処理は、必ずしも必要ではな
く、複合２０ビットワード列データＤＺ（２０）に基づ
くシリアルデータが、スクランブル処理を施されること
なく、送信信号形成部５４に供給されてもよい。複合２
０ビットワード列データＤＺ（２０）に基づくシリアル
データが、スクランブル処理を施されることなく伝送さ
れる場合には、伝送特性の向上が期待される。
ビットワード列データＤＺ（２０）に基づくシリアルデ
ータに対するスクランブル処理は、必ずしも必要ではな
く、複合２０ビットワード列データＤＺ（２０）に基づ
くシリアルデータが、スクランブル処理を施されること
なく、送信信号形成部５４に供給されてもよい。複合２
０ビットワード列データＤＺ（２０）に基づくシリアル
データが、スクランブル処理を施されることなく伝送さ
れる場合には、伝送特性の向上が期待される。
【０１１９】上述の如くの図１６に示されるデータ伝送
装置にあっては、例えば、シリアル化されたＳＤＴＩ信
号ＤＴＩＳに基づく８ビットワード列データＤＭ（８）
が得られる場合、ビット伝送レートを２７０Ｍｂｐｓと
するシリアル化されたＳＤＴＩ信号ＤＴＩＳがワード伝
送レートを１３５ＭＢｐｓとする８ビットワード列デー
タＤＭ（８）とされる（２７０Ｍｂｐｓ×４／８bit ＝
１３５ＭＢｐｓ）ことになるので、ビット伝送レートを
２７０Ｍｂｐｓとするシリアル化されたＳＤＴＩ信号Ｄ
ＴＩＳが４倍速をもって伝送されることになる。
装置にあっては、例えば、シリアル化されたＳＤＴＩ信
号ＤＴＩＳに基づく８ビットワード列データＤＭ（８）
が得られる場合、ビット伝送レートを２７０Ｍｂｐｓと
するシリアル化されたＳＤＴＩ信号ＤＴＩＳがワード伝
送レートを１３５ＭＢｐｓとする８ビットワード列デー
タＤＭ（８）とされる（２７０Ｍｂｐｓ×４／８bit ＝
１３５ＭＢｐｓ）ことになるので、ビット伝送レートを
２７０Ｍｂｐｓとするシリアル化されたＳＤＴＩ信号Ｄ
ＴＩＳが４倍速をもって伝送されることになる。
【０１２０】また、Ｐ／Ｓ変換部５３及び送信信号形成
部５４が、ワード伝送レートを７４．２５ＭＢｐｓとす
る複合２０ビットワード列データＤＺ（２０）をビット
伝送レートを１．４８５Ｇｂｐｓとするシリアルデータ
に変換し、スクランブル処理を施して、もしくは、スク
ランブル処理を施すことなく、伝送することになるの
で、このようなＰ／Ｓ変換部５３及び送信信号形成部５
４を、例えば、ＨＤＴＶシステムのもとにおけるディジ
タル映像信号の送信用に提供されている集積回路（Ｉ
Ｃ）素子を有効に利用して構成することができる。
部５４が、ワード伝送レートを７４．２５ＭＢｐｓとす
る複合２０ビットワード列データＤＺ（２０）をビット
伝送レートを１．４８５Ｇｂｐｓとするシリアルデータ
に変換し、スクランブル処理を施して、もしくは、スク
ランブル処理を施すことなく、伝送することになるの
で、このようなＰ／Ｓ変換部５３及び送信信号形成部５
４を、例えば、ＨＤＴＶシステムのもとにおけるディジ
タル映像信号の送信用に提供されている集積回路（Ｉ
Ｃ）素子を有効に利用して構成することができる。
【０１２１】図１７は、本願の特許請求の範囲における
請求項４から請求項７までのいずれかに記載された発明
に係るデータ伝送方法の例に従って図１に示されるデー
タ伝送装置の例における送信信号形成部３９から送出さ
れる、複合２０ビットワード列データＤＺ（２０）が変
換されて得られた、スクランブル処理が施された（もし
くは、スクランブル処理が施されていない）シリアルデ
ータＤＺＳに基づく伝送信号ＳＺを受信するデータ受信
装置の一例を示す。
請求項４から請求項７までのいずれかに記載された発明
に係るデータ伝送方法の例に従って図１に示されるデー
タ伝送装置の例における送信信号形成部３９から送出さ
れる、複合２０ビットワード列データＤＺ（２０）が変
換されて得られた、スクランブル処理が施された（もし
くは、スクランブル処理が施されていない）シリアルデ
ータＤＺＳに基づく伝送信号ＳＺを受信するデータ受信
装置の一例を示す。
【０１２２】この図１７に示されるデータ受信装置の例
にあっては、例えば、同軸ケーブルが用いられて形成さ
れたデータ伝送路に適した電気信号、あるいは、オプテ
ィカル・ファイバーが用いられて形成されたデータ伝送
路に適した光信号とされる伝送信号ＳＺを受信する受信
部６０が備えられている。受信部６０は、伝送信号ＳＺ
を受信するとき、受信された伝送信号ＳＺに基づく、ス
クランブル処理が施された（もしくは、スクランブル処
理が施されていない）シリアルデータＤＺＳを再生し、
それをＳ／Ｐ変換・同期データ検出部６１に供給する。
にあっては、例えば、同軸ケーブルが用いられて形成さ
れたデータ伝送路に適した電気信号、あるいは、オプテ
ィカル・ファイバーが用いられて形成されたデータ伝送
路に適した光信号とされる伝送信号ＳＺを受信する受信
部６０が備えられている。受信部６０は、伝送信号ＳＺ
を受信するとき、受信された伝送信号ＳＺに基づく、ス
クランブル処理が施された（もしくは、スクランブル処
理が施されていない）シリアルデータＤＺＳを再生し、
それをＳ／Ｐ変換・同期データ検出部６１に供給する。
【０１２３】Ｓ／Ｐ変換・同期データ検出部６１にあっ
ては、スクランブル処理が施されたシリアルデータＤＺ
Ｓに、式：Ｘ＋１を乗じ、さらに、９次の原始多項式：
Ｘ9＋Ｘ4 ＋１を乗じることによる、スクランブル処理
が施されたシリアルデータＤＺＳに対するデスクランブ
ル処理を行い、スクランブル処理前のシリアルデータを
得る（もしくは、スクランブル処理が施されていないシ
リアルデータＤＺＳをそのまま取り込む）。
ては、スクランブル処理が施されたシリアルデータＤＺ
Ｓに、式：Ｘ＋１を乗じ、さらに、９次の原始多項式：
Ｘ9＋Ｘ4 ＋１を乗じることによる、スクランブル処理
が施されたシリアルデータＤＺＳに対するデスクランブ
ル処理を行い、スクランブル処理前のシリアルデータを
得る（もしくは、スクランブル処理が施されていないシ
リアルデータＤＺＳをそのまま取り込む）。
【０１２４】さらに、Ｓ／Ｐ変換・同期データ検出部６
１にあっては、スクランブル処理が施されたシリアルデ
ータＤＺＳにデスクランブル処理が施されて得られるシ
リアルデータ（もしくは、スクランブル処理が施されて
いないシリアルデータＤＺＳ）にＳ／Ｐ変換を施して、
図１８のＡもしくは図１９のＡに示される如くの、例え
ば、ワード伝送レートを７４．２５ＭＢｐｓとするパラ
レルデータである複合２０ビットワード列データＤＺ
（２０）を形成する。そして、Ｓ／Ｐ変換・同期データ
検出部６１から得られる複合２０ビットワード列データ
ＤＺ（２０）は、速度変換・ワードデータ分離部６２に
供給される。
１にあっては、スクランブル処理が施されたシリアルデ
ータＤＺＳにデスクランブル処理が施されて得られるシ
リアルデータ（もしくは、スクランブル処理が施されて
いないシリアルデータＤＺＳ）にＳ／Ｐ変換を施して、
図１８のＡもしくは図１９のＡに示される如くの、例え
ば、ワード伝送レートを７４．２５ＭＢｐｓとするパラ
レルデータである複合２０ビットワード列データＤＺ
（２０）を形成する。そして、Ｓ／Ｐ変換・同期データ
検出部６１から得られる複合２０ビットワード列データ
ＤＺ（２０）は、速度変換・ワードデータ分離部６２に
供給される。
【０１２５】また、Ｓ／Ｐ変換・同期データ検出部６１
においては、複合２０ビットワード列データＤＺ（２
０）における付加ワードデータグループＤＡＶ中の、２
０ビットワード同期データである連続する３個の２０ビ
ットワードデータ３ＦＦ：３ＦＦｈ，０００：０００ｈ
及び０００：０００ｈを検出して、同期データ検出出力
信号ＳＤＤを送出する。この同期データ検出出力信号Ｓ
ＤＤは、例えば、Ｓ／Ｐ変換・同期データ検出部６１に
おいて検出される、複合２０ビットワード列データＤＺ
（２０）における付加ワードデータグループＤＡＶ中の
連続する３個の２０ビットワードデータ３ＦＦ：３ＦＦ
ｈ，０００：０００ｈ及び０００：０００ｈのうちの最
後のものに対応して、図１８のＢもしくは図１９のＢに
示される如くに得られる。なお、図１８及び図１９にお
ける矢印ｔは、時間経過をあらわす。このようにして、
Ｓ／Ｐ変換・同期データ検出部６１から得られる同期デ
ータ検出出力信号ＳＤＤは、シリアルデータ復元部６３
に供給される。
においては、複合２０ビットワード列データＤＺ（２
０）における付加ワードデータグループＤＡＶ中の、２
０ビットワード同期データである連続する３個の２０ビ
ットワードデータ３ＦＦ：３ＦＦｈ，０００：０００ｈ
及び０００：０００ｈを検出して、同期データ検出出力
信号ＳＤＤを送出する。この同期データ検出出力信号Ｓ
ＤＤは、例えば、Ｓ／Ｐ変換・同期データ検出部６１に
おいて検出される、複合２０ビットワード列データＤＺ
（２０）における付加ワードデータグループＤＡＶ中の
連続する３個の２０ビットワードデータ３ＦＦ：３ＦＦ
ｈ，０００：０００ｈ及び０００：０００ｈのうちの最
後のものに対応して、図１８のＢもしくは図１９のＢに
示される如くに得られる。なお、図１８及び図１９にお
ける矢印ｔは、時間経過をあらわす。このようにして、
Ｓ／Ｐ変換・同期データ検出部６１から得られる同期デ
ータ検出出力信号ＳＤＤは、シリアルデータ復元部６３
に供給される。
【０１２６】Ｓ／Ｐ変換・同期データ検出部６１からの
複合２０ビットワード列データＤＺ（２０）が供給され
る速度変換・ワードデータ分離部６２においては、複合
２０ビットワード列データＤＺ（２０) から、ワード伝
送レートを７４．２５ＭＢｐｓとする２０ビットワード
列データＤＭ（２０) と、付加ワードデータグループＤ
ＡＶとが分離されて取り出されるとともに、取り出され
た２０ビットワード列データＤＭ（２０) に、ワード伝
送速度を７４．２５ＭＢｐｓとするものから、ワード伝
送速度を６７．５ＭＢｐｓとするものへの速度変換が施
される。
複合２０ビットワード列データＤＺ（２０）が供給され
る速度変換・ワードデータ分離部６２においては、複合
２０ビットワード列データＤＺ（２０) から、ワード伝
送レートを７４．２５ＭＢｐｓとする２０ビットワード
列データＤＭ（２０) と、付加ワードデータグループＤ
ＡＶとが分離されて取り出されるとともに、取り出され
た２０ビットワード列データＤＭ（２０) に、ワード伝
送速度を７４．２５ＭＢｐｓとするものから、ワード伝
送速度を６７．５ＭＢｐｓとするものへの速度変換が施
される。
【０１２７】速度変換・ワードデータ分離部６２から得
られる、ワード伝送速度を６７．５ＭＢｐｓとする２０
ビットワード列データＤＭ（２０) は、１０Ｂ／８Ｂ変
換・８ビットワード列データ形成部６４に供給される。
１０Ｂ／８Ｂ変換・８ビットワード列データ形成部６４
においては、２０ビットワード列データＤＭ（２０）
に、それにおける１０ビットずつを区分して、区分され
た１０ビットの夫々を８ビットのデータに順次変換して
いく１０Ｂ／８Ｂ変換処理を施すとともに、１０Ｂ／８
Ｂ変換処理により順次得られる８ビットのデータに基づ
いて、ワード伝送レートを１３５ＭＢｐｓとする８ビッ
トワード列データＤＭ（８）を形成する。
られる、ワード伝送速度を６７．５ＭＢｐｓとする２０
ビットワード列データＤＭ（２０) は、１０Ｂ／８Ｂ変
換・８ビットワード列データ形成部６４に供給される。
１０Ｂ／８Ｂ変換・８ビットワード列データ形成部６４
においては、２０ビットワード列データＤＭ（２０）
に、それにおける１０ビットずつを区分して、区分され
た１０ビットの夫々を８ビットのデータに順次変換して
いく１０Ｂ／８Ｂ変換処理を施すとともに、１０Ｂ／８
Ｂ変換処理により順次得られる８ビットのデータに基づ
いて、ワード伝送レートを１３５ＭＢｐｓとする８ビッ
トワード列データＤＭ（８）を形成する。
【０１２８】１０Ｂ／８Ｂ変換・８ビットワード列デー
タ形成部６４から得られるワード伝送レートを１３５Ｍ
Ｂｐｓとする８ビットワード列データＤＭ（８）は、シ
リアルデータ復元部６３に供給される。シリアルデータ
復元部６３においては、１０Ｂ／８Ｂ変換・８ビットワ
ード列データ形成部６４からの８ビットワード列データ
ＤＭ（８）が、スイッチ６５における可動接点６５ａに
供給される。スイッチ６５には、制御信号形成部６６か
らの制御信号ＣＤＦも供給される。
タ形成部６４から得られるワード伝送レートを１３５Ｍ
Ｂｐｓとする８ビットワード列データＤＭ（８）は、シ
リアルデータ復元部６３に供給される。シリアルデータ
復元部６３においては、１０Ｂ／８Ｂ変換・８ビットワ
ード列データ形成部６４からの８ビットワード列データ
ＤＭ（８）が、スイッチ６５における可動接点６５ａに
供給される。スイッチ６５には、制御信号形成部６６か
らの制御信号ＣＤＦも供給される。
【０１２９】制御信号形成部６６には、Ｓ／Ｐ変換・同
期データ検出部６１から得られる同期データ検出出力信
号ＳＤＤ，周波数を２７０ＭＨｚとするクロックパルス
信号ＣＡが供給される。そして、制御信号形成部６６か
ら得られる制御信号ＣＤＦは、例えば、同期データ検出
出力信号ＳＤＤに応じて基準が設定された、例えば、１
ｍｓとされる所定の時間区分に同期したものとされる。
期データ検出部６１から得られる同期データ検出出力信
号ＳＤＤ，周波数を２７０ＭＨｚとするクロックパルス
信号ＣＡが供給される。そして、制御信号形成部６６か
ら得られる制御信号ＣＤＦは、例えば、同期データ検出
出力信号ＳＤＤに応じて基準が設定された、例えば、１
ｍｓとされる所定の時間区分に同期したものとされる。
【０１３０】スイッチ６５は、制御信号形成部６６から
の制御信号ＣＤＦに応じて、可動接点６５ａを、所定の
時間区分毎に、選択接点６５ｂと選択接点６５ｃとに交
互に接続する動作を行う。スイッチ６５の選択接点６５
ｂには、メモリ部７０Ａ，７１Ａ，７２Ａ及び７３Ａが
接続され、また、スイッチ６５の選択接点６５ｃには、
メモリ部７０Ｂ，７１Ｂ，７２Ｂ及び７３Ｂが接続され
ている。
の制御信号ＣＤＦに応じて、可動接点６５ａを、所定の
時間区分毎に、選択接点６５ｂと選択接点６５ｃとに交
互に接続する動作を行う。スイッチ６５の選択接点６５
ｂには、メモリ部７０Ａ，７１Ａ，７２Ａ及び７３Ａが
接続され、また、スイッチ６５の選択接点６５ｃには、
メモリ部７０Ｂ，７１Ｂ，７２Ｂ及び７３Ｂが接続され
ている。
【０１３１】それにより、スイッチ６５は、制御信号Ｃ
ＤＦに応じて、１０Ｂ／８Ｂ変換・８ビットワード列デ
ータ形成部６４からの８ビットワード列データＤＭ
（８）を、所定の時間区分に対応する部分ずつ、メモリ
部７０Ａ，７１Ａ，７２Ａ及び７３Ａの夫々、及び、メ
モリ部７０Ｂ，７１Ｂ，７２Ｂ及び７３Ｂの夫々に順次
交互に供給する。
ＤＦに応じて、１０Ｂ／８Ｂ変換・８ビットワード列デ
ータ形成部６４からの８ビットワード列データＤＭ
（８）を、所定の時間区分に対応する部分ずつ、メモリ
部７０Ａ，７１Ａ，７２Ａ及び７３Ａの夫々、及び、メ
モリ部７０Ｂ，７１Ｂ，７２Ｂ及び７３Ｂの夫々に順次
交互に供給する。
【０１３２】メモリ部７０Ａ〜７３Ａには、制御信号形
成部６６からの書込制御信号ＱＷ１Ｏ，ＱＷ２Ｏ，ＱＷ
３Ｏ及びＱＷ４Ｏが夫々供給され、また、メモリ部７０
Ｂ〜７３Ｂの夫々には、制御信号形成部６６からの書込
制御信号ＱＷ１Ｅ，ＱＷ２Ｅ，ＱＷ３Ｅ及びＱＷ４Ｅが
夫々供給される。制御信号形成部６６から得られる書込
制御信号ＱＷ１Ｏ〜ＱＷ４Ｏ及びＱＷ１Ｅ〜ＱＷ４Ｅの
夫々は、クロックパルス信号ＣＡに基づいて形成され
て、周波数を２７０ＭＨｚ／２＝１３５ＭＨｚとするも
のとされ、また、その制御信号形成部６６からの送出タ
イミングが、同期データ検出出力信号ＳＤＤに応じて、
さらには、１０Ｂ／８Ｂ変換・８ビットワード列データ
形成部６４からの８ビットワード列データＤＭ（８）に
おける、各ライン期間部分のデータ合成態様に対応して
予め設定されたタイミングに応じて制御される。
成部６６からの書込制御信号ＱＷ１Ｏ，ＱＷ２Ｏ，ＱＷ
３Ｏ及びＱＷ４Ｏが夫々供給され、また、メモリ部７０
Ｂ〜７３Ｂの夫々には、制御信号形成部６６からの書込
制御信号ＱＷ１Ｅ，ＱＷ２Ｅ，ＱＷ３Ｅ及びＱＷ４Ｅが
夫々供給される。制御信号形成部６６から得られる書込
制御信号ＱＷ１Ｏ〜ＱＷ４Ｏ及びＱＷ１Ｅ〜ＱＷ４Ｅの
夫々は、クロックパルス信号ＣＡに基づいて形成され
て、周波数を２７０ＭＨｚ／２＝１３５ＭＨｚとするも
のとされ、また、その制御信号形成部６６からの送出タ
イミングが、同期データ検出出力信号ＳＤＤに応じて、
さらには、１０Ｂ／８Ｂ変換・８ビットワード列データ
形成部６４からの８ビットワード列データＤＭ（８）に
おける、各ライン期間部分のデータ合成態様に対応して
予め設定されたタイミングに応じて制御される。
【０１３３】斯かる際、メモリ部７０Ａ〜７３Ａの夫々
における書込みと、メモリ部７０Ｂ〜７３Ｂの夫々にお
ける書込みとは、制御信号ＣＤＦが同期する所定の時間
区分毎に交互に行われる。そして、各所定の時間区分に
対応する期間に、制御信号形成部６６からの書込制御信
号ＱＷ１Ｏ〜ＱＷ４Ｏの夫々の送出タイミングに応じ
て、８ビットワード列データＤＭ（８）の所定の時間区
分に対応する第１の部分を構成する８ビットワード列デ
ータＤ１Ｏ（８），Ｄ２Ｏ（８），Ｄ３Ｏ（８）及びＤ
４Ｏ（８）が、夫々、メモリ部７０Ａ，７１Ａ，７２Ａ
及び７３Ａに纏められて書き込まれる。また、次の所定
の時間区分に対応する期間に、制御信号形成部６６から
の書込制御信号ＱＷ１Ｅ〜ＱＷ４Ｅの夫々の送出タイミ
ングに応じて、８ビットワード列データＤＭ（８）の所
定の時間区分に対応する第２の部分を構成する８ビット
ワード列データＤ１Ｅ（８），Ｄ２Ｅ（８），Ｄ３Ｅ
（８）及びＤ４Ｅ（８）が、夫々、メモリ部７０Ｂ，７
１Ｂ，７２Ｂ及び７３Ｂに纏められて書き込まれる。
における書込みと、メモリ部７０Ｂ〜７３Ｂの夫々にお
ける書込みとは、制御信号ＣＤＦが同期する所定の時間
区分毎に交互に行われる。そして、各所定の時間区分に
対応する期間に、制御信号形成部６６からの書込制御信
号ＱＷ１Ｏ〜ＱＷ４Ｏの夫々の送出タイミングに応じ
て、８ビットワード列データＤＭ（８）の所定の時間区
分に対応する第１の部分を構成する８ビットワード列デ
ータＤ１Ｏ（８），Ｄ２Ｏ（８），Ｄ３Ｏ（８）及びＤ
４Ｏ（８）が、夫々、メモリ部７０Ａ，７１Ａ，７２Ａ
及び７３Ａに纏められて書き込まれる。また、次の所定
の時間区分に対応する期間に、制御信号形成部６６から
の書込制御信号ＱＷ１Ｅ〜ＱＷ４Ｅの夫々の送出タイミ
ングに応じて、８ビットワード列データＤＭ（８）の所
定の時間区分に対応する第２の部分を構成する８ビット
ワード列データＤ１Ｅ（８），Ｄ２Ｅ（８），Ｄ３Ｅ
（８）及びＤ４Ｅ（８）が、夫々、メモリ部７０Ｂ，７
１Ｂ，７２Ｂ及び７３Ｂに纏められて書き込まれる。
【０１３４】さらに、メモリ部７０Ａ〜７３Ａの夫々に
は、制御信号形成部６６からの読出制御信号ＱＲＯが供
給され、また、メモリ部７０Ｂ〜７３Ｂの夫々には、制
御信号形成部６６からの読出制御信号ＱＲＥが供給され
る。読出制御信号ＱＲＯは、クロックパルス信号ＣＡに
基づき、周波数を２７０ＭＨｚとするものとして形成さ
れ、同期データ検出出力信号ＳＤＤに応じて、１０Ｂ／
８Ｂ変換・８ビットワード列データ形成部６４からの８
ビットワード列データＤＭ（８）における所定の時間区
分に対応する第１の部分に同期して制御信号形成部６６
から送出され、また、読出制御信号ＱＲＥは、クロック
パルス信号ＣＡに基づき、周波数を２７０ＭＨｚとする
ものとして形成され、同期データ検出出力信号ＳＤＤに
応じて、１０Ｂ／８Ｂ変換・８ビットワード列データ形
成部６４からの８ビットワード列データＤＭ（８）にお
ける所定の時間区分に対応する第２の部分に同期して制
御信号形成部６６から送出される。
は、制御信号形成部６６からの読出制御信号ＱＲＯが供
給され、また、メモリ部７０Ｂ〜７３Ｂの夫々には、制
御信号形成部６６からの読出制御信号ＱＲＥが供給され
る。読出制御信号ＱＲＯは、クロックパルス信号ＣＡに
基づき、周波数を２７０ＭＨｚとするものとして形成さ
れ、同期データ検出出力信号ＳＤＤに応じて、１０Ｂ／
８Ｂ変換・８ビットワード列データ形成部６４からの８
ビットワード列データＤＭ（８）における所定の時間区
分に対応する第１の部分に同期して制御信号形成部６６
から送出され、また、読出制御信号ＱＲＥは、クロック
パルス信号ＣＡに基づき、周波数を２７０ＭＨｚとする
ものとして形成され、同期データ検出出力信号ＳＤＤに
応じて、１０Ｂ／８Ｂ変換・８ビットワード列データ形
成部６４からの８ビットワード列データＤＭ（８）にお
ける所定の時間区分に対応する第２の部分に同期して制
御信号形成部６６から送出される。
【０１３５】それにより、一つ置きの所定の時間区分に
おいて、メモリ部７０Ａ〜７３Ａに夫々書き込まれた８
ビットワード列データＤ１Ｏ（８）〜Ｄ４Ｏ（８）が、
次の所定の時間区分に、読出制御信号ＱＲＯに従って、
メモリ部７０Ａ〜７３Ａから夫々読み出される。その
際、メモリ部７０Ａ〜７３Ａに夫々書き込まれた８ビッ
トワード列データＤ１Ｏ（８）〜Ｄ４Ｏ（８）の各々
は、ビット伝送レートを読出制御信号ＱＲＯの周波数２
７０ＭＨｚに応じた２７０Ｍｂｐｓとする、シリアルデ
ータを形成するものとされて読み出され、メモリ部７０
Ａ〜７３Ａから、夫々、８ビットワード列データＤ１Ｏ
（８）〜Ｄ４Ｏ（８）に基づく、ビット伝送レートを２
７０Ｍｂｐｓとするシリアルデータとされた読出出力Ｓ
１Ｏ，Ｓ２Ｏ，Ｓ３Ｏ及びＳ４Ｏが得られる。
おいて、メモリ部７０Ａ〜７３Ａに夫々書き込まれた８
ビットワード列データＤ１Ｏ（８）〜Ｄ４Ｏ（８）が、
次の所定の時間区分に、読出制御信号ＱＲＯに従って、
メモリ部７０Ａ〜７３Ａから夫々読み出される。その
際、メモリ部７０Ａ〜７３Ａに夫々書き込まれた８ビッ
トワード列データＤ１Ｏ（８）〜Ｄ４Ｏ（８）の各々
は、ビット伝送レートを読出制御信号ＱＲＯの周波数２
７０ＭＨｚに応じた２７０Ｍｂｐｓとする、シリアルデ
ータを形成するものとされて読み出され、メモリ部７０
Ａ〜７３Ａから、夫々、８ビットワード列データＤ１Ｏ
（８）〜Ｄ４Ｏ（８）に基づく、ビット伝送レートを２
７０Ｍｂｐｓとするシリアルデータとされた読出出力Ｓ
１Ｏ，Ｓ２Ｏ，Ｓ３Ｏ及びＳ４Ｏが得られる。
【０１３６】また、他の一つ置きの所定の時間区分にお
いて、メモリ部７０Ｂ〜７３Ｂに夫々書き込まれた８ビ
ットワード列データＤ１Ｅ（８）〜Ｄ４Ｅ（８）が、次
の所定の時間区分に、読出制御信号ＱＲＥに従って、メ
モリ部７０Ｂ〜７３Ｂから夫々読み出される。その際、
メモリ部７０Ｂ〜７３Ｂから夫々読み出される８ビット
ワード列データＤ１Ｅ（８）〜Ｄ４Ｅ（８）の各々は、
ビット伝送レートを読出制御信号ＱＲＥの周波数２７０
ＭＨｚに応じた２７０Ｍｂｐｓとする、シリアルデータ
を形成するものとされ、メモリ部７０Ｂ〜７３Ｂから、
夫々、８ビットワード列データＤ１Ｅ（８）〜Ｄ４Ｅ
（８）に基づくシリアルデータとされた読出出力Ｓ１
Ｅ，Ｓ２Ｅ，Ｓ３Ｅ及びＳ４Ｅが得られる。
いて、メモリ部７０Ｂ〜７３Ｂに夫々書き込まれた８ビ
ットワード列データＤ１Ｅ（８）〜Ｄ４Ｅ（８）が、次
の所定の時間区分に、読出制御信号ＱＲＥに従って、メ
モリ部７０Ｂ〜７３Ｂから夫々読み出される。その際、
メモリ部７０Ｂ〜７３Ｂから夫々読み出される８ビット
ワード列データＤ１Ｅ（８）〜Ｄ４Ｅ（８）の各々は、
ビット伝送レートを読出制御信号ＱＲＥの周波数２７０
ＭＨｚに応じた２７０Ｍｂｐｓとする、シリアルデータ
を形成するものとされ、メモリ部７０Ｂ〜７３Ｂから、
夫々、８ビットワード列データＤ１Ｅ（８）〜Ｄ４Ｅ
（８）に基づくシリアルデータとされた読出出力Ｓ１
Ｅ，Ｓ２Ｅ，Ｓ３Ｅ及びＳ４Ｅが得られる。
【０１３７】メモリ部７０Ａから得られる読出出力Ｓ１
Ｏとメモリ部７０Ｂから得られる読出出力Ｓ１Ｅとがス
イッチ７５に、メモリ部７１Ａから得られる読出出力Ｓ
２Ｏとメモリ部７１Ｂから得られる読出出力Ｓ２Ｅとが
スイッチ７６に、メモリ部７２Ａから得られる読出出力
Ｓ３Ｏとメモリ部７２Ｂから得られる読出出力Ｓ３Ｅと
がスイッチ７７に、そして、メモリ部７３Ａから得られ
る読出出力Ｓ４Ｏとメモリ部７３Ｂから得られる読出出
力Ｓ４Ｅとがスイッチ７８に、夫々供給される。
Ｏとメモリ部７０Ｂから得られる読出出力Ｓ１Ｅとがス
イッチ７５に、メモリ部７１Ａから得られる読出出力Ｓ
２Ｏとメモリ部７１Ｂから得られる読出出力Ｓ２Ｅとが
スイッチ７６に、メモリ部７２Ａから得られる読出出力
Ｓ３Ｏとメモリ部７２Ｂから得られる読出出力Ｓ３Ｅと
がスイッチ７７に、そして、メモリ部７３Ａから得られ
る読出出力Ｓ４Ｏとメモリ部７３Ｂから得られる読出出
力Ｓ４Ｅとがスイッチ７８に、夫々供給される。
【０１３８】スイッチ７５〜７８の夫々には、制御信号
形成部６６からの制御信号ＣＳＦも供給される。制御信
号ＣＳＦは、同期データ検出出力信号ＳＤＤに応じて基
準が設定された、例えば、１ｍｓとされる所定の時間区
分に同期したものとされる。
形成部６６からの制御信号ＣＳＦも供給される。制御信
号ＣＳＦは、同期データ検出出力信号ＳＤＤに応じて基
準が設定された、例えば、１ｍｓとされる所定の時間区
分に同期したものとされる。
【０１３９】スイッチ７５は、制御信号ＣＳＦに従っ
て、読出出力Ｓ１Ｏと読出出力Ｓ１Ｅとを交互に取り出
し、一連のシリアルディジタル信号である、ビット伝送
レートを２７０Ｍｂｐｓとするシリアル化されたＳＤＴ
Ｉ信号ＤＴＩＳ１を再生する。同様に、スイッチ７６
が、制御信号ＣＳＦに従って、読出出力Ｓ２Ｏと読出出
力Ｓ２Ｅとを交互に取り出し、一連のシリアルディジタ
ル信号である、ビット伝送レートを２７０Ｍｂｐｓとす
るシリアル化されたＳＤＴＩ信号ＤＴＩＳ２を再生し、
スイッチ７７が、制御信号ＣＳＦに従って、読出出力Ｓ
３Ｏと読出出力Ｓ３Ｅとを交互に取り出し、一連のシリ
アルディジタル信号である、ビット伝送レートを２７０
Ｍｂｐｓとするシリアル化されたＳＤＴＩ信号ＤＴＩＳ
３を再生し、さらに、スイッチ７８が、制御信号ＣＳＦ
に従って、読出出力Ｓ４Ｏと読出出力Ｓ４Ｅとを交互に
取り出し、一連のシリアルディジタル信号である、ビッ
ト伝送レートを２７０Ｍｂｐｓとするシリアル化された
ＳＤＴＩ信号ＤＴＩＳ４を再生する。
て、読出出力Ｓ１Ｏと読出出力Ｓ１Ｅとを交互に取り出
し、一連のシリアルディジタル信号である、ビット伝送
レートを２７０Ｍｂｐｓとするシリアル化されたＳＤＴ
Ｉ信号ＤＴＩＳ１を再生する。同様に、スイッチ７６
が、制御信号ＣＳＦに従って、読出出力Ｓ２Ｏと読出出
力Ｓ２Ｅとを交互に取り出し、一連のシリアルディジタ
ル信号である、ビット伝送レートを２７０Ｍｂｐｓとす
るシリアル化されたＳＤＴＩ信号ＤＴＩＳ２を再生し、
スイッチ７７が、制御信号ＣＳＦに従って、読出出力Ｓ
３Ｏと読出出力Ｓ３Ｅとを交互に取り出し、一連のシリ
アルディジタル信号である、ビット伝送レートを２７０
Ｍｂｐｓとするシリアル化されたＳＤＴＩ信号ＤＴＩＳ
３を再生し、さらに、スイッチ７８が、制御信号ＣＳＦ
に従って、読出出力Ｓ４Ｏと読出出力Ｓ４Ｅとを交互に
取り出し、一連のシリアルディジタル信号である、ビッ
ト伝送レートを２７０Ｍｂｐｓとするシリアル化された
ＳＤＴＩ信号ＤＴＩＳ４を再生する。
【０１４０】このようにして、スイッチ７５〜７８から
夫々得られる４チャンネルのシリアル化されたＳＤＴＩ
信号ＤＴＩＳ１〜ＤＴＩＳ４が、シリアルデータ復元部
６３から送出される。
夫々得られる４チャンネルのシリアル化されたＳＤＴＩ
信号ＤＴＩＳ１〜ＤＴＩＳ４が、シリアルデータ復元部
６３から送出される。
【０１４１】図２０は、本願の特許請求の範囲における
請求項４から請求項７までのいずれかに記載された発明
に係るデータ伝送方法の例に従って図１４に示されるデ
ータ伝送装置の例における送信信号形成部４２から送出
される、複合２０ビットワード列データＤＺ（２０）が
変換されて得られた、スクランブル処理が施された（も
しくは、スクランブル処理が施されていない）シリアル
データＤＺＳに基づく伝送信号ＳＺを受信するデータ受
信装置の例を示す。
請求項４から請求項７までのいずれかに記載された発明
に係るデータ伝送方法の例に従って図１４に示されるデ
ータ伝送装置の例における送信信号形成部４２から送出
される、複合２０ビットワード列データＤＺ（２０）が
変換されて得られた、スクランブル処理が施された（も
しくは、スクランブル処理が施されていない）シリアル
データＤＺＳに基づく伝送信号ＳＺを受信するデータ受
信装置の例を示す。
【０１４２】この図２０に示されるデータ受信装置の例
にあっては、例えば、同軸ケーブルが用いられて形成さ
れたデータ伝送路に適した電気信号、あるいは、オプテ
ィカル・ファイバーが用いられて形成されたデータ伝送
路に適した光信号とされる伝送信号ＳＺを受信する受信
部８０が備えられている。受信部８０は、伝送信号ＳＺ
を受信するとき、受信された伝送信号ＳＺに基づく、ス
クランブル処理が施された（もしくは、スクランブル処
理が施されていない）シリアルデータＤＺＳを再生し、
それをＳ／Ｐ変換・同期データ検出部８１に供給する。
にあっては、例えば、同軸ケーブルが用いられて形成さ
れたデータ伝送路に適した電気信号、あるいは、オプテ
ィカル・ファイバーが用いられて形成されたデータ伝送
路に適した光信号とされる伝送信号ＳＺを受信する受信
部８０が備えられている。受信部８０は、伝送信号ＳＺ
を受信するとき、受信された伝送信号ＳＺに基づく、ス
クランブル処理が施された（もしくは、スクランブル処
理が施されていない）シリアルデータＤＺＳを再生し、
それをＳ／Ｐ変換・同期データ検出部８１に供給する。
【０１４３】Ｓ／Ｐ変換・同期データ検出部８１にあっ
ては、スクランブル処理が施されたシリアルデータＤＺ
Ｓに、式：Ｘ＋１を乗じ、さらに、９次の原始多項式：
Ｘ9＋Ｘ4 ＋１を乗じることによる、スクランブル処理
が施されたシリアルデータＤＺＳに対するデスクランブ
ル処理を行い、スクランブル処理前のシリアルデータを
得る（もしくは、スクランブル処理が施されていないシ
リアルデータＤＺＳをそのまま取り込む）。
ては、スクランブル処理が施されたシリアルデータＤＺ
Ｓに、式：Ｘ＋１を乗じ、さらに、９次の原始多項式：
Ｘ9＋Ｘ4 ＋１を乗じることによる、スクランブル処理
が施されたシリアルデータＤＺＳに対するデスクランブ
ル処理を行い、スクランブル処理前のシリアルデータを
得る（もしくは、スクランブル処理が施されていないシ
リアルデータＤＺＳをそのまま取り込む）。
【０１４４】さらに、Ｓ／Ｐ変換・同期データ検出部８
１にあっては、スクランブル処理が施されたシリアルデ
ータＤＺＳにデスクランブル処理が施されて得られるシ
リアルデータ（もしくは、スクランブル処理が施されて
いないシリアルデータＤＺＳ）にＳ／Ｐ変換を施して、
例えば、ワード伝送レートを７４．２５ＭＢｐｓとする
パラレルデータである複合２０ビットワード列データＤ
Ｚ（２０）を形成する。そして、Ｓ／Ｐ変換・同期デー
タ検出部８１から得られる複合２０ビットワード列デー
タＤＺ（２０）は、速度変換・ワードデータ分離部８２
に供給される。
１にあっては、スクランブル処理が施されたシリアルデ
ータＤＺＳにデスクランブル処理が施されて得られるシ
リアルデータ（もしくは、スクランブル処理が施されて
いないシリアルデータＤＺＳ）にＳ／Ｐ変換を施して、
例えば、ワード伝送レートを７４．２５ＭＢｐｓとする
パラレルデータである複合２０ビットワード列データＤ
Ｚ（２０）を形成する。そして、Ｓ／Ｐ変換・同期デー
タ検出部８１から得られる複合２０ビットワード列デー
タＤＺ（２０）は、速度変換・ワードデータ分離部８２
に供給される。
【０１４５】また、Ｓ／Ｐ変換・同期データ検出部８１
においては、複合２０ビットワード列データＤＺ（２
０）における付加ワードデータグループＤＡＶ中の、２
０ビットワード同期データである連続する３個の２０ビ
ットワードデータ３ＦＦ：３ＦＦｈ，０００：０００ｈ
及び０００：０００ｈを検出して、同期データ検出出力
信号ＳＤＤを送出する。この同期データ検出出力信号Ｓ
ＤＤは、例えば、Ｓ／Ｐ変換・同期データ検出部８１に
おいて検出される、複合２０ビットワード列データＤＺ
（２０）における付加ワードデータグループＤＡＶ中の
連続する３個の２０ビットワードデータ３ＦＦ：３ＦＦ
ｈ，０００：０００ｈ及び０００：０００ｈのうちの最
後のものに対応して得られる。
においては、複合２０ビットワード列データＤＺ（２
０）における付加ワードデータグループＤＡＶ中の、２
０ビットワード同期データである連続する３個の２０ビ
ットワードデータ３ＦＦ：３ＦＦｈ，０００：０００ｈ
及び０００：０００ｈを検出して、同期データ検出出力
信号ＳＤＤを送出する。この同期データ検出出力信号Ｓ
ＤＤは、例えば、Ｓ／Ｐ変換・同期データ検出部８１に
おいて検出される、複合２０ビットワード列データＤＺ
（２０）における付加ワードデータグループＤＡＶ中の
連続する３個の２０ビットワードデータ３ＦＦ：３ＦＦ
ｈ，０００：０００ｈ及び０００：０００ｈのうちの最
後のものに対応して得られる。
【０１４６】このようにして、Ｓ／Ｐ変換・同期データ
検出部８１から得られる同期データ検出出力信号ＳＤＤ
は、シリアルデータ復元部６３’に供給される。シリア
ルデータ復元部６３’には、Ｓ／Ｐ変換・同期データ検
出部８１から得られる同期データ検出出力信号ＳＤＤに
加えて周波数を２７０ＭＨｚとするクロックパルス信号
ＣＡも供給される。
検出部８１から得られる同期データ検出出力信号ＳＤＤ
は、シリアルデータ復元部６３’に供給される。シリア
ルデータ復元部６３’には、Ｓ／Ｐ変換・同期データ検
出部８１から得られる同期データ検出出力信号ＳＤＤに
加えて周波数を２７０ＭＨｚとするクロックパルス信号
ＣＡも供給される。
【０１４７】Ｓ／Ｐ変換・同期データ検出部８１からの
複合２０ビットワード列データＤＺ（２０）が供給され
る速度変換・ワードデータ分離部８２においては、複合
２０ビットワード列データＤＺ（２０) から、ワード伝
送レートを７４．２５ＭＢｐｓとする２０ビットワード
列データＤＭ（２０) と、付加ワードデータグループＤ
ＡＶとが分離されて取り出されるとともに、取り出され
た２０ビットワード列データＤＭ（２０) に、ワード伝
送速度を７４．２５ＭＢｐｓとするものから、ワード伝
送速度を６７．５ＭＢｐｓとするものへの速度変換が施
される。
複合２０ビットワード列データＤＺ（２０）が供給され
る速度変換・ワードデータ分離部８２においては、複合
２０ビットワード列データＤＺ（２０) から、ワード伝
送レートを７４．２５ＭＢｐｓとする２０ビットワード
列データＤＭ（２０) と、付加ワードデータグループＤ
ＡＶとが分離されて取り出されるとともに、取り出され
た２０ビットワード列データＤＭ（２０) に、ワード伝
送速度を７４．２５ＭＢｐｓとするものから、ワード伝
送速度を６７．５ＭＢｐｓとするものへの速度変換が施
される。
【０１４８】速度変換・ワードデータ分離部８２から得
られる、ワード伝送速度を６７．５ＭＢｐｓとする２０
ビットワード列データＤＭ（２０) は、１０Ｂ／８Ｂ変
換・８ビットワード列データ形成部８３に供給される。
１０Ｂ／８Ｂ変換・８ビットワード列データ形成部８３
においては、２０ビットワード列データＤＭ（２０）
に、それにおける１０ビットずつを区分して、区分され
た１０ビットの夫々を８ビットのデータに順次変換して
いく１０Ｂ／８Ｂ変換処理を施すとともに、１０Ｂ／８
Ｂ変換処理により順次得られる８ビットのデータに基づ
いて、ワード伝送レートを１３５ＭＢｐｓとする８ビッ
トワード列データＤＭ（８）を形成する。１０Ｂ／８Ｂ
変換・８ビットワード列データ形成部８３から得られる
ワード伝送レートを１３５ＭＢｐｓとする８ビットワー
ド列データＤＭ（８）は、シリアルデータ復元部６３’
に供給される。
られる、ワード伝送速度を６７．５ＭＢｐｓとする２０
ビットワード列データＤＭ（２０) は、１０Ｂ／８Ｂ変
換・８ビットワード列データ形成部８３に供給される。
１０Ｂ／８Ｂ変換・８ビットワード列データ形成部８３
においては、２０ビットワード列データＤＭ（２０）
に、それにおける１０ビットずつを区分して、区分され
た１０ビットの夫々を８ビットのデータに順次変換して
いく１０Ｂ／８Ｂ変換処理を施すとともに、１０Ｂ／８
Ｂ変換処理により順次得られる８ビットのデータに基づ
いて、ワード伝送レートを１３５ＭＢｐｓとする８ビッ
トワード列データＤＭ（８）を形成する。１０Ｂ／８Ｂ
変換・８ビットワード列データ形成部８３から得られる
ワード伝送レートを１３５ＭＢｐｓとする８ビットワー
ド列データＤＭ（８）は、シリアルデータ復元部６３’
に供給される。
【０１４９】シリアルデータ復元部６３’は、図示が省
略されているが、図１７に示されるシリアルデータ復元
部６３と同様に構成される。そして、シリアルデータ復
元部６３’にあっては、１０Ｂ／８Ｂ変換・８ビットワ
ード列データ形成部８３から得られる８ビットワード列
データＤＭ（８）に対して、重複説明を省略するが、図
１７に示されるシリアルデータ復元部６３が１０Ｂ／８
Ｂ変換・８ビットワード列データ形成部６４から得られ
る８ビットワード列データＤＭ（８）に対して施す処理
と同様な処理を施し、８ビットワード列データＤＭ
（８）に基づく、各々がビット伝送レートを２７０Ｍｂ
ｐｓとする４チャンネルのシリアル化されたＳＤＴＩ信
号ＤＴＩＳ１’〜ＤＴＩＳ４’を得る。このようにし
て、シリアルデータ復元部６３’から得られる４チャン
ネルのシリアル化されたＳＤＴＩ信号ＤＴＩＳ１’〜Ｄ
ＴＩＳ４’は、Ｓ／Ｐ変換部８４，８５，８６及び８７
に夫々供給される。
略されているが、図１７に示されるシリアルデータ復元
部６３と同様に構成される。そして、シリアルデータ復
元部６３’にあっては、１０Ｂ／８Ｂ変換・８ビットワ
ード列データ形成部８３から得られる８ビットワード列
データＤＭ（８）に対して、重複説明を省略するが、図
１７に示されるシリアルデータ復元部６３が１０Ｂ／８
Ｂ変換・８ビットワード列データ形成部６４から得られ
る８ビットワード列データＤＭ（８）に対して施す処理
と同様な処理を施し、８ビットワード列データＤＭ
（８）に基づく、各々がビット伝送レートを２７０Ｍｂ
ｐｓとする４チャンネルのシリアル化されたＳＤＴＩ信
号ＤＴＩＳ１’〜ＤＴＩＳ４’を得る。このようにし
て、シリアルデータ復元部６３’から得られる４チャン
ネルのシリアル化されたＳＤＴＩ信号ＤＴＩＳ１’〜Ｄ
ＴＩＳ４’は、Ｓ／Ｐ変換部８４，８５，８６及び８７
に夫々供給される。
【０１５０】Ｓ／Ｐ変換部８４にあっては、シリアル化
されたＳＤＴＩ信号ＤＴＩＳ１’に、式：Ｘ＋１を乗じ
るとともにその演算結果である積にさらに９次の原始多
項式：Ｘ9 ＋Ｘ4 ＋１を乗じることによるデスクランブ
ル処理を施し（もしくは、デスクランブル処理を施すこ
となく）、デスクランブル処理が施されたシリアル化さ
れたＳＤＴＩ信号ＤＴＩＳ１’に（もしくは、シリアル
化されたＳＤＴＩ信号ＤＴＩＳ１’に直接に）Ｓ／Ｐ変
換を施して、シリアル化されたＳＤＴＩ信号ＤＴＩＳ
１’に基づく１０ビット量子化ディジタル信号である、
ワード伝送レートを２７ＭＢｐｓとするＳＤＴＩ信号Ｄ
ＴＩＰ１を再生する。
されたＳＤＴＩ信号ＤＴＩＳ１’に、式：Ｘ＋１を乗じ
るとともにその演算結果である積にさらに９次の原始多
項式：Ｘ9 ＋Ｘ4 ＋１を乗じることによるデスクランブ
ル処理を施し（もしくは、デスクランブル処理を施すこ
となく）、デスクランブル処理が施されたシリアル化さ
れたＳＤＴＩ信号ＤＴＩＳ１’に（もしくは、シリアル
化されたＳＤＴＩ信号ＤＴＩＳ１’に直接に）Ｓ／Ｐ変
換を施して、シリアル化されたＳＤＴＩ信号ＤＴＩＳ
１’に基づく１０ビット量子化ディジタル信号である、
ワード伝送レートを２７ＭＢｐｓとするＳＤＴＩ信号Ｄ
ＴＩＰ１を再生する。
【０１５１】同様に、Ｓ／Ｐ変換部８５にあっては、シ
リアル化されたＳＤＴＩ信号ＤＴＩＳ２’に、式：Ｘ＋
１を乗じるとともにその演算結果である積にさらに９次
の原始多項式：Ｘ9 ＋Ｘ4 ＋１を乗じることによるデス
クランブル処理を施し（もしくは、デスクランブル処理
を施すことなく）、デスクランブル処理が施されたシリ
アル化されたＳＤＴＩ信号ＤＴＩＳ２’に（もしくは、
シリアル化されたＳＤＴＩ信号ＤＴＩＳ２’に直接に）
Ｓ／Ｐ変換を施して、シリアル化されたＳＤＴＩ信号Ｄ
ＴＩＳ２’に基づく１０ビット量子化ディジタル信号で
ある、ワード伝送レートを２７ＭＢｐｓとするＳＤＴＩ
信号ＤＴＩＰ２を再生し、Ｓ／Ｐ変換部８６にあって
は、シリアル化されたＳＤＴＩ信号ＤＴＩＳ３’に、
式：Ｘ＋１を乗じるとともにその演算結果である積にさ
らに９次の原始多項式：Ｘ9 ＋Ｘ4 ＋１を乗じることに
よるデスクランブル処理を施し（もしくは、デスクラン
ブル処理を施すことなく）、デスクランブル処理が施さ
れたシリアル化されたＳＤＴＩ信号ＤＴＩＳ３’に（も
しくは、シリアル化されたＳＤＴＩ信号ＤＴＩＳ３’に
直接に）Ｓ／Ｐ変換を施して、シリアル化されたＳＤＴ
Ｉ信号ＤＴＩＳ３’に基づく１０ビット量子化ディジタ
ル信号である、ワード伝送レートを２７ＭＢｐｓとする
ＳＤＴＩ信号ＤＴＩＰ３を再生し、さらに、Ｓ／Ｐ変換
部８７にあっては、シリアル化されたＳＤＴＩ信号ＤＴ
ＩＳ４’に、式：Ｘ＋１を乗じるとともにその演算結果
である積にさらに９次の原始多項式：Ｘ9 ＋Ｘ4 ＋１を
乗じることによるデスクランブル処理を施し（もしく
は、デスクランブル処理を施すことなく）、デスクラン
ブル処理が施されたシリアル化されたＳＤＴＩ信号ＤＴ
ＩＳ４’に（もしくは、シリアル化されたＳＤＴＩ信号
ＤＴＩＳ４’に直接に）Ｓ／Ｐ変換を施して、シリアル
化されたＳＤＴＩ信号ＤＴＩＳ４’に基づく１０ビット
量子化ディジタル信号である、ワード伝送レートを２７
ＭＢｐｓとするＳＤＴＩ信号ＤＴＩＰ４を再生する。
リアル化されたＳＤＴＩ信号ＤＴＩＳ２’に、式：Ｘ＋
１を乗じるとともにその演算結果である積にさらに９次
の原始多項式：Ｘ9 ＋Ｘ4 ＋１を乗じることによるデス
クランブル処理を施し（もしくは、デスクランブル処理
を施すことなく）、デスクランブル処理が施されたシリ
アル化されたＳＤＴＩ信号ＤＴＩＳ２’に（もしくは、
シリアル化されたＳＤＴＩ信号ＤＴＩＳ２’に直接に）
Ｓ／Ｐ変換を施して、シリアル化されたＳＤＴＩ信号Ｄ
ＴＩＳ２’に基づく１０ビット量子化ディジタル信号で
ある、ワード伝送レートを２７ＭＢｐｓとするＳＤＴＩ
信号ＤＴＩＰ２を再生し、Ｓ／Ｐ変換部８６にあって
は、シリアル化されたＳＤＴＩ信号ＤＴＩＳ３’に、
式：Ｘ＋１を乗じるとともにその演算結果である積にさ
らに９次の原始多項式：Ｘ9 ＋Ｘ4 ＋１を乗じることに
よるデスクランブル処理を施し（もしくは、デスクラン
ブル処理を施すことなく）、デスクランブル処理が施さ
れたシリアル化されたＳＤＴＩ信号ＤＴＩＳ３’に（も
しくは、シリアル化されたＳＤＴＩ信号ＤＴＩＳ３’に
直接に）Ｓ／Ｐ変換を施して、シリアル化されたＳＤＴ
Ｉ信号ＤＴＩＳ３’に基づく１０ビット量子化ディジタ
ル信号である、ワード伝送レートを２７ＭＢｐｓとする
ＳＤＴＩ信号ＤＴＩＰ３を再生し、さらに、Ｓ／Ｐ変換
部８７にあっては、シリアル化されたＳＤＴＩ信号ＤＴ
ＩＳ４’に、式：Ｘ＋１を乗じるとともにその演算結果
である積にさらに９次の原始多項式：Ｘ9 ＋Ｘ4 ＋１を
乗じることによるデスクランブル処理を施し（もしく
は、デスクランブル処理を施すことなく）、デスクラン
ブル処理が施されたシリアル化されたＳＤＴＩ信号ＤＴ
ＩＳ４’に（もしくは、シリアル化されたＳＤＴＩ信号
ＤＴＩＳ４’に直接に）Ｓ／Ｐ変換を施して、シリアル
化されたＳＤＴＩ信号ＤＴＩＳ４’に基づく１０ビット
量子化ディジタル信号である、ワード伝送レートを２７
ＭＢｐｓとするＳＤＴＩ信号ＤＴＩＰ４を再生する。
【０１５２】その結果、Ｓ／Ｐ変換部８４〜８７から、
再生された４チャンネルのワード伝送レートを２７ＭＢ
ｐｓとするＳＤＴＩ信号ＤＴＩＰ１〜ＤＴＩＰ４が得ら
れる。
再生された４チャンネルのワード伝送レートを２７ＭＢ
ｐｓとするＳＤＴＩ信号ＤＴＩＰ１〜ＤＴＩＰ４が得ら
れる。
【０１５３】図２１は、本願の特許請求の範囲における
請求項４から請求項７までのいずれかに記載された発明
に係るデータ伝送方法の例に従って図１５に示されるデ
ータ伝送装置の例における送信信号形成部４４から送出
される、複合２０ビットワード列データＤＺ（２０）が
変換されて得られた、スクランブル処理が施された（も
しくは、スクランブル処理が施されていない）シリアル
データＤＺＳに基づく伝送信号ＳＺを受信するデータ受
信装置の一例を示す。
請求項４から請求項７までのいずれかに記載された発明
に係るデータ伝送方法の例に従って図１５に示されるデ
ータ伝送装置の例における送信信号形成部４４から送出
される、複合２０ビットワード列データＤＺ（２０）が
変換されて得られた、スクランブル処理が施された（も
しくは、スクランブル処理が施されていない）シリアル
データＤＺＳに基づく伝送信号ＳＺを受信するデータ受
信装置の一例を示す。
【０１５４】この図２１に示されるデータ受信装置の例
にあっては、例えば、同軸ケーブルが用いられて形成さ
れたデータ伝送路に適した電気信号、あるいは、オプテ
ィカル・ファイバーが用いられて形成されたデータ伝送
路に適した光信号とされる伝送信号ＳＺを受信する受信
部９０が備えられている。受信部９０は、伝送信号ＳＺ
を受信するとき、受信された伝送信号ＳＺに基づく、ス
クランブル処理が施された（もしくは、スクランブル処
理が施されていない）シリアルデータＤＺＳを再生し、
それをＳ／Ｐ変換・同期データ検出部９１に供給する。
にあっては、例えば、同軸ケーブルが用いられて形成さ
れたデータ伝送路に適した電気信号、あるいは、オプテ
ィカル・ファイバーが用いられて形成されたデータ伝送
路に適した光信号とされる伝送信号ＳＺを受信する受信
部９０が備えられている。受信部９０は、伝送信号ＳＺ
を受信するとき、受信された伝送信号ＳＺに基づく、ス
クランブル処理が施された（もしくは、スクランブル処
理が施されていない）シリアルデータＤＺＳを再生し、
それをＳ／Ｐ変換・同期データ検出部９１に供給する。
【０１５５】Ｓ／Ｐ変換・同期データ検出部９１にあっ
ては、スクランブル処理が施されたシリアルデータＤＺ
Ｓに、式：Ｘ＋１を乗じ、さらに、９次の原始多項式：
Ｘ9＋Ｘ4 ＋１を乗じることによる、スクランブル処理
が施されたシリアルデータＤＺＳに対するデスクランブ
ル処理を行い、スクランブル処理前のシリアルデータを
得る（もしくは、スクランブル処理が施されていないシ
リアルデータＤＺＳをそのまま取り込む）。
ては、スクランブル処理が施されたシリアルデータＤＺ
Ｓに、式：Ｘ＋１を乗じ、さらに、９次の原始多項式：
Ｘ9＋Ｘ4 ＋１を乗じることによる、スクランブル処理
が施されたシリアルデータＤＺＳに対するデスクランブ
ル処理を行い、スクランブル処理前のシリアルデータを
得る（もしくは、スクランブル処理が施されていないシ
リアルデータＤＺＳをそのまま取り込む）。
【０１５６】さらに、Ｓ／Ｐ変換・同期データ検出部９
１にあっては、スクランブル処理が施されたシリアルデ
ータＤＺＳにデスクランブル処理が施されて得られるシ
リアルデータ（もしくは、スクランブル処理が施されて
いないシリアルデータＤＺＳ）にＳ／Ｐ変換を施して、
例えば、ワード伝送レートを７４．２５ＭＢｐｓとする
パラレルデータである複合２０ビットワード列データＤ
Ｚ（２０）を形成する。そして、Ｓ／Ｐ変換・同期デー
タ検出部９１から得られる複合２０ビットワード列デー
タＤＺ（２０）は、速度変換・ワードデータ分離部９２
に供給される。
１にあっては、スクランブル処理が施されたシリアルデ
ータＤＺＳにデスクランブル処理が施されて得られるシ
リアルデータ（もしくは、スクランブル処理が施されて
いないシリアルデータＤＺＳ）にＳ／Ｐ変換を施して、
例えば、ワード伝送レートを７４．２５ＭＢｐｓとする
パラレルデータである複合２０ビットワード列データＤ
Ｚ（２０）を形成する。そして、Ｓ／Ｐ変換・同期デー
タ検出部９１から得られる複合２０ビットワード列デー
タＤＺ（２０）は、速度変換・ワードデータ分離部９２
に供給される。
【０１５７】また、Ｓ／Ｐ変換・同期データ検出部９１
においては、複合２０ビットワード列データＤＺ（２
０）における付加ワードデータグループＤＡＶ中の、２
０ビットワード同期データである連続する３個の２０ビ
ットワードデータ３ＦＦ：３ＦＦｈ，０００：０００ｈ
及び０００：０００ｈを検出して、同期データ検出出力
信号ＳＤＤを送出する。この同期データ検出出力信号Ｓ
ＤＤは、例えば、Ｓ／Ｐ変換・同期データ検出部９１に
おいて検出される、複合２０ビットワード列データＤＺ
（２０）における付加ワードデータグループＤＡＶ中の
連続する３個の２０ビットワードデータ３ＦＦ：３ＦＦ
ｈ，０００：０００ｈ及び０００：０００ｈのうちの最
後のものに対応して得られる。
においては、複合２０ビットワード列データＤＺ（２
０）における付加ワードデータグループＤＡＶ中の、２
０ビットワード同期データである連続する３個の２０ビ
ットワードデータ３ＦＦ：３ＦＦｈ，０００：０００ｈ
及び０００：０００ｈを検出して、同期データ検出出力
信号ＳＤＤを送出する。この同期データ検出出力信号Ｓ
ＤＤは、例えば、Ｓ／Ｐ変換・同期データ検出部９１に
おいて検出される、複合２０ビットワード列データＤＺ
（２０）における付加ワードデータグループＤＡＶ中の
連続する３個の２０ビットワードデータ３ＦＦ：３ＦＦ
ｈ，０００：０００ｈ及び０００：０００ｈのうちの最
後のものに対応して得られる。
【０１５８】このようにして、Ｓ／Ｐ変換・同期データ
検出部９１から得られる同期データ検出出力信号ＳＤＤ
は、シリアルデータ復元部６３”に供給される。シリア
ルデータ復元部６３”には、Ｓ／Ｐ変換・同期データ検
出部９１から得られる同期データ検出出力信号ＳＤＤに
加えて周波数を２７０ＭＨｚとするクロックパルス信号
ＣＡ及び周波数を１４３ＭＨｚとするクロックパルス信
号ＣＤも供給される。
検出部９１から得られる同期データ検出出力信号ＳＤＤ
は、シリアルデータ復元部６３”に供給される。シリア
ルデータ復元部６３”には、Ｓ／Ｐ変換・同期データ検
出部９１から得られる同期データ検出出力信号ＳＤＤに
加えて周波数を２７０ＭＨｚとするクロックパルス信号
ＣＡ及び周波数を１４３ＭＨｚとするクロックパルス信
号ＣＤも供給される。
【０１５９】Ｓ／Ｐ変換・同期データ検出部９１からの
複合２０ビットワード列データＤＺ（２０）が供給され
る速度変換・ワードデータ分離部９２においては、複合
２０ビットワード列データＤＺ（２０) から、ワード伝
送レートを７４．２５ＭＢｐｓとする２０ビットワード
列データＤＭ（２０) と、付加ワードデータグループＤ
ＡＶとが分離されて取り出されるとともに、取り出され
た２０ビットワード列データＤＭ（２０) に、ワード伝
送速度を７４．２５ＭＢｐｓとするものから、ワード伝
送速度を６９．５ＭＢｐｓとするものへの速度変換が施
される。
複合２０ビットワード列データＤＺ（２０）が供給され
る速度変換・ワードデータ分離部９２においては、複合
２０ビットワード列データＤＺ（２０) から、ワード伝
送レートを７４．２５ＭＢｐｓとする２０ビットワード
列データＤＭ（２０) と、付加ワードデータグループＤ
ＡＶとが分離されて取り出されるとともに、取り出され
た２０ビットワード列データＤＭ（２０) に、ワード伝
送速度を７４．２５ＭＢｐｓとするものから、ワード伝
送速度を６９．５ＭＢｐｓとするものへの速度変換が施
される。
【０１６０】速度変換・ワードデータ分離部９２から得
られる、ワード伝送速度を６９．５ＭＢｐｓとする２０
ビットワード列データＤＭ（２０) は、１０Ｂ／８Ｂ変
換・８ビットワード列データ形成部９３に供給される。
１０Ｂ／８Ｂ変換・８ビットワード列データ形成部９３
においては、２０ビットワード列データＤＭ（２０）
に、それにおける１０ビットずつを区分して、区分され
た１０ビットの夫々を８ビットのデータに順次変換して
いく１０Ｂ／８Ｂ変換処理を施すとともに、１０Ｂ／８
Ｂ変換処理により順次得られる８ビットのデータに基づ
いて、ワード伝送レートを１３９ＭＢｐｓとする８ビッ
トワード列データＤＭ（８）を形成する。１０Ｂ／８Ｂ
変換・８ビットワード列データ形成部９３から得られる
ワード伝送レートを１３９ＭＢｐｓとする８ビットワー
ド列データＤＭ（８）は、シリアルデータ復元部６３”
に供給される。
られる、ワード伝送速度を６９．５ＭＢｐｓとする２０
ビットワード列データＤＭ（２０) は、１０Ｂ／８Ｂ変
換・８ビットワード列データ形成部９３に供給される。
１０Ｂ／８Ｂ変換・８ビットワード列データ形成部９３
においては、２０ビットワード列データＤＭ（２０）
に、それにおける１０ビットずつを区分して、区分され
た１０ビットの夫々を８ビットのデータに順次変換して
いく１０Ｂ／８Ｂ変換処理を施すとともに、１０Ｂ／８
Ｂ変換処理により順次得られる８ビットのデータに基づ
いて、ワード伝送レートを１３９ＭＢｐｓとする８ビッ
トワード列データＤＭ（８）を形成する。１０Ｂ／８Ｂ
変換・８ビットワード列データ形成部９３から得られる
ワード伝送レートを１３９ＭＢｐｓとする８ビットワー
ド列データＤＭ（８）は、シリアルデータ復元部６３”
に供給される。
【０１６１】シリアルデータ復元部６３”は、図示が省
略されているが、図１７に示されるシリアルデータ復元
部６３と同様に構成される。但し、シリアルデータ復元
部６３”においては、シリアルデータ復元部６３におけ
るメモリ部７０Ａ〜７３Ａに対応する６個のメモリ部，
シリアルデータ復元部６３におけるメモリ部７０Ｂ〜７
３Ｂに対応する６個のメモリ部、及び、シリアルデータ
復元部６３における４個のスイッチ７５〜７８に対応す
る６個のスイッチが、シリアルデータ復元部６３におけ
るスイッチ６５及び制御信号形成部６６に夫々対応する
各部に加えて備えられる。
略されているが、図１７に示されるシリアルデータ復元
部６３と同様に構成される。但し、シリアルデータ復元
部６３”においては、シリアルデータ復元部６３におけ
るメモリ部７０Ａ〜７３Ａに対応する６個のメモリ部，
シリアルデータ復元部６３におけるメモリ部７０Ｂ〜７
３Ｂに対応する６個のメモリ部、及び、シリアルデータ
復元部６３における４個のスイッチ７５〜７８に対応す
る６個のスイッチが、シリアルデータ復元部６３におけ
るスイッチ６５及び制御信号形成部６６に夫々対応する
各部に加えて備えられる。
【０１６２】斯かるシリアルデータ復元部６３”にあっ
ては、図１７に示される制御信号ＣＤＦに相当する制御
信号が同期する所定の時間区分毎に、８ビットワード列
データＤＭ（８）の所定の時間区分に対応する第１の部
分を構成する６個の２０ビットワード列データが、夫
々、６個のメモリ部に纏められて書き込まれ、また、８
ビットワード列データＤＭ（８）の所定の時間区分に対
応する第２の部分を構成する６個の２０ビットワード列
データが、夫々、６個のメモリ部に纏められて書き込ま
れる。
ては、図１７に示される制御信号ＣＤＦに相当する制御
信号が同期する所定の時間区分毎に、８ビットワード列
データＤＭ（８）の所定の時間区分に対応する第１の部
分を構成する６個の２０ビットワード列データが、夫
々、６個のメモリ部に纏められて書き込まれ、また、８
ビットワード列データＤＭ（８）の所定の時間区分に対
応する第２の部分を構成する６個の２０ビットワード列
データが、夫々、６個のメモリ部に纏められて書き込ま
れる。
【０１６３】そして、一つ置きの所定の時間区分におい
て、６個のメモリ部に夫々書き込まれた８個の２０ビッ
トワード列データが、６個のメモリ部から夫々読み出さ
れ、その際、６個のメモリ部に夫々書き込まれた６個の
２０ビットワード列データの各々は、シリアルデータを
形成するものとされて読み出され、６個のメモリ部か
ら、各々がシリアルデータとされた６個の第１の読出出
力が得られる。
て、６個のメモリ部に夫々書き込まれた８個の２０ビッ
トワード列データが、６個のメモリ部から夫々読み出さ
れ、その際、６個のメモリ部に夫々書き込まれた６個の
２０ビットワード列データの各々は、シリアルデータを
形成するものとされて読み出され、６個のメモリ部か
ら、各々がシリアルデータとされた６個の第１の読出出
力が得られる。
【０１６４】また、他の一つ置きの所定の時間区分にお
いて、６個のメモリ部に夫々書き込まれた６個の２０ビ
ットワード列データが、６個のメモリ部から夫々読み出
され、その際、６個のメモリ部に夫々書き込まれた６個
の２０ビットワード列データの各々は、シリアルデータ
を形成するものとされて読み出され、６個のメモリ部か
ら、各々がシリアルデータとされた６個の第２の読出出
力が得られる。
いて、６個のメモリ部に夫々書き込まれた６個の２０ビ
ットワード列データが、６個のメモリ部から夫々読み出
され、その際、６個のメモリ部に夫々書き込まれた６個
の２０ビットワード列データの各々は、シリアルデータ
を形成するものとされて読み出され、６個のメモリ部か
ら、各々がシリアルデータとされた６個の第２の読出出
力が得られる。
【０１６５】そして、これらの６個の第１の読出出力と
６個の第２の読出出力とが、６個のスイッチによって合
成され、６個のスイッチから各々が一連のシリアルディ
ジタル信号とされる６チャンネルのシリアル化されたＳ
ＤＴＩ信号が得られる。これらの６チャンネルのシリア
ル化されたＳＤＴＩ信号は、シリアルデータ復元部６
３”により再生された、各々がビット伝送レートを２７
０Ｍｂｐｓとする２チャンネルのシリアル化されたＳＤ
ＴＩ信号ＤＴＩＳ１及びＤＴＩＳ２と、各々がビット伝
送レートを１４３Ｍｂｐｓとする４チャンネルのシリア
ル化されたＳＤＴＩ信号ＤＴＩＳａ〜びＤＴＩＳｄとで
ある。
６個の第２の読出出力とが、６個のスイッチによって合
成され、６個のスイッチから各々が一連のシリアルディ
ジタル信号とされる６チャンネルのシリアル化されたＳ
ＤＴＩ信号が得られる。これらの６チャンネルのシリア
ル化されたＳＤＴＩ信号は、シリアルデータ復元部６
３”により再生された、各々がビット伝送レートを２７
０Ｍｂｐｓとする２チャンネルのシリアル化されたＳＤ
ＴＩ信号ＤＴＩＳ１及びＤＴＩＳ２と、各々がビット伝
送レートを１４３Ｍｂｐｓとする４チャンネルのシリア
ル化されたＳＤＴＩ信号ＤＴＩＳａ〜びＤＴＩＳｄとで
ある。
【０１６６】上述の図１，図１４あるいは図１５に示さ
れるデータ伝送装置の例が用いられて実施されるデータ
伝送方法の例にあっては、例えば、４チャンネルもしく
は６チャンネルのシリアル化されたＳＤＴＩ信号もしく
は４チャンネルのパラレルデータであるＳＤＴＩ信号が
多重伝送されるようになされているが、多重伝送される
ＳＤＴＩ信号の数は、４チャンネルもしくは６チャンネ
ルに限られるものではなく、任意のチャンネル数のもの
となすことができる。
れるデータ伝送装置の例が用いられて実施されるデータ
伝送方法の例にあっては、例えば、４チャンネルもしく
は６チャンネルのシリアル化されたＳＤＴＩ信号もしく
は４チャンネルのパラレルデータであるＳＤＴＩ信号が
多重伝送されるようになされているが、多重伝送される
ＳＤＴＩ信号の数は、４チャンネルもしくは６チャンネ
ルに限られるものではなく、任意のチャンネル数のもの
となすことができる。
【０１６７】
【発明の効果】以上の説明から明らかな如く、本願の特
許請求の範囲における請求項１から請求項３まで、ある
いは、請求項４から請求項７までのいずれかに記載され
た発明に係るデータ伝送方法にあっては、一つあるいは
複数のＳＤＴＩ信号に基づく、予め定められたコードが
与えられた２０ビットワード同期データが付加された２
０ビットワード列データに基づくシリアルデータを、受
信側において、良好な伝送品質が得られるもとで受信さ
れる複合２０ビットワード列データに基づく一つあるい
は複数のＳＤＴＩ信号の再生処理のために必要とされる
データ同期状態が、確実に得られるようにして送信で
き、また、予め定められたコードが与えられた２０ビッ
トワード同期データが付加された２０ビットワード列デ
ータのシリアルデータへの変換，変換されたシリアルデ
ータの送信、さらには、受信側における、シリアルデー
タの受信，受信されたシリアルデータの２０ビットワー
ド列データへの変換等を、例えば、ＨＤＴＶシステムの
もとにおけるディジタル映像信号の送信及び受信に用い
られる伝送回路ディバイスを利用して行うことができ
る。従って、本願の特許請求の範囲における請求項１か
ら請求項３まで、あるいは、請求項４から請求項７まで
のいずれかに記載された発明に係るデータ伝送方法によ
れば、ＳＤＴＩ信号について、比較的容易に整えること
ができる手段をもって、取分け、その複数を受信側で確
実に再生され得るように多重化するとともに８Ｂ／１０
Ｂ変換を行って伝送することができることになる。
許請求の範囲における請求項１から請求項３まで、ある
いは、請求項４から請求項７までのいずれかに記載され
た発明に係るデータ伝送方法にあっては、一つあるいは
複数のＳＤＴＩ信号に基づく、予め定められたコードが
与えられた２０ビットワード同期データが付加された２
０ビットワード列データに基づくシリアルデータを、受
信側において、良好な伝送品質が得られるもとで受信さ
れる複合２０ビットワード列データに基づく一つあるい
は複数のＳＤＴＩ信号の再生処理のために必要とされる
データ同期状態が、確実に得られるようにして送信で
き、また、予め定められたコードが与えられた２０ビッ
トワード同期データが付加された２０ビットワード列デ
ータのシリアルデータへの変換，変換されたシリアルデ
ータの送信、さらには、受信側における、シリアルデー
タの受信，受信されたシリアルデータの２０ビットワー
ド列データへの変換等を、例えば、ＨＤＴＶシステムの
もとにおけるディジタル映像信号の送信及び受信に用い
られる伝送回路ディバイスを利用して行うことができ
る。従って、本願の特許請求の範囲における請求項１か
ら請求項３まで、あるいは、請求項４から請求項７まで
のいずれかに記載された発明に係るデータ伝送方法によ
れば、ＳＤＴＩ信号について、比較的容易に整えること
ができる手段をもって、取分け、その複数を受信側で確
実に再生され得るように多重化するとともに８Ｂ／１０
Ｂ変換を行って伝送することができることになる。
【０１６８】また、本願の特許請求の範囲における請求
項８あるいは請求項９に記載された発明に係るデータ伝
送装置にあっては、一つあるいは複数のＳＤＴＩ信号に
基づく、予め定められたコードが与えられた２０ビット
ワード同期データが付加された２０ビットワード列デー
タに基づくシリアルデータが、受信側において、良好な
伝送品質が得られるもとで受信される複合２０ビットワ
ード列データに基づく一つあるいは複数のＳＤＴＩ信号
の再生処理のために必要とされるデータ同期状態が、確
実に得られるようにして送信され、また、予め定められ
たコードが与えられた２０ビットワード同期データが付
加された２０ビットワード列データのシリアルデータへ
の変換，変換されたシリアルデータの送信、さらには、
受信側における、シリアルデータの受信，受信されたシ
リアルデータの２０ビットワード列データへの変換等
を、例えば、ＨＤＴＶシステムのもとにおけるディジタ
ル映像信号の送信及び受信に用いられる伝送回路ディバ
イスを利用して行うことが可能とされる。従って、本願
の特許請求の範囲における請求項８あるいは請求項９に
記載された発明に係るデータ伝送装置によれば、ＳＤＴ
Ｉ信号について、比較的容易に整えることができる手段
をもって、取分け、その複数を受信側で確実に再生され
得るように多重化するとともに８Ｂ／１０Ｂ変換を行っ
て伝送することができることになる。
項８あるいは請求項９に記載された発明に係るデータ伝
送装置にあっては、一つあるいは複数のＳＤＴＩ信号に
基づく、予め定められたコードが与えられた２０ビット
ワード同期データが付加された２０ビットワード列デー
タに基づくシリアルデータが、受信側において、良好な
伝送品質が得られるもとで受信される複合２０ビットワ
ード列データに基づく一つあるいは複数のＳＤＴＩ信号
の再生処理のために必要とされるデータ同期状態が、確
実に得られるようにして送信され、また、予め定められ
たコードが与えられた２０ビットワード同期データが付
加された２０ビットワード列データのシリアルデータへ
の変換，変換されたシリアルデータの送信、さらには、
受信側における、シリアルデータの受信，受信されたシ
リアルデータの２０ビットワード列データへの変換等
を、例えば、ＨＤＴＶシステムのもとにおけるディジタ
ル映像信号の送信及び受信に用いられる伝送回路ディバ
イスを利用して行うことが可能とされる。従って、本願
の特許請求の範囲における請求項８あるいは請求項９に
記載された発明に係るデータ伝送装置によれば、ＳＤＴ
Ｉ信号について、比較的容易に整えることができる手段
をもって、取分け、その複数を受信側で確実に再生され
得るように多重化するとともに８Ｂ／１０Ｂ変換を行っ
て伝送することができることになる。
【図１】 本願の特許請求の範囲における請求項４から
請求項７までのいずれかに記載された発明に係るデータ
伝送方法の例が実施される、本願の特許請求の範囲にお
ける請求項９に記載された発明に係るデータ伝送装置の
例を示すブロック構成図である。
請求項７までのいずれかに記載された発明に係るデータ
伝送方法の例が実施される、本願の特許請求の範囲にお
ける請求項９に記載された発明に係るデータ伝送装置の
例を示すブロック構成図である。
【図２】 本願の特許請求の範囲における請求項４から
請求項７までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
請求項７までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
【図３】 本願の特許請求の範囲における請求項４から
請求項７までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
請求項７までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
【図４】 本願の特許請求の範囲における請求項４から
請求項７までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
請求項７までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
【図５】 本願の特許請求の範囲における請求項４から
請求項７までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
請求項７までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
【図６】 本願の特許請求の範囲における請求項４から
請求項７までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
請求項７までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
【図７】 図１に示される例における速度変換・データ
挿入部の具体的構成例を示すブロック構成図である。
挿入部の具体的構成例を示すブロック構成図である。
【図８】 本願の特許請求の範囲における請求項４から
請求項７までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
請求項７までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
【図９】 本願の特許請求の範囲における請求項４から
請求項７までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
請求項７までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
【図１０】 本願の特許請求の範囲における請求項４か
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法の例の説明に供されるタイムチャートであ
る。
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法の例の説明に供されるタイムチャートであ
る。
【図１１】 本願の特許請求の範囲における請求項４か
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法の例の説明に供されるタイムチャートであ
る。
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法の例の説明に供されるタイムチャートであ
る。
【図１２】 本願の特許請求の範囲における請求項４か
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法の例の説明に供されるタイムチャートであ
る。
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法の例の説明に供されるタイムチャートであ
る。
【図１３】 本願の特許請求の範囲における請求項４か
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法の例の説明に供されるタイムチャートであ
る。
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法の例の説明に供されるタイムチャートであ
る。
【図１４】 本願の特許請求の範囲における請求項４か
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法の他の例が実施される、本願の特許請求の範
囲における請求項９に記載された発明に係るデータ伝送
装置の他の例を示すブロック構成図である。
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法の他の例が実施される、本願の特許請求の範
囲における請求項９に記載された発明に係るデータ伝送
装置の他の例を示すブロック構成図である。
【図１５】 本願の特許請求の範囲における請求項４か
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法のさらに他の例が実施される、本願の特許請
求の範囲における請求項９に記載された発明に係るデー
タ伝送装置のさらに他の例を示すブロック構成図であ
る。
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法のさらに他の例が実施される、本願の特許請
求の範囲における請求項９に記載された発明に係るデー
タ伝送装置のさらに他の例を示すブロック構成図であ
る。
【図１６】 本願の特許請求の範囲における請求項１か
ら請求項３までのいずれかに記載された発明に係るデー
タ伝送方法の例が実施される、本願の特許請求の範囲に
おける請求項８に記載された発明に係るデータ伝送装置
の例を示すブロック構成図である。
ら請求項３までのいずれかに記載された発明に係るデー
タ伝送方法の例が実施される、本願の特許請求の範囲に
おける請求項８に記載された発明に係るデータ伝送装置
の例を示すブロック構成図である。
【図１７】 本願の特許請求の範囲における請求項４か
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法の例に従って送出される伝送信号を受信する
データ受信装置の一例を示すブロック構成図である。
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法の例に従って送出される伝送信号を受信する
データ受信装置の一例を示すブロック構成図である。
【図１８】 図１７に示されるデータ受信装置の例の説
明に供されるタイムチャートである。
明に供されるタイムチャートである。
【図１９】 図１７に示されるデータ受信装置の例の説
明に供されるタイムチャートである。
明に供されるタイムチャートである。
【図２０】 本願の特許請求の範囲における請求項４か
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法の他の例に従って送出される伝送信号を受信
するデータ受信装置の一例を示すブロック構成図であ
る。
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法の他の例に従って送出される伝送信号を受信
するデータ受信装置の一例を示すブロック構成図であ
る。
【図２１】 本願の特許請求の範囲における請求項４か
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法のさらに他の例に従って送出される伝送信号
を受信するデータ受信装置の一例を示すブロック構成図
である。
ら請求項７までのいずれかに記載された発明に係るデー
タ伝送方法のさらに他の例に従って送出される伝送信号
を受信するデータ受信装置の一例を示すブロック構成図
である。
【図２２】 ＳＤＴＩ信号のデータフォーマットの一例
の説明に供される概念図である。
の説明に供される概念図である。
【図２３】 ＳＤＴＩ信号のデータフォーマットの一例
の説明に供される概念図である。
の説明に供される概念図である。
１１，１１’，１１”，４５・・・複合ワード列データ
形成部， １２〜１５，４６，６５，７５〜７８・・・
スイッチ， １７，４７，６６・・・制御信号形成部，
２０Ａ〜２３Ａ，２０Ｂ〜２３Ｂ，４８Ａ，４８Ｂ，
７０Ａ〜７３Ａ，７０Ｂ〜７３Ｂ・・・メモリ部， ２
５Ａ，２５Ｂ，２６，４９・・・データ集合部， ２
７，５０・・・８Ｂ／１０Ｂ変換・２０ビットワード列
データ形成部， ２８，５１・・・速度変換・データ挿
入部， ３０，５２・・・ワードデータ送出部， ３
８，４１，４３，５３・・・Ｐ／Ｓ変換部， ３９，４
２，４４，５４・・・送信信号形成部， ６０，８０，
９０・・・受信部， ６１，８１，９１・・・Ｓ／Ｐ変
換・同期データ検出部， ６２，８２，９２・・・速度
変換・ワードデータ分離部， ６３，６３’，６３”・
・・シリアルデータ復元部， ８４〜８７・・・Ｓ／Ｐ
変換部
形成部， １２〜１５，４６，６５，７５〜７８・・・
スイッチ， １７，４７，６６・・・制御信号形成部，
２０Ａ〜２３Ａ，２０Ｂ〜２３Ｂ，４８Ａ，４８Ｂ，
７０Ａ〜７３Ａ，７０Ｂ〜７３Ｂ・・・メモリ部， ２
５Ａ，２５Ｂ，２６，４９・・・データ集合部， ２
７，５０・・・８Ｂ／１０Ｂ変換・２０ビットワード列
データ形成部， ２８，５１・・・速度変換・データ挿
入部， ３０，５２・・・ワードデータ送出部， ３
８，４１，４３，５３・・・Ｐ／Ｓ変換部， ３９，４
２，４４，５４・・・送信信号形成部， ６０，８０，
９０・・・受信部， ６１，８１，９１・・・Ｓ／Ｐ変
換・同期データ検出部， ６２，８２，９２・・・速度
変換・ワードデータ分離部， ６３，６３’，６３”・
・・シリアルデータ復元部， ８４〜８７・・・Ｓ／Ｐ
変換部
Claims (9)
- 【請求項１】圧縮されたディジタル映像データもしくは
映像及び音声データの伝送に用いられる特定の信号フォ
ーマットに従って形成された量子化ディジタル信号もし
くは該量子化ディジタル信号がシリアル化されて得られ
るシリアルディジタル信号について、所定の単位区分ず
つをメモリ手段に書き込むとともに、上記メモリ手段に
書き込まれた単位区分をワード列データとして順次読み
出し、上記メモリ手段から読み出されるワード列データ
に８ビット／１０ビット変換処理を施すとともに２０ビ
ットワード列データを形成し、該２０ビットワード列デ
ータに、伝送速度変換処理を施すとともに、所定のワー
ド間隔を置いて、予め設定されたコードが与えられた２
０ビットワード同期データを含んだ付加ワードデータグ
ループを挿入して、複合２０ビットワード列データを形
成し、該複合２０ビットワード列データをシリアルデー
タに変換して、該シリアルデータを伝送すべく送信する
データ伝送方法。 - 【請求項２】付加ワードデータグループを、予め定めら
れたコードの割当がなされた複数個の２０ビットワード
データが特定の配列をもって連なる部分を、２０ビット
ワード同期データとして含むものに選定することを特徴
とする請求項１記載のデータ伝送方法。 - 【請求項３】複合２０ビットワード列データが変換して
得られるシリアルデータに、スクランブル処理を施し、
該スクランブル処理が施されたシリアルデータを伝送す
べく送信することを特徴とする請求項１または２記載の
データ伝送方法。 - 【請求項４】各々が圧縮されたディジタル映像データも
しくは映像及び音声データの伝送に用いられる特定の信
号フォーマットに従って形成された複数の量子化ディジ
タル信号もしくは該複数の量子化ディジタル信号の夫々
がシリアル化されて得られる複数のシリアルディジタル
信号について、各々の所定の単位区分ずつを複数のメモ
リ手段に夫々書き込むとともに、上記複数のメモリ手段
の夫々に書き込まれた単位区分をワード列データとして
順次読み出し、上記複数のメモリ手段から読み出される
ワード列データを合成して８ビット／１０ビット変換処
理を施すとともに２０ビットワード列データを形成し、
該２０ビットワード列データに、伝送速度変換処理を施
すとともに、所定のワード間隔を置いて、予め設定され
たコードが与えられた２０ビットワード同期データを含
んだ付加ワードデータグループを挿入して、複合２０ビ
ットワード列データを形成し、該複合２０ビットワード
列データをシリアルデータに変換して、該シリアルデー
タを伝送すべく送信するデータ伝送方法。 - 【請求項５】付加ワードデータグループを、予め定めら
れたコードの割当がなされた複数個の２０ビットワード
データが特定の配列をもって連なる部分を、２０ビット
ワード同期データとして含むものに選定することを特徴
とする請求項４記載のデータ伝送方法。 - 【請求項６】付加ワードデータグループを、複数の量子
化ディジタル信号の夫々に含まれるタイミング基準デー
タに基づいて予め定められたコードの割当がなされた複
数個の２０ビットワードデータが特定の配列をもって連
なる部分を、２０ビットワード同期データとして含むも
のに選定することを特徴とする請求項４または５記載の
データ伝送方法。 - 【請求項７】複合２０ビットワード列データが変換して
得られるシリアルデータに、スクランブル処理を施し、
該スクランブル処理が施されたシリアルデータを伝送す
べく送信することを特徴とする請求項４から請求項６ま
でのいずれかに記載のデータ伝送方法。 - 【請求項８】圧縮されたディジタル映像データもしくは
映像及び音声データの伝送に用いられる特定の信号フォ
ーマットに従って形成された量子化ディジタル信号もし
くは該量子化ディジタル信号がシリアル化されて得られ
るシリアルディジタル信号について、所定の単位区分ず
つをメモリ手段に書き込むとともに、上記メモリ手段に
書き込まれた単位区分をワード列データとして順次読み
出し、上記メモリ手段から読み出されるワード列データ
に８ビット／１０ビット変換処理を施すとともに２０ビ
ットワード列データを形成する２０ビットワード列デー
タ形成手段と、 該２０ビットワード列データ形成手段から得られる２０
ビットワード列データに、伝送速度変換処理を施すとと
もに、所定のワード間隔を置いて、予め設定されたコー
ドが与えられた２０ビットワード同期データを含んだ付
加ワードデータグループを挿入して、複合２０ビットワ
ード列データを形成する速度変換・データ挿入手段と、 該速度変換・データ挿入手段から得られる複合２０ビッ
トワード列データをシリアルデータに変換して、該シリ
アルデータを伝送すべく送信するデータ送出手段と、を
備えるデータ伝送装置。 - 【請求項９】各々が圧縮されたディジタル映像データも
しくは映像及び音声データの伝送に用いられる特定の信
号フォーマットに従って形成された複数の量子化ディジ
タル信号もしくは該複数の量子化ディジタル信号の夫々
がシリアル化されて得られる複数のシリアルディジタル
信号について、各々の所定の単位区分ずつを複数のメモ
リ手段に夫々書き込むとともに、上記複数のメモリ手段
の夫々に書き込まれた単位区分をワード列データとして
順次読み出し、上記複数のメモリ手段から読み出される
ワード列データを合成して８ビット／１０ビット変換処
理を施すとともに２０ビットワード列データを形成する
２０ビットワード列データ形成手段と、 該２０ビットワード列データ形成手段から得られる２０
ビットワード列データに、伝送速度変換処理を施すとと
もに、所定のワード間隔を置いて、予め設定されたコー
ドが与えられた２０ビットワード同期データを含んだ付
加ワードデータグループを挿入して、複合２０ビットワ
ード列データを形成する速度変換・データ挿入手段と、 該速度変換・データ挿入手段から得られる複合２０ビッ
トワード列データをシリアルデータに変換して、該シリ
アルデータを伝送すべく送信するデータ送出手段と、を
備えるデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25286099A JP2001078183A (ja) | 1999-09-07 | 1999-09-07 | データ伝送方法及びデータ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25286099A JP2001078183A (ja) | 1999-09-07 | 1999-09-07 | データ伝送方法及びデータ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001078183A true JP2001078183A (ja) | 2001-03-23 |
Family
ID=17243183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25286099A Pending JP2001078183A (ja) | 1999-09-07 | 1999-09-07 | データ伝送方法及びデータ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001078183A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013830A (ja) * | 2004-06-25 | 2006-01-12 | Sony Corp | データ送信装置及びデータ受信装置 |
-
1999
- 1999-09-07 JP JP25286099A patent/JP2001078183A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013830A (ja) * | 2004-06-25 | 2006-01-12 | Sony Corp | データ送信装置及びデータ受信装置 |
| JP4517745B2 (ja) * | 2004-06-25 | 2010-08-04 | ソニー株式会社 | データ送信装置及びデータ受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4689661A (en) | Method of simultaneously transmitting a plurality of television signals on a single radio link and apparatus adapted to carry out said method | |
| JP2013021408A (ja) | 信号送信装置、信号送信方法、信号受信装置、信号受信方法及び信号伝送システム | |
| KR100586669B1 (ko) | 전송 시스템 | |
| JP2011176635A (ja) | 送信装置、送信方法、受信装置、受信方法及び信号伝送システム | |
| JP2013236211A (ja) | 信号送信装置、信号送信方法、信号受信装置、信号受信方法及び信号伝送システム | |
| US6798756B1 (en) | Data transmission system and method, and data receiving method and device | |
| US20010019560A1 (en) | Method of and apparatus for transmitting digital data | |
| JP2001078183A (ja) | データ伝送方法及びデータ伝送装置 | |
| US7221406B2 (en) | Data creation method and data transfer method and apparatus | |
| KR100306930B1 (ko) | 디지털 데이터전송장치 및 그 전송방법 | |
| US7342945B2 (en) | Data time difference absorbing circuit and data receiving method and device | |
| JP3019826B2 (ja) | マルチメディア多重方式 | |
| JP4306095B2 (ja) | データ伝送方法及びデータ伝送装置並びにデータ受信方法及びデータ受信装置 | |
| JP2001069470A (ja) | データ伝送方法及び装置 | |
| JP2001094983A (ja) | データ伝送方法及びデータ伝送装置 | |
| JP2001211078A (ja) | データ伝送方法及びデータ伝送装置 | |
| JP4306096B2 (ja) | データ伝送方法及びデータ伝送装置並びにデータ受信方法及びデータ受信装置 | |
| JP2001086472A (ja) | データ伝送方法及び装置 | |
| JP2001053702A (ja) | データ伝送方法及びデータ伝送装置 | |
| JP2001127725A (ja) | データ伝送方法及びデータ伝送装置 | |
| JP2002058000A (ja) | データ伝送方法及びデータ伝送装置 | |
| JP2001156859A (ja) | データ伝送方法及びデータ伝送装置 | |
| JP2001054114A (ja) | データ伝送方法及びデータ伝送装置 | |
| JP2001054113A (ja) | データ伝送方法及びデータ伝送装置 | |
| JP2000350201A (ja) | データ伝送方法及びデータ伝送装置 |