JP2001078183A - データ伝送方法及びデータ伝送装置 - Google Patents
データ伝送方法及びデータ伝送装置Info
- Publication number
- JP2001078183A JP2001078183A JP25286099A JP25286099A JP2001078183A JP 2001078183 A JP2001078183 A JP 2001078183A JP 25286099 A JP25286099 A JP 25286099A JP 25286099 A JP25286099 A JP 25286099A JP 2001078183 A JP2001078183 A JP 2001078183A
- Authority
- JP
- Japan
- Prior art keywords
- data
- word string
- bit word
- bit
- string data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】SDTI信号について、比較的容易に整えられ
る手段をもって、その複数を、受信側で確実に再生され
得るように多重化するとともに8B/10B変換を行っ
て、伝送することができるものとする。 【解決手段】複数のSDTI信号の夫々がシリアル化さ
れて得られる複数のシリアルディジタル信号について、
各々の所定の単位区分ずつを複数のメモリ手段に夫々書
き込むとともに、複数のメモリ手段の夫々に書き込まれ
た単位区分をワード列データとして順次読み出し、読み
出されたワード列データを合成して8ビット/10ビッ
ト変換処理を施すとともに20ビットワード列データを
形成し、その20ビットワード列データに、伝送速度変
換処理を施すとともに、所定のワード間隔を置いて、予
め設定されたコードが与えられた20ビットワード同期
データを含んだ付加ワードデータグループを挿入して、
複合20ビットワード列データを形成し、その複合20
ビットワード列データをシリアルデータに変換して伝送
する。
る手段をもって、その複数を、受信側で確実に再生され
得るように多重化するとともに8B/10B変換を行っ
て、伝送することができるものとする。 【解決手段】複数のSDTI信号の夫々がシリアル化さ
れて得られる複数のシリアルディジタル信号について、
各々の所定の単位区分ずつを複数のメモリ手段に夫々書
き込むとともに、複数のメモリ手段の夫々に書き込まれ
た単位区分をワード列データとして順次読み出し、読み
出されたワード列データを合成して8ビット/10ビッ
ト変換処理を施すとともに20ビットワード列データを
形成し、その20ビットワード列データに、伝送速度変
換処理を施すとともに、所定のワード間隔を置いて、予
め設定されたコードが与えられた20ビットワード同期
データを含んだ付加ワードデータグループを挿入して、
複合20ビットワード列データを形成し、その複合20
ビットワード列データをシリアルデータに変換して伝送
する。
Description
【0001】
【発明の属する技術分野】本願の特許請求の範囲に記載
された発明は、ディジタル信号に8ビット/10ビット
変換処理を施して20ビットワード列データを得るとと
もに、得られた20ビットワード列データにワード同期
データを含んだ付加ワードデータグループを挿入して複
合20ビットワード列データを形成し、その複合20ビ
ットワード列データを伝送すべく送出するデータ伝送方
法及びその実施に供されるデータ伝送装置に関する。
された発明は、ディジタル信号に8ビット/10ビット
変換処理を施して20ビットワード列データを得るとと
もに、得られた20ビットワード列データにワード同期
データを含んだ付加ワードデータグループを挿入して複
合20ビットワード列データを形成し、その複合20ビ
ットワード列データを伝送すべく送出するデータ伝送方
法及びその実施に供されるデータ伝送装置に関する。
【0002】
【従来の技術】画像情報等の各種の信号情報をあらわす
情報データを含んだディジタルデータの伝送に関する分
野においては、ディジタルデータをシリアルデータと
し、そのシリアルデータに基づく電気信号を得て、それ
を同軸ケーブルあるいはツイステッドペアライン等が用
いられて形成された伝送路を通じて伝送するシステム、
あるいは、ディジタルデータをシリアルデータとし、そ
のシリアルデータを光信号に変換して、オプティカル・
ファイバーが用いられて形成された伝送路を通じて伝送
するシステム等が実用化されている。
情報データを含んだディジタルデータの伝送に関する分
野においては、ディジタルデータをシリアルデータと
し、そのシリアルデータに基づく電気信号を得て、それ
を同軸ケーブルあるいはツイステッドペアライン等が用
いられて形成された伝送路を通じて伝送するシステム、
あるいは、ディジタルデータをシリアルデータとし、そ
のシリアルデータを光信号に変換して、オプティカル・
ファイバーが用いられて形成された伝送路を通じて伝送
するシステム等が実用化されている。
【0003】このようなディジタルデータ伝送システム
の一つとして、ファイバーチャンネル・システム(Fibr
e Channel System) と称されるものが知られている。こ
のファイバーチャンネル・システムの如くのディジタル
データ伝送システムのもとで扱われるディジタルデータ
は、送信側において、例えば、8ビット毎に10ビット
への変換が行われる8ビット/10ビット変換(8B/
10B変換)が施されて、10ビットワード列データと
される。そして、実際に伝送されるのは、8B/10B
変換が行われて形成された10ビットワード列データ
に、さらにパラレル/シリアル変換(P/S変換)処理
が施されて得られるシリアルデータとされる。
の一つとして、ファイバーチャンネル・システム(Fibr
e Channel System) と称されるものが知られている。こ
のファイバーチャンネル・システムの如くのディジタル
データ伝送システムのもとで扱われるディジタルデータ
は、送信側において、例えば、8ビット毎に10ビット
への変換が行われる8ビット/10ビット変換(8B/
10B変換)が施されて、10ビットワード列データと
される。そして、実際に伝送されるのは、8B/10B
変換が行われて形成された10ビットワード列データ
に、さらにパラレル/シリアル変換(P/S変換)処理
が施されて得られるシリアルデータとされる。
【0004】これに対して、受信側においては、受信さ
れたシリアルデータにシリアル/パラレル変換(S/P
変換)処理が施されて10ビットワード列データが形成
され、その10ビットワード列データに、10ビット毎
に8ビットへの変換が行われる10ビット/8ビット変
換(10B/8B変換)が施される。そして、10B/
8B変換が行われて形成されるワード列データから、元
のディジタルデータが再生される。
れたシリアルデータにシリアル/パラレル変換(S/P
変換)処理が施されて10ビットワード列データが形成
され、その10ビットワード列データに、10ビット毎
に8ビットへの変換が行われる10ビット/8ビット変
換(10B/8B変換)が施される。そして、10B/
8B変換が行われて形成されるワード列データから、元
のディジタルデータが再生される。
【0005】このようなディジタルデータの伝送にあた
り、受信側において行われる10B/8B変換を適正な
ものとするためには、送信側における8B/10B変換
により形成された10ビットの夫々を的確に把握するこ
とが要され、そのため、送信側において、シリアルデー
タに変換されて伝送される10ビットワード列データが
ワード同期データが適宜挿入されたものとされる。この
ワード同期データは、10ビット構成のワードデータで
はあるが、情報伝達を行う10ビット構成のワードデー
タとしては用いられない特定のコードを有するものとさ
れる。
り、受信側において行われる10B/8B変換を適正な
ものとするためには、送信側における8B/10B変換
により形成された10ビットの夫々を的確に把握するこ
とが要され、そのため、送信側において、シリアルデー
タに変換されて伝送される10ビットワード列データが
ワード同期データが適宜挿入されたものとされる。この
ワード同期データは、10ビット構成のワードデータで
はあるが、情報伝達を行う10ビット構成のワードデー
タとしては用いられない特定のコードを有するものとさ
れる。
【0006】上述の如くの、伝送されるべきディジタル
データに8B/10B変換が施されて行われるデータ伝
送は、良好な伝送品質をもたらすものとして認識されて
いる。
データに8B/10B変換が施されて行われるデータ伝
送は、良好な伝送品質をもたらすものとして認識されて
いる。
【0007】一方、画像情報をあらわすディジタルデー
タ、即ち、画像情報データは、通常、データ量が膨大な
ものとなるので、例えば、その伝送,記録等が行われる
にあたっては、データの品質を実質的に低下させること
なくデータ量を低減させることができるデータ圧縮が施
されたものとされることが望まれる。それゆえ、画像情
報データについて、そのデータ量を低減させるためのデ
ータ圧縮技術の研究開発が種々行われてきているが、そ
れらの成果の一つとして、画像情報、特に、動画情報を
あらわすディジタルデータである画像情報データについ
てのデータ圧縮に関して、それを実施する手法として、
国際標準化団体のもとにおける技術委員会の傘下の作業
部会であるMPEG(Moving Picture Experts Group)
によって検討され、規格として承認された、MPEGと
称される標準方式が提案されている。
タ、即ち、画像情報データは、通常、データ量が膨大な
ものとなるので、例えば、その伝送,記録等が行われる
にあたっては、データの品質を実質的に低下させること
なくデータ量を低減させることができるデータ圧縮が施
されたものとされることが望まれる。それゆえ、画像情
報データについて、そのデータ量を低減させるためのデ
ータ圧縮技術の研究開発が種々行われてきているが、そ
れらの成果の一つとして、画像情報、特に、動画情報を
あらわすディジタルデータである画像情報データについ
てのデータ圧縮に関して、それを実施する手法として、
国際標準化団体のもとにおける技術委員会の傘下の作業
部会であるMPEG(Moving Picture Experts Group)
によって検討され、規格として承認された、MPEGと
称される標準方式が提案されている。
【0008】このMPEGと称される標準方式にあって
は、画像情報データに高能率符号化によるデータ圧縮が
施されることになるが、画像情報データについてのMP
EGに従った高能率符号化によるデータ圧縮が行われる
場合には、極めて高い圧縮率のデータ圧縮を実現でき、
しかも、データ圧縮が施された画像情報データに基づい
て再生される画像を高品質なものとすることができる利
点が得られる。従って、ディジタル・ビデオカメラ,デ
ィジタル・ビデオテープレコーダ等の業務用あるいは家
庭用電子機器の分野において、MPEGに従った高能率
符号化によるデータ圧縮が施された画像情報データ(M
PEG画像情報データ)を取り扱うものが増加していく
傾向にある。
は、画像情報データに高能率符号化によるデータ圧縮が
施されることになるが、画像情報データについてのMP
EGに従った高能率符号化によるデータ圧縮が行われる
場合には、極めて高い圧縮率のデータ圧縮を実現でき、
しかも、データ圧縮が施された画像情報データに基づい
て再生される画像を高品質なものとすることができる利
点が得られる。従って、ディジタル・ビデオカメラ,デ
ィジタル・ビデオテープレコーダ等の業務用あるいは家
庭用電子機器の分野において、MPEGに従った高能率
符号化によるデータ圧縮が施された画像情報データ(M
PEG画像情報データ)を取り扱うものが増加していく
傾向にある。
【0009】このようなMPEG画像情報データの如く
の圧縮されたディジタル映像データ、さらには、それに
音声データが加えられて成る圧縮されたディジタル映像
及び音声データを、シリアルデータとして伝送路を通じ
て伝送するにあたって用いられるべく開発されたインタ
ーフェースとして、SDTI(Serial Data Transport
Interface)と称されるものが提案されている。このSD
TIは、米国のSMPTE(Society of Motion Pictur
e and Television Engineers :映画テレビジョン技術者
協会) により“SMPTE 305M”をもって規格化
されている。
の圧縮されたディジタル映像データ、さらには、それに
音声データが加えられて成る圧縮されたディジタル映像
及び音声データを、シリアルデータとして伝送路を通じ
て伝送するにあたって用いられるべく開発されたインタ
ーフェースとして、SDTI(Serial Data Transport
Interface)と称されるものが提案されている。このSD
TIは、米国のSMPTE(Society of Motion Pictur
e and Television Engineers :映画テレビジョン技術者
協会) により“SMPTE 305M”をもって規格化
されている。
【0010】SDTIのもとにおける信号フォーマット
(SDTI信号フォーマット)は、例えば、図22及び
図23に示される如くとされる。
(SDTI信号フォーマット)は、例えば、図22及び
図23に示される如くとされる。
【0011】図22のAは、シリアル化されたときのビ
ット伝送レートを270MbpsとするもとでのSDT
I信号フォーマットにおける1ライン期間分を示し、1
ワードが10ビットで構成される10ビットワード列デ
ータを形成している。そして、斯かる1ライン期間分
が、例えば、525個連なって成る525ライン期間分
によって1フレーム期間分が形成される。
ット伝送レートを270MbpsとするもとでのSDT
I信号フォーマットにおける1ライン期間分を示し、1
ワードが10ビットで構成される10ビットワード列デ
ータを形成している。そして、斯かる1ライン期間分
が、例えば、525個連なって成る525ライン期間分
によって1フレーム期間分が形成される。
【0012】図22のAに示される1ライン期間分にあ
っては、タイミング基準コードデータ:EAV(End of
Active Video) で始まり、それに補助データ (Ancillar
y Data) 部及びタイミング基準コードデータ:SAV(S
tart of Active Video) が続き、さらに、それにペイロ
ード(Payload) 部が続く。EAV及びSAVの夫々は、
同じワード構成をとり、各々が10ビット構成とされる
4ワード(3FF,000,000,XYZ;16進表
示(以下において同様))が順次配列されてなる。補助
データ部には、ヘッダーデータが含まれる。そして、ペ
イロード部には、ユーザーデータと誤り検出符号:CR
Cとが配される。
っては、タイミング基準コードデータ:EAV(End of
Active Video) で始まり、それに補助データ (Ancillar
y Data) 部及びタイミング基準コードデータ:SAV(S
tart of Active Video) が続き、さらに、それにペイロ
ード(Payload) 部が続く。EAV及びSAVの夫々は、
同じワード構成をとり、各々が10ビット構成とされる
4ワード(3FF,000,000,XYZ;16進表
示(以下において同様))が順次配列されてなる。補助
データ部には、ヘッダーデータが含まれる。そして、ペ
イロード部には、ユーザーデータと誤り検出符号:CR
Cとが配される。
【0013】補助データ部に含まれるヘッダーデータに
あっては、例えば、図22のBに示される如く、EAV
に続く3ワード(000,3FF,3FF)から成る補
助信号フラッグ:ADFが配され、それに続いて、デー
タ識別:DID,第2データ識別:SDID,データカ
ウント:DC,ライン番号:LN0,ライン番号:LN
1,ライン番号誤り検出符号:LNCRC0,ライン番号
誤り検出符号:LNCRC1,コード及び認定アドレス識
別:C&AAI,16ワードの宛先アドレス,16ワー
ドの送信元アドレス,ブロックタイプ:BT,ペイロー
ド誤り検出符号フラッグ:CRCFL,ヘッダー拡張用予
備データ:RSV0〜RSV4,ヘッダー誤り検出符
号:HDCRC0,ヘッダー誤り検出符号:HDCRC1,
チェック・サム:CSが順次配される。斯かるヘッダー
データは、合計53ワードから成るものとされる。
あっては、例えば、図22のBに示される如く、EAV
に続く3ワード(000,3FF,3FF)から成る補
助信号フラッグ:ADFが配され、それに続いて、デー
タ識別:DID,第2データ識別:SDID,データカ
ウント:DC,ライン番号:LN0,ライン番号:LN
1,ライン番号誤り検出符号:LNCRC0,ライン番号
誤り検出符号:LNCRC1,コード及び認定アドレス識
別:C&AAI,16ワードの宛先アドレス,16ワー
ドの送信元アドレス,ブロックタイプ:BT,ペイロー
ド誤り検出符号フラッグ:CRCFL,ヘッダー拡張用予
備データ:RSV0〜RSV4,ヘッダー誤り検出符
号:HDCRC0,ヘッダー誤り検出符号:HDCRC1,
チェック・サム:CSが順次配される。斯かるヘッダー
データは、合計53ワードから成るものとされる。
【0014】また、図23のAは、シリアル化されたと
きのビット伝送レートを143Mbpsとするもとでの
SDTI信号フォーマットにおける1ライン期間分を示
し、1ワードが10ビットで構成される10ビットワー
ド列データを形成している。そして、斯かる1ライン期
間分が、例えば、525個連なって成る525ライン期
間分によって1フレーム期間分が形成される。
きのビット伝送レートを143Mbpsとするもとでの
SDTI信号フォーマットにおける1ライン期間分を示
し、1ワードが10ビットで構成される10ビットワー
ド列データを形成している。そして、斯かる1ライン期
間分が、例えば、525個連なって成る525ライン期
間分によって1フレーム期間分が形成される。
【0015】図23のAに示される1ライン期間分にあ
っては、タイミング基準コードデータ:TRS−IDで始
まり、それに補助データ (Ancillary Data) 部が続き、
さらに、それにペイロード(Payload) 部が続く。TRS
−IDは、各々が10ビット構成とされる5ワード(3F
F,000,000,000,XYZ;16進表示(以
下において同様))が順次配列されてなる。補助データ
部には、ヘッダーデータが含まれる。そして、ペイロー
ド部には、ユーザーデータと誤り検出符号:CRCとが
配される。
っては、タイミング基準コードデータ:TRS−IDで始
まり、それに補助データ (Ancillary Data) 部が続き、
さらに、それにペイロード(Payload) 部が続く。TRS
−IDは、各々が10ビット構成とされる5ワード(3F
F,000,000,000,XYZ;16進表示(以
下において同様))が順次配列されてなる。補助データ
部には、ヘッダーデータが含まれる。そして、ペイロー
ド部には、ユーザーデータと誤り検出符号:CRCとが
配される。
【0016】補助データ部に含まれるヘッダーデータに
あっては、例えば、図23のBに示される如く、TRS
−IDに続く補助信号フラッグ:ADFが配され、それに
続いて、データ識別:DID,第2データ識別:SDI
D,データカウント:DC,ライン番号:LN0,ライ
ン番号:LN1,ライン番号誤り検出符号:LNCRC
0,ライン番号誤り検出符号:LNCRC1,コード及び
認定アドレス識別:C&AAI,16ワードの宛先アド
レス,16ワードの送信元アドレス,ブロックタイプ:
BT,ペイロード誤り検出符号フラッグ:CRCFL,ヘ
ッダー拡張用予備データ:RSV0〜RSV4,ヘッダ
ー誤り検出符号:HDCRC0,ヘッダー誤り検出符号:
HDCRC1,チェック・サム:CSが順次配される。斯
かるヘッダーデータは、合計51ワードから成るものと
される。
あっては、例えば、図23のBに示される如く、TRS
−IDに続く補助信号フラッグ:ADFが配され、それに
続いて、データ識別:DID,第2データ識別:SDI
D,データカウント:DC,ライン番号:LN0,ライ
ン番号:LN1,ライン番号誤り検出符号:LNCRC
0,ライン番号誤り検出符号:LNCRC1,コード及び
認定アドレス識別:C&AAI,16ワードの宛先アド
レス,16ワードの送信元アドレス,ブロックタイプ:
BT,ペイロード誤り検出符号フラッグ:CRCFL,ヘ
ッダー拡張用予備データ:RSV0〜RSV4,ヘッダ
ー誤り検出符号:HDCRC0,ヘッダー誤り検出符号:
HDCRC1,チェック・サム:CSが順次配される。斯
かるヘッダーデータは、合計51ワードから成るものと
される。
【0017】そして、圧縮されたディジタル映像データ
もしくは映像及び音声データの伝送に用いられるSDT
I信号フォーマットに従って形成されたディジタル信号
(以下、SDTI信号という)は、パラレルデータから
シリアルデータに変換され、通常、スクランブル処理が
施されて、電気信号あるいは光信号とされる伝送信号の
形で伝送される。
もしくは映像及び音声データの伝送に用いられるSDT
I信号フォーマットに従って形成されたディジタル信号
(以下、SDTI信号という)は、パラレルデータから
シリアルデータに変換され、通常、スクランブル処理が
施されて、電気信号あるいは光信号とされる伝送信号の
形で伝送される。
【0018】シリアルデータに施されるスクランブル処
理は、その対象とされるシリアルデータを多項式をもっ
てあらわされるものとし、それを原始多項式、例えば、
9次の原始多項式:X9 +X4 +1で順次除して、その
演算結果である商を伝送データとして得るようにし、統
計的に伝送データのマーク率(“0”と“1”の割合)
を平均的に1/2とするとともに、伝送データを原始多
項式による暗号化が図られたものとなす処理とされる。
実際の伝送データの送出にあたっては、例えば、9次の
原始多項式:X9 +X4 +1での除算により得られた商
を直接に送出するのではなく、その商をさらに式:X+
1で除し、伝送データを、それとそれを反転したデータ
とが同じ情報を有することになるデータ(極性フリーの
データ)となす。
理は、その対象とされるシリアルデータを多項式をもっ
てあらわされるものとし、それを原始多項式、例えば、
9次の原始多項式:X9 +X4 +1で順次除して、その
演算結果である商を伝送データとして得るようにし、統
計的に伝送データのマーク率(“0”と“1”の割合)
を平均的に1/2とするとともに、伝送データを原始多
項式による暗号化が図られたものとなす処理とされる。
実際の伝送データの送出にあたっては、例えば、9次の
原始多項式:X9 +X4 +1での除算により得られた商
を直接に送出するのではなく、その商をさらに式:X+
1で除し、伝送データを、それとそれを反転したデータ
とが同じ情報を有することになるデータ(極性フリーの
データ)となす。
【0019】なお、伝送データを受ける受信側では、受
けた伝送データに、式:X+1を乗じ、さらに、9次の
原始多項式:X9 +X4 +1を乗じることによるデスク
ランブル処理を行って、元のシリアルデータを再生す
る。
けた伝送データに、式:X+1を乗じ、さらに、9次の
原始多項式:X9 +X4 +1を乗じることによるデスク
ランブル処理を行って、元のシリアルデータを再生す
る。
【0020】
【発明が解決しようとする課題】上述の如くのSDTI
信号にあっては、シリアルデータに変換されての伝送路
を通じた伝送にあたり、単独のSDTI信号についての
みならず、複数のSDTI信号を、受信側で確実に再生
され得るように多重化し、さらに、前述の8B/10B
変換を行って伝送できることになれば、良好な伝送品質
が得られるもとで、SDTI信号の効率的な利用が図ら
れ、さらには、SDTI信号の利用範囲が拡大されるこ
とになる。そして、SDTI信号の効率的な利用、ある
いは、SDTI信号の利用範囲の拡大等は、例えば、業
務用あるいは家庭用電子機器の分野における技術の更な
る発展をもたらす。従って、このような観点から、比較
的容易に整えることができる手段をもって、SDTI信
号を、取分け、その複数を受信側で確実に再生され得る
ように多重化し、8B/10B変換を行って伝送するこ
とができる方策が望まれるところとなる。
信号にあっては、シリアルデータに変換されての伝送路
を通じた伝送にあたり、単独のSDTI信号についての
みならず、複数のSDTI信号を、受信側で確実に再生
され得るように多重化し、さらに、前述の8B/10B
変換を行って伝送できることになれば、良好な伝送品質
が得られるもとで、SDTI信号の効率的な利用が図ら
れ、さらには、SDTI信号の利用範囲が拡大されるこ
とになる。そして、SDTI信号の効率的な利用、ある
いは、SDTI信号の利用範囲の拡大等は、例えば、業
務用あるいは家庭用電子機器の分野における技術の更な
る発展をもたらす。従って、このような観点から、比較
的容易に整えることができる手段をもって、SDTI信
号を、取分け、その複数を受信側で確実に再生され得る
ように多重化し、8B/10B変換を行って伝送するこ
とができる方策が望まれるところとなる。
【0021】しかしながら、従来にあっては、SDTI
信号について、取分け、その複数を受信側で確実に再生
され得るように多重化し、8B/10B変換を行って伝
送することができる伝送システムを実現させた具体例は
見当たらない。また、複数のSDTI信号を、受信側で
確実に再生され得るように多重化するとともに、8B/
10B変換を行って伝送することができる伝送システム
に関する技術については、それが記載された文献等も見
出せない。
信号について、取分け、その複数を受信側で確実に再生
され得るように多重化し、8B/10B変換を行って伝
送することができる伝送システムを実現させた具体例は
見当たらない。また、複数のSDTI信号を、受信側で
確実に再生され得るように多重化するとともに、8B/
10B変換を行って伝送することができる伝送システム
に関する技術については、それが記載された文献等も見
出せない。
【0022】斯かる点に鑑み、本願の特許請求の範囲に
記載された発明は、SDTI信号について、比較的容易
に整えることができる手段をもって、取分け、その複数
を受信側で確実に再生され得るように多重化し、8B/
10B変換を行って伝送することができるデータ伝送方
法及びその実施に供されるデータ伝送装置を提供する。
記載された発明は、SDTI信号について、比較的容易
に整えることができる手段をもって、取分け、その複数
を受信側で確実に再生され得るように多重化し、8B/
10B変換を行って伝送することができるデータ伝送方
法及びその実施に供されるデータ伝送装置を提供する。
【0023】
【課題を解決するための手段】本願の特許請求の範囲に
おける請求項1から請求項3までのいずれかに記載され
た発明に係るデータ伝送方法は、SDTI信号もしくは
それがシリアル化されて得られるシリアルディジタル信
号について、所定の単位区分ずつをメモリ手段に書き込
むとともに、メモリ手段に書き込まれた単位区分をワー
ド列データとして順次読み出し、読み出されたワード列
データに8B/10B変換処理を施すとともに20ビッ
トワード列データを形成し、その20ビットワード列デ
ータに、伝送速度変換処理を施すとともに、所定のワー
ド間隔を置いて、予め設定されたコードが与えられた2
0ビットワード同期データを含んだ付加ワードデータグ
ループを挿入して、複合20ビットワード列データを形
成し、複合20ビットワード列データをシリアルデータ
に変換して、そのシリアルデータを伝送すべく送信する
ものとされる。
おける請求項1から請求項3までのいずれかに記載され
た発明に係るデータ伝送方法は、SDTI信号もしくは
それがシリアル化されて得られるシリアルディジタル信
号について、所定の単位区分ずつをメモリ手段に書き込
むとともに、メモリ手段に書き込まれた単位区分をワー
ド列データとして順次読み出し、読み出されたワード列
データに8B/10B変換処理を施すとともに20ビッ
トワード列データを形成し、その20ビットワード列デ
ータに、伝送速度変換処理を施すとともに、所定のワー
ド間隔を置いて、予め設定されたコードが与えられた2
0ビットワード同期データを含んだ付加ワードデータグ
ループを挿入して、複合20ビットワード列データを形
成し、複合20ビットワード列データをシリアルデータ
に変換して、そのシリアルデータを伝送すべく送信する
ものとされる。
【0024】また、本願の特許請求の範囲における請求
項4から請求項7までのいずれかに記載された発明に係
るデータ伝送方法は、複数のSDTI信号もしくはそれ
らの夫々がシリアル化されて得られる複数のシリアルデ
ィジタル信号について、各々の所定の単位区分ずつを複
数のメモリ手段に夫々書き込むとともに、複数のメモリ
手段の夫々に書き込まれた単位区分をワード列データと
して順次読み出し、読み出されたワード列データを合成
して8B/10B変換処理を施すとともに20ビットワ
ード列データを形成し、その20ビットワード列データ
に、伝送速度変換処理を施すとともに、所定のワード間
隔を置いて、予め設定されたコードが与えられた20ビ
ットワード同期データを含んだ付加ワードデータグルー
プを挿入して、複合20ビットワード列データを形成
し、複合20ビットワード列データをシリアルデータに
変換して、そのシリアルデータを伝送すべく送信するも
のとされる。
項4から請求項7までのいずれかに記載された発明に係
るデータ伝送方法は、複数のSDTI信号もしくはそれ
らの夫々がシリアル化されて得られる複数のシリアルデ
ィジタル信号について、各々の所定の単位区分ずつを複
数のメモリ手段に夫々書き込むとともに、複数のメモリ
手段の夫々に書き込まれた単位区分をワード列データと
して順次読み出し、読み出されたワード列データを合成
して8B/10B変換処理を施すとともに20ビットワ
ード列データを形成し、その20ビットワード列データ
に、伝送速度変換処理を施すとともに、所定のワード間
隔を置いて、予め設定されたコードが与えられた20ビ
ットワード同期データを含んだ付加ワードデータグルー
プを挿入して、複合20ビットワード列データを形成
し、複合20ビットワード列データをシリアルデータに
変換して、そのシリアルデータを伝送すべく送信するも
のとされる。
【0025】一方、本願の特許請求の範囲における請求
項8に記載された発明に係るデータ伝送装置は、SDT
I信号もしくはそれがシリアル化されて得られるシリア
ルディジタル信号について、所定の単位区分ずつをメモ
リ手段に書き込むとともに、メモリ手段に書き込まれた
単位区分をワード列データとして順次読み出し、読み出
されたワード列データに8B/10B変換処理を施すと
ともに20ビットワード列データを形成する20ビット
ワード列データ形成手段と、20ビットワード列データ
形成手段から得られる20ビットワード列データに、伝
送速度変換処理を施すとともに、所定のワード間隔を置
いて、予め設定されたコードが与えられた20ビットワ
ード同期データを含んだ付加ワードデータグループを挿
入して、複合20ビットワード列データを形成する速度
変換・データ挿入手段と、速度変換・データ挿入手段か
ら得られる複合20ビットワード列データをシリアルデ
ータに変換して、そのシリアルデータを伝送すべく送信
するデータ送出手段と、を備えて構成される。
項8に記載された発明に係るデータ伝送装置は、SDT
I信号もしくはそれがシリアル化されて得られるシリア
ルディジタル信号について、所定の単位区分ずつをメモ
リ手段に書き込むとともに、メモリ手段に書き込まれた
単位区分をワード列データとして順次読み出し、読み出
されたワード列データに8B/10B変換処理を施すと
ともに20ビットワード列データを形成する20ビット
ワード列データ形成手段と、20ビットワード列データ
形成手段から得られる20ビットワード列データに、伝
送速度変換処理を施すとともに、所定のワード間隔を置
いて、予め設定されたコードが与えられた20ビットワ
ード同期データを含んだ付加ワードデータグループを挿
入して、複合20ビットワード列データを形成する速度
変換・データ挿入手段と、速度変換・データ挿入手段か
ら得られる複合20ビットワード列データをシリアルデ
ータに変換して、そのシリアルデータを伝送すべく送信
するデータ送出手段と、を備えて構成される。
【0026】さらに、本願の特許請求の範囲における請
求項9に記載された発明に係るデータ伝送装置は、複数
のSDTI信号もしくはそれらの夫々がシリアル化され
て得られる複数のシリアルディジタル信号について、各
々の所定の単位区分ずつを複数のメモリ手段に夫々書き
込むとともに、複数のメモリ手段の夫々に書き込まれた
単位区分をワード列データとして順次読み出し、読み出
されたワード列データを合成して8B/10B変換処理
を施すとともに20ビットワード列データを形成する2
0ビットワード列データ形成手段と、20ビットワード
列データ形成手段から得られる20ビットワード列デー
タに、伝送速度変換処理を施すとともに、所定のワード
間隔を置いて、予め設定されたコードが与えられた20
ビットワード同期データを含んだ付加ワードデータグル
ープを挿入して、複合20ビットワード列データを形成
する速度変換・データ挿入手段と、速度変換・データ挿
入手段から得られる複合20ビットワード列データをシ
リアルデータに変換して、そのシリアルデータを伝送す
べく送信するデータ送出手段と、を備えて構成される。
求項9に記載された発明に係るデータ伝送装置は、複数
のSDTI信号もしくはそれらの夫々がシリアル化され
て得られる複数のシリアルディジタル信号について、各
々の所定の単位区分ずつを複数のメモリ手段に夫々書き
込むとともに、複数のメモリ手段の夫々に書き込まれた
単位区分をワード列データとして順次読み出し、読み出
されたワード列データを合成して8B/10B変換処理
を施すとともに20ビットワード列データを形成する2
0ビットワード列データ形成手段と、20ビットワード
列データ形成手段から得られる20ビットワード列デー
タに、伝送速度変換処理を施すとともに、所定のワード
間隔を置いて、予め設定されたコードが与えられた20
ビットワード同期データを含んだ付加ワードデータグル
ープを挿入して、複合20ビットワード列データを形成
する速度変換・データ挿入手段と、速度変換・データ挿
入手段から得られる複合20ビットワード列データをシ
リアルデータに変換して、そのシリアルデータを伝送す
べく送信するデータ送出手段と、を備えて構成される。
【0027】上述の如くの本願の特許請求の範囲におけ
る請求項1から請求項3まで、あるいは、請求項4から
請求項7までのいずれかに記載された発明に係るデータ
伝送方法にあっては、SDTI信号もしくはそれがシリ
アル化されて得られるシリアルディジタル信号について
のメモリ手段への書込み及びメモリ手段からの読出しが
行われて得られるワード列データ、あるいは、複数のS
DTI信号もしくはそれらの夫々がシリアル化されて得
られる複数のシリアルディジタル信号についての複数の
メモリ手段への書込み及び複数のメモリ手段からの読出
しが行われて得られるワード列データが合成されたもの
に、8B/10B変換処理が施されるとともに伝送速度
変換処理が施されて形成され、シリアルデータに変換さ
れて伝送されるべく送信される複合20ビットワード列
データには、予め定められたコードが与えられた20ビ
ットワード同期データが含まれていることになる。この
ような20ビットワード同期データは、例えば、予め定
められたコードの割当がなされた複数の20ビットワー
ドデータが特定の配列をもって連なるものに選定され、
メモリ手段から得られるワード列データ、あるいは、複
数のメモリ手段から得られる複数のワード列データが合
成されたものに、8B/10B変換処理が施されて形成
される20ビットワードデータに、付加ワードデータグ
ループが挿入されることによってのみ、複合20ビット
ワード列データ中に現れるものとされる。
る請求項1から請求項3まで、あるいは、請求項4から
請求項7までのいずれかに記載された発明に係るデータ
伝送方法にあっては、SDTI信号もしくはそれがシリ
アル化されて得られるシリアルディジタル信号について
のメモリ手段への書込み及びメモリ手段からの読出しが
行われて得られるワード列データ、あるいは、複数のS
DTI信号もしくはそれらの夫々がシリアル化されて得
られる複数のシリアルディジタル信号についての複数の
メモリ手段への書込み及び複数のメモリ手段からの読出
しが行われて得られるワード列データが合成されたもの
に、8B/10B変換処理が施されるとともに伝送速度
変換処理が施されて形成され、シリアルデータに変換さ
れて伝送されるべく送信される複合20ビットワード列
データには、予め定められたコードが与えられた20ビ
ットワード同期データが含まれていることになる。この
ような20ビットワード同期データは、例えば、予め定
められたコードの割当がなされた複数の20ビットワー
ドデータが特定の配列をもって連なるものに選定され、
メモリ手段から得られるワード列データ、あるいは、複
数のメモリ手段から得られる複数のワード列データが合
成されたものに、8B/10B変換処理が施されて形成
される20ビットワードデータに、付加ワードデータグ
ループが挿入されることによってのみ、複合20ビット
ワード列データ中に現れるものとされる。
【0028】そして、予め定められたコードが与えられ
て複合20ビットワード列データに含まれる20ビット
ワード同期データは、それを含んだ複合20ビットワー
ド列データに基づくシリアルデータを受ける受信側にお
いて、受けられたシリアルデータに基づいて得られる複
合20ビットワード列データから、一つあるいは複数の
SDTI信号を再生するための処理に必要とされるワー
ド同期データとして、適正に検出されることになるもの
とされる。また、複合20ビットワード列データに含ま
れる20ビットワード列データは、8B/10B変換処
理を経て得られるものとされることにより、良好な伝送
品質をもたらすことになる。それゆえ、受信側にあって
は、良好な伝送品質が得られるもとで受信される複合2
0ビットワード列データに基づく一つあるいは複数のS
DTI信号の再生処理のために必要とされるデータ同期
状態が、確実に得られる状態が確保される。
て複合20ビットワード列データに含まれる20ビット
ワード同期データは、それを含んだ複合20ビットワー
ド列データに基づくシリアルデータを受ける受信側にお
いて、受けられたシリアルデータに基づいて得られる複
合20ビットワード列データから、一つあるいは複数の
SDTI信号を再生するための処理に必要とされるワー
ド同期データとして、適正に検出されることになるもの
とされる。また、複合20ビットワード列データに含ま
れる20ビットワード列データは、8B/10B変換処
理を経て得られるものとされることにより、良好な伝送
品質をもたらすことになる。それゆえ、受信側にあって
は、良好な伝送品質が得られるもとで受信される複合2
0ビットワード列データに基づく一つあるいは複数のS
DTI信号の再生処理のために必要とされるデータ同期
状態が、確実に得られる状態が確保される。
【0029】このような、本願の特許請求の範囲におけ
る請求項1から請求項3まで、あるいは、請求項4から
請求項7までのいずれかに記載された発明に係るデータ
伝送方法にあっては、予め定められたコードが与えられ
た20ビットワード同期データが付加された20ビット
ワード列データのシリアルデータへの変換,変換された
シリアルデータの送信、さらには、受信側における、シ
リアルデータの受信,受信されたシリアルデータの20
ビットワード列データへの変換等を、例えば、HDTV
システム(高精細度テレビジョンシステム)のもとにお
けるディジタル映像信号の送信及び受信に用いられる伝
送回路ディバイスを利用して行うことができる。従っ
て、本願の特許請求の範囲における請求項1から請求項
3まで、あるいは、請求項4から請求項7までのいずれ
かに記載された発明に係るデータ伝送方法によれば、S
DTI信号について、比較的容易に整えることができる
手段をもって、取分け、その複数を受信側で確実に再生
され得るように多重化するとともに8B/10B変換を
行って伝送することができることになる。
る請求項1から請求項3まで、あるいは、請求項4から
請求項7までのいずれかに記載された発明に係るデータ
伝送方法にあっては、予め定められたコードが与えられ
た20ビットワード同期データが付加された20ビット
ワード列データのシリアルデータへの変換,変換された
シリアルデータの送信、さらには、受信側における、シ
リアルデータの受信,受信されたシリアルデータの20
ビットワード列データへの変換等を、例えば、HDTV
システム(高精細度テレビジョンシステム)のもとにお
けるディジタル映像信号の送信及び受信に用いられる伝
送回路ディバイスを利用して行うことができる。従っ
て、本願の特許請求の範囲における請求項1から請求項
3まで、あるいは、請求項4から請求項7までのいずれ
かに記載された発明に係るデータ伝送方法によれば、S
DTI信号について、比較的容易に整えることができる
手段をもって、取分け、その複数を受信側で確実に再生
され得るように多重化するとともに8B/10B変換を
行って伝送することができることになる。
【0030】また、本願の特許請求の範囲における請求
項8あるいは請求項9に記載された発明に係るデータ伝
送装置にあっては、データ送出手段によって、シリアル
データに変換されて伝送されるべく送信される、SDT
I信号もしくはそれがシリアル化されて得られるシリア
ルディジタル信号についてのメモリ手段への書込み及び
メモリ手段からの読出しが行われて得られるワード列デ
ータ、あるいは、複数のSDTI信号もしくはそれらの
夫々がシリアル化されて得られる複数のシリアルディジ
タル信号についての複数のメモリ手段への書込み及び複
数のメモリ手段からの読出しが行われて得られるワード
列データが合成されたものに、8B/10B変換処理が
施されるとともに伝送速度変換処理が施されて形成され
る複合20ビットワード列データには、予め定められた
コードが与えられた20ビットワード同期データが含ま
れている。斯かる20ビットワード同期データは、例え
ば、予め定められたコードの割当がなされた複数の20
ビットワードデータが特定の配列をもって連なるものに
選定され、メモリ手段から得られるワード列データ、あ
るいは、複数のメモリ手段から得られる複数のワード列
データが合成されたものに、8B/10B変換処理が施
されて形成される20ビットワードデータに、付加ワー
ドデータグループが挿入されることによってのみ、複合
20ビットワード列データ中に現れるものとされる。
項8あるいは請求項9に記載された発明に係るデータ伝
送装置にあっては、データ送出手段によって、シリアル
データに変換されて伝送されるべく送信される、SDT
I信号もしくはそれがシリアル化されて得られるシリア
ルディジタル信号についてのメモリ手段への書込み及び
メモリ手段からの読出しが行われて得られるワード列デ
ータ、あるいは、複数のSDTI信号もしくはそれらの
夫々がシリアル化されて得られる複数のシリアルディジ
タル信号についての複数のメモリ手段への書込み及び複
数のメモリ手段からの読出しが行われて得られるワード
列データが合成されたものに、8B/10B変換処理が
施されるとともに伝送速度変換処理が施されて形成され
る複合20ビットワード列データには、予め定められた
コードが与えられた20ビットワード同期データが含ま
れている。斯かる20ビットワード同期データは、例え
ば、予め定められたコードの割当がなされた複数の20
ビットワードデータが特定の配列をもって連なるものに
選定され、メモリ手段から得られるワード列データ、あ
るいは、複数のメモリ手段から得られる複数のワード列
データが合成されたものに、8B/10B変換処理が施
されて形成される20ビットワードデータに、付加ワー
ドデータグループが挿入されることによってのみ、複合
20ビットワード列データ中に現れるものとされる。
【0031】そして、予め定められたコードが与えられ
て複合20ビットワード列データに含まれる20ビット
ワード同期データは、それを含んだ複合20ビットワー
ド列データに基づくシリアルデータを受ける受信側にお
いて、受けられたシリアルデータに基づいて得られる複
合20ビットワード列データから、一つあるいは複数の
SDTI信号を再生するための処理に必要とされるワー
ド同期データとして、適正に検出されることになるもの
とされる。また、複合20ビットワード列データに含ま
れる20ビットワード列データは、8B/10B変換処
理を経て得られるものとされることにより、良好な伝送
品質をもたらすことになる。それゆえ、受信側にあって
は、良好な伝送品質が得られるもとで受信される複合2
0ビットワード列データに基づく一つあるいは複数のS
DTI信号の再生処理のために必要とされるデータ同期
状態が、確実に得られる状態が確保される。
て複合20ビットワード列データに含まれる20ビット
ワード同期データは、それを含んだ複合20ビットワー
ド列データに基づくシリアルデータを受ける受信側にお
いて、受けられたシリアルデータに基づいて得られる複
合20ビットワード列データから、一つあるいは複数の
SDTI信号を再生するための処理に必要とされるワー
ド同期データとして、適正に検出されることになるもの
とされる。また、複合20ビットワード列データに含ま
れる20ビットワード列データは、8B/10B変換処
理を経て得られるものとされることにより、良好な伝送
品質をもたらすことになる。それゆえ、受信側にあって
は、良好な伝送品質が得られるもとで受信される複合2
0ビットワード列データに基づく一つあるいは複数のS
DTI信号の再生処理のために必要とされるデータ同期
状態が、確実に得られる状態が確保される。
【0032】このような、本願の特許請求の範囲におけ
る請求項8あるいは請求項9に記載された発明に係るデ
ータ伝送装置によれば、予め定められたコードが与えら
れた20ビットワード同期データが付加された20ビッ
トワード列データのシリアルデータへの変換,変換され
たシリアルデータの送信、さらには、受信側における、
シリアルデータの受信,受信されたシリアルデータの2
0ビットワード列データへの変換等を、例えば、HDT
Vシステムのもとにおけるディジタル映像信号の送信及
び受信に用いられる伝送回路ディバイスを利用して行う
ことができ、従って、SDTI信号について、比較的容
易に整えることができる手段をもって、取分け、その複
数を受信側で確実に再生され得るように多重化するとと
もに8B/10B変換を行って伝送することができるこ
とになる。
る請求項8あるいは請求項9に記載された発明に係るデ
ータ伝送装置によれば、予め定められたコードが与えら
れた20ビットワード同期データが付加された20ビッ
トワード列データのシリアルデータへの変換,変換され
たシリアルデータの送信、さらには、受信側における、
シリアルデータの受信,受信されたシリアルデータの2
0ビットワード列データへの変換等を、例えば、HDT
Vシステムのもとにおけるディジタル映像信号の送信及
び受信に用いられる伝送回路ディバイスを利用して行う
ことができ、従って、SDTI信号について、比較的容
易に整えることができる手段をもって、取分け、その複
数を受信側で確実に再生され得るように多重化するとと
もに8B/10B変換を行って伝送することができるこ
とになる。
【0033】
【発明の実施の形態】図1は、本願の特許請求の範囲に
おける請求項4から請求項7までのいずれかに記載され
た発明に係るデータ伝送方法の一例が実施される、本願
の特許請求の範囲における請求項9に記載された発明に
係るデータ伝送装置の例を示す。
おける請求項4から請求項7までのいずれかに記載され
た発明に係るデータ伝送方法の一例が実施される、本願
の特許請求の範囲における請求項9に記載された発明に
係るデータ伝送装置の例を示す。
【0034】図1に示される例にあっては、例えば、各
々がシリアルディジタル信号とされた4チャンネルのシ
リアル化されたSDTI信号DTIS1,DTIS2,
DTIS3及びDTIS4が、複合ワード列データ形成
部11に供給される。シリアル化されたSDTI信号D
TIS1〜DTIS4の夫々は、例えば、図22のA及
びBに示される如くの、SDTI信号フォーマットに従
って形成される10ビットワード列データとされる10
ビット量子化ディジタル信号が、シリアル化されてスク
ランブル処理が施されることにより得られるものとさ
れ、そのビット伝送レートを、例えば、270Mbps
とするシリアルデータとされる。
々がシリアルディジタル信号とされた4チャンネルのシ
リアル化されたSDTI信号DTIS1,DTIS2,
DTIS3及びDTIS4が、複合ワード列データ形成
部11に供給される。シリアル化されたSDTI信号D
TIS1〜DTIS4の夫々は、例えば、図22のA及
びBに示される如くの、SDTI信号フォーマットに従
って形成される10ビットワード列データとされる10
ビット量子化ディジタル信号が、シリアル化されてスク
ランブル処理が施されることにより得られるものとさ
れ、そのビット伝送レートを、例えば、270Mbps
とするシリアルデータとされる。
【0035】複合ワード列データ形成部11において
は、シリアル化されたSDTI信号DTIS1〜DTI
S4がスイッチ12,13,14及び15に夫々供給さ
れる。スイッチ12〜15の夫々には、制御信号形成部
17からの制御信号CSFも供給される。
は、シリアル化されたSDTI信号DTIS1〜DTI
S4がスイッチ12,13,14及び15に夫々供給さ
れる。スイッチ12〜15の夫々には、制御信号形成部
17からの制御信号CSFも供給される。
【0036】制御信号形成部17には、シリアル化され
たSDTI信号DTIS1〜DTIS4の夫々について
のフレーム期間に同期したフレーム同期信号SSF,水
平同期信号SH,垂直同期信号SV,周波数を270M
Hzとするクロックパルス信号CA及び周波数を74.
25MHzとするクロックパルス信号CBが供給され
る。そして、制御信号形成部17から得られる制御信号
CSFは、フレーム同期信号SSFに基づき、シリアル
化されたSDTI信号DTIS1〜DTIS4の夫々に
ついてのフレーム期間に同期したものとされる。
たSDTI信号DTIS1〜DTIS4の夫々について
のフレーム期間に同期したフレーム同期信号SSF,水
平同期信号SH,垂直同期信号SV,周波数を270M
Hzとするクロックパルス信号CA及び周波数を74.
25MHzとするクロックパルス信号CBが供給され
る。そして、制御信号形成部17から得られる制御信号
CSFは、フレーム同期信号SSFに基づき、シリアル
化されたSDTI信号DTIS1〜DTIS4の夫々に
ついてのフレーム期間に同期したものとされる。
【0037】スイッチ12にはメモリ部20Aとメモリ
部20Bとが、スイッチ13にはメモリ部21Aとメモ
リ部21Bとが、スイッチ14 にはメモリ部22Aとメ
モリ部22Bとが、そして、スイッチ15にはメモリ部
23Aとメモリ部23Bとが夫々接続されている。
部20Bとが、スイッチ13にはメモリ部21Aとメモ
リ部21Bとが、スイッチ14 にはメモリ部22Aとメ
モリ部22Bとが、そして、スイッチ15にはメモリ部
23Aとメモリ部23Bとが夫々接続されている。
【0038】シリアル化されたSDTI信号DTIS1
が供給されるスイッチ12は、制御信号CSFに応じ
て、シリアル化されたSDTI信号DTIS1を、例え
ば、その各フレーム期間部分ずつメモリ部20Aとメモ
リ部20Bとに交互に供給する動作を行って、シリアル
化されたSDTI信号DTIS1の奇数フレーム期間部
分及び偶数フレーム期間部分を夫々メモリ部20A及び
20Bに振分供給する。同様に、シリアル化されたSD
TI信号DTIS2が供給されるスイッチ13は、制御
信号CSFに応じて、シリアル化されたSDTI信号D
TIS2を、例えば、その各フレーム期間部分ずつメモ
リ部21Aとメモリ部21Bとに交互に供給する動作を
行って、シリアル化されたSDTI信号DTIS2の奇
数フレーム期間部分及び偶数フレーム期間部分を夫々メ
モリ部21A及び21Bに振分供給し、シリアル化され
たSDTI信号DTIS3が供給されるスイッチ14
は、制御信号CSFに応じて、シリアル化されたSDT
I信号DTIS3を、例えば、その各フレーム期間部分
ずつメモリ部22Aとメモリ部22Bとに交互に振分供
給する動作を行って、シリアル化されたSDTI信号D
TIS3の奇数フレーム期間部分及び偶数フレーム期間
部分を夫々メモリ部22A及び22Bに振分供給し、さ
らに、シリアル化されたSDTI信号DTIS4が供給
されるスイッチ15は、制御信号CSFに応じて、シリ
アル化されたSDTI信号DTIS4を、例えば、その
各フレーム期間部分ずつメモリ部23Aとメモリ部23
Bとに交互に供給する動作を行って、シリアル化された
SDTI信号DTIS4の奇数フレーム期間部分及び偶
数フレーム期間部分を夫々メモリ部23A及び23Bに
振分供給する。
が供給されるスイッチ12は、制御信号CSFに応じ
て、シリアル化されたSDTI信号DTIS1を、例え
ば、その各フレーム期間部分ずつメモリ部20Aとメモ
リ部20Bとに交互に供給する動作を行って、シリアル
化されたSDTI信号DTIS1の奇数フレーム期間部
分及び偶数フレーム期間部分を夫々メモリ部20A及び
20Bに振分供給する。同様に、シリアル化されたSD
TI信号DTIS2が供給されるスイッチ13は、制御
信号CSFに応じて、シリアル化されたSDTI信号D
TIS2を、例えば、その各フレーム期間部分ずつメモ
リ部21Aとメモリ部21Bとに交互に供給する動作を
行って、シリアル化されたSDTI信号DTIS2の奇
数フレーム期間部分及び偶数フレーム期間部分を夫々メ
モリ部21A及び21Bに振分供給し、シリアル化され
たSDTI信号DTIS3が供給されるスイッチ14
は、制御信号CSFに応じて、シリアル化されたSDT
I信号DTIS3を、例えば、その各フレーム期間部分
ずつメモリ部22Aとメモリ部22Bとに交互に振分供
給する動作を行って、シリアル化されたSDTI信号D
TIS3の奇数フレーム期間部分及び偶数フレーム期間
部分を夫々メモリ部22A及び22Bに振分供給し、さ
らに、シリアル化されたSDTI信号DTIS4が供給
されるスイッチ15は、制御信号CSFに応じて、シリ
アル化されたSDTI信号DTIS4を、例えば、その
各フレーム期間部分ずつメモリ部23Aとメモリ部23
Bとに交互に供給する動作を行って、シリアル化された
SDTI信号DTIS4の奇数フレーム期間部分及び偶
数フレーム期間部分を夫々メモリ部23A及び23Bに
振分供給する。
【0039】メモリ部20A,21A,22A及び23
Aの夫々には、制御信号形成部17からの書込制御信号
QWOが供給され、また、メモリ部20B,21B,2
2B及び23Bの夫々には、制御信号形成部17からの
書込制御信号QWEが供給される。書込制御信号QWO
は、クロックパルス信号CAに基づき、周波数を270
MHzとし、シリアル化されたSDTI信号DTIS1
〜DTIS4の夫々についての奇数フレーム期間部分に
同期するものとして形成され、また、書込制御信号QW
Eも、クロックパルス信号CAに基づき、周波数を27
0MHzとし、シリアル化されたSDTI信号DTIS
1〜DTIS4の夫々についての偶数フレーム期間部分
に同期するものとして形成される。
Aの夫々には、制御信号形成部17からの書込制御信号
QWOが供給され、また、メモリ部20B,21B,2
2B及び23Bの夫々には、制御信号形成部17からの
書込制御信号QWEが供給される。書込制御信号QWO
は、クロックパルス信号CAに基づき、周波数を270
MHzとし、シリアル化されたSDTI信号DTIS1
〜DTIS4の夫々についての奇数フレーム期間部分に
同期するものとして形成され、また、書込制御信号QW
Eも、クロックパルス信号CAに基づき、周波数を27
0MHzとし、シリアル化されたSDTI信号DTIS
1〜DTIS4の夫々についての偶数フレーム期間部分
に同期するものとして形成される。
【0040】それにより、SDTI信号DTIS1にお
ける各奇数フレーム期間部分が、メモリ部20Aに書込
制御信号QWOに応じて順次書き込まれるとともに、S
DTI信号DTIS1における各偶数フレーム期間部分
が、メモリ部20Bに書込制御信号QWEに応じて順次
書き込まれる。同様に、SDTI信号DTIS2におけ
る各奇数フレーム期間部分が、メモリ部21Aに書込制
御信号QWOに応じて順次書き込まれるとともに、SD
TI信号DTIS2における各偶数フレーム期間部分
が、メモリ部21Bに書込制御信号QWEに応じて順次
書き込まれ、SDTI信号DTIS3における各奇数フ
レーム期間部分が、メモリ部22Aに書込制御信号QW
Oに応じて順次書き込まれるとともに、SDTI信号D
TIS3における各偶数フレーム期間部分が、メモリ部
22Bに書込制御信号QWEに応じて順次書き込まれ、
さらに、SDTI信号DTIS4における各奇数フレー
ム期間部分が、メモリ部23Aに書込制御信号QWOに
応じて順次書き込まれるとともに、SDTI信号DTI
S4における各偶数フレーム期間部分が、メモリ部23
Bに書込制御信号QWEに応じて順次書き込まれる。
ける各奇数フレーム期間部分が、メモリ部20Aに書込
制御信号QWOに応じて順次書き込まれるとともに、S
DTI信号DTIS1における各偶数フレーム期間部分
が、メモリ部20Bに書込制御信号QWEに応じて順次
書き込まれる。同様に、SDTI信号DTIS2におけ
る各奇数フレーム期間部分が、メモリ部21Aに書込制
御信号QWOに応じて順次書き込まれるとともに、SD
TI信号DTIS2における各偶数フレーム期間部分
が、メモリ部21Bに書込制御信号QWEに応じて順次
書き込まれ、SDTI信号DTIS3における各奇数フ
レーム期間部分が、メモリ部22Aに書込制御信号QW
Oに応じて順次書き込まれるとともに、SDTI信号D
TIS3における各偶数フレーム期間部分が、メモリ部
22Bに書込制御信号QWEに応じて順次書き込まれ、
さらに、SDTI信号DTIS4における各奇数フレー
ム期間部分が、メモリ部23Aに書込制御信号QWOに
応じて順次書き込まれるとともに、SDTI信号DTI
S4における各偶数フレーム期間部分が、メモリ部23
Bに書込制御信号QWEに応じて順次書き込まれる。
【0041】それにより、図2のAに示される如く、メ
モリ部20A〜23Aにおける書込みとメモリ部20B
〜23Bにおける書込みとが、シリアル化されたSDT
I信号DTIS1〜DTIS4の夫々についての1フレ
ーム期間に相当する期間1SFずつ交互に行われること
になる。なお、図2において矢印tは時間経過をあらわ
す。
モリ部20A〜23Aにおける書込みとメモリ部20B
〜23Bにおける書込みとが、シリアル化されたSDT
I信号DTIS1〜DTIS4の夫々についての1フレ
ーム期間に相当する期間1SFずつ交互に行われること
になる。なお、図2において矢印tは時間経過をあらわ
す。
【0042】メモリ部20A及び20Bには、制御信号
形成部17からの読出制御信号QR1O及びQR1Eが
夫々供給される。同様に、メモリ部21A及び21B
に、制御信号形成部17からの読出制御信号QR2O及
びQR2Eが夫々供給され、メモリ部22A及び22B
に、制御信号形成部17からの読出制御信号QR3O及
びQR3Eが夫々供給され、さらに、メモリ部23A及
び23Bに、制御信号形成部17からの読出制御信号Q
R4O及びQR4Eが夫々供給される。
形成部17からの読出制御信号QR1O及びQR1Eが
夫々供給される。同様に、メモリ部21A及び21B
に、制御信号形成部17からの読出制御信号QR2O及
びQR2Eが夫々供給され、メモリ部22A及び22B
に、制御信号形成部17からの読出制御信号QR3O及
びQR3Eが夫々供給され、さらに、メモリ部23A及
び23Bに、制御信号形成部17からの読出制御信号Q
R4O及びQR4Eが夫々供給される。
【0043】制御信号形成部17から得られる読出制御
信号QR1O,QR1E,QR2O,QR2E,QR3
O,QR3E,QR4O及びQR4Eの夫々は、クロッ
クパルス信号CAに基づいて形成されて、周波数を27
0MHz/2=135MHzとするものとされ、また、
その制御信号形成部17からの送出状態が、水平同期信
号SH及び垂直同期信号SVによって制御される。
信号QR1O,QR1E,QR2O,QR2E,QR3
O,QR3E,QR4O及びQR4Eの夫々は、クロッ
クパルス信号CAに基づいて形成されて、周波数を27
0MHz/2=135MHzとするものとされ、また、
その制御信号形成部17からの送出状態が、水平同期信
号SH及び垂直同期信号SVによって制御される。
【0044】そして、メモリ部20A及び20Bに夫々
書き込まれたシリアル化されたSDTI信号DTIS1
の各奇数フレーム期間部分及び各偶数フレーム期間部分
が、夫々、読出制御信号QR1O及びQR1Eに従って
読み出され、メモリ部21A及び21Bに夫々書き込ま
れたシリアル化されたSDTI信号DTIS2の各奇数
フレーム期間部分及び各偶数フレーム期間部分が、夫
々、読出制御信号QR2O及びQR2Eに従って読み出
され、メモリ部22A及び22Bに夫々書き込まれたシ
リアル化されたSDTI信号DTIS3の各奇数フレー
ム期間部分及び各偶数フレーム期間部分が、夫々、読出
制御信号QR3O及びQR3Eに従って読み出され、さ
らに、メモリ部23A及び23Bに夫々書き込まれたシ
リアル化されたSDTI信号DTIS4の各奇数フレー
ム期間部分及び各偶数フレーム期間部分が、夫々、読出
制御信号QR4O及びQR4Eに従って読み出される。
書き込まれたシリアル化されたSDTI信号DTIS1
の各奇数フレーム期間部分及び各偶数フレーム期間部分
が、夫々、読出制御信号QR1O及びQR1Eに従って
読み出され、メモリ部21A及び21Bに夫々書き込ま
れたシリアル化されたSDTI信号DTIS2の各奇数
フレーム期間部分及び各偶数フレーム期間部分が、夫
々、読出制御信号QR2O及びQR2Eに従って読み出
され、メモリ部22A及び22Bに夫々書き込まれたシ
リアル化されたSDTI信号DTIS3の各奇数フレー
ム期間部分及び各偶数フレーム期間部分が、夫々、読出
制御信号QR3O及びQR3Eに従って読み出され、さ
らに、メモリ部23A及び23Bに夫々書き込まれたシ
リアル化されたSDTI信号DTIS4の各奇数フレー
ム期間部分及び各偶数フレーム期間部分が、夫々、読出
制御信号QR4O及びQR4Eに従って読み出される。
【0045】斯かる際、メモリ部20A〜23A及び2
0B〜23Bからの読出しは、図2のBに示される如
く、メモリ部20A〜23Aからの読出しとメモリ部2
0B〜23Bからの読出しとが、シリアル化されたSD
TI信号DTIS1〜DTIS4の夫々についての1フ
レーム期間に相当する期間1SFずつ交互に行われる。
0B〜23Bからの読出しは、図2のBに示される如
く、メモリ部20A〜23Aからの読出しとメモリ部2
0B〜23Bからの読出しとが、シリアル化されたSD
TI信号DTIS1〜DTIS4の夫々についての1フ
レーム期間に相当する期間1SFずつ交互に行われる。
【0046】メモリ部20A及び20Bから夫々読出制
御信号QR1O及びQR1Eに従って読み出されるシリ
アル化されたSDTI信号DTIS1の各奇数フレーム
期間部分及び各偶数フレーム期間部分は、各々がワード
伝送レートを135MBpsとする8ビットワード列デ
ータを形成するものとされ、メモリ部20A及び20B
から、各々が8ビットワード列データとされた読出出力
D1O(8)及びD1E(8)が夫々得られる。同様
に、メモリ部21A及び21Bから夫々読出制御信号Q
R2O及びQR2Eに従って読み出されるシリアル化さ
れたSDTI信号DTIS2の各奇数フレーム期間部分
及び各偶数フレーム期間部分は、各々がワード伝送レー
トを135MBpsとする8ビットワード列データを形
成するものとされて、メモリ部21A及び21Bから、
各々が8ビットワード列データとされた読出出力D2O
(8)及びD2E(8)が夫々得られ、メモリ部22A
及び22Bから夫々読出制御信号QR3O及びQR3E
に従って読み出されるシリアル化されたSDTI信号D
TIS3の各奇数フレーム期間部分及び各偶数フレーム
期間部分は、各々がワード伝送レートを135MBps
とする8ビットワード列データを形成するものとされ
て、メモリ部22A及び22Bから、各々が8ビットワ
ード列データとされた読出出力D3O(8)及びD3E
(8)が夫々得られ、さらに、メモリ部23A及び23
Bから夫々読出制御信号QR4O及びQR4Eに従って
読み出されるシリアル化されたSDTI信号DTIS4
の各奇数フレーム期間部分及び各偶数フレーム期間部分
は、各々がワード伝送レートを135MBpsとする8
ビットワード列データを形成するものとされて、メモリ
部23A及び23Bから、各々が8ビットワード列デー
タとされた読出出力D4O(8)及びD4E(8)が夫
々得られる。
御信号QR1O及びQR1Eに従って読み出されるシリ
アル化されたSDTI信号DTIS1の各奇数フレーム
期間部分及び各偶数フレーム期間部分は、各々がワード
伝送レートを135MBpsとする8ビットワード列デ
ータを形成するものとされ、メモリ部20A及び20B
から、各々が8ビットワード列データとされた読出出力
D1O(8)及びD1E(8)が夫々得られる。同様
に、メモリ部21A及び21Bから夫々読出制御信号Q
R2O及びQR2Eに従って読み出されるシリアル化さ
れたSDTI信号DTIS2の各奇数フレーム期間部分
及び各偶数フレーム期間部分は、各々がワード伝送レー
トを135MBpsとする8ビットワード列データを形
成するものとされて、メモリ部21A及び21Bから、
各々が8ビットワード列データとされた読出出力D2O
(8)及びD2E(8)が夫々得られ、メモリ部22A
及び22Bから夫々読出制御信号QR3O及びQR3E
に従って読み出されるシリアル化されたSDTI信号D
TIS3の各奇数フレーム期間部分及び各偶数フレーム
期間部分は、各々がワード伝送レートを135MBps
とする8ビットワード列データを形成するものとされ
て、メモリ部22A及び22Bから、各々が8ビットワ
ード列データとされた読出出力D3O(8)及びD3E
(8)が夫々得られ、さらに、メモリ部23A及び23
Bから夫々読出制御信号QR4O及びQR4Eに従って
読み出されるシリアル化されたSDTI信号DTIS4
の各奇数フレーム期間部分及び各偶数フレーム期間部分
は、各々がワード伝送レートを135MBpsとする8
ビットワード列データを形成するものとされて、メモリ
部23A及び23Bから、各々が8ビットワード列デー
タとされた読出出力D4O(8)及びD4E(8)が夫
々得られる。
【0047】そして、メモリ部20A〜23Aから夫々
得られる読出出力D1O(8)〜D4O(8)とが、デ
ータ集合部25Aに集められる。また、メモリ部20B
〜23Bから夫々得られる読出出力D1E(8)〜D4
E(8)とが、データ集合部25Bに集められる。
得られる読出出力D1O(8)〜D4O(8)とが、デ
ータ集合部25Aに集められる。また、メモリ部20B
〜23Bから夫々得られる読出出力D1E(8)〜D4
E(8)とが、データ集合部25Bに集められる。
【0048】データ集合部25Aにおけるメモリ部20
A〜23Aからの読出出力D1O(8)〜D4O(8)
との集合状態は、制御信号形成部17からの読出制御信
号QR1O〜QR4Oの夫々の送出状態に応じて設定さ
れる。そして、データ集合部25Aにおいて、メモリ部
20A〜23Aからの読出出力D1O(8)〜D4O
(8)との集合状態に応じて、ワード伝送レートを13
5MBpsとする合成区分8ビットワード列データDX
O(8)が形成される。この合成区分8ビットワード列
データDXO(8)は、制御信号形成部17からの読出
制御信号QR1O〜QR4Oの夫々の送出状態を制御す
る水平同期信号SH及び垂直同期信号SVに応じたライ
ン期間及びフレーム期間を有するものとされる。
A〜23Aからの読出出力D1O(8)〜D4O(8)
との集合状態は、制御信号形成部17からの読出制御信
号QR1O〜QR4Oの夫々の送出状態に応じて設定さ
れる。そして、データ集合部25Aにおいて、メモリ部
20A〜23Aからの読出出力D1O(8)〜D4O
(8)との集合状態に応じて、ワード伝送レートを13
5MBpsとする合成区分8ビットワード列データDX
O(8)が形成される。この合成区分8ビットワード列
データDXO(8)は、制御信号形成部17からの読出
制御信号QR1O〜QR4Oの夫々の送出状態を制御す
る水平同期信号SH及び垂直同期信号SVに応じたライ
ン期間及びフレーム期間を有するものとされる。
【0049】また、データ集合部25Bにおけるメモリ
部20B〜23Bからの読出出力D1E(8)〜D4E
(8)との集合状態は、制御信号形成部17からの読出
制御信号QR1E〜QR4Eの夫々の送出状態に応じて
設定される。そして、データ集合部25Bにおいて、メ
モリ部20B〜23Bからの読出出力D1E(8)〜D
4E(8)との集合状態に応じて、ワード伝送レートを
135MBpsとする合成区分8ビットワード列データ
DXE(8)が形成される。この合成区分8ビットワー
ド列データDXE(8)も、制御信号形成部17からの
読出制御信号QR1E〜QR4Eの夫々の送出状態を制
御する水平同期信号SH及び垂直同期信号SVに応じた
ライン期間及びフレーム期間を有するものとされる。
部20B〜23Bからの読出出力D1E(8)〜D4E
(8)との集合状態は、制御信号形成部17からの読出
制御信号QR1E〜QR4Eの夫々の送出状態に応じて
設定される。そして、データ集合部25Bにおいて、メ
モリ部20B〜23Bからの読出出力D1E(8)〜D
4E(8)との集合状態に応じて、ワード伝送レートを
135MBpsとする合成区分8ビットワード列データ
DXE(8)が形成される。この合成区分8ビットワー
ド列データDXE(8)も、制御信号形成部17からの
読出制御信号QR1E〜QR4Eの夫々の送出状態を制
御する水平同期信号SH及び垂直同期信号SVに応じた
ライン期間及びフレーム期間を有するものとされる。
【0050】図3は、データ集合部25A及び25Bに
おいて夫々形成される合成区分8ビットワード列データ
DXO(8)及びDXE(8)の第1の例を示す。この
図3に示される例にあっては、図3のAに示される如
く、合成区分8ビットワード列データDXO(8)の各
ライン期間1DLを構成する部分L1,L2,L3,・
・・の夫々が、ブランク部(BA)から始まり、それに
続いて、読出出力D1O(8),ブランク部(BB)、
及び、読出出力D1O(8)〜D4O(8)が順次配さ
れて成るものとされる。また、図3のBに示される如
く、合成区分8ビットワード列データDXE(8)の各
ライン期間1DLを構成する部分L1,L2,L3,・
・・の夫々が、ブランク部(BA)から始まり、それに
続いて、読出出力D1E(8),ブランク部(BB)、
及び、読出出力D1E(8)〜D4E(8)が順次配さ
れて成るものとされる。
おいて夫々形成される合成区分8ビットワード列データ
DXO(8)及びDXE(8)の第1の例を示す。この
図3に示される例にあっては、図3のAに示される如
く、合成区分8ビットワード列データDXO(8)の各
ライン期間1DLを構成する部分L1,L2,L3,・
・・の夫々が、ブランク部(BA)から始まり、それに
続いて、読出出力D1O(8),ブランク部(BB)、
及び、読出出力D1O(8)〜D4O(8)が順次配さ
れて成るものとされる。また、図3のBに示される如
く、合成区分8ビットワード列データDXE(8)の各
ライン期間1DLを構成する部分L1,L2,L3,・
・・の夫々が、ブランク部(BA)から始まり、それに
続いて、読出出力D1E(8),ブランク部(BB)、
及び、読出出力D1E(8)〜D4E(8)が順次配さ
れて成るものとされる。
【0051】図4は、データ集合部25A及び25Bに
おいて夫々形成される合成区分8ビットワード列データ
DXO(8)及びDXE(8)の第2の例を示す。この
図4に示される例にあっては、図4のAに示される如
く、合成区分8ビットワード列データDXO(8)の各
ライン期間1DLを構成する部分L1,L2,L3,・
・・が、部分L1が、ブランク部(BA)から始まり、
それに続いて、読出出力D1O(8),ブランク部(B
B)及び読出出力D1O(8)が配されて成り、部分L
1に続く部分L2が、ブランク部(BA)から始まり、
それに続いて、読出出力D2O(8),ブランク部(B
B)及び読出出力D2O(8)が配されて成り、部分L
2に続く部分L3が、ブランク部(BA)から始まり、
それに続いて、読出出力D3O(8),ブランク部(B
B)及び読出出力D3O(8)が配されて成り、それに
部分L4が同様に連なり、その後、部分L5が部分L1
と同様の内容に戻るものとされる。また、図4のBに示
される如く、合成区分8ビットワード列データDXE
(8)の各ライン期間1DLを構成する部分L1,L
2,L3,・・・が、部分L1が、ブランク部(BA)
から始まり、それに続いて、読出出力D1E(8),ブ
ランク部(BB)及び読出出力D1E(8)が配されて
成り、部分L1に続く部分L2が、ブランク部(BA)
から始まり、それに続いて、読出出力D2E(8),ブ
ランク部(BB)及び読出出力D2E(8)が配されて
成り、部分L2に続く部分L3が、ブランク部(BA)
から始まり、それに続いて、読出出力D3E(8),ブ
ランク部(BB)及び読出出力D3E(8)が配されて
成り、それに部分L4が同様に連なり、その後、部分L
5が部分L1と同様の内容に戻るものとされる。
おいて夫々形成される合成区分8ビットワード列データ
DXO(8)及びDXE(8)の第2の例を示す。この
図4に示される例にあっては、図4のAに示される如
く、合成区分8ビットワード列データDXO(8)の各
ライン期間1DLを構成する部分L1,L2,L3,・
・・が、部分L1が、ブランク部(BA)から始まり、
それに続いて、読出出力D1O(8),ブランク部(B
B)及び読出出力D1O(8)が配されて成り、部分L
1に続く部分L2が、ブランク部(BA)から始まり、
それに続いて、読出出力D2O(8),ブランク部(B
B)及び読出出力D2O(8)が配されて成り、部分L
2に続く部分L3が、ブランク部(BA)から始まり、
それに続いて、読出出力D3O(8),ブランク部(B
B)及び読出出力D3O(8)が配されて成り、それに
部分L4が同様に連なり、その後、部分L5が部分L1
と同様の内容に戻るものとされる。また、図4のBに示
される如く、合成区分8ビットワード列データDXE
(8)の各ライン期間1DLを構成する部分L1,L
2,L3,・・・が、部分L1が、ブランク部(BA)
から始まり、それに続いて、読出出力D1E(8),ブ
ランク部(BB)及び読出出力D1E(8)が配されて
成り、部分L1に続く部分L2が、ブランク部(BA)
から始まり、それに続いて、読出出力D2E(8),ブ
ランク部(BB)及び読出出力D2E(8)が配されて
成り、部分L2に続く部分L3が、ブランク部(BA)
から始まり、それに続いて、読出出力D3E(8),ブ
ランク部(BB)及び読出出力D3E(8)が配されて
成り、それに部分L4が同様に連なり、その後、部分L
5が部分L1と同様の内容に戻るものとされる。
【0052】図5は、データ集合部25A及び25Bに
おいて夫々形成される合成区分8ビットワード列データ
DXO(8)及びDXE(8)の第3の例を示す。この
図5に示される例にあっては、図5のAに示される如
く、合成区分8ビットワード列データDXO(8)の各
ライン期間1DLを構成する部分L1,L2,L3,・
・・の夫々が、ブランク部(BA)から始まり、それに
続いて、読出出力D1O(8)〜D4O(8)が順次配
されて成るものとされる。また、図5のBに示される如
く、合成区分8ビットワード列データDXE(8)の各
ライン期間1DLを構成する部分L1,L2,L3,・
・・の夫々が、ブランク部(BA)から始まり、それに
続いて、読出出力D1E(8)〜D4E(8)が順次配
されて成るものとされる。
おいて夫々形成される合成区分8ビットワード列データ
DXO(8)及びDXE(8)の第3の例を示す。この
図5に示される例にあっては、図5のAに示される如
く、合成区分8ビットワード列データDXO(8)の各
ライン期間1DLを構成する部分L1,L2,L3,・
・・の夫々が、ブランク部(BA)から始まり、それに
続いて、読出出力D1O(8)〜D4O(8)が順次配
されて成るものとされる。また、図5のBに示される如
く、合成区分8ビットワード列データDXE(8)の各
ライン期間1DLを構成する部分L1,L2,L3,・
・・の夫々が、ブランク部(BA)から始まり、それに
続いて、読出出力D1E(8)〜D4E(8)が順次配
されて成るものとされる。
【0053】図6は、データ集合部25A及び25Bに
おいて夫々形成される合成区分8ビットワード列データ
DXO(8)及びDXE(8)の第4の例を示す。この
図6に示される例にあっては、図6のAに示される如
く、合成区分8ビットワード列データDXO(8)の各
ライン期間1DLを構成する部分L1,L2,L3,・
・・が、部分L1が、ブランク部(BA)から始まり、
それに続いて、読出出力D1O(8)が配されて成り、
部分L1に続く部分L2が、ブランク部(BA)から始
まり、それに続いて、読出出力D2O(8)が配されて
成り、部分L2に続く部分L3が、ブランク部(BA)
から始まり、それに続いて、読出出力D3O(8)が配
されて成り、それに部分L4が同様に連なり、その後、
部分L5が部分L1と同様の内容に戻るものとされる。
また、図6のBに示される如く、合成区分8ビットワー
ド列データDXE(8)の各ライン期間1DLを構成す
る部分L1,L2,L3,・・・が、部分L1が、ブラ
ンク部(BA)から始まり、それに続いて、読出出力D
1E(8)が配されて成り、部分L1に続く部分L2
が、ブランク部(BA)から始まり、それに続いて、読
出出力D2E(8)が配されて成り、部分L2に続く部
分L3が、ブランク部(BA)から始まり、それに続い
て、読出出力D3E(8)が配されて成り、それに部分
L4が同様に連なり、その後、部分L5が部分L1と同
様の内容に戻るものとされる。
おいて夫々形成される合成区分8ビットワード列データ
DXO(8)及びDXE(8)の第4の例を示す。この
図6に示される例にあっては、図6のAに示される如
く、合成区分8ビットワード列データDXO(8)の各
ライン期間1DLを構成する部分L1,L2,L3,・
・・が、部分L1が、ブランク部(BA)から始まり、
それに続いて、読出出力D1O(8)が配されて成り、
部分L1に続く部分L2が、ブランク部(BA)から始
まり、それに続いて、読出出力D2O(8)が配されて
成り、部分L2に続く部分L3が、ブランク部(BA)
から始まり、それに続いて、読出出力D3O(8)が配
されて成り、それに部分L4が同様に連なり、その後、
部分L5が部分L1と同様の内容に戻るものとされる。
また、図6のBに示される如く、合成区分8ビットワー
ド列データDXE(8)の各ライン期間1DLを構成す
る部分L1,L2,L3,・・・が、部分L1が、ブラ
ンク部(BA)から始まり、それに続いて、読出出力D
1E(8)が配されて成り、部分L1に続く部分L2
が、ブランク部(BA)から始まり、それに続いて、読
出出力D2E(8)が配されて成り、部分L2に続く部
分L3が、ブランク部(BA)から始まり、それに続い
て、読出出力D3E(8)が配されて成り、それに部分
L4が同様に連なり、その後、部分L5が部分L1と同
様の内容に戻るものとされる。
【0054】データ集合部25Aにおいて形成される合
成区分8ビットワード列データDXO(8)とデータ集
合部25Bにおいて形成される合成区分8ビットワード
列データDXE(8)とは、シリアル化されたSDTI
信号DTIS1〜DTIS4の夫々についての1フレー
ム期間に相当する期間ずつ、交互にデータ集合部25A
及び25Bから導出されることになるが、いずれも、デ
ータ集合部26に供給される。データ集合部26にあっ
ては、合成区分8ビットワード列データDXO(8)と
合成区分8ビットワード列データDXE(8)とを、順
次交互に連結して、一連の8ビットワード列データDM
(8)を形成する。
成区分8ビットワード列データDXO(8)とデータ集
合部25Bにおいて形成される合成区分8ビットワード
列データDXE(8)とは、シリアル化されたSDTI
信号DTIS1〜DTIS4の夫々についての1フレー
ム期間に相当する期間ずつ、交互にデータ集合部25A
及び25Bから導出されることになるが、いずれも、デ
ータ集合部26に供給される。データ集合部26にあっ
ては、合成区分8ビットワード列データDXO(8)と
合成区分8ビットワード列データDXE(8)とを、順
次交互に連結して、一連の8ビットワード列データDM
(8)を形成する。
【0055】このデータ集合部26において形成される
8ビットワード列データDM(8)は、4チャンネルの
シリアル化されたSDTI信号DTIS1〜DTIS4
が多重化合成されて得られ、そのワード伝送レートを1
35MBpsとするものである。そして、データ集合部
26から得られるワード伝送レートを135MBpsと
した8ビットワード列データDM(8)が、8B/10
B変換・20ビットワード列データ形成部27に供給さ
れる。
8ビットワード列データDM(8)は、4チャンネルの
シリアル化されたSDTI信号DTIS1〜DTIS4
が多重化合成されて得られ、そのワード伝送レートを1
35MBpsとするものである。そして、データ集合部
26から得られるワード伝送レートを135MBpsと
した8ビットワード列データDM(8)が、8B/10
B変換・20ビットワード列データ形成部27に供給さ
れる。
【0056】8B/10B変換・20ビットワード列デ
ータ形成部27においては、8ビットワード列データD
M(8)に、それにおける各ワードを形成する8ビット
ずつを区分し、区分された8ビットの夫々を10ビット
のデータに順次変換していく8B/10B変換処理を施
すとともに、8B/10B変換処理により順次得られる
10ビットのデータに基づいて、ワード伝送レートを1
35MBps/2=67.5MBpsとする20ビット
ワード列データDM(20)を形成する。そして、8B
/10B変換・20ビットワード列データ形成部27か
ら得られるワード伝送レートを67.5MBpsとする
20ビットワード列データDM(20)が、速度変換・
データ挿入部28に供給される。
ータ形成部27においては、8ビットワード列データD
M(8)に、それにおける各ワードを形成する8ビット
ずつを区分し、区分された8ビットの夫々を10ビット
のデータに順次変換していく8B/10B変換処理を施
すとともに、8B/10B変換処理により順次得られる
10ビットのデータに基づいて、ワード伝送レートを1
35MBps/2=67.5MBpsとする20ビット
ワード列データDM(20)を形成する。そして、8B
/10B変換・20ビットワード列データ形成部27か
ら得られるワード伝送レートを67.5MBpsとする
20ビットワード列データDM(20)が、速度変換・
データ挿入部28に供給される。
【0057】速度変換・データ挿入部28には、20ビ
ットワード列データDM(20)に加えて、制御信号形
成部17からの制御信号CDWによって制御されるワー
ドデータ送出部30から、予め定められたコードの割当
がなされた20ビットワード同期データを含んだ複数の
20ビットワードデータによって構成される付加ワード
データグループDAVが供給され、さらに、制御信号形
成部17からの制御信号CIN及びクロックパルス信号
CA及びCBが供給される。
ットワード列データDM(20)に加えて、制御信号形
成部17からの制御信号CDWによって制御されるワー
ドデータ送出部30から、予め定められたコードの割当
がなされた20ビットワード同期データを含んだ複数の
20ビットワードデータによって構成される付加ワード
データグループDAVが供給され、さらに、制御信号形
成部17からの制御信号CIN及びクロックパルス信号
CA及びCBが供給される。
【0058】そして、速度変換・データ挿入部28にお
いては、ワード伝送レートを67.5MBpsとする2
0ビットワード列データDM(20)に対して、そのワ
ード伝送レートを、例えば、67.5MBpsから7
4.25MBpsに変換する速度変換を施すとともに、
所定のワード間隔を置いて、ワードデータ送出部30か
らの20ビットワード同期データを含んだ付加ワードデ
ータグループDAVを挿入し、それにより、4チャンネ
ルのSDTI信号DTIS1〜DTIS4に基づく、ワ
ード伝送レートを、例えば、74.25MBpsとする
複合20ビットワード列データDZ(20)を形成す
る。
いては、ワード伝送レートを67.5MBpsとする2
0ビットワード列データDM(20)に対して、そのワ
ード伝送レートを、例えば、67.5MBpsから7
4.25MBpsに変換する速度変換を施すとともに、
所定のワード間隔を置いて、ワードデータ送出部30か
らの20ビットワード同期データを含んだ付加ワードデ
ータグループDAVを挿入し、それにより、4チャンネ
ルのSDTI信号DTIS1〜DTIS4に基づく、ワ
ード伝送レートを、例えば、74.25MBpsとする
複合20ビットワード列データDZ(20)を形成す
る。
【0059】図7は、速度変換・データ挿入部28につ
いての具体構成例を示す。この図7に示される例におい
ては、8B/10B変換・20ビットワード列データ形
成部27から得られるワード伝送レートを67.5MB
psとする20ビットワード列データDM(20)がス
イッチ31に供給される。スイッチ31は、スイッチ制
御信号形成部32からの制御信号CSAによって制御さ
れる。
いての具体構成例を示す。この図7に示される例におい
ては、8B/10B変換・20ビットワード列データ形
成部27から得られるワード伝送レートを67.5MB
psとする20ビットワード列データDM(20)がス
イッチ31に供給される。スイッチ31は、スイッチ制
御信号形成部32からの制御信号CSAによって制御さ
れる。
【0060】スイッチ制御信号形成部32には、制御信
号形成部17からの制御信号CINが供給され、スイッ
チ制御信号形成部32は、制御信号CINに応じて、所
定の期間、例えば、1msの周期を有した制御信号CS
A、及び、ワードデータ送出部30を制御する制御信号
CDWに同期した制御信号CSBを送出する。
号形成部17からの制御信号CINが供給され、スイッ
チ制御信号形成部32は、制御信号CINに応じて、所
定の期間、例えば、1msの周期を有した制御信号CS
A、及び、ワードデータ送出部30を制御する制御信号
CDWに同期した制御信号CSBを送出する。
【0061】その結果、スイッチ31は、制御信号CS
Aに応じて、所定の期間毎、例えば、1ms間毎の切換
えを行い、それにより、20ビットワード列データDM
(20)を、1ms間毎にメモリ部33とメモリ部34
とに交互に供給して、20ビットワード列データDM
(20)についてのメモリ部33とメモリ部34とに対
する振分供給を行う。
Aに応じて、所定の期間毎、例えば、1ms間毎の切換
えを行い、それにより、20ビットワード列データDM
(20)を、1ms間毎にメモリ部33とメモリ部34
とに交互に供給して、20ビットワード列データDM
(20)についてのメモリ部33とメモリ部34とに対
する振分供給を行う。
【0062】また、メモリ部33とメモリ部34とに関
連して、メモリ制御信号形成部35が設けられており、
メモリ制御信号形成部35には、例えば、4チャンネル
のSDTI信号DTIS1〜DTIS4の夫々における
クロック信号に同期した周波数を270MHzとするク
ロックパルス信号CAと、周波数を74.25MHzと
するクロックパルス信号CBとが供給される。そして、
メモリ制御信号形成部35は、クロックパルス信号CA
に基づいて、周波数を270MHz/4=67.5MH
zとする書込制御信号QWを発生するとともに、クロッ
クパルス信号CBに基づいて、周波数を、74.25M
Hzとする読出制御信号QRを発生し、書込制御信号Q
Wと読出制御信号QRとをメモリ部33及びメモリ部3
4の両者に供給する。
連して、メモリ制御信号形成部35が設けられており、
メモリ制御信号形成部35には、例えば、4チャンネル
のSDTI信号DTIS1〜DTIS4の夫々における
クロック信号に同期した周波数を270MHzとするク
ロックパルス信号CAと、周波数を74.25MHzと
するクロックパルス信号CBとが供給される。そして、
メモリ制御信号形成部35は、クロックパルス信号CA
に基づいて、周波数を270MHz/4=67.5MH
zとする書込制御信号QWを発生するとともに、クロッ
クパルス信号CBに基づいて、周波数を、74.25M
Hzとする読出制御信号QRを発生し、書込制御信号Q
Wと読出制御信号QRとをメモリ部33及びメモリ部3
4の両者に供給する。
【0063】それにより、メモリ部33においては、ス
イッチ31を通じて20ビットワード列データDM(2
0)が供給される期間において、20ビットワード列デ
ータDM(20)が、周波数を67.5MHzとする書
込制御信号QWに応じて、ワード伝送レートを67.5
MBpsとする状態で書き込まれる。また、メモリ部3
4においても、スイッチ31を通じて20ビットワード
列データDM(20)が供給される期間において、20
ビットワード列データDM(20)が、周波数を67.
5MHzとする書込制御信号QWに応じて、ワード伝送
レートを67.5MBpsとする状態で書き込まれる。
従って、メモリ部33及びメモリ部34の夫々における
20ビットワード列データDM(20)のワード伝送レ
ートを67.5MBpsとする状態での書込みが、スイ
ッチ31の1ms間毎の切換えに従って交互に1ms間
ずつ行われる。
イッチ31を通じて20ビットワード列データDM(2
0)が供給される期間において、20ビットワード列デ
ータDM(20)が、周波数を67.5MHzとする書
込制御信号QWに応じて、ワード伝送レートを67.5
MBpsとする状態で書き込まれる。また、メモリ部3
4においても、スイッチ31を通じて20ビットワード
列データDM(20)が供給される期間において、20
ビットワード列データDM(20)が、周波数を67.
5MHzとする書込制御信号QWに応じて、ワード伝送
レートを67.5MBpsとする状態で書き込まれる。
従って、メモリ部33及びメモリ部34の夫々における
20ビットワード列データDM(20)のワード伝送レ
ートを67.5MBpsとする状態での書込みが、スイ
ッチ31の1ms間毎の切換えに従って交互に1ms間
ずつ行われる。
【0064】メモリ部33に1ms間に亙って書き込ま
れた20ビットワード列データDM(20)は、その次
の1ms間のうちに、周波数を74.25MHzとする
読出制御信号QRに応じて、ワード伝送レートを74.
25MBpsとする20ビットワード列データDM'(2
0)としてメモリ部33から読み出され、スイッチ36
に供給される。また、メモリ部34に1ms間に亙って
書き込まれた20ビットワード列データDM(20)
も、その次の1ms間のうちに、周波数を74.25M
Hzとする読出制御信号QRに応じて、ワード伝送レー
トを74.25MBpsとする20ビットワード列デー
タDM'(20) としてメモリ部34から読み出され、スイ
ッチ36に供給される。スイッチ36には、ワードデー
タ送出部30からの付加ワードデータグループDAVも
供給される。付加ワードデータグループDAVは、その
ワード伝送レートを74.25MBpsとするものとさ
れる。
れた20ビットワード列データDM(20)は、その次
の1ms間のうちに、周波数を74.25MHzとする
読出制御信号QRに応じて、ワード伝送レートを74.
25MBpsとする20ビットワード列データDM'(2
0)としてメモリ部33から読み出され、スイッチ36
に供給される。また、メモリ部34に1ms間に亙って
書き込まれた20ビットワード列データDM(20)
も、その次の1ms間のうちに、周波数を74.25M
Hzとする読出制御信号QRに応じて、ワード伝送レー
トを74.25MBpsとする20ビットワード列デー
タDM'(20) としてメモリ部34から読み出され、スイ
ッチ36に供給される。スイッチ36には、ワードデー
タ送出部30からの付加ワードデータグループDAVも
供給される。付加ワードデータグループDAVは、その
ワード伝送レートを74.25MBpsとするものとさ
れる。
【0065】スイッチ36は、スイッチ制御信号形成部
32からの制御信号CSBに応じて、ワードデータ送出
部30からのワード伝送レートを74.25MBpsと
する付加ワードデータグループDAV,メモリ部34か
ら読み出されたワード伝送レートを74.25MBps
とする20ビットワード列データDM'(20)、及び、
メモリ部33から読み出されたワード伝送レートを7
4.25MBpsとする20ビットワード列データD
M'(20)の夫々を、所定のワード期間分ずつ順次取り
出す。そして、それにより、ワード伝送レートを74.
25MBpsとする複合20ビットワード列データDZ
(20)を導出する。
32からの制御信号CSBに応じて、ワードデータ送出
部30からのワード伝送レートを74.25MBpsと
する付加ワードデータグループDAV,メモリ部34か
ら読み出されたワード伝送レートを74.25MBps
とする20ビットワード列データDM'(20)、及び、
メモリ部33から読み出されたワード伝送レートを7
4.25MBpsとする20ビットワード列データD
M'(20)の夫々を、所定のワード期間分ずつ順次取り
出す。そして、それにより、ワード伝送レートを74.
25MBpsとする複合20ビットワード列データDZ
(20)を導出する。
【0066】その際、制御信号CSBに応じてのワード
データ送出部30からの付加ワードデータグループDA
Vの取出しは、20ビットワード列データDM'(20)
における、合成区分8ビットワード列データDXO
(8)及びDXE(8)の夫々におけるブランク部(B
A)及び(BB)の夫々に対応するブランク部の期間に
行われ、また、制御信号CSBに応じてのメモリ部34
からの20ビットワード列データDM'(20)の読出し
及びメモリ部33からの20ビットワード列データD
M'(20)の読出しが、20ビットワード列データD
M'(20)における、合成区分8ビットワード列データ
DXO(8)及びDXE(8)の夫々におけるブランク
部(BA)及び(BB)の夫々に対応するブランク部の
期間以外の期間において行われる。
データ送出部30からの付加ワードデータグループDA
Vの取出しは、20ビットワード列データDM'(20)
における、合成区分8ビットワード列データDXO
(8)及びDXE(8)の夫々におけるブランク部(B
A)及び(BB)の夫々に対応するブランク部の期間に
行われ、また、制御信号CSBに応じてのメモリ部34
からの20ビットワード列データDM'(20)の読出し
及びメモリ部33からの20ビットワード列データD
M'(20)の読出しが、20ビットワード列データD
M'(20)における、合成区分8ビットワード列データ
DXO(8)及びDXE(8)の夫々におけるブランク
部(BA)及び(BB)の夫々に対応するブランク部の
期間以外の期間において行われる。
【0067】ワードデータ送出部30からのワード伝送
レートを74.25MBpsとする付加ワードデータグ
ループDAVは、予め定められたコードが与えられた2
0ビットワード同期データを含んだ複数の20ビットワ
ードデータによって構成される。そして、それに含まれ
る20ビットワード同期データは、例えば、図22のA
及びBに示される如くのSDTI信号フォーマットに含
まれるEAVのうちの3ワードに相当する3個の10ビ
ットワードデータ3FFh,000h及び000h(h
は16進表示であることをあらわし、以下において同
様)から成るデータグループの2個(2グループ)が多
重されて形成される3個のワードデータである、3F
F:3FFh,000:000h及び000:000h
が、順次配列されて成るものとされる。3FF:3FF
hは、10ビットワードデータ3FFhと10ビットワ
ードデータ3FFhとがビット多重されて20ビットワ
ードデータとされたものであり、また、000:000
hは、10ビットワードデータ000hと10ビットワ
ードデータ000hとがビット多重されて20ビットワ
ードデータとされたものである。
レートを74.25MBpsとする付加ワードデータグ
ループDAVは、予め定められたコードが与えられた2
0ビットワード同期データを含んだ複数の20ビットワ
ードデータによって構成される。そして、それに含まれ
る20ビットワード同期データは、例えば、図22のA
及びBに示される如くのSDTI信号フォーマットに含
まれるEAVのうちの3ワードに相当する3個の10ビ
ットワードデータ3FFh,000h及び000h(h
は16進表示であることをあらわし、以下において同
様)から成るデータグループの2個(2グループ)が多
重されて形成される3個のワードデータである、3F
F:3FFh,000:000h及び000:000h
が、順次配列されて成るものとされる。3FF:3FF
hは、10ビットワードデータ3FFhと10ビットワ
ードデータ3FFhとがビット多重されて20ビットワ
ードデータとされたものであり、また、000:000
hは、10ビットワードデータ000hと10ビットワ
ードデータ000hとがビット多重されて20ビットワ
ードデータとされたものである。
【0068】そして、ワードデータ送出部30からのワ
ード伝送レートを74.25MBpsとする付加ワード
データグループDAVは、20ビットワード同期データ
である3個の20ビットワードデータ3FF:3FF
h,000:000h及び000:000hと、その他
の20ビットワードデータとを含んで形成される。
ード伝送レートを74.25MBpsとする付加ワード
データグループDAVは、20ビットワード同期データ
である3個の20ビットワードデータ3FF:3FF
h,000:000h及び000:000hと、その他
の20ビットワードデータとを含んで形成される。
【0069】斯かる付加ワードデータグループDAV
は、その具体例の一つにおいて、20ビットワード同期
データである連続する3個の20ビットワードデータ3
FF:3FFh,000:000h及び000:000
hに先立って、任意の20ビットワードデータDXが配
されるものとされる。このような付加ワードデータグル
ープDAVが挿入されて形成される複合20ビットワー
ド列データDZ(20)は、その付加ワードデータグル
ープDAVが挿入された部分が、例えば、図8に示され
る如くとされる。図8において、DMは、図7に示され
るメモリ部33及び34の夫々から読み出された20ビ
ットワード列データDM'(20) を形成する20ビット
ワードデータをあらわしており、DXは、任意の20ビ
ットワードデータをあらわしており、また、矢印tは時
間経過をあらわす。
は、その具体例の一つにおいて、20ビットワード同期
データである連続する3個の20ビットワードデータ3
FF:3FFh,000:000h及び000:000
hに先立って、任意の20ビットワードデータDXが配
されるものとされる。このような付加ワードデータグル
ープDAVが挿入されて形成される複合20ビットワー
ド列データDZ(20)は、その付加ワードデータグル
ープDAVが挿入された部分が、例えば、図8に示され
る如くとされる。図8において、DMは、図7に示され
るメモリ部33及び34の夫々から読み出された20ビ
ットワード列データDM'(20) を形成する20ビット
ワードデータをあらわしており、DXは、任意の20ビ
ットワードデータをあらわしており、また、矢印tは時
間経過をあらわす。
【0070】また、付加ワードデータグループDAV
は、その具体例の他の一つにおいて、20ビットワード
同期データである連続する3個の20ビットワードデー
タ3FF:3FFh,000:000h及び000:0
00hの前後に、任意の20ビットワードデータDXが
配されるものとされる。このような付加ワードデータグ
ループDAVが挿入されて形成される複合20ビットワ
ード列データDZ(20)は、その付加ワードデータグ
ループDAVが挿入された部分が、例えば、図9に示さ
れる如くとされる。図9においても、DMは、図7に示
されるメモリ部33及び34の夫々から読み出された2
0ビットワード列データDM'(20) を形成する20ビ
ットワードデータをあらわしており、DXは、任意の2
0ビットワードデータをあらわしており、また、矢印t
は時間経過をあらわす。
は、その具体例の他の一つにおいて、20ビットワード
同期データである連続する3個の20ビットワードデー
タ3FF:3FFh,000:000h及び000:0
00hの前後に、任意の20ビットワードデータDXが
配されるものとされる。このような付加ワードデータグ
ループDAVが挿入されて形成される複合20ビットワ
ード列データDZ(20)は、その付加ワードデータグ
ループDAVが挿入された部分が、例えば、図9に示さ
れる如くとされる。図9においても、DMは、図7に示
されるメモリ部33及び34の夫々から読み出された2
0ビットワード列データDM'(20) を形成する20ビ
ットワードデータをあらわしており、DXは、任意の2
0ビットワードデータをあらわしており、また、矢印t
は時間経過をあらわす。
【0071】このようにして、速度変換・データ挿入部
28において複合20ビットワード列データDZ(2
0)が形成されるが、図10は、複合20ビットワード
列データDZ(20)の第1の例を示す。この図10に
示される例にあっては、複合20ビットワード列データ
DZ(20)の各奇数フィールド期間における各ライン
期間1ZLを構成する部分LO1,LO2,LO3,・
・・の夫々が、付加ワードデータグループDAVから始
まり、それに続いて、読出出力D1O(8)に基づくワ
ード列データD1O(20),付加ワードデータグルー
プDAV、及び、読出出力D1O(8)〜D4O(8)
に夫々基づくワード列データD1O(20)〜D4O
(20)が順次配され、さらに、複合20ビットワード
列データDZ(20)の各偶数フィールド期間における
各ライン期間1ZLを構成する部分LE1,LE2,L
E3,・・・の夫々が、付加ワードデータグループDA
Vから始まり、それに続いて、読出出力D1E(8)に
基づくワード列データD1E(20),付加ワードデー
タグループDAV、及び、読出出力D1E(8)〜D4
E(8)に夫々基づくワード列データD1E(20)〜
D4E(20)が順次配されて成るものとされる。
28において複合20ビットワード列データDZ(2
0)が形成されるが、図10は、複合20ビットワード
列データDZ(20)の第1の例を示す。この図10に
示される例にあっては、複合20ビットワード列データ
DZ(20)の各奇数フィールド期間における各ライン
期間1ZLを構成する部分LO1,LO2,LO3,・
・・の夫々が、付加ワードデータグループDAVから始
まり、それに続いて、読出出力D1O(8)に基づくワ
ード列データD1O(20),付加ワードデータグルー
プDAV、及び、読出出力D1O(8)〜D4O(8)
に夫々基づくワード列データD1O(20)〜D4O
(20)が順次配され、さらに、複合20ビットワード
列データDZ(20)の各偶数フィールド期間における
各ライン期間1ZLを構成する部分LE1,LE2,L
E3,・・・の夫々が、付加ワードデータグループDA
Vから始まり、それに続いて、読出出力D1E(8)に
基づくワード列データD1E(20),付加ワードデー
タグループDAV、及び、読出出力D1E(8)〜D4
E(8)に夫々基づくワード列データD1E(20)〜
D4E(20)が順次配されて成るものとされる。
【0072】図11は、複合20ビットワード列データ
DZ(20)の第2の例を示す。この図11に示される
例にあっては、複合20ビットワード列データDZ(2
0)の各奇数フィールド期間における各ライン期間1Z
Lを構成する部分LO1,LO2,LO3,・・・の夫
々が、部分LO1が、付加ワードデータグループDAV
から始まり、それに続いて、読出出力D1O(8)に基
づくワード列データD1O(20),付加ワードデータ
グループDAV及び読出出力D1O(8)に基づくワー
ド列データD1O(20)が配されて成り、部分LO1
に続く部分LO2が、付加ワードデータグループDAV
から始まり、それに続いて、読出出力D2O(8)に基
づくワード列データD2O(20),付加ワードデータ
グループDAV及び読出出力D2O(8)に基づくワー
ド列データD2O(20)が配されて成り、部分LO2
に続く部分LO3が、付加ワードデータグループDAV
から始まり、それに続いて、読出出力D3O(8)に基
づくワード列データD3O(20),付加ワードデータ
グループDAV及び読出出力D3O(8)に基づくワー
ド列データD3O(20)が配されて成り、それに部分
LO4が同様に連なり、その後、部分LO5が部分LO
1と同様の内容に戻るものとされる。
DZ(20)の第2の例を示す。この図11に示される
例にあっては、複合20ビットワード列データDZ(2
0)の各奇数フィールド期間における各ライン期間1Z
Lを構成する部分LO1,LO2,LO3,・・・の夫
々が、部分LO1が、付加ワードデータグループDAV
から始まり、それに続いて、読出出力D1O(8)に基
づくワード列データD1O(20),付加ワードデータ
グループDAV及び読出出力D1O(8)に基づくワー
ド列データD1O(20)が配されて成り、部分LO1
に続く部分LO2が、付加ワードデータグループDAV
から始まり、それに続いて、読出出力D2O(8)に基
づくワード列データD2O(20),付加ワードデータ
グループDAV及び読出出力D2O(8)に基づくワー
ド列データD2O(20)が配されて成り、部分LO2
に続く部分LO3が、付加ワードデータグループDAV
から始まり、それに続いて、読出出力D3O(8)に基
づくワード列データD3O(20),付加ワードデータ
グループDAV及び読出出力D3O(8)に基づくワー
ド列データD3O(20)が配されて成り、それに部分
LO4が同様に連なり、その後、部分LO5が部分LO
1と同様の内容に戻るものとされる。
【0073】さらに、図11に示される例にあっては、
複合20ビットワード列データDZ(20)の各偶数フ
ィールド期間における各ライン期間1ZLを構成する部
分LE1,LE2,LE3,・・・の夫々が、部分LE
1が、付加ワードデータグループDAVから始まり、そ
れに続いて、読出出力D1E(8)に基づくワード列デ
ータD1E(20),付加ワードデータグループDAV
及び読出出力D1E(8)に基づくワード列データD1
E(20)が配されて成り、部分LE1に続く部分LE
2が、付加ワードデータグループDAVから始まり、そ
れに続いて、読出出力D2E(8)に基づくワード列デ
ータD2E(20),付加ワードデータグループDAV
及び読出出力D2E(8)に基づくワード列データD2
E(20)が配されて成り、部分LE2に続く部分LE
3が、付加ワードデータグループDAVから始まり、そ
れに続いて、読出出力D3E(8)に基づくワード列デ
ータD3E(20),付加ワードデータグループDAV
及び読出出力D3E(8)に基づくワード列データD3
E(20)が配されて成り、それに部分LE4が同様に
連なり、その後、部分LE5が部分LE1と同様の内容
に戻るものとされる。
複合20ビットワード列データDZ(20)の各偶数フ
ィールド期間における各ライン期間1ZLを構成する部
分LE1,LE2,LE3,・・・の夫々が、部分LE
1が、付加ワードデータグループDAVから始まり、そ
れに続いて、読出出力D1E(8)に基づくワード列デ
ータD1E(20),付加ワードデータグループDAV
及び読出出力D1E(8)に基づくワード列データD1
E(20)が配されて成り、部分LE1に続く部分LE
2が、付加ワードデータグループDAVから始まり、そ
れに続いて、読出出力D2E(8)に基づくワード列デ
ータD2E(20),付加ワードデータグループDAV
及び読出出力D2E(8)に基づくワード列データD2
E(20)が配されて成り、部分LE2に続く部分LE
3が、付加ワードデータグループDAVから始まり、そ
れに続いて、読出出力D3E(8)に基づくワード列デ
ータD3E(20),付加ワードデータグループDAV
及び読出出力D3E(8)に基づくワード列データD3
E(20)が配されて成り、それに部分LE4が同様に
連なり、その後、部分LE5が部分LE1と同様の内容
に戻るものとされる。
【0074】図12は、複合20ビットワード列データ
DZ(20)の第3の例を示す。この図12に示される
例にあっては、複合20ビットワード列データDZ(2
0)の各奇数フィールド期間における各ライン期間1Z
Lを構成する部分LO1,LO2,LO3,・・・の夫
々が、付加ワードデータグループDAVから始まり、そ
れに続いて、読出出力D1O(8)〜D4O(8)に夫
々基づくワード列データD1O(20)〜D4O(2
0)が順次配され、さらに、複合20ビットワード列デ
ータDZ(20)の各偶数フィールド期間における各ラ
イン期間1ZLを構成する部分LE1,LE2,LE
3,・・・の夫々が、付加ワードデータグループDAV
から始まり、それに続いて、読出出力D1E(8)〜D
4E(8)に夫々基づくワード列データD1E(20)
〜D4E(20)が順次配されて成るものとされる。
DZ(20)の第3の例を示す。この図12に示される
例にあっては、複合20ビットワード列データDZ(2
0)の各奇数フィールド期間における各ライン期間1Z
Lを構成する部分LO1,LO2,LO3,・・・の夫
々が、付加ワードデータグループDAVから始まり、そ
れに続いて、読出出力D1O(8)〜D4O(8)に夫
々基づくワード列データD1O(20)〜D4O(2
0)が順次配され、さらに、複合20ビットワード列デ
ータDZ(20)の各偶数フィールド期間における各ラ
イン期間1ZLを構成する部分LE1,LE2,LE
3,・・・の夫々が、付加ワードデータグループDAV
から始まり、それに続いて、読出出力D1E(8)〜D
4E(8)に夫々基づくワード列データD1E(20)
〜D4E(20)が順次配されて成るものとされる。
【0075】図13は、複合20ビットワード列データ
DZ(20)の第4の例を示す。この図13に示される
例にあっては、複合20ビットワード列データDZ(2
0)の各奇数フィールド期間における各ライン期間1Z
Lを構成する部分LO1,LO2,LO3,・・・の夫
々が、部分LO1が、付加ワードデータグループDAV
から始まり、それに続いて、読出出力D1O(8)に基
づくワード列データD1O(20)が配されて成り、部
分LO1に続く部分LO2が、付加ワードデータグルー
プDAVから始まり、それに続いて、読出出力D2O
(8)に基づくワード列データD2O(20)が配され
て成り、部分LO2に続く部分LO3が、付加ワードデ
ータグループDAVから始まり、それに続いて、読出出
力D3O(8)に基づくワード列データD3O(20)
が配されて成り、それに部分LO4が同様に連なり、そ
の後、部分LO5が部分LO1と同様の内容に戻るもの
とされる。
DZ(20)の第4の例を示す。この図13に示される
例にあっては、複合20ビットワード列データDZ(2
0)の各奇数フィールド期間における各ライン期間1Z
Lを構成する部分LO1,LO2,LO3,・・・の夫
々が、部分LO1が、付加ワードデータグループDAV
から始まり、それに続いて、読出出力D1O(8)に基
づくワード列データD1O(20)が配されて成り、部
分LO1に続く部分LO2が、付加ワードデータグルー
プDAVから始まり、それに続いて、読出出力D2O
(8)に基づくワード列データD2O(20)が配され
て成り、部分LO2に続く部分LO3が、付加ワードデ
ータグループDAVから始まり、それに続いて、読出出
力D3O(8)に基づくワード列データD3O(20)
が配されて成り、それに部分LO4が同様に連なり、そ
の後、部分LO5が部分LO1と同様の内容に戻るもの
とされる。
【0076】さらに、図13に示される例にあっては、
複合20ビットワード列データDZ(20)の各偶数フ
ィールド期間における各ライン期間1ZLを構成する部
分LE1,LE2,LE3,・・・の夫々が、部分LE
1が、付加ワードデータグループDAVから始まり、そ
れに続いて、読出出力D1E(8)に基づくワード列デ
ータD1E(20)が配されて成り、部分LE1に続く
部分LE2が、付加ワードデータグループDAVから始
まり、それに続いて、読出出力D2E(8)に基づくワ
ード列データD2E(20)が配されて成り、部分LE
2に続く部分LE3が、付加ワードデータグループDA
Vから始まり、それに続いて、読出出力D3E(8)に
基づくワード列データD3E(20)が配されて成り、
それに部分LE4が同様に連なり、その後、部分LE5
が部分LE1と同様の内容に戻るものとされる。
複合20ビットワード列データDZ(20)の各偶数フ
ィールド期間における各ライン期間1ZLを構成する部
分LE1,LE2,LE3,・・・の夫々が、部分LE
1が、付加ワードデータグループDAVから始まり、そ
れに続いて、読出出力D1E(8)に基づくワード列デ
ータD1E(20)が配されて成り、部分LE1に続く
部分LE2が、付加ワードデータグループDAVから始
まり、それに続いて、読出出力D2E(8)に基づくワ
ード列データD2E(20)が配されて成り、部分LE
2に続く部分LE3が、付加ワードデータグループDA
Vから始まり、それに続いて、読出出力D3E(8)に
基づくワード列データD3E(20)が配されて成り、
それに部分LE4が同様に連なり、その後、部分LE5
が部分LE1と同様の内容に戻るものとされる。
【0077】速度変換・データ挿入部28におけるスイ
ッチ36から得られる、ワード伝送レートを74.25
MBpsとする複合20ビットワード列データDZ(2
0)は、複合ワード列データ形成部11から送出され
て、P/S変換部38に供給される。P/S変換部38
にあっては、複合20ビットワード列データDZ(2
0)に、パラレルデータをシリアルデータに変換するP
/S変換を施して、複合20ビットワード列データDZ
(20)に基づく、ビット伝送レートを74.25×2
0=1.485Gbpsとするシリアルデータを得ると
ともに、そのシリアルデータを、例えば、9次の原始多
項式:X9 +X4 +1で除し、さらに、式:X+1で除
することによる、複合20ビットワード列データDZ
(20)に基づくシリアルデータに対するスクランブル
処理を行って、スクランブル処理が施されたシリアルデ
ータDZSを形成し、そのシリアルデータDZSを送信
信号形成部39に供給する。
ッチ36から得られる、ワード伝送レートを74.25
MBpsとする複合20ビットワード列データDZ(2
0)は、複合ワード列データ形成部11から送出され
て、P/S変換部38に供給される。P/S変換部38
にあっては、複合20ビットワード列データDZ(2
0)に、パラレルデータをシリアルデータに変換するP
/S変換を施して、複合20ビットワード列データDZ
(20)に基づく、ビット伝送レートを74.25×2
0=1.485Gbpsとするシリアルデータを得ると
ともに、そのシリアルデータを、例えば、9次の原始多
項式:X9 +X4 +1で除し、さらに、式:X+1で除
することによる、複合20ビットワード列データDZ
(20)に基づくシリアルデータに対するスクランブル
処理を行って、スクランブル処理が施されたシリアルデ
ータDZSを形成し、そのシリアルデータDZSを送信
信号形成部39に供給する。
【0078】送信信号形成部39は、シリアルデータD
ZSを、例えば、同軸ケーブルあるいはオプティカル・
ファイバーが用いられて形成されたデータ伝送路を通じ
て伝送すべく、同軸ケーブルが用いられて形成されたデ
ータ伝送路に適した電気信号、あるいは、オプティカル
・ファイバーが用いられて形成されたデータ伝送路に適
した光信号とされる伝送信号SZに変換して送信する。
それによって、スクランブル処理が施されたシリアルデ
ータDZSの伝送が行われる。
ZSを、例えば、同軸ケーブルあるいはオプティカル・
ファイバーが用いられて形成されたデータ伝送路を通じ
て伝送すべく、同軸ケーブルが用いられて形成されたデ
ータ伝送路に適した電気信号、あるいは、オプティカル
・ファイバーが用いられて形成されたデータ伝送路に適
した光信号とされる伝送信号SZに変換して送信する。
それによって、スクランブル処理が施されたシリアルデ
ータDZSの伝送が行われる。
【0079】上述の如くにして、4チャンネルのSDT
I信号DTIS1〜DTIS4に多重化合成処理が施さ
れて得られる8ビットワード列データDM(8)に、8
B/10B変換処理が施される過程を経て形成される2
0ビットワード列データDM(20)に、速度変換処理
が施されるとともに、20ビットワード同期データであ
る連続する3個の20ビットワードデータ3FF:3F
Fh,000:000h及び000:000hを含んだ
付加ワードデータグループDAVが挿入されて形成され
る複合20ビットワード列データDZ(20)が、スク
ランブル処理が施されたシリアルデータDZSに変換さ
れて伝送されることになるが、その際、8ビットワード
列データDM(8)に8B/10B変換処理が施される
過程を経て形成される20ビットワード列データDM
(20)においては、8B/10B符号の特性からし
て、符号:" 0 "あるいは" 1 "の連続が6以上となる
ことはないので、20ビットワード同期データ3FF:
3FFh,000:000h及び000:000hが出
現することはない。従って、複合20ビットワード列デ
ータDZ(20)にあっては、20ビットワード列デー
タDM(20)に付加される付加ワードデータグループ
DAVに含まれる20ビットワード同期データ3FF:
3FFh,000:000h及び000:000hのみ
が同期データの役割を果たすものとされる。
I信号DTIS1〜DTIS4に多重化合成処理が施さ
れて得られる8ビットワード列データDM(8)に、8
B/10B変換処理が施される過程を経て形成される2
0ビットワード列データDM(20)に、速度変換処理
が施されるとともに、20ビットワード同期データであ
る連続する3個の20ビットワードデータ3FF:3F
Fh,000:000h及び000:000hを含んだ
付加ワードデータグループDAVが挿入されて形成され
る複合20ビットワード列データDZ(20)が、スク
ランブル処理が施されたシリアルデータDZSに変換さ
れて伝送されることになるが、その際、8ビットワード
列データDM(8)に8B/10B変換処理が施される
過程を経て形成される20ビットワード列データDM
(20)においては、8B/10B符号の特性からし
て、符号:" 0 "あるいは" 1 "の連続が6以上となる
ことはないので、20ビットワード同期データ3FF:
3FFh,000:000h及び000:000hが出
現することはない。従って、複合20ビットワード列デ
ータDZ(20)にあっては、20ビットワード列デー
タDM(20)に付加される付加ワードデータグループ
DAVに含まれる20ビットワード同期データ3FF:
3FFh,000:000h及び000:000hのみ
が同期データの役割を果たすものとされる。
【0080】また、P/S変換部38における複合20
ビットワード列データDZ(20)に基づくシリアルデ
ータに対するスクランブル処理は、必ずしも必要ではな
く、複合20ビットワード列データDZ(20)に基づ
くシリアルデータが、スクランブル処理を施されること
なく、送信信号形成部39に供給されてもよい。複合2
0ビットワード列データDZ(20)に基づくシリアル
データが、スクランブル処理を施されることなく伝送さ
れる場合には、伝送特性の向上が期待される。
ビットワード列データDZ(20)に基づくシリアルデ
ータに対するスクランブル処理は、必ずしも必要ではな
く、複合20ビットワード列データDZ(20)に基づ
くシリアルデータが、スクランブル処理を施されること
なく、送信信号形成部39に供給されてもよい。複合2
0ビットワード列データDZ(20)に基づくシリアル
データが、スクランブル処理を施されることなく伝送さ
れる場合には、伝送特性の向上が期待される。
【0081】上述の如くの図1に示されるデータ伝送装
置にあっては、P/S変換部38及び送信信号形成部3
9が、ワード伝送レートを74.25MBpsとする複
合20ビットワード列データをビット伝送レートを1.
485Gbpsとするシリアルデータに変換し、スクラ
ンブル処理を施して、もしくは、スクランブル処理を施
すことなく、伝送することになるので、このようなP/
S変換部38及び送信信号形成部39を、例えば、HD
TVシステムのもとにおけるディジタル映像信号の送信
用に提供されている集積回路(IC)素子を有効に利用
して構成することができる。従って、各々がビット伝送
レートを270Mbpsとするシリアルデータである4
チャンネルのSDTI信号を、20ビットワード同期デ
ータにより受信側での再生処理に必要とされるデータ同
期状態が確実に得られるものとして、新たな回路要素等
の開発を要することなく、比較手容易に整えることがで
きる手段をもって行えることになる。
置にあっては、P/S変換部38及び送信信号形成部3
9が、ワード伝送レートを74.25MBpsとする複
合20ビットワード列データをビット伝送レートを1.
485Gbpsとするシリアルデータに変換し、スクラ
ンブル処理を施して、もしくは、スクランブル処理を施
すことなく、伝送することになるので、このようなP/
S変換部38及び送信信号形成部39を、例えば、HD
TVシステムのもとにおけるディジタル映像信号の送信
用に提供されている集積回路(IC)素子を有効に利用
して構成することができる。従って、各々がビット伝送
レートを270Mbpsとするシリアルデータである4
チャンネルのSDTI信号を、20ビットワード同期デ
ータにより受信側での再生処理に必要とされるデータ同
期状態が確実に得られるものとして、新たな回路要素等
の開発を要することなく、比較手容易に整えることがで
きる手段をもって行えることになる。
【0082】図14は、本願の特許請求の範囲における
請求項4から請求項7までのいずれかに記載された発明
に係るデータ伝送方法の他の例が実施される、本願の特
許請求の範囲における請求項9に記載された発明に係る
データ伝送装置の他の例を示す。
請求項4から請求項7までのいずれかに記載された発明
に係るデータ伝送方法の他の例が実施される、本願の特
許請求の範囲における請求項9に記載された発明に係る
データ伝送装置の他の例を示す。
【0083】図14に示される例においては、例えば、
4チャンネルのSDTI信号DTIP1,DTIP2,
DTIP3及びDTIP4が、複合ワード列データ形成
部11’に供給される。4チャンネルのSDTI信号D
TIP1〜DTIP4の夫々は、図22のA及びBに示
される如くの、SDTI信号フォーマットに従って形成
される10ビットワード列データとされる10ビット量
子化ディジタル信号であり、そのワード伝送レートを、
例えば、27MBpsとするパラレルデータである。
4チャンネルのSDTI信号DTIP1,DTIP2,
DTIP3及びDTIP4が、複合ワード列データ形成
部11’に供給される。4チャンネルのSDTI信号D
TIP1〜DTIP4の夫々は、図22のA及びBに示
される如くの、SDTI信号フォーマットに従って形成
される10ビットワード列データとされる10ビット量
子化ディジタル信号であり、そのワード伝送レートを、
例えば、27MBpsとするパラレルデータである。
【0084】複合ワード列データ形成部11’には、S
DTI信号DTIP1〜DTIP4の夫々についてのフ
レーム期間に同期したフレーム同期信号SSF,水平同
期信号SH,垂直同期信号SV,周波数を74.25M
Hzとするクロックパルス信号CB及び周波数を27M
Hzとするクロックパルス信号CCも供給される。
DTI信号DTIP1〜DTIP4の夫々についてのフ
レーム期間に同期したフレーム同期信号SSF,水平同
期信号SH,垂直同期信号SV,周波数を74.25M
Hzとするクロックパルス信号CB及び周波数を27M
Hzとするクロックパルス信号CCも供給される。
【0085】複合ワード列データ形成部11’は、図示
が省略されているが、図1に示される複合ワード列デー
タ形成部11と同様に構成される。そして、複合ワード
列データ形成部11’にあっては、4チャンネルのSD
TI信号DTIP1〜DTIP4に対して、図1に示さ
れる複合ワード列データ形成部11がシリアル化された
SDTI信号DTIS1〜DTIS4に対して施す処理
と同様な処理を施し、SDTI信号DTIP1〜DTI
P4に基づく複合20ビットワード列データDZ(2
0)を得る。
が省略されているが、図1に示される複合ワード列デー
タ形成部11と同様に構成される。そして、複合ワード
列データ形成部11’にあっては、4チャンネルのSD
TI信号DTIP1〜DTIP4に対して、図1に示さ
れる複合ワード列データ形成部11がシリアル化された
SDTI信号DTIS1〜DTIS4に対して施す処理
と同様な処理を施し、SDTI信号DTIP1〜DTI
P4に基づく複合20ビットワード列データDZ(2
0)を得る。
【0086】その際、4チャンネルのSDTI信号DT
IP1〜DTIP4の夫々における各奇数フレーム期間
部分及び各偶数フレーム期間部分が、クロックパルス信
号CCに基づいて形成され、周波数を27MHzとする
書込制御信号に従って一対のメモリ手段に夫々順次書き
込まれるとともに、各メモリ手段から、クロックパルス
信号CCに基づいて形成され、周波数を27MHz×5
=135MHzとし、その供給状態が水平同期信号SH
及び垂直同期信号SVによって制御される読出制御信号
に従って、ワード伝送レートを135MBpsとする8
ビットワード列データとして読み出される。そして、各
メモリ手段から読み出された8ビットワード列データに
多重化合成処理が施されて8ビットワード列データDM
(8)が形成され、その8ビットワード列データDM
(8)に8B/10B変換処理が施されて20ビットワ
ード列データDM(20)が形成され、その20ビット
ワード列データに、ワード伝送レートを74.25MB
psとする速度変換処理が施されるとともに、20ビッ
トワード同期データである連続する3個の20ビットワ
ードデータ3FF:3FFh,000:000h及び0
00:000hを含んだ付加ワードデータグループDA
Vが挿入される。それにより、所定のワード間隔を置い
て付加ワードデータグループDAVが挿入された複合2
0ビットワード列データDZ(20)が得られる。
IP1〜DTIP4の夫々における各奇数フレーム期間
部分及び各偶数フレーム期間部分が、クロックパルス信
号CCに基づいて形成され、周波数を27MHzとする
書込制御信号に従って一対のメモリ手段に夫々順次書き
込まれるとともに、各メモリ手段から、クロックパルス
信号CCに基づいて形成され、周波数を27MHz×5
=135MHzとし、その供給状態が水平同期信号SH
及び垂直同期信号SVによって制御される読出制御信号
に従って、ワード伝送レートを135MBpsとする8
ビットワード列データとして読み出される。そして、各
メモリ手段から読み出された8ビットワード列データに
多重化合成処理が施されて8ビットワード列データDM
(8)が形成され、その8ビットワード列データDM
(8)に8B/10B変換処理が施されて20ビットワ
ード列データDM(20)が形成され、その20ビット
ワード列データに、ワード伝送レートを74.25MB
psとする速度変換処理が施されるとともに、20ビッ
トワード同期データである連続する3個の20ビットワ
ードデータ3FF:3FFh,000:000h及び0
00:000hを含んだ付加ワードデータグループDA
Vが挿入される。それにより、所定のワード間隔を置い
て付加ワードデータグループDAVが挿入された複合2
0ビットワード列データDZ(20)が得られる。
【0087】複合ワード列データ形成部11’から得ら
れる複合20ビットワード列データDZ(20)は、P
/S変換部41に供給される。P/S変換部41にあっ
ては、複合20ビットワード列データDZ(20)に、
P/S変換を施して複合20ビットワード列データDZ
(20)に基づく、ビット伝送レートを74.25MB
ps×20=1.485Gbpsとするシリアルデータ
DZSを形成し、そのシリアルデータDZSを送信信号
形成部42に供給する。送信信号形成部42は、シリア
ルデータDZSを、例えば、同軸ケーブルあるいはオプ
ティカル・ファイバーが用いられて形成されたデータ伝
送路を通じて伝送すべく、同軸ケーブルが用いられて形
成されたデータ伝送路に適した電気信号、あるいは、オ
プティカル・ファイバーが用いられて形成されたデータ
伝送路に適した光信号とされる伝送信号SZに変換して
送信する。それによって、シリアルデータDZSの伝送
が行われる。
れる複合20ビットワード列データDZ(20)は、P
/S変換部41に供給される。P/S変換部41にあっ
ては、複合20ビットワード列データDZ(20)に、
P/S変換を施して複合20ビットワード列データDZ
(20)に基づく、ビット伝送レートを74.25MB
ps×20=1.485Gbpsとするシリアルデータ
DZSを形成し、そのシリアルデータDZSを送信信号
形成部42に供給する。送信信号形成部42は、シリア
ルデータDZSを、例えば、同軸ケーブルあるいはオプ
ティカル・ファイバーが用いられて形成されたデータ伝
送路を通じて伝送すべく、同軸ケーブルが用いられて形
成されたデータ伝送路に適した電気信号、あるいは、オ
プティカル・ファイバーが用いられて形成されたデータ
伝送路に適した光信号とされる伝送信号SZに変換して
送信する。それによって、シリアルデータDZSの伝送
が行われる。
【0088】上述の如くにして、4チャンネルのSDT
I信号DTIP1〜DTIP4に基づく8ビットワード
列データDM(8)に、8B/10B変換処理が施され
る過程を経て形成される20ビットワード列データDM
(20)に、速度変換処理が施されるとともに、20ビ
ットワード同期データである連続する3個の20ビット
ワードデータ3FF:3FFh,000:000h及び
000:000hを含んだ付加ワードデータグループD
AVが挿入されて形成される複合20ビットワード列デ
ータDZ(20)が、スクランブル処理が施されたシリ
アルデータDZSに変換されて伝送されることになる。
その際、8ビットワード列データDM(8)に8B/1
0B変換処理が施される過程を経て形成される20ビッ
トワード列データDM(20)においては、8B/10
B符号の特性からして、符号:"0 "あるいは" 1 "の
連続が6以上となることはないので、20ビットワード
同期データ3FF:3FFh,000:000h及び0
00:000hが出現することはない。従って、複合2
0ビットワード列データDZ(20)にあっては、20
ビットワード列データDM(20)に付加される付加ワ
ードデータグループDAVに含まれる20ビットワード
同期データ3FF:3FFh,000:000h及び0
00:000hのみが同期データの役割を果たすものと
される。
I信号DTIP1〜DTIP4に基づく8ビットワード
列データDM(8)に、8B/10B変換処理が施され
る過程を経て形成される20ビットワード列データDM
(20)に、速度変換処理が施されるとともに、20ビ
ットワード同期データである連続する3個の20ビット
ワードデータ3FF:3FFh,000:000h及び
000:000hを含んだ付加ワードデータグループD
AVが挿入されて形成される複合20ビットワード列デ
ータDZ(20)が、スクランブル処理が施されたシリ
アルデータDZSに変換されて伝送されることになる。
その際、8ビットワード列データDM(8)に8B/1
0B変換処理が施される過程を経て形成される20ビッ
トワード列データDM(20)においては、8B/10
B符号の特性からして、符号:"0 "あるいは" 1 "の
連続が6以上となることはないので、20ビットワード
同期データ3FF:3FFh,000:000h及び0
00:000hが出現することはない。従って、複合2
0ビットワード列データDZ(20)にあっては、20
ビットワード列データDM(20)に付加される付加ワ
ードデータグループDAVに含まれる20ビットワード
同期データ3FF:3FFh,000:000h及び0
00:000hのみが同期データの役割を果たすものと
される。
【0089】また、P/S変換部41における複合20
ビットワード列データDZ(20)に基づくシリアルデ
ータに対するスクランブル処理は、必ずしも必要ではな
く、複合20ビットワード列データDZ(20)に基づ
くシリアルデータが、スクランブル処理を施されること
なく、送信信号形成部42に供給されてもよい。複合2
0ビットワード列データDZ(20)に基づくシリアル
データが、スクランブル処理を施されることなく伝送さ
れる場合には、伝送特性の向上が期待される。
ビットワード列データDZ(20)に基づくシリアルデ
ータに対するスクランブル処理は、必ずしも必要ではな
く、複合20ビットワード列データDZ(20)に基づ
くシリアルデータが、スクランブル処理を施されること
なく、送信信号形成部42に供給されてもよい。複合2
0ビットワード列データDZ(20)に基づくシリアル
データが、スクランブル処理を施されることなく伝送さ
れる場合には、伝送特性の向上が期待される。
【0090】上述の如くの図14に示されるデータ伝送
装置にあっても、P/S変換部41及び送信信号形成部
42が、ワード伝送レートを74.25MBpsとする
複合20ビットワード列データをビット伝送レートを
1.485Gbpsとするシリアルデータに変換し、ス
クランブル処理を施して、もしくは、スクランブル処理
を施すことなく、伝送することになるので、このような
P/S変換部41及び送信信号形成部42を、例えば、
HDTVシステムのもとにおけるディジタル映像信号の
送信用に提供されている集積回路(IC)素子を有効に
利用して構成することができる。従って、各々がビット
伝送レートを27MBpsとするパラレルデータである
4チャンネルのSDTI信号を、20ビットワード同期
データにより受信側での再生処理に必要とされるデータ
同期状態が確実に得られるものとして、新たな回路要素
等の開発を要することなく、比較的容易に整えることが
できる手段をもって行えることになる。
装置にあっても、P/S変換部41及び送信信号形成部
42が、ワード伝送レートを74.25MBpsとする
複合20ビットワード列データをビット伝送レートを
1.485Gbpsとするシリアルデータに変換し、ス
クランブル処理を施して、もしくは、スクランブル処理
を施すことなく、伝送することになるので、このような
P/S変換部41及び送信信号形成部42を、例えば、
HDTVシステムのもとにおけるディジタル映像信号の
送信用に提供されている集積回路(IC)素子を有効に
利用して構成することができる。従って、各々がビット
伝送レートを27MBpsとするパラレルデータである
4チャンネルのSDTI信号を、20ビットワード同期
データにより受信側での再生処理に必要とされるデータ
同期状態が確実に得られるものとして、新たな回路要素
等の開発を要することなく、比較的容易に整えることが
できる手段をもって行えることになる。
【0091】図15は、本願の特許請求の範囲における
請求項4から請求項7までのいずれかに記載された発明
に係るデータ伝送方法のさらに他の例が実施される、本
願の特許請求の範囲における請求項9に記載された発明
に係るデータ伝送装置のさらに他の例を示す。
請求項4から請求項7までのいずれかに記載された発明
に係るデータ伝送方法のさらに他の例が実施される、本
願の特許請求の範囲における請求項9に記載された発明
に係るデータ伝送装置のさらに他の例を示す。
【0092】図15に示される例においては、例えば、
各々がシリアルディジタル信号とされた2チャンネルの
シリアル化されたSDTI信号DTIS1及びDTIS
2と、各々がシリアルディジタル信号とされた4チャン
ネルのシリアル化されたSDTI信号DTISa,DT
ISb,DTISc及びDTISdとが、複合ワード列
データ形成部11”に供給される。
各々がシリアルディジタル信号とされた2チャンネルの
シリアル化されたSDTI信号DTIS1及びDTIS
2と、各々がシリアルディジタル信号とされた4チャン
ネルのシリアル化されたSDTI信号DTISa,DT
ISb,DTISc及びDTISdとが、複合ワード列
データ形成部11”に供給される。
【0093】2チャンネルのシリアル化されたSDTI
信号DTIS1及びDTIS2の夫々は、例えば、図2
2のA及びBに示される如くの、SDTI信号フォーマ
ットに従って形成される10ビットワード列データとさ
れる10ビット量子化ディジタル信号が、シリアル化さ
れてスクランブル処理が施されることにより得られるも
のとされ、そのビット伝送レートを、例えば、270M
bpsとするシリアルデータとされる。また、4チャン
ネルのシリアル化されたSDTI信号DTISa〜DT
ISdの夫々は、例えば、図23のA及びBに示される
如くの、SDTI信号フォーマットに従って形成される
10ビットワード列データとされる10ビット量子化デ
ィジタル信号が、シリアル化されてスクランブル処理が
施されることにより得られるものとされ、そのビット伝
送レートを、例えば、143Mbpsとするシリアルデ
ータとされる。
信号DTIS1及びDTIS2の夫々は、例えば、図2
2のA及びBに示される如くの、SDTI信号フォーマ
ットに従って形成される10ビットワード列データとさ
れる10ビット量子化ディジタル信号が、シリアル化さ
れてスクランブル処理が施されることにより得られるも
のとされ、そのビット伝送レートを、例えば、270M
bpsとするシリアルデータとされる。また、4チャン
ネルのシリアル化されたSDTI信号DTISa〜DT
ISdの夫々は、例えば、図23のA及びBに示される
如くの、SDTI信号フォーマットに従って形成される
10ビットワード列データとされる10ビット量子化デ
ィジタル信号が、シリアル化されてスクランブル処理が
施されることにより得られるものとされ、そのビット伝
送レートを、例えば、143Mbpsとするシリアルデ
ータとされる。
【0094】複合ワード列データ形成部11”には、シ
リアル化されたSDTI信号DTIS1,DTIS2及
びSDTI信号DTISa〜DTISdとに加えて、シ
リアル化されたSDTI信号DTIS1,DTIS2及
びSDTI信号DTISa〜DTISdの夫々について
のフレーム期間に同期したフレーム同期信号SSF,水
平同期信号SH,垂直同期信号SV,周波数を270M
Hzとするクロックパルス信号CA,周波数を74.2
5MHzとするクロックパルス信号CB及び周波数を1
43MHzとするクロックパルス信号CDも供給され
る。
リアル化されたSDTI信号DTIS1,DTIS2及
びSDTI信号DTISa〜DTISdとに加えて、シ
リアル化されたSDTI信号DTIS1,DTIS2及
びSDTI信号DTISa〜DTISdの夫々について
のフレーム期間に同期したフレーム同期信号SSF,水
平同期信号SH,垂直同期信号SV,周波数を270M
Hzとするクロックパルス信号CA,周波数を74.2
5MHzとするクロックパルス信号CB及び周波数を1
43MHzとするクロックパルス信号CDも供給され
る。
【0095】複合ワード列データ形成部11”は、図示
が省略されているが、図1に示される複合ワード列デー
タ形成部11と同様に構成される。但し、複合ワード列
データ形成部11”にあっては、複合ワード列データ形
成部11におけるスイッチ12〜15に対応する6個の
スイッチ,複合ワード列データ形成部11におけるメモ
リ部20A〜23Aに対応する6個のメモリ部、及び、
複合ワード列データ形成部11におけるメモリ部20B
〜23Bに対応する6個のメモリ部を、複合ワード列デ
ータ形成部11における制御信号形成部17,データ集
合部25A,25B及び26,8B/10B変換・20
ビットワード列データ形成部27,速度変換・データ挿
入部28及びワードデータ送出部30に夫々対応する各
部に加えて備えるものとされる。
が省略されているが、図1に示される複合ワード列デー
タ形成部11と同様に構成される。但し、複合ワード列
データ形成部11”にあっては、複合ワード列データ形
成部11におけるスイッチ12〜15に対応する6個の
スイッチ,複合ワード列データ形成部11におけるメモ
リ部20A〜23Aに対応する6個のメモリ部、及び、
複合ワード列データ形成部11におけるメモリ部20B
〜23Bに対応する6個のメモリ部を、複合ワード列デ
ータ形成部11における制御信号形成部17,データ集
合部25A,25B及び26,8B/10B変換・20
ビットワード列データ形成部27,速度変換・データ挿
入部28及びワードデータ送出部30に夫々対応する各
部に加えて備えるものとされる。
【0096】そして、複合ワード列データ形成部11”
にあっては、シリアル化されたSDTI信号DTIS1
及びDTIS2の夫々における各フレーム期間部分が、
複合ワード列データ形成部11におけるメモリ部20A
〜23Aに対応する6個のメモリ部のうちの2個、及
び、複合ワード列データ形成部11におけるメモリ部2
0B〜23Bに対応する6個のメモリ部のうちの2個
に、複合ワード列データ形成部11における制御信号形
成部17に対応する部分からの周波数を270MHzと
する書込制御信号に従って順次書き込まれ、また、シリ
アル化されたSDTI信号DTISa〜DTISdの夫
々における各フレーム期間部分が、複合ワード列データ
形成部11におけるメモリ部20A〜23Aに対応する
6個のメモリ部のうちの4個、及び、複合ワード列デー
タ形成部11におけるメモリ部20B〜23Bに対応す
る6個のメモリ部のうちの4個に、複合ワード列データ
形成部11における制御信号形成部17に対応する部分
からの周波数を143MHzとする書込制御信号に従っ
て順次書き込まれる。各メモリ部からのデータ読出し及
び各メモリ部から得られる読出出力及び付加ワードデー
タグループDAVの合成は、複合ワード列データ形成部
11の場合と同様に行われる。
にあっては、シリアル化されたSDTI信号DTIS1
及びDTIS2の夫々における各フレーム期間部分が、
複合ワード列データ形成部11におけるメモリ部20A
〜23Aに対応する6個のメモリ部のうちの2個、及
び、複合ワード列データ形成部11におけるメモリ部2
0B〜23Bに対応する6個のメモリ部のうちの2個
に、複合ワード列データ形成部11における制御信号形
成部17に対応する部分からの周波数を270MHzと
する書込制御信号に従って順次書き込まれ、また、シリ
アル化されたSDTI信号DTISa〜DTISdの夫
々における各フレーム期間部分が、複合ワード列データ
形成部11におけるメモリ部20A〜23Aに対応する
6個のメモリ部のうちの4個、及び、複合ワード列デー
タ形成部11におけるメモリ部20B〜23Bに対応す
る6個のメモリ部のうちの4個に、複合ワード列データ
形成部11における制御信号形成部17に対応する部分
からの周波数を143MHzとする書込制御信号に従っ
て順次書き込まれる。各メモリ部からのデータ読出し及
び各メモリ部から得られる読出出力及び付加ワードデー
タグループDAVの合成は、複合ワード列データ形成部
11の場合と同様に行われる。
【0097】それにより、複合ワード列データ形成部1
1”にあっては、シリアル化されたSDTI信号DTI
S1,DTIS2及びDTISa〜DTISdに基づく
複合20ビットワード列データDZ(20)を得る。こ
の複合20ビットワード列データDZ(20)も、図1
に示される複合ワード列データ形成部11から送出され
る複合20ビットワード列データDZ(20)と同様
に、合計6チャンネルのシリアル化されたSDTI信号
DTIS1,DTIS2及びDTISa〜DTISdに
基づく8ビットワード列データDM(8)に、8B/1
0B変換処理が施される過程を経て20ビットワード列
データDM(20)が形成され、その20ビットワード
列データDM(20)に、速度変換処理が施されるとと
もに、20ビットワード同期データである連続する3個
の20ビットワードデータ3FF:3FFh,000:
000h及び000:000hを含んだ付加ワードデー
タグループDAVが挿入されて形成される、ワード伝送
レートを74.25MBpsとする20ビットワード列
データである。
1”にあっては、シリアル化されたSDTI信号DTI
S1,DTIS2及びDTISa〜DTISdに基づく
複合20ビットワード列データDZ(20)を得る。こ
の複合20ビットワード列データDZ(20)も、図1
に示される複合ワード列データ形成部11から送出され
る複合20ビットワード列データDZ(20)と同様
に、合計6チャンネルのシリアル化されたSDTI信号
DTIS1,DTIS2及びDTISa〜DTISdに
基づく8ビットワード列データDM(8)に、8B/1
0B変換処理が施される過程を経て20ビットワード列
データDM(20)が形成され、その20ビットワード
列データDM(20)に、速度変換処理が施されるとと
もに、20ビットワード同期データである連続する3個
の20ビットワードデータ3FF:3FFh,000:
000h及び000:000hを含んだ付加ワードデー
タグループDAVが挿入されて形成される、ワード伝送
レートを74.25MBpsとする20ビットワード列
データである。
【0098】複合ワード列データ形成部11”から得ら
れる複合20ビットワード列データDZ(20)は、P
/S変換部43に供給される。P/S変換部43にあっ
ては、複合20ビットワード列データDZ(20)に、
P/S変換を施して複合20ビットワード列データDZ
(20)に基づく、ビット伝送レートを74.25MB
ps×20=1.485Gbpsとするシリアルデータ
DZSを形成し、そのシリアルデータDZSを送信信号
形成部44に供給する。送信信号形成部44は、シリア
ルデータDZSを、例えば、同軸ケーブルあるいはオプ
ティカル・ファイバーが用いられて形成されたデータ伝
送路を通じて伝送すべく、同軸ケーブルが用いられて形
成されたデータ伝送路に適した電気信号、あるいは、オ
プティカル・ファイバーが用いられて形成されたデータ
伝送路に適した光信号とされる伝送信号SZに変換して
送信する。それによって、シリアルデータDZSの伝送
が行われる。
れる複合20ビットワード列データDZ(20)は、P
/S変換部43に供給される。P/S変換部43にあっ
ては、複合20ビットワード列データDZ(20)に、
P/S変換を施して複合20ビットワード列データDZ
(20)に基づく、ビット伝送レートを74.25MB
ps×20=1.485Gbpsとするシリアルデータ
DZSを形成し、そのシリアルデータDZSを送信信号
形成部44に供給する。送信信号形成部44は、シリア
ルデータDZSを、例えば、同軸ケーブルあるいはオプ
ティカル・ファイバーが用いられて形成されたデータ伝
送路を通じて伝送すべく、同軸ケーブルが用いられて形
成されたデータ伝送路に適した電気信号、あるいは、オ
プティカル・ファイバーが用いられて形成されたデータ
伝送路に適した光信号とされる伝送信号SZに変換して
送信する。それによって、シリアルデータDZSの伝送
が行われる。
【0099】上述の如くにして、6チャンネルのシリア
ル化されたSDTI信号DTIS1,DTIS2及びD
TISa〜DTISdに基づく8ビットワード列データ
DM(8)に、8B/10B変換処理が施される過程を
経て形成される20ビットワード列データDM(20)
に、速度変換処理が施されるとともに、20ビットワー
ド同期データである連続する3個の20ビットワードデ
ータ3FF:3FFh,000:000h及び000:
000hを含んだ付加ワードデータグループDAVが挿
入されて形成される複合20ビットワード列データDZ
(20)が、スクランブル処理が施されたシリアルデー
タDZSに変換されて伝送されることになる。その際、
8ビットワード列データDM(8)に8B/10B変換
処理が施される過程を経て形成される20ビットワード
列データDM(20)においては、8B/10B符号の
特性からして、符号:" 0 "あるいは" 1 "の連続が6
以上となることはないので、20ビットワード同期デー
タ3FF:3FFh,000:000h及び000:0
00hが出現することはない。従って、複合20ビット
ワード列データDZ(20)にあっては、20ビットワ
ード列データDM(20)に付加される付加ワードデー
タグループDAVに含まれる20ビットワード同期デー
タ3FF:3FFh,000:000h及び000:0
00hのみが同期データの役割を果たすものとされる。
ル化されたSDTI信号DTIS1,DTIS2及びD
TISa〜DTISdに基づく8ビットワード列データ
DM(8)に、8B/10B変換処理が施される過程を
経て形成される20ビットワード列データDM(20)
に、速度変換処理が施されるとともに、20ビットワー
ド同期データである連続する3個の20ビットワードデ
ータ3FF:3FFh,000:000h及び000:
000hを含んだ付加ワードデータグループDAVが挿
入されて形成される複合20ビットワード列データDZ
(20)が、スクランブル処理が施されたシリアルデー
タDZSに変換されて伝送されることになる。その際、
8ビットワード列データDM(8)に8B/10B変換
処理が施される過程を経て形成される20ビットワード
列データDM(20)においては、8B/10B符号の
特性からして、符号:" 0 "あるいは" 1 "の連続が6
以上となることはないので、20ビットワード同期デー
タ3FF:3FFh,000:000h及び000:0
00hが出現することはない。従って、複合20ビット
ワード列データDZ(20)にあっては、20ビットワ
ード列データDM(20)に付加される付加ワードデー
タグループDAVに含まれる20ビットワード同期デー
タ3FF:3FFh,000:000h及び000:0
00hのみが同期データの役割を果たすものとされる。
【0100】また、P/S変換部43における複合20
ビットワード列データDZ(20)に基づくシリアルデ
ータに対するスクランブル処理は、必ずしも必要ではな
く、複合20ビットワード列データDZ(20)に基づ
くシリアルデータが、スクランブル処理を施されること
なく、送信信号形成部44に供給されてもよい。複合2
0ビットワード列データDZ(20)に基づくシリアル
データが、スクランブル処理を施されることなく伝送さ
れる場合には、伝送特性の向上が期待される。
ビットワード列データDZ(20)に基づくシリアルデ
ータに対するスクランブル処理は、必ずしも必要ではな
く、複合20ビットワード列データDZ(20)に基づ
くシリアルデータが、スクランブル処理を施されること
なく、送信信号形成部44に供給されてもよい。複合2
0ビットワード列データDZ(20)に基づくシリアル
データが、スクランブル処理を施されることなく伝送さ
れる場合には、伝送特性の向上が期待される。
【0101】上述の如くの図15に示されるデータ伝送
装置にあっても、P/S変換部43及び送信信号形成部
44が、ワード伝送レートを74.25MBpsとする
複合20ビットワード列データをビット伝送レートを
1.485Gbpsとするシリアルデータに変換し、ス
クランブル処理を施して、もしくは、スクランブル処理
を施すことなく、伝送することになるので、このような
P/S変換部43及び送信信号形成部44を、例えば、
HDTVシステムのもとにおけるディジタル映像信号の
送信用に提供されている集積回路(IC)素子を有効に
利用して構成することができる。従って、各々がビット
伝送レートを270Mbpsとするシリアルデータであ
る2チャンネルのSDTI信号DTIS1及びDTIS
2、及び、各々がビット伝送レートを143Mbpsと
するシリアルデータである4チャンネルのSDTI信号
DTISa〜DTISfを、20ビットワード同期デー
タにより受信側での再生処理に必要とされるデータ同期
状態が確実に得られるものとして、新たな回路要素等の
開発を要することなく、比較的容易に整えることができ
る手段をもって行えることになる。
装置にあっても、P/S変換部43及び送信信号形成部
44が、ワード伝送レートを74.25MBpsとする
複合20ビットワード列データをビット伝送レートを
1.485Gbpsとするシリアルデータに変換し、ス
クランブル処理を施して、もしくは、スクランブル処理
を施すことなく、伝送することになるので、このような
P/S変換部43及び送信信号形成部44を、例えば、
HDTVシステムのもとにおけるディジタル映像信号の
送信用に提供されている集積回路(IC)素子を有効に
利用して構成することができる。従って、各々がビット
伝送レートを270Mbpsとするシリアルデータであ
る2チャンネルのSDTI信号DTIS1及びDTIS
2、及び、各々がビット伝送レートを143Mbpsと
するシリアルデータである4チャンネルのSDTI信号
DTISa〜DTISfを、20ビットワード同期デー
タにより受信側での再生処理に必要とされるデータ同期
状態が確実に得られるものとして、新たな回路要素等の
開発を要することなく、比較的容易に整えることができ
る手段をもって行えることになる。
【0102】図16は、本願の特許請求の範囲における
請求項1から請求項3までのいずれかに記載された発明
に係るデータ伝送方法の一例が実施される、本願の特許
請求の範囲における請求項8に記載された発明に係るデ
ータ伝送装置の例を示す。
請求項1から請求項3までのいずれかに記載された発明
に係るデータ伝送方法の一例が実施される、本願の特許
請求の範囲における請求項8に記載された発明に係るデ
ータ伝送装置の例を示す。
【0103】図1に示される例にあっては、パラレルデ
ィジタル信号であるSDTI信号DTIP、もしくは、
シリアルディジタル信号であるシリアル化されたSDT
I信号DTISが、複合ワード列データ形成部45に供
給される。SDTI信号DTIPは、例えば、図22の
A及びBに示される如くの、SDTI信号フォーマット
に従って形成される10ビットワード列データとされる
10ビット量子化ディジタル信号であって、そのワード
伝送レートを、例えば、27MBpsとするパラレルデ
ータとされる。また、シリアル化されたSDTI信号D
TISは、例えば、図22のA及びBに示される如く
の、SDTI信号フォーマットに従って形成される10
ビットワード列データとされる10ビット量子化ディジ
タル信号が、シリアル化されてスクランブル処理が施さ
れることにより得られるものであって、そのビット伝送
レートを、例えば、270Mbpsとするシリアルデー
タとされる。
ィジタル信号であるSDTI信号DTIP、もしくは、
シリアルディジタル信号であるシリアル化されたSDT
I信号DTISが、複合ワード列データ形成部45に供
給される。SDTI信号DTIPは、例えば、図22の
A及びBに示される如くの、SDTI信号フォーマット
に従って形成される10ビットワード列データとされる
10ビット量子化ディジタル信号であって、そのワード
伝送レートを、例えば、27MBpsとするパラレルデ
ータとされる。また、シリアル化されたSDTI信号D
TISは、例えば、図22のA及びBに示される如く
の、SDTI信号フォーマットに従って形成される10
ビットワード列データとされる10ビット量子化ディジ
タル信号が、シリアル化されてスクランブル処理が施さ
れることにより得られるものであって、そのビット伝送
レートを、例えば、270Mbpsとするシリアルデー
タとされる。
【0104】複合ワード列データ形成部45において
は、SDTI信号DTIPもしくはシリアル化されたS
DTI信号DTISがスイッチ46に供給される。スイ
ッチ46には、制御信号形成部47からの制御信号CS
Fも供給される。
は、SDTI信号DTIPもしくはシリアル化されたS
DTI信号DTISがスイッチ46に供給される。スイ
ッチ46には、制御信号形成部47からの制御信号CS
Fも供給される。
【0105】制御信号形成部47には、SDTI信号D
TIPもしくはシリアル化されたSDTI信号DTIS
についてのフレーム期間に同期したフレーム同期信号S
SF,周波数を270MHzとするクロックパルス信号
CA及び周波数を74.25MHzとするクロックパル
ス信号CBが供給される。そして、制御信号形成部47
から得られる制御信号CSFは、フレーム同期信号SS
Fに基づき、SDTI信号DTIPもしくはシリアル化
されたSDTI信号DTISについてのフレーム期間に
同期したものとされる。
TIPもしくはシリアル化されたSDTI信号DTIS
についてのフレーム期間に同期したフレーム同期信号S
SF,周波数を270MHzとするクロックパルス信号
CA及び周波数を74.25MHzとするクロックパル
ス信号CBが供給される。そして、制御信号形成部47
から得られる制御信号CSFは、フレーム同期信号SS
Fに基づき、SDTI信号DTIPもしくはシリアル化
されたSDTI信号DTISについてのフレーム期間に
同期したものとされる。
【0106】スイッチ46にはメモリ部48Aとメモリ
部48Bとが接続されている。そして、SDTI信号D
TIPもしくはシリアル化されたSDTI信号DTIS
が供給されるスイッチ46は、制御信号CSFに応じ
て、SDTI信号DTIPもしくはシリアル化されたS
DTI信号DTISを、例えば、その各フレーム期間部
分ずつメモリ部48Aとメモリ部48Bとに交互に供給
する動作を行って、SDTI信号DTIPもしくはシリ
アル化されたSDTI信号DTISの奇数フレーム期間
部分及び偶数フレーム期間部分を夫々メモリ部48A及
び48Bに振分供給する。
部48Bとが接続されている。そして、SDTI信号D
TIPもしくはシリアル化されたSDTI信号DTIS
が供給されるスイッチ46は、制御信号CSFに応じ
て、SDTI信号DTIPもしくはシリアル化されたS
DTI信号DTISを、例えば、その各フレーム期間部
分ずつメモリ部48Aとメモリ部48Bとに交互に供給
する動作を行って、SDTI信号DTIPもしくはシリ
アル化されたSDTI信号DTISの奇数フレーム期間
部分及び偶数フレーム期間部分を夫々メモリ部48A及
び48Bに振分供給する。
【0107】メモリ部48Aには、制御信号形成部47
からの書込制御信号QWOが供給され、また、メモリ部
48Bには、制御信号形成部47からの書込制御信号Q
WEが供給される。書込制御信号QWOは、クロックパ
ルス信号CAに基づき、周波数を27MHzもしくは2
70MHzとし、SDTI信号DTIPもしくはシリア
ル化されたSDTI信号DTISについての奇数フレー
ム期間部分に同期するものとして形成され、また、書込
制御信号QWEも、クロックパルス信号CAに基づき、
周波数を27MHzもしくは270MHzとし、SDT
I信号DTIPもしくはシリアル化されたSDTI信号
DTISについての偶数フレーム期間部分に同期するも
のとして形成される。
からの書込制御信号QWOが供給され、また、メモリ部
48Bには、制御信号形成部47からの書込制御信号Q
WEが供給される。書込制御信号QWOは、クロックパ
ルス信号CAに基づき、周波数を27MHzもしくは2
70MHzとし、SDTI信号DTIPもしくはシリア
ル化されたSDTI信号DTISについての奇数フレー
ム期間部分に同期するものとして形成され、また、書込
制御信号QWEも、クロックパルス信号CAに基づき、
周波数を27MHzもしくは270MHzとし、SDT
I信号DTIPもしくはシリアル化されたSDTI信号
DTISについての偶数フレーム期間部分に同期するも
のとして形成される。
【0108】それにより、SDTI信号DTIPもしく
はシリアル化されたSDTI信号DTISにおける各奇
数フレーム期間部分が、メモリ部48Aに書込制御信号
QWOに応じて順次書き込まれるとともに、SDTI信
号DTIPもしくはシリアル化されたSDTI信号DT
ISにおける各偶数フレーム期間部分が、メモリ部20
Bに書込制御信号QWEに応じて順次書き込まれる。
はシリアル化されたSDTI信号DTISにおける各奇
数フレーム期間部分が、メモリ部48Aに書込制御信号
QWOに応じて順次書き込まれるとともに、SDTI信
号DTIPもしくはシリアル化されたSDTI信号DT
ISにおける各偶数フレーム期間部分が、メモリ部20
Bに書込制御信号QWEに応じて順次書き込まれる。
【0109】また、メモリ部48A及び48Bには、制
御信号形成部47からの読出制御信号QRO及びQRE
が夫々供給される。制御信号形成部47から得られる読
出制御信号QRO及びQREの夫々は、クロックパルス
信号CAに基づいて形成されて、周波数を270MHz
/2=135MHzとするものとされる。
御信号形成部47からの読出制御信号QRO及びQRE
が夫々供給される。制御信号形成部47から得られる読
出制御信号QRO及びQREの夫々は、クロックパルス
信号CAに基づいて形成されて、周波数を270MHz
/2=135MHzとするものとされる。
【0110】そして、メモリ部48A及び48Bに夫々
書き込まれたSDTI信号DTIPもしくはシリアル化
されたSDTI信号DTISの各奇数フレーム期間部分
及び各偶数フレーム期間部分が、夫々、読出制御信号Q
RO及びQREに従って読み出される。その際、メモリ
部48A及び48Bから夫々読出制御信号QRO及びQ
REに従って読み出される、SDTI信号DTIPもし
くはシリアル化されたSDTI信号DTISの各奇数フ
レーム期間部分及び各偶数フレーム期間部分は、各々が
ワード伝送レートを135MBpsとする8ビットワー
ド列データを形成するものとされ、メモリ部48A及び
48Bから、各々が8ビットワード列データとされた読
出出力DO(8)及びDE(8)が夫々得られる。
書き込まれたSDTI信号DTIPもしくはシリアル化
されたSDTI信号DTISの各奇数フレーム期間部分
及び各偶数フレーム期間部分が、夫々、読出制御信号Q
RO及びQREに従って読み出される。その際、メモリ
部48A及び48Bから夫々読出制御信号QRO及びQ
REに従って読み出される、SDTI信号DTIPもし
くはシリアル化されたSDTI信号DTISの各奇数フ
レーム期間部分及び各偶数フレーム期間部分は、各々が
ワード伝送レートを135MBpsとする8ビットワー
ド列データを形成するものとされ、メモリ部48A及び
48Bから、各々が8ビットワード列データとされた読
出出力DO(8)及びDE(8)が夫々得られる。
【0111】そして、メモリ部48Aから得られる読出
出力DO(8)とメモリ部48Bから得られる読出出力
DE(8)とが、データ集合部49に集められる。デー
タ集合部49におけるメモリ部48Aからの読出出力D
O(8)とメモリ部48Bからの読出出力DE(8)と
の集合状態は、制御信号形成部47からの読出制御信号
QRO及びQROの夫々の送出状態に応じて設定され
る。そして、データ集合部49において、メモリ部48
Aからの読出出力DO(8)とメモリ部48Bからの読
出出力DE(8)とが合成されて、ワード伝送レートを
135MBpsとする8ビットワード列データDM
(8)が形成される。
出力DO(8)とメモリ部48Bから得られる読出出力
DE(8)とが、データ集合部49に集められる。デー
タ集合部49におけるメモリ部48Aからの読出出力D
O(8)とメモリ部48Bからの読出出力DE(8)と
の集合状態は、制御信号形成部47からの読出制御信号
QRO及びQROの夫々の送出状態に応じて設定され
る。そして、データ集合部49において、メモリ部48
Aからの読出出力DO(8)とメモリ部48Bからの読
出出力DE(8)とが合成されて、ワード伝送レートを
135MBpsとする8ビットワード列データDM
(8)が形成される。
【0112】データ集合部49から得られるワード伝送
レートを135MBpsとした8ビットワード列データ
DM(8)は、8B/10B変換・20ビットワード列
データ形成部50に供給される。8B/10B変換・2
0ビットワード列データ形成部50においては、8ビッ
トワード列データDM(8)に、それにおける各ワード
を形成する8ビットずつを区分し、区分された8ビット
の夫々を10ビットのデータに順次変換していく8B/
10B変換処理を施すとともに、8B/10B変換処理
により順次得られる10ビットのデータに基づいて、ワ
ード伝送レートを135MBps/2=67.5MBp
sとする20ビットワード列データDM(20)を形成
する。そして、8B/10B変換・20ビットワード列
データ形成部50から得られるワード伝送レートを6
7.5MBpsとする20ビットワード列データDM
(20)が、速度変換・データ挿入部51に供給され
る。
レートを135MBpsとした8ビットワード列データ
DM(8)は、8B/10B変換・20ビットワード列
データ形成部50に供給される。8B/10B変換・2
0ビットワード列データ形成部50においては、8ビッ
トワード列データDM(8)に、それにおける各ワード
を形成する8ビットずつを区分し、区分された8ビット
の夫々を10ビットのデータに順次変換していく8B/
10B変換処理を施すとともに、8B/10B変換処理
により順次得られる10ビットのデータに基づいて、ワ
ード伝送レートを135MBps/2=67.5MBp
sとする20ビットワード列データDM(20)を形成
する。そして、8B/10B変換・20ビットワード列
データ形成部50から得られるワード伝送レートを6
7.5MBpsとする20ビットワード列データDM
(20)が、速度変換・データ挿入部51に供給され
る。
【0113】速度変換・データ挿入部51には、8B/
10B変換・20ビットワード列データ形成部50から
の20ビットワード列データDM(20)に加えて、制
御信号形成部47からの制御信号CDWによって制御さ
れるワードデータ送出部52から、予め定められたコー
ドの割当がなされた20ビットワード同期データを含ん
だ複数の20ビットワードデータによって構成される付
加ワードデータグループDAVが供給され、さらに、制
御信号形成部47からの制御信号CIN及びクロックパ
ルス信号CA及びCBが供給される。
10B変換・20ビットワード列データ形成部50から
の20ビットワード列データDM(20)に加えて、制
御信号形成部47からの制御信号CDWによって制御さ
れるワードデータ送出部52から、予め定められたコー
ドの割当がなされた20ビットワード同期データを含ん
だ複数の20ビットワードデータによって構成される付
加ワードデータグループDAVが供給され、さらに、制
御信号形成部47からの制御信号CIN及びクロックパ
ルス信号CA及びCBが供給される。
【0114】速度変換・データ挿入部51は、図1にお
ける速度変換・データ挿入部28と同様に構成され、そ
の具体構成例は、図7に示される図1における速度変換
・データ挿入部28の具体構成例と同様なものとされ
る。そして、速度変換・データ挿入部51は、図1にお
ける速度変換・データ挿入部28と同様な動作を行っ
て、ワード伝送レートを67.5MBpsとする20ビ
ットワード列データDM(20)に対して、そのワード
伝送レートを、例えば、67.5MBpsから74.2
5MBpsに変換する速度変換を施すとともに、所定の
ワード間隔を置いて、ワードデータ送出部52からのワ
ード伝送レートを74.25MBpsとするとともに2
0ビットワード同期データを含んだ付加ワードデータグ
ループDAVを挿入し、それにより、SDTI信号DT
IPもしくはシリアル化されたSDTI信号DTISに
基づく、ワード伝送レートを、例えば、74.25MB
psとする複合20ビットワード列データDZ(20)
を形成する。
ける速度変換・データ挿入部28と同様に構成され、そ
の具体構成例は、図7に示される図1における速度変換
・データ挿入部28の具体構成例と同様なものとされ
る。そして、速度変換・データ挿入部51は、図1にお
ける速度変換・データ挿入部28と同様な動作を行っ
て、ワード伝送レートを67.5MBpsとする20ビ
ットワード列データDM(20)に対して、そのワード
伝送レートを、例えば、67.5MBpsから74.2
5MBpsに変換する速度変換を施すとともに、所定の
ワード間隔を置いて、ワードデータ送出部52からのワ
ード伝送レートを74.25MBpsとするとともに2
0ビットワード同期データを含んだ付加ワードデータグ
ループDAVを挿入し、それにより、SDTI信号DT
IPもしくはシリアル化されたSDTI信号DTISに
基づく、ワード伝送レートを、例えば、74.25MB
psとする複合20ビットワード列データDZ(20)
を形成する。
【0115】速度変換・データ挿入部51から得られ
る、ワード伝送レートを74.25MBpsとする複合
20ビットワード列データDZ(20)は、複合ワード
列データ形成部45から送出されて、P/S変換部53
に供給される。P/S変換部53にあっては、複合20
ビットワード列データDZ(20)に、パラレルデータ
をシリアルデータに変換するP/S変換を施して、複合
20ビットワード列データDZ(20)に基づく、ビッ
ト伝送レートを74.25×20=1.485Gbps
とするシリアルデータを得るとともに、そのシリアルデ
ータを、例えば、9次の原始多項式:X9 +X4 +1で
除し、さらに、式:X+1で除することによる、複合2
0ビットワード列データDZ(20)に基づくシリアル
データに対するスクランブル処理を行って、スクランブ
ル処理が施されたシリアルデータDZSを形成し、その
シリアルデータDZSを送信信号形成部54に供給す
る。
る、ワード伝送レートを74.25MBpsとする複合
20ビットワード列データDZ(20)は、複合ワード
列データ形成部45から送出されて、P/S変換部53
に供給される。P/S変換部53にあっては、複合20
ビットワード列データDZ(20)に、パラレルデータ
をシリアルデータに変換するP/S変換を施して、複合
20ビットワード列データDZ(20)に基づく、ビッ
ト伝送レートを74.25×20=1.485Gbps
とするシリアルデータを得るとともに、そのシリアルデ
ータを、例えば、9次の原始多項式:X9 +X4 +1で
除し、さらに、式:X+1で除することによる、複合2
0ビットワード列データDZ(20)に基づくシリアル
データに対するスクランブル処理を行って、スクランブ
ル処理が施されたシリアルデータDZSを形成し、その
シリアルデータDZSを送信信号形成部54に供給す
る。
【0116】送信信号形成部54は、シリアルデータD
ZSを、例えば、同軸ケーブルあるいはオプティカル・
ファイバーが用いられて形成されたデータ伝送路を通じ
て伝送すべく、同軸ケーブルが用いられて形成されたデ
ータ伝送路に適した電気信号、あるいは、オプティカル
・ファイバーが用いられて形成されたデータ伝送路に適
した光信号とされる伝送信号SZに変換して送信する。
それによって、スクランブル処理が施されたシリアルデ
ータDZSの伝送が行われる。
ZSを、例えば、同軸ケーブルあるいはオプティカル・
ファイバーが用いられて形成されたデータ伝送路を通じ
て伝送すべく、同軸ケーブルが用いられて形成されたデ
ータ伝送路に適した電気信号、あるいは、オプティカル
・ファイバーが用いられて形成されたデータ伝送路に適
した光信号とされる伝送信号SZに変換して送信する。
それによって、スクランブル処理が施されたシリアルデ
ータDZSの伝送が行われる。
【0117】上述の如くにして、SDTI信号DTIP
もしくはシリアル化されたSDTI信号DTISに基づ
く8ビットワード列データDM(8)に、8B/10B
変換処理が施される過程を経て形成される20ビットワ
ード列データDM(20)に、速度変換処理が施される
とともに、20ビットワード同期データである連続する
3個の20ビットワードデータ3FF:3FFh,00
0:000h及び000:000hを含んだ付加ワード
データグループDAVが挿入されて形成される複合20
ビットワード列データDZ(20)が、スクランブル処
理が施されたシリアルデータDZSに変換されて伝送さ
れることになるが、その際、8ビットワード列データD
M(8)に8B/10B変換処理が施される過程を経て
形成される20ビットワード列データDM(20)にお
いては、8B/10B符号の特性からして、符号:" 0
"あるいは" 1 "の連続が6以上となることはないの
で、20ビットワード同期データ3FF:3FFh,0
00:000h及び000:000hが出現することは
ない。従って、複合20ビットワード列データDZ(2
0)にあっては、20ビットワード列データDM(2
0)に付加される付加ワードデータグループDAVに含
まれる20ビットワード同期データ3FF:3FFh,
000:000h及び000:000hのみが同期デー
タの役割を果たすものとされる。
もしくはシリアル化されたSDTI信号DTISに基づ
く8ビットワード列データDM(8)に、8B/10B
変換処理が施される過程を経て形成される20ビットワ
ード列データDM(20)に、速度変換処理が施される
とともに、20ビットワード同期データである連続する
3個の20ビットワードデータ3FF:3FFh,00
0:000h及び000:000hを含んだ付加ワード
データグループDAVが挿入されて形成される複合20
ビットワード列データDZ(20)が、スクランブル処
理が施されたシリアルデータDZSに変換されて伝送さ
れることになるが、その際、8ビットワード列データD
M(8)に8B/10B変換処理が施される過程を経て
形成される20ビットワード列データDM(20)にお
いては、8B/10B符号の特性からして、符号:" 0
"あるいは" 1 "の連続が6以上となることはないの
で、20ビットワード同期データ3FF:3FFh,0
00:000h及び000:000hが出現することは
ない。従って、複合20ビットワード列データDZ(2
0)にあっては、20ビットワード列データDM(2
0)に付加される付加ワードデータグループDAVに含
まれる20ビットワード同期データ3FF:3FFh,
000:000h及び000:000hのみが同期デー
タの役割を果たすものとされる。
【0118】また、P/S変換部53における複合20
ビットワード列データDZ(20)に基づくシリアルデ
ータに対するスクランブル処理は、必ずしも必要ではな
く、複合20ビットワード列データDZ(20)に基づ
くシリアルデータが、スクランブル処理を施されること
なく、送信信号形成部54に供給されてもよい。複合2
0ビットワード列データDZ(20)に基づくシリアル
データが、スクランブル処理を施されることなく伝送さ
れる場合には、伝送特性の向上が期待される。
ビットワード列データDZ(20)に基づくシリアルデ
ータに対するスクランブル処理は、必ずしも必要ではな
く、複合20ビットワード列データDZ(20)に基づ
くシリアルデータが、スクランブル処理を施されること
なく、送信信号形成部54に供給されてもよい。複合2
0ビットワード列データDZ(20)に基づくシリアル
データが、スクランブル処理を施されることなく伝送さ
れる場合には、伝送特性の向上が期待される。
【0119】上述の如くの図16に示されるデータ伝送
装置にあっては、例えば、シリアル化されたSDTI信
号DTISに基づく8ビットワード列データDM(8)
が得られる場合、ビット伝送レートを270Mbpsと
するシリアル化されたSDTI信号DTISがワード伝
送レートを135MBpsとする8ビットワード列デー
タDM(8)とされる(270Mbps×4/8bit =
135MBps)ことになるので、ビット伝送レートを
270Mbpsとするシリアル化されたSDTI信号D
TISが4倍速をもって伝送されることになる。
装置にあっては、例えば、シリアル化されたSDTI信
号DTISに基づく8ビットワード列データDM(8)
が得られる場合、ビット伝送レートを270Mbpsと
するシリアル化されたSDTI信号DTISがワード伝
送レートを135MBpsとする8ビットワード列デー
タDM(8)とされる(270Mbps×4/8bit =
135MBps)ことになるので、ビット伝送レートを
270Mbpsとするシリアル化されたSDTI信号D
TISが4倍速をもって伝送されることになる。
【0120】また、P/S変換部53及び送信信号形成
部54が、ワード伝送レートを74.25MBpsとす
る複合20ビットワード列データDZ(20)をビット
伝送レートを1.485Gbpsとするシリアルデータ
に変換し、スクランブル処理を施して、もしくは、スク
ランブル処理を施すことなく、伝送することになるの
で、このようなP/S変換部53及び送信信号形成部5
4を、例えば、HDTVシステムのもとにおけるディジ
タル映像信号の送信用に提供されている集積回路(I
C)素子を有効に利用して構成することができる。
部54が、ワード伝送レートを74.25MBpsとす
る複合20ビットワード列データDZ(20)をビット
伝送レートを1.485Gbpsとするシリアルデータ
に変換し、スクランブル処理を施して、もしくは、スク
ランブル処理を施すことなく、伝送することになるの
で、このようなP/S変換部53及び送信信号形成部5
4を、例えば、HDTVシステムのもとにおけるディジ
タル映像信号の送信用に提供されている集積回路(I
C)素子を有効に利用して構成することができる。
【0121】図17は、本願の特許請求の範囲における
請求項4から請求項7までのいずれかに記載された発明
に係るデータ伝送方法の例に従って図1に示されるデー
タ伝送装置の例における送信信号形成部39から送出さ
れる、複合20ビットワード列データDZ(20)が変
換されて得られた、スクランブル処理が施された(もし
くは、スクランブル処理が施されていない)シリアルデ
ータDZSに基づく伝送信号SZを受信するデータ受信
装置の一例を示す。
請求項4から請求項7までのいずれかに記載された発明
に係るデータ伝送方法の例に従って図1に示されるデー
タ伝送装置の例における送信信号形成部39から送出さ
れる、複合20ビットワード列データDZ(20)が変
換されて得られた、スクランブル処理が施された(もし
くは、スクランブル処理が施されていない)シリアルデ
ータDZSに基づく伝送信号SZを受信するデータ受信
装置の一例を示す。
【0122】この図17に示されるデータ受信装置の例
にあっては、例えば、同軸ケーブルが用いられて形成さ
れたデータ伝送路に適した電気信号、あるいは、オプテ
ィカル・ファイバーが用いられて形成されたデータ伝送
路に適した光信号とされる伝送信号SZを受信する受信
部60が備えられている。受信部60は、伝送信号SZ
を受信するとき、受信された伝送信号SZに基づく、ス
クランブル処理が施された(もしくは、スクランブル処
理が施されていない)シリアルデータDZSを再生し、
それをS/P変換・同期データ検出部61に供給する。
にあっては、例えば、同軸ケーブルが用いられて形成さ
れたデータ伝送路に適した電気信号、あるいは、オプテ
ィカル・ファイバーが用いられて形成されたデータ伝送
路に適した光信号とされる伝送信号SZを受信する受信
部60が備えられている。受信部60は、伝送信号SZ
を受信するとき、受信された伝送信号SZに基づく、ス
クランブル処理が施された(もしくは、スクランブル処
理が施されていない)シリアルデータDZSを再生し、
それをS/P変換・同期データ検出部61に供給する。
【0123】S/P変換・同期データ検出部61にあっ
ては、スクランブル処理が施されたシリアルデータDZ
Sに、式:X+1を乗じ、さらに、9次の原始多項式:
X9+X4 +1を乗じることによる、スクランブル処理
が施されたシリアルデータDZSに対するデスクランブ
ル処理を行い、スクランブル処理前のシリアルデータを
得る(もしくは、スクランブル処理が施されていないシ
リアルデータDZSをそのまま取り込む)。
ては、スクランブル処理が施されたシリアルデータDZ
Sに、式:X+1を乗じ、さらに、9次の原始多項式:
X9+X4 +1を乗じることによる、スクランブル処理
が施されたシリアルデータDZSに対するデスクランブ
ル処理を行い、スクランブル処理前のシリアルデータを
得る(もしくは、スクランブル処理が施されていないシ
リアルデータDZSをそのまま取り込む)。
【0124】さらに、S/P変換・同期データ検出部6
1にあっては、スクランブル処理が施されたシリアルデ
ータDZSにデスクランブル処理が施されて得られるシ
リアルデータ(もしくは、スクランブル処理が施されて
いないシリアルデータDZS)にS/P変換を施して、
図18のAもしくは図19のAに示される如くの、例え
ば、ワード伝送レートを74.25MBpsとするパラ
レルデータである複合20ビットワード列データDZ
(20)を形成する。そして、S/P変換・同期データ
検出部61から得られる複合20ビットワード列データ
DZ(20)は、速度変換・ワードデータ分離部62に
供給される。
1にあっては、スクランブル処理が施されたシリアルデ
ータDZSにデスクランブル処理が施されて得られるシ
リアルデータ(もしくは、スクランブル処理が施されて
いないシリアルデータDZS)にS/P変換を施して、
図18のAもしくは図19のAに示される如くの、例え
ば、ワード伝送レートを74.25MBpsとするパラ
レルデータである複合20ビットワード列データDZ
(20)を形成する。そして、S/P変換・同期データ
検出部61から得られる複合20ビットワード列データ
DZ(20)は、速度変換・ワードデータ分離部62に
供給される。
【0125】また、S/P変換・同期データ検出部61
においては、複合20ビットワード列データDZ(2
0)における付加ワードデータグループDAV中の、2
0ビットワード同期データである連続する3個の20ビ
ットワードデータ3FF:3FFh,000:000h
及び000:000hを検出して、同期データ検出出力
信号SDDを送出する。この同期データ検出出力信号S
DDは、例えば、S/P変換・同期データ検出部61に
おいて検出される、複合20ビットワード列データDZ
(20)における付加ワードデータグループDAV中の
連続する3個の20ビットワードデータ3FF:3FF
h,000:000h及び000:000hのうちの最
後のものに対応して、図18のBもしくは図19のBに
示される如くに得られる。なお、図18及び図19にお
ける矢印tは、時間経過をあらわす。このようにして、
S/P変換・同期データ検出部61から得られる同期デ
ータ検出出力信号SDDは、シリアルデータ復元部63
に供給される。
においては、複合20ビットワード列データDZ(2
0)における付加ワードデータグループDAV中の、2
0ビットワード同期データである連続する3個の20ビ
ットワードデータ3FF:3FFh,000:000h
及び000:000hを検出して、同期データ検出出力
信号SDDを送出する。この同期データ検出出力信号S
DDは、例えば、S/P変換・同期データ検出部61に
おいて検出される、複合20ビットワード列データDZ
(20)における付加ワードデータグループDAV中の
連続する3個の20ビットワードデータ3FF:3FF
h,000:000h及び000:000hのうちの最
後のものに対応して、図18のBもしくは図19のBに
示される如くに得られる。なお、図18及び図19にお
ける矢印tは、時間経過をあらわす。このようにして、
S/P変換・同期データ検出部61から得られる同期デ
ータ検出出力信号SDDは、シリアルデータ復元部63
に供給される。
【0126】S/P変換・同期データ検出部61からの
複合20ビットワード列データDZ(20)が供給され
る速度変換・ワードデータ分離部62においては、複合
20ビットワード列データDZ(20) から、ワード伝
送レートを74.25MBpsとする20ビットワード
列データDM(20) と、付加ワードデータグループD
AVとが分離されて取り出されるとともに、取り出され
た20ビットワード列データDM(20) に、ワード伝
送速度を74.25MBpsとするものから、ワード伝
送速度を67.5MBpsとするものへの速度変換が施
される。
複合20ビットワード列データDZ(20)が供給され
る速度変換・ワードデータ分離部62においては、複合
20ビットワード列データDZ(20) から、ワード伝
送レートを74.25MBpsとする20ビットワード
列データDM(20) と、付加ワードデータグループD
AVとが分離されて取り出されるとともに、取り出され
た20ビットワード列データDM(20) に、ワード伝
送速度を74.25MBpsとするものから、ワード伝
送速度を67.5MBpsとするものへの速度変換が施
される。
【0127】速度変換・ワードデータ分離部62から得
られる、ワード伝送速度を67.5MBpsとする20
ビットワード列データDM(20) は、10B/8B変
換・8ビットワード列データ形成部64に供給される。
10B/8B変換・8ビットワード列データ形成部64
においては、20ビットワード列データDM(20)
に、それにおける10ビットずつを区分して、区分され
た10ビットの夫々を8ビットのデータに順次変換して
いく10B/8B変換処理を施すとともに、10B/8
B変換処理により順次得られる8ビットのデータに基づ
いて、ワード伝送レートを135MBpsとする8ビッ
トワード列データDM(8)を形成する。
られる、ワード伝送速度を67.5MBpsとする20
ビットワード列データDM(20) は、10B/8B変
換・8ビットワード列データ形成部64に供給される。
10B/8B変換・8ビットワード列データ形成部64
においては、20ビットワード列データDM(20)
に、それにおける10ビットずつを区分して、区分され
た10ビットの夫々を8ビットのデータに順次変換して
いく10B/8B変換処理を施すとともに、10B/8
B変換処理により順次得られる8ビットのデータに基づ
いて、ワード伝送レートを135MBpsとする8ビッ
トワード列データDM(8)を形成する。
【0128】10B/8B変換・8ビットワード列デー
タ形成部64から得られるワード伝送レートを135M
Bpsとする8ビットワード列データDM(8)は、シ
リアルデータ復元部63に供給される。シリアルデータ
復元部63においては、10B/8B変換・8ビットワ
ード列データ形成部64からの8ビットワード列データ
DM(8)が、スイッチ65における可動接点65aに
供給される。スイッチ65には、制御信号形成部66か
らの制御信号CDFも供給される。
タ形成部64から得られるワード伝送レートを135M
Bpsとする8ビットワード列データDM(8)は、シ
リアルデータ復元部63に供給される。シリアルデータ
復元部63においては、10B/8B変換・8ビットワ
ード列データ形成部64からの8ビットワード列データ
DM(8)が、スイッチ65における可動接点65aに
供給される。スイッチ65には、制御信号形成部66か
らの制御信号CDFも供給される。
【0129】制御信号形成部66には、S/P変換・同
期データ検出部61から得られる同期データ検出出力信
号SDD,周波数を270MHzとするクロックパルス
信号CAが供給される。そして、制御信号形成部66か
ら得られる制御信号CDFは、例えば、同期データ検出
出力信号SDDに応じて基準が設定された、例えば、1
msとされる所定の時間区分に同期したものとされる。
期データ検出部61から得られる同期データ検出出力信
号SDD,周波数を270MHzとするクロックパルス
信号CAが供給される。そして、制御信号形成部66か
ら得られる制御信号CDFは、例えば、同期データ検出
出力信号SDDに応じて基準が設定された、例えば、1
msとされる所定の時間区分に同期したものとされる。
【0130】スイッチ65は、制御信号形成部66から
の制御信号CDFに応じて、可動接点65aを、所定の
時間区分毎に、選択接点65bと選択接点65cとに交
互に接続する動作を行う。スイッチ65の選択接点65
bには、メモリ部70A,71A,72A及び73Aが
接続され、また、スイッチ65の選択接点65cには、
メモリ部70B,71B,72B及び73Bが接続され
ている。
の制御信号CDFに応じて、可動接点65aを、所定の
時間区分毎に、選択接点65bと選択接点65cとに交
互に接続する動作を行う。スイッチ65の選択接点65
bには、メモリ部70A,71A,72A及び73Aが
接続され、また、スイッチ65の選択接点65cには、
メモリ部70B,71B,72B及び73Bが接続され
ている。
【0131】それにより、スイッチ65は、制御信号C
DFに応じて、10B/8B変換・8ビットワード列デ
ータ形成部64からの8ビットワード列データDM
(8)を、所定の時間区分に対応する部分ずつ、メモリ
部70A,71A,72A及び73Aの夫々、及び、メ
モリ部70B,71B,72B及び73Bの夫々に順次
交互に供給する。
DFに応じて、10B/8B変換・8ビットワード列デ
ータ形成部64からの8ビットワード列データDM
(8)を、所定の時間区分に対応する部分ずつ、メモリ
部70A,71A,72A及び73Aの夫々、及び、メ
モリ部70B,71B,72B及び73Bの夫々に順次
交互に供給する。
【0132】メモリ部70A〜73Aには、制御信号形
成部66からの書込制御信号QW1O,QW2O,QW
3O及びQW4Oが夫々供給され、また、メモリ部70
B〜73Bの夫々には、制御信号形成部66からの書込
制御信号QW1E,QW2E,QW3E及びQW4Eが
夫々供給される。制御信号形成部66から得られる書込
制御信号QW1O〜QW4O及びQW1E〜QW4Eの
夫々は、クロックパルス信号CAに基づいて形成され
て、周波数を270MHz/2=135MHzとするも
のとされ、また、その制御信号形成部66からの送出タ
イミングが、同期データ検出出力信号SDDに応じて、
さらには、10B/8B変換・8ビットワード列データ
形成部64からの8ビットワード列データDM(8)に
おける、各ライン期間部分のデータ合成態様に対応して
予め設定されたタイミングに応じて制御される。
成部66からの書込制御信号QW1O,QW2O,QW
3O及びQW4Oが夫々供給され、また、メモリ部70
B〜73Bの夫々には、制御信号形成部66からの書込
制御信号QW1E,QW2E,QW3E及びQW4Eが
夫々供給される。制御信号形成部66から得られる書込
制御信号QW1O〜QW4O及びQW1E〜QW4Eの
夫々は、クロックパルス信号CAに基づいて形成され
て、周波数を270MHz/2=135MHzとするも
のとされ、また、その制御信号形成部66からの送出タ
イミングが、同期データ検出出力信号SDDに応じて、
さらには、10B/8B変換・8ビットワード列データ
形成部64からの8ビットワード列データDM(8)に
おける、各ライン期間部分のデータ合成態様に対応して
予め設定されたタイミングに応じて制御される。
【0133】斯かる際、メモリ部70A〜73Aの夫々
における書込みと、メモリ部70B〜73Bの夫々にお
ける書込みとは、制御信号CDFが同期する所定の時間
区分毎に交互に行われる。そして、各所定の時間区分に
対応する期間に、制御信号形成部66からの書込制御信
号QW1O〜QW4Oの夫々の送出タイミングに応じ
て、8ビットワード列データDM(8)の所定の時間区
分に対応する第1の部分を構成する8ビットワード列デ
ータD1O(8),D2O(8),D3O(8)及びD
4O(8)が、夫々、メモリ部70A,71A,72A
及び73Aに纏められて書き込まれる。また、次の所定
の時間区分に対応する期間に、制御信号形成部66から
の書込制御信号QW1E〜QW4Eの夫々の送出タイミ
ングに応じて、8ビットワード列データDM(8)の所
定の時間区分に対応する第2の部分を構成する8ビット
ワード列データD1E(8),D2E(8),D3E
(8)及びD4E(8)が、夫々、メモリ部70B,7
1B,72B及び73Bに纏められて書き込まれる。
における書込みと、メモリ部70B〜73Bの夫々にお
ける書込みとは、制御信号CDFが同期する所定の時間
区分毎に交互に行われる。そして、各所定の時間区分に
対応する期間に、制御信号形成部66からの書込制御信
号QW1O〜QW4Oの夫々の送出タイミングに応じ
て、8ビットワード列データDM(8)の所定の時間区
分に対応する第1の部分を構成する8ビットワード列デ
ータD1O(8),D2O(8),D3O(8)及びD
4O(8)が、夫々、メモリ部70A,71A,72A
及び73Aに纏められて書き込まれる。また、次の所定
の時間区分に対応する期間に、制御信号形成部66から
の書込制御信号QW1E〜QW4Eの夫々の送出タイミ
ングに応じて、8ビットワード列データDM(8)の所
定の時間区分に対応する第2の部分を構成する8ビット
ワード列データD1E(8),D2E(8),D3E
(8)及びD4E(8)が、夫々、メモリ部70B,7
1B,72B及び73Bに纏められて書き込まれる。
【0134】さらに、メモリ部70A〜73Aの夫々に
は、制御信号形成部66からの読出制御信号QROが供
給され、また、メモリ部70B〜73Bの夫々には、制
御信号形成部66からの読出制御信号QREが供給され
る。読出制御信号QROは、クロックパルス信号CAに
基づき、周波数を270MHzとするものとして形成さ
れ、同期データ検出出力信号SDDに応じて、10B/
8B変換・8ビットワード列データ形成部64からの8
ビットワード列データDM(8)における所定の時間区
分に対応する第1の部分に同期して制御信号形成部66
から送出され、また、読出制御信号QREは、クロック
パルス信号CAに基づき、周波数を270MHzとする
ものとして形成され、同期データ検出出力信号SDDに
応じて、10B/8B変換・8ビットワード列データ形
成部64からの8ビットワード列データDM(8)にお
ける所定の時間区分に対応する第2の部分に同期して制
御信号形成部66から送出される。
は、制御信号形成部66からの読出制御信号QROが供
給され、また、メモリ部70B〜73Bの夫々には、制
御信号形成部66からの読出制御信号QREが供給され
る。読出制御信号QROは、クロックパルス信号CAに
基づき、周波数を270MHzとするものとして形成さ
れ、同期データ検出出力信号SDDに応じて、10B/
8B変換・8ビットワード列データ形成部64からの8
ビットワード列データDM(8)における所定の時間区
分に対応する第1の部分に同期して制御信号形成部66
から送出され、また、読出制御信号QREは、クロック
パルス信号CAに基づき、周波数を270MHzとする
ものとして形成され、同期データ検出出力信号SDDに
応じて、10B/8B変換・8ビットワード列データ形
成部64からの8ビットワード列データDM(8)にお
ける所定の時間区分に対応する第2の部分に同期して制
御信号形成部66から送出される。
【0135】それにより、一つ置きの所定の時間区分に
おいて、メモリ部70A〜73Aに夫々書き込まれた8
ビットワード列データD1O(8)〜D4O(8)が、
次の所定の時間区分に、読出制御信号QROに従って、
メモリ部70A〜73Aから夫々読み出される。その
際、メモリ部70A〜73Aに夫々書き込まれた8ビッ
トワード列データD1O(8)〜D4O(8)の各々
は、ビット伝送レートを読出制御信号QROの周波数2
70MHzに応じた270Mbpsとする、シリアルデ
ータを形成するものとされて読み出され、メモリ部70
A〜73Aから、夫々、8ビットワード列データD1O
(8)〜D4O(8)に基づく、ビット伝送レートを2
70Mbpsとするシリアルデータとされた読出出力S
1O,S2O,S3O及びS4Oが得られる。
おいて、メモリ部70A〜73Aに夫々書き込まれた8
ビットワード列データD1O(8)〜D4O(8)が、
次の所定の時間区分に、読出制御信号QROに従って、
メモリ部70A〜73Aから夫々読み出される。その
際、メモリ部70A〜73Aに夫々書き込まれた8ビッ
トワード列データD1O(8)〜D4O(8)の各々
は、ビット伝送レートを読出制御信号QROの周波数2
70MHzに応じた270Mbpsとする、シリアルデ
ータを形成するものとされて読み出され、メモリ部70
A〜73Aから、夫々、8ビットワード列データD1O
(8)〜D4O(8)に基づく、ビット伝送レートを2
70Mbpsとするシリアルデータとされた読出出力S
1O,S2O,S3O及びS4Oが得られる。
【0136】また、他の一つ置きの所定の時間区分にお
いて、メモリ部70B〜73Bに夫々書き込まれた8ビ
ットワード列データD1E(8)〜D4E(8)が、次
の所定の時間区分に、読出制御信号QREに従って、メ
モリ部70B〜73Bから夫々読み出される。その際、
メモリ部70B〜73Bから夫々読み出される8ビット
ワード列データD1E(8)〜D4E(8)の各々は、
ビット伝送レートを読出制御信号QREの周波数270
MHzに応じた270Mbpsとする、シリアルデータ
を形成するものとされ、メモリ部70B〜73Bから、
夫々、8ビットワード列データD1E(8)〜D4E
(8)に基づくシリアルデータとされた読出出力S1
E,S2E,S3E及びS4Eが得られる。
いて、メモリ部70B〜73Bに夫々書き込まれた8ビ
ットワード列データD1E(8)〜D4E(8)が、次
の所定の時間区分に、読出制御信号QREに従って、メ
モリ部70B〜73Bから夫々読み出される。その際、
メモリ部70B〜73Bから夫々読み出される8ビット
ワード列データD1E(8)〜D4E(8)の各々は、
ビット伝送レートを読出制御信号QREの周波数270
MHzに応じた270Mbpsとする、シリアルデータ
を形成するものとされ、メモリ部70B〜73Bから、
夫々、8ビットワード列データD1E(8)〜D4E
(8)に基づくシリアルデータとされた読出出力S1
E,S2E,S3E及びS4Eが得られる。
【0137】メモリ部70Aから得られる読出出力S1
Oとメモリ部70Bから得られる読出出力S1Eとがス
イッチ75に、メモリ部71Aから得られる読出出力S
2Oとメモリ部71Bから得られる読出出力S2Eとが
スイッチ76に、メモリ部72Aから得られる読出出力
S3Oとメモリ部72Bから得られる読出出力S3Eと
がスイッチ77に、そして、メモリ部73Aから得られ
る読出出力S4Oとメモリ部73Bから得られる読出出
力S4Eとがスイッチ78に、夫々供給される。
Oとメモリ部70Bから得られる読出出力S1Eとがス
イッチ75に、メモリ部71Aから得られる読出出力S
2Oとメモリ部71Bから得られる読出出力S2Eとが
スイッチ76に、メモリ部72Aから得られる読出出力
S3Oとメモリ部72Bから得られる読出出力S3Eと
がスイッチ77に、そして、メモリ部73Aから得られ
る読出出力S4Oとメモリ部73Bから得られる読出出
力S4Eとがスイッチ78に、夫々供給される。
【0138】スイッチ75〜78の夫々には、制御信号
形成部66からの制御信号CSFも供給される。制御信
号CSFは、同期データ検出出力信号SDDに応じて基
準が設定された、例えば、1msとされる所定の時間区
分に同期したものとされる。
形成部66からの制御信号CSFも供給される。制御信
号CSFは、同期データ検出出力信号SDDに応じて基
準が設定された、例えば、1msとされる所定の時間区
分に同期したものとされる。
【0139】スイッチ75は、制御信号CSFに従っ
て、読出出力S1Oと読出出力S1Eとを交互に取り出
し、一連のシリアルディジタル信号である、ビット伝送
レートを270Mbpsとするシリアル化されたSDT
I信号DTIS1を再生する。同様に、スイッチ76
が、制御信号CSFに従って、読出出力S2Oと読出出
力S2Eとを交互に取り出し、一連のシリアルディジタ
ル信号である、ビット伝送レートを270Mbpsとす
るシリアル化されたSDTI信号DTIS2を再生し、
スイッチ77が、制御信号CSFに従って、読出出力S
3Oと読出出力S3Eとを交互に取り出し、一連のシリ
アルディジタル信号である、ビット伝送レートを270
Mbpsとするシリアル化されたSDTI信号DTIS
3を再生し、さらに、スイッチ78が、制御信号CSF
に従って、読出出力S4Oと読出出力S4Eとを交互に
取り出し、一連のシリアルディジタル信号である、ビッ
ト伝送レートを270Mbpsとするシリアル化された
SDTI信号DTIS4を再生する。
て、読出出力S1Oと読出出力S1Eとを交互に取り出
し、一連のシリアルディジタル信号である、ビット伝送
レートを270Mbpsとするシリアル化されたSDT
I信号DTIS1を再生する。同様に、スイッチ76
が、制御信号CSFに従って、読出出力S2Oと読出出
力S2Eとを交互に取り出し、一連のシリアルディジタ
ル信号である、ビット伝送レートを270Mbpsとす
るシリアル化されたSDTI信号DTIS2を再生し、
スイッチ77が、制御信号CSFに従って、読出出力S
3Oと読出出力S3Eとを交互に取り出し、一連のシリ
アルディジタル信号である、ビット伝送レートを270
Mbpsとするシリアル化されたSDTI信号DTIS
3を再生し、さらに、スイッチ78が、制御信号CSF
に従って、読出出力S4Oと読出出力S4Eとを交互に
取り出し、一連のシリアルディジタル信号である、ビッ
ト伝送レートを270Mbpsとするシリアル化された
SDTI信号DTIS4を再生する。
【0140】このようにして、スイッチ75〜78から
夫々得られる4チャンネルのシリアル化されたSDTI
信号DTIS1〜DTIS4が、シリアルデータ復元部
63から送出される。
夫々得られる4チャンネルのシリアル化されたSDTI
信号DTIS1〜DTIS4が、シリアルデータ復元部
63から送出される。
【0141】図20は、本願の特許請求の範囲における
請求項4から請求項7までのいずれかに記載された発明
に係るデータ伝送方法の例に従って図14に示されるデ
ータ伝送装置の例における送信信号形成部42から送出
される、複合20ビットワード列データDZ(20)が
変換されて得られた、スクランブル処理が施された(も
しくは、スクランブル処理が施されていない)シリアル
データDZSに基づく伝送信号SZを受信するデータ受
信装置の例を示す。
請求項4から請求項7までのいずれかに記載された発明
に係るデータ伝送方法の例に従って図14に示されるデ
ータ伝送装置の例における送信信号形成部42から送出
される、複合20ビットワード列データDZ(20)が
変換されて得られた、スクランブル処理が施された(も
しくは、スクランブル処理が施されていない)シリアル
データDZSに基づく伝送信号SZを受信するデータ受
信装置の例を示す。
【0142】この図20に示されるデータ受信装置の例
にあっては、例えば、同軸ケーブルが用いられて形成さ
れたデータ伝送路に適した電気信号、あるいは、オプテ
ィカル・ファイバーが用いられて形成されたデータ伝送
路に適した光信号とされる伝送信号SZを受信する受信
部80が備えられている。受信部80は、伝送信号SZ
を受信するとき、受信された伝送信号SZに基づく、ス
クランブル処理が施された(もしくは、スクランブル処
理が施されていない)シリアルデータDZSを再生し、
それをS/P変換・同期データ検出部81に供給する。
にあっては、例えば、同軸ケーブルが用いられて形成さ
れたデータ伝送路に適した電気信号、あるいは、オプテ
ィカル・ファイバーが用いられて形成されたデータ伝送
路に適した光信号とされる伝送信号SZを受信する受信
部80が備えられている。受信部80は、伝送信号SZ
を受信するとき、受信された伝送信号SZに基づく、ス
クランブル処理が施された(もしくは、スクランブル処
理が施されていない)シリアルデータDZSを再生し、
それをS/P変換・同期データ検出部81に供給する。
【0143】S/P変換・同期データ検出部81にあっ
ては、スクランブル処理が施されたシリアルデータDZ
Sに、式:X+1を乗じ、さらに、9次の原始多項式:
X9+X4 +1を乗じることによる、スクランブル処理
が施されたシリアルデータDZSに対するデスクランブ
ル処理を行い、スクランブル処理前のシリアルデータを
得る(もしくは、スクランブル処理が施されていないシ
リアルデータDZSをそのまま取り込む)。
ては、スクランブル処理が施されたシリアルデータDZ
Sに、式:X+1を乗じ、さらに、9次の原始多項式:
X9+X4 +1を乗じることによる、スクランブル処理
が施されたシリアルデータDZSに対するデスクランブ
ル処理を行い、スクランブル処理前のシリアルデータを
得る(もしくは、スクランブル処理が施されていないシ
リアルデータDZSをそのまま取り込む)。
【0144】さらに、S/P変換・同期データ検出部8
1にあっては、スクランブル処理が施されたシリアルデ
ータDZSにデスクランブル処理が施されて得られるシ
リアルデータ(もしくは、スクランブル処理が施されて
いないシリアルデータDZS)にS/P変換を施して、
例えば、ワード伝送レートを74.25MBpsとする
パラレルデータである複合20ビットワード列データD
Z(20)を形成する。そして、S/P変換・同期デー
タ検出部81から得られる複合20ビットワード列デー
タDZ(20)は、速度変換・ワードデータ分離部82
に供給される。
1にあっては、スクランブル処理が施されたシリアルデ
ータDZSにデスクランブル処理が施されて得られるシ
リアルデータ(もしくは、スクランブル処理が施されて
いないシリアルデータDZS)にS/P変換を施して、
例えば、ワード伝送レートを74.25MBpsとする
パラレルデータである複合20ビットワード列データD
Z(20)を形成する。そして、S/P変換・同期デー
タ検出部81から得られる複合20ビットワード列デー
タDZ(20)は、速度変換・ワードデータ分離部82
に供給される。
【0145】また、S/P変換・同期データ検出部81
においては、複合20ビットワード列データDZ(2
0)における付加ワードデータグループDAV中の、2
0ビットワード同期データである連続する3個の20ビ
ットワードデータ3FF:3FFh,000:000h
及び000:000hを検出して、同期データ検出出力
信号SDDを送出する。この同期データ検出出力信号S
DDは、例えば、S/P変換・同期データ検出部81に
おいて検出される、複合20ビットワード列データDZ
(20)における付加ワードデータグループDAV中の
連続する3個の20ビットワードデータ3FF:3FF
h,000:000h及び000:000hのうちの最
後のものに対応して得られる。
においては、複合20ビットワード列データDZ(2
0)における付加ワードデータグループDAV中の、2
0ビットワード同期データである連続する3個の20ビ
ットワードデータ3FF:3FFh,000:000h
及び000:000hを検出して、同期データ検出出力
信号SDDを送出する。この同期データ検出出力信号S
DDは、例えば、S/P変換・同期データ検出部81に
おいて検出される、複合20ビットワード列データDZ
(20)における付加ワードデータグループDAV中の
連続する3個の20ビットワードデータ3FF:3FF
h,000:000h及び000:000hのうちの最
後のものに対応して得られる。
【0146】このようにして、S/P変換・同期データ
検出部81から得られる同期データ検出出力信号SDD
は、シリアルデータ復元部63’に供給される。シリア
ルデータ復元部63’には、S/P変換・同期データ検
出部81から得られる同期データ検出出力信号SDDに
加えて周波数を270MHzとするクロックパルス信号
CAも供給される。
検出部81から得られる同期データ検出出力信号SDD
は、シリアルデータ復元部63’に供給される。シリア
ルデータ復元部63’には、S/P変換・同期データ検
出部81から得られる同期データ検出出力信号SDDに
加えて周波数を270MHzとするクロックパルス信号
CAも供給される。
【0147】S/P変換・同期データ検出部81からの
複合20ビットワード列データDZ(20)が供給され
る速度変換・ワードデータ分離部82においては、複合
20ビットワード列データDZ(20) から、ワード伝
送レートを74.25MBpsとする20ビットワード
列データDM(20) と、付加ワードデータグループD
AVとが分離されて取り出されるとともに、取り出され
た20ビットワード列データDM(20) に、ワード伝
送速度を74.25MBpsとするものから、ワード伝
送速度を67.5MBpsとするものへの速度変換が施
される。
複合20ビットワード列データDZ(20)が供給され
る速度変換・ワードデータ分離部82においては、複合
20ビットワード列データDZ(20) から、ワード伝
送レートを74.25MBpsとする20ビットワード
列データDM(20) と、付加ワードデータグループD
AVとが分離されて取り出されるとともに、取り出され
た20ビットワード列データDM(20) に、ワード伝
送速度を74.25MBpsとするものから、ワード伝
送速度を67.5MBpsとするものへの速度変換が施
される。
【0148】速度変換・ワードデータ分離部82から得
られる、ワード伝送速度を67.5MBpsとする20
ビットワード列データDM(20) は、10B/8B変
換・8ビットワード列データ形成部83に供給される。
10B/8B変換・8ビットワード列データ形成部83
においては、20ビットワード列データDM(20)
に、それにおける10ビットずつを区分して、区分され
た10ビットの夫々を8ビットのデータに順次変換して
いく10B/8B変換処理を施すとともに、10B/8
B変換処理により順次得られる8ビットのデータに基づ
いて、ワード伝送レートを135MBpsとする8ビッ
トワード列データDM(8)を形成する。10B/8B
変換・8ビットワード列データ形成部83から得られる
ワード伝送レートを135MBpsとする8ビットワー
ド列データDM(8)は、シリアルデータ復元部63’
に供給される。
られる、ワード伝送速度を67.5MBpsとする20
ビットワード列データDM(20) は、10B/8B変
換・8ビットワード列データ形成部83に供給される。
10B/8B変換・8ビットワード列データ形成部83
においては、20ビットワード列データDM(20)
に、それにおける10ビットずつを区分して、区分され
た10ビットの夫々を8ビットのデータに順次変換して
いく10B/8B変換処理を施すとともに、10B/8
B変換処理により順次得られる8ビットのデータに基づ
いて、ワード伝送レートを135MBpsとする8ビッ
トワード列データDM(8)を形成する。10B/8B
変換・8ビットワード列データ形成部83から得られる
ワード伝送レートを135MBpsとする8ビットワー
ド列データDM(8)は、シリアルデータ復元部63’
に供給される。
【0149】シリアルデータ復元部63’は、図示が省
略されているが、図17に示されるシリアルデータ復元
部63と同様に構成される。そして、シリアルデータ復
元部63’にあっては、10B/8B変換・8ビットワ
ード列データ形成部83から得られる8ビットワード列
データDM(8)に対して、重複説明を省略するが、図
17に示されるシリアルデータ復元部63が10B/8
B変換・8ビットワード列データ形成部64から得られ
る8ビットワード列データDM(8)に対して施す処理
と同様な処理を施し、8ビットワード列データDM
(8)に基づく、各々がビット伝送レートを270Mb
psとする4チャンネルのシリアル化されたSDTI信
号DTIS1’〜DTIS4’を得る。このようにし
て、シリアルデータ復元部63’から得られる4チャン
ネルのシリアル化されたSDTI信号DTIS1’〜D
TIS4’は、S/P変換部84,85,86及び87
に夫々供給される。
略されているが、図17に示されるシリアルデータ復元
部63と同様に構成される。そして、シリアルデータ復
元部63’にあっては、10B/8B変換・8ビットワ
ード列データ形成部83から得られる8ビットワード列
データDM(8)に対して、重複説明を省略するが、図
17に示されるシリアルデータ復元部63が10B/8
B変換・8ビットワード列データ形成部64から得られ
る8ビットワード列データDM(8)に対して施す処理
と同様な処理を施し、8ビットワード列データDM
(8)に基づく、各々がビット伝送レートを270Mb
psとする4チャンネルのシリアル化されたSDTI信
号DTIS1’〜DTIS4’を得る。このようにし
て、シリアルデータ復元部63’から得られる4チャン
ネルのシリアル化されたSDTI信号DTIS1’〜D
TIS4’は、S/P変換部84,85,86及び87
に夫々供給される。
【0150】S/P変換部84にあっては、シリアル化
されたSDTI信号DTIS1’に、式:X+1を乗じ
るとともにその演算結果である積にさらに9次の原始多
項式:X9 +X4 +1を乗じることによるデスクランブ
ル処理を施し(もしくは、デスクランブル処理を施すこ
となく)、デスクランブル処理が施されたシリアル化さ
れたSDTI信号DTIS1’に(もしくは、シリアル
化されたSDTI信号DTIS1’に直接に)S/P変
換を施して、シリアル化されたSDTI信号DTIS
1’に基づく10ビット量子化ディジタル信号である、
ワード伝送レートを27MBpsとするSDTI信号D
TIP1を再生する。
されたSDTI信号DTIS1’に、式:X+1を乗じ
るとともにその演算結果である積にさらに9次の原始多
項式:X9 +X4 +1を乗じることによるデスクランブ
ル処理を施し(もしくは、デスクランブル処理を施すこ
となく)、デスクランブル処理が施されたシリアル化さ
れたSDTI信号DTIS1’に(もしくは、シリアル
化されたSDTI信号DTIS1’に直接に)S/P変
換を施して、シリアル化されたSDTI信号DTIS
1’に基づく10ビット量子化ディジタル信号である、
ワード伝送レートを27MBpsとするSDTI信号D
TIP1を再生する。
【0151】同様に、S/P変換部85にあっては、シ
リアル化されたSDTI信号DTIS2’に、式:X+
1を乗じるとともにその演算結果である積にさらに9次
の原始多項式:X9 +X4 +1を乗じることによるデス
クランブル処理を施し(もしくは、デスクランブル処理
を施すことなく)、デスクランブル処理が施されたシリ
アル化されたSDTI信号DTIS2’に(もしくは、
シリアル化されたSDTI信号DTIS2’に直接に)
S/P変換を施して、シリアル化されたSDTI信号D
TIS2’に基づく10ビット量子化ディジタル信号で
ある、ワード伝送レートを27MBpsとするSDTI
信号DTIP2を再生し、S/P変換部86にあって
は、シリアル化されたSDTI信号DTIS3’に、
式:X+1を乗じるとともにその演算結果である積にさ
らに9次の原始多項式:X9 +X4 +1を乗じることに
よるデスクランブル処理を施し(もしくは、デスクラン
ブル処理を施すことなく)、デスクランブル処理が施さ
れたシリアル化されたSDTI信号DTIS3’に(も
しくは、シリアル化されたSDTI信号DTIS3’に
直接に)S/P変換を施して、シリアル化されたSDT
I信号DTIS3’に基づく10ビット量子化ディジタ
ル信号である、ワード伝送レートを27MBpsとする
SDTI信号DTIP3を再生し、さらに、S/P変換
部87にあっては、シリアル化されたSDTI信号DT
IS4’に、式:X+1を乗じるとともにその演算結果
である積にさらに9次の原始多項式:X9 +X4 +1を
乗じることによるデスクランブル処理を施し(もしく
は、デスクランブル処理を施すことなく)、デスクラン
ブル処理が施されたシリアル化されたSDTI信号DT
IS4’に(もしくは、シリアル化されたSDTI信号
DTIS4’に直接に)S/P変換を施して、シリアル
化されたSDTI信号DTIS4’に基づく10ビット
量子化ディジタル信号である、ワード伝送レートを27
MBpsとするSDTI信号DTIP4を再生する。
リアル化されたSDTI信号DTIS2’に、式:X+
1を乗じるとともにその演算結果である積にさらに9次
の原始多項式:X9 +X4 +1を乗じることによるデス
クランブル処理を施し(もしくは、デスクランブル処理
を施すことなく)、デスクランブル処理が施されたシリ
アル化されたSDTI信号DTIS2’に(もしくは、
シリアル化されたSDTI信号DTIS2’に直接に)
S/P変換を施して、シリアル化されたSDTI信号D
TIS2’に基づく10ビット量子化ディジタル信号で
ある、ワード伝送レートを27MBpsとするSDTI
信号DTIP2を再生し、S/P変換部86にあって
は、シリアル化されたSDTI信号DTIS3’に、
式:X+1を乗じるとともにその演算結果である積にさ
らに9次の原始多項式:X9 +X4 +1を乗じることに
よるデスクランブル処理を施し(もしくは、デスクラン
ブル処理を施すことなく)、デスクランブル処理が施さ
れたシリアル化されたSDTI信号DTIS3’に(も
しくは、シリアル化されたSDTI信号DTIS3’に
直接に)S/P変換を施して、シリアル化されたSDT
I信号DTIS3’に基づく10ビット量子化ディジタ
ル信号である、ワード伝送レートを27MBpsとする
SDTI信号DTIP3を再生し、さらに、S/P変換
部87にあっては、シリアル化されたSDTI信号DT
IS4’に、式:X+1を乗じるとともにその演算結果
である積にさらに9次の原始多項式:X9 +X4 +1を
乗じることによるデスクランブル処理を施し(もしく
は、デスクランブル処理を施すことなく)、デスクラン
ブル処理が施されたシリアル化されたSDTI信号DT
IS4’に(もしくは、シリアル化されたSDTI信号
DTIS4’に直接に)S/P変換を施して、シリアル
化されたSDTI信号DTIS4’に基づく10ビット
量子化ディジタル信号である、ワード伝送レートを27
MBpsとするSDTI信号DTIP4を再生する。
【0152】その結果、S/P変換部84〜87から、
再生された4チャンネルのワード伝送レートを27MB
psとするSDTI信号DTIP1〜DTIP4が得ら
れる。
再生された4チャンネルのワード伝送レートを27MB
psとするSDTI信号DTIP1〜DTIP4が得ら
れる。
【0153】図21は、本願の特許請求の範囲における
請求項4から請求項7までのいずれかに記載された発明
に係るデータ伝送方法の例に従って図15に示されるデ
ータ伝送装置の例における送信信号形成部44から送出
される、複合20ビットワード列データDZ(20)が
変換されて得られた、スクランブル処理が施された(も
しくは、スクランブル処理が施されていない)シリアル
データDZSに基づく伝送信号SZを受信するデータ受
信装置の一例を示す。
請求項4から請求項7までのいずれかに記載された発明
に係るデータ伝送方法の例に従って図15に示されるデ
ータ伝送装置の例における送信信号形成部44から送出
される、複合20ビットワード列データDZ(20)が
変換されて得られた、スクランブル処理が施された(も
しくは、スクランブル処理が施されていない)シリアル
データDZSに基づく伝送信号SZを受信するデータ受
信装置の一例を示す。
【0154】この図21に示されるデータ受信装置の例
にあっては、例えば、同軸ケーブルが用いられて形成さ
れたデータ伝送路に適した電気信号、あるいは、オプテ
ィカル・ファイバーが用いられて形成されたデータ伝送
路に適した光信号とされる伝送信号SZを受信する受信
部90が備えられている。受信部90は、伝送信号SZ
を受信するとき、受信された伝送信号SZに基づく、ス
クランブル処理が施された(もしくは、スクランブル処
理が施されていない)シリアルデータDZSを再生し、
それをS/P変換・同期データ検出部91に供給する。
にあっては、例えば、同軸ケーブルが用いられて形成さ
れたデータ伝送路に適した電気信号、あるいは、オプテ
ィカル・ファイバーが用いられて形成されたデータ伝送
路に適した光信号とされる伝送信号SZを受信する受信
部90が備えられている。受信部90は、伝送信号SZ
を受信するとき、受信された伝送信号SZに基づく、ス
クランブル処理が施された(もしくは、スクランブル処
理が施されていない)シリアルデータDZSを再生し、
それをS/P変換・同期データ検出部91に供給する。
【0155】S/P変換・同期データ検出部91にあっ
ては、スクランブル処理が施されたシリアルデータDZ
Sに、式:X+1を乗じ、さらに、9次の原始多項式:
X9+X4 +1を乗じることによる、スクランブル処理
が施されたシリアルデータDZSに対するデスクランブ
ル処理を行い、スクランブル処理前のシリアルデータを
得る(もしくは、スクランブル処理が施されていないシ
リアルデータDZSをそのまま取り込む)。
ては、スクランブル処理が施されたシリアルデータDZ
Sに、式:X+1を乗じ、さらに、9次の原始多項式:
X9+X4 +1を乗じることによる、スクランブル処理
が施されたシリアルデータDZSに対するデスクランブ
ル処理を行い、スクランブル処理前のシリアルデータを
得る(もしくは、スクランブル処理が施されていないシ
リアルデータDZSをそのまま取り込む)。
【0156】さらに、S/P変換・同期データ検出部9
1にあっては、スクランブル処理が施されたシリアルデ
ータDZSにデスクランブル処理が施されて得られるシ
リアルデータ(もしくは、スクランブル処理が施されて
いないシリアルデータDZS)にS/P変換を施して、
例えば、ワード伝送レートを74.25MBpsとする
パラレルデータである複合20ビットワード列データD
Z(20)を形成する。そして、S/P変換・同期デー
タ検出部91から得られる複合20ビットワード列デー
タDZ(20)は、速度変換・ワードデータ分離部92
に供給される。
1にあっては、スクランブル処理が施されたシリアルデ
ータDZSにデスクランブル処理が施されて得られるシ
リアルデータ(もしくは、スクランブル処理が施されて
いないシリアルデータDZS)にS/P変換を施して、
例えば、ワード伝送レートを74.25MBpsとする
パラレルデータである複合20ビットワード列データD
Z(20)を形成する。そして、S/P変換・同期デー
タ検出部91から得られる複合20ビットワード列デー
タDZ(20)は、速度変換・ワードデータ分離部92
に供給される。
【0157】また、S/P変換・同期データ検出部91
においては、複合20ビットワード列データDZ(2
0)における付加ワードデータグループDAV中の、2
0ビットワード同期データである連続する3個の20ビ
ットワードデータ3FF:3FFh,000:000h
及び000:000hを検出して、同期データ検出出力
信号SDDを送出する。この同期データ検出出力信号S
DDは、例えば、S/P変換・同期データ検出部91に
おいて検出される、複合20ビットワード列データDZ
(20)における付加ワードデータグループDAV中の
連続する3個の20ビットワードデータ3FF:3FF
h,000:000h及び000:000hのうちの最
後のものに対応して得られる。
においては、複合20ビットワード列データDZ(2
0)における付加ワードデータグループDAV中の、2
0ビットワード同期データである連続する3個の20ビ
ットワードデータ3FF:3FFh,000:000h
及び000:000hを検出して、同期データ検出出力
信号SDDを送出する。この同期データ検出出力信号S
DDは、例えば、S/P変換・同期データ検出部91に
おいて検出される、複合20ビットワード列データDZ
(20)における付加ワードデータグループDAV中の
連続する3個の20ビットワードデータ3FF:3FF
h,000:000h及び000:000hのうちの最
後のものに対応して得られる。
【0158】このようにして、S/P変換・同期データ
検出部91から得られる同期データ検出出力信号SDD
は、シリアルデータ復元部63”に供給される。シリア
ルデータ復元部63”には、S/P変換・同期データ検
出部91から得られる同期データ検出出力信号SDDに
加えて周波数を270MHzとするクロックパルス信号
CA及び周波数を143MHzとするクロックパルス信
号CDも供給される。
検出部91から得られる同期データ検出出力信号SDD
は、シリアルデータ復元部63”に供給される。シリア
ルデータ復元部63”には、S/P変換・同期データ検
出部91から得られる同期データ検出出力信号SDDに
加えて周波数を270MHzとするクロックパルス信号
CA及び周波数を143MHzとするクロックパルス信
号CDも供給される。
【0159】S/P変換・同期データ検出部91からの
複合20ビットワード列データDZ(20)が供給され
る速度変換・ワードデータ分離部92においては、複合
20ビットワード列データDZ(20) から、ワード伝
送レートを74.25MBpsとする20ビットワード
列データDM(20) と、付加ワードデータグループD
AVとが分離されて取り出されるとともに、取り出され
た20ビットワード列データDM(20) に、ワード伝
送速度を74.25MBpsとするものから、ワード伝
送速度を69.5MBpsとするものへの速度変換が施
される。
複合20ビットワード列データDZ(20)が供給され
る速度変換・ワードデータ分離部92においては、複合
20ビットワード列データDZ(20) から、ワード伝
送レートを74.25MBpsとする20ビットワード
列データDM(20) と、付加ワードデータグループD
AVとが分離されて取り出されるとともに、取り出され
た20ビットワード列データDM(20) に、ワード伝
送速度を74.25MBpsとするものから、ワード伝
送速度を69.5MBpsとするものへの速度変換が施
される。
【0160】速度変換・ワードデータ分離部92から得
られる、ワード伝送速度を69.5MBpsとする20
ビットワード列データDM(20) は、10B/8B変
換・8ビットワード列データ形成部93に供給される。
10B/8B変換・8ビットワード列データ形成部93
においては、20ビットワード列データDM(20)
に、それにおける10ビットずつを区分して、区分され
た10ビットの夫々を8ビットのデータに順次変換して
いく10B/8B変換処理を施すとともに、10B/8
B変換処理により順次得られる8ビットのデータに基づ
いて、ワード伝送レートを139MBpsとする8ビッ
トワード列データDM(8)を形成する。10B/8B
変換・8ビットワード列データ形成部93から得られる
ワード伝送レートを139MBpsとする8ビットワー
ド列データDM(8)は、シリアルデータ復元部63”
に供給される。
られる、ワード伝送速度を69.5MBpsとする20
ビットワード列データDM(20) は、10B/8B変
換・8ビットワード列データ形成部93に供給される。
10B/8B変換・8ビットワード列データ形成部93
においては、20ビットワード列データDM(20)
に、それにおける10ビットずつを区分して、区分され
た10ビットの夫々を8ビットのデータに順次変換して
いく10B/8B変換処理を施すとともに、10B/8
B変換処理により順次得られる8ビットのデータに基づ
いて、ワード伝送レートを139MBpsとする8ビッ
トワード列データDM(8)を形成する。10B/8B
変換・8ビットワード列データ形成部93から得られる
ワード伝送レートを139MBpsとする8ビットワー
ド列データDM(8)は、シリアルデータ復元部63”
に供給される。
【0161】シリアルデータ復元部63”は、図示が省
略されているが、図17に示されるシリアルデータ復元
部63と同様に構成される。但し、シリアルデータ復元
部63”においては、シリアルデータ復元部63におけ
るメモリ部70A〜73Aに対応する6個のメモリ部,
シリアルデータ復元部63におけるメモリ部70B〜7
3Bに対応する6個のメモリ部、及び、シリアルデータ
復元部63における4個のスイッチ75〜78に対応す
る6個のスイッチが、シリアルデータ復元部63におけ
るスイッチ65及び制御信号形成部66に夫々対応する
各部に加えて備えられる。
略されているが、図17に示されるシリアルデータ復元
部63と同様に構成される。但し、シリアルデータ復元
部63”においては、シリアルデータ復元部63におけ
るメモリ部70A〜73Aに対応する6個のメモリ部,
シリアルデータ復元部63におけるメモリ部70B〜7
3Bに対応する6個のメモリ部、及び、シリアルデータ
復元部63における4個のスイッチ75〜78に対応す
る6個のスイッチが、シリアルデータ復元部63におけ
るスイッチ65及び制御信号形成部66に夫々対応する
各部に加えて備えられる。
【0162】斯かるシリアルデータ復元部63”にあっ
ては、図17に示される制御信号CDFに相当する制御
信号が同期する所定の時間区分毎に、8ビットワード列
データDM(8)の所定の時間区分に対応する第1の部
分を構成する6個の20ビットワード列データが、夫
々、6個のメモリ部に纏められて書き込まれ、また、8
ビットワード列データDM(8)の所定の時間区分に対
応する第2の部分を構成する6個の20ビットワード列
データが、夫々、6個のメモリ部に纏められて書き込ま
れる。
ては、図17に示される制御信号CDFに相当する制御
信号が同期する所定の時間区分毎に、8ビットワード列
データDM(8)の所定の時間区分に対応する第1の部
分を構成する6個の20ビットワード列データが、夫
々、6個のメモリ部に纏められて書き込まれ、また、8
ビットワード列データDM(8)の所定の時間区分に対
応する第2の部分を構成する6個の20ビットワード列
データが、夫々、6個のメモリ部に纏められて書き込ま
れる。
【0163】そして、一つ置きの所定の時間区分におい
て、6個のメモリ部に夫々書き込まれた8個の20ビッ
トワード列データが、6個のメモリ部から夫々読み出さ
れ、その際、6個のメモリ部に夫々書き込まれた6個の
20ビットワード列データの各々は、シリアルデータを
形成するものとされて読み出され、6個のメモリ部か
ら、各々がシリアルデータとされた6個の第1の読出出
力が得られる。
て、6個のメモリ部に夫々書き込まれた8個の20ビッ
トワード列データが、6個のメモリ部から夫々読み出さ
れ、その際、6個のメモリ部に夫々書き込まれた6個の
20ビットワード列データの各々は、シリアルデータを
形成するものとされて読み出され、6個のメモリ部か
ら、各々がシリアルデータとされた6個の第1の読出出
力が得られる。
【0164】また、他の一つ置きの所定の時間区分にお
いて、6個のメモリ部に夫々書き込まれた6個の20ビ
ットワード列データが、6個のメモリ部から夫々読み出
され、その際、6個のメモリ部に夫々書き込まれた6個
の20ビットワード列データの各々は、シリアルデータ
を形成するものとされて読み出され、6個のメモリ部か
ら、各々がシリアルデータとされた6個の第2の読出出
力が得られる。
いて、6個のメモリ部に夫々書き込まれた6個の20ビ
ットワード列データが、6個のメモリ部から夫々読み出
され、その際、6個のメモリ部に夫々書き込まれた6個
の20ビットワード列データの各々は、シリアルデータ
を形成するものとされて読み出され、6個のメモリ部か
ら、各々がシリアルデータとされた6個の第2の読出出
力が得られる。
【0165】そして、これらの6個の第1の読出出力と
6個の第2の読出出力とが、6個のスイッチによって合
成され、6個のスイッチから各々が一連のシリアルディ
ジタル信号とされる6チャンネルのシリアル化されたS
DTI信号が得られる。これらの6チャンネルのシリア
ル化されたSDTI信号は、シリアルデータ復元部6
3”により再生された、各々がビット伝送レートを27
0Mbpsとする2チャンネルのシリアル化されたSD
TI信号DTIS1及びDTIS2と、各々がビット伝
送レートを143Mbpsとする4チャンネルのシリア
ル化されたSDTI信号DTISa〜びDTISdとで
ある。
6個の第2の読出出力とが、6個のスイッチによって合
成され、6個のスイッチから各々が一連のシリアルディ
ジタル信号とされる6チャンネルのシリアル化されたS
DTI信号が得られる。これらの6チャンネルのシリア
ル化されたSDTI信号は、シリアルデータ復元部6
3”により再生された、各々がビット伝送レートを27
0Mbpsとする2チャンネルのシリアル化されたSD
TI信号DTIS1及びDTIS2と、各々がビット伝
送レートを143Mbpsとする4チャンネルのシリア
ル化されたSDTI信号DTISa〜びDTISdとで
ある。
【0166】上述の図1,図14あるいは図15に示さ
れるデータ伝送装置の例が用いられて実施されるデータ
伝送方法の例にあっては、例えば、4チャンネルもしく
は6チャンネルのシリアル化されたSDTI信号もしく
は4チャンネルのパラレルデータであるSDTI信号が
多重伝送されるようになされているが、多重伝送される
SDTI信号の数は、4チャンネルもしくは6チャンネ
ルに限られるものではなく、任意のチャンネル数のもの
となすことができる。
れるデータ伝送装置の例が用いられて実施されるデータ
伝送方法の例にあっては、例えば、4チャンネルもしく
は6チャンネルのシリアル化されたSDTI信号もしく
は4チャンネルのパラレルデータであるSDTI信号が
多重伝送されるようになされているが、多重伝送される
SDTI信号の数は、4チャンネルもしくは6チャンネ
ルに限られるものではなく、任意のチャンネル数のもの
となすことができる。
【0167】
【発明の効果】以上の説明から明らかな如く、本願の特
許請求の範囲における請求項1から請求項3まで、ある
いは、請求項4から請求項7までのいずれかに記載され
た発明に係るデータ伝送方法にあっては、一つあるいは
複数のSDTI信号に基づく、予め定められたコードが
与えられた20ビットワード同期データが付加された2
0ビットワード列データに基づくシリアルデータを、受
信側において、良好な伝送品質が得られるもとで受信さ
れる複合20ビットワード列データに基づく一つあるい
は複数のSDTI信号の再生処理のために必要とされる
データ同期状態が、確実に得られるようにして送信で
き、また、予め定められたコードが与えられた20ビッ
トワード同期データが付加された20ビットワード列デ
ータのシリアルデータへの変換,変換されたシリアルデ
ータの送信、さらには、受信側における、シリアルデー
タの受信,受信されたシリアルデータの20ビットワー
ド列データへの変換等を、例えば、HDTVシステムの
もとにおけるディジタル映像信号の送信及び受信に用い
られる伝送回路ディバイスを利用して行うことができ
る。従って、本願の特許請求の範囲における請求項1か
ら請求項3まで、あるいは、請求項4から請求項7まで
のいずれかに記載された発明に係るデータ伝送方法によ
れば、SDTI信号について、比較的容易に整えること
ができる手段をもって、取分け、その複数を受信側で確
実に再生され得るように多重化するとともに8B/10
B変換を行って伝送することができることになる。
許請求の範囲における請求項1から請求項3まで、ある
いは、請求項4から請求項7までのいずれかに記載され
た発明に係るデータ伝送方法にあっては、一つあるいは
複数のSDTI信号に基づく、予め定められたコードが
与えられた20ビットワード同期データが付加された2
0ビットワード列データに基づくシリアルデータを、受
信側において、良好な伝送品質が得られるもとで受信さ
れる複合20ビットワード列データに基づく一つあるい
は複数のSDTI信号の再生処理のために必要とされる
データ同期状態が、確実に得られるようにして送信で
き、また、予め定められたコードが与えられた20ビッ
トワード同期データが付加された20ビットワード列デ
ータのシリアルデータへの変換,変換されたシリアルデ
ータの送信、さらには、受信側における、シリアルデー
タの受信,受信されたシリアルデータの20ビットワー
ド列データへの変換等を、例えば、HDTVシステムの
もとにおけるディジタル映像信号の送信及び受信に用い
られる伝送回路ディバイスを利用して行うことができ
る。従って、本願の特許請求の範囲における請求項1か
ら請求項3まで、あるいは、請求項4から請求項7まで
のいずれかに記載された発明に係るデータ伝送方法によ
れば、SDTI信号について、比較的容易に整えること
ができる手段をもって、取分け、その複数を受信側で確
実に再生され得るように多重化するとともに8B/10
B変換を行って伝送することができることになる。
【0168】また、本願の特許請求の範囲における請求
項8あるいは請求項9に記載された発明に係るデータ伝
送装置にあっては、一つあるいは複数のSDTI信号に
基づく、予め定められたコードが与えられた20ビット
ワード同期データが付加された20ビットワード列デー
タに基づくシリアルデータが、受信側において、良好な
伝送品質が得られるもとで受信される複合20ビットワ
ード列データに基づく一つあるいは複数のSDTI信号
の再生処理のために必要とされるデータ同期状態が、確
実に得られるようにして送信され、また、予め定められ
たコードが与えられた20ビットワード同期データが付
加された20ビットワード列データのシリアルデータへ
の変換,変換されたシリアルデータの送信、さらには、
受信側における、シリアルデータの受信,受信されたシ
リアルデータの20ビットワード列データへの変換等
を、例えば、HDTVシステムのもとにおけるディジタ
ル映像信号の送信及び受信に用いられる伝送回路ディバ
イスを利用して行うことが可能とされる。従って、本願
の特許請求の範囲における請求項8あるいは請求項9に
記載された発明に係るデータ伝送装置によれば、SDT
I信号について、比較的容易に整えることができる手段
をもって、取分け、その複数を受信側で確実に再生され
得るように多重化するとともに8B/10B変換を行っ
て伝送することができることになる。
項8あるいは請求項9に記載された発明に係るデータ伝
送装置にあっては、一つあるいは複数のSDTI信号に
基づく、予め定められたコードが与えられた20ビット
ワード同期データが付加された20ビットワード列デー
タに基づくシリアルデータが、受信側において、良好な
伝送品質が得られるもとで受信される複合20ビットワ
ード列データに基づく一つあるいは複数のSDTI信号
の再生処理のために必要とされるデータ同期状態が、確
実に得られるようにして送信され、また、予め定められ
たコードが与えられた20ビットワード同期データが付
加された20ビットワード列データのシリアルデータへ
の変換,変換されたシリアルデータの送信、さらには、
受信側における、シリアルデータの受信,受信されたシ
リアルデータの20ビットワード列データへの変換等
を、例えば、HDTVシステムのもとにおけるディジタ
ル映像信号の送信及び受信に用いられる伝送回路ディバ
イスを利用して行うことが可能とされる。従って、本願
の特許請求の範囲における請求項8あるいは請求項9に
記載された発明に係るデータ伝送装置によれば、SDT
I信号について、比較的容易に整えることができる手段
をもって、取分け、その複数を受信側で確実に再生され
得るように多重化するとともに8B/10B変換を行っ
て伝送することができることになる。
【図1】 本願の特許請求の範囲における請求項4から
請求項7までのいずれかに記載された発明に係るデータ
伝送方法の例が実施される、本願の特許請求の範囲にお
ける請求項9に記載された発明に係るデータ伝送装置の
例を示すブロック構成図である。
請求項7までのいずれかに記載された発明に係るデータ
伝送方法の例が実施される、本願の特許請求の範囲にお
ける請求項9に記載された発明に係るデータ伝送装置の
例を示すブロック構成図である。
【図2】 本願の特許請求の範囲における請求項4から
請求項7までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
請求項7までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
【図3】 本願の特許請求の範囲における請求項4から
請求項7までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
請求項7までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
【図4】 本願の特許請求の範囲における請求項4から
請求項7までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
請求項7までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
【図5】 本願の特許請求の範囲における請求項4から
請求項7までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
請求項7までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
【図6】 本願の特許請求の範囲における請求項4から
請求項7までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
請求項7までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
【図7】 図1に示される例における速度変換・データ
挿入部の具体的構成例を示すブロック構成図である。
挿入部の具体的構成例を示すブロック構成図である。
【図8】 本願の特許請求の範囲における請求項4から
請求項7までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
請求項7までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
【図9】 本願の特許請求の範囲における請求項4から
請求項7までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
請求項7までのいずれかに記載された発明に係るデータ
伝送方法の例の説明に供されるタイムチャートである。
【図10】 本願の特許請求の範囲における請求項4か
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法の例の説明に供されるタイムチャートであ
る。
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法の例の説明に供されるタイムチャートであ
る。
【図11】 本願の特許請求の範囲における請求項4か
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法の例の説明に供されるタイムチャートであ
る。
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法の例の説明に供されるタイムチャートであ
る。
【図12】 本願の特許請求の範囲における請求項4か
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法の例の説明に供されるタイムチャートであ
る。
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法の例の説明に供されるタイムチャートであ
る。
【図13】 本願の特許請求の範囲における請求項4か
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法の例の説明に供されるタイムチャートであ
る。
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法の例の説明に供されるタイムチャートであ
る。
【図14】 本願の特許請求の範囲における請求項4か
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法の他の例が実施される、本願の特許請求の範
囲における請求項9に記載された発明に係るデータ伝送
装置の他の例を示すブロック構成図である。
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法の他の例が実施される、本願の特許請求の範
囲における請求項9に記載された発明に係るデータ伝送
装置の他の例を示すブロック構成図である。
【図15】 本願の特許請求の範囲における請求項4か
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法のさらに他の例が実施される、本願の特許請
求の範囲における請求項9に記載された発明に係るデー
タ伝送装置のさらに他の例を示すブロック構成図であ
る。
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法のさらに他の例が実施される、本願の特許請
求の範囲における請求項9に記載された発明に係るデー
タ伝送装置のさらに他の例を示すブロック構成図であ
る。
【図16】 本願の特許請求の範囲における請求項1か
ら請求項3までのいずれかに記載された発明に係るデー
タ伝送方法の例が実施される、本願の特許請求の範囲に
おける請求項8に記載された発明に係るデータ伝送装置
の例を示すブロック構成図である。
ら請求項3までのいずれかに記載された発明に係るデー
タ伝送方法の例が実施される、本願の特許請求の範囲に
おける請求項8に記載された発明に係るデータ伝送装置
の例を示すブロック構成図である。
【図17】 本願の特許請求の範囲における請求項4か
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法の例に従って送出される伝送信号を受信する
データ受信装置の一例を示すブロック構成図である。
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法の例に従って送出される伝送信号を受信する
データ受信装置の一例を示すブロック構成図である。
【図18】 図17に示されるデータ受信装置の例の説
明に供されるタイムチャートである。
明に供されるタイムチャートである。
【図19】 図17に示されるデータ受信装置の例の説
明に供されるタイムチャートである。
明に供されるタイムチャートである。
【図20】 本願の特許請求の範囲における請求項4か
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法の他の例に従って送出される伝送信号を受信
するデータ受信装置の一例を示すブロック構成図であ
る。
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法の他の例に従って送出される伝送信号を受信
するデータ受信装置の一例を示すブロック構成図であ
る。
【図21】 本願の特許請求の範囲における請求項4か
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法のさらに他の例に従って送出される伝送信号
を受信するデータ受信装置の一例を示すブロック構成図
である。
ら請求項7までのいずれかに記載された発明に係るデー
タ伝送方法のさらに他の例に従って送出される伝送信号
を受信するデータ受信装置の一例を示すブロック構成図
である。
【図22】 SDTI信号のデータフォーマットの一例
の説明に供される概念図である。
の説明に供される概念図である。
【図23】 SDTI信号のデータフォーマットの一例
の説明に供される概念図である。
の説明に供される概念図である。
11,11’,11”,45・・・複合ワード列データ
形成部, 12〜15,46,65,75〜78・・・
スイッチ, 17,47,66・・・制御信号形成部,
20A〜23A,20B〜23B,48A,48B,
70A〜73A,70B〜73B・・・メモリ部, 2
5A,25B,26,49・・・データ集合部, 2
7,50・・・8B/10B変換・20ビットワード列
データ形成部, 28,51・・・速度変換・データ挿
入部, 30,52・・・ワードデータ送出部, 3
8,41,43,53・・・P/S変換部, 39,4
2,44,54・・・送信信号形成部, 60,80,
90・・・受信部, 61,81,91・・・S/P変
換・同期データ検出部, 62,82,92・・・速度
変換・ワードデータ分離部, 63,63’,63”・
・・シリアルデータ復元部, 84〜87・・・S/P
変換部
形成部, 12〜15,46,65,75〜78・・・
スイッチ, 17,47,66・・・制御信号形成部,
20A〜23A,20B〜23B,48A,48B,
70A〜73A,70B〜73B・・・メモリ部, 2
5A,25B,26,49・・・データ集合部, 2
7,50・・・8B/10B変換・20ビットワード列
データ形成部, 28,51・・・速度変換・データ挿
入部, 30,52・・・ワードデータ送出部, 3
8,41,43,53・・・P/S変換部, 39,4
2,44,54・・・送信信号形成部, 60,80,
90・・・受信部, 61,81,91・・・S/P変
換・同期データ検出部, 62,82,92・・・速度
変換・ワードデータ分離部, 63,63’,63”・
・・シリアルデータ復元部, 84〜87・・・S/P
変換部
Claims (9)
- 【請求項1】圧縮されたディジタル映像データもしくは
映像及び音声データの伝送に用いられる特定の信号フォ
ーマットに従って形成された量子化ディジタル信号もし
くは該量子化ディジタル信号がシリアル化されて得られ
るシリアルディジタル信号について、所定の単位区分ず
つをメモリ手段に書き込むとともに、上記メモリ手段に
書き込まれた単位区分をワード列データとして順次読み
出し、上記メモリ手段から読み出されるワード列データ
に8ビット/10ビット変換処理を施すとともに20ビ
ットワード列データを形成し、該20ビットワード列デ
ータに、伝送速度変換処理を施すとともに、所定のワー
ド間隔を置いて、予め設定されたコードが与えられた2
0ビットワード同期データを含んだ付加ワードデータグ
ループを挿入して、複合20ビットワード列データを形
成し、該複合20ビットワード列データをシリアルデー
タに変換して、該シリアルデータを伝送すべく送信する
データ伝送方法。 - 【請求項2】付加ワードデータグループを、予め定めら
れたコードの割当がなされた複数個の20ビットワード
データが特定の配列をもって連なる部分を、20ビット
ワード同期データとして含むものに選定することを特徴
とする請求項1記載のデータ伝送方法。 - 【請求項3】複合20ビットワード列データが変換して
得られるシリアルデータに、スクランブル処理を施し、
該スクランブル処理が施されたシリアルデータを伝送す
べく送信することを特徴とする請求項1または2記載の
データ伝送方法。 - 【請求項4】各々が圧縮されたディジタル映像データも
しくは映像及び音声データの伝送に用いられる特定の信
号フォーマットに従って形成された複数の量子化ディジ
タル信号もしくは該複数の量子化ディジタル信号の夫々
がシリアル化されて得られる複数のシリアルディジタル
信号について、各々の所定の単位区分ずつを複数のメモ
リ手段に夫々書き込むとともに、上記複数のメモリ手段
の夫々に書き込まれた単位区分をワード列データとして
順次読み出し、上記複数のメモリ手段から読み出される
ワード列データを合成して8ビット/10ビット変換処
理を施すとともに20ビットワード列データを形成し、
該20ビットワード列データに、伝送速度変換処理を施
すとともに、所定のワード間隔を置いて、予め設定され
たコードが与えられた20ビットワード同期データを含
んだ付加ワードデータグループを挿入して、複合20ビ
ットワード列データを形成し、該複合20ビットワード
列データをシリアルデータに変換して、該シリアルデー
タを伝送すべく送信するデータ伝送方法。 - 【請求項5】付加ワードデータグループを、予め定めら
れたコードの割当がなされた複数個の20ビットワード
データが特定の配列をもって連なる部分を、20ビット
ワード同期データとして含むものに選定することを特徴
とする請求項4記載のデータ伝送方法。 - 【請求項6】付加ワードデータグループを、複数の量子
化ディジタル信号の夫々に含まれるタイミング基準デー
タに基づいて予め定められたコードの割当がなされた複
数個の20ビットワードデータが特定の配列をもって連
なる部分を、20ビットワード同期データとして含むも
のに選定することを特徴とする請求項4または5記載の
データ伝送方法。 - 【請求項7】複合20ビットワード列データが変換して
得られるシリアルデータに、スクランブル処理を施し、
該スクランブル処理が施されたシリアルデータを伝送す
べく送信することを特徴とする請求項4から請求項6ま
でのいずれかに記載のデータ伝送方法。 - 【請求項8】圧縮されたディジタル映像データもしくは
映像及び音声データの伝送に用いられる特定の信号フォ
ーマットに従って形成された量子化ディジタル信号もし
くは該量子化ディジタル信号がシリアル化されて得られ
るシリアルディジタル信号について、所定の単位区分ず
つをメモリ手段に書き込むとともに、上記メモリ手段に
書き込まれた単位区分をワード列データとして順次読み
出し、上記メモリ手段から読み出されるワード列データ
に8ビット/10ビット変換処理を施すとともに20ビ
ットワード列データを形成する20ビットワード列デー
タ形成手段と、 該20ビットワード列データ形成手段から得られる20
ビットワード列データに、伝送速度変換処理を施すとと
もに、所定のワード間隔を置いて、予め設定されたコー
ドが与えられた20ビットワード同期データを含んだ付
加ワードデータグループを挿入して、複合20ビットワ
ード列データを形成する速度変換・データ挿入手段と、 該速度変換・データ挿入手段から得られる複合20ビッ
トワード列データをシリアルデータに変換して、該シリ
アルデータを伝送すべく送信するデータ送出手段と、を
備えるデータ伝送装置。 - 【請求項9】各々が圧縮されたディジタル映像データも
しくは映像及び音声データの伝送に用いられる特定の信
号フォーマットに従って形成された複数の量子化ディジ
タル信号もしくは該複数の量子化ディジタル信号の夫々
がシリアル化されて得られる複数のシリアルディジタル
信号について、各々の所定の単位区分ずつを複数のメモ
リ手段に夫々書き込むとともに、上記複数のメモリ手段
の夫々に書き込まれた単位区分をワード列データとして
順次読み出し、上記複数のメモリ手段から読み出される
ワード列データを合成して8ビット/10ビット変換処
理を施すとともに20ビットワード列データを形成する
20ビットワード列データ形成手段と、 該20ビットワード列データ形成手段から得られる20
ビットワード列データに、伝送速度変換処理を施すとと
もに、所定のワード間隔を置いて、予め設定されたコー
ドが与えられた20ビットワード同期データを含んだ付
加ワードデータグループを挿入して、複合20ビットワ
ード列データを形成する速度変換・データ挿入手段と、 該速度変換・データ挿入手段から得られる複合20ビッ
トワード列データをシリアルデータに変換して、該シリ
アルデータを伝送すべく送信するデータ送出手段と、を
備えるデータ伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25286099A JP2001078183A (ja) | 1999-09-07 | 1999-09-07 | データ伝送方法及びデータ伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25286099A JP2001078183A (ja) | 1999-09-07 | 1999-09-07 | データ伝送方法及びデータ伝送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001078183A true JP2001078183A (ja) | 2001-03-23 |
Family
ID=17243183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25286099A Pending JP2001078183A (ja) | 1999-09-07 | 1999-09-07 | データ伝送方法及びデータ伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001078183A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006013830A (ja) * | 2004-06-25 | 2006-01-12 | Sony Corp | データ送信装置及びデータ受信装置 |
-
1999
- 1999-09-07 JP JP25286099A patent/JP2001078183A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006013830A (ja) * | 2004-06-25 | 2006-01-12 | Sony Corp | データ送信装置及びデータ受信装置 |
JP4517745B2 (ja) * | 2004-06-25 | 2010-08-04 | ソニー株式会社 | データ送信装置及びデータ受信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4689661A (en) | Method of simultaneously transmitting a plurality of television signals on a single radio link and apparatus adapted to carry out said method | |
JP2013021408A (ja) | 信号送信装置、信号送信方法、信号受信装置、信号受信方法及び信号伝送システム | |
KR100586669B1 (ko) | 전송 시스템 | |
JP2011176635A (ja) | 送信装置、送信方法、受信装置、受信方法及び信号伝送システム | |
JP2013236211A (ja) | 信号送信装置、信号送信方法、信号受信装置、信号受信方法及び信号伝送システム | |
US6798756B1 (en) | Data transmission system and method, and data receiving method and device | |
US20010019560A1 (en) | Method of and apparatus for transmitting digital data | |
JP2001078183A (ja) | データ伝送方法及びデータ伝送装置 | |
US7221406B2 (en) | Data creation method and data transfer method and apparatus | |
KR100306930B1 (ko) | 디지털 데이터전송장치 및 그 전송방법 | |
US7342945B2 (en) | Data time difference absorbing circuit and data receiving method and device | |
JP3019826B2 (ja) | マルチメディア多重方式 | |
JP4306095B2 (ja) | データ伝送方法及びデータ伝送装置並びにデータ受信方法及びデータ受信装置 | |
JP2001069470A (ja) | データ伝送方法及び装置 | |
JP2001094983A (ja) | データ伝送方法及びデータ伝送装置 | |
JP2001211078A (ja) | データ伝送方法及びデータ伝送装置 | |
JP4306096B2 (ja) | データ伝送方法及びデータ伝送装置並びにデータ受信方法及びデータ受信装置 | |
JP2001086472A (ja) | データ伝送方法及び装置 | |
JP2001053702A (ja) | データ伝送方法及びデータ伝送装置 | |
JP2001127725A (ja) | データ伝送方法及びデータ伝送装置 | |
JP2002058000A (ja) | データ伝送方法及びデータ伝送装置 | |
JP2001156859A (ja) | データ伝送方法及びデータ伝送装置 | |
JP2001054114A (ja) | データ伝送方法及びデータ伝送装置 | |
JP2001054113A (ja) | データ伝送方法及びデータ伝送装置 | |
JP2000350201A (ja) | データ伝送方法及びデータ伝送装置 |