JP2001077114A - ダミーパターンの設計方法、ダミーパターンの設計装置、ダミーパターンを有する半導体装置及びその製造方法 - Google Patents
ダミーパターンの設計方法、ダミーパターンの設計装置、ダミーパターンを有する半導体装置及びその製造方法Info
- Publication number
- JP2001077114A JP2001077114A JP25059799A JP25059799A JP2001077114A JP 2001077114 A JP2001077114 A JP 2001077114A JP 25059799 A JP25059799 A JP 25059799A JP 25059799 A JP25059799 A JP 25059799A JP 2001077114 A JP2001077114 A JP 2001077114A
- Authority
- JP
- Japan
- Prior art keywords
- data
- light
- pattern
- chip
- shielded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 自動配置配線を用いないＩＣや手修正を行っ
た配線データに適用できるダミーパターンの設計方法を
提供する。 【解決手段】 本発明は、レチクル上の配線パターン11
〜13,15〜17に挿入するダミーパターンを設計する方法
である。透光データからなる第１のチップ形成領域に、
所定形状の遮光データからなる複数の基本ダミーパター
ンを互いに所定間隔を隔てて配置した後、透光データと
遮光データを反転させる。透光データからなる第２のチ
ップ形成領域に、遮光データからなる配線パターンを配
置した後、配線パターンを、Ｘ方向とＹ方向ともにデザ
インルールの最小スペース分以上拡大する。前記反転さ
せた後の透光データ及び遮光データを、前記拡大した後
の透光データ及び遮光データに合成することにより、第
３のチップ形成領域40を作成し、その後、第３のチップ
形成領域の透光データと遮光データを反転させる。
た配線データに適用できるダミーパターンの設計方法を
提供する。 【解決手段】 本発明は、レチクル上の配線パターン11
〜13,15〜17に挿入するダミーパターンを設計する方法
である。透光データからなる第１のチップ形成領域に、
所定形状の遮光データからなる複数の基本ダミーパター
ンを互いに所定間隔を隔てて配置した後、透光データと
遮光データを反転させる。透光データからなる第２のチ
ップ形成領域に、遮光データからなる配線パターンを配
置した後、配線パターンを、Ｘ方向とＹ方向ともにデザ
インルールの最小スペース分以上拡大する。前記反転さ
せた後の透光データ及び遮光データを、前記拡大した後
の透光データ及び遮光データに合成することにより、第
３のチップ形成領域40を作成し、その後、第３のチップ
形成領域の透光データと遮光データを反転させる。
Description
【０００１】
【発明の属する技術分野】本発明は、自動配置配線を用
いないＩＣや手修正を行った配線データに適用できるダ
ミーパターンの設計方法、ダミーパターンを有する半導
体装置及びその製造方法に関するものである。
いないＩＣや手修正を行った配線データに適用できるダ
ミーパターンの設計方法、ダミーパターンを有する半導
体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】図８は、従来のダミーパターンの設計方
法を説明するための平面図である。このダミーパターン
の設計方法は特開平７−１５３８４４号公報に開示され
ている。
法を説明するための平面図である。このダミーパターン
の設計方法は特開平７−１５３８４４号公報に開示され
ている。
【０００３】すなわち、自動配置配線が終了したチップ
の周辺部分の疎な配線１０２に対して、使われていない
自動配置配線用仮想グリッド１０１があれば、そこにダ
ミー配線パターン１０３，１０４を発生させる。信号配
線１０２は、図示されていないトランジスタや受動素子
等に接続されており、信号の授受が行われる配線であ
る。ダミー配線１０３はＧＮＤ（接地）、ダミー配線１
０４は電源ＶＤＤに、図示されていない部分で接続され
ている。これらダミー配線１０３，１０４は、の縦・横
の格子上に配置される。また、ダミー配線１０３，１０
４は自動レイアウトの結果データに対してＣＡＤツール
を用いることにより発生させる。
の周辺部分の疎な配線１０２に対して、使われていない
自動配置配線用仮想グリッド１０１があれば、そこにダ
ミー配線パターン１０３，１０４を発生させる。信号配
線１０２は、図示されていないトランジスタや受動素子
等に接続されており、信号の授受が行われる配線であ
る。ダミー配線１０３はＧＮＤ（接地）、ダミー配線１
０４は電源ＶＤＤに、図示されていない部分で接続され
ている。これらダミー配線１０３，１０４は、の縦・横
の格子上に配置される。また、ダミー配線１０３，１０
４は自動レイアウトの結果データに対してＣＡＤツール
を用いることにより発生させる。
【０００４】
【発明が解決しようとする課題】ところで、上述した従
来のダミーパターンの設計方法では、仮想グリッド１０
１上に規則的に配線が形成されるゲートアレイに代表さ
れる自動配置配線を用いた製品にしか適用できない。し
たがって、自動配置配線を用いないカスタムＩＣや手修
正を行った配線データには従来のダミーパターンの設計
方法を適用ることができない。
来のダミーパターンの設計方法では、仮想グリッド１０
１上に規則的に配線が形成されるゲートアレイに代表さ
れる自動配置配線を用いた製品にしか適用できない。し
たがって、自動配置配線を用いないカスタムＩＣや手修
正を行った配線データには従来のダミーパターンの設計
方法を適用ることができない。
【０００５】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、自動配置配線を用いない
ＩＣや手修正を行った配線データに適用できるダミーパ
ターンの設計方法、ダミーパターンを有する半導体装置
及びその製造方法を提供することにある。
れたものであり、その目的は、自動配置配線を用いない
ＩＣや手修正を行った配線データに適用できるダミーパ
ターンの設計方法、ダミーパターンを有する半導体装置
及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係るダミーパターンの設計方法は、レチク
ル上の配線パターンに挿入するダミーパターンを設計す
る方法であって、透光データからなる第１のチップ形成
領域に、所定形状の遮光データからなる複数の基本ダミ
ーパターンを互いに所定間隔を隔てて配置する第１の工
程と、第１のチップ形成領域において透光データと遮光
データを反転させる第２の工程と、透光データからなる
第２のチップ形成領域に、遮光データからなる配線パタ
ーンを配置する第３の工程と、第２のチップ形成領域に
おいて前記配線パターンを、Ｘ方向とＹ方向ともにデザ
インルールの最小スペース分以上拡大する第４の工程
と、第２の工程により反転させた後の第１のチップ形成
領域における透光データ及び遮光データを、第４の工程
により拡大した後の第２のチップ形成領域における透光
データ及び遮光データに合成することにより、透光デー
タ及び遮光データからなる第３のチップ形成領域を作成
する第５の工程と、第３のチップ形成領域において透光
データと遮光データを反転させる第６の工程と、を具備
することを特徴とする。
め、本発明に係るダミーパターンの設計方法は、レチク
ル上の配線パターンに挿入するダミーパターンを設計す
る方法であって、透光データからなる第１のチップ形成
領域に、所定形状の遮光データからなる複数の基本ダミ
ーパターンを互いに所定間隔を隔てて配置する第１の工
程と、第１のチップ形成領域において透光データと遮光
データを反転させる第２の工程と、透光データからなる
第２のチップ形成領域に、遮光データからなる配線パタ
ーンを配置する第３の工程と、第２のチップ形成領域に
おいて前記配線パターンを、Ｘ方向とＹ方向ともにデザ
インルールの最小スペース分以上拡大する第４の工程
と、第２の工程により反転させた後の第１のチップ形成
領域における透光データ及び遮光データを、第４の工程
により拡大した後の第２のチップ形成領域における透光
データ及び遮光データに合成することにより、透光デー
タ及び遮光データからなる第３のチップ形成領域を作成
する第５の工程と、第３のチップ形成領域において透光
データと遮光データを反転させる第６の工程と、を具備
することを特徴とする。
【０００７】上記ダミーパターンの設計方法では、自動
配置配線を用いないカスタムＩＣや手修正を行った配線
データに関してもデータの論理合成のみで自動的にダミ
ーパターンを有するマスクパターンデータを作成するこ
とができる。従って、従来のダミーパターンの設計方法
のように、仮想グリッド上に規則的に配線が形成される
ゲートアレイに代表される自動配置配線を用いた製品に
しか適用できないといったことがない。
配置配線を用いないカスタムＩＣや手修正を行った配線
データに関してもデータの論理合成のみで自動的にダミ
ーパターンを有するマスクパターンデータを作成するこ
とができる。従って、従来のダミーパターンの設計方法
のように、仮想グリッド上に規則的に配線が形成される
ゲートアレイに代表される自動配置配線を用いた製品に
しか適用できないといったことがない。
【０００８】また、本発明に係るダミーパターンの設計
方法においては、前記第６の工程の後に、第３のチップ
形成領域においてデザインルールの最小線幅未満の遮光
データを削除する第７の工程をさらに含むことが好まし
い。
方法においては、前記第６の工程の後に、第３のチップ
形成領域においてデザインルールの最小線幅未満の遮光
データを削除する第７の工程をさらに含むことが好まし
い。
【０００９】本発明に係るダミーパターンの設計装置
は、レチクル上の配線パターンに挿入するダミーパター
ンを設計する装置であって、透光データからなる第１の
チップ形成領域に、所定形状の遮光データからなる複数
の基本ダミーパターンを互いに所定間隔を隔てて配置し
た後、第１のチップ形成領域において透光データと遮光
データを反転させる第１の手段と、透光データからなる
第２のチップ形成領域に、遮光データからなる配線パタ
ーンを配置し、第２のチップ形成領域において前記配線
パターンを、Ｘ方向とＹ方向ともにデザインルールの最
小スペース分以上拡大する第２の手段と、第１の手段に
より反転させた後の第１のチップ形成領域における透光
データ及び遮光データを、第２の手段により拡大した後
の第２のチップ形成領域における透光データ及び遮光デ
ータに合成することにより、透光データ及び遮光データ
からなる第３のチップ形成領域を作成する第３の手段
と、第３のチップ形成領域において透光データと遮光デ
ータを反転させる第４の手段と、を具備することを特徴
とする。
は、レチクル上の配線パターンに挿入するダミーパター
ンを設計する装置であって、透光データからなる第１の
チップ形成領域に、所定形状の遮光データからなる複数
の基本ダミーパターンを互いに所定間隔を隔てて配置し
た後、第１のチップ形成領域において透光データと遮光
データを反転させる第１の手段と、透光データからなる
第２のチップ形成領域に、遮光データからなる配線パタ
ーンを配置し、第２のチップ形成領域において前記配線
パターンを、Ｘ方向とＹ方向ともにデザインルールの最
小スペース分以上拡大する第２の手段と、第１の手段に
より反転させた後の第１のチップ形成領域における透光
データ及び遮光データを、第２の手段により拡大した後
の第２のチップ形成領域における透光データ及び遮光デ
ータに合成することにより、透光データ及び遮光データ
からなる第３のチップ形成領域を作成する第３の手段
と、第３のチップ形成領域において透光データと遮光デ
ータを反転させる第４の手段と、を具備することを特徴
とする。
【００１０】また、本発明に係るダミーパターンの設計
装置については、前記第４の手段により反転させた第３
のチップ形成領域においてデザインルールの最小線幅未
満の遮光データを削除する第５の手段をさらに含むこと
が好ましい。
装置については、前記第４の手段により反転させた第３
のチップ形成領域においてデザインルールの最小線幅未
満の遮光データを削除する第５の手段をさらに含むこと
が好ましい。
【００１１】本発明に係る半導体装置は、第１の絶縁膜
上に形成された配線パターンと、第１の絶縁膜上に形成
されたダミーパターンと、前記配線パターン、前記ダミ
ーパターン及び第１の絶縁膜上に形成された第２の絶縁
膜と、を具備する半導体装置であって、前記ダミーパタ
ーンは、透光データからなる第１のチップ形成領域に、
所定形状の遮光データからなる複数の基本ダミーパター
ンを互いに所定間隔を隔てて配置し、第１のチップ形成
領域において透光データと遮光データを反転させ、透光
データからなる第２のチップ形成領域に、遮光データか
らなる配線パターンを配置し、第２のチップ形成領域に
おいて前記配線パターンを、Ｘ方向とＹ方向ともにデザ
インルールの最小スペース分以上拡大し、前記反転させ
た後の第１のチップ形成領域における透光データ及び遮
光データを、前記拡大した後の第２のチップ形成領域に
おける透光データ及び遮光データに合成することによ
り、透光データ及び遮光データからなる第３のチップ形
成領域を作成し、第３のチップ形成領域において透光デ
ータと遮光データを反転させることにより得られた遮光
データからなるパターンであることを特徴とする。
上に形成された配線パターンと、第１の絶縁膜上に形成
されたダミーパターンと、前記配線パターン、前記ダミ
ーパターン及び第１の絶縁膜上に形成された第２の絶縁
膜と、を具備する半導体装置であって、前記ダミーパタ
ーンは、透光データからなる第１のチップ形成領域に、
所定形状の遮光データからなる複数の基本ダミーパター
ンを互いに所定間隔を隔てて配置し、第１のチップ形成
領域において透光データと遮光データを反転させ、透光
データからなる第２のチップ形成領域に、遮光データか
らなる配線パターンを配置し、第２のチップ形成領域に
おいて前記配線パターンを、Ｘ方向とＹ方向ともにデザ
インルールの最小スペース分以上拡大し、前記反転させ
た後の第１のチップ形成領域における透光データ及び遮
光データを、前記拡大した後の第２のチップ形成領域に
おける透光データ及び遮光データに合成することによ
り、透光データ及び遮光データからなる第３のチップ形
成領域を作成し、第３のチップ形成領域において透光デ
ータと遮光データを反転させることにより得られた遮光
データからなるパターンであることを特徴とする。
【００１２】また、本発明に係る半導体装置において
は、前記ダミーパターンが、前記反転させることにより
得られた遮光データからなるパターンのうち、デザイン
ルールの最小線幅未満のパターンを削除することにより
得られたパターンであることが好ましい。
は、前記ダミーパターンが、前記反転させることにより
得られた遮光データからなるパターンのうち、デザイン
ルールの最小線幅未満のパターンを削除することにより
得られたパターンであることが好ましい。
【００１３】本発明に係る半導体装置の製造方法は、配
線パターン及びダミーパターンを有するレチクルを用い
てレジスト膜を露光する工程を含む半導体装置の製造方
法であって、前記ダミーパターンは、透光データからな
る第１のチップ形成領域に、所定形状の遮光データから
なる複数の基本ダミーパターンを互いに所定間隔を隔て
て配置し、第１のチップ形成領域において透光データと
遮光データを反転させ、透光データからなる第２のチッ
プ形成領域に、遮光データからなる配線パターンを配置
し、第２のチップ形成領域において前記配線パターン
を、Ｘ方向とＹ方向ともにデザインルールの最小スペー
ス分以上拡大し、前記反転させた後の第１のチップ形成
領域における透光データ及び遮光データを、前記拡大し
た後の第２のチップ形成領域における透光データ及び遮
光データに合成することにより、透光データ及び遮光デ
ータからなる第３のチップ形成領域を作成し、第３のチ
ップ形成領域において透光データと遮光データを反転さ
せることにより得られた遮光データからなるパターンで
あることを特徴とする。
線パターン及びダミーパターンを有するレチクルを用い
てレジスト膜を露光する工程を含む半導体装置の製造方
法であって、前記ダミーパターンは、透光データからな
る第１のチップ形成領域に、所定形状の遮光データから
なる複数の基本ダミーパターンを互いに所定間隔を隔て
て配置し、第１のチップ形成領域において透光データと
遮光データを反転させ、透光データからなる第２のチッ
プ形成領域に、遮光データからなる配線パターンを配置
し、第２のチップ形成領域において前記配線パターン
を、Ｘ方向とＹ方向ともにデザインルールの最小スペー
ス分以上拡大し、前記反転させた後の第１のチップ形成
領域における透光データ及び遮光データを、前記拡大し
た後の第２のチップ形成領域における透光データ及び遮
光データに合成することにより、透光データ及び遮光デ
ータからなる第３のチップ形成領域を作成し、第３のチ
ップ形成領域において透光データと遮光データを反転さ
せることにより得られた遮光データからなるパターンで
あることを特徴とする。
【００１４】また、本発明に係る半導体装置の製造方法
においては、前記ダミーパターンが、前記反転させるこ
とにより得られた遮光データからなるパターンのうち、
デザインルールの最小線幅未満のパターンを削除するこ
とにより得られたパターンであることが好ましい。
においては、前記ダミーパターンが、前記反転させるこ
とにより得られた遮光データからなるパターンのうち、
デザインルールの最小線幅未満のパターンを削除するこ
とにより得られたパターンであることが好ましい。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。
施の形態について説明する。
【００１６】図１〜図７は、本発明の第１の実施の形態
によるダミーパターンの設計方法を説明するための平面
図である。
によるダミーパターンの設計方法を説明するための平面
図である。
【００１７】まず、図１に示すように、透光データから
なる第１のチップ形成領域１０を準備し、このチップ形
成領域１０上に、遮光データからなる複数の基本ダミー
パターン１を相互にスペースＳｄを隔てて配置する。基
本ダミーパターン１は、サイズがＬｄ×Ｌｄの矩形から
なるものである。スペースＳｄは、デザインルールの最
小スペース以上のスペースであることが好ましい。
なる第１のチップ形成領域１０を準備し、このチップ形
成領域１０上に、遮光データからなる複数の基本ダミー
パターン１を相互にスペースＳｄを隔てて配置する。基
本ダミーパターン１は、サイズがＬｄ×Ｌｄの矩形から
なるものである。スペースＳｄは、デザインルールの最
小スペース以上のスペースであることが好ましい。
【００１８】次に、図１に示す第１のチップ形成領域１
０において透光データと遮光データを反転させる。これ
により、図２に示すように、第１のチップ形成領域１０
には、透光データからなる基本ダミーパターン１’及び
遮光データからなる基本ダミーパターン以外の領域３が
形成される。
０において透光データと遮光データを反転させる。これ
により、図２に示すように、第１のチップ形成領域１０
には、透光データからなる基本ダミーパターン１’及び
遮光データからなる基本ダミーパターン以外の領域３が
形成される。
【００１９】この後、図３に示すように、透光データか
らなる第２のチップ形成領域３０を準備し、このチップ
形成領域３０に遮光データからなる実配線パターン１１
〜１３，１５〜１７を配置する。この実配線パターン１
１〜１３，１５〜１７は、最小デザインルールLine/Spa
ce＝Ｌａ/Ｓａからなるものである。
らなる第２のチップ形成領域３０を準備し、このチップ
形成領域３０に遮光データからなる実配線パターン１１
〜１３，１５〜１７を配置する。この実配線パターン１
１〜１３，１５〜１７は、最小デザインルールLine/Spa
ce＝Ｌａ/Ｓａからなるものである。
【００２０】次に、図３に示す第２のチップ形成領域３
０において、遮光データからなる実配線パターン１１〜
１３，１５〜１７を、デザインルールの最小スペースＳ
ａ分だけ、Ｘ方向とＹ方向ともに拡大する。これによ
り、図４に示すように、第２のチップ形成領域３０に拡
大配線パターン１１’〜１３’，１５’〜１７’が形成
される。
０において、遮光データからなる実配線パターン１１〜
１３，１５〜１７を、デザインルールの最小スペースＳ
ａ分だけ、Ｘ方向とＹ方向ともに拡大する。これによ
り、図４に示すように、第２のチップ形成領域３０に拡
大配線パターン１１’〜１３’，１５’〜１７’が形成
される。
【００２１】この後、図２に示す第１のチップ形成領域
１０における透光データ及び遮光データを、図４に示す
第２のチップ形成領域３０における透光データ及び遮光
データに加算合成する。これにより、図５に示すよう
に、透光データからなる領域１’及び遮光データからな
る領域２０を備えた第３のチップ形成領域４０が作成さ
れる。つまり、加算合成によって、透光データからなる
領域と遮光データからなる領域が重ねられた場合、その
領域は遮光データからなる領域となり、遮光データ同士
の領域が重ねられた場合、その領域は遮光データからな
る領域となり、透光データ同士の領域が重ねられた場
合、その領域は透光データからなる領域となる。
１０における透光データ及び遮光データを、図４に示す
第２のチップ形成領域３０における透光データ及び遮光
データに加算合成する。これにより、図５に示すよう
に、透光データからなる領域１’及び遮光データからな
る領域２０を備えた第３のチップ形成領域４０が作成さ
れる。つまり、加算合成によって、透光データからなる
領域と遮光データからなる領域が重ねられた場合、その
領域は遮光データからなる領域となり、遮光データ同士
の領域が重ねられた場合、その領域は遮光データからな
る領域となり、透光データ同士の領域が重ねられた場
合、その領域は透光データからなる領域となる。
【００２２】次に、図５に示す第３のチップ形成領域４
０において透光データと遮光データを反転させる。この
後、第３のチップ形成領域４０における遮光データから
なるパターンのうち、デザインルールの最小線幅Ｌａ未
満のパターンを削除する。これにより、図６に示すよう
に、第３のチップ形成領域４０には遮光データからなる
最終ダミーパターン２１が形成される。
０において透光データと遮光データを反転させる。この
後、第３のチップ形成領域４０における遮光データから
なるパターンのうち、デザインルールの最小線幅Ｌａ未
満のパターンを削除する。これにより、図６に示すよう
に、第３のチップ形成領域４０には遮光データからなる
最終ダミーパターン２１が形成される。
【００２３】この後、図６に示す最終ダミーパターン２
１を有する第３のチップ形成領域４０における透光デー
タ及び遮光データに、図３に示す実配線パターン１１〜
１３，１５〜１７を有する第２のチップ形成領域３０に
おける透光データ及び遮光データを加算合成する。これ
により、図７に示すように、第３のチップ形成領域４０
において遮光データからなる最終ダミーパターン２１及
び実配線パターン１１〜１３，１５〜１７を備えたマス
クパターンデータが作成される。
１を有する第３のチップ形成領域４０における透光デー
タ及び遮光データに、図３に示す実配線パターン１１〜
１３，１５〜１７を有する第２のチップ形成領域３０に
おける透光データ及び遮光データを加算合成する。これ
により、図７に示すように、第３のチップ形成領域４０
において遮光データからなる最終ダミーパターン２１及
び実配線パターン１１〜１３，１５〜１７を備えたマス
クパターンデータが作成される。
【００２４】次に、このマスクパターンを備えたレチク
ルを形成する。この後、表面に第１の絶縁膜を有するシ
リコン基板を準備し、第１の絶縁膜上に導電膜としてＡ
ｌ合金膜を成膜する。次に、このＡｌ合金膜上にレジス
ト膜を塗布し、このレジスト膜を前記レチクルを用いて
露光した後、該レジスト膜を現像する。これにより、Ａ
ｌ合金膜上に、前記実配線パターン１１〜１３，１５〜
１７及び最終ダミーパターン２１が転写されたレジスト
パターンが形成される。
ルを形成する。この後、表面に第１の絶縁膜を有するシ
リコン基板を準備し、第１の絶縁膜上に導電膜としてＡ
ｌ合金膜を成膜する。次に、このＡｌ合金膜上にレジス
ト膜を塗布し、このレジスト膜を前記レチクルを用いて
露光した後、該レジスト膜を現像する。これにより、Ａ
ｌ合金膜上に、前記実配線パターン１１〜１３，１５〜
１７及び最終ダミーパターン２１が転写されたレジスト
パターンが形成される。
【００２５】この後、このレジストパターンをマスクと
してＡｌ合金膜をエッチングすることにより、第１の絶
縁膜上にはＡｌ合金膜からなる実配線パターン及び最終
ダミーパターンが形成される。次に、実配線パターン及
び最終ダミーパターンの上に第２の絶縁膜を形成する。
してＡｌ合金膜をエッチングすることにより、第１の絶
縁膜上にはＡｌ合金膜からなる実配線パターン及び最終
ダミーパターンが形成される。次に、実配線パターン及
び最終ダミーパターンの上に第２の絶縁膜を形成する。
【００２６】上記第１の実施の形態によれば、従来のダ
ミーパターンの設計方法のように、仮想グリッド上に規
則的に配線が形成されるゲートアレイに代表される自動
配置配線を用いた製品にしか適用できないことがなくな
る。つまり、自動配置配線などを用いないカスタムＩＣ
や手修正などを行った配線データなどに関してもデータ
の論理合成のアルゴリズムのみで自動的にダミーパター
ンを有するマスクパターンデータを作成することができ
る。
ミーパターンの設計方法のように、仮想グリッド上に規
則的に配線が形成されるゲートアレイに代表される自動
配置配線を用いた製品にしか適用できないことがなくな
る。つまり、自動配置配線などを用いないカスタムＩＣ
や手修正などを行った配線データなどに関してもデータ
の論理合成のアルゴリズムのみで自動的にダミーパター
ンを有するマスクパターンデータを作成することができ
る。
【００２７】また、このマスクパターンデータを用いて
レチクルを作成し、このレチクルを用いてＡｌ合金膜を
パターニングすることにより、配線パターンにおける疎
の部分と密の部分をダミーパターンによって均等化で
き、実配線パターンのパターン疎密による不具合を解消
することができる。従って、Ａｌ合金膜のエッチング加
工性を良くすることができる。
レチクルを作成し、このレチクルを用いてＡｌ合金膜を
パターニングすることにより、配線パターンにおける疎
の部分と密の部分をダミーパターンによって均等化で
き、実配線パターンのパターン疎密による不具合を解消
することができる。従って、Ａｌ合金膜のエッチング加
工性を良くすることができる。
【００２８】また、最終ダミーパターン２１の密度に関
しては、基本ダミーパターン１のＬｄ×Ｌｄのサイズや
形状を変更することで、平均パターン密度を容易に変更
することができる。
しては、基本ダミーパターン１のＬｄ×Ｌｄのサイズや
形状を変更することで、平均パターン密度を容易に変更
することができる。
【００２９】尚、上記第１の実施の形態では、矩形から
なる基本ダミーパターン１を用いているが、矩形に限ら
れず、他の形状からなる基本ダミーパターンを用いるこ
とも可能である。
なる基本ダミーパターン１を用いているが、矩形に限ら
れず、他の形状からなる基本ダミーパターンを用いるこ
とも可能である。
【００３０】また、本実施の形態では、第２のチップ形
成領域３０において実配線パターン１１〜１３，１５〜
１７を、デザインルールの最小スペースＳａ分だけ、Ｘ
方向とＹ方向ともに拡大しているが、実配線パターンを
デザインルールの最小スペース分だけ等方向的に拡大す
ることも可能である。
成領域３０において実配線パターン１１〜１３，１５〜
１７を、デザインルールの最小スペースＳａ分だけ、Ｘ
方向とＹ方向ともに拡大しているが、実配線パターンを
デザインルールの最小スペース分だけ等方向的に拡大す
ることも可能である。
【００３１】また、本実施の形態では、図１及び図２に
示す工程の後に、図３及び図４に示す工程を施している
が、図３及び図４に示す工程の後に、図１及び図２に示
す工程を施すことも可能である。
示す工程の後に、図３及び図４に示す工程を施している
が、図３及び図４に示す工程の後に、図１及び図２に示
す工程を施すことも可能である。
【００３２】次に、本発明の第２の実施の形態によるダ
ミーパターンの設計方法について説明するが、第１の実
施の形態によるそれと異なる部分についてのみ説明す
る。
ミーパターンの設計方法について説明するが、第１の実
施の形態によるそれと異なる部分についてのみ説明す
る。
【００３３】図４に示す工程では、第２のチップ形成領
域３０において、遮光データからなる実配線パターン１
１〜１３，１５〜１７を、デザインルールの最小スペー
スＳａより大きいサイズでＸ方向とＹ方向ともに拡大す
る。これにより、第２のチップ形成領域３０に拡大配線
パターンが形成される。この拡大配線パターンは、第１
の実施の形態によるものより大きいパターンとなる。
域３０において、遮光データからなる実配線パターン１
１〜１３，１５〜１７を、デザインルールの最小スペー
スＳａより大きいサイズでＸ方向とＹ方向ともに拡大す
る。これにより、第２のチップ形成領域３０に拡大配線
パターンが形成される。この拡大配線パターンは、第１
の実施の形態によるものより大きいパターンとなる。
【００３４】上記第２の実施の形態においても第1の実
施の形態と同様の効果を得ることができる。
施の形態と同様の効果を得ることができる。
【００３５】また、実配線パターン１１〜１３，１５〜
１７を、デザインルールの最小スペースＳａより大きい
サイズで拡大しているため、実配線パターンと最終ダミ
ーパターンとの間のスペースを、デザインルールの最小
スペースＳａより広くできる。これにより、実配線パタ
ーンとダミーパターンとの間の寄生容量を第１の実施の
形態のそれより低減することができ、その結果、寄生容
量による信号伝達遅延特性の劣化を抑制することができ
る。
１７を、デザインルールの最小スペースＳａより大きい
サイズで拡大しているため、実配線パターンと最終ダミ
ーパターンとの間のスペースを、デザインルールの最小
スペースＳａより広くできる。これにより、実配線パタ
ーンとダミーパターンとの間の寄生容量を第１の実施の
形態のそれより低減することができ、その結果、寄生容
量による信号伝達遅延特性の劣化を抑制することができ
る。
【００３６】また、上記の場合の実配線パターンと最終
ダミーパターンとの間の最小スペース幅は、実配線パタ
ーン１１〜１３，１５〜１７を、デザインルールの最小
スペースＳａより大きいサイズで拡大したオーバーサイ
ズ量に一致する。従って、このオーバーサイズ量を任意
に調整することにより、寄生容量値を所望の容量値範囲
とすることが可能である。
ダミーパターンとの間の最小スペース幅は、実配線パタ
ーン１１〜１３，１５〜１７を、デザインルールの最小
スペースＳａより大きいサイズで拡大したオーバーサイ
ズ量に一致する。従って、このオーバーサイズ量を任意
に調整することにより、寄生容量値を所望の容量値範囲
とすることが可能である。
【００３７】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
上記第２の実施の形態における実配線パターンとダミー
パターンとの間の寄生容量値と実配線パターンのエッチ
ング加工性とはトレードオフの関係にあるので、寄生容
量値と加工性の両者が許容範囲に入るように、デバイス
の種類に応じてオーバーサイズ量を適宜変更することが
好ましい。
ず、種々変更して実施することが可能である。例えば、
上記第２の実施の形態における実配線パターンとダミー
パターンとの間の寄生容量値と実配線パターンのエッチ
ング加工性とはトレードオフの関係にあるので、寄生容
量値と加工性の両者が許容範囲に入るように、デバイス
の種類に応じてオーバーサイズ量を適宜変更することが
好ましい。
【００３８】
【発明の効果】以上説明したように本発明によれば、自
動配置配線を用いないＩＣや手修正を行った配線データ
に適用できるダミーパターンの設計方法、ダミーパター
ンを有する半導体装置及びその製造方法を提供すること
ができる。
動配置配線を用いないＩＣや手修正を行った配線データ
に適用できるダミーパターンの設計方法、ダミーパター
ンを有する半導体装置及びその製造方法を提供すること
ができる。
【図１】本発明の第１の実施の形態によるダミーパター
ンの設計方法を説明するための平面図である。
ンの設計方法を説明するための平面図である。
【図２】本発明の第１の実施の形態によるダミーパター
ンの設計方法を説明するものであり、図１の次の工程を
示す平面図である。
ンの設計方法を説明するものであり、図１の次の工程を
示す平面図である。
【図３】本発明の第１の実施の形態によるダミーパター
ンの設計方法を説明するものであり、図２の次の工程を
示す平面図である。
ンの設計方法を説明するものであり、図２の次の工程を
示す平面図である。
【図４】本発明の第１の実施の形態によるダミーパター
ンの設計方法を説明するものであり、図３の次の工程を
示す平面図である。
ンの設計方法を説明するものであり、図３の次の工程を
示す平面図である。
【図５】本発明の第１の実施の形態によるダミーパター
ンの設計方法を説明するものであり、図４の次の工程を
示す平面図である。
ンの設計方法を説明するものであり、図４の次の工程を
示す平面図である。
【図６】本発明の第１の実施の形態によるダミーパター
ンの設計方法を説明するものであり、図５の次の工程を
示す平面図である。
ンの設計方法を説明するものであり、図５の次の工程を
示す平面図である。
【図７】本発明の第１の実施の形態によるダミーパター
ンの設計方法を説明するものであり、図６の次の工程を
示す平面図である。
ンの設計方法を説明するものであり、図６の次の工程を
示す平面図である。
【図８】従来のダミーパターンの設計方法を説明するた
めの平面図である。
めの平面図である。
１，１’ 基本ダミーパターン ３ 基本ダミー
パターン以外の領域 １０ 第１のチップ形成領域 １１〜１３，１５〜１７ 実配線パターン １１’〜１３’，１５’〜１７’ 拡大配線パターン ２０ 遮光データからなる領域 ２１ 最終ダミ
ーパターン ３０ 第２のチップ形成領域 ４０ 第３のチ
ップ形成領域 １０１ 仮想グリッド １０２ 信号配
線 １０３，１０４ ダミー配線パターン
パターン以外の領域 １０ 第１のチップ形成領域 １１〜１３，１５〜１７ 実配線パターン １１’〜１３’，１５’〜１７’ 拡大配線パターン ２０ 遮光データからなる領域 ２１ 最終ダミ
ーパターン ３０ 第２のチップ形成領域 ４０ 第３のチ
ップ形成領域 １０１ 仮想グリッド １０２ 信号配
線 １０３，１０４ ダミー配線パターン
Claims (8)
- 【請求項１】 レチクル上の配線パターンに挿入するダ
ミーパターンを設計する方法であって、 透光データからなる第１のチップ形成領域に、所定形状
の遮光データからなる複数の基本ダミーパターンを互い
に所定間隔を隔てて配置する第１の工程と、 第１のチップ形成領域において透光データと遮光データ
を反転させる第２の工程と、 透光データからなる第２のチップ形成領域に、遮光デー
タからなる配線パターンを配置する第３の工程と、 第２のチップ形成領域において前記配線パターンを、Ｘ
方向とＹ方向ともにデザインルールの最小スペース分以
上拡大する第４の工程と、 第２の工程により反転させた後の第１のチップ形成領域
における透光データ及び遮光データを、第４の工程によ
り拡大した後の第２のチップ形成領域における透光デー
タ及び遮光データに合成することにより、透光データ及
び遮光データからなる第３のチップ形成領域を作成する
第５の工程と、 第３のチップ形成領域において透光データと遮光データ
を反転させる第６の工程と、 を具備することを特徴とするダミーパターンの設計方
法。 - 【請求項２】 前記第６の工程の後に、第３のチップ形
成領域においてデザインルールの最小線幅未満の遮光デ
ータを削除する第７の工程をさらに含むことを特徴とす
る請求項1記載のダミーパターンの設計方法。 - 【請求項３】 レチクル上の配線パターンに挿入するダ
ミーパターンを設計する装置であって、 透光データからなる第１のチップ形成領域に、所定形状
の遮光データからなる複数の基本ダミーパターンを互い
に所定間隔を隔てて配置した後、第１のチップ形成領域
において透光データと遮光データを反転させる第１の手
段と、 透光データからなる第２のチップ形成領域に、遮光デー
タからなる配線パターンを配置し、第２のチップ形成領
域において前記配線パターンを、Ｘ方向とＹ方向ともに
デザインルールの最小スペース分以上拡大する第２の手
段と、 第１の手段により反転させた後の第１のチップ形成領域
における透光データ及び遮光データを、第２の手段によ
り拡大した後の第２のチップ形成領域における透光デー
タ及び遮光データに合成することにより、透光データ及
び遮光データからなる第３のチップ形成領域を作成する
第３の手段と、 第３のチップ形成領域において透光データと遮光データ
を反転させる第４の手段と、 を具備することを特徴とするダミーパターンの設計装
置。 - 【請求項４】 前記第４の手段により反転させた第３の
チップ形成領域においてデザインルールの最小線幅未満
の遮光データを削除する第５の手段をさらに含むことを
特徴とする請求項３記載のダミーパターンの設計装置。 - 【請求項５】 第１の絶縁膜上に形成された配線パター
ンと、 第１の絶縁膜上に形成されたダミーパターンと、 前記配線パターン、前記ダミーパターン及び第１の絶縁
膜上に形成された第２の絶縁膜と、 を具備する半導体装置であって、 前記ダミーパターンは、 透光データからなる第１のチップ形成領域に、所定形状
の遮光データからなる複数の基本ダミーパターンを互い
に所定間隔を隔てて配置し、 第１のチップ形成領域において透光データと遮光データ
を反転させ、 透光データからなる第２のチップ形成領域に、遮光デー
タからなる配線パターンを配置し、 第２のチップ形成領域において前記配線パターンを、Ｘ
方向とＹ方向ともにデザインルールの最小スペース分以
上拡大し、 前記反転させた後の第１のチップ形成領域における透光
データ及び遮光データを、前記拡大した後の第２のチッ
プ形成領域における透光データ及び遮光データに合成す
ることにより、透光データ及び遮光データからなる第３
のチップ形成領域を作成し、 第３のチップ形成領域において透光データと遮光データ
を反転させることにより得られた遮光データからなるパ
ターンであることを特徴とする半導体装置。 - 【請求項６】 前記ダミーパターンが、前記反転させる
ことにより得られた遮光データからなるパターンのう
ち、デザインルールの最小線幅未満のパターンを削除す
ることにより得られたパターンであることを特徴とする
請求項５記載の半導体装置。 - 【請求項７】 配線パターン及びダミーパターンを有す
るレチクルを用いてレジスト膜を露光する工程を含む半
導体装置の製造方法であって、 前記ダミーパターンは、 透光データからなる第１のチップ形成領域に、所定形状
の遮光データからなる複数の基本ダミーパターンを互い
に所定間隔を隔てて配置し、 第１のチップ形成領域において透光データと遮光データ
を反転させ、 透光データからなる第２のチップ形成領域に、遮光デー
タからなる配線パターンを配置し、 第２のチップ形成領域において前記配線パターンを、Ｘ
方向とＹ方向ともにデザインルールの最小スペース分以
上拡大し、 前記反転させた後の第１のチップ形成領域における透光
データ及び遮光データを、前記拡大した後の第２のチッ
プ形成領域における透光データ及び遮光データに合成す
ることにより、透光データ及び遮光データからなる第３
のチップ形成領域を作成し、 第３のチップ形成領域において透光データと遮光データ
を反転させることにより得られた遮光データからなるパ
ターンであることを特徴とする半導体装置の製造方法。 - 【請求項８】 前記ダミーパターンが、前記反転させる
ことにより得られた遮光データからなるパターンのう
ち、デザインルールの最小線幅未満のパターンを削除す
ることにより得られたパターンであることを特徴とする
請求項５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25059799A JP2001077114A (ja) | 1999-09-03 | 1999-09-03 | ダミーパターンの設計方法、ダミーパターンの設計装置、ダミーパターンを有する半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25059799A JP2001077114A (ja) | 1999-09-03 | 1999-09-03 | ダミーパターンの設計方法、ダミーパターンの設計装置、ダミーパターンを有する半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001077114A true JP2001077114A (ja) | 2001-03-23 |
Family
ID=17210256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25059799A Withdrawn JP2001077114A (ja) | 1999-09-03 | 1999-09-03 | ダミーパターンの設計方法、ダミーパターンの設計装置、ダミーパターンを有する半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001077114A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008083709A (ja) * | 2007-10-10 | 2008-04-10 | Renesas Technology Corp | フォトマスク作成方法 |
| JP2008535239A (ja) * | 2005-04-04 | 2008-08-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 製造モニタを集積回路チップに付加する方法 |
| JP2009004481A (ja) * | 2007-06-20 | 2009-01-08 | Elpida Memory Inc | ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム |
-
1999
- 1999-09-03 JP JP25059799A patent/JP2001077114A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008535239A (ja) * | 2005-04-04 | 2008-08-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 製造モニタを集積回路チップに付加する方法 |
| JP2009004481A (ja) * | 2007-06-20 | 2009-01-08 | Elpida Memory Inc | ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム |
| JP2008083709A (ja) * | 2007-10-10 | 2008-04-10 | Renesas Technology Corp | フォトマスク作成方法 |
| JP4550100B2 (ja) * | 2007-10-10 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | フォトマスク作成方法および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3311244B2 (ja) | 基本セルライブラリ及びその形成方法 | |
| US6453447B1 (en) | Method for fabricating integrated circuits | |
| JP3916462B2 (ja) | 集積回路の位相シフトおよびトリム・マスクを決定する方法および装置 | |
| US7353492B2 (en) | Method of IC fabrication, IC mask fabrication and program product therefor | |
| US7278118B2 (en) | Method and process for design of integrated circuits using regular geometry patterns to obtain geometrically consistent component features | |
| JP3751762B2 (ja) | 半導体装置の製造方法および原板 | |
| US7870514B2 (en) | Method of designing a pattern | |
| US6714903B1 (en) | Placement and routing of circuits using a combined processing/buffer cell | |
| US20080237646A1 (en) | Semiconductor integrated circuit device and method of producing the same | |
| US7807343B2 (en) | EDA methodology for extending ghost feature beyond notched active to improve adjacent gate CD control using a two-print-two-etch approach | |
| JPWO2005076320A1 (ja) | 集積回路の設計方法、集積回路の設計方法に用いる設計支援プログラム及び集積回路設計システム | |
| JP3178399B2 (ja) | 半導体集積回路、その素子配置方法およびその製造方法 | |
| US6192290B1 (en) | System and method of manufacturing semicustom integrated circuits using reticle primitives from a library and interconnect reticles | |
| JP2001077114A (ja) | ダミーパターンの設計方法、ダミーパターンの設計装置、ダミーパターンを有する半導体装置及びその製造方法 | |
| JPH05281704A (ja) | 半導体集積回路用ホトマスク | |
| US7263677B1 (en) | Method and apparatus for creating efficient vias between metal layers in semiconductor designs and layouts | |
| US8250495B2 (en) | Mask decomposition for double dipole lithography | |
| JP2001077115A (ja) | ダミーパターンの設計方法、ダミーパターンの設計装置、ダミーパターンを有する半導体装置及びその製造方法 | |
| US20100234973A1 (en) | Pattern verifying method, method of manufacturing a semiconductor device and pattern verifying program | |
| JP2008300715A (ja) | 半導体集積回路及びその製造方法 | |
| US6780745B2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| CN115527999A (zh) | 半导体装置、其操作方法及其制造方法 | |
| JP2004012722A (ja) | フォトマスク及びパターン作製方法及び半導体装置 | |
| JPH01147841A (ja) | Ｃａｄレイアウト方法 | |
| JP2011209638A (ja) | フォトマスク、及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041129 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060208 |