JP2001057419A - Solid-state image sensor and its manufacture - Google Patents

Solid-state image sensor and its manufacture

Info

Publication number
JP2001057419A
JP2001057419A JP11231999A JP23199999A JP2001057419A JP 2001057419 A JP2001057419 A JP 2001057419A JP 11231999 A JP11231999 A JP 11231999A JP 23199999 A JP23199999 A JP 23199999A JP 2001057419 A JP2001057419 A JP 2001057419A
Authority
JP
Japan
Prior art keywords
pixel
charge transfer
vertical
transfer path
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11231999A
Other languages
Japanese (ja)
Other versions
JP4098444B2 (en
Inventor
Kazuhiro Kawajiri
和廣 川尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Fujifilm Microdevices Co Ltd
Original Assignee
Fujifilm Microdevices Co Ltd
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Microdevices Co Ltd, Fuji Photo Film Co Ltd filed Critical Fujifilm Microdevices Co Ltd
Priority to JP23199999A priority Critical patent/JP4098444B2/en
Priority to US09/629,621 priority patent/US6822682B1/en
Publication of JP2001057419A publication Critical patent/JP2001057419A/en
Application granted granted Critical
Publication of JP4098444B2 publication Critical patent/JP4098444B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

PROBLEM TO BE SOLVED: To loosen the processing accuracy of a vertical transfer path and a horizontal transfer path. SOLUTION: This solid-state image sensor includes a plurality of first pixel groups P1a aligned and arranged on a two-dimensional plane 1 in the vertical direction; a plurality of second pixel groups P2a aligned and arranged in the vertical direction as staggered by a half pixel in the horizontal direction and the vertical direction against the first pixel columns P1a; a plurality of vertical charge transfer paths 5(5a, 5b) consisting of a transfer path each in a set of the two pixel columns that are adjacent in the first pixel column P1a and the second pixel column P2a aligned in the vertical direction, and meander in between and extend to the vertical direction between them; and a horizontal charge transfer path 7 that is installed at the lower end of the plurality of vertical charge transfer paths 5, receives a charge transferred from the vertical transfer paths 5, and transfers it to the horizontal direction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は固体撮像素子に関
し、より詳細には、隣接する画素が垂直方向及び水平方
向に1/2ピッチずれて配置された画素ずらし固体撮像
素子及びその制御方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a solid-state imaging device, and more particularly, to a pixel-shifted solid-state imaging device in which adjacent pixels are arranged with a half pitch shift in the vertical and horizontal directions, and a control method thereof.

【0002】[0002]

【従来の技術】固体撮像素子、たとえば静止画を撮像す
るためのCCD固体撮像素子において、画素の高密度化
が望まれている。
2. Description of the Related Art In a solid-state imaging device, for example, a CCD solid-state imaging device for capturing a still image, it is desired to increase the density of pixels.

【0003】図10は、一般的なインターライン型CC
D固体撮像素子の平面図である。
FIG. 10 shows a general interline type CC.
It is a top view of D solid-state image sensor.

【0004】固体撮像素子は、たとえばシリコン等の半
導体基板101上に形成されている。
[0004] The solid-state imaging device is formed on a semiconductor substrate 101 made of, for example, silicon.

【0005】画素103、垂直電荷転送路105、水平
電荷転送路107、出力アンプ111が半導体基板10
1上に形成され、全体として一つのCCD固体撮像素子
Xを構成する。複数の画素103が半導体基板101上
において、垂直方向及び水平方向に整列配置されてい
る。
The pixel 103, the vertical charge transfer path 105, the horizontal charge transfer path 107, and the output amplifier 111
1 and constitute one CCD solid-state imaging device X as a whole. A plurality of pixels 103 are arranged on the semiconductor substrate 101 in the vertical and horizontal directions.

【0006】画素103は、フォトダイオード(光電変
換素子)103aと読み出しゲート(トランスファーゲ
ート)103bを含む。フォトダイオード103aは、
受光した光を電荷に変換して蓄積する。トランスファー
ゲート103bは、フォトダイオード103aに蓄積さ
れている電荷を垂直電荷転送路105に読み出す。
[0006] The pixel 103 includes a photodiode (photoelectric conversion element) 103a and a readout gate (transfer gate) 103b. The photodiode 103a
The received light is converted into electric charges and stored. The transfer gate 103b reads out the charge stored in the photodiode 103a to the vertical charge transfer path 105.

【0007】複数の画素103、103,103が垂直
方向に整列して配置された各画素列P11、P11、P
11の間には、1画素列P11に対応して各1本の垂直
電荷転送路105が配置されている。垂直電荷転送路1
05は、例えば半導体基板101に形成されたn型導電
層である。垂直電荷転送路105の下端には、水平電荷
転送路107が設けられている。
Each of pixel rows P11, P11, P11 in which a plurality of pixels 103, 103, 103 are arranged in a vertical direction is arranged.
11, one vertical charge transfer path 105 is arranged corresponding to one pixel column P11. Vertical charge transfer path 1
Reference numeral 05 denotes, for example, an n-type conductive layer formed on the semiconductor substrate 101. At the lower end of the vertical charge transfer path 105, a horizontal charge transfer path 107 is provided.

【0008】水平電荷転送路107は、半導体基板10
1中にn型導電層108と、半導体基板1上に形成され
る2層のポリシリコン(1ポリ、2ポリ)からなる水平
電荷転送電極121とを主要構成要素とする。
[0008] The horizontal charge transfer path 107 is connected to the semiconductor substrate 10.
The main components are an n-type conductive layer 108 in one and a horizontal charge transfer electrode 121 made of two layers of polysilicon (1 poly, 2 poly) formed on the semiconductor substrate 1.

【0009】n型導電層108は、n型不純物濃度の高
い高濃度領域108aと、n型不純物度の低い低濃度領
域108bとが交互に設けられている。高濃度領域10
8aは、ポテンシャルエネルギーの低いポテンシャルウ
ェルを形成する。低濃度領域108bは、ポテンシャル
エネルギーの高いポテンシャルバリアを形成する。ポテ
ンシャルバリアとポテンシャルウェルとが水平方向に交
互に並ぶ。1つのポテンシャルバリアと1つのポテンシ
ャルウェルとを1組とし、この1組が連続して2回繰り
返された構造により、電荷の1転送単位(以下「1パケ
ット」という。)を形成する。パケットが水平方向に多
数形成されている。
In the n-type conductive layer 108, high concentration regions 108a having a high n-type impurity concentration and low concentration regions 108b having a low n-type impurity concentration are provided alternately. High concentration area 10
8a forms a potential well with low potential energy. The low-concentration region 108b forms a potential barrier having high potential energy. Potential barriers and potential wells are alternately arranged in the horizontal direction. One potential barrier and one potential well constitute one set, and a structure in which the set is continuously repeated twice forms one transfer unit (hereinafter, referred to as "one packet") of charges. Many packets are formed in the horizontal direction.

【0010】高濃度領域108a(ポテンシャルウェ
ル)上に第一層目のポリシリコン電極(水平転送電極1
21−1、121−3、121−5、・・・)が、高濃
度領域108b(ポテンシャルバリア)上に第二層目の
ポリシリコン電極(水平転送電極121−0、121−
2、121−4、121−6、・・・)が形成されてい
る。
On the high concentration region 108a (potential well), a first-layer polysilicon electrode (horizontal transfer electrode 1) is formed.
..) Are formed on the high-concentration region 108b (potential barrier) by a second-layer polysilicon electrode (horizontal transfer electrodes 121-0, 121-).
2, 121-4, 121-6,...) Are formed.

【0011】水平電荷転送電極121−0と水平電荷転
送電極121−1とが接続されて電圧波形φ1が印加さ
れている。水平転送電極121−2と水平転送電極12
1−3とが接続されて電圧波形φ2が印加される。同様
に、水平転送電極121−4と水平転送電極121−5
とが接続されて電圧φ1が印加される。
The horizontal charge transfer electrode 121-0 is connected to the horizontal charge transfer electrode 121-1 and a voltage waveform φ1 is applied. Horizontal transfer electrode 121-2 and horizontal transfer electrode 12
1-3 are connected to apply a voltage waveform φ2. Similarly, the horizontal transfer electrode 121-4 and the horizontal transfer electrode 121-5
Are connected to apply a voltage φ1.

【0012】図14に示すように、垂直電荷転送路10
5上には、行方向に並ぶ画素の隙間に、例えば垂直電荷
転送電極115−1と垂直電荷転送電極115−2との
2本の垂直電荷転送電極115が設けられている。
As shown in FIG. 14, the vertical charge transfer path 10
5, two vertical charge transfer electrodes 115, for example, a vertical charge transfer electrode 115-1 and a vertical charge transfer electrode 115-2 are provided in a gap between pixels arranged in the row direction.

【0013】垂直電荷転送電極115−1、115−
2、115−3、115−4に対して、V1からV4ま
での電圧波形が印加される。垂直転送電極115−5か
ら115−8まで、垂直転送電極115−9から15−
112までについても同様にV1からV4までの電圧波
形が印加される。電圧波形V1からV4は、例えば垂直
電荷転送路中にポテンシャルバリアを形成する場合に0
V、電荷転送用ポテンシャルウェルを形成する場合に8
V、画素から電荷を読み出す場合に15Vに設定され
る。
The vertical charge transfer electrodes 115-1 and 115-
Voltage waveforms from V1 to V4 are applied to 2, 115-3 and 115-4. The vertical transfer electrodes 115-5 to 115-8, the vertical transfer electrodes 115-9 to 15-
Similarly, voltage waveforms from V1 to V4 are applied to 112. The voltage waveforms V1 to V4 are, for example, 0 when forming a potential barrier in a vertical charge transfer path.
V, 8 when forming a charge transfer potential well
V, which is set to 15 V when charges are read from the pixel.

【0014】垂直電荷転送路105は、水平電荷転送路
107の各パケットごとに1本づつの割合でポテンシャ
ルウェルが形成されている領域と電気的に接続されてい
る。
The vertical charge transfer path 105 is electrically connected to a region of the horizontal charge transfer path 107 where potential wells are formed at a rate of one for each packet.

【0015】以下に図13及び図14を参照して上記の
固体撮像素子の動作を説明する。
The operation of the solid-state imaging device will be described below with reference to FIGS.

【0016】V1を15Vにすると、V1に接続された
全画素のフォトダイオード103aに蓄積されている電
荷は、トランスファーゲート103bを介して垂直電荷
転送路105に読み出される。
When V1 is set to 15V, the charges accumulated in the photodiodes 103a of all the pixels connected to V1 are read out to the vertical charge transfer path 105 via the transfer gate 103b.

【0017】垂直転送電極115−1に正の比較的低い
電圧、例えば8Vの電圧を印加し、垂直転送電極115
−2にも8Vの電圧を印加し、垂直転送電極115−3
にも8Vの電圧を印加する。垂直転送電極115−1の
電圧を0Vに戻し、垂直転送電極115−4に8Vの電
圧を印加する。この動作を繰り返すことにより、垂直電
荷転送路105中を4相駆動方式で水平電荷転送路の方
向に電荷を転送する。
A relatively low positive voltage, for example, 8V, is applied to the vertical transfer electrode 115-1, and the vertical transfer electrode 115-1 is applied.
-2 is also applied to the vertical transfer electrode 115-3.
Also, a voltage of 8 V is applied. The voltage of the vertical transfer electrode 115-1 is returned to 0 V, and a voltage of 8 V is applied to the vertical transfer electrode 115-4. By repeating this operation, charges are transferred in the direction of the horizontal charge transfer path in the vertical charge transfer path 105 by the four-phase driving method.

【0018】V1、V2、V3を正の比較的低い電圧、
例えば8Vとし、V4を0Vとすると、読み出された電
荷は、V1、V2、V3が印加される3つの垂直電荷転
送電極下に分布する。
V1, V2 and V3 are positive relatively low voltages,
For example, assuming that 8 V is set and V4 is set to 0 V, the read charges are distributed under three vertical charge transfer electrodes to which V1, V2, and V3 are applied.

【0019】V1を0Vに戻すと、電荷はV2、V3の
電極下に閉じ込められる。V4を8Vにすると、電荷は
V2、V3、V4の電極下に拡がる。この動作を繰り返
すことにより、垂直電荷転送路5内を4相駆動方式で水
平電荷転送路に向かって電荷を転送する。
When V1 is returned to 0V, the charges are trapped under the electrodes of V2 and V3. When V4 is set to 8V, the charge spreads below the electrodes of V2, V3 and V4. By repeating this operation, charges are transferred in the vertical charge transfer path 5 toward the horizontal charge transfer path by the four-phase driving method.

【0020】水平電荷転送電極のφ1を例えば0Vに、
φ2を例えば8Vとすると、φ1の電極下の電荷は右側
のφ2の電極下に転送される。この時、φ1の電極下の
左側領域にはポテンシャルバリアが形成され、電荷の逆
流を防止する。
The horizontal charge transfer electrode φ1 is set to, for example, 0V,
Assuming that φ2 is 8 V, for example, the electric charge under the φ1 electrode is transferred to the right under the φ2 electrode. At this time, a potential barrier is formed in the left region below the φ1 electrode to prevent backflow of charges.

【0021】従って、画素混合を起こさずに、2相駆動
で水平電荷転送路107中において電荷を転送できる。
Accordingly, charges can be transferred in the horizontal charge transfer path 107 by two-phase driving without causing pixel mixing.

【0022】以上のようにφ1とφ2との2層駆動方式
により、水平電荷転送路107中を電子がアンプ方向へ
転送される。
As described above, the electrons are transferred in the horizontal charge transfer path 107 in the amplifier direction by the two-layer driving method of φ1 and φ2.

【0023】以上の動作により、行分の画素からの電荷
を読み出す。
With the above operation, the electric charges from the pixels in the row are read.

【0024】次いで、他の行の画素からの電荷を同様の
方法で読み出す。全電荷を読み出した後、V2に読み出
しパルスを印加し、V2に接続された画素の電荷を読み
出す。同様にV3、V4に接続された画素の電荷を順次
読み出す。
Next, charges from pixels in other rows are read out in the same manner. After reading out all the charges, a readout pulse is applied to V2 to read out the charges of the pixels connected to V2. Similarly, the charges of the pixels connected to V3 and V4 are sequentially read.

【0025】水平電荷転送路107内に転送された電荷
は、例えば2相駆動方式により出力アンプ111まで転
送される。出力アンプ111により信号を増幅して外部
に画像情報として取り出す。
The charges transferred into the horizontal charge transfer path 107 are transferred to the output amplifier 111 by, for example, a two-phase driving method. The signal is amplified by the output amplifier 111 and extracted as image information to the outside.

【0026】フォトダイオード103aを二次元状に配
列することにより、二次元画像の信号を得ることができ
る。
By arranging the photodiodes 103a two-dimensionally, a two-dimensional image signal can be obtained.

【0027】[0027]

【発明が解決しようとする課題】画素の高密度化の要求
に伴って、画素サイズ自体の微細化も必要となる。
With the demand for higher pixel density, the pixel size itself must be reduced.

【0028】しかしながら、上記の固体撮像素子Xで
は、1画素列P11に対して1本の垂直電荷転送路10
5が形成されている。1本の垂直電荷転送路105から
水平電荷転送路107まで転送された電荷を、水平方向
に隣接する2本の垂直電荷転送路105と接続された水
平電荷転送路107まで転送する間に、4つの水平転送
電極108a、108b、108a、108bが必要と
なる。
However, in the solid-state imaging device X, one vertical charge transfer path 10 is provided for one pixel row P11.
5 are formed. During the transfer of the charges transferred from one vertical charge transfer path 105 to the horizontal charge transfer path 107 to the horizontal charge transfer path 107 connected to two horizontally adjacent vertical charge transfer paths 105, One horizontal transfer electrode 108a, 108b, 108a, 108b is required.

【0029】画素103を、例えば2から3ミクロン角
程度まで微細化する際に水平電荷転送電極121の微細
加工が難しくなる。加えて、画素103の微細化に伴
い、光電変換素子103a、例えばフォトダイオードの
面積が小さくなり蓄積信号電荷が減少するため、ダイナ
ミックレンジを大きくすることができない。
When the pixel 103 is miniaturized, for example, to a size of about 2 to 3 μm square, it becomes difficult to finely process the horizontal charge transfer electrode 121. In addition, with the miniaturization of the pixel 103, the area of the photoelectric conversion element 103a, for example, a photodiode is reduced and the accumulated signal charge is reduced, so that the dynamic range cannot be increased.

【0030】加えて、固体撮像素子の総画素数が増大す
るに従って、1フレームの画像信号を読み出すための所
用時間は増大する。
In addition, as the total number of pixels of the solid-state imaging device increases, the time required for reading out one frame of image signal increases.

【0031】一般的なデジタルカメラの場合、画像信号
のフレームレートは、NTSC(ational
elevision ystem ommite
e)方式の場合、1/30秒である。
[0031] For a typical digital camera, the frame rate of the image signal, NTSC (N ational T
elevision S ystem C ommite
e) In the case of the method, it is 1/30 second.

【0032】デジタルカメラを用いて撮影した静止画像
を再生する場合には、画像信号を読み出すための所用時
間が増大しても特に問題とはならない。
When reproducing a still image photographed using a digital camera, there is no particular problem even if the time required for reading an image signal increases.

【0033】デジタルカメラに備えられているモニター
用の表示素子の場合に、動画像をリアルタイムに表示す
る必要がある。動画像を表示する場合には、画素数の増
大に伴って上記のフレームレートに追従できなくなって
くる。画素数が100万画素を超えると、1/30秒の
間に全画素からの画像信号を読み出すことは困難にな
る。鮮明な画像が得られなくなる。
In the case of a display device for a monitor provided in a digital camera, it is necessary to display a moving image in real time. When displaying a moving image, it becomes impossible to follow the frame rate with an increase in the number of pixels. If the number of pixels exceeds one million, it is difficult to read out image signals from all pixels within 1/30 second. Clear images cannot be obtained.

【0034】本発明の目的は、水平転送電極の微細精度
を緩くしつつ画素密度を高くできる固体撮像素子を提供
することにある。
An object of the present invention is to provide a solid-state imaging device capable of increasing the pixel density while reducing the fine precision of the horizontal transfer electrode.

【0035】加えて、画素数が大きくなっても、特にモ
ニター用の動画像を鮮明に表示できる固体撮像素子及び
その制御方法を提供することにある。
In addition, another object of the present invention is to provide a solid-state image pickup device capable of clearly displaying a moving image for a monitor even when the number of pixels is large, and a control method therefor.

【0036】[0036]

【課題を解決するための手段】本発明の一観点によれ
ば、二次元平面上に配列された複数の画素群であって、
各画素群は、垂直方向に第1の画素ピッチで整列配置さ
れた複数の画素を含む第1の画素列と該第1の画素列に
対して垂直方向に前記第1の画素ピッチの1/2画素ず
れて整列配置された複数の画素を含む第2の画素列とを
含み、第2の画素列は、水平方向に関し、隣接する画素
群の第1の画素列間の第2の画素ピッチの1/2の位置
に配置されている複数の画素群と、水平方向に隣接する
画素群対の間に形成された第1の分離領域と、各画素群
の前記第1の画素列と前記第2の画素列との間を蛇行し
つつ垂直方向に延びる1本の垂直電荷転送路と、前記第
1の画素列に含まれ行方向に整列する一の画素行に含ま
れる画素と、前記第2の画素列に含まれ前記一画素行と
垂直方向に隣接し行方向に整列する二の画素行に含まれ
る画素との間に形成され水平方向に延びる複数の垂直電
荷転送電極と、該垂直電荷転送電極のうち垂直方向に隣
接する8本ごとの垂直電荷転送電極の組に対して、各垂
直電荷転送電極に独立に電圧を印加する駆動回路と、複
数の前記垂直電荷転送路の下端に設けられ、該垂直電荷
転送路から転送された電荷を受けてこれを水平方向に転
送する水平電荷転送路と、該水平電荷転送路の一端に形
成され該水平電荷転送路からの電荷を増幅して外部に読
み出す出力アンプとを含む固体撮像素子が提供される。
According to one aspect of the present invention, there are provided a plurality of pixel groups arranged on a two-dimensional plane,
Each pixel group includes a first pixel column including a plurality of pixels arranged in a vertical direction at a first pixel pitch, and 1 / (1/1) of the first pixel pitch in the vertical direction with respect to the first pixel column. A second pixel column including a plurality of pixels arranged in a two-pixel shift, wherein the second pixel column has a second pixel pitch between the first pixel columns of adjacent pixel groups in the horizontal direction. A plurality of pixel groups arranged at half the position of the pixel group, a first separation region formed between a pair of pixel groups adjacent in the horizontal direction, the first pixel column of each pixel group, One vertical charge transfer path extending in the vertical direction while meandering between the second pixel columns, and pixels included in one pixel row included in the first pixel columns and aligned in the row direction; A shape between the one pixel row included in the second pixel column and the pixels included in two pixel rows that are vertically adjacent and aligned in the row direction. A voltage is independently applied to each vertical charge transfer electrode to a set of a plurality of vertical charge transfer electrodes extending in the horizontal direction and every eight vertical charge transfer electrodes vertically adjacent among the vertical charge transfer electrodes. A horizontal charge transfer path provided at the lower ends of the plurality of vertical charge transfer paths, receiving the charges transferred from the vertical charge transfer paths, and transferring the received charges in the horizontal direction. A solid-state imaging device is provided which includes an output amplifier formed at one end and amplifying the charge from the horizontal charge transfer path and reading it out.

【0037】本発明の他の観点によれば、二次元平面上
に配列された複数の画素群であって、各画素群は、垂直
方向に第1の画素ピッチで整列配置された複数の画素を
含む第1の画素列と該第1の画素列に対して垂直方向に
前記第1の画素ピッチの1/2画素ずれて整列配置され
た複数の画素を含む第2の画素列とを含み、第2の画素
列は、水平方向に関し、隣接する画素群の第1の画素列
間の第2の画素ピッチの1/2の位置に配置されている
複数の画素群と、水平方向に隣接する画素群対の間に形
成された第1の分離領域と、各画素群の前記第1の画素
列と前記第2の画素列との間を蛇行しつつ垂直方向に延
びる1本の垂直電荷転送路と、前記第1の画素列に含ま
れ、行方向に整列する一の画素行に含まれる画素と、前
記第2の画素列に含まれ、前記一画素行と垂直方向に隣
接し行方向に整列する二の画素行に含まれる画素との間
に形成され水平方向に延びる複数の垂直電荷転送電極
と、該垂直電荷転送電極のうち垂直方向に隣接する8本
ごとの垂直電荷転送電極の組に対して、各垂直電荷転送
電極に独立に電圧を印加する駆動回路と、複数の前記垂
直電荷転送路の下端に設けられ、該垂直電荷転送路から
転送された電荷を受けてこれを水平方向に転送する水平
電荷転送路と、該水平電荷転送路の一端に形成され該水
平電荷転送路からの電荷を増幅して外部に読み出す出力
アンプとを含み、前記第1の画素列に含まれる画素は光
電変換素子と緑色フィルタとを含む緑色画素であり、前
記第2の画素列に含まれる画素は、光電変換素子と赤色
フィルタとを含む赤色画素と光電変換素子と青色フィル
タとを含む青色画素とが垂直方向に交互に配置され、複
数の前記第2の画素列に含まれる赤色画素と青色画素と
が水平方向に交互に配置されている固体撮像素子の読み
出し方法であって、a)第1から第8までの垂直電荷転
送電極に対して同一の垂直電荷転送路には同じ色に対応
する電荷のみを読み出す読み出し電圧を印加して垂直電
荷転送路へ電荷を読み出す工程と、b)前記垂直電荷転
送路に読み出された電荷を前記水平電荷転送路に向けて
転送する工程と、c)前記水平電荷転送路に転送された
電荷を前記出力アンプに向けて転送する工程と、d)前
記水平電荷転送路からの電荷を前記出力アンプにより増
幅し外部に出力する工程と、異なる行の画素について前
記a)からd)までの工程を順次繰り返し、前記画素か
らの電荷を全て読み出す工程とを含む固体撮像素子の制
御方法が提供される。
According to another aspect of the present invention, there are provided a plurality of pixel groups arranged on a two-dimensional plane, wherein each of the plurality of pixel groups is arranged in a vertical direction at a first pixel pitch. And a second pixel column including a plurality of pixels aligned and displaced by a half pixel of the first pixel pitch in a direction perpendicular to the first pixel column. , The second pixel column is horizontally adjacent to a plurality of pixel groups arranged at a half of the second pixel pitch between the first pixel columns of the adjacent pixel groups in the horizontal direction. A first separation region formed between a pair of pixel groups, and one vertical charge extending vertically while meandering between the first pixel column and the second pixel column of each pixel group. A transfer path, pixels included in one pixel row included in the first pixel column and aligned in a row direction, and pixels included in the second pixel column. Rarely, a plurality of vertical charge transfer electrodes formed between the one pixel row and pixels included in two pixel rows adjacent to each other in the vertical direction and aligned in the row direction and extending in the horizontal direction. A drive circuit that independently applies a voltage to each of the vertical charge transfer electrodes with respect to a set of eight vertical charge transfer electrodes adjacent to each other in the vertical direction; A horizontal charge transfer path for receiving charges transferred from the charge transfer path and transferring the charges in a horizontal direction; and an output formed at one end of the horizontal charge transfer path for amplifying charges from the horizontal charge transfer path and reading out the charges to the outside And a pixel included in the first pixel column is a green pixel including a photoelectric conversion element and a green filter. A pixel included in the second pixel column includes a photoelectric conversion element and a red filter. Including red pixel and photoelectric conversion And a blue pixel including a pixel and a blue filter are alternately arranged in the vertical direction, and a red pixel and a blue pixel included in the plurality of second pixel columns are alternately arranged in the horizontal direction. In the readout method, a) a readout voltage for reading out only charges corresponding to the same color is applied to the same vertical charge transfer path for the first to eighth vertical charge transfer electrodes, and the readout voltage is applied to the vertical charge transfer path. Reading the charge, b) transferring the charge read to the vertical charge transfer path toward the horizontal charge transfer path, and c) transferring the charge transferred to the horizontal charge transfer path to the output amplifier. The steps a) to d) are sequentially repeated for the pixels in different rows, and d) the step of amplifying the charges from the horizontal charge transfer path by the output amplifier and outputting the same to the outside. From pixel And a step of reading out all the charges of the solid-state imaging device.

【0038】本発明の他の観点によれば、二次元平面上
に配列された複数の画素群であって、各画素群は、垂直
方向に第1の画素ピッチで整列配置された複数の画素を
含む第1の画素列と該第1の画素列に対して垂直方向に
前記第1の画素ピッチの1/2画素ずれて整列配置され
た複数の画素を含む第2の画素列とを含み、第2の画素
列は、水平方向に関し、隣接する画素群の第1の画素列
間の第2の画素ピッチの1/2の位置に配置されている
複数の画素群と、水平方向に隣接する画素群対の間に形
成された第1の分離領域と、各画素群の前記第1の画素
列と前記第2の画素列との間を蛇行しつつ垂直方向に延
びる1本の垂直電荷転送路と、前記第1の画素列に含ま
れ、行方向に整列する一の画素行に含まれる画素と、前
記第2の画素列に含まれ、前記一画素行と垂直方向に隣
接し行方向に整列する二の画素行に含まれる画素との間
に形成され水平方向に延びる複数の垂直電荷転送電極
と、該垂直電荷転送電極のうち垂直方向に隣接した8本
ごとの垂直電荷転送電極の組に対して、各垂直電荷転送
電極に独立に電圧を印加する駆動回路と、複数の前記垂
直電荷転送路の下端に設けられ、該垂直電荷転送路から
転送された電荷を受けてこれを水平方向に転送する水平
電荷転送路と、該水平電荷転送路の一端に形成され該水
平電荷転送路からの電荷を増幅して外部に読み出す出力
アンプとを含み、前記第1の画素列に含まれる画素は光
電変換素子と緑色フィルタとを含む緑色画素であり、前
記第2の画素列に含まれる画素は、光電変換素子と赤色
フィルタとを含む赤色画素と光電変換素子と青色フィル
タとを含む青色画素とが垂直方向に交互に配置され、複
数の前記第2の画素列に含まれる赤色画素と青色画素と
が水平方向に交互に配置されている固体撮像素子の間引
き読み出し方法であって、 a)第1から第8までの垂直電荷転送電極のうち垂直方
向に隣接する2本の垂直電荷転送電極に読み出し電圧を
印加する工程と、b)前記垂直電荷転送路に読み出され
た電荷をまとめて転送する工程と、c)前記垂直電荷転
送路から前記水平電荷転送に向けて電荷を転送する工程
と、d)前記水平電荷転送路に転送された電荷を前記出
力アンプに向けて転送する工程と、e)前記水平電荷転
送路からの電荷を前記出力アンプにより増幅し外部に出
力する工程とを含む固体撮像素子の制御方法が提供され
る。
According to another aspect of the present invention, there are provided a plurality of pixel groups arranged on a two-dimensional plane, wherein each of the plurality of pixel groups is arranged in a vertical direction at a first pixel pitch. And a second pixel column including a plurality of pixels aligned and displaced by a half pixel of the first pixel pitch in a direction perpendicular to the first pixel column. , The second pixel column is horizontally adjacent to a plurality of pixel groups arranged at a half of the second pixel pitch between the first pixel columns of the adjacent pixel groups in the horizontal direction. A first separation region formed between a pair of pixel groups, and one vertical charge extending vertically while meandering between the first pixel column and the second pixel column of each pixel group. A transfer path, pixels included in one pixel row included in the first pixel column and aligned in a row direction, and pixels included in the second pixel column. Rarely, a plurality of vertical charge transfer electrodes formed between the one pixel row and pixels included in two pixel rows adjacent to each other in the vertical direction and aligned in the row direction and extending in the horizontal direction. A drive circuit that independently applies a voltage to each of the vertical charge transfer electrodes with respect to a set of eight vertical charge transfer electrodes adjacent in the vertical direction; A horizontal charge transfer path for receiving charges transferred from the charge transfer path and transferring the charges in a horizontal direction; and an output formed at one end of the horizontal charge transfer path for amplifying charges from the horizontal charge transfer path and reading out the charges to the outside And a pixel included in the first pixel column is a green pixel including a photoelectric conversion element and a green filter. A pixel included in the second pixel column includes a photoelectric conversion element and a red filter. Including red pixel and photoelectric conversion And a blue pixel including a pixel and a blue filter are alternately arranged in the vertical direction, and a red pixel and a blue pixel included in the plurality of second pixel columns are alternately arranged in the horizontal direction. A thinning readout method, comprising: a) applying a readout voltage to two vertically adjacent vertical charge transfer electrodes among the first to eighth vertical charge transfer electrodes; and b) the vertical charge transfer path. And c) transferring charges from the vertical charge transfer path toward the horizontal charge transfer path; and d) transferring the charges transferred to the horizontal charge transfer path to the horizontal charge transfer path. A method for controlling a solid-state imaging device, comprising the steps of: transferring to an output amplifier; and e) amplifying the charge from the horizontal charge transfer path by the output amplifier and outputting the same to the outside.

【0039】[0039]

【発明の実施の形態】以下、本発明の実施の形態を説明
する。
Embodiments of the present invention will be described below.

【0040】図1は、本発明の一実施の形態による固体
撮像素子の平面図である。
FIG. 1 is a plan view of a solid-state imaging device according to one embodiment of the present invention.

【0041】固体撮像素子Aは、半導体基板1上に複数
の画素3が整列配置された画素部Bと、画素部B内に配
置され画素3からの電荷を垂直方向に転送する垂直電荷
転送路5と、画素部Bの下方に配置され、垂直電荷転送
路5から転送された電荷を水平方向に転送する水平電荷
転送路7と、水平電荷転送路7から転送された電荷を増
幅する出力アンプ部17とを含む。
The solid-state image pickup device A includes a pixel portion B in which a plurality of pixels 3 are arranged on a semiconductor substrate 1 and a vertical charge transfer path disposed in the pixel portion B for transferring charges from the pixels 3 in a vertical direction. 5, a horizontal charge transfer path 7 disposed below the pixel section B and horizontally transferring the charge transferred from the vertical charge transfer path 5, and an output amplifier for amplifying the charge transferred from the horizontal charge transfer path 7 Unit 17.

【0042】画素部Bには、複数の画素3が、半導体基
板1の二次元平面上の水平方向(行方向)及び垂直方向
(列方向)に配置されている。一の画素と、それと隣接
する画素とは、垂直方向に1/2ピッチづつずれて配置
される。いわゆる画素ずらし固体撮像素子である。
In the pixel section B, a plurality of pixels 3 are arranged in a horizontal direction (row direction) and a vertical direction (column direction) on a two-dimensional plane of the semiconductor substrate 1. One pixel and a pixel adjacent to the pixel are vertically displaced from each other by a half pitch. This is a so-called pixel-shifted solid-state imaging device.

【0043】各画素の形状は略正方形である。正方形の
対角線が垂直方向及び水平方向に整列して並ぶように画
素が配置されている。
Each pixel has a substantially square shape. The pixels are arranged such that the diagonal lines of the square are aligned in the vertical and horizontal directions.

【0044】垂直方向に整列して配置されている画素を
画素列と称する。
Pixels arranged in the vertical direction are referred to as pixel columns.

【0045】複数の緑色用の画素3a、3a、3aが垂
直方向に整列して第1の画素列P1aを形成している。
第1の画素列P1aと水平方向に隣接し、垂直方向に整
列する複数の画素が第2の画素列P2aを形成する。第
2の画素列P2aを形成する画素は、青色用の画素3b
と赤色用の画素3cとが、垂直方向に交互に配列されて
いる。
A plurality of green pixels 3a, 3a, 3a are vertically aligned to form a first pixel column P1a.
A plurality of pixels horizontally adjacent to the first pixel row P1a and aligned in the vertical direction form a second pixel row P2a. Pixels forming the second pixel column P2a are blue pixels 3b.
And the red pixels 3c are alternately arranged in the vertical direction.

【0046】第1の画素列P1aとこれと水平方向に隣
接する第2の画素列P2aとにより一組の画素群PG1
が形成される。複数の画素群PG1、PG2、PG3・
・・が水平方向に隣接して配置され全体として画素部B
を形成する。
The first pixel row P1a and the second pixel row P2a horizontally adjacent to the first pixel row P1a form a set of pixel groups PG1.
Is formed. A plurality of pixel groups PG1, PG2, PG3
.. are arranged adjacent to each other in the horizontal direction and the pixel portion B as a whole is
To form

【0047】図1では、簡単のために2つの画素群PG
1、PG2のみを示しているが、実際には多数の画素群
が形成されている。
FIG. 1 shows two pixel groups PG for simplicity.
Although only 1 and PG2 are shown, a large number of pixel groups are actually formed.

【0048】例えば第1の画素群PG1に含まれる第1
の画素列P1aと第2の画素列P2aとの間に形成され
る隙間に沿って、半導体基板1内にn型半導体層からな
る垂直電荷転送路5(図1において太い実線で示され
る。)が蛇行する形状又はジグザグの形状で設けられ
る。画素群PG間には垂直電荷転送路5は形成されな
い。すなわち、水平方向に隣接する画素群PG1と画素
群PG2との間には、垂直電荷転送路は形成されない。
For example, the first pixel group PG1 included in the first pixel group PG1
A vertical charge transfer path 5 made of an n-type semiconductor layer in the semiconductor substrate 1 along a gap formed between the pixel column P1a and the second pixel column P2a (shown by a thick solid line in FIG. 1). Are provided in a meandering or zigzag shape. No vertical charge transfer path 5 is formed between the pixel groups PG. That is, no vertical charge transfer path is formed between the horizontally adjacent pixel groups PG1 and PG2.

【0049】水平方向に整列して配置されている画素を
画素行と称する。
Pixels arranged in the horizontal direction are referred to as pixel rows.

【0050】図1において、緑色用の画素3a、3aか
らなる第1の画素行Q1の下方の2斜辺に沿うように、
垂直電荷転送電極、例えば垂直電荷転送電極11−1
(点線で示される)が蛇行する形状又はジグザグ形状で
水平方向に延びている。
In FIG. 1, the lower side of the first pixel row Q1 including the green pixels 3a and 3a is arranged along two oblique sides.
Vertical charge transfer electrode, for example, vertical charge transfer electrode 11-1
(Indicated by dotted lines) extend in the meandering or zigzag shape in the horizontal direction.

【0051】水平方向に整列して配置されている青色用
の画素3bと赤色用の画素3cとが水平方向に交互に配
置された第2の画素行Q2の下方の2斜辺に沿うよう
に、垂直電荷転送電極11−2(細い実線で示される)
が蛇行する形状又はジグザグ形状で水平方向に延びてい
る。
The blue pixels 3b and the red pixels 3c arranged in the horizontal direction are arranged along the two oblique sides below the second pixel row Q2 alternately arranged in the horizontal direction. Vertical charge transfer electrode 11-2 (shown by a thin solid line)
Extend horizontally in a meandering or zigzag shape.

【0052】符号11−1から11−8までの8本の垂
直電荷転送電極が1組の電極群EGを形成する。図1に
は1の電極群のみが示されているが、実際には多数の電
極群EG、EG、EGが画素部Bに形成されている。
Eight vertical charge transfer electrodes 11-1 to 11-8 form a set of electrode groups EG. Although only one electrode group is shown in FIG. 1, a large number of electrode groups EG, EG, EG are actually formed in the pixel portion B.

【0053】8本の垂直電荷転送電極11−1から11
−8までに対して、駆動回路を用いることによりV8か
らV1までの独立した電圧波形を印加することができ
る。
The eight vertical charge transfer electrodes 11-1 to 11
By using a driving circuit, independent voltage waveforms from V8 to V1 can be applied to −8.

【0054】垂直電荷転送電極11のうち水平電荷転送
路7側の最終段の垂直電荷転送電極11−8と水平電荷
転送路7との間には、水平方向に延び垂直方向に隣接す
る2本の転送電極Va、Vbが形成されている。2本の
転送電極Va、Vbにより、垂直電荷転送路5から水平
電荷転送路7へと電荷を転送する。
Between the vertical charge transfer electrodes 11-8 at the last stage of the vertical charge transfer electrodes 11 on the side of the horizontal charge transfer path 7 and the horizontal charge transfer path 7, two horizontally extending two vertically adjacent electrodes are provided. Transfer electrodes Va and Vb are formed. Charge is transferred from the vertical charge transfer path 5 to the horizontal charge transfer path 7 by the two transfer electrodes Va and Vb.

【0055】尚、転送電極Va、Vbは、任意に設けら
れる。転送電極数も2つには限られない。
The transfer electrodes Va and Vb are arbitrarily provided. The number of transfer electrodes is not limited to two.

【0056】垂直電荷転送路5の一端には、水平電荷転
送路7が形成されている。水平電荷転送路7上に、1ポ
リと2ポリとが交互に並んだ複数の水平電荷転送電極1
5が形成される。水平電荷転送電極15−0と水平電荷
転送電極15−1とが共通に接続されており、電圧φ1
が印加される。水平電荷転送電極15−2と水平電荷転
送電極15−3とが共通に接続されており、電圧φ2が
印加される。水平電荷転送電極15−4と水平電荷転送
電極15−5とが共通に接続されており、電圧φ1が印
加される。
At one end of the vertical charge transfer path 5, a horizontal charge transfer path 7 is formed. A plurality of horizontal charge transfer electrodes 1 in which 1 poly and 2 poly are alternately arranged on a horizontal charge transfer path 7
5 are formed. The horizontal charge transfer electrode 15-0 and the horizontal charge transfer electrode 15-1 are connected in common, and the voltage φ1
Is applied. The horizontal charge transfer electrode 15-2 and the horizontal charge transfer electrode 15-3 are commonly connected, and a voltage φ2 is applied. The horizontal charge transfer electrode 15-4 and the horizontal charge transfer electrode 15-5 are commonly connected, and a voltage φ1 is applied.

【0057】水平方向に隣接する2本の垂直電荷転送路
5との間には、4本の水平電荷転送電極15(例えば図
1では、符号15−1、15−2、15−3、15−4
で示される)が並ぶ。
Four horizontal charge transfer electrodes 15 (for example, reference numerals 15-1, 15-2, 15-3, and 15 in FIG. 1) are provided between two horizontally adjacent vertical charge transfer paths 5. -4
) Are lined up.

【0058】画素列P1aは、上からB(青色)R(赤
色)BRBRの画素が垂直方向に並ぶ。画素列P2a
は、G(緑色)GGGGの画素が垂直方向に並ぶ。
In the pixel row P1a, pixels of B (blue) and R (red) BRBR are vertically arranged from the top. Pixel row P2a
Indicates that pixels of G (green) GGGG are arranged in the vertical direction.

【0059】画素列P1bは、上からRBRBRB・・
・に色配列を有する画素が垂直方向に並ぶ。画素列P2
bは、GGGGG・・・の色配列を有する画素が垂直方
向に並ぶ。
The pixel row P1b is composed of RBRBRB.
Pixels having a color arrangement are arranged in the vertical direction. Pixel row P2
In b, pixels having a color arrangement of GGGGG... are arranged in the vertical direction.

【0060】尚、図1に例示した色配列は、Gストライ
プRB完全市松型と呼ばれる色配置である。
The color arrangement illustrated in FIG. 1 is a color arrangement called a G stripe RB complete checkerboard type.

【0061】図示の構成においては、各画素は4つの斜
辺をもつ略菱形の形状を有する。
In the configuration shown, each pixel has a substantially rhombic shape with four oblique sides.

【0062】第2の画素列P2の画素は第1の画素列P
1の画素3c、3b、3c・・・が形成する行列の隙間
に配置されていると見ることもできる。
The pixels of the second pixel row P2 are the first pixel row P
.. Can be seen as being arranged in a gap of a matrix formed by one pixel 3c, 3b, 3c,.

【0063】一方、図面を45度傾けて見れば、第1及
び第2の画素列の画素が協同して略正方行列を形成して
いるとも考えられる。
On the other hand, if the drawing is inclined at 45 degrees, it is considered that the pixels of the first and second pixel columns cooperate to form a substantially square matrix.

【0064】図2に図1の要部を示す。図2(a)は、
平面図、図2(b)は図2(a)のIa−Ib線断面図
である。
FIG. 2 shows a main part of FIG. FIG. 2 (a)
FIG. 2B is a plan view, and FIG. 2B is a cross-sectional view taken along the line Ia-Ib in FIG.

【0065】図2(a)に示すように、画素3(3a、
3b、3c)は、略正方形の形状を有している。正方形
の4つの頂点のうち対向する2つの頂点が、垂直方向及
び水平方向に沿って整列されている。4つの頂点を結ん
で左右対称方向に延びる斜辺(仮想線)を、それぞれに
2本の斜辺27a、27b及び27c、27dと称す。
As shown in FIG. 2A, the pixel 3 (3a,
3b, 3c) have a substantially square shape. Two opposing vertices of the four vertices of the square are aligned along the vertical and horizontal directions. Oblique sides (virtual lines) extending in the left-right symmetry direction by connecting the four vertices are respectively referred to as two oblique sides 27a, 27b and 27c, 27d.

【0066】画素3の4つの斜辺27a、27b、27
c、27dに囲まれる領域内に光電変換素子(フォトダ
イオード)41(41a、41b、41c)が配置され
ている。フォトダイオード41の受光部41aと電荷転
送路5の一部を形成するn型半導体層31a、31bと
の間には、トランスファーゲート部45が形成されてい
る。
The four oblique sides 27a, 27b, 27 of the pixel 3
A photoelectric conversion element (photodiode) 41 (41a, 41b, 41c) is arranged in a region surrounded by c and 27d. A transfer gate portion 45 is formed between the light receiving portion 41a of the photodiode 41 and the n-type semiconductor layers 31a and 31b forming a part of the charge transfer path 5.

【0067】画素3aについて説明すれば、斜辺27a
に沿ってトランスファーゲート45が形成される。他の
3つの斜辺27b、27c、27dに沿って高濃度のp
型半導体層を含む第1から第3までの分離領域47、4
7、47が形成されている。
The pixel 3a will be described below.
A transfer gate 45 is formed along. A high concentration of p along the other three hypotenuses 27b, 27c, 27d
First to third isolation regions 47 and 4 including the type semiconductor layer
7, 47 are formed.

【0068】より詳細には、第1の画素列P1に含まれ
る画素3cの4つの斜辺27a、27b、27c、27
dのうち左の第1組の2つの斜辺27a、27bに沿っ
て前記第1の分離領域47aが形成されている。
More specifically, the four oblique sides 27a, 27b, 27c, 27 of the pixel 3c included in the first pixel column P1
The first separation region 47a is formed along the first pair of two oblique sides 27a and 27b of the left part d.

【0069】第1の分離領域47aが形成される側と反
対側の第2組の2つの斜辺27c、27dのうち上側の
斜辺27cに沿って垂直電荷転送路31との間に第1の
読み出しゲート45aが形成されるとともに、第1の読
み出しゲート45aが形成されていない方の斜辺27d
に沿って第2の分離領域47bが形成されている。
The first readout is performed between the vertical charge transfer path 31 and the upper oblique side 27c of the second set of two oblique sides 27c and 27d on the side opposite to the side where the first isolation region 47a is formed. A gate 45a is formed, and the oblique side 27d on which the first read gate 45a is not formed.
A second isolation region 47b is formed along.

【0070】第2の画素列P2に含まれる画素3aの4
つの斜辺27a、27b、27c、27dのうち、第1
の画素列P1とは反対側の第3組の2つの斜辺27a、
27bに沿って第1の分離領域47aが形成されてい
る。
The fourth pixel 3a included in the second pixel row P2
Of the three oblique sides 27a, 27b, 27c, 27d
, The third set of two hypotenuses 27a on the opposite side to the pixel row P1;
A first isolation region 47a is formed along 27b.

【0071】第1の分離領域47aが形成される側と反
対側の第4組の2つの斜辺27c、27dのうち、第1
の画素列P1に含まれる画素3aの読み出しゲート45
bと対向しない斜辺27cに沿って第3の分離領域47
cが形成されている。
Of the four sets of two oblique sides 27c and 27d on the side opposite to the side where the first separation region 47a is formed, the first
Gate 45 of the pixel 3a included in the pixel column P1 of FIG.
along the oblique side 27c that does not face the third separation region 47
c is formed.

【0072】第2の画素列P2に含まれる画素3aの左
側下斜辺27bに沿って、半導体基板1内にn型導電層
31aが形成されている。画素3aの左側上斜辺27a
に沿って、半導体基板1内にn型導電層31bが形成さ
れている。
An n-type conductive layer 31a is formed in the semiconductor substrate 1 along the lower left oblique side 27b of the pixel 3a included in the second pixel column P2. Upper left oblique side 27a of pixel 3a
Along the line, an n-type conductive layer 31b is formed in the semiconductor substrate 1.

【0073】n型導電層31aとn型導電層31bとが
連結されて、垂直方向にジグザグ状又は蛇行する形状
で、垂直電荷転送路5が形成され、水平電荷転送路に向
けて垂直方向に延びている。
The n-type conductive layer 31a and the n-type conductive layer 31b are connected to form a vertical charge transfer path 5 in a zigzag or meandering shape in the vertical direction. Extending.

【0074】第1の画素行Q1を形成する複数の画素3
a、3a、3aの左右下斜辺27b、27dに沿って、
垂直電荷転送電極11−5が蛇行しつつ水平方向に延び
ている。第1の画素列Q1を形成する複数の画素3a、
3a、3aは、垂直電荷転送電極11−4と11−5と
により、その4辺を囲まれている。
The plurality of pixels 3 forming the first pixel row Q1
a, 3a, along the lower right and left hypotenuses 27b, 27d of 3a,
The vertical charge transfer electrode 11-5 extends in the horizontal direction while meandering. A plurality of pixels 3a forming a first pixel column Q1,
The three sides 3a and 3a are surrounded by vertical charge transfer electrodes 11-4 and 11-5.

【0075】図2(b)に示すように、半導体基板1内
に、深いpウェル43が形成されており、フォトダイオ
ード41、垂直電荷転送路31a、トランスファーゲー
ト45,分離領域47はpウェル43内に形成されてい
る。
As shown in FIG. 2B, a deep p-well 43 is formed in the semiconductor substrate 1, and the photodiode 41, the vertical charge transfer path 31a, the transfer gate 45, and the isolation region 47 are formed in the p-well 43. Formed within.

【0076】垂直電荷転送路31aが形成されている領
域の上に、垂直電荷転送電極11−5が形成されてい
る。
The vertical charge transfer electrode 11-5 is formed on the region where the vertical charge transfer path 31a is formed.

【0077】平坦化膜Hを介して半導体基板1上にカラ
ーフィルタCFが形成されている。
A color filter CF is formed on the semiconductor substrate 1 via the flattening film H.

【0078】カラーフィルタCFの上に、例えばフォト
レジストにより形成されたマイクロレンズMLが設けら
れている。マイクロレンズMLにより、光をフォトダイ
オード41の表面上に集光する。
On the color filter CF, a micro lens ML formed of, for example, a photoresist is provided. The light is focused on the surface of the photodiode 41 by the micro lens ML.

【0079】図3から図10までに基づき、上記固体撮
像素子Aの制御方法について以下に説明する。
A method for controlling the solid-state image pickup device A will be described below with reference to FIGS.

【0080】図3から図6までのタイミングチャートに
より、静止画を撮影した後に全画素読み出しをする場合
の動作について説明する。
With reference to the timing charts of FIG. 3 to FIG. 6, the operation in the case where all pixels are read out after capturing a still image will be described.

【0081】図3に示すように、垂直電荷転送電極11
−7(V2)と垂直電荷転送電極11−3(V6)に読
み出し電圧として高いパルス電圧を印加する。読み出し
パルス電圧は、例えば15Vである。垂直電荷転送電極
11−7下の垂直電荷転送路5と垂直電荷転送電極11
−3下の垂直電荷転送路5とにフォトダイオード3a、
3aからの緑色に対応する電荷(以下「G電荷」とい
う。)が読み出される。タイミングチャートにおいて、
G電荷は、黒塗りの丸印で表される。
As shown in FIG. 3, the vertical charge transfer electrode 11
-7 (V2) and a high pulse voltage as a read voltage are applied to the vertical charge transfer electrode 11-3 (V6). The read pulse voltage is, for example, 15V. Vertical charge transfer path 5 below vertical charge transfer electrode 11-7 and vertical charge transfer electrode 11
-3, a vertical charge transfer path 5 and a photodiode 3a,
The charge corresponding to green (hereinafter, referred to as “G charge”) from 3a is read. In the timing chart,
The G charge is represented by a black circle.

【0082】垂直電荷転送電極11−7(V2)下の垂
直電荷転送路5に蓄積されたG電荷は、垂直電荷転送電
極11−8(V1)、第1転送電極Va、第2転送電極
Vbに対して、順次High(8V程度)の電圧を印加
していくことにより、水平電荷転送路7に向けて転送さ
れる。
The G charges accumulated in the vertical charge transfer path 5 below the vertical charge transfer electrode 11-7 (V2) are transferred to the vertical charge transfer electrode 11-8 (V1), the first transfer electrode Va, and the second transfer electrode Vb. Are sequentially transferred to the horizontal charge transfer path 7 by applying a High (about 8 V) voltage.

【0083】垂直電荷転送電極11−3(V6)下の垂
直電荷転送路5に蓄積されたG電荷は、垂直電荷転送電
極11−4(V5)から垂直電荷転送電極11−8(V
1)まで、第1転送電極Va、第2転送電極Vbに対し
て、順次High(8V程度)の電圧を印加していくこ
とにより、垂直電荷転送路5内を水平電荷転送路7に向
けて転送される。
The G charges accumulated in the vertical charge transfer path 5 below the vertical charge transfer electrode 11-3 (V6) are transferred from the vertical charge transfer electrode 11-4 (V5) to the vertical charge transfer electrode 11-8 (V
Until 1), a voltage of High (about 8 V) is sequentially applied to the first transfer electrode Va and the second transfer electrode Vb, so that the inside of the vertical charge transfer path 5 is directed toward the horizontal charge transfer path 7. Will be transferred.

【0084】垂直電荷転送路5から水平電荷転送路7に
転送されたG電荷は、水平電荷転送路7を2相駆動方式
により出力アンプ17の方向に向けて転送する。出力ア
ンプ17により増幅されたG信号は、外部回路に記憶さ
れる。
The G charge transferred from the vertical charge transfer path 5 to the horizontal charge transfer path 7 is transferred in the horizontal charge transfer path 7 toward the output amplifier 17 by a two-phase driving method. The G signal amplified by the output amplifier 17 is stored in an external circuit.

【0085】次に、残りのG電荷を読み出す。Next, the remaining G charges are read.

【0086】図4に示すように、垂直電荷転送電極11
−5(V4)と垂直電荷転送電極11−1(V8)に読
み出し電圧として高い電圧を印加する。残りのG電荷が
垂直電荷転送路5に読み出される。
As shown in FIG. 4, the vertical charge transfer electrodes 11
-5 (V4) and a high voltage as a read voltage is applied to the vertical charge transfer electrode 11-1 (V8). The remaining G charges are read out to the vertical charge transfer path 5.

【0087】以下、上記図3において説明した動作と同
様の動作により、G電荷を水平電荷転送路7まで転送す
る。
Thereafter, the G charge is transferred to the horizontal charge transfer path 7 by the same operation as that described with reference to FIG.

【0088】水平電荷転送路7に転送されたG電荷は、
水平電荷転送路7を2相駆動方式により出力アンプ17
の方向に向けて転送する。出力アンプ17により増幅さ
れたG信号は、外部回路に記憶される。
The G charge transferred to the horizontal charge transfer path 7 is
The horizontal charge transfer path 7 is connected to an output amplifier 17 by a two-phase driving method.
Transfer in the direction of. The G signal amplified by the output amplifier 17 is stored in an external circuit.

【0089】上記のG電荷の読み出しに関しては、水平
方向の全ての画素群PG(図1ではPG1とPG2)で
同じ動作となる。
Regarding the reading of the G charge, the same operation is performed in all the pixel groups PG (PG1 and PG2 in FIG. 1) in the horizontal direction.

【0090】B電荷とR電荷を読み出す。The B charge and the R charge are read.

【0091】図5に示すように、垂直電荷転送電極11
−8(V1)と垂直電荷転送電極11−3(V5)に読
み出し電圧として高い電圧を印加する。垂直電荷転送路
5aにR電荷(黒塗りの四角印)が、垂直電荷転送路5
bにB電荷(斜線が引かれた四角印)が読み出される。
As shown in FIG. 5, the vertical charge transfer electrode 11
-8 (V1) and a high voltage is applied to the vertical charge transfer electrode 11-3 (V5) as a read voltage. The R charge (black square) is placed in the vertical charge transfer path 5a.
The B charge (a hatched square mark) is read to b.

【0092】以下、図3で説明した動作と同様に、R電
荷とB電荷とを外部回路に読み出す。
Thereafter, as in the operation described with reference to FIG. 3, R charges and B charges are read out to an external circuit.

【0093】図6に示すように、垂直電荷転送電極11
−6(V3)と垂直電荷転送電極11−2(V7)に読
み出し電圧として高い電圧を印加する。垂直電荷転送路
5aにB電荷が、垂直電荷転送路5bにR電荷が読み出
される。
As shown in FIG. 6, the vertical charge transfer electrode 11
-6 (V3) and a high voltage as a read voltage are applied to the vertical charge transfer electrode 11-2 (V7). B charges are read out to the vertical charge transfer path 5a, and R charges are read out to the vertical charge transfer path 5b.

【0094】上記の動作と同様の動作により、B電荷と
R電荷とを外部回路に読み出す。以上の動作により、全
画素読み出しが可能である。静止画を鮮明に再生するこ
とができる。
By the same operation as described above, the B charge and the R charge are read out to an external circuit. With the above operation, all pixels can be read. Still images can be reproduced clearly.

【0095】垂直電荷転送電極に対して読み出しパルス
を印加して画素からの信号読み出しを行う際に、同時に
読み出しパルスを印加する垂直電荷転送電極11は、垂
直方向に4電極分離れている。加えて、信号読み出し時
において、同じ1本の垂直電荷転送路5には、同色の画
素信号のみが読み出される。
When a read pulse is applied to the vertical charge transfer electrode to read a signal from a pixel, the vertical charge transfer electrode 11 to which a read pulse is applied simultaneously is separated by four electrodes in the vertical direction. In addition, at the time of signal reading, only pixel signals of the same color are read out to the same one vertical charge transfer path 5.

【0096】従って、読み出し時に同じ垂直電荷転送路
に異なるカラー信号が存在する場合に生じる転送電荷の
混合(混色)が防止される。転送電荷の混合が防止され
るため、本実施の形態による固体撮像素子では、静止画
像を再生する際に画像の劣化が起こりにくい。
Therefore, it is possible to prevent transfer charges from being mixed (color mixture) when different color signals exist in the same vertical charge transfer path during reading. Since the transfer charges are prevented from being mixed, the solid-state imaging device according to the present embodiment is less likely to cause image degradation when reproducing a still image.

【0097】デジタルカメラのモニター画像のような動
画像を再生するビデオモードにおける画像信号の読み出
し方法について図7から図12までに基づいて説明す
る。
A method of reading an image signal in a video mode for reproducing a moving image such as a monitor image of a digital camera will be described with reference to FIGS.

【0098】ビデオモードでは、全画素からの読み出し
を行わずに、8行で1組の画素列Qのうち2行から7行
までの特定の行に含まれる画素の電荷のみを読み出す。
In the video mode, reading is not performed from all the pixels, and only charges of pixels included in specific rows 2 to 7 of a set of pixel columns Q in 8 rows are read.

【0099】図7から図9までに、V1(電極11−
8)及びV8(電極11−1)、V4(電極11−5)
及びV5(電極11−4)にのみ読み出し電圧を印加し
て、間引き読み出しを行う方法を示す。
FIGS. 7 to 9 show that V1 (electrode 11-
8) and V8 (electrode 11-1), V4 (electrode 11-5)
And a method of applying a read voltage only to V5 (electrode 11-4) to perform thinning-out readout.

【0100】図7に示すように、V8に正の電圧、例え
ば8Vを印加した状態でV8に高い正の電圧、例えば1
5Vの読み出しパルスを印加する。
As shown in FIG. 7, when a positive voltage, for example, 8 V is applied to V8, a high positive voltage, for example, 1
A 5 V read pulse is applied.

【0101】画素群PG1に含まれる垂直電荷転送路5
aに、Gの信号が読み出される。V8(電極11−1)
からV4(電極11−5)までに順に正の電圧を印加す
ることで、Gの信号電荷を転送する。電極11−5下の
垂直電荷転送路5aにG信号に対応する電荷が蓄積され
る。
Vertical charge transfer path 5 included in pixel group PG1
The signal of G is read to a. V8 (electrode 11-1)
To V4 (electrode 11-5) in order to transfer the G signal charges. Charges corresponding to the G signal are accumulated in the vertical charge transfer path 5a below the electrode 11-5.

【0102】この状態、すなわちV4に正の電圧、例え
ば8Vを印加した状態で、V4に高い正の電圧、例えば
15Vの読み出しパルスを印加する。
In this state, that is, in a state where a positive voltage, for example, 8 V is applied to V4, a read pulse of a high positive voltage, for example, 15 V is applied to V4.

【0103】画素群PG1に含まれる垂直電荷転送路5
aに、Rの信号が読み出される。電極11−5下の垂直
電荷転送路5にG信号に対応する電荷が加算されて蓄積
される(信号GG)。
The vertical charge transfer path 5 included in the pixel group PG1
The signal of R is read to a. The charge corresponding to the G signal is added and accumulated in the vertical charge transfer path 5 below the electrode 11-5 (signal GG).

【0104】V4(電極11−5)からV1(電極11
−8)までに順に正の電圧を印加することで、GG信号
に対応する信号電荷を転送する。
From V4 (electrode 11-5) to V1 (electrode 11
By applying a positive voltage in order until -8), the signal charge corresponding to the GG signal is transferred.

【0105】電極12に正の電圧を印加することにより
GG信号を水平電荷転送路7に転送する。
The GG signal is transferred to the horizontal charge transfer path 7 by applying a positive voltage to the electrode 12.

【0106】V1に正の電圧、例えば8Vを印加した状
態でV1に高い正の電圧、例えば15Vの読み出しパル
スを印加する。
While a positive voltage, for example, 8V is applied to V1, a read pulse of a high positive voltage, for example, 15V is applied to V1.

【0107】画素群PG1に含まれる垂直電荷転送路5
aに、Rの信号が読み出される。V1(電極10−8)
からV5(電極11−4)までに順に正の電圧を印加す
ることで、Rの信号電荷を転送する。電極11−4下の
垂直電荷転送路5にR信号に対応する電荷が蓄積され
る。
Vertical charge transfer path 5 included in pixel group PG1
The signal of R is read to a. V1 (electrode 10-8)
To V5 (electrode 11-4) in order to transfer the R signal charge. Charges corresponding to the R signal are accumulated in the vertical charge transfer path 5 below the electrode 11-4.

【0108】この状態、すなわちV5に正の電圧、例え
ば8Vを印加した状態で、V5に高い正の電圧、例えば
15Vの読み出しパルスを印加する。
In this state, that is, in a state where a positive voltage, for example, 8V is applied to V5, a read pulse of a high positive voltage, for example, 15V is applied to V5.

【0109】画素群PG1に含まれる垂直電荷転送路5
aに、Rの信号が読み出される。電極11−4下の垂直
電荷転送路5にR信号に対応する電荷が加算されて蓄積
される(信号RR)。
Vertical charge transfer path 5 included in pixel group PG1
The signal of R is read to a. An electric charge corresponding to the R signal is added and accumulated in the vertical charge transfer path 5 below the electrode 11-4 (signal RR).

【0110】V4(電極11−6)からV1(電極11
−8)までに順に正の電圧を印加することで、RR信号
に対応する信号電荷を転送する。
From V4 (electrode 11-6) to V1 (electrode 11
The signal charge corresponding to the RR signal is transferred by sequentially applying a positive voltage until -8).

【0111】電極12に正の電圧を印加することにより
RR信号を水平電荷転送路7に転送する。
The RR signal is transferred to the horizontal charge transfer path 7 by applying a positive voltage to the electrode 12.

【0112】図8に画素群PG2に含まれる画素からの
電荷の読み出し方法を示す。
FIG. 8 shows a method of reading charges from the pixels included in the pixel group PG2.

【0113】V1に正の電圧、例えば8Vを印加した状
態でV1に高い正の電圧、例えば15Vの読み出しパル
スを印加する。
While a positive voltage, for example, 8 V is applied to V1, a read pulse of a high positive voltage, for example, 15V is applied to V1.

【0114】画素群PG2に含まれる垂直電荷転送路5
bに、Bの信号が読み出される。V1(電極10−8)
からV5(電極11−4)までに順に正の電圧を印加す
ることで、Bの信号電荷を転送する。電極11−3下の
垂直電荷転送路5bにB信号に対応する電荷が蓄積され
る。
Vertical charge transfer path 5 included in pixel group PG2
The signal B is read to b. V1 (electrode 10-8)
To V5 (electrode 11-4) in order to transfer the signal charge of B by applying a positive voltage. The charge corresponding to the B signal is accumulated in the vertical charge transfer path 5b below the electrode 11-3.

【0115】この状態、すなわちV5に正の電圧、例え
ば8Vを印加した状態で、V5に高い正の電圧、例えば
15Vの読み出しパルスを印加する。
In this state, that is, a state where a positive voltage, for example, 8 V is applied to V5, a read pulse of a high positive voltage, for example, 15 V is applied to V5.

【0116】画素群PG2に含まれる垂直電荷転送路5
bに、Bの信号が読み出される。電極11−4下の垂直
電荷転送路5bにB信号に対応する電荷が加算されて蓄
積される(信号BB)。
Vertical charge transfer path 5 included in pixel group PG2
The signal B is read to b. The charge corresponding to the B signal is added and stored in the vertical charge transfer path 5b below the electrode 11-4 (signal BB).

【0117】V5(電極11−4)からV1(電極11
−8)までに順に正の電圧を印加することで、BB信号
に対応する信号電荷を転送する。
From V5 (electrode 11-4) to V1 (electrode 11
Signal charges corresponding to the BB signal are transferred by sequentially applying a positive voltage until -8).

【0118】電極12に正の電圧を印加することにより
BB信号を水平電荷転送路7に転送する。
The BB signal is transferred to the horizontal charge transfer path 7 by applying a positive voltage to the electrode 12.

【0119】V8に正の電圧、例えば8Vを印加した状
態でV8に高い正の電圧、例えば15Vの読み出しパル
スを印加する。
While a positive voltage, for example, 8V is applied to V8, a high positive voltage, for example, 15V read pulse is applied to V8.

【0120】画素群PG2に含まれる垂直電荷転送路5
bに、Gの信号が読み出される。V8(電極11−1)
からV4(電極11−5)までに順に正の電圧を印加す
ることで、Gの信号電荷を転送する。電極11−5下の
垂直電荷転送路5にG信号に対応する電荷が蓄積され
る。
The vertical charge transfer path 5 included in the pixel group PG2
The signal of G is read to b. V8 (electrode 11-1)
To V4 (electrode 11-5) in order to transfer the G signal charges. Electric charges corresponding to the G signal are accumulated in the vertical charge transfer path 5 below the electrode 11-5.

【0121】この状態、すなわちV4に正の電圧、例え
ば8Vを印加した状態で、V4に高い正の電圧、例えば
15Vの読み出しパルスを印加する。
In this state, that is, in a state where a positive voltage, for example, 8 V is applied to V4, a read pulse of a high positive voltage, for example, 15 V is applied to V4.

【0122】画素群PG2に含まれる垂直電荷転送路5
bに、Gの信号が読み出される。電極11−5下の垂直
電荷転送路5にG信号に対応する電荷が加算されて蓄積
される(信号GG)。
Vertical charge transfer path 5 included in pixel group PG2
The signal of G is read to b. The charge corresponding to the G signal is added and accumulated in the vertical charge transfer path 5 below the electrode 11-5 (signal GG).

【0123】V4(電極11−6)からV1(電極11
−8)までに順に正の電圧を印加することで、GG信号
に対応する信号電荷を転送する。
From V4 (electrode 11-6) to V1 (electrode 11
By applying a positive voltage in order until -8), the signal charge corresponding to the GG signal is transferred.

【0124】電極12に正の電圧を印加することにより
GG信号を水平電荷転送路7に転送する。
The GG signal is transferred to the horizontal charge transfer path 7 by applying a positive voltage to the electrode 12.

【0125】図9に、上記の読み出し方法によりフォト
ダイオードから垂直電荷転送路5a及び垂直電荷転送路
5bに読み出された電荷の色配置を示す。
FIG. 9 shows the color arrangement of the charges read from the photodiodes to the vertical charge transfer paths 5a and 5b by the above-described reading method.

【0126】垂直電荷転送路5aのV1電極下にR電荷
が加算されたRR電荷が蓄積される。垂直電荷転送路5
aのV4電極下にG電荷が加算されたGG電荷が蓄積さ
れる。
The RR charge obtained by adding the R charge is stored below the V1 electrode of the vertical charge transfer path 5a. Vertical charge transfer path 5
The GG charge obtained by adding the G charge is stored under the V4 electrode of a.

【0127】垂直電荷転送路5bのV1電極下にB電荷
が加算されたBB電荷が蓄積される。垂直電荷転送路5
bのV4電極下にG電荷が加算されたGG電荷が蓄積さ
れる。
The BB charge obtained by adding the B charge is stored below the V1 electrode of the vertical charge transfer path 5b. Vertical charge transfer path 5
The GG charge obtained by adding the G charge is stored under the V4 electrode of b.

【0128】同様の電荷が垂直電荷転送路5a、5bに
それぞれ蓄積される。
Similar charges are stored in the vertical charge transfer paths 5a and 5b, respectively.

【0129】上記の固体撮像素子において、図7から図
9までにおいて説明したように、画素の間引き読み出し
を行うことにより、動画像を速やかに表示させることが
できる。
In the above-described solid-state imaging device, as described with reference to FIGS. 7 to 9, by performing pixel thinning-out reading, a moving image can be promptly displayed.

【0130】加えて、同色の信号を加算することによ
り、画像の感度が向上し鮮明な画像を得ることができ
る。
In addition, by adding signals of the same color, the sensitivity of the image is improved and a clear image can be obtained.

【0131】図10から図13までに、V2(電極11
−7)及びV3(電極11−6)、V6(電極11−
3)及びV7(電極11−2)にのみ読み出し電圧を印
加して、間引き読み出しを行う方法を示す。
FIG. 10 to FIG. 13 show that V2 (electrode 11
-7) and V3 (electrode 11-6), V6 (electrode 11-
3) A method in which a reading voltage is applied only to V7 (electrode 11-2) and thinning-out reading is performed will be described.

【0132】図10に示すように、V2に正の電圧、例
えば8Vを印加した状態でV2に高い正の電圧、例えば
15Vの読み出しパルスを印加する。
As shown in FIG. 10, a high positive voltage, for example, 15V read pulse is applied to V2 while a positive voltage, for example, 8V is applied to V2.

【0133】垂直電荷転送路5aに、Gの信号が読み出
される。V2(電極10−7)からV6(電極11−
3)までに順に正の電圧を印加することでGの信号電荷
を転送する。電極11−3下の垂直電荷転送路5aにG
信号に対応する電荷が蓄積される。
The G signal is read out to the vertical charge transfer path 5a. V2 (electrode 10-7) to V6 (electrode 11-
The signal charges of G are transferred by sequentially applying a positive voltage until 3). G is applied to the vertical charge transfer path 5a below the electrode 11-3.
The charge corresponding to the signal is accumulated.

【0134】この状態、すなわちV6に正の電圧、例え
ば8Vを印加した状態で、V6に高い正の電圧、例えば
15Vの読み出しパルスを印加する。
In this state, that is, in a state where a positive voltage, for example, 8V is applied to V6, a read pulse of a high positive voltage, for example, 15V is applied to V6.

【0135】垂直電荷転送路5aに、Gの信号が読み出
される。電極11−3下の垂直電荷転送路5aにG信号
に対応する電荷が加算されて蓄積される(信号GG)。
The G signal is read out to the vertical charge transfer path 5a. The electric charge corresponding to the G signal is added and accumulated in the vertical charge transfer path 5a below the electrode 11-3 (signal GG).

【0136】V6(電極11−3)からV1(電極11
−8)までに順に正の電圧を印加することで、GG信号
に対応する信号電荷を転送する。
From V6 (electrode 11-3) to V1 (electrode 11
By applying a positive voltage in order until -8), the signal charge corresponding to the GG signal is transferred.

【0137】電極Va、Vbに正の電圧を印加すること
によりGG信号を水平電荷転送路7に転送する。
The GG signal is transferred to the horizontal charge transfer path 7 by applying a positive voltage to the electrodes Va and Vb.

【0138】V7に正の電圧、例えば8Vを印加した状
態でV7に高い正の電圧、例えば15Vの読み出しパル
スを印加する。
While a positive voltage, for example, 8V is applied to V7, a high positive voltage, for example, 15V read pulse is applied to V7.

【0139】垂直電荷転送路5aにBの信号が読み出さ
れる。V7(電極11−3)からV3(電極11−6)
までに順に正の電圧を印加することで、Bの信号電荷を
転送する。電極11−6下の垂直電荷転送路5aにB信
号に対応する電荷が蓄積される。
The signal B is read out to the vertical charge transfer path 5a. V7 (electrode 11-3) to V3 (electrode 11-6)
The signal charge of B is transferred by applying a positive voltage in order by the time. Charges corresponding to the B signal are accumulated in the vertical charge transfer path 5a below the electrode 11-6.

【0140】この状態、すなわちV3に正の電圧、例え
ば8Vを印加した状態で、V3に高い正の電圧、例えば
15Vの読み出しパルスを印加する。
In this state, that is, in a state where a positive voltage, for example, 8V is applied to V3, a read pulse of a high positive voltage, for example, 15V is applied to V3.

【0141】垂直電荷転送路5aにBの信号が読み出さ
れる。電極11−6下の垂直電荷転送路5aにB信号に
対応する電荷が加算されて蓄積される。垂直電荷転送路
5aにB信号に対応する電荷が加算されて蓄積される
(信号BB)。
The signal B is read out to the vertical charge transfer path 5a. The charge corresponding to the B signal is added and stored in the vertical charge transfer path 5a below the electrode 11-6. The electric charge corresponding to the B signal is added and accumulated in the vertical charge transfer path 5a (signal BB).

【0142】V3(電極11−6)からV1(電極11
−8)までに順に正の電圧を印加することで、BB信号
に対応する信号電荷を転送する。
From V3 (electrode 11-6) to V1 (electrode 11
Signal charges corresponding to the BB signal are transferred by sequentially applying a positive voltage until -8).

【0143】電極Va、Vbに正の電圧を印加すること
によりBB信号を水平電荷転送路7に転送する。
The BB signal is transferred to the horizontal charge transfer path 7 by applying a positive voltage to the electrodes Va and Vb.

【0144】図11に第2フィールドの画素の読み出し
動作を示す。
FIG. 11 shows the read operation of the pixels in the second field.

【0145】V2に正の電圧、例えば8Vを印加した状
態でV2に高い正の電圧、例えば15Vの読み出しパル
スを印加する。
While a positive voltage, for example, 8V is applied to V2, a high positive voltage, for example, 15V read pulse is applied to V2.

【0146】画素群PG2に含まれる垂直電荷転送路5
bにGの信号が読み出される。V2(電極17−1)か
らV6(電極11−3)までに順に正の電圧を印加する
ことで、Gの信号電荷を転送する。電極11−3下の垂
直電荷転送路5bにG信号に対応する電荷が蓄積され
る。
The vertical charge transfer path 5 included in the pixel group PG2
The G signal is read to b. The G signal charges are transferred by applying a positive voltage in order from V2 (electrode 17-1) to V6 (electrode 11-3). Charges corresponding to the G signal are accumulated in the vertical charge transfer path 5b below the electrode 11-3.

【0147】この状態、すなわちV6に正の電圧、例え
ば8Vを印加した状態で、V6に高い正の電圧、例えば
15Vの読み出しパルスを印加する。
In this state, that is, in a state where a positive voltage, for example, 8V is applied to V6, a read pulse of a high positive voltage, for example, 15V is applied to V6.

【0148】垂直電荷転送路5bに、さらにGの信号が
読み出される。電極11−3下の垂直電荷転送路5bに
G信号に対応する電荷が加算されて蓄積される(信号G
G)。
The G signal is further read out to the vertical charge transfer path 5b. The charge corresponding to the G signal is added and accumulated in the vertical charge transfer path 5b below the electrode 11-3 (signal G
G).

【0149】V5(電極11−3)からV1(電極11
−8)までに順に正の電圧を印加することで、GG信号
に対応する信号電荷を転送する。
From V5 (electrode 11-3) to V1 (electrode 11
By applying a positive voltage in order until -8), the signal charge corresponding to the GG signal is transferred.

【0150】電極12に正の電圧を印加することにより
GG信号を水平電荷転送路7に転送する。
The GG signal is transferred to the horizontal charge transfer path 7 by applying a positive voltage to the electrode 12.

【0151】V7に正の電圧、例えば8Vを印加した状
態でV7に高い正の電圧、例えば15Vの読み出しパル
スを印加する。
While a positive voltage, for example, 8V is applied to V7, a high positive voltage, for example, a 15V read pulse is applied to V7.

【0152】垂直電荷転送路5bにRの信号が読み出さ
れる。V7(電極11−2)からV3(電極11−6)
までに順に正の電圧を印加することで、Rの信号電荷を
転送する。電極11−6下の垂直電荷転送路5bにR信
号に対応する電荷が蓄積される。
The R signal is read out to the vertical charge transfer path 5b. V7 (electrode 11-2) to V3 (electrode 11-6)
By applying a positive voltage in order, the signal charge of R is transferred. Charges corresponding to the R signal are accumulated in the vertical charge transfer path 5b below the electrode 11-6.

【0153】この状態、すなわちV3に正の電圧、例え
ば8Vを印加した状態で、V3に高い正の電圧、例えば
15Vの読み出しパルスを印加する。
In this state, that is, in a state where a positive voltage, for example, 8V is applied to V3, a read pulse of a high positive voltage, for example, 15V is applied to V3.

【0154】垂直電荷転送路5bに、さらにRの信号が
読み出される。電極11−6下の垂直電荷転送路5bに
R信号に対応する電荷が加算されて蓄積される(信号R
R)。
The R signal is further read out to the vertical charge transfer path 5b. The charge corresponding to the R signal is added and accumulated in the vertical charge transfer path 5b below the electrode 11-6 (the signal R
R).

【0155】V3(電極11−6)からV1(電極11
−8)までに順に正の電圧を印加することで、RR信号
に対応する信号電荷を転送する。
From V3 (electrode 11-6) to V1 (electrode 11
The signal charge corresponding to the RR signal is transferred by sequentially applying a positive voltage until -8).

【0156】電極12に正の電圧を印加することにより
RR信号を水平電荷転送路7に転送する。
By applying a positive voltage to the electrode 12, the RR signal is transferred to the horizontal charge transfer path 7.

【0157】図12に、上記の読み出し方法によりフォ
トダイオードから垂直電荷転送路5a及び垂直電荷転送
路5bに読み出された電荷の色配置を示す。
FIG. 12 shows the color arrangement of the charges read from the photodiodes to the vertical charge transfer paths 5a and 5b by the above-described reading method.

【0158】垂直電荷転送路5aのV3電極下にB電荷
が加算されたBB電荷が蓄積される。垂直電荷転送路5
aのV6電極下にG電荷が加算されたGG電荷が蓄積さ
れる。
The BB charge obtained by adding the B charge is stored below the V3 electrode in the vertical charge transfer path 5a. Vertical charge transfer path 5
The GG charge to which the G charge is added is accumulated below the V6 electrode of a.

【0159】垂直電荷転送路5bのV3電極下にR電荷
が加算されたRR電荷が蓄積される。垂直電荷転送路5
bのV3電極下にG電荷が加算されたGG電荷が蓄積さ
れる。
The RR charge to which the R charge is added is accumulated below the V3 electrode of the vertical charge transfer path 5b. Vertical charge transfer path 5
The GG charge obtained by adding the G charge is stored under the V3 electrode of b.

【0160】同様の電荷が他の垂直電荷転送路5a、5
bにもそれぞれ蓄積される。
The same charge is applied to the other vertical charge transfer paths 5a, 5a
b.

【0161】上記の固体撮像素子において、図10から
図11までにおいて説明したように、画素の間引き読み
出しを行うことにより、動画像を速やかに表示させるこ
とができる。
In the above-described solid-state imaging device, as described with reference to FIGS. 10 to 11, by performing pixel thinning-out reading, a moving image can be displayed quickly.

【0162】加えて、同色の信号を加算することによ
り、画像の感度が向上し鮮明な画像を得ることができ
る。
In addition, by adding signals of the same color, the sensitivity of the image is improved and a clear image can be obtained.

【0163】尚、上記の固体撮像方法では、GG/RG
交互フィルタ配列の場合を示したが、別のカラーフィル
タの配列でも画素からの信号の読み出しは可能である。
In the above solid-state imaging method, GG / RG
Although the case of an alternate filter arrangement has been described, it is possible to read out signals from pixels even with another arrangement of color filters.

【0164】間引き読み出し方法として、8本1組の垂
直電荷転送電極群のうち垂直方向に隣接する2本の電極
に読み出し電圧を印加して信号を読み出す方法について
説明したが、3本以上の垂直電荷転送電極に読み出し電
圧を印加する方法も可能である。
As the thinning-out reading method, a method of reading out a signal by applying a reading voltage to two vertically adjacent electrodes of a set of eight vertical charge transfer electrode groups has been described. A method of applying a read voltage to the charge transfer electrode is also possible.

【0165】上記固体撮像素子においては、隣接する2
画素列の信号を1本の共有の垂直電荷転送路に読み出
す。垂直電荷転送路の加工精度を緩くすることができ
る。画素の大きさ、例えばフォトダイオードの寸法を相
対的に大きくすることができ、画素に蓄積される電荷の
量を大きくすることできる。別の観点からみると、垂直
電荷転送路の加工精度を同じとすれば、画素サイズを微
細化できる。
In the solid-state imaging device, two adjacent
The signal of the pixel column is read out to one shared vertical charge transfer path. Processing accuracy of the vertical charge transfer path can be reduced. The size of a pixel, for example, the size of a photodiode can be relatively increased, and the amount of charge stored in the pixel can be increased. From another viewpoint, if the processing accuracy of the vertical charge transfer path is the same, the pixel size can be reduced.

【0166】垂直電荷転送路に繋がる水平電荷転送路の
段数は、行方向に並ぶ画素に含まれるフォトダイオード
の数の1/2で良い。従って、水平電荷転送電極のピッ
チを大きくすることができ、水平電荷転送路を緩い加工
精度で加工することができる。固体撮像素子の製造歩留
まりを向上させることができる。
The number of stages of the horizontal charge transfer path connected to the vertical charge transfer path may be の of the number of photodiodes included in the pixels arranged in the row direction. Therefore, the pitch of the horizontal charge transfer electrodes can be increased, and the horizontal charge transfer path can be processed with low processing accuracy. The production yield of the solid-state imaging device can be improved.

【0167】上記固体撮像素子において、本実施の形態
による読み出し方法を用いると、静止画像の全画素読み
出しが可能である。加えて、間引き読み出しを行うこと
も容易であるため、動画像を表示するモニター画像の読
み出し及び再生が容易にできる。
In the solid-state imaging device, when the reading method according to the present embodiment is used, all pixels of a still image can be read. In addition, since it is easy to perform thinning-out reading, it is possible to easily read and reproduce a monitor image displaying a moving image.

【0168】尚、本実施の形態による固体撮像素子にお
いては、画素の形状を略正方形の形状として説明した。
画素形状は正方形以外の形状でも良い。例えば、長方形
や正六角形の画素形状でも良い。
In the solid-state imaging device according to the present embodiment, the pixel has been described as having a substantially square shape.
The pixel shape may be a shape other than a square. For example, a rectangular or regular hexagonal pixel shape may be used.

【0169】また、固体撮像素子に画素の色配置に関し
ては、カラー撮像を可能にする構成を有していれば良
い。3原色(赤(R)、緑(G)、青(B))系の色配
置の他に、いわゆる補色タイプの色配置もある。
Further, regarding the color arrangement of the pixels in the solid-state image sensor, it is sufficient that the solid-state image sensor has a configuration that enables color imaging. In addition to the three primary colors (red (R), green (G), and blue (B)), there is also a so-called complementary color type color arrangement.

【0170】補色タイプの色フィルタアレイとしては、
例えば(i) 緑(G)、シアン(Cy)および黄(Ye)
の各色フィルタからなるもの、(ii)シアン(Cy)、黄
(Ye)および白もしくは無色(W)の各色フィルタか
らなるもの、(iii) シアン(Cy)、マゼンダ(M
g)、黄(Ye)および緑(G)の各色フィルタからな
るもの、および、(iv)シアン(Cy)、黄(Ye)、緑
(G)および白もしくは無色(W)の各色フィルタから
なるもの、等が知られている。
As a complementary color filter array,
For example, (i) green (G), cyan (Cy) and yellow (Ye)
(Ii) cyan (Cy), yellow (Ye), and white or colorless (W) color filters; (iii) cyan (Cy), magenta (M)
g), yellow (Ye) and green (G) color filters, and (iv) cyan (Cy), yellow (Ye), green (G) and white or colorless (W) color filters Things, etc. are known.

【0171】原色系の色フィルタアレイにおける色フィ
ルタの配置パターンとしては、本実施の形態において例
示したGストライプRB完全市松型の配置の他に、ベイ
ヤー型、インターライン型、GストライプRB市松型等
の色配置が用いられる。
The arrangement pattern of the color filters in the color filter array of the primary color system may be a Bayer type, an interline type, a G stripe RB checker type, or the like, in addition to the G stripe RB perfect checker pattern illustrated in the present embodiment. Is used.

【0172】その他、種々の変更、改良、組み合わせ等
が可能なことは当業者には自明あろう。
It will be obvious to those skilled in the art that various changes, improvements, combinations, and the like can be made.

【0173】[0173]

【発明の効果】固体撮像素子において、加工精度、特に
垂直転送路及び垂直転送電極の加工精度を緩くできる。
さらに、水平電荷転送路の加工精度も緩くできる。同じ
加工精度であれば、画素の高密度化が可能である。
According to the present invention, the processing accuracy of the solid-state imaging device, particularly, the processing accuracy of the vertical transfer path and the vertical transfer electrode can be reduced.
Further, the processing accuracy of the horizontal charge transfer path can be reduced. With the same processing accuracy, it is possible to increase the density of pixels.

【0174】製造歩留まりを向上させることが可能とな
る。固体撮像素子の信頼性をも高めることが可能とな
る。
It is possible to improve the production yield. It is also possible to increase the reliability of the solid-state imaging device.

【0175】固体撮像素子の読み出し方法によれば、静
止画像の全画素読み出しが可能である。加えて、間引き
読み出しを行うことも容易であるため、動画像を表示す
るモニター画像の読み出し及び再生が容易にできる。
According to the solid-state imaging device reading method, all pixels of a still image can be read. In addition, since it is easy to perform thinning-out reading, it is possible to easily read and reproduce a monitor image displaying a moving image.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態による固体撮像素子の平
面図である。
FIG. 1 is a plan view of a solid-state imaging device according to an embodiment of the present invention.

【図2】上記の固体撮像素子の画素部の要部拡大図であ
り、図2(a)は平面図、図2(b)は断面図である。
FIG. 2 is an enlarged view of a main part of a pixel portion of the solid-state imaging device, FIG. 2 (a) is a plan view, and FIG. 2 (b) is a cross-sectional view.

【図3】上記の固体撮像素子の静止画像を読み出し動作
を示すタイミングチャートである。
FIG. 3 is a timing chart showing an operation of reading out a still image of the solid-state imaging device.

【図4】上記の固体撮像素子の静止画読み出し動作を示
すタイミングチャートである。
FIG. 4 is a timing chart showing a still image reading operation of the solid-state imaging device.

【図5】上記の固体撮像素子の静止画読み出し動作を示
すタイミングチャートである。
FIG. 5 is a timing chart showing a still image reading operation of the solid-state imaging device.

【図6】上記の固体撮像素子の静止画読み出し動作を示
すタイミングチャートである。
FIG. 6 is a timing chart showing a still image reading operation of the solid-state imaging device.

【図7】上記の固体撮像素子のモニター画像読み出し動
作を示すタイミングチャートである。
FIG. 7 is a timing chart showing a monitor image reading operation of the solid-state imaging device.

【図8】上記の固体撮像素子のモニター画像読み出し動
作を示すタイミングチャートである。
FIG. 8 is a timing chart showing a monitor image reading operation of the solid-state imaging device.

【図9】上記の固体撮像素子のモニター画像読み出し動
作における垂直電荷転送路における色信号の配置を示す
図ある。
FIG. 9 is a diagram showing an arrangement of color signals in a vertical charge transfer path in a monitor image reading operation of the solid-state imaging device.

【図10】上記の固体撮像素子のモニター画像読み出し
動作を示すタイミングチャートである。
FIG. 10 is a timing chart showing a monitor image reading operation of the solid-state imaging device.

【図11】上記の固体撮像素子のモニター画像読み出し
動作を示すタイミングチャートである。
FIG. 11 is a timing chart showing a monitor image reading operation of the solid-state imaging device.

【図12】上記の固体撮像素子のモニター画像読み出し
動作における垂直電荷転送路における色信号の配置を示
す図である。
FIG. 12 is a diagram showing an arrangement of color signals in a vertical charge transfer path in the monitor image reading operation of the solid-state imaging device.

【図13】従来の固体撮像素子の平面図であり、主とし
て半導体領域内の構造を示す。
FIG. 13 is a plan view of a conventional solid-state imaging device, mainly showing a structure in a semiconductor region.

【図14】従来の固体撮像素子の平面図であり、主とし
て電荷転送電極の構造を示す。
FIG. 14 is a plan view of a conventional solid-state imaging device, mainly showing a structure of a charge transfer electrode.

【符号の説明】[Explanation of symbols]

A 固体撮像素子 B 表示部 EG 垂直電荷転送電極群 P1 第1の画素列 P2 第2の画素列 PG 画素列群 Q1 第1の画素行 Q2 第2の画素行 V1〜V8 垂直転送電極への印加電圧 φ1、φ2 水平転送電極への印加電圧 1 半導体基板 3 画素 3a 画素(緑色) 3b 画素(青色) 3c 画素(赤色) 11 垂直電荷転送電極 15 水平電荷転送電極 17 出力アンプ 41 フォトダイオード(光電変換素子) 45 トランスファーゲート(読み出しゲート) A solid-state imaging device B display unit EG vertical charge transfer electrode group P1 first pixel column P2 second pixel column PG pixel column group Q1 first pixel row Q2 second pixel row V1 to V8 Application to vertical transfer electrodes Voltage φ1, φ2 Voltage applied to horizontal transfer electrodes 1 Semiconductor substrate 3 Pixel 3a Pixel (green) 3b Pixel (blue) 3c Pixel (red) 11 Vertical charge transfer electrode 15 Horizontal charge transfer electrode 17 Output amplifier 41 Photodiode (photoelectric conversion) Element) 45 transfer gate (readout gate)

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成12年4月7日(2000.4.7)[Submission Date] April 7, 2000 (200.4.7)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0003[Correction target item name] 0003

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0003】図13は、一般的なインターライン型CC
D固体撮像装置の平面図である。
FIG. 13 shows a general interline type CC.
It is a top view of D solid-state imaging device.

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0023[Correction target item name] 0023

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0023】以上の動作により、V1に接続されている
行の画素からの電荷を読み出す。
With the above operation, the charges from the pixels in the row connected to V1 are read.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図1[Correction target item name] Fig. 1

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図1】 FIG.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図6[Correction target item name] Fig. 6

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図6】 FIG. 6

【手続補正5】[Procedure amendment 5]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図7[Correction target item name] Fig. 7

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図7】 FIG. 7

【手続補正6】[Procedure amendment 6]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図8[Correction target item name] Fig. 8

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図8】 FIG. 8

【手続補正7】[Procedure amendment 7]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図10[Correction target item name] FIG.

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図10】 FIG. 10

【手続補正8】[Procedure amendment 8]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図11[Correction target item name] FIG.

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図11】 FIG. 11

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M118 AA10 AB01 BA13 CA03 DA13 DB01 DB06 DB09 DB11 FA01 FA06 FA43 GC08 GC09 GC14 GC15 5C065 AA01 AA03 BB42 DD03 EE10 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4M118 AA10 AB01 BA13 CA03 DA13 DB01 DB06 DB09 DB11 FA01 FA06 FA43 GC08 GC09 GC14 GC15 5C065 AA01 AA03 BB42 DD03 EE10

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 二次元平面上に配列された複数の画素群
であって、各画素群は、垂直方向に第1の画素ピッチで
整列配置された複数の画素を含む第1の画素列と該第1
の画素列に対して垂直方向に前記第1の画素ピッチの1
/2画素ずれて整列配置された複数の画素を含む第2の
画素列とを含み、第2の画素列は、水平方向に関し、隣
接する画素群の第1の画素列間の第2の画素ピッチの1
/2の位置に配置されている複数の画素群と、 水平方向に隣接する画素群対の間に形成された第1の分
離領域と、 各画素群の前記第1の画素列と前記第2の画素列との間
を蛇行しつつ垂直方向に延びる1本の垂直電荷転送路
と、 前記第1の画素列に含まれ行方向に整列する一の画素行
に含まれる画素と、前記第2の画素列に含まれ前記一画
素行と垂直方向に隣接し行方向に整列する二の画素行に
含まれる画素との間に形成され水平方向に延びる複数の
垂直電荷転送電極と、 該垂直電荷転送電極のうち垂直方向に隣接する8本ごと
の垂直電荷転送電極の組に対して、各垂直電荷転送電極
に独立に電圧を印加する駆動回路と、 複数の前記垂直電荷転送路の下端に設けられ、該垂直電
荷転送路から転送された電荷を受けてこれを水平方向に
転送する水平電荷転送路と、 該水平電荷転送路の一端に形成され該水平電荷転送路か
らの電荷を増幅して外部に読み出す出力アンプとを含む
固体撮像素子。
1. A plurality of pixel groups arranged on a two-dimensional plane, wherein each pixel group includes a first pixel column including a plurality of pixels arranged at a first pixel pitch in a vertical direction. The first
Of the first pixel pitch in the vertical direction with respect to the pixel column
And a second pixel column including a plurality of pixels aligned and shifted by two pixels, wherein the second pixel column is a second pixel between first pixel columns of an adjacent pixel group in the horizontal direction. Pitch one
/ 2, a plurality of pixel groups arranged at the position of / 2, a first separation region formed between pairs of horizontally adjacent pixels, a first pixel column of each pixel group, and a second A vertical charge transfer path extending in the vertical direction while meandering between the pixel columns; a pixel included in one pixel row included in the first pixel column and aligned in the row direction; A plurality of vertical charge transfer electrodes extending in the horizontal direction and formed between the one pixel row and pixels included in two pixel rows that are vertically adjacent and aligned in the row direction. A drive circuit that independently applies a voltage to each of the vertical charge transfer electrodes for a set of eight vertical charge transfer electrodes that are vertically adjacent to each other among the transfer electrodes; Receiving the charge transferred from the vertical charge transfer path and transferring it in the horizontal direction. A solid-state imaging device including a horizontal charge transfer path, and an output amplifier to read out to the outside by amplifying the charge from being formed at one end of the horizontal charge transfer path horizontal charge transfer path that.
【請求項2】 前記第1の画素列に含まれる画素は光電
変換素子と緑色フィルタとを含む緑色画素であり、 前記第2の画素列に含まれる画素は、光電変換素子と赤
色フィルタとを含む赤色画素と光電変換素子と青色フィ
ルタとを含む青色画素とが垂直方向に交互に配置され、
複数の前記第2の画素列に含まれる赤色画素と青色画素
とが水平方向に交互に配置されている請求項1に記載の
固体撮像素子。
2. A pixel included in the first pixel column is a green pixel including a photoelectric conversion element and a green filter, and a pixel included in the second pixel column includes a photoelectric conversion element and a red filter. The red pixel including and the blue pixel including the photoelectric conversion element and the blue filter are alternately arranged in the vertical direction,
The solid-state imaging device according to claim 1, wherein red pixels and blue pixels included in the plurality of second pixel columns are alternately arranged in a horizontal direction.
【請求項3】 二次元平面上に配列された複数の画素群
であって、各画素群は、垂直方向に第1の画素ピッチで
整列配置された複数の画素を含む第1の画素列と該第1
の画素列に対して垂直方向に前記第1の画素ピッチの1
/2画素ずれて整列配置された複数の画素を含む第2の
画素列とを含み、第2の画素列は、水平方向に関し、隣
接する画素群の第1の画素列間の第2の画素ピッチの1
/2の位置に配置されている複数の画素群と、水平方向
に隣接する画素群対の間に形成された第1の分離領域
と、各画素群の前記第1の画素列と前記第2の画素列と
の間を蛇行しつつ垂直方向に延びる1本の垂直電荷転送
路と、前記第1の画素列に含まれ、行方向に整列する一
の画素行に含まれる画素と、前記第2の画素列に含ま
れ、前記一画素行と垂直方向に隣接し行方向に整列する
二の画素行に含まれる画素との間に形成され水平方向に
延びる複数の垂直電荷転送電極と、該垂直電荷転送電極
のうち垂直方向に隣接する8本ごとの垂直電荷転送電極
の組に対して、各垂直電荷転送電極に独立に電圧を印加
する駆動回路と、複数の前記垂直電荷転送路の下端に設
けられ、該垂直電荷転送路から転送された電荷を受けて
これを水平方向に転送する水平電荷転送路と、該水平電
荷転送路の一端に形成され該水平電荷転送路からの電荷
を増幅して外部に読み出す出力アンプとを含み、前記第
1の画素列に含まれる画素は光電変換素子と緑色フィル
タとを含む緑色画素であり、前記第2の画素列に含まれ
る画素は、光電変換素子と赤色フィルタとを含む赤色画
素と光電変換素子と青色フィルタとを含む青色画素とが
垂直方向に交互に配置され、複数の前記第2の画素列に
含まれる赤色画素と青色画素とが水平方向に交互に配置
されている固体撮像素子の読み出し方法であって、 a)第1から第8までの垂直電荷転送電極に対して同一
の垂直電荷転送路には同じ色に対応する電荷のみを読み
出す読み出し電圧を印加して垂直電荷転送路へ電荷を読
み出す工程と、 b)前記垂直電荷転送路に読み出された電荷を前記水平
電荷転送路に向けて転送する工程と、 c)前記水平電荷転送路に転送された電荷を前記出力ア
ンプに向けて転送する工程と、 d)前記水平電荷転送路からの電荷を前記出力アンプに
より増幅し外部に出力する工程と、 異なる行の画素について前記a)からd)までの工程を
順次繰り返し、前記画素からの電荷を全て読み出す工程
とを含む固体撮像素子の制御方法。
3. A plurality of pixel groups arranged on a two-dimensional plane, wherein each pixel group includes a first pixel column including a plurality of pixels aligned and arranged at a first pixel pitch in a vertical direction. The first
Of the first pixel pitch in the vertical direction with respect to the pixel column
And a second pixel column including a plurality of pixels aligned and shifted by two pixels, wherein the second pixel column is a second pixel between first pixel columns of an adjacent pixel group in the horizontal direction. Pitch one
/ 2, a first separation region formed between horizontally adjacent pixel group pairs, the first pixel column of each pixel group, and the second pixel group. A vertical charge transfer path extending in the vertical direction while meandering between the pixel columns; a pixel included in one pixel row included in the first pixel column and aligned in the row direction; A plurality of vertical charge transfer electrodes extending in the horizontal direction, formed between the one pixel row and the pixels included in the two pixel rows that are vertically adjacent and aligned in the row direction. A drive circuit for independently applying a voltage to each of the eight vertical charge transfer electrodes in the vertical charge transfer electrodes, the lower end of each of the plurality of vertical charge transfer paths; And transfers the charges in the horizontal direction upon receiving the charges transferred from the vertical charge transfer paths. A horizontal charge transfer path, and an output amplifier formed at one end of the horizontal charge transfer path for amplifying and reading out the charges from the horizontal charge transfer path. A green pixel including a conversion element and a green filter, and a pixel included in the second pixel column includes a red pixel including a photoelectric conversion element and a red filter, and a blue pixel including a photoelectric conversion element and a blue filter. A method for reading out a solid-state imaging device, wherein red pixels and blue pixels included in a plurality of second pixel columns are alternately arranged in a vertical direction and are alternately arranged in a horizontal direction. Applying a read voltage for reading out only charges corresponding to the same color to the same vertical charge transfer path with respect to the eighth vertical charge transfer electrodes to read out charges to the vertical charge transfer paths; b) the vertical charge Read on transfer path Transferring the discharged charges toward the horizontal charge transfer path; c) transferring the charges transferred to the horizontal charge transfer path toward the output amplifier; and d) transferring the horizontal charge transfer path. A solid-state imaging device comprising the steps of: amplifying the electric charge from the pixel by the output amplifier and outputting the amplified electric signal to the outside; and sequentially repeating steps a) to d) for the pixels in different rows and reading out all the electric charges from the pixels. Control method.
【請求項4】 二次元平面上に配列された複数の画素群
であって、各画素群は、垂直方向に第1の画素ピッチで
整列配置された複数の画素を含む第1の画素列と該第1
の画素列に対して垂直方向に前記第1の画素ピッチの1
/2画素ずれて整列配置された複数の画素を含む第2の
画素列とを含み、第2の画素列は、水平方向に関し、隣
接する画素群の第1の画素列間の第2の画素ピッチの1
/2の位置に配置されている複数の画素群と、水平方向
に隣接する画素群対の間に形成された第1の分離領域
と、各画素群の前記第1の画素列と前記第2の画素列と
の間を蛇行しつつ垂直方向に延びる1本の垂直電荷転送
路と、前記第1の画素列に含まれ、行方向に整列する一
の画素行に含まれる画素と、前記第2の画素列に含ま
れ、前記一画素行と垂直方向に隣接し行方向に整列する
二の画素行に含まれる画素との間に形成され水平方向に
延びる複数の垂直電荷転送電極と、該垂直電荷転送電極
のうち垂直方向に隣接した8本ごとの垂直電荷転送電極
の組に対して、各垂直電荷転送電極に独立に電圧を印加
する駆動回路と、複数の前記垂直電荷転送路の下端に設
けられ、該垂直電荷転送路から転送された電荷を受けて
これを水平方向に転送する水平電荷転送路と、該水平電
荷転送路の一端に形成され該水平電荷転送路からの電荷
を増幅して外部に読み出す出力アンプとを含み、前記第
1の画素列に含まれる画素は光電変換素子と緑色フィル
タとを含む緑色画素であり、前記第2の画素列に含まれ
る画素は、光電変換素子と赤色フィルタとを含む赤色画
素と光電変換素子と青色フィルタとを含む青色画素とが
垂直方向に交互に配置され、複数の前記第2の画素列に
含まれる赤色画素と青色画素とが水平方向に交互に配置
されている固体撮像素子の間引き読み出し方法であっ
て、 a)第1から第8までの垂直電荷転送電極のうち垂直方
向に隣接する2本の垂直電荷転送電極に読み出し電圧を
印加する工程と、 b)前記垂直電荷転送路に読み出された電荷をまとめて
転送する工程と、 c)前記垂直電荷転送路から前記水平電荷転送に向けて
電荷を転送する工程と、 d)前記水平電荷転送路に転送された電荷を前記出力ア
ンプに向けて転送する工程と、 e)前記水平電荷転送路からの電荷を前記出力アンプに
より増幅し外部に出力する工程とを含む固体撮像素子の
制御方法。
4. A plurality of pixel groups arranged on a two-dimensional plane, wherein each pixel group includes a first pixel column including a plurality of pixels arranged at a first pixel pitch in a vertical direction. The first
Of the first pixel pitch in the vertical direction with respect to the pixel column
And a second pixel column including a plurality of pixels aligned and shifted by two pixels, wherein the second pixel column is a second pixel between first pixel columns of an adjacent pixel group in the horizontal direction. Pitch one
/ 2, a first separation region formed between horizontally adjacent pixel group pairs, the first pixel column of each pixel group, and the second pixel group. A vertical charge transfer path extending in the vertical direction while meandering between the pixel columns; a pixel included in one pixel row included in the first pixel column and aligned in the row direction; A plurality of vertical charge transfer electrodes extending in the horizontal direction, formed between the one pixel row and the pixels included in the two pixel rows that are vertically adjacent and aligned in the row direction. A drive circuit for independently applying a voltage to each of the vertical charge transfer electrodes for every eight vertical charge transfer electrodes of the vertical charge transfer electrodes, the lower ends of the plurality of vertical charge transfer paths; And transfers the charges in the horizontal direction upon receiving the charges transferred from the vertical charge transfer paths. A horizontal charge transfer path, and an output amplifier formed at one end of the horizontal charge transfer path for amplifying and reading out the charges from the horizontal charge transfer path. A green pixel including a conversion element and a green filter, and a pixel included in the second pixel column includes a red pixel including a photoelectric conversion element and a red filter, and a blue pixel including a photoelectric conversion element and a blue filter. A thin-out reading method for a solid-state imaging device in which red pixels and blue pixels included in a plurality of second pixel columns are alternately arranged in a vertical direction and are alternately arranged in a horizontal direction. Applying a read voltage to two vertically adjacent vertical charge transfer electrodes among the vertical charge transfer electrodes from the first to eighth vertical charge transfer electrodes; and b) transferring the charges read out to the vertical charge transfer paths collectively. Process and A) transferring charge from the vertical charge transfer path toward the horizontal charge transfer; d) transferring charge transferred to the horizontal charge transfer path toward the output amplifier; e) transferring the horizontal charge. Amplifying the charge from the transfer path by the output amplifier and outputting the amplified charge to the outside.
【請求項5】 二次元平面上に配列された複数の画素群
であって、各画素群は、垂直方向に第1の画素ピッチで
整列配置された複数の画素を含む第1の画素列と該第1
の画素列に対して垂直方向に前記第1の画素ピッチの1
/2画素ずれて整列配置された複数の画素を含む第2の
画素列とを含み、第2の画素列は、水平方向に関し、隣
接する画素群の第1の画素列間の第2の画素ピッチの1
/2の位置に配置されている複数の画素群と、水平方向
に隣接する画素群対の間に形成された第1の分離領域
と、各画素群の前記第1の画素列と前記第2の画素列と
の間を蛇行しつつ垂直方向に延びる1本の垂直電荷転送
路と、前記第1の画素列に含まれ、行方向に整列する一
の画素行に含まれる画素と、前記第2の画素列に含ま
れ、前記一画素行と垂直方向に隣接し行方向に整列する
二の画素行に含まれる画素との間に形成され水平方向に
延びる複数の垂直電荷転送電極と、該垂直電荷転送電極
のうち垂直方向に隣接した8本ごとの垂直電荷転送電極
の組に対して、各垂直電荷転送電極に独立に電圧を印加
する駆動回路と、複数の前記垂直電荷転送路の下端に設
けられ、該垂直電荷転送路から転送された電荷を受けて
これを水平方向に転送する水平電荷転送路と、該水平電
荷転送路の一端に形成され該水平電荷転送路からの電荷
を増幅して外部に読み出す出力アンプとを含み、前記第
1の画素列に含まれる画素は光電変換素子と緑色フィル
タとを含む緑色画素であり、前記第2の画素列に含まれ
る画素は、光電変換素子と赤色フィルタとを含む赤色画
素と光電変換素子と青色フィルタとを含む青色画素とが
垂直方向に交互に配置され、複数の前記第2の画素列に
含まれる赤色画素と青色画素とが水平方向に交互に配置
されている固体撮像素子の間引き読み出し方法であっ
て、 a)第1から第8までの垂直電荷転送電極のうち垂直方
向に隣接せず前記第1の画素列から1、前記第2の画素
列から1の2つの画素列の画素に対応する2本の垂直電
荷転送電極に読み出し電圧を印加する工程と、 b)読み出された電荷と同色の信号を読み出すことがで
きる画素行まで前記a)工程で読み出された電荷を前記
垂直電荷転送路内で転送する工程と、 c)前記b)の工程の後に、前記同色の信号を読み出す
ことにより電荷を加算する工程と、 d)前記c)工程において加算された電荷を、前記垂直
電荷転送路から前記水平電荷転送に向けて転送する工程
と、 e)前記水平電荷転送路に転送された電荷を前記出力ア
ンプに向けて転送する工程と、 f)前記水平電荷転送路からの電荷を前記出力アンプに
より増幅し外部に出力する工程とを含む 固体撮像素子の制御方法。
5. A plurality of pixel groups arranged on a two-dimensional plane, wherein each pixel group includes a first pixel column including a plurality of pixels arranged at a first pixel pitch in a vertical direction. The first
Of the first pixel pitch in the vertical direction with respect to the pixel column
And a second pixel column including a plurality of pixels aligned and shifted by two pixels, wherein the second pixel column is a second pixel between first pixel columns of an adjacent pixel group in the horizontal direction. Pitch one
/ 2, a first separation region formed between horizontally adjacent pixel group pairs, the first pixel column of each pixel group, and the second pixel group. A vertical charge transfer path extending in the vertical direction while meandering between the pixel columns; a pixel included in one pixel row included in the first pixel column and aligned in the row direction; A plurality of vertical charge transfer electrodes extending in the horizontal direction, formed between the one pixel row and the pixels included in the two pixel rows that are vertically adjacent and aligned in the row direction. A drive circuit for independently applying a voltage to each of the vertical charge transfer electrodes for every eight vertical charge transfer electrodes of the vertical charge transfer electrodes, the lower ends of the plurality of vertical charge transfer paths; And transfers the charges in the horizontal direction upon receiving the charges transferred from the vertical charge transfer paths. A horizontal charge transfer path, and an output amplifier formed at one end of the horizontal charge transfer path for amplifying and reading out the charges from the horizontal charge transfer path. A green pixel including a conversion element and a green filter, and a pixel included in the second pixel column includes a red pixel including a photoelectric conversion element and a red filter, and a blue pixel including a photoelectric conversion element and a blue filter. A thin-out reading method for a solid-state imaging device in which red pixels and blue pixels included in a plurality of second pixel columns are alternately arranged in a vertical direction and are alternately arranged in a horizontal direction. Vertical charge transfer electrodes corresponding to pixels of two pixel columns, one from the first pixel column and one from the second pixel column, which are not adjacent in the vertical direction among the vertical charge transfer electrodes from the first to the eighth. Apply read voltage to electrode B) transferring the charge read in the step a) to the pixel row from which a signal of the same color as the read charge can be read in the vertical charge transfer path; and c) the b). After the step, the step of adding the charges by reading the signal of the same color; and d) the step of transferring the charges added in the step c) from the vertical charge transfer path toward the horizontal charge transfer. E) transferring the charge transferred to the horizontal charge transfer path toward the output amplifier; and f) amplifying the charge from the horizontal charge transfer path by the output amplifier and outputting the charge to the outside. A method for controlling a solid-state imaging device.
【請求項6】 二次元平面上に配列された複数の画素群
であって、各画素群は、垂直方向に第1の画素ピッチで
整列配置された複数の画素を含む第1の画素列と該第1
の画素列に対して垂直方向に前記第1の画素ピッチの1
/2画素ずれて整列配置された複数の画素を含む第2の
画素列とを含み、第2の画素列は、水平方向に関し、隣
接する画素群の第1の画素列間の第2の画素ピッチの1
/2の位置に配置されている複数の画素群と、水平方向
に隣接する画素群対の間に形成された第1の分離領域
と、各画素群の前記第1の画素列と前記第2の画素列と
の間を蛇行しつつ垂直方向に延びる1本の垂直電荷転送
路と、前記第1の画素列に含まれ、行方向に整列する一
の画素行に含まれる画素と、前記第2の画素列に含ま
れ、前記一画素行と垂直方向に隣接し行方向に整列する
二の画素行に含まれる画素との間に形成され水平方向に
延びる複数の垂直電荷転送電極と、該垂直電荷転送電極
のうち垂直方向に隣接した8本ごとの垂直電荷転送電極
の組に対して、各垂直電荷転送電極に独立に電圧を印加
する駆動回路と、複数の前記垂直電荷転送路の下端に設
けられ、該垂直電荷転送路から転送された電荷を受けて
これを水平方向に転送する水平電荷転送路と、該水平電
荷転送路の一端に形成され該水平電荷転送路からの電荷
を増幅して外部に読み出す出力アンプとを含み、前記第
1の画素列に含まれる画素は光電変換素子と緑色フィル
タとを含む緑色画素であり、前記第2の画素列に含まれ
る画素は、光電変換素子と赤色フィルタとを含む赤色画
素と光電変換素子と青色フィルタとを含む青色画素とが
垂直方向に交互に配置され、複数の前記第2の画素列に
含まれる赤色画素と青色画素とが水平方向に交互に配置
されている固体撮像素子の読み出し方法であって、 静止画像を読み出す際には、 A)第1から第8までの垂直電荷転送電極に対して同一
の垂直電荷転送路からは同じ色に対応する電荷のみを読
み出す読み出し電圧を印加して前記光電変換素子から前
記垂直電荷転送路へ電荷を読み出す工程と、 B)前記垂直電荷転送路に読み出された電荷を前記水平
電荷転送路に向けて転送する工程と、 C)前記水平電荷転送路に転送された電荷を前記出力ア
ンプに向けて転送する工程と、 D)前記水平電荷転送路からの電荷を前記出力アンプに
より増幅し外部に出力する工程と、 異なる行の画素について前記A)からD)までの工程を
順次繰り返し、前記画素からの電荷を全て読み出す工程
と動画を読み出す際には、 a)第1から第8までの垂直電荷転送電極のうち垂直方
向に隣接する2本の垂直電荷転送電極に読み出し電圧を
印加する工程と、 b)前記垂直電荷転送路に読み出された電荷をまとめて
転送する工程と、 c)前記垂直電荷転送路から前記水平電荷転送に向けて
電荷を転送する工程と、 d)前記水平電荷転送路に転送された電荷を前記出力ア
ンプに向けて転送する工程と、 e)前記水平電荷転送路からの電荷を前記出力アンプに
より増幅し外部に出力する工程とを含む 固体撮像素子の制御方法。
6. A plurality of pixel groups arranged on a two-dimensional plane, wherein each pixel group includes a first pixel column including a plurality of pixels arranged at a first pixel pitch in a vertical direction. The first
Of the first pixel pitch in the vertical direction with respect to the pixel column
And a second pixel column including a plurality of pixels aligned and shifted by two pixels, wherein the second pixel column is a second pixel between first pixel columns of an adjacent pixel group in the horizontal direction. Pitch one
/ 2, a first separation region formed between horizontally adjacent pixel group pairs, the first pixel column of each pixel group, and the second pixel group. A vertical charge transfer path extending in the vertical direction while meandering between the pixel columns; a pixel included in one pixel row included in the first pixel column and aligned in the row direction; A plurality of vertical charge transfer electrodes extending in the horizontal direction, formed between the one pixel row and the pixels included in the two pixel rows that are vertically adjacent and aligned in the row direction. A drive circuit for independently applying a voltage to each of the vertical charge transfer electrodes for every eight vertical charge transfer electrodes of the vertical charge transfer electrodes, the lower ends of the plurality of vertical charge transfer paths; And transfers the charges in the horizontal direction upon receiving the charges transferred from the vertical charge transfer paths. A horizontal charge transfer path, and an output amplifier formed at one end of the horizontal charge transfer path for amplifying and reading out the charges from the horizontal charge transfer path. A green pixel including a conversion element and a green filter, and a pixel included in the second pixel column includes a red pixel including a photoelectric conversion element and a red filter, and a blue pixel including a photoelectric conversion element and a blue filter. A method for reading a solid-state imaging device in which red pixels and blue pixels included in a plurality of second pixel columns are alternately arranged in a vertical direction and are alternately arranged in a horizontal direction. A) applying a read voltage to read out only charges corresponding to the same color from the same vertical charge transfer path to the first to eighth vertical charge transfer electrodes to apply the vertical charge from the photoelectric conversion element; transfer B) transferring the charge read out to the vertical charge transfer path toward the horizontal charge transfer path; and C) outputting the charge transferred to the horizontal charge transfer path to the output. A step of transferring the charges from the horizontal charge transfer path to the amplifier, and a step of amplifying the charges from the horizontal charge transfer path by the output amplifier and outputting the amplified charges to the outside; and steps A) to D) for pixels in different rows are sequentially repeated. The step of reading out all the charges from the pixels and the step of reading out a moving image: a) applying a readout voltage to two vertically adjacent vertical charge transfer electrodes among the first to eighth vertical charge transfer electrodes; B) transferring the charges read out to the vertical charge transfer path collectively; c) transferring the charge from the vertical charge transfer path toward the horizontal charge transfer; Horizontal Transferring the charge transferred to the load transfer path toward the output amplifier; and e) amplifying the charge from the horizontal charge transfer path by the output amplifier and outputting the charge to the outside. Method.
JP23199999A 1999-08-18 1999-08-18 Control method of solid-state image sensor Expired - Fee Related JP4098444B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP23199999A JP4098444B2 (en) 1999-08-18 1999-08-18 Control method of solid-state image sensor
US09/629,621 US6822682B1 (en) 1999-08-18 2000-07-31 Solid state image pickup device and its read method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23199999A JP4098444B2 (en) 1999-08-18 1999-08-18 Control method of solid-state image sensor

Publications (2)

Publication Number Publication Date
JP2001057419A true JP2001057419A (en) 2001-02-27
JP4098444B2 JP4098444B2 (en) 2008-06-11

Family

ID=16932367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23199999A Expired - Fee Related JP4098444B2 (en) 1999-08-18 1999-08-18 Control method of solid-state image sensor

Country Status (1)

Country Link
JP (1) JP4098444B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487054B1 (en) * 2001-06-20 2005-05-03 가부시끼가이샤 도시바 Cmos image senser
JP2006287913A (en) * 2005-03-07 2006-10-19 Fuji Photo Film Co Ltd Solid-state imaging element and imaging apparatus
JP2007150661A (en) * 2005-11-28 2007-06-14 Fujifilm Corp Solid-state imaging apparatus and drive method of solid-state imaging apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487054B1 (en) * 2001-06-20 2005-05-03 가부시끼가이샤 도시바 Cmos image senser
JP2006287913A (en) * 2005-03-07 2006-10-19 Fuji Photo Film Co Ltd Solid-state imaging element and imaging apparatus
JP4630200B2 (en) * 2005-03-07 2011-02-09 富士フイルム株式会社 Solid-state imaging device and imaging apparatus
JP2007150661A (en) * 2005-11-28 2007-06-14 Fujifilm Corp Solid-state imaging apparatus and drive method of solid-state imaging apparatus
JP4691438B2 (en) * 2005-11-28 2011-06-01 富士フイルム株式会社 Solid-state imaging device and driving method of solid-state imaging device

Also Published As

Publication number Publication date
JP4098444B2 (en) 2008-06-11

Similar Documents

Publication Publication Date Title
US6236434B1 (en) Solid state image pickup device
JP4338298B2 (en) Charge transfer device and driving method thereof
US6885399B1 (en) Solid state imaging device configured to add separated signal charges
JP4497688B2 (en) Solid-state imaging device
EP1331670B1 (en) Solid state image pickup device with two photosensitive fields per one pixel
US7199826B2 (en) Thin-out drive method for CCD image sensor
US7612812B2 (en) Solid state imaging device with increased vertical resolution in interlace scanning method
US7110031B2 (en) State image pickup apparatus having pixel shift layout
US6690421B1 (en) Structure of solid state image pickup device
US6822682B1 (en) Solid state image pickup device and its read method
JP4252685B2 (en) Solid-state imaging device
EP1708483A1 (en) Solid state imaging apparatus and driving method of the solid state imaging apparatus
JP4497261B2 (en) Charge transfer device, CCD image sensor, and CCD imaging system
JP4098444B2 (en) Control method of solid-state image sensor
JP2006014075A5 (en)
JP4132003B2 (en) Solid-state imaging device
JPH10284714A (en) Soid-state imaging device and imaging system using the same
JP4148606B2 (en) Solid-state imaging device and reading method thereof
JPS5838026B2 (en) color signal generator
JP3704406B2 (en) Solid-state imaging device
JP4551085B2 (en) Solid-state imaging device, imaging device
JP2007124046A (en) Solid-state imaging element and camera provided with the same
JP3021513B2 (en) Solid-state imaging device
JPH07274185A (en) Method for constituting color solid-state image pickup element and color filter
JP2004200310A (en) Method of driving charge transfer element and solid state imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050603

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060621

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees