JP2004200310A

JP2004200310A - Method of driving charge transfer element and solid state imaging device

Info

Publication number: JP2004200310A
Application number: JP2002365517A
Authority: JP
Inventors: Katsumi Ikeda; 勝己池田
Original assignee: Fujifilm Microdevices Co Ltd; Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp; Fujifilm Microdevices Co Ltd
Priority date: 2002-12-17
Filing date: 2002-12-17
Publication date: 2004-07-15
Anticipated expiration: 2022-12-17
Also published as: JP4303950B2

Abstract

PROBLEM TO BE SOLVED: To provide a method for driving a charge transfer element which is equipped with a plurality of charge transfer stages containing an upper barrier region and a lower well region with respect to the transfer direction without spoiling its saturation characteristics. SOLUTION: A solid state imaging device comprises a plurality of photoelectric conversion elements 10 arranged in rows, a plurality of vertical transfer units 20, a plurality of line memories 30, a horizontal transfer unit 40, an output 50, and a charge readout unit 60. The horizontal transfer unit 40 is formed of a charge transfer element equipped with a plurality of charge transfer stages containing an upper barrier region and a lower well region each in the transfer direction. The charge transfer element is driven in the manner wherein a low-level voltage is applied to the certain charge transfer stage downstream adjacent to the other charge transfer stage where electric charge is accumulated while a high voltage is applied to the other charge transfer stage, and a high-level voltage is restrained from being applied to the charge transfer stage adjacent to upstream side. COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、転送方向に対して上流側のバリア領域と下流側のウェル領域とを含む電荷転送段を複数有する電荷転送素子の駆動方法、及び転送方向に対して上流側のバリア領域と下流側のウェル領域とを含む電荷転送段を複数有する電荷転送素子を含んで構成される固体撮像素子の駆動方法に関する。
【０００２】
【従来の技術】
固体撮像素子として、ＣＣＤを利用した電荷転送部によって信号電荷を転送し、撮像データを得るものが知られている。この固体撮像素子は、半導体基板表面に複数行、複数列に亘って行列状に配設された複数の光電変換素子と、光電変換素子に隣接して設けられ、光電変換素子の電荷を列方向に転送する複数の垂直転送部と、垂直転送部からの電荷を、行方向に転送する水平転送部と、水平転送部によって転送される電荷に応じた信号を出力する出力部とを有している。
【０００３】
垂直転送部を構成する第１のタイプの電荷転送素子は、不純物濃度がほぼ一定のｎ型電荷転送チャネルと、このチャネル上に膜厚がほぼ一定の絶縁膜を介して設けられた複数の電荷転送電極を含んで構成される。このタイプの電荷転送素子では、個々の電荷転送電極に印加する電圧の相対的な大小関係に応じて、相対的に高いレベルの電圧を印加した電極の下にはポテンシャル・ウェル領域が、相対的に低いレベルの電圧を印加した電極の下にはポテンシャル・バリア領域が形成され、ポテンシャル・ウェル領域の上流側及び下流側にポテンシャル・バリア領域を形成すれば、このポテンシャル・ウェル領域内に電荷を閉じこめることができる。
【０００４】
したがって、個々の電極に印加する電圧の高さを適宜制御することにより、２つのポテンシャル・バリア領域によって挟まれたポテンシャル・ウェル領域を所望方向に順次移動させることができ、ポテンシャル・ウェル領域内の電荷を所望方向に転送することができる。
【０００５】
なお、本明細書においては、電荷転送素子によって転送される電荷の移動を１つの流れとみなして、個々の部材等の相対的な位置を、必要に応じて「何々の上流」、「何々の下流」等と称して特定する。
【０００６】
水平転送部を構成する第２のタイプの電荷転送素子は、ｎ型不純物の濃度が相対的に高い領域（以下、この領域を「ｎ型不純物添加領域」という。）と相対的に低い領域（以下、この領域を「ｎ^-型不純物添加領域」という。）とが交互に形成された電荷転送チャネルと、このチャネル上に膜厚がほぼ一定の絶縁膜を介して設けられた複数の電荷転送電極を含んで構成される。電荷転送電極は、通常、ｎ型不純物添加領域及びｎ^-型不純物添加領域それぞれの上方に１つずつ配置され、１つのｎ^-型不純物添加領域上に配置された電荷転送電極と、その下流側のｎ型不純物添加領域上に配置された電荷転送電極とは共通結線される。共通結線される２つの電荷転送電極は、１つの電極としてもよい。
【０００７】
このタイプの電荷転送素子では、個々のｎ型不純物添加領域はｎ^-型不純物添加領域に対して常にポテンシャル・ウェル領域となり、ポテンシャル・ウェル領域内の電荷は、ポテンシャル・バリア領域（この場合は、ｎ^-型不純物添加領域）によって、移動が禁止される。したがって、電荷転送電極に印加する電圧の高さを制御することによって、ポテンシャル・バリア領域からポテンシャル・ウェル領域に向かう方向に電荷を転送することができる。
【０００８】
以下の記載では、「ポテンシャル・ウェル領域」を単に「ウェル領域」と、「ポテンシャル・バリア領域」を単に「バリア領域」と記述する。また、第１のタイプの電荷転送素子においては、１つの電荷転送電極とその下方に位置する電荷転送チャネルの一領域とによって構成される要素を、第２のタイプの電荷転送素子においては、１つのｎ^-型不純物添加領域型不純物添加領域とその下流側のｎ型不純物添加領域、及びそれらの上方に配置された電荷転送電極とによって構成される要素を、「電荷転送段」と記述する。
【０００９】
このような垂直転送部及び水平転送部を備えた固体撮像素子は、垂直転送部に読み出された信号電荷を水平転送部に転送し、水平転送部によって転送された信号電荷を電圧信号に変換して出力する。固体撮像素子によって静止画撮影を行う場合は、全ての光電変換素子からの信号電荷をそれぞれ画素信号として利用するが、固体撮像素子を用いた電子スチルカメラにおけるモニタモード（カメラのモニタに撮影画像を表示するモード）や、動画撮影モード（記録画素数が一般に少ない。）では、垂直方向及び水平方向に間引いた信号を得れば充分である。
【００１０】
垂直方向の間引きは、光電変換素子から垂直転送部への読み出しを間引いたり、垂直方向の複数の光電変換素子の電荷を垂直転送路で加算（混合）させたりすることによって実現される。また、水平方向の間引きは、垂直転送部と水平転送部との間に、信号電荷を一時蓄積するラインメモリを設け、垂直転送部から水平転送部への転送列を間引いた入り、水平転送部で複数の垂直転送部から電荷を加算（混合）することによって実現される。信号電荷の加算を行うと、信号処理上１つの画素として扱われる信号量（電荷量）が増加しているので、撮影感度を向上させることができる。
【００１１】
水平転送部において信号電荷の加算を行う固体撮像素子は、特許文献１に示されている。図５は、水平転送部において信号電荷の加算を行う固体撮像素子の一例の概略構成を平面的に示す図であり、半導体基板表面に複数行、複数列に亘って行列状に配設された複数の光電変換素子１０と、光電変換素子１０に隣接して設けられ、光電変換素子１０で発生した信号電荷を列方向Ｙに転送する複数の垂直転送部２０と、垂直転送部２０の端部に設けられ、垂直転送部２０からの信号電荷を一時蓄積するラインメモリ３０と、ラインメモリ３０からの信号電荷を行方向Ｘに転送する水平転送部４０と、水平転送部４０によって転送される信号電荷に応じた信号を出力する出力部５０、光電変換素子１０の信号電荷を垂直転送部２０に読み出す電荷読み出し部６０を含む。なお、図５では、光電変換素子１０、ラインメモリ３０、電荷読み出し部６０は、一部のみに番号を付してある。
【００１２】
光電変換素子１０は、埋込型のフォトダイオードで実現され、入射光量に応じた信号電荷を発生し蓄積する。各光電変換素子１０の上方には、色フィルタ（図示せず）が設けられ、各光電変換素子１０は、フィルタの色に対応した分光感度の信号電荷を発生し蓄積する。色フィルタは、例えば赤色（以下、単に「Ｒ」と記述する場合もある）、緑色（以下、単に「Ｇ」と記述する場合もある）、青色（以下、単に「Ｂ」と記述する場合もある）の３原色で構成される。
【００１３】
垂直転送部２０は、光電変換素子１０から読み出された電荷を蓄積し、転送する垂直転送チャネルとその上方に設けられた垂直転送電極（図５においては、垂直転送チャネル領域に対応する領域を概略的に垂直転送部２０として記載してある。）を含む第１のタイプの電荷転送素子で構成される。光電変換素子１０の信号電荷は、電荷読み出し部６０を介して垂直転送部２０に読み出される。光電変換素子１０、垂直転送部２０、電荷読み出し部６０の形状及び配置、垂直転送電極（図示せず）の形状、配置等は、種々のものが周知であるので、詳細な記載は省略する。
【００１４】
ラインメモリ３０は、垂直転送部２０に続く１つの電荷転送段として構成される。ラインメモリ３０を構成する電荷転送段は、第２のタイプの電荷転送素子の電荷転送段と同様の構成を有し、上流の垂直転送部２０側にｎ^-型不純物添加領域、下流の水平転送部４０側にｎ型不純物添加領域が形成されている。したがって、上流側に隣接する垂直転送部２０の電荷転送段に信号電荷を蓄積した後、その電荷転送段に相対的に低いレベルの電圧を印加し、ラインメモリに相対的に高いレベルの電圧を印加することにより、垂直転送部２０からの信号電荷をラインメモリ３０に転送し、蓄積することができる。
【００１５】
図６に、垂直転送部２０の転送段とそれに続くラインメモリ３０の関係を模式的に示す。図６においては、１つの光電変換素子１０に対して電荷転送段が４段（それぞれの電荷転送段に対応する垂直転送電極Ｖ１、Ｖ２、Ｖ３、Ｖ４で示す。）形成され、その最下流に連続してラインメモリ３０（転送制御電極をＬＭで示す。）が設けられる。
【００１６】
水平転送部４０は、第２のタイプの電荷転送素子で構成され、１つの垂直転送部２０に対応して１つの電荷転送段を有する。そして、垂直転送部２０の下流端に設けられたラインメモリ３０に蓄積された信号電荷が対応する電荷転送段に転送され、蓄積され、出力部５０に転送される。
【００１７】
図７は、図５に示す固体撮像素子の、垂直転送部、ラインメモリ、及び水平転送部の構成を概略的に示す部分平面図であり、図８は、図７のＡ−Ａ断面を示す図である。なお、図８は、垂直転送部、ラインメモリ、水平転送部の各電極及び不純物領域相互の位置関係を示すもので、各要素の寸法（例えば、水平転送電極Ｈ１下方のｎ型不純物領域の寸法）は、正確ではない。
【００１８】
チャネルストップ領域２２（一部のみ番号を付してある。）に区画された垂直転送チャネル２１（一部のみ番号を付してある。）上には、最下流の光電変換素子に対応する垂直転送電極Ｖ１、Ｖ２、Ｖ３、Ｖ４が設けられ、続いて転送制御電極ＬＭ（この例では、第１の転送制御電極ＬＭ１と第２の転送制御電極ＬＭ２が設けられるが、電圧が印加されるので、単に「ＬＭ」と記述する。）が設けられる。図８の断面図に示すように。垂直転送チャネル２１は、ｎ型不純物領域で形成され、垂直転送チャネル２１に続いてラインメモリ３０のｎ^-型不純物領域３１、ｎ型不純物領域３２が設けられる。
【００１９】
水平転送部４０は、行方向に帯状に延在する１本の水平転送チャネル４１と、水平転送チャネル４１の上方に形成された多数個の第１水平転送電極Ｈａと第２水平転送電極Ｈｂ（図７では一部にのみ番号を付してある。）とを有する。第１水平転送電極Ｈａは、水平転送チャネルのｎ型不純物領域４３上方に設けられ、第２水平転送電極Ｈｂは、水平転送チャネルのｎ^-型不純物領域４２上方に設けられる。第２水平転送電極Ｈｂは、ラインメモリの転送制御電極ＬＭと第１水平転送電極Ｈａとの間の領域に回り込んでおり、回り込んだ部分の下方もｎ^-型不純物領域となっている。
【００２０】
垂直転送電極Ｖ１、Ｖ２、Ｖ３、Ｖ４は、４相の駆動パルスφＶ１〜φＶ４で駆動され、水平転送電極Ｈａ、Ｈｂは、８相の駆動パルスφＨ１〜φＨ８で駆動される。同じ電荷転送段を構成する垂直転送電極Ｈａ、Ｈｂには、同一の駆動パルスが印加されるので、必要に応じて、垂直転送電極ＨａとＨｂを、対応する印加される駆動パルスφＨ１〜φＨ８に合わせ、Ｈ１〜Ｈ８と記述する。
【００２１】
図９は、図８に示した部分の不純物領域の電位レベルを、垂直転送電極Ｖ１〜Ｖ４、転送制御電極ＬＭ、及び水平転送電極Ｈ１、Ｈ７、Ｈ８に印加される駆動パルスのレベルの変化に対応させて示したものである。図９における「Ｈ」は、対応する電極に相対的に高いレベル（以下、単に「ハイレベル」と記述する。）の電圧が印加されている状態（以下、単に「ハイレベル」と記述する。）を示し、「Ｌ」は、対応する電極に相対的に低いレベルの電圧が印加されている状態（以下、単に「ローレベル」と記述する。）を示す。
【００２２】
図９（ａ）は、電極Ｖ１、Ｖ４、Ｈ１、Ｈ７がローレベル、電極Ｖ２、Ｖ３、ＬＭ、Ｈ８がハイレベルとなっており、垂直転送部２０の信号電荷が電極Ｖ２、Ｖ３の下方に蓄積されている状態を示す。この状態から、図９（ｂ）に示すように、電極Ｖ４をハイレベルにすると、電極Ｖ４下方のバリア領域がなくなるので、信号電荷は電極ＬＭ下方のラインメモリ３０に移動する。
【００２３】
次いで、図９（ｃ）に示すように、電極Ｖ４をローレベルにしてバリア領域を形成して垂直転送部２０への移動を禁止した後、電極Ｈ１をハイレベルにする。しかし、ラインメモリ３０と水平転送部４０との間にはｎ^-不純物領域が存在するので、ラインメモリ３０の信号電荷は移動しない。図９（ｄ）に示すように電極ＬＭをローレベルにすると、信号電荷は電極Ｈ１下方に移動する。この状態が、垂直転送部２０から水平転送部４０に信号電荷が移動した状態である。
【００２４】
水平転送部４０における移動は、隣接する電極のレベルを変化させ、上流側をローレベルにすることによって行う。図９（ｅ）に示すように、電極Ｈ１、Ｈ８が共にローレベルの場合も、図Ｘ（ｄ）と同様信号電荷は移動しない。図９（ｄ）の状態から電極Ｈ１をローレベルにしたり、図９（ｅ）の状態から電極Ｈ８をハイレベルにしたりして、上流側の電極をローレベル、下流側の電極をハイレベルにすると、上流側に蓄積された信号電荷は下流側に移動する。
【００２５】
以上説明したラインメモリ３０から水平転送部４０及び水平転送部４０内の電荷移動を整理すると、図１０のようになる。図１０に示すように電荷が移動する条件は、電荷が蓄積された領域に対応する電極の電圧レベルがローレベルで、その電極の次の電極の電圧レベルがハイレベルの場合のみであるので、転送制御電極ＬＭ及び水平転送電極Ｈ１〜Ｈ８に印加する電圧のレベルを制御することにより、電荷の移動を自由に制御できる。
【００２６】
次に、図５〜図１０を用いて説明した従来の固体撮像素子の動作を説明する。図１１及び図１２は、全ての光電変換素子で発生し蓄積した信号電荷を読み出して転送し、各光電変換素子に対応した撮影画像信号を出力する場合の動作を説明する図である。図１１及び図１２においては、便宜的に３２個の光電変換素子が、４行８列に配置されているものとして記載したが、実際には数十万個ないし数百万個の光電変換素子が設けられる。また、各光電変換素子上に配置される色フィルタは、Ｇを正方格子状、ＲとＢを斜め市松状に配列した一般的なＧストライプ配列とする。水平転送電極（図示せず）には、８相の水平転送パルスが印加される。
【００２７】
図１１（ａ）は、光電変換素子１０に各色フィルタに対応した分光感度の検出光に対応した信号電荷が発生し蓄積された状態を示す。なお、図１１及び図１２における「Ｒ」、「Ｇ」、「Ｂ」は、それぞれ赤、緑、青に対応した信号電荷を示す（蓄積される信号電荷が記載される他の図においても同様である。）。また、参照番号は、一部省略して付してある。
【００２８】
図１１（ｂ）は、光電変換素子１０に蓄積された信号電荷を垂直転送部２０に読み出した状態を示し、図１１（ｃ）は、垂直転送を行って、最下流の光電変換素子行の信号電荷がラインメモリ３０に転送された状態を示す。垂直転送部２０への読み出し及び垂直転送部２０における転送は、垂直転送電極及び垂直転送電極と一体の読み出し電極（いずれも図示せず）に対する駆動パルスを制御することによって行われる。
【００２９】
ラインメモリ３０に蓄積された信号電荷を水平転送部４０に転送し、さらに水平転送部４０を出力部５０に向けて転送するには、ラインメモリ３０の転送制御電極ＬＭをローレベル、奇数番の水平転送電極Ｈ１、Ｈ３、Ｈ５、Ｈ７をハイレベル、偶数番の水平転送電極Ｈ２、Ｈ４、Ｈ６、Ｈ８をローレベルにする。各電極にこのような電圧を印加すると、奇数番列の信号電荷が、奇数番の水平転送電極Ｈ１、Ｈ３、Ｈ５、Ｈ７の下方の電荷転送段に転送される（図１２（ａ）参照）。そして、ラインメモリ３０の転送制御電極ＬＭをハイレベルにした後、水平転送電極Ｈ１〜Ｈ８に対する印加電圧をハイレベルとローレベルとで繰り返し反転させることにより、水平転送部４０の信号電荷を出力部５０に転送する。
【００３０】
続いて、ラインメモリ３０に残された偶数番列の信号電荷を水平転送部４０に転送するため、ラインメモリ３０の転送制御電極ＬＭをローレベル、偶数番の水平転送電極Ｈ２、Ｈ４、Ｈ６、Ｈ８をハイレベル、奇数番の水平転送電極Ｈ１、Ｈ３、Ｈ５、Ｈ７をローレベルにする。各電極にこのような電圧を印加すると、図１２（ｂ）に示すように、偶数番列の信号電荷が水平転送部４０に転送される。そして、奇数番列の信号電荷の転送と同様、ラインメモリ３０の転送制御電極ＬＭをハイレベルにした後、水平転送電極Ｈ１〜Ｈ８に対する印加電圧をハイレベルとローレベルとで繰り返し反転させることにより、水平転送部４０の信号電荷を出力部５０に転送することができる。
【００３１】
次に、水平転送部４０において、信号電荷を加算して間引く場合の動作について説明する。光電変換素子１０に入射光量に対応した信号電荷が蓄積され、垂直転送部２０に読み出され、ラインメモリ３０に転送されるまでの動作は、図１１で説明した動作と同様であるので、説明を省略する。
【００３２】
図１３〜図１５は、ラインメモリ３０の転送制御電極ＬＭ及び水平転送部４０の水平転送電極Ｈ１〜Ｈ８に印加される駆動パルスφＬＭとφＨ１〜φＨ８のタイミングチャート、及び駆動パルスφＬＭとφＨ１〜φＨ８の状態に対応したラインメモリ３０及び水平転送部４０の状態を示すものである。この例では、説明のため便宜的に１６列分の垂直転送部に対応するラインメモリ３０及び水平転送部４０のみを示してあり、図の右上方に、それらの概略平面図を示してある。また、各タイミングにおけるラインメモリ３０及び水平転送部４０の各転送段に対してハイレベルの電圧が印加されている場合、ハッチングを付して示してある。符号、番号は、一部のみに付してある。
【００３３】
時刻ｔ１は、垂直転送部から転送された１行分の信号電荷がラインメモリ３０に蓄積されている状態であり、図１１（ｃ）と同様の状態である。このタイミングでは、駆動パルスφＬＭがハイレベルに、駆動パルスφＨ１〜φＨ８がローレベルに保持される。
【００３４】
次いで、ラインメモリ３０に蓄積された信号電荷の水平転送部４０への転送、及び水平転送部４０内の転送を行うが、まず、水平転送電極Ｈ５に対応する列の信号電荷（赤色フィルタに対応した分光感度の検出光に対応した信号電荷であり、以下「Ｒ電荷」と記述する。同様に、緑色フィルタに対応する信号電荷は「Ｇ電荷」、青色フィルタに対応する信号電荷は「Ｂ電荷」と記述する。）を転送する。
【００３５】
水平転送電極Ｈ５に対応する列のＲ電荷の水平転送部４０への転送は、駆動パルスφＨ５をハイレベルとし（時刻ｔ２参照）、駆動パルスφＬＭをローレベルとすることによって行う（時刻ｔ３参照）。次いで、駆動パルスφＬＭをハイレベルにして、ラインメモリ３０に蓄積された他の信号電荷の移動ができない状態にした後（時刻ｔ４参照）、水平転送部４０のＲ電荷を、水平転送電極Ｈ１下方まで転送する（時刻ｔ８参照）。この間、駆動パルスφＨ１〜φＨ５を、図１０に示すような電荷が移動する状態に制御する（時刻ｔ５〜ｔ７参照）。ラインメモリ３０に蓄積された水平転送電極Ｈ１に対応する列の信号電荷は、Ｒ電荷であるので、その電荷を水平転送部４０に転送すると、電荷の加算ができることになる。
【００３６】
次いで、水平転送電極Ｈ４、Ｈ８に対応する列のＧ電荷、及び水平転送電極Ｈ７に対応する列のＢ電荷の転送を行うため、駆動パルスφＨ４、φＨ７、φＨ８をハイレベルにする（時刻ｔ９参照）。そして、駆動パルスφＬＭをローレベルにしてこれらの信号電荷を水平転送部４０に転送し（時刻ｔ１０参照）、駆動パルスφＬＭを再度ハイレベルにする（時刻ｔ１１参照）。
【００３７】
続いて、水平転送電極Ｈ７下方のＢ電荷を水平転送電極Ｈ６下方に転送し（時刻ｔ１２参照）、水平転送電極Ｈ４、Ｈ６、Ｈ８下方のＧ電荷、Ｂ電荷、Ｇ電荷を同時に、水平転送電極Ｈ４下方のＧ電荷が水平転送電極Ｈ２下方に達するまで転送する（時刻ｔ１３、ｔ１４参照）。この時Ｂ電荷は水平転送電極Ｈ４下方に蓄積されているが、さらにこのＢ電荷を水平転送電極Ｈ３下方に転送する（時刻ｔ１５参照）。時刻ｔ１５では、図１５から明らかなように、水平転送部４０に蓄積される信号電荷が、ラインメモリ３０に蓄積されたままの信号電荷を同じ色の電荷となっている。
【００３８】
この状態で駆動パルスφＬＭをローレベルにすると、ラインメモリ３０に蓄積された水平転送電極Ｈ１に対応する列のＲ電荷、水平転送電極Ｈ２、Ｈ６に対応する列のＧ電荷、及び水平転送電極Ｈ３に対応する列のＢ電荷が、水平転送部４０に転送されるので、同じ色の信号電荷が水平転送部４０で加算されることになる（時刻ｔ１６参照）。
【００３９】
そして、駆動パルスφＬＭを再度ハイレベルにし（時刻ｔ１７参照）、水平転送電極Ｈ１下方の加算されたＲ電荷を、水平転送電極Ｈ８下方に転送する（時刻ｔ１８参照）。そして、水平転送電極Ｈ２及びＨ６下方の加算されたＧ電荷と、水平転送電極Ｈ８下方の加算されたＲ電荷とを、同時に水平転送電極Ｈ１、Ｈ５、Ｈ７下方に転送する（時刻ｔ１９参照）。
【００４０】
図１５から明らかなように、時刻ｔ１９においては、奇数番の水平転送電極下方にのみ加算された信号電荷が蓄積されており、駆動パルスφＨ１〜φＨ８は、１つおきに反転状態となっているので、駆動パルスφＨ１〜φＨ８の反転を繰り返すことにより、加算された信号電荷を順次出力部へ転送することができる。
【００４１】
以上のように、垂直転送部２０と水平転送部４０との間に信号電荷を蓄積するラインメモリ３０を設け、ラインメモリ３０から水平転送部４０への電荷転送、及び水平転送部４０内の電荷転送を制御することによって、水平転送部４０内で信号電荷の加算が可能となり、間引きされた撮影画像信号を得ることができる。なお、図１３〜図１５では、Ｇストライプ配列の１つの配列の行の信号電荷の転送について説明したが、配列が異なる他の行についても、Ｒ電荷とＢ電荷の位置が異なるだけで同様に加算転送される。また、他のフィルタ配列でも、転送順序を変更することにより、水平転送部４０での加算が可能である（例えば、特許文献１参照）。
【００４２】
水平転送部４０における信号電荷の加算は、第２のタイプの電荷転送素子においては、連続する電荷転送段に信号電荷を蓄積でき、上流側への電荷移動が基本的にないことを利用しているが、駆動の仕方によっては次のような問題が生じる場合がある。
【００４３】
図１６は、連続する３段の電荷転送段に対する印加電圧の組合せに応じて、中央の電荷転送段に蓄積された電荷がどのようになるかを示したものである。図１６（ａ）は、水平転送部４０の３段の電荷転送段の断面を模式的に示すもので、それぞれの転送段には駆動パルスφＨ１、φＨ２、φＨ３が印加されるものとする。図１６（ｂ）〜図１６（ｉ）は、駆動パルスφＨ１、φＨ２、φＨ３の電圧レベルの組合せ（それぞれの図の上方に「Ｈ」又は「Ｌ」で示す。）に応じた水平転送チャネルの電位と、蓄積電荷の振る舞いを示す図である。
【００４４】
図１０で説明したように、図１６（ｆ）と図１６（ｇ）の組合せで、中央の電荷転送段に蓄積された電荷が下流側に移動するが、他の組合せでは上流側にも下流側にも移動しない。しかし、図１６（ｅ）の組合せでは、蓄積された電荷が上流側に移動する場合がある。下流側のｎ^-型不純物層の電位と上流側の電極電位との電位差が大きくなって互いに引っ張り合い、電位差が縮まる現象が生じるためである。その結果、中央の電荷転送段の電位の井戸が小さくなってしまい、信号電荷の量によっては上流側に流入してしまう。この現象のため、素子が有する最大電荷転送容量が減少することになり、電荷加算を行って得られるメリットを享受できなくなる。すなわち、電荷転送段が飽和してしまい、電荷加算による所望のダイナミックレンジが得られなくなるとともに、他の加算すべきでない信号電荷に加算され、カラー画像の場合は色信号が混ざって偽色信号をもたらすことになる。
【００４５】
図１３〜図１５に示す転送制御においては、時刻ｔ１０〜ｔ１２、ｔ１４〜ｔ１８に示すタイミングで、上記した組合せが生じており、偽色信号をもたらすおそれがある。この現象は、水平転送電極の水平方向のピッチが短くなるほど顕著な傾向を示すので（ショートチャネル効果）、固体撮像素子の微細化が進むにつれて問題は大きくなる。なお、電荷転送段の電位の井戸が小さくなる現象は、図１６（ｄ）の場合も生じるが、この場合は、上流側の電位が低いので、上流側に電荷が流入することはない。
【００４６】
【特許文献１】
特開２００２−１１２１１９号公報
【００４７】
【発明が解決しようとする課題】
本発明は、上記事情に鑑みなされたもので、転送方向に対して上流側のバリア領域と下流側のウェル領域とを含む電荷転送段を複数有する電荷転送素子を、飽和特性を損なうことがないように駆動する電荷転送素子の駆動方法を提供するものである。また、転送方向に対して上流側のバリア領域と下流側のウェル領域とを含む電荷転送段を複数有する電荷転送素子を含んで構成される固体撮像素子を、電荷転送素子の飽和特性を損なうことがないように駆動する固体撮像素子の駆動方法を提供するものである。
【００４８】
【課題を解決するための手段】
本発明は、転送方向に対して上流側のバリア領域と下流側のウェル領域とを含む電荷転送段を複数有する電荷転送素子の駆動方法であって、前記電荷転送段に蓄積される電荷を、前記電荷転送段それぞれに相対的に高レベルの電圧又は相対的に低レベルの電圧を印加することによって転送するに際して、電荷を蓄積した前記電荷転送段に前記高レベルの電圧が印加されている時に、下流側に隣接する前記電荷転送段に前記低レベルの電圧が印加され、かつ上流側に隣接する前記電荷転送段に前記高レベルの電圧が印加されることがないように前記電荷転送素子を駆動するものである。
【００４９】
本発明の駆動方法における前記電荷転送段に蓄積される電荷は、複数の電荷蓄積領域を有するラインメモリから転送されるものであり、前記ラインメモリの一部から選択的に、前記電荷転送段へ電荷を転送するステップと、前記電荷転送段に転送された電荷の少なくとも一部を、前記電荷転送素子内で下流側に転送するステップと、前記ラインメモリの残部から選択的に前記電荷転送段へ電荷を転送し、前記電荷転送素子内で転送された電荷の少なくとも一部に対して加算するステップとを含むものである。
【００５０】
本発明は、半導体基板表面に複数行、複数列に亘って行列状に配設された複数の光電変換素子と、前記光電変換素子に隣接して設けられ、前記光電変換素子で発生した電荷を列方向に転送する複数の垂直転送部と、前記垂直転送部によって転送される電荷を、行方向に転送する水平転送部とを含む固体撮像素子の駆動方法であって、前記水平転送部は、転送方向に対して上流側のバリア領域と下流側のウェル領域とを含む電荷転送段を複数有する電荷転送素子を含んで構成され、前記電荷転送段に蓄積される電荷を、前記電荷転送段それぞれに相対的に高レベルの電圧又は相対的に低レベルの電圧を印加することによって転送するに際して、電荷を蓄積した前記電荷転送段に前記高レベルの電圧が印加されている時に、下流側に隣接する前記電荷転送段に前記低レベルの電圧が印加され、かつ上流側に隣接する前記電荷転送段に前記高レベルの電圧が印加されることがないように前記固体撮像素子を駆動するものである。
【００５１】
本発明の駆動方法における前記固体撮像素子は、さらに垂直転送部の端部に設けられ、垂直転送部から転送される電荷を一時蓄積するラインメモリを含み、前記水平転送部は、前記ラインメモリに蓄積された電荷を転送するものであり、前記ラインメモリの一部から選択的に、前記水平転送部を構成する前記電荷転送素子の前記電荷転送段へ電荷を転送するステップと、前記電荷転送段に転送された電荷の少なくとも一部を、前記電荷転送素子内で下流側に転送するステップと、前記ラインメモリの残部から選択的に前記電荷転送段へ電荷を転送し、前記電荷転送素子内で転送された電荷の少なくとも一部に対して加算するステップとを含むものである。
【００５２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。本実施の形態の駆動方法が適用される固体撮像素子は、図５〜図１０を用いて説明した従来の固体撮像素子と同様の構成を有するものである。光電変換素子で蓄積した信号電荷を全て読み出して転送し、各光電変換素子に対応した撮影画像信号を出力する場合の動作は従来と同じである（図１１及び図１２参照）。
【００５３】
図１〜図３は、本発明の駆動方法の実施の形態を説明する図であり、信号電荷を加算して間引いた画像信号を得る場合の動作について説明するものである。図１〜図３は、従来の技術で示した図１３〜図１５と同様、ラインメモリ３０の転送制御電極ＬＭ及び水平転送部４０の水平転送電極Ｈ１〜Ｈ８に印加される駆動パルスφＬＭとφＨ１〜φＨ８のタイミングチャート、及び駆動パルスの状態に対応したラインメモリ３０及び水平転送部４０の状態を示すものである。なお、図１〜図３の記載方法は、図１３〜図１５と同様である。
【００５４】
時刻ｔ１は、垂直転送部から転送された１行分の信号電荷がラインメモリ３０に蓄積されている状態であり、図１１（ｃ）及び図１３の時刻ｔ１と同様の状態である。このタイミングでは、駆動パルスφＬＭがハイレベルに、駆動パルスφＨ１〜φＨ８がローレベルに保持される。
【００５５】
次いで、ラインメモリ３０に蓄積された信号電荷の水平転送部４０への転送、及び水平転送部４０内の転送を行うが、まず、水平転送電極Ｈ５及びＨ７に対応する列のＲ電荷及びＢ電荷を転送する。
【００５６】
水平転送電極Ｈ５に対応する列のＲ電荷、及び水平転送電極Ｈ７に対応する列のＢ電荷の水平転送部４０への転送は、駆動パルスφＨ５及びφＨ７をハイレベルとし（時刻ｔ２参照）、駆動パルスφＬＭをローレベルとすることによって行う（時刻ｔ３参照）。次いで、駆動パルスφＬＭをハイレベルにして、ラインメモリ３０に蓄積された他の信号電荷の移動ができない状態にした後（時刻ｔ４参照）、水平転送部４０のＲ電荷を、水平転送電極Ｈ２下方まで転送する（時刻ｔ７参照）。この間、駆動パルスφＨ２〜φＨ５を、図１０に示すような電荷が移動する状態に制御する（時刻ｔ５〜ｔ６参照）。この間、水平転送部４０のＢ電荷は、そのまま保持される。また、時刻ｔ５において、駆動パルスφＨ８がハイレベルとなっているが、駆動パルスφＨ４とφＨ８を同一のタイミングで駆動して駆動パルスの作成を簡単化しているためである。
【００５７】
続いて、駆動パルスφＨ１〜φＨ８を全てローレベルにした後（時刻ｔ８参照）、水平転送電極Ｈ４及びＨ８に対応する列のＧ電荷の転送を行うため、駆動パルスφＨ４及びφＨ８をハイレベルにする（時刻ｔ９参照）。そして、駆動パルスφＬＭをローレベルにしてこれらの信号電荷を水平転送部４０に転送し（時刻ｔ１０参照）、駆動パルスφＬＭを再度ハイレベルにする（時刻ｔ１１参照）。図から明らかなように、この状態では、水平転送部４０の信号電荷は、１つおきの電荷転送段に蓄積されており、図１６で説明したような問題は生じない。
【００５８】
次に、駆動パルスφＨ２及びφＨ６をハイレベルにした後（時刻ｔ１２参照）、駆動パルスφＨ１〜φＨ８を反転させ、１つおきの電荷転送段に蓄積された信号電荷を同時に転送する（時刻ｔ１３参照）。この状態では、Ｒ電荷については、ラインメモリ３０に残った信号電荷と水平転送部４０の信号電荷が同じ列に位置しており、電荷の加算ができる。そのため、駆動パルスφＨ３及びφＨ７をローレベルにした後（時刻ｔ１４参照）、駆動パルスφＬＭをローレベルにして、ラインメモリ３０に蓄積された水平転送電極Ｈ１に対応する列のＲ電荷を水平転送部４０に転送する（時刻ｔ１５参照）。この時、駆動パルスφＨ５もハイレベルであるが、水平転送電極Ｈ５に対応する列のラインメモリ３０には電荷が蓄積されていないので問題は生じない。そして、駆動パルスφＬＭを再度ハイレベルにする（時刻ｔ１６参照）
【００５９】
この状態でも、水平転送部４０の信号電荷は、１つおきの電荷転送段に蓄積されているので、駆動パルスφＨ１、φＨ３、φＨ５及びφＨ７をローレベルにし、駆動パルスφＨ２、φＨ４、φＨ６及びφＨ８をハイレベルにして、１つおきの電荷転送段に蓄積された信号電荷を同時に転送する（時刻ｔ１７参照）。この状態では、Ｇ電荷について、ラインメモリ３０に残った信号電荷と水平転送部４０の信号電荷が同じ列に位置しており、電荷の加算ができるので、駆動パルスφＬＭをローレベルにして、ラインメモリ３０に蓄積されたＧ電荷を水平転送部４０に転送する（時刻ｔ１８参照）。この時、ラインメモリ３０にＢ電荷も残っているが、駆動パルスφＨ４がローレベルなので転送されない。
【００６０】
そして、駆動パルスφＬＭを再度ハイレベルにした後（時刻ｔ１９参照）、駆動パルスφＨ１〜φＨ８を反転させ、１つおきの電荷転送段に蓄積された信号電荷を同時に転送する（時刻ｔ２０参照）。この状態では、ラインメモリ３０に残ったＢ電荷に対応する電荷転送段に蓄積される電荷もＢ電荷であるので、駆動パルスφＬＭをローレベルにして、ラインメモリ３０に蓄積されたＢ電荷を水平転送部４０に転送し（時刻ｔ２１参照）、さらに駆動パルスφＬＭを再度ハイレベルにもどす（時刻ｔ２２参照）。
【００６１】
時刻ｔ２２においては、奇数番の水平転送電極下方にのみ加算された信号電荷が蓄積されており、駆動パルスφＨ１〜φＨ８は、１つおきに反転状態となっているので、駆動パルスφＨ１〜φＨ８の反転を繰り返すことにより、加算された信号電荷を順次出力部へ転送することができる。
【００６２】
以上の説明から明らかなように、このような手順で駆動パルスφＬＭ、φＨ１〜φＨ８を制御すると、図１６で説明したような問題が生じる状態とならないように電荷加算を行うことができる。
【００６３】
図１〜図３で説明した手順は、図１６で説明したような問題が生じる状態、すなわち、電荷を蓄積した電荷転送段に高レベルの電圧が印加されている時に、下流側に隣接する電荷転送段に低レベルの電圧が印加され、かつ上流側に隣接する電荷転送段に前記高レベルの電圧が印加される状態が、全く生じないように制御するものである。しかし、このような状態で常に電荷転送段が飽和するとはかぎらないので、図１６で説明したような問題が生じる状態となる頻度を減らすことでも、電荷転送段の飽和に伴う不都合を減少させることができる。
【００６４】
図４は、そのような駆動方法の一例を説明する図であり、図１〜図３で説明した実施の形態の時刻ｔ１４以降の駆動方法を変更したものである。時刻ｔ１３は、Ｒ電荷について、ラインメモリ３０から水平転送部４０に転送することにより、電荷の加算ができる状態であるが、この駆動方法では、加算を行わなず、駆動パルスφＨ１〜φＨ８を反転させ、１つおきの電荷転送段に蓄積された信号電荷をさらに１段だけ同時に転送する（時刻ｔ１４参照）。
い。
【００６５】
そして、駆動パルスφＨ３とφＨ４を反転させて、Ｂ電荷を１段転送する（時刻ｔ１５参照）。この時、同時に駆動パルスφＨ１とφＨ８も反転させるが、電極Ｈ８下方のＲ電荷は、図１０の移動条件を満たさないのでそのままである。この状態では、電極Ｈ２とＨ３に高レベルの電圧が印加されているが、電極Ｈ１にも高レベルの電圧が印加されているので、図１６で説明したような問題は生じない。
【００６６】
図４から明らかなように、この状態ではＧ電荷とＢ電荷が加算可能であるので、駆動パルスφＬＭをローレベルにして、ラインメモリ３０のＧ電荷とＢ電荷を水平転送部４０に転送して加算し（時刻ｔ１６参照）、駆動パルスφＬＭをハイレベルに戻す（時刻ｔ１７参照）。
【００６７】
続いて、駆動パルスφＨ１とφＨ８を反転させて電極Ｈ１の下方のＲ電荷を電極Ｈ８下方に転送し、Ｒ電荷の加算を行う（時刻ｔ１８参照）。そして、加算されたＧ電荷とＲ電荷を同時に転送し、加算動作を終了する（時刻ｔ１９参照）。この状態は、図３の時刻ｔ２２と同じ状態であり、駆動パルスφＨ１〜φＨ８の反転を繰り返すことにより、加算された信号電荷を順次出力部へ転送することができる。
【００６８】
このような駆動を行うと、図１〜図３に示した駆動に比較して短いタイミングで電荷加算を行うことができる。また、図１６で説明したような問題が生じる状態は、時刻ｔ１８における電極Ｈ１〜Ｈ３に対応する電荷転送段のみであり、電荷転送段の飽和の確率が大きく減少している。
【００６９】
【発明の効果】
以上の説明から明らかなように、本発明によれば、電荷転送素子の飽和特性を損なうことがないような駆動方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の水平転送部における電荷加算動作を説明する図
【図２】本発明の水平転送部における電荷加算動作を説明する図
【図３】本発明の水平転送部における電荷加算動作を説明する図
【図４】水平転送部における電荷加算動作の他の例を説明する図
【図５】水平転送部において信号電荷の加算を行う固体撮像素子の一例の概略構成を平面的に示す平面図
【図６】垂直転送部の転送段とそれに続くラインメモリの関係を模式的に示す図
【図７】図５に示す固体撮像素子の、垂直転送部、ラインメモリ、及び水平転送部の構成を概略的に示す部分平面図
【図８】図７のＡ−Ａ断面を示す図
【図９】図８に示した部分の不純物領域の電位レベルを、垂直転送電極、転送制御電極、水平転送電極に印加される駆動パルスのレベルの変化に対応させて示す図
【図１０】転送制御電極及び水平転送電極の印加電圧レベルと電荷移動の関係を示す図
【図１１】全ての各光電変換素子に対応した撮影画像信号を出力する場合の動作を説明する図
【図１２】画素混合を行い、間引いた画像信号を得る場合の動作を説明する図
【図１３】水平転送部における電荷加算動作を従来例を説明する図
【図１４】水平転送部における電荷加算動作を従来例を説明する図
【図１５】水平転送部における電荷加算動作を従来例を説明する図
【図１６】連続する３段の電荷転送段に対する印加電圧の組合せに応じた蓄積電荷の振る舞いを説明する図
【符号の説明】
１０・・・光電変換素子
２０・・・垂直転送部
３０・・・ラインメモリ
４０・・・水平転送部
５０・・・出力部
６０・・・電荷読み出し部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for driving a charge transfer element having a plurality of charge transfer stages including a barrier region on the upstream side and a well region on the downstream side in the transfer direction, and a barrier region on the upstream side and the downstream side in the transfer direction. The present invention relates to a method for driving a solid-state imaging device including a charge transfer device having a plurality of charge transfer stages including a well region.
[0002]
[Prior art]
2. Description of the Related Art As a solid-state imaging device, a device that obtains imaging data by transferring a signal charge by a charge transfer unit using a CCD is known. This solid-state imaging device is provided adjacent to a plurality of photoelectric conversion elements arranged in a matrix over a plurality of rows and columns on the surface of a semiconductor substrate, and charges of the photoelectric conversion elements are arranged in a column direction. A plurality of vertical transfer units that transfer the charges, a horizontal transfer unit that transfers charges from the vertical transfer units in the row direction, and an output unit that outputs a signal corresponding to the charges transferred by the horizontal transfer unit Yes.
[0003]
A first type of charge transfer element constituting a vertical transfer unit includes an n-type charge transfer channel having a substantially constant impurity concentration and a plurality of charges provided on the channel via an insulating film having a substantially constant film thickness. A transfer electrode is included. In this type of charge transfer device, the potential well region is relatively below the electrode to which a relatively high level of voltage is applied, depending on the relative magnitude of the voltage applied to the individual charge transfer electrodes. A potential barrier region is formed under an electrode to which a low level voltage is applied, and if a potential barrier region is formed upstream and downstream of the potential well region, charge is transferred into the potential well region. Can be confined.
[0004]
Therefore, by appropriately controlling the voltage applied to each electrode, the potential well region sandwiched between the two potential barrier regions can be sequentially moved in a desired direction, The charge can be transferred in a desired direction.
[0005]
In this specification, the movement of the charges transferred by the charge transfer element is regarded as one flow, and the relative positions of the individual members and the like are set to “what upstream”, “ It is specified as “downstream” or the like.
[0006]
The second type charge transfer element constituting the horizontal transfer unit has a relatively low n-type impurity concentration region (hereinafter, this region is referred to as an “n-type impurity added region”) and a relatively low region ( Hereinafter, this area is referred to as “n”. ^- This is referred to as a “type impurity doped region”. ) Alternately formed, and a plurality of charge transfer electrodes provided on the channel via an insulating film having a substantially constant film thickness. The charge transfer electrode is usually composed of an n-type impurity doped region and n ^- One n-type impurity added region is arranged above each region, and one n ^- The charge transfer electrode arranged on the n-type impurity addition region and the charge transfer electrode arranged on the n-type impurity addition region on the downstream side thereof are connected in common. The two charge transfer electrodes connected in common may be one electrode.
[0007]
In this type of charge transfer element, each n-type impurity doped region is n ^- A potential well region is always formed with respect to the doped region, and the charge in the potential well region is reduced to a potential barrier region (in this case, n ^- The movement is prohibited by the type impurity addition region. Therefore, by controlling the voltage applied to the charge transfer electrode, the charge can be transferred in the direction from the potential barrier region to the potential well region.
[0008]
In the following description, “potential / well region” is simply referred to as “well region”, and “potential / barrier region” is simply referred to as “barrier region”. In the first type charge transfer device, an element constituted by one charge transfer electrode and a region of the charge transfer channel located therebelow is used. In the second type charge transfer device, 1 N ^- The element constituted by the type impurity doped region, the n-type impurity doped region on the downstream side, and the charge transfer electrode disposed above them is described as a “charge transfer stage”.
[0009]
A solid-state imaging device including such a vertical transfer unit and a horizontal transfer unit transfers the signal charge read to the vertical transfer unit to the horizontal transfer unit, and converts the signal charge transferred by the horizontal transfer unit into a voltage signal. And output. When taking a still image with a solid-state image sensor, the signal charges from all the photoelectric conversion elements are used as pixel signals. However, the monitor mode for an electronic still camera using a solid-state image sensor (the captured image is displayed on the camera monitor). In the display mode) and the moving image shooting mode (the number of recording pixels is generally small), it is sufficient to obtain signals thinned out in the vertical direction and the horizontal direction.
[0010]
The thinning out in the vertical direction is realized by thinning out reading from the photoelectric conversion element to the vertical transfer unit or adding (mixing) charges of a plurality of photoelectric conversion elements in the vertical direction through the vertical transfer path. In the horizontal thinning, a line memory for temporarily storing signal charges is provided between the vertical transfer unit and the horizontal transfer unit, and the transfer column from the vertical transfer unit to the horizontal transfer unit is thinned out. This is realized by adding (mixing) charges from a plurality of vertical transfer units. When the signal charges are added, the signal amount (charge amount) handled as one pixel in the signal processing increases, so that the photographing sensitivity can be improved.
[0011]
A solid-state imaging device that adds signal charges in a horizontal transfer unit is disclosed in Patent Document 1. FIG. 5 is a plan view showing a schematic configuration of an example of a solid-state imaging device that performs addition of signal charges in a horizontal transfer unit, and is arranged in a matrix over a plurality of rows and columns on the surface of a semiconductor substrate. A plurality of photoelectric conversion elements 10, a plurality of vertical transfer units 20 provided adjacent to the photoelectric conversion elements 10 and transferring signal charges generated in the photoelectric conversion elements 10 in the column direction Y, and end portions of the vertical transfer units 20 A line memory 30 for temporarily accumulating signal charges from the vertical transfer unit 20, a horizontal transfer unit 40 for transferring signal charges from the line memory 30 in the row direction X, and a signal transferred by the horizontal transfer unit 40. An output unit 50 that outputs a signal corresponding to the charge, and a charge reading unit 60 that reads the signal charge of the photoelectric conversion element 10 to the vertical transfer unit 20 are included. In FIG. 5, only a part of the photoelectric conversion element 10, the line memory 30, and the charge reading unit 60 are numbered.
[0012]
The photoelectric conversion element 10 is realized by an embedded photodiode, and generates and accumulates signal charges corresponding to the amount of incident light. A color filter (not shown) is provided above each photoelectric conversion element 10, and each photoelectric conversion element 10 generates and accumulates signal charges having spectral sensitivity corresponding to the color of the filter. The color filter may be, for example, red (hereinafter may be simply described as “R”), green (hereinafter may be simply described as “G”), blue (hereinafter simply described as “B”). There are three primary colors.
[0013]
The vertical transfer unit 20 accumulates charges read from the photoelectric conversion element 10 and transfers the vertical transfer channel and the vertical transfer electrode provided above the vertical transfer channel (in FIG. 5, a region corresponding to the vertical transfer channel region). The first type of charge transfer device includes a vertical transfer unit 20 schematically). The signal charge of the photoelectric conversion element 10 is read to the vertical transfer unit 20 via the charge reading unit 60. Since various things are known for the shape and arrangement of the photoelectric conversion element 10, the vertical transfer unit 20, and the charge readout unit 60, and the shape and arrangement of the vertical transfer electrode (not shown), detailed description thereof is omitted.
[0014]
The line memory 30 is configured as one charge transfer stage following the vertical transfer unit 20. The charge transfer stage constituting the line memory 30 has the same configuration as that of the charge transfer stage of the second type charge transfer element, and n is arranged on the upstream vertical transfer unit 20 side. ^- An n-type impurity addition region is formed on the side of the horizontal transfer unit 40 downstream of the type impurity addition region. Therefore, after accumulating signal charges in the charge transfer stage of the vertical transfer unit 20 adjacent to the upstream side, a relatively low level voltage is applied to the charge transfer stage, and a relatively high level voltage is applied to the line memory. By applying the signal charge, the signal charge from the vertical transfer unit 20 can be transferred to the line memory 30 and stored.
[0015]
FIG. 6 schematically shows the relationship between the transfer stage of the vertical transfer unit 20 and the line memory 30 subsequent thereto. In FIG. 6, four charge transfer stages (indicated by vertical transfer electrodes V1, V2, V3, and V4 corresponding to the respective charge transfer stages) are formed for one photoelectric conversion element 10, and the most downstream thereof. A line memory 30 (transfer control electrode is indicated by LM) is provided continuously.
[0016]
The horizontal transfer unit 40 includes a second type of charge transfer element, and has one charge transfer stage corresponding to one vertical transfer unit 20. Then, the signal charges stored in the line memory 30 provided at the downstream end of the vertical transfer unit 20 are transferred to the corresponding charge transfer stage, stored, and transferred to the output unit 50.
[0017]
7 is a partial plan view schematically showing the configuration of the vertical transfer unit, the line memory, and the horizontal transfer unit of the solid-state imaging device shown in FIG. 5, and FIG. 8 shows a cross section taken along the line AA of FIG. FIG. FIG. 8 shows the positional relationship between the electrodes and impurity regions of the vertical transfer unit, line memory, and horizontal transfer unit, and the dimensions of each element (for example, the dimensions of the n-type impurity region below the horizontal transfer electrode H1). ) Is not accurate.
[0018]
On the vertical transfer channel 21 (partially numbered) partitioned in the channel stop region 22 (partially numbered), the vertical corresponding to the most downstream photoelectric conversion element. The transfer electrodes V1, V2, V3, and V4 are provided, and then the transfer control electrode LM (in this example, the first transfer control electrode LM1 and the second transfer control electrode LM2 are provided, but a voltage is applied) , Simply described as “LM”). As shown in the cross-sectional view of FIG. The vertical transfer channel 21 is formed of an n-type impurity region, and the n of the line memory 30 follows the vertical transfer channel 21. ^- A type impurity region 31 and an n type impurity region 32 are provided.
[0019]
The horizontal transfer unit 40 includes a single horizontal transfer channel 41 extending in a strip shape in the row direction, and a number of first horizontal transfer electrodes Ha and second horizontal transfer electrodes Hb (above the horizontal transfer channel 41 ( In FIG. 7, only a part is numbered). The first horizontal transfer electrode Ha is provided above the n-type impurity region 43 of the horizontal transfer channel, and the second horizontal transfer electrode Hb is n of the horizontal transfer channel. ^- Provided above the type impurity region 42. The second horizontal transfer electrode Hb wraps around the area between the transfer control electrode LM and the first horizontal transfer electrode Ha of the line memory, and the lower part of the wrap-around portion is n ^- This is a type impurity region.
[0020]
The vertical transfer electrodes V1, V2, V3 and V4 are driven by four-phase drive pulses φV1 to φV4, and the horizontal transfer electrodes Ha and Hb are driven by eight-phase drive pulses φH1 to φH8. Since the same drive pulse is applied to the vertical transfer electrodes Ha and Hb constituting the same charge transfer stage, the vertical transfer electrodes Ha and Hb are applied to the corresponding applied drive pulses φH1 to φH8 as necessary. Together, H1 to H8 are described.
[0021]
FIG. 9 shows changes in the potential level of the impurity region in the portion shown in FIG. 8 in the level of drive pulses applied to the vertical transfer electrodes V1 to V4, the transfer control electrode LM, and the horizontal transfer electrodes H1, H7, and H8. It is shown correspondingly. “H” in FIG. 9 is described as a state (hereinafter simply referred to as “high level”) in which a relatively high level voltage (hereinafter simply referred to as “high level”) is applied to the corresponding electrode. “L” indicates a state in which a relatively low level voltage is applied to the corresponding electrode (hereinafter, simply referred to as “low level”).
[0022]
In FIG. 9A, the electrodes V1, V4, H1, and H7 are at the low level, and the electrodes V2, V3, LM, and H8 are at the high level, and the signal charge of the vertical transfer unit 20 is below the electrodes V2 and V3. Indicates the accumulated state. In this state, as shown in FIG. 9B, when the electrode V4 is set to the high level, the barrier region below the electrode V4 disappears, so that the signal charge moves to the line memory 30 below the electrode LM.
[0023]
Next, as shown in FIG. 9C, the electrode V4 is set to the low level to form a barrier region to prohibit the movement to the vertical transfer unit 20, and then the electrode H1 is set to the high level. However, there is n between the line memory 30 and the horizontal transfer unit 40. ^- Since the impurity region exists, the signal charge of the line memory 30 does not move. As shown in FIG. 9D, when the electrode LM is set to the low level, the signal charge moves below the electrode H1. This state is a state in which the signal charge has moved from the vertical transfer unit 20 to the horizontal transfer unit 40.
[0024]
The movement in the horizontal transfer unit 40 is performed by changing the level of an adjacent electrode and setting the upstream side to a low level. As shown in FIG. 9E, even when both the electrodes H1 and H8 are at a low level, the signal charge does not move as in FIG. XD. The electrode H1 is set to a low level from the state of FIG. 9D, or the electrode H8 is set to a high level from the state of FIG. 9E, so that the upstream electrode is set to the low level and the downstream electrode is set to the high level. Then, the signal charge accumulated on the upstream side moves to the downstream side.
[0025]
FIG. 10 shows the horizontal transfer unit 40 and the charge transfer in the horizontal transfer unit 40 arranged from the line memory 30 described above. As shown in FIG. 10, the condition for the charge to move is only when the voltage level of the electrode corresponding to the region where the charge is accumulated is low and the voltage level of the next electrode after that electrode is high. By controlling the level of the voltage applied to the transfer control electrode LM and the horizontal transfer electrodes H1 to H8, the movement of charges can be freely controlled.
[0026]
Next, the operation of the conventional solid-state imaging device described with reference to FIGS. FIG. 11 and FIG. 12 are diagrams for explaining the operation in the case of reading and transferring the signal charges generated and accumulated in all the photoelectric conversion elements and outputting the captured image signal corresponding to each photoelectric conversion element. In FIG. 11 and FIG. 12, for convenience, 32 photoelectric conversion elements are described as being arranged in 4 rows and 8 columns, but actually hundreds of thousands to millions of photoelectric conversion elements are described. Is provided. The color filter arranged on each photoelectric conversion element has a general G stripe arrangement in which G is arranged in a square lattice and R and B are arranged in a diagonal checkered pattern. An 8-phase horizontal transfer pulse is applied to a horizontal transfer electrode (not shown).
[0027]
FIG. 11A shows a state where signal charges corresponding to detection light having spectral sensitivity corresponding to each color filter are generated and accumulated in the photoelectric conversion element 10. Note that “R”, “G”, and “B” in FIGS. 11 and 12 indicate signal charges corresponding to red, green, and blue, respectively (the same applies to other diagrams in which accumulated signal charges are described). .) Further, some reference numbers are omitted.
[0028]
FIG. 11B shows a state in which the signal charges accumulated in the photoelectric conversion elements 10 are read out to the vertical transfer unit 20, and FIG. 11C shows the state of the most downstream photoelectric conversion element row by performing vertical transfer. The signal charge is transferred to the line memory 30. Reading to the vertical transfer unit 20 and transfer in the vertical transfer unit 20 are performed by controlling drive pulses for the vertical transfer electrode and a read electrode integrated with the vertical transfer electrode (both not shown).
[0029]
In order to transfer the signal charges accumulated in the line memory 30 to the horizontal transfer unit 40 and further transfer the horizontal transfer unit 40 toward the output unit 50, the transfer control electrode LM of the line memory 30 is set to the low level, the odd number. The horizontal transfer electrodes H1, H3, H5, and H7 are set to the high level, and the even-numbered horizontal transfer electrodes H2, H4, H6, and H8 are set to the low level. When such a voltage is applied to each electrode, the odd-numbered signal charges are transferred to the charge transfer stage below the odd-numbered horizontal transfer electrodes H1, H3, H5, and H7 (see FIG. 12A). . Then, after the transfer control electrode LM of the line memory 30 is set to the high level, the signal charge of the horizontal transfer unit 40 is output to the output unit by repeatedly inverting the applied voltage to the horizontal transfer electrodes H1 to H8 between the high level and the low level. Forward to 50.
[0030]
Subsequently, in order to transfer the even-numbered signal charges remaining in the line memory 30 to the horizontal transfer unit 40, the transfer control electrode LM of the line memory 30 is set to the low level, the even-numbered horizontal transfer electrodes H2, H4, H6, H8 is set to the high level, and the odd-numbered horizontal transfer electrodes H1, H3, H5, and H7 are set to the low level. When such a voltage is applied to each electrode, the even-numbered signal charges are transferred to the horizontal transfer section 40 as shown in FIG. Similarly to the transfer of odd-numbered signal charges, after the transfer control electrode LM of the line memory 30 is set to the high level, the applied voltage to the horizontal transfer electrodes H1 to H8 is repeatedly inverted between the high level and the low level. The signal charge of the horizontal transfer unit 40 can be transferred to the output unit 50.
[0031]
Next, an operation in the case of thinning out by adding signal charges in the horizontal transfer unit 40 will be described. Since the signal charges corresponding to the amount of incident light are accumulated in the photoelectric conversion element 10, read out to the vertical transfer unit 20, and transferred to the line memory 30, the operation is the same as the operation described in FIG. Is omitted.
[0032]
13 to 15 are timing charts of the drive pulses φLM and φH1 to φH8 applied to the transfer control electrode LM of the line memory 30 and the horizontal transfer electrodes H1 to H8 of the horizontal transfer unit 40, and the drive pulses φLM and φH1 to φH8. This shows the state of the line memory 30 and the horizontal transfer unit 40 corresponding to the state. In this example, for convenience of explanation, only the line memory 30 and the horizontal transfer unit 40 corresponding to the vertical transfer units for 16 columns are shown, and a schematic plan view thereof is shown at the upper right of the figure. Further, when a high level voltage is applied to each transfer stage of the line memory 30 and the horizontal transfer unit 40 at each timing, it is indicated by hatching. The code | symbol and number are attached | subjected only to one part.
[0033]
At time t1, signal charges for one row transferred from the vertical transfer unit are accumulated in the line memory 30, which is the same state as in FIG. At this timing, the drive pulse φLM is held at a high level, and the drive pulses φH1 to φH8 are held at a low level.
[0034]
Next, the signal charges accumulated in the line memory 30 are transferred to the horizontal transfer unit 40 and transferred in the horizontal transfer unit 40. First, the signal charges in the column corresponding to the horizontal transfer electrode H5 (corresponding to the red filter). The signal charge corresponding to the detection light having the spectral sensitivity is described as “R charge.” Similarly, the signal charge corresponding to the green filter is “G charge”, and the signal charge corresponding to the blue filter is “B charge. ").) Is transferred.
[0035]
The transfer of the R charges in the column corresponding to the horizontal transfer electrode H5 to the horizontal transfer unit 40 is performed by setting the drive pulse φH5 to the high level (see time t2) and the drive pulse φLM to the low level (see time t3). . Next, the drive pulse φLM is set to a high level so that other signal charges accumulated in the line memory 30 cannot move (see time t4), and then the R charge of the horizontal transfer unit 40 is moved below the horizontal transfer electrode H1. (See time t8). During this time, the drive pulses φH1 to φH5 are controlled so as to move charges as shown in FIG. 10 (see times t5 to t7). Since the signal charges in the column corresponding to the horizontal transfer electrode H1 stored in the line memory 30 are R charges, the charges can be added when the charges are transferred to the horizontal transfer unit 40.
[0036]
Next, the drive pulses φH4, φH7, and φH8 are set to the high level in order to transfer the G charge in the column corresponding to the horizontal transfer electrodes H4 and H8 and the B charge in the column corresponding to the horizontal transfer electrode H7 (see time t9). ). Then, the drive pulse φLM is set to the low level to transfer these signal charges to the horizontal transfer unit 40 (see time t10), and the drive pulse φLM is set to the high level again (see time t11).
[0037]
Subsequently, the B charge below the horizontal transfer electrode H7 is transferred below the horizontal transfer electrode H6 (see time t12), and the G charge, B charge, and G charge below the horizontal transfer electrodes H4, H6, and H8 are simultaneously transferred to the horizontal transfer electrode. Transfer is performed until the G charge below H4 reaches below the horizontal transfer electrode H2 (see times t13 and t14). At this time, the B charge is accumulated below the horizontal transfer electrode H4, but this B charge is further transferred below the horizontal transfer electrode H3 (see time t15). At time t15, as is apparent from FIG. 15, the signal charge accumulated in the horizontal transfer unit 40 is the same color as the signal charge accumulated in the line memory 30.
[0038]
In this state, when the drive pulse φLM is set to the low level, the R charge in the column corresponding to the horizontal transfer electrode H1, the G charge in the columns corresponding to the horizontal transfer electrodes H2 and H6, and the horizontal transfer electrode H3 stored in the line memory 30. Since the B charges in the column corresponding to are transferred to the horizontal transfer unit 40, the signal charges of the same color are added by the horizontal transfer unit 40 (see time t16).
[0039]
Then, the drive pulse φLM is again set to the high level (see time t17), and the added R charge below the horizontal transfer electrode H1 is transferred below the horizontal transfer electrode H8 (see time t18). Then, the added G charge below the horizontal transfer electrodes H2 and H6 and the added R charge below the horizontal transfer electrode H8 are simultaneously transferred below the horizontal transfer electrodes H1, H5, and H7 (see time t19).
[0040]
As is apparent from FIG. 15, at time t19, the added signal charges are accumulated only below the odd-numbered horizontal transfer electrodes, and every other drive pulse φH1 to φH8 is in an inverted state. Therefore, by repeating the inversion of the drive pulses φH1 to φH8, the added signal charges can be sequentially transferred to the output unit.
[0041]
As described above, the line memory 30 for accumulating signal charges is provided between the vertical transfer unit 20 and the horizontal transfer unit 40, the charge transfer from the line memory 30 to the horizontal transfer unit 40, and the charge in the horizontal transfer unit 40. By controlling the transfer, signal charges can be added in the horizontal transfer unit 40, and a thinned photographed image signal can be obtained. 13 to 15, the signal charge transfer in one row of the G stripe arrangement has been described. However, in the other rows having different arrangements, only the positions of the R charge and the B charge are different. Added and transferred. Also, with other filter arrangements, addition in the horizontal transfer unit 40 is possible by changing the transfer order (see, for example, Patent Document 1).
[0042]
The addition of the signal charge in the horizontal transfer unit 40 is based on the fact that in the second type charge transfer element, the signal charge can be accumulated in the continuous charge transfer stage and there is basically no charge transfer to the upstream side. However, the following problems may occur depending on the driving method.
[0043]
FIG. 16 shows how the charge accumulated in the central charge transfer stage is changed according to the combination of applied voltages to three consecutive charge transfer stages. FIG. 16A schematically shows cross sections of three charge transfer stages of the horizontal transfer unit 40, and drive pulses φH1, φH2, and φH3 are applied to the respective transfer stages. 16 (b) to 16 (i) show horizontal transfer channels according to combinations of voltage levels of drive pulses φH1, φH2, and φH3 (indicated by “H” or “L” at the top of each figure). It is a figure which shows the electric potential and the behavior of the accumulation charge.
[0044]
As described with reference to FIG. 10, the charge accumulated in the central charge transfer stage moves to the downstream side in the combination of FIG. 16 (f) and FIG. 16 (g). Does not move to the side. However, in the combination of FIG. 16 (e), the accumulated charge may move upstream. N on the downstream side ^- This is because the potential difference between the potential of the type impurity layer and the electrode potential on the upstream side becomes large and pulls each other, and the potential difference is reduced. As a result, the potential well of the central charge transfer stage becomes small, and depending on the amount of signal charge, it flows into the upstream side. Because of this phenomenon, the maximum charge transfer capacity of the element is reduced, and the merit obtained by performing charge addition cannot be enjoyed. That is, the charge transfer stage is saturated, and a desired dynamic range cannot be obtained by charge addition, and is added to other signal charges that should not be added. In the case of a color image, the color signal is mixed to generate a false color signal. Will bring.
[0045]
In the transfer control shown in FIGS. 13 to 15, the above combinations occur at the timings shown at times t 10 to t 12 and t 14 to t 18, which may cause a false color signal. This phenomenon becomes more prominent as the horizontal pitch of the horizontal transfer electrodes becomes shorter (short channel effect), and the problem becomes more serious as the solid-state imaging device is miniaturized. The phenomenon that the potential well of the charge transfer stage becomes small also occurs in the case of FIG. 16D. In this case, since the upstream potential is low, no charge flows into the upstream side.
[0046]
[Patent Document 1]
JP 2002-112119 A
[0047]
[Problems to be solved by the invention]
The present invention has been made in view of the above circumstances, and does not impair saturation characteristics of a charge transfer element having a plurality of charge transfer stages including an upstream barrier region and a downstream well region with respect to the transfer direction. A method of driving a charge transfer element that is driven in this manner is provided. In addition, a solid-state imaging device including a charge transfer device having a plurality of charge transfer stages including an upstream barrier region and a downstream well region with respect to the transfer direction may impair saturation characteristics of the charge transfer device. The present invention provides a method for driving a solid-state imaging device that is driven so as not to cause any problem.
[0048]
[Means for Solving the Problems]
The present invention is a method for driving a charge transfer element having a plurality of charge transfer stages including a barrier region on the upstream side and a well region on the downstream side with respect to the transfer direction, the charge accumulated in the charge transfer stage being When transferring by applying a relatively high level voltage or a relatively low level voltage to each of the charge transfer stages, the high level voltage is applied to the charge transfer stage that has accumulated charges. The charge transfer element is applied so that the low level voltage is applied to the charge transfer stage adjacent to the downstream side and the high level voltage is not applied to the charge transfer stage adjacent to the upstream side. To drive.
[0049]
The charge accumulated in the charge transfer stage in the driving method of the present invention is transferred from a line memory having a plurality of charge accumulation regions, and is selectively transferred from a part of the line memory to the charge transfer stage. Transferring charge, transferring at least a portion of the charge transferred to the charge transfer stage downstream in the charge transfer element, and selectively transferring the remaining part of the line memory to the charge transfer stage. Transferring charges and adding to at least a part of the charges transferred in the charge transfer element.
[0050]
The present invention provides a plurality of photoelectric conversion elements arranged in a matrix over a plurality of rows and columns on the surface of a semiconductor substrate, and the charge generated in the photoelectric conversion elements provided adjacent to the photoelectric conversion elements. A solid-state imaging device driving method including a plurality of vertical transfer units that transfer in a column direction, and a horizontal transfer unit that transfers charges transferred by the vertical transfer unit in a row direction, the horizontal transfer unit, A charge transfer element including a plurality of charge transfer stages including an upstream barrier region and a downstream well region with respect to a transfer direction, and the charge stored in the charge transfer stage is When transferring by applying a relatively high level voltage or a relatively low level voltage to the charge transfer stage where the charge is stored, the high level voltage is applied to the charge transfer stage. To do Wherein the load transfer stage low-level voltage is applied, and in which the voltage of the high level to the charge transfer stage adjacent to the upstream side to drive the solid-state imaging device so as not to be applied.
[0051]
The solid-state imaging device in the driving method of the present invention further includes a line memory that is provided at an end of the vertical transfer unit and temporarily accumulates charges transferred from the vertical transfer unit, and the horizontal transfer unit is included in the line memory. Transferring the accumulated charge, selectively transferring the charge from a part of the line memory to the charge transfer stage of the charge transfer element constituting the horizontal transfer unit; and the charge transfer stage Transferring at least a part of the charge transferred to the downstream side in the charge transfer element, transferring the charge selectively from the remaining part of the line memory to the charge transfer stage, and in the charge transfer element Adding to at least a portion of the transferred charge.
[0052]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. A solid-state imaging device to which the driving method of the present embodiment is applied has the same configuration as the conventional solid-state imaging device described with reference to FIGS. The operation in the case of reading and transferring all the signal charges accumulated in the photoelectric conversion elements and outputting the captured image signal corresponding to each photoelectric conversion element is the same as the conventional one (see FIGS. 11 and 12).
[0053]
FIGS. 1 to 3 are diagrams for explaining an embodiment of the driving method of the present invention, for explaining the operation in the case of obtaining a thinned image signal by adding signal charges. 1 to 3 are similar to FIGS. 13 to 15 shown in the prior art, and drive pulses φLM and φH1 applied to the transfer control electrode LM of the line memory 30 and the horizontal transfer electrodes H1 to H8 of the horizontal transfer unit 40. The timing chart of ˜φH8 and the state of the line memory 30 and the horizontal transfer unit 40 corresponding to the state of the drive pulse are shown. In addition, the description method of FIGS. 1-3 is the same as that of FIGS.
[0054]
The time t1 is a state in which the signal charges for one row transferred from the vertical transfer unit are accumulated in the line memory 30, which is the same state as the time t1 in FIG. 11C and FIG. At this timing, the drive pulse φLM is held at a high level, and the drive pulses φH1 to φH8 are held at a low level.
[0055]
Next, the signal charges stored in the line memory 30 are transferred to the horizontal transfer unit 40 and transferred in the horizontal transfer unit 40. First, the R charges and B charges in the columns corresponding to the horizontal transfer electrodes H5 and H7 are performed. Forward.
[0056]
In order to transfer the R charges in the column corresponding to the horizontal transfer electrode H5 and the B charges in the column corresponding to the horizontal transfer electrode H7 to the horizontal transfer unit 40, the drive pulses φH5 and φH7 are set to the high level (see time t2). This is performed by setting the pulse φLM to a low level (see time t3). Next, the drive pulse φLM is set to a high level so that other signal charges accumulated in the line memory 30 cannot move (see time t4), and then the R charge of the horizontal transfer unit 40 is moved below the horizontal transfer electrode H2. (See time t7). During this time, the drive pulses φH2 to φH5 are controlled so that the charges move as shown in FIG. 10 (see times t5 to t6). During this time, the B charge of the horizontal transfer unit 40 is held as it is. At time t5, the drive pulse φH8 is at a high level because the drive pulses φH4 and φH8 are driven at the same timing to simplify the creation of the drive pulse.
[0057]
Subsequently, after all the drive pulses φH1 to φH8 are set to the low level (see time t8), the drive pulses φH4 and φH8 are set to the high level in order to transfer the G charges in the columns corresponding to the horizontal transfer electrodes H4 and H8. (See time t9). Then, the drive pulse φLM is set to the low level to transfer these signal charges to the horizontal transfer unit 40 (see time t10), and the drive pulse φLM is set to the high level again (see time t11). As is apparent from the figure, in this state, the signal charge of the horizontal transfer unit 40 is accumulated in every other charge transfer stage, and the problem described with reference to FIG. 16 does not occur.
[0058]
Next, after the drive pulses φH2 and φH6 are set to the high level (see time t12), the drive pulses φH1 to φH8 are inverted, and the signal charges accumulated in every other charge transfer stage are transferred simultaneously (see time t13). ). In this state, with respect to the R charge, the signal charge remaining in the line memory 30 and the signal charge of the horizontal transfer unit 40 are located in the same column, and the charge can be added. Therefore, after the drive pulses φH3 and φH7 are set to the low level (see time t14), the drive pulse φLM is set to the low level, and the R charge in the column corresponding to the horizontal transfer electrode H1 stored in the line memory 30 is transferred to the horizontal transfer unit. 40 (see time t15). At this time, the drive pulse φH5 is also at a high level, but no problem occurs because no charge is accumulated in the line memory 30 of the column corresponding to the horizontal transfer electrode H5. Then, the drive pulse φLM is set to the high level again (see time t16).
[0059]
Even in this state, since the signal charges of the horizontal transfer section 40 are accumulated in every other charge transfer stage, the drive pulses φH1, φH3, φH5 and φH7 are set to the low level, and the drive pulses φH2, φH4, φH6 and φH8 are set. To high level, the signal charges accumulated in every other charge transfer stage are simultaneously transferred (see time t17). In this state, with respect to the G charge, the signal charge remaining in the line memory 30 and the signal charge of the horizontal transfer unit 40 are located in the same column, and the charge can be added. Therefore, the drive pulse φLM is set to the low level, The G charge accumulated in the memory 30 is transferred to the horizontal transfer unit 40 (see time t18). At this time, although B charges remain in the line memory 30, they are not transferred because the drive pulse φH4 is at a low level.
[0060]
Then, after the drive pulse φLM is again set to the high level (see time t19), the drive pulses φH1 to φH8 are inverted, and the signal charges accumulated in every other charge transfer stage are simultaneously transferred (see time t20). In this state, since the charge accumulated in the charge transfer stage corresponding to the B charge remaining in the line memory 30 is also B charge, the drive pulse φLM is set to the low level, and the B charge accumulated in the line memory 30 is horizontally set. The data is transferred to the transfer unit 40 (see time t21), and the drive pulse φLM is again returned to the high level (see time t22).
[0061]
At time t22, the added signal charges are accumulated only below the odd-numbered horizontal transfer electrodes, and every other drive pulse φH1 to φH8 is in an inverted state, so that the drive pulses φH1 to φH8 By repeating the inversion, the added signal charges can be sequentially transferred to the output unit.
[0062]
As is apparent from the above description, when the drive pulses φLM and φH1 to φH8 are controlled in such a procedure, charge addition can be performed so as not to cause the problem described with reference to FIG.
[0063]
The procedure described with reference to FIGS. 1 to 3 is performed in a state where the problem described with reference to FIG. 16 occurs, that is, when a high-level voltage is applied to the charge transfer stage in which charges are accumulated, Control is performed so that a state in which a low level voltage is applied to the transfer stage and the high level voltage is applied to the charge transfer stage adjacent to the upstream side does not occur at all. However, since the charge transfer stage does not always saturate in such a state, reducing the frequency at which the problem described with reference to FIG. 16 occurs can also reduce the disadvantages associated with saturation of the charge transfer stage. Can do.
[0064]
FIG. 4 is a diagram for explaining an example of such a driving method, in which the driving method after time t14 in the embodiment described in FIGS. 1 to 3 is changed. At time t13, the R charge is transferred from the line memory 30 to the horizontal transfer unit 40 so that the charge can be added. However, in this driving method, the driving pulses φH1 to φH8 are inverted without adding. Then, the signal charges accumulated in every other charge transfer stage are simultaneously transferred by another stage (see time t14).
Yes.
[0065]
Then, the drive pulses φH3 and φH4 are inverted to transfer the B charge by one stage (see time t15). At this time, the drive pulses φH1 and φH8 are also inverted at the same time, but the R charge below the electrode H8 remains as it does not satisfy the movement condition of FIG. In this state, a high level voltage is applied to the electrodes H2 and H3, but since a high level voltage is also applied to the electrode H1, the problem described with reference to FIG. 16 does not occur.
[0066]
As apparent from FIG. 4, since the G charge and the B charge can be added in this state, the drive pulse φLM is set to the low level, and the G charge and the B charge of the line memory 30 are transferred to the horizontal transfer unit 40. Add (see time t16), and return the drive pulse φLM to the high level (see time t17).
[0067]
Subsequently, the drive pulses φH1 and φH8 are inverted, the R charge below the electrode H1 is transferred below the electrode H8, and the R charge is added (see time t18). Then, the added G charge and R charge are transferred at the same time, and the addition operation is terminated (see time t19). This state is the same as that at time t22 in FIG. 3, and by repeating the inversion of the drive pulses φH1 to φH8, the added signal charges can be sequentially transferred to the output unit.
[0068]
When such driving is performed, charge addition can be performed at a shorter timing than the driving shown in FIGS. Further, the state in which the problem described with reference to FIG. 16 occurs is only the charge transfer stage corresponding to the electrodes H1 to H3 at time t18, and the probability of saturation of the charge transfer stage is greatly reduced.
[0069]
【The invention's effect】
As is apparent from the above description, according to the present invention, it is possible to provide a driving method that does not impair the saturation characteristics of the charge transfer element.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a charge addition operation in a horizontal transfer unit according to the present invention.
FIG. 2 is a diagram illustrating a charge addition operation in the horizontal transfer unit of the present invention.
FIG. 3 is a diagram illustrating a charge addition operation in the horizontal transfer unit of the present invention.
FIG. 4 is a diagram for explaining another example of the charge addition operation in the horizontal transfer unit.
FIG. 5 is a plan view schematically illustrating a schematic configuration of an example of a solid-state imaging device that performs addition of signal charges in a horizontal transfer unit;
FIG. 6 is a diagram schematically illustrating a relationship between a transfer stage of a vertical transfer unit and a line memory subsequent thereto.
7 is a partial plan view schematically showing configurations of a vertical transfer unit, a line memory, and a horizontal transfer unit of the solid-state imaging device shown in FIG.
8 is a cross-sectional view taken along line AA in FIG.
9 is a diagram showing the potential level of the impurity region in the portion shown in FIG. 8 in correspondence with the change in the level of the drive pulse applied to the vertical transfer electrode, transfer control electrode, and horizontal transfer electrode.
FIG. 10 is a diagram showing the relationship between the applied voltage level of the transfer control electrode and the horizontal transfer electrode and the charge transfer.
FIG. 11 is a diagram for explaining the operation in the case of outputting captured image signals corresponding to all the photoelectric conversion elements.
FIG. 12 is a diagram for explaining an operation when pixel mixture is performed and a thinned image signal is obtained;
FIG. 13 is a diagram for explaining a conventional example of a charge addition operation in a horizontal transfer unit;
FIG. 14 is a diagram illustrating a conventional example of charge addition operation in a horizontal transfer unit.
FIG. 15 is a diagram for explaining a conventional example of a charge addition operation in a horizontal transfer unit;
FIG. 16 is a diagram for explaining the behavior of accumulated charge according to the combination of applied voltages for three consecutive charge transfer stages;
[Explanation of symbols]
10: photoelectric conversion element
20: Vertical transfer section
30 ... Line memory
40: Horizontal transfer section
50 ... Output section
60 ... Charge readout unit

Claims

A method of driving a charge transfer device having a plurality of charge transfer stages including an upstream barrier region and a downstream well region with respect to a transfer direction,
When transferring the charge accumulated in the charge transfer stage by applying a relatively high level voltage or a relatively low level voltage to each of the charge transfer stages,
When the high-level voltage is applied to the charge transfer stage that has accumulated charge, the low-level voltage is applied to the charge transfer stage adjacent to the downstream side, and the charge transfer stage adjacent to the upstream side A driving method for driving the charge transfer element so that the high-level voltage is not applied to the capacitor.

The driving method according to claim 1, comprising:
The charge accumulated in the charge transfer stage is transferred from a line memory having a plurality of charge accumulation regions,
Selectively transferring charge from a portion of the line memory to the charge transfer stage;
Transferring at least part of the charge transferred to the charge transfer stage downstream in the charge transfer element;
And a method of selectively transferring charges from the remaining portion of the line memory to the charge transfer stage and adding the charges to at least a part of the charges transferred in the charge transfer element.

A plurality of photoelectric conversion elements arranged in rows and columns on the surface of the semiconductor substrate, and adjacent to the photoelectric conversion elements, the charges generated by the photoelectric conversion elements are transferred in the column direction. A solid-state imaging device driving method comprising: a plurality of vertical transfer units; and a horizontal transfer unit that transfers charges transferred by the vertical transfer units in a row direction,
The horizontal transfer unit includes a charge transfer element having a plurality of charge transfer stages including an upstream barrier region and a downstream well region with respect to a transfer direction,
When transferring the charge accumulated in the charge transfer stage by applying a relatively high level voltage or a relatively low level voltage to each of the charge transfer stages,
When the high-level voltage is applied to the charge transfer stage that has accumulated charge, the low-level voltage is applied to the charge transfer stage adjacent to the downstream side, and the charge transfer stage adjacent to the upstream side A driving method for driving the solid-state imaging device so that the high-level voltage is not applied to the device.

The driving method according to claim 3, wherein
The solid-state imaging device further includes a line memory that is provided at an end portion of the vertical transfer unit and temporarily stores charges transferred from the vertical transfer unit,
The horizontal transfer unit transfers charges accumulated in the line memory,
Selectively transferring charges from a part of the line memory to the charge transfer stage of the charge transfer element constituting the horizontal transfer unit;
Transferring at least part of the charge transferred to the charge transfer stage downstream in the charge transfer element;
And a method of selectively transferring charges from the remaining portion of the line memory to the charge transfer stage and adding the charges to at least a part of the charges transferred in the charge transfer element.