JP4148606B2 - Solid-state imaging device and reading method thereof - Google Patents
Solid-state imaging device and reading method thereof Download PDFInfo
- Publication number
- JP4148606B2 JP4148606B2 JP23200099A JP23200099A JP4148606B2 JP 4148606 B2 JP4148606 B2 JP 4148606B2 JP 23200099 A JP23200099 A JP 23200099A JP 23200099 A JP23200099 A JP 23200099A JP 4148606 B2 JP4148606 B2 JP 4148606B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- charge transfer
- transfer path
- pixels
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】
本発明は固体撮像素子に関し、より詳細には、隣接する画素が、垂直方向及び水平方向に１／２ピッチずれて配置された画素ずらし固体撮像素子に関する。
【０００２】
【従来の技術】
図６に示すように、従来の固体撮像素子は、半導体基板１０１上に多数の画素１０３、１０３、１０３が水平方向及び垂直方向に整列して配置されている。画素１０３が垂直方向に整列配置されて１本の画素列Ｐ１１を形成する。水平方向に隣接する画素列Ｐ１１とＰ１１との間には、垂直電荷転送路１０５が形成されている。垂直電荷転送路１０５の一端には、水平電荷転送路１０７が形成されている。
【０００３】
垂直電荷転送路１０７の最終端にはアンプ１１１が形成されている。
【０００４】
画素１０３には、フォトダイオード１０３ａが形成されている。フォトダイオード１０３ａと垂直電荷転送路１０５との間には、読み出しゲート（トランスファーゲート）１０３ｂが形成されている。
【０００５】
画素１０３から読み出された電荷は、垂直電荷転送路１０５内を例えば４相駆動方式で垂直方向に向けて水平電荷転送路１０７まで転送される。水平電荷転送路内に転送された電荷は、例えば２相駆動方式によりアンプ１１１まで転送される。アンプ１１１により信号を増幅して外部に画像情報として取り出す。
【０００６】
【発明が解決しようとする課題】
固体撮像素子における画素の高密度化の要求に伴って、画素サイズ自体の微細化も必要となる。
【０００７】
上記の固体撮像素子では、１つの画素列Ｐ１１に対して１本の垂直電荷転送路１０５が形成されている。水平電荷転送路１０７を２相駆動する場合も、通常は１相当たり２電極を用いる。従って、図６に示すように、水平電荷転送路１０７において１本の画素列Ｐ１１当たり水平電荷転送電極として４電極（例えば１２１−１から１２１−４まで）が設けられる。
【０００８】
１画素を、例えば２から３ミクロン角程度まで微細化する際に水平電荷転送電極１２１の微細加工が難しくなる。
【０００９】
本発明の目的は、水平転送電極の微細精度を緩くしつつ画素を微細に保つことができる固体撮像素子を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の一観点によれば、二次元平面上に配列された複数の画素群であって、各画素群は、垂直方向に第１の画素ピッチで整列配置された複数の画素を含む第１の画素列と該第１の画素列に対して垂直方向に前記第１の画素ピッチの１／２画素ずれて整列配置された複数の画素を含む第２の画素列とを含み、第２の画素列は、水平方向に関し、隣接する画素群の第１の画素列間の第２の画素ピッチの１／２の位置に配置されている複数の画素群と、水平方向に隣接する画素群対の間に形成された第１の分離領域と、各画素群の前記第１の画素列と前記第２の画素列との間に、１本ずつ、蛇行しつつ垂直方向に延びて形成された垂直電荷転送路であって、同じ画素群に属する第１の画素列及び第２の画素列に含まれる画素の電荷の両方が読み出される垂直電荷転送路と、複数の前記垂直電荷転送路の下端に設けられ、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する水平電荷転送路とを含み、前記各画素群間には前記垂直電荷転送路が配置されていないことを特徴とする固体撮像素子が提供される。
【００１１】
本発明の他の観点によれば、二次元平面上に配列された複数の画素群であって、各画素群は、垂直方向に第１の画素ピッチで整列配置された複数の画素を含む第１の画素列と該第１の画素列に対して垂直方向に前記第１の画素ピッチの１／２画素ずれて整列配置された複数の画素を含む第２の画素列とを含み、第２の画素列は、水平方向に関し、隣接する画素群の第１の画素列間の第２の画素ピッチの１／２の位置に配置されている複数の画素群と、水平方向に隣接する画素群対の間に形成された第１の分離領域と、各画素群の前記第１の画素列と前記第２の画素列との間に、１本ずつ、蛇行しつつ垂直方向に延びて形成された垂直電荷転送路であって、同じ画素群に属する第１の画素列及び第２の画素列に含まれる画素の電荷の両方が読み出される垂直電荷転送路と、複数の前記垂直電荷転送路の下端に設けられ、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する水平電荷転送路とを含み、前記各画素群間には前記垂直電荷転送路が配置されていないことを特徴とし、前記画素は、水平方向、垂直方向に対して傾斜した４つの斜辺を有する領域内に形成される光電変換素子を含み、前記第１の画素列に含まれる画素の前記４つの斜辺のうち左右いずれかの第１組の２つの斜辺に沿って前記第１の分離領域が形成され、前記第１の分離領域が形成される側と反対側の第２組の２つの斜辺のうち上下いずれかの斜辺に沿って前記垂直電荷転送路との間に第１の読み出しゲートが形成されるとともに、前記第１の読み出しゲートが形成されていない方の斜辺に沿って第２の分離領域が形成され、前記第２の画素列に含まれる画素の前記４つの斜辺のうち前記第１の画素列とは反対側の第３組の２つの斜辺に沿って前記第１の分離領域が形成され、前記第１の分離領域が形成される側と反対側の第４組の２つの斜辺のうち、前記第１の画素列に含まれる画素の前記読み出しゲートと対向しない斜辺に沿って前記垂直電荷転送路との間に第２の読み出しゲートが形成されるとともに前記第２の読み出しゲートが形成されていない方の斜辺に沿って第３の分離領域が形成され、前記第１の画素列に含まれ、行方向に整列する一の画素行に含まれる画素と、前記第２の画素列に含まれ、前記一画素行と垂直方向に隣接し行方向に整列する二の画素行に含まれる画素との間に形成され水平方向に延びる複数の垂直電荷転送電極とを含む固体撮像素子の読み出し方法であって、ｎ行目および所定行毎の対応する行の垂直電荷転送電極に読み出しパルスを印加して画素から電荷を前記垂直電荷転送路に読み出す工程と、前記垂直電荷転送電極に順次電圧を印加して前記垂直電荷転送路中を前記水平電荷転送路の方向へ信号電荷を転送し、前記水平電荷転送路に転送された信号電荷を水平方向に転送して外部に読み出す工程とを含む第１フィールド出力工程と、ｎ＋１行目および所定行毎の対応する行の垂直電荷転送電極に読み出しパルスを印加して画素から電荷を前記垂直電荷転送路に読み出す工程と、前記垂直電荷転送電極に順次電圧を印加して前記垂直電荷転送路中を前記水平電荷転送路の方向へ信号電荷を転送し、前記水平電荷転送路に転送された信号電荷を水平方向に転送して外部に読み出す工程とを含む第２フィールド出力工程と、ｎ＋２目および所定行毎の対応する行の垂直電荷転送電極に読み出しパルスを印加して画素から電荷を前記垂直電荷転送路に読み出す工程と、前記垂直電荷転送電極に順次電圧を印加して前記垂直電荷転送路中を前記水平電荷転送路の方向へ信号電荷を転送し、前記水平電荷転送路に転送された信号電荷を水平方向に転送して外部に読み出す工程とを含む第３フィールド出力工程とを含み、前記第１、第２、第３フィールドは互いに異なるフィールドである固体撮像素子の読み出し方法が提供される。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【００１３】
図１は、本発明の一実施の形態による固体撮像素子Ａの平面図である。
【００１４】
固体撮像素子Ａは、半導体基板１上に複数の画素３（３ａ、３ｂ、３ｃ）が整列配置された画素部Ｂと、画素部Ｂ内に配置され画素３からの電荷を垂直方向に転送する垂直転送路５と、画素部Ｂの下方に配置され、垂直転送路５から転送された電荷を水平方向に転送する水平転送路７と、水平転送路７から転送された電荷を増幅するアンプ部１７とを含む。
【００１５】
画素部Ｂには、複数の画素３が、半導体基板１の二次元平面上の水平方向（行方向）及び垂直方向（列方向）に配置されている。１列おきの画素は、垂直方向に第１のピッチ、水平方向に第２のピッチで配列された行列を構成している。各列の画素と隣接する列の画素とは、垂直方向及び水平方向にそれぞれ１／２ピッチずれて配置され、いわゆる画素ずらし固体撮像素子を構成している。
【００１６】
画素３は、緑色用画素３ａ、赤色用画素３ｂ、青色用画素３ｃを含む。赤色用の画素３ｂ、３ｂ、３ｂと、青色用の画素３ｃ、３ｃ、３ｃとが垂直方向に交互に整列して配置されて第１の画素列Ｐ１を形成している。第１の画素列Ｐ１と隣接する第２の画素列Ｐ２では、緑色用画素３ａが配列されている。
【００１７】
これら第１の画素列Ｐ１と第２の画素列Ｐ２とを一組の画素群ＰＧとして、水平方向に複数の画素群ＰＧ、ＰＧ、ＰＧが交互に配置されている。図示の構成においては、各画素は４つの斜辺をもつ略菱形の形状を有する。
【００１８】
第２の画素列Ｐ２の画素は第１の画素列Ｐ１の画素３ｃ、３ｂ、３ｃ・・・が形成する行列の隙間に配置されていると見ることもできる。
【００１９】
一方、図面を４５度傾けて見れば、第１及び第２の画素列の画素が協同して略正方行列を形成しているとも考えられる。
【００２０】
一の画素群ＰＧに含まれる第１の画素列Ｐ１と第２の画素列Ｐ２との間に形成される隙間に沿って、半導体基板１内にｎ型半導体層からなる垂直電荷転送路５（実線で示される。）が蛇行する形状又はジグザグの形状で設けられる。
【００２１】
垂直電荷転送路５の電極（垂直電荷転送電極）１１は、画素間の隙間領域上でジグザグに全体として水平方向に延在している。
【００２２】
垂直電荷転送電極１１−１、１１−５、１１−９に電圧Ｖ１が印加される。垂直電荷転送電極１１−２、１１−６、１１−１０に電圧Ｖ２が印加される。垂直電荷転送電極１１−３、１１−７、１１−１１に電圧Ｖ３が印加される。垂直電荷転送電極１１−４、１１−８に電圧Ｖ４が印加される。
【００２３】
図２に図１の要部を示す。図２（ａ）は、平面図、図２（ｂ）は図２（ａ）のＩａ−Ｉｂ線断面図である。
【００２４】
図２（ａ）に示すように、画素３（３ａ、３ｂ、３ｃ）は、略正方形の形状を有している。正方形の４つの頂点のうち対向する２つの頂点が、垂直方向及び水平方向に沿って整列されている。４つの頂点を結んで左右対称方向に延びる斜辺（仮想線）を、それぞれに２本の斜辺２７ａ、２７ｂ及び２７ｃ、２７ｄと称す。
【００２５】
画素３の４つの斜辺２７ａ、２７ｂ、２７ｃ、２７ｄに囲まれる領域内に光電変換素子（フォトダイオード）４１（４１ａ、４１ｂ、４１ｃ）が配置されている。フォトダイオード４１の受光部４１ａと電荷転送路５の一部を形成するｎ型半導体層３１ａ、３１ｂとの間には、トランスファーゲート部４５が形成されている。
【００２６】
図２に示される２つの画素列群ＰＧ、ＰＧのうち左側に位置する画素列群ＰＧについて説明する。
【００２７】
左側の画素列群ＰＧの第２の画素列Ｐ２に含まれる画素３ａの４つの斜辺２７ａ、２７ｂ、２７ｃ、２７ｄのうち右の第１組の２つの斜辺２７ｃ、２７ｄに沿って前記第１の分離領域４７ａが形成されている。
【００２８】
第１の分離領域４７ａが形成される側と反対側の第２組の２つの斜辺２７ａ、２７ｂのうち上側の斜辺２７ａに沿って垂直電荷転送路３１との間に第１の読み出しゲート４５ａが形成されるとともに、第１の読み出しゲート４５ａが形成されていない方の斜辺２７ｂに沿って第２の分離領域４７ｂが形成されている。
【００２９】
同じ画素列群ＰＧに属する第１の画素列Ｐ１に関し、第１の画素列Ｐ１に含まれる画素３ｂの４つの斜辺２７ａ、２７ｂ、２７ｃ、２７ｄ（画素３ａを平行移動した位置に対応する）のうち、第２の画素列Ｐ２とは反対側の第３組の２つの斜辺２７ａ、２７ｂに沿って第１の分離領域４７ａが形成されている。
【００３０】
第１の分離領域４７ａが形成される側と反対側の第４組の２つの斜辺２７ｃ、２７ｄのうち、第２の画素列Ｐ２に含まれる画素３ａの読み出しゲート４５ａと対向しない斜辺２７ｃに沿って垂直電荷転送路５との間に第２の読み出しゲート４５ｂが形成されるとともに第２の読み出しゲート４５ｂが形成されていない方の斜辺２７ｄに沿って第３の分離領域４７ｃが形成されている。
【００３１】
第２の画素列Ｐ２に含まれる画素３ａの左側上斜辺２７ａに沿って、半導体基板１内にｎ型導電層３１ｂが形成されている。画素３ｂの右側上斜辺２７ｃに沿って、半導体基板１内にｎ型導電層３１ａが形成されている。
【００３２】
ｎ型導電層３１ａとｎ型導電層３１ｂとが連結されて、垂直方向にジグザグ状又は蛇行する形状で、垂直電荷転送路５が形成され、水平電荷転送路に向けて垂直方向に延びている。
【００３３】
第１の画素行Ｑ１を形成する複数の画素３ａ、３ａ、３ａの左右下斜辺２７ｂ、２７ｄに沿って、垂直電荷転送電極１１−１０が蛇行しつつ水平方向に延びている。第１の画素列Ｑ１を形成する複数の画素３ａ、３ａ、３ａは、垂直電荷転送電極１１−９と１１−１０とにより、その４辺を囲まれている。
【００３４】
図２（ｂ）に示すように、半導体基板１内に、深いｐウェル４３が形成されており、フォトダイオード４１、垂直電荷転送路３１ａ、トランスファーゲート４５，分離領域４７はｐウェル４３内に形成されている。
【００３５】
垂直電荷転送路３１ａが形成されている領域の上に、垂直電荷転送電極１１（１１−１０）が形成されている。
【００３６】
平坦化膜Ｈを介して半導体基板１上にカラーフィルタＣＦが形成されている。
【００３７】
カラーフィルタＣＦの上に、例えばフォトレジストにより形成されたマイクロレンズＭＬが設けられている。マイクロレンズＭＬにより、光をフォトダイオード４１の表面上に集光する。
【００３８】
図３のタイミングチャートに基づき、本実施の形態による固体撮像素子の制御方法について説明する。図１の平面図を適宜参照する。
【００３９】
読み出し用のパルス電圧を印加して、４フィールドの信号を読み出す方法を例示する。
【００４０】
まず、Ｔ1期間内に第１フィールドの信号を読み出す。
【００４１】
ｔ1a期間内に、対応するフォトダイオードのゲートに繋がる電極（Ｖ１）、この例では垂直電荷転送電極１１−１、１１−５、１１−９に対して正の電圧、例えば８Ｖを印加し、さらに大きな正のパルス電圧、例えば１５Ｖのパルス電圧を印加する。
【００４２】
読み出しパルスにより、トランスファーゲート４５のポテンシャルバリアが消滅し、画素３ａ、３ａ、３ａのフォトダイオード４１に蓄積された電荷は、読み出し用のトランスファーゲート４５を通過して垂直電荷転送路５に読み出される。
【００４３】
垂直電荷転送路５に読み出された信号電荷は、ｔ1b期間内に垂直電荷転送路５中をＶ１からＶ４に示す４相駆動方式により順次転送される。水平方向１行分の画素信号を所定タイミング毎に垂直電荷転送路５から水平電荷転送路７へと転送する。
【００４４】
水平電荷転送路７に転送された信号電荷は、ｔ1c期間内に、水平転送電極１５に印加される２相駆動電圧φ１とφ２とによって水平方向に転送される。転送された電荷による信号は、アンプ１７により増幅されて外部に読み出される。読み出された画素信号は、緑色（Ｇ）に対応する画素である。
【００４５】
次に、Ｔ２期間内に第２フィールドの信号を読み出す。
【００４６】
ｔ2a期間内に、対応するフォトダイオードのゲートに繋がる電極（Ｖ３）、この例では垂直電荷転送電極１１−３、１１−７、１１−１１に対して正の電圧、例えば８Ｖを印加し、さらに大きな正のパルス電圧、例えば１５Ｖのパルス電圧を印加する。
【００４７】
読み出しパルスにより、トランスファーゲート４５のポテンシャルバリアが消滅し、画素３ａ、３ａ、３ａのフォトダイオード４１に蓄積された電荷は、読み出し用のトランスファーゲート４５を通過して垂直電荷転送路５に読み出される。
【００４８】
垂直電荷転送路５に読み出された信号電荷は、ｔ2b期間内に垂直電荷転送路５中をＶ１からＶ４に示す４相駆動方式により順次転送される。水平方向１行分の画素信号を所定タイミング毎に垂直電荷転送路５から水平電荷転送路７へと転送する。
【００４９】
水平電荷転送路７に転送された信号電荷は、ｔ2c期間内に、水平転送電極１５に印加される２相駆動電圧φ１とφ２とによって水平方向に転送される。転送された電荷による信号は、アンプ１７（図１）により増幅されて外部に読み出される。読み出された画素信号は、緑色（Ｇ）に対応する画素である。
【００５０】
次いで、第３フィールド、第４フィールドの画素からの信号電荷を、Ｔ3（ｔ3 a、ｔ3b、ｔ3c）期間及びＴ4（ｔ4a、ｔ4b、ｔ4c）期間内に、上記第１フィールド及び第２フィールドにおける信号電荷の転送及び信号読み出しの方法と同様の方法により読み出す。
【００５１】
第１から第４フィールドまでの電荷読み出しにより、図１に示す画素部Ｂに存在する全ての画素の画素情報を読み出すことができる。
【００５２】
尚、上記の実施の形態による固体撮像方法では、ＧＧ／ＲＢ交互フィルタ配列の場合を示したが、別のカラーフィルタの配列でも画素からの信号の読み出しは可能である。
【００５３】
上記第１の実施の形態による固体撮像素子においては、隣接する２つの画素列の信号を１本の垂直転送路で共有する。
【００５４】
従って、垂直電荷転送路に繋がる水平ＣＣＤの段数は、行方向に並ぶ画素に含まれるフォトダイオードの数の１／２で良い。水平電荷転送路のピッチを大きくすることができ、水平電荷転送路を緩い加工精度で加工することができる。固体撮像素子の製造歩留まりを向上させることができる。
【００５５】
図４に、第１の実施の形態による固体撮像素子の変形例を示す。３フィールド読み出しが可能な固体撮像素子である。
【００５６】
固体撮像素子Ｘは、第１の実施の形態による固体撮像素子Ａとほぼ同じ構造である。
【００５７】
半導体基板５１上に複数の画素５３（５３ａ、５３ｂ、５３ｃ）が整列配置された画素部Ｂと、画素部Ｂ内に配置され画素５３からの電荷を垂直方向に転送する垂直電荷転送路５５と、画素部Ｂの下方に配置され、垂直電荷転送路５５から転送された電荷を水平方向に転送する水平電荷転送路５７と、水平電荷転送路５７から転送された電荷を増幅するアンプ部６５とを含む。
【００５８】
画素部Ｂの構造も、第１の実施の形態による固体撮像素子Ａと同様の画素ずらし固体撮像素子である。画素５３の形状も、第１の実施の形態による固体撮像素子と同様の略正方形の形状である。
【００５９】
画素５３は、垂直方向に隣接する２本の垂直転送電極６１により４辺を囲まれている。
【００６０】
垂直電荷転送電極６１−１、６１−４、６１−７に電圧Ｖ３が、垂直電荷転送電極６１−２、６１−５、６１−８に電圧Ｖ２が、の垂直電荷転送電極６１−３、６１−６，６２に電圧Ｖ１が印加される。いわゆる３相駆動方式である。
【００６１】
図５に基づき、上記の固体撮像素子Ｙの動作を説明する。
【００６２】
Ｔ1期間内に第１フィールドの電荷読み出しを行う。
【００６３】
まずｔ1a期間に、垂直電荷転送電極６１−３、６１−６（Ｖ１）に対して正の電圧、例えば８Ｖの電圧を印加し、電荷を読み出すためのパルス信号を印加する。フォトダイオード５３ａ、５３ｂ、５３ｃから、垂直電荷転送路５５内に緑色（Ｇ）、赤色（Ｒ）及び青色（Ｂ）に対応する電荷が転送される。
【００６４】
垂直電荷転送路５に読み出された信号電荷は、ｔ1b期間内に垂直電荷転送路５５中をＶ１からＶ３に示す３相駆動方式により順次転送される。水平方向１行分の画素信号を所定タイミング毎に垂直電荷転送路５５から水平電荷転送路５７へと転送する。
【００６５】
水平電荷転送路に電荷を転送した後、ｔ1c期間内に、水平電荷転送路をφ１とφ２との２相駆動方式によりアンプ６５方向へする。アンプ６５を介して外部に信号を読み出す。
【００６６】
同様にＴ2期間（ｔ2a、ｔ2b、ｔ2c）、Ｔ3期間（ｔ3a、ｔ3b、ｔ3c）内に第２フィールド及び第３フィールドの電荷を読み出す。
【００６７】
以上の動作により、画素部内の全ての画素からの信号電荷を外部に読み出す。
【００６８】
上記の固体撮像素子Ｘにおいては、２つの画素列の画素を１組として、その１組の画素群が１本の垂直電荷転送路５５を共有する。
【００６９】
垂直電荷転送路に繋がる水平電荷転送路の段数を、水平方向に並ぶ画素中のフォトダイオード数の半分にすることができる。水平電荷転送電極の加工精度が緩くなる。固体撮像素子の製造歩留まりを向上させることができる。
【００７０】
尚、本実施の形態による固体撮像素子においては、画素の形状を略正方形の形状として説明した。画素形状は正方形以外の形状でも良い。例えば、長方形や正六角形の画素形状でも良い。
【００７１】
その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。
【００７２】
【発明の効果】
固体撮像素子において、水平電荷転送電極の加工精度も緩くできる。同じ加工精度であれば、画素の高密度化が可能である。
【００７３】
製造歩留まりを向上させることが可能となる。固体撮像素子の信頼性をも高めることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による固体撮像素子の平面図である。
【図２】（ａ）は、上記の固体撮像素子の画素部を拡大した平面図であり、（ｂ）は段演図である。
【図３】上記の固体撮像素子の動作を示すタイミングチャートである。
【図４】本発明の一実施の形態による固体撮像素子の変形例の平面図である。
【図５】上記の固体撮像素子の動作を示すタイミングチャートである。
【図６】従来の固体撮像素子の平面図である。
【符号の説明】
Ａ、Ｘ 固体撮像素子
Ｂ 表示部
Ｐ１ 第１の画素列
Ｐ２ 第２の画素列
ＰＧ 画素列群
Ｑ１ 第１の画素行
Ｑ２ 第２の画素行
Ｖ１〜Ｖ４ 垂直転送電極への印加電圧
φ１、φ２ 水平転送電極への印加電圧
１ 半導体基板
３ 画素
３ａ、３ｂ、３ｃ 光電変換素子（フォトダイオード）
５ 垂直電荷転送路
７ 水平電荷転送路
１１ 垂直電荷転送電極
１５ 水平電荷転送電極
１７ アンプ
４５ 読み出しゲート
４５ａ 第１の読み出しゲート
４５ｂ 第２の読み出しゲート
４７ 分離領域
４７ａ 第１の分離領域
４７ｂ 第２の分離領域
４７ｃ 第３の分離領域[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solid-state imaging device, and more particularly to a pixel-shifted solid-state imaging device in which adjacent pixels are arranged with a 1/2 pitch shift in the vertical and horizontal directions.
[0002]
[Prior art]
As shown in FIG. 6, in the conventional solid-state imaging device, a large number of pixels 103, 103, 103 are arranged on a semiconductor substrate 101 in alignment in the horizontal direction and the vertical direction. Pixels 103 are aligned in the vertical direction to form one pixel column P11. A vertical charge transfer path 105 is formed between the pixel columns P11 and P11 adjacent in the horizontal direction. A horizontal charge transfer path 107 is formed at one end of the vertical charge transfer path 105.
[0003]
An amplifier 111 is formed at the final end of the vertical charge transfer path 107.
[0004]
In the pixel 103, a photodiode 103a is formed. A read gate (transfer gate) 103 b is formed between the photodiode 103 a and the vertical charge transfer path 105.
[0005]
The charges read from the pixels 103 are transferred to the horizontal charge transfer path 107 in the vertical direction in the vertical charge transfer path 105, for example, in a four-phase driving method. The charges transferred into the horizontal charge transfer path are transferred to the amplifier 111 by, for example, a two-phase driving method. The amplifier 111 amplifies the signal and takes it out as image information.
[0006]
[Problems to be solved by the invention]
With the demand for higher pixel density in solid-state imaging devices, it is also necessary to reduce the pixel size itself.
[0007]
In the solid-state imaging device, one vertical charge transfer path 105 is formed for one pixel column P11. Even when the horizontal charge transfer path 107 is driven in two phases, usually two electrodes are used per phase. Therefore, as shown in FIG. 6, four electrodes (for example, 121-1 to 121-4) are provided as horizontal charge transfer electrodes per pixel column P 11 in the horizontal charge transfer path 107.
[0008]
When one pixel is miniaturized to, for example, about 2 to 3 microns square, it becomes difficult to finely process the horizontal charge transfer electrode 121.
[0009]
An object of the present invention is to provide a solid-state imaging device capable of keeping pixels fine while relaxing the fine accuracy of horizontal transfer electrodes.
[0010]
[Means for Solving the Problems]
According to one aspect of the present invention, a plurality of pixel groups arranged on a two-dimensional plane, each pixel group including a plurality of pixels arranged in a vertical direction at a first pixel pitch. And a second pixel column including a plurality of pixels arranged in alignment with a shift of ½ pixel of the first pixel pitch in a direction perpendicular to the first pixel column, and a second pixel column The pixel column is a pair of pixels adjacent to each other in the horizontal direction and a plurality of pixel groups arranged at a position half the second pixel pitch between the first pixel columns of the adjacent pixel groups. Between the first isolation region formed between the first pixel column and the second pixel column of each pixel group , one by one, extending in the vertical direction while meandering It is a vertical charge transfer path, and both the charges of the pixels included in the first pixel column and the second pixel column belonging to the same pixel group are read out. A vertical charge transfer paths are provided at the lower end of the plurality of vertical charge transfer paths, seen including a horizontal charge transfer path for transferring it receives charges transferred from the vertical charge transfer path in a horizontal direction, the A solid-state imaging device is provided in which the vertical charge transfer path is not disposed between the pixel groups .
[0011]
According to another aspect of the present invention, a plurality of pixel groups arranged on a two-dimensional plane, each pixel group including a plurality of pixels arranged in a vertical direction at a first pixel pitch. A first pixel column and a second pixel column including a plurality of pixels arranged in alignment with a shift of ½ pixel of the first pixel pitch in a direction perpendicular to the first pixel column; The pixel columns in the horizontal direction are a plurality of pixel groups arranged at a position half the second pixel pitch between the first pixel columns of the adjacent pixel groups, and a pixel group adjacent in the horizontal direction. Between the first separation region formed between the pair and the first pixel column and the second pixel column of each pixel group , one is formed extending in the vertical direction while meandering. The vertical charge transfer path is configured to read both charges of the pixels included in the first pixel column and the second pixel column belonging to the same pixel group. A vertical charge transfer paths is provided at the lower end of the plurality of vertical charge transfer paths, and a horizontal charge transfer path for transferring it to the horizontal direction receives charges transferred from the vertical charge transfer path, said The vertical charge transfer path is not arranged between each pixel group, and the pixel includes a photoelectric conversion element formed in a region having four oblique sides inclined with respect to the horizontal direction and the vertical direction. The first separation region is formed along two oblique sides of the first set of left and right ones of the four oblique sides of the pixels included in the first pixel column, and the first separation region is A first read gate is formed between the vertical charge transfer path along one of the upper and lower hypotenuses of the second set of two hypotenuses on the opposite side to the formed side, and the first read out is performed. Along the hypotenuse where the gate is not formed A second separation region is formed, and the second separation region is formed along two oblique sides of a third set opposite to the first pixel row, out of the four oblique sides of the pixels included in the second pixel row. 1 separation region is formed, and does not oppose the readout gate of the pixels included in the first pixel column among the two oblique sides of the fourth set opposite to the side on which the first separation region is formed. A second read gate is formed between the vertical charge transfer path along the oblique side and a third isolation region is formed along the oblique side where the second read gate is not formed, Pixels included in one pixel row included in the first pixel column and aligned in the row direction, and pixels included in the second pixel column adjacent to the one pixel row in the vertical direction and aligned in the row direction. A plurality of vertical currents formed between the pixels included in the pixel row and extending in the horizontal direction. A method for reading a solid-state imaging device including a load transfer electrode, wherein a read pulse is applied to the vertical charge transfer electrodes in the corresponding row of the nth row and every predetermined row to read out charges from the pixels to the vertical charge transfer path. And sequentially applying a voltage to the vertical charge transfer electrodes to transfer signal charges in the vertical charge transfer paths in the direction of the horizontal charge transfer paths, and horizontally transferring the signal charges transferred to the horizontal charge transfer paths. A first field output step including a step of transferring to the outside and reading out to the outside, and applying a read pulse to the vertical charge transfer electrodes of the corresponding row of the (n + 1) th row and every predetermined row to transfer charges from the pixels to the vertical charge transfer path A signal that is sequentially applied to the vertical charge transfer electrode to transfer signal charges in the vertical charge transfer path in the direction of the horizontal charge transfer path, and the signal transferred to the horizontal charge transfer path A second field output step including a step of transferring the load in the horizontal direction and reading it out to the outside, and applying a read pulse to the vertical charge transfer electrodes of the corresponding row for the (n + 2) th and every predetermined row to transfer the charges from the pixels A step of reading to the charge transfer path, and sequentially applying a voltage to the vertical charge transfer electrode to transfer the signal charge in the vertical charge transfer path in the direction of the horizontal charge transfer path, and then transferring the signal charge to the horizontal charge transfer path And a third field output step including a step of transferring the signal charges in the horizontal direction and reading them out to the outside. A method for reading a solid-state imaging device in which the first, second, and third fields are different fields is provided. The
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below.
[0013]
FIG. 1 is a plan view of a solid-state imaging device A according to an embodiment of the present invention.
[0014]
The solid-state imaging device A transfers a pixel portion B in which a plurality of pixels 3 (3a, 3b, 3c) are aligned on the semiconductor substrate 1 and charges from the pixels 3 arranged in the pixel portion B in the vertical direction. A vertical transfer path 5, a horizontal transfer path 7 that is disposed below the pixel unit B and transfers charges transferred from the vertical transfer path 5 in the horizontal direction, and an amplifier unit that amplifies charges transferred from the horizontal transfer path 7 17 and the like.
[0015]
In the pixel portion B, a plurality of pixels 3 are arranged in the horizontal direction (row direction) and the vertical direction (column direction) on the two-dimensional plane of the semiconductor substrate 1. Every other column of pixels forms a matrix arranged at a first pitch in the vertical direction and at a second pitch in the horizontal direction. The pixels in each column and the pixels in the adjacent column are arranged with a ½ pitch shift in the vertical direction and the horizontal direction, forming a so-called pixel shifted solid-state imaging device.
[0016]
The pixel 3 includes a green pixel 3a, a red pixel 3b, and a blue pixel 3c. The red pixels 3b, 3b, and 3b and the blue pixels 3c, 3c, and 3c are alternately arranged in the vertical direction to form the first pixel column P1. In the second pixel column P2 adjacent to the first pixel column P1, green pixels 3a are arranged.
[0017]
A plurality of pixel groups PG, PG, and PG are alternately arranged in the horizontal direction with the first pixel column P1 and the second pixel column P2 as a set of pixel groups PG. In the illustrated configuration, each pixel has a substantially rhombus shape having four hypotenuses.
[0018]
It can also be considered that the pixels of the second pixel column P2 are arranged in the gaps of the matrix formed by the pixels 3c, 3b, 3c... Of the first pixel column P1.
[0019]
On the other hand, if the drawing is tilted 45 degrees, it can be considered that the pixels of the first and second pixel columns cooperate to form a substantially square matrix.
[0020]
A vertical charge transfer path 5 (including an n-type semiconductor layer) is formed in the semiconductor substrate 1 along a gap formed between the first pixel column P1 and the second pixel column P2 included in one pixel group PG. (Shown by a solid line) is provided in a meandering or zigzag shape.
[0021]
The electrode (vertical charge transfer electrode) 11 of the vertical charge transfer path 5 extends in the horizontal direction in a zigzag manner as a whole on the gap region between the pixels.
[0022]
A voltage V1 is applied to the vertical charge transfer electrodes 11-1, 11-5, and 11-9. A voltage V2 is applied to the vertical charge transfer electrodes 11-2, 11-6, and 11-10. A voltage V3 is applied to the vertical charge transfer electrodes 11-3, 11-7, and 11-11. A voltage V4 is applied to the vertical charge transfer electrodes 11-4 and 11-8.
[0023]
FIG. 2 shows a main part of FIG. 2A is a plan view, and FIG. 2B is a cross-sectional view taken along the line Ia-Ib in FIG.
[0024]
As shown in FIG. 2A, the pixel 3 (3a, 3b, 3c) has a substantially square shape. Two opposing vertices of the four vertices of the square are aligned along the vertical and horizontal directions. The hypotenuses (imaginary lines) connecting the four vertices and extending in the left-right symmetry direction are referred to as two hypotenuses 27a, 27b and 27c, 27d, respectively.
[0025]
Photoelectric conversion elements (photodiodes) 41 (41a, 41b, 41c) are arranged in a region surrounded by the four oblique sides 27a, 27b, 27c, 27d of the pixel 3. A transfer gate portion 45 is formed between the light receiving portion 41 a of the photodiode 41 and the n-type semiconductor layers 31 a and 31 b forming part of the charge transfer path 5.
[0026]
The pixel column group PG located on the left side of the two pixel column groups PG and PG shown in FIG. 2 will be described.
[0027]
Among the four oblique sides 27a, 27b, 27c, and 27d of the pixel 3a included in the second pixel row P2 of the left pixel row group PG, the first set along the two oblique sides 27c and 27d of the right first set. An isolation region 47a is formed.
[0028]
A first read gate 45a is provided between the vertical charge transfer path 31 and the upper oblique side 27a of the second set of two oblique sides 27a and 27b opposite to the side where the first isolation region 47a is formed. A second isolation region 47b is formed along the hypotenuse 27b where the first read gate 45a is not formed.
[0029]
Regarding the first pixel column P1 belonging to the same pixel column group PG, four oblique sides 27a, 27b, 27c, 27d of the pixel 3b included in the first pixel column P1 (corresponding to positions where the pixel 3a is translated) Among these, the first separation region 47a is formed along the two sets of the two oblique sides 27a and 27b on the opposite side to the second pixel column P2.
[0030]
Along the hypotenuse 27c that does not oppose the read gate 45a of the pixel 3a included in the second pixel column P2 among the four hypotenuses 27c and 27d of the fourth set on the opposite side to the side where the first isolation region 47a is formed Thus, a second read gate 45b is formed between the vertical charge transfer path 5 and a third isolation region 47c is formed along the oblique side 27d where the second read gate 45b is not formed. .
[0031]
An n-type conductive layer 31b is formed in the semiconductor substrate 1 along the upper left oblique side 27a of the pixels 3a included in the second pixel column P2. An n-type conductive layer 31a is formed in the semiconductor substrate 1 along the upper right oblique side 27c of the pixel 3b.
[0032]
The n-type conductive layer 31a and the n-type conductive layer 31b are connected to form a vertical charge transfer path 5 in a zigzag or meandering shape in the vertical direction, and extend in the vertical direction toward the horizontal charge transfer path. .
[0033]
The vertical charge transfer electrodes 11-10 meander in the horizontal direction while meandering along the left and right hypotenuses 27b, 27d of the plurality of pixels 3a, 3a, 3a forming the first pixel row Q1. The plurality of pixels 3a, 3a, 3a forming the first pixel column Q1 are surrounded by four sides by vertical charge transfer electrodes 11-9 and 11-10.
[0034]
As shown in FIG. 2B, a deep p-well 43 is formed in the semiconductor substrate 1, and the photodiode 41, the vertical charge transfer path 31 a, the transfer gate 45, and the isolation region 47 are formed in the p-well 43. Has been.
[0035]
A vertical charge transfer electrode 11 (11-10) is formed on a region where the vertical charge transfer path 31a is formed.
[0036]
A color filter CF is formed on the semiconductor substrate 1 via the planarizing film H.
[0037]
On the color filter CF, for example, a microlens ML formed of a photoresist is provided. Light is collected on the surface of the photodiode 41 by the microlens ML.
[0038]
Based on the timing chart of FIG. 3, the control method of the solid-state imaging device according to the present embodiment will be described. Reference is made to the plan view of FIG.
[0039]
A method of reading a signal of four fields by applying a pulse voltage for reading will be exemplified.
[0040]
First, the signal of the first field is read within the period T 1 .
[0041]
Within the period t 1a , a positive voltage, for example, 8 V, is applied to the electrode (V1) connected to the gate of the corresponding photodiode, in this example, the vertical charge transfer electrodes 11-1, 11-5, 11-9, A larger positive pulse voltage, for example, a pulse voltage of 15V is applied.
[0042]
Due to the readout pulse, the potential barrier of the transfer gate 45 disappears, and the charges accumulated in the photodiodes 41 of the pixels 3 a, 3 a, and 3 a pass through the readout transfer gate 45 and are read out to the vertical charge transfer path 5.
[0043]
The signal charges read out to the vertical charge transfer path 5 are sequentially transferred in the vertical charge transfer path 5 by the four-phase driving method indicated by V1 to V4 within the period t 1b . Pixel signals for one row in the horizontal direction are transferred from the vertical charge transfer path 5 to the horizontal charge transfer path 7 at every predetermined timing.
[0044]
The signal charge transferred to the horizontal charge transfer path 7 is transferred in the horizontal direction by the two-phase drive voltages φ1 and φ2 applied to the horizontal transfer electrode 15 within the period t 1c . A signal based on the transferred charge is amplified by the amplifier 17 and read out to the outside. The read pixel signal is a pixel corresponding to green (G).
[0045]
Next, the signal of the second field is read within the period T2.
[0046]
Within a period t 2a , a positive voltage, for example, 8 V, is applied to the electrode (V3) connected to the gate of the corresponding photodiode, in this example, the vertical charge transfer electrodes 11-3, 11-7, 11-11, A larger positive pulse voltage, for example, a pulse voltage of 15V is applied.
[0047]
Due to the readout pulse, the potential barrier of the transfer gate 45 disappears, and the charges accumulated in the photodiodes 41 of the pixels 3 a, 3 a, and 3 a pass through the readout transfer gate 45 and are read out to the vertical charge transfer path 5.
[0048]
The signal charges read out to the vertical charge transfer path 5 is sequentially transferred by the four-phase drive system showing the vertical charge transfer path 5 Medium in t 2b period from V1 V4. Pixel signals for one row in the horizontal direction are transferred from the vertical charge transfer path 5 to the horizontal charge transfer path 7 at every predetermined timing.
[0049]
The signal charge transferred to the horizontal charge transfer path 7 is transferred in the horizontal direction by the two-phase drive voltages φ1 and φ2 applied to the horizontal transfer electrode 15 within the period t 2c . A signal based on the transferred charge is amplified by the amplifier 17 (FIG. 1) and read out to the outside. The read pixel signal is a pixel corresponding to green (G) .
[0050]
Next, the signal charges from the pixels of the third field and the fourth field are transferred to the first and second periods within the T 3 (t 3 a , t 3b , t 3c ) period and the T 4 (t 4a , t 4b , t 4c ) period. Reading is performed by a method similar to the method of signal charge transfer and signal reading in the first field and the second field.
[0051]
By reading out charges from the first to fourth fields, it is possible to read out pixel information of all the pixels existing in the pixel portion B shown in FIG.
[0052]
In the solid-state imaging method according to the above-described embodiment, the case of the GG / RB alternating filter array has been described. However, it is possible to read out signals from the pixels with another color filter array.
[0053]
In the solid-state imaging device according to the first embodiment, signals of two adjacent pixel columns are shared by one vertical transfer path.
[0054]
Therefore, the number of horizontal CCDs connected to the vertical charge transfer path may be ½ of the number of photodiodes included in the pixels arranged in the row direction. The pitch of the horizontal charge transfer path can be increased, and the horizontal charge transfer path can be processed with a low processing accuracy. The production yield of the solid-state imaging device can be improved.
[0055]
FIG. 4 shows a modification of the solid-state imaging device according to the first embodiment. This is a solid-state imaging device capable of three-field readout.
[0056]
The solid-state image sensor X has substantially the same structure as the solid-state image sensor A according to the first embodiment.
[0057]
A pixel part B in which a plurality of pixels 53 (53a, 53b, 53c) are arranged on the semiconductor substrate 51, and a vertical charge transfer path 55 that is arranged in the pixel part B and transfers charges from the pixels 53 in the vertical direction. A horizontal charge transfer path 57 that is arranged below the pixel portion B and transfers the charges transferred from the vertical charge transfer path 55 in the horizontal direction; and an amplifier section 65 that amplifies the charges transferred from the horizontal charge transfer path 57. including.
[0058]
The structure of the pixel unit B is also a pixel-shifted solid-state image sensor similar to the solid-state image sensor A according to the first embodiment. The shape of the pixel 53 is also a substantially square shape similar to that of the solid-state imaging device according to the first embodiment.
[0059]
The pixel 53 is surrounded on four sides by two vertical transfer electrodes 61 adjacent in the vertical direction.
[0060]
The vertical charge transfer electrodes 61-1, 61-4, 61-7 have the voltage V3, the vertical charge transfer electrodes 61-2, 61-5, 61-8 have the voltage V2, and the vertical charge transfer electrodes 61-3, 61. The voltage V1 is applied to −6, 62. This is a so-called three-phase driving method.
[0061]
Based on FIG. 5, the operation of the solid-state imaging device Y will be described.
[0062]
The charge reading of the first field is performed within the period T 1 .
[0063]
First, in the t 1a period, a positive voltage, for example, a voltage of 8V, is applied to the vertical charge transfer electrodes 61-3 and 61-6 (V1), and a pulse signal for reading out charges is applied. Charges corresponding to green (G), red (R), and blue (B) are transferred into the vertical charge transfer path 55 from the photodiodes 53a, 53b, and 53c.
[0064]
The signal charges read out to the vertical charge transfer path 5 are sequentially transferred in the vertical charge transfer path 55 by the three-phase drive method indicated by V1 to V3 within the t 1b period. Pixel signals for one row in the horizontal direction are transferred from the vertical charge transfer path 55 to the horizontal charge transfer path 57 at every predetermined timing.
[0065]
After the charge is transferred to the horizontal charge transfer path, the horizontal charge transfer path is moved toward the amplifier 65 by the two-phase driving method of φ1 and φ2 within the period t 1c . A signal is read out through the amplifier 65.
[0066]
Similarly, the charges in the second field and the third field are read out during the T 2 period (t 2a , t 2b , t 2c ) and the T 3 period (t 3a , t 3b , t 3c ).
[0067]
Through the above operation, signal charges from all the pixels in the pixel portion are read out to the outside.
[0068]
In the above-described solid-state imaging device X, the pixels of two pixel columns are set as one set, and the set of pixels share one vertical charge transfer path 55.
[0069]
The number of horizontal charge transfer paths connected to the vertical charge transfer path can be reduced to half the number of photodiodes in the pixels arranged in the horizontal direction. The processing accuracy of the horizontal charge transfer electrode is reduced. The production yield of the solid-state imaging device can be improved.
[0070]
In the solid-state imaging device according to the present embodiment, the pixel shape has been described as a substantially square shape. The pixel shape may be a shape other than a square. For example, a rectangular or regular hexagonal pixel shape may be used.
[0071]
It will be apparent to those skilled in the art that other various modifications, improvements, combinations, and the like are possible.
[0072]
【The invention's effect】
In the solid-state imaging device, the processing accuracy of the horizontal charge transfer electrode can be relaxed. With the same processing accuracy, it is possible to increase the density of pixels.
[0073]
The production yield can be improved. It is also possible to improve the reliability of the solid-state imaging device.
[Brief description of the drawings]
FIG. 1 is a plan view of a solid-state imaging device according to an embodiment of the present invention.
2A is an enlarged plan view of a pixel portion of the solid-state image sensor, and FIG. 2B is a stage diagram.
FIG. 3 is a timing chart showing the operation of the solid-state image sensor.
FIG. 4 is a plan view of a modification of the solid-state imaging device according to the embodiment of the present invention.
FIG. 5 is a timing chart showing the operation of the solid-state image sensor.
FIG. 6 is a plan view of a conventional solid-state imaging device.
[Explanation of symbols]
A, X Solid-state imaging device B Display unit P1 First pixel column P2 Second pixel column PG Pixel column group Q1 First pixel row Q2 Second pixel rows V1 to V4 Applied voltages to the vertical transfer electrodes φ1, φ2 Applied voltage to horizontal transfer electrode 1 Semiconductor substrate 3 Pixels 3a, 3b, 3c Photoelectric conversion element (photodiode)
5 vertical charge transfer path 7 horizontal charge transfer path 11 vertical charge transfer electrode 15 horizontal charge transfer electrode 17 amplifier 45 read gate 45a first read gate 45b second read gate 47 separation region 47a first separation region 47b second Separation region 47c Third separation region
Claims (6)
水平方向に隣接する画素群対の間に形成された第１の分離領域と、
各画素群の前記第１の画素列と前記第２の画素列との間に、１本ずつ、蛇行しつつ垂直方向に延びて形成された垂直電荷転送路であって、同じ画素群に属する第１の画素列及び第２の画素列に含まれる画素の電荷の両方が読み出される垂直電荷転送路と、
複数の前記垂直電荷転送路の下端に設けられ、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する水平電荷転送路とを含み、
前記各画素群間には前記垂直電荷転送路が配置されていないことを特徴とする固体撮像素子。A plurality of pixel groups arranged on a two-dimensional plane, each pixel group including a first pixel column including a plurality of pixels arranged in a vertical direction at a first pixel pitch and the first pixels A second pixel column including a plurality of pixels aligned in a vertical direction with respect to the column and shifted by 1/2 pixel of the first pixel pitch, and the second pixel column is adjacent to the horizontal direction. A plurality of pixel groups arranged at a position half of the second pixel pitch between the first pixel columns of the pixel groups to be
A first separation region formed between a pair of pixel groups adjacent in the horizontal direction;
A vertical charge transfer path formed between the first pixel column and the second pixel column of each pixel group and extending in the vertical direction while meandering one by one, and belongs to the same pixel group A vertical charge transfer path from which both charges of pixels included in the first pixel column and the second pixel column are read out;
A horizontal charge transfer path that is provided at the lower end of the plurality of vertical charge transfer paths, receives charges transferred from the vertical charge transfer paths and transfers them in the horizontal direction,
A solid-state imaging device, wherein the vertical charge transfer path is not disposed between the pixel groups.
前記第１の画素列に含まれる画素の前記４つの斜辺のうち左右いずれかの第１組の２つの斜辺に沿って前記第１の分離領域が形成され、
前記第１の分離領域が形成される側と反対側の第２組の２つの斜辺のうち上下いずれかの斜辺に沿って前記垂直電荷転送路との間に第１の読み出しゲートが形成されるとともに、前記第１の読み出しゲートが形成されていない方の斜辺に沿って第２の分離領域が形成され、
前記第２の画素列に含まれる画素の前記４つの斜辺のうち前記第１の画素列とは反対側の第３組の２つの斜辺に沿って前記第１の分離領域が形成され、
前記第１の分離領域が形成される側と反対側の第４組の２つの斜辺のうち、前記第１の画素列に含まれる画素の前記読み出しゲートと対向しない斜辺に沿って前記垂直電荷転送路との間に第２の読み出しゲートが形成されるとともに前記第２の読み出しゲートが形成されていない方の斜辺に 沿って第３の分離領域が形成され、
各画素群の前記第１の画素列に含まれる画素からなり、行方向に整列する第１の画素行を形成する複数の画素と、各画素群の前記第２の画素列に含まれる画素からなり、前記第１の画素行と垂直方向に隣接し行方向に整列する第２の画素行を形成する複数の画素との間に形成され、水平方向に延びる垂直電荷転送電極とを含む請求項１に記載の固体撮像素子。The pixel includes a photoelectric conversion element formed in a region having four oblique sides inclined with respect to a horizontal direction and a vertical direction,
The first separation region is formed along a first set of two hypotenuses on either side of the four hypotenuses of the pixels included in the first pixel column;
A first read gate is formed between the vertical charge transfer path along one of the upper and lower oblique sides of the second set of two oblique sides opposite to the side on which the first isolation region is formed. In addition, a second isolation region is formed along the hypotenuse where the first read gate is not formed,
The first separation region is formed along two oblique sides of a third set opposite to the first pixel column among the four oblique sides of the pixels included in the second pixel column,
The vertical charge transfer along an oblique side that does not oppose the readout gate of a pixel included in the first pixel column, out of a fourth set of two oblique sides opposite to the side on which the first isolation region is formed. A second read gate is formed between the first and second paths, and a third isolation region is formed along the hypotenuse where the second read gate is not formed.
A plurality of pixels that form a first pixel row that is arranged in the row direction, and pixels that are included in the second pixel column of each pixel group. And a vertical charge transfer electrode formed between a plurality of pixels forming a second pixel row that is adjacent to the first pixel row in the vertical direction and is aligned in the row direction and extending in the horizontal direction. The solid-state imaging device according to 1.
ｎ行目および所定行毎の対応する行の垂直電荷転送電極に読み出しパルスを印加して画素から電荷を前記垂直電荷転送路に読み出す工程と、
前記垂直電荷転送電極に順次電圧を印加して前記垂直電荷転送路中を前記水平電荷転送路の方向へ信号電荷を転送し、前記水平電荷転送路に転送された信号電荷を水平方向に転送して外部に読み出す工程とを含む第１フィールド出力工程と、
ｎ＋１行目および所定行毎の対応する行の垂直電荷転送電極に読み出しパルスを印加して画素から電荷を前記垂直電荷転送路に読み出す工程と、
前記垂直電荷転送電極に順次電圧を印加して前記垂直電荷転送路中を前記水平電荷転送路の方向へ信号電荷を転送し、前記水平電荷転送路に転送された信号電荷を水平方向に転送して外部に読み出す工程とを含む第２フィールド出力工程と、
ｎ＋２目および所定行毎の対応する行の垂直電荷転送電極に読み出しパルスを印加して画素から電荷を前記垂直電荷転送路に読み出す工程と、
前記垂直電荷転送電極に順次電圧を印加して前記垂直電荷転送路中を前記水平電荷転送路の方向へ信号電荷を転送し、前記水平電荷転送路に転送された信号電荷を水平方向に転送して外部に読み出す工程とを含む第３フィールド出力工程と、
を含み、前記第１、第２、第３フィールドは互いに異なるフィールドである固体撮像素子の読み出し方法。It is the readout method of the solid-state image sensing device according to any one of claims 2 to 4,
applying a read pulse to the vertical charge transfer electrodes of the corresponding row for the nth row and each predetermined row to read out charges from the pixels to the vertical charge transfer path;
A voltage is sequentially applied to the vertical charge transfer electrodes to transfer the signal charges in the vertical charge transfer path in the direction of the horizontal charge transfer path, and the signal charges transferred to the horizontal charge transfer path are transferred in the horizontal direction. A first field output step including a step of reading out to the outside,
applying a read pulse to the vertical charge transfer electrodes of the n + 1th row and the corresponding row for each predetermined row to read out charges from the pixels to the vertical charge transfer path;
A voltage is sequentially applied to the vertical charge transfer electrodes to transfer the signal charges in the vertical charge transfer path in the direction of the horizontal charge transfer path, and the signal charges transferred to the horizontal charge transfer path are transferred in the horizontal direction. A second field output step including a step of reading out to the outside,
a step of applying a read pulse to the vertical charge transfer electrodes of the corresponding row of the (n + 2) th and predetermined rows to read out charges from the pixels to the vertical charge transfer path;
A voltage is sequentially applied to the vertical charge transfer electrodes to transfer the signal charges in the vertical charge transfer path in the direction of the horizontal charge transfer path, and the signal charges transferred to the horizontal charge transfer path are transferred in the horizontal direction. A third field output step including a step of reading out to the outside,
And the first, second, and third fields are different from each other.
前記第４フィールドは前記第１、第２、第３フィールドとは異なるフィールドである請求項５記載の固体撮像素子の読み出し方法。Further, a step of reading a charge from a pixel to the vertical charge transfer path by applying a read pulse to the vertical charge transfer electrode of the corresponding row of the n + 3th row and every predetermined row, A fourth field output including a step of transferring a signal charge in the vertical charge transfer path in the direction of the horizontal charge transfer path, transferring the signal charge transferred to the horizontal charge transfer path in a horizontal direction, and reading the signal charge to the outside. Including steps,
6. The method for reading a solid-state imaging device according to claim 5, wherein the fourth field is a field different from the first, second, and third fields.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23200099A JP4148606B2 (en) | 1999-08-18 | 1999-08-18 | Solid-state imaging device and reading method thereof |
| US09/629,621 US6822682B1 (en) | 1999-08-18 | 2000-07-31 | Solid state image pickup device and its read method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23200099A JP4148606B2 (en) | 1999-08-18 | 1999-08-18 | Solid-state imaging device and reading method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001057420A JP2001057420A (en) | 2001-02-27 |
| JP4148606B2 true JP4148606B2 (en) | 2008-09-10 |
Family
ID=16932379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23200099A Expired - Fee Related JP4148606B2 (en) | 1999-08-18 | 1999-08-18 | Solid-state imaging device and reading method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4148606B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4050906B2 (en) | 2002-01-25 | 2008-02-20 | 富士フイルム株式会社 | Solid-state imaging device |
| JP4207736B2 (en) * | 2003-10-01 | 2009-01-14 | ソニー株式会社 | Solid-state imaging device |
| JP4630200B2 (en) * | 2005-03-07 | 2011-02-09 | 富士フイルム株式会社 | Solid-state imaging device and imaging apparatus |
| JP2006287912A (en) * | 2005-03-07 | 2006-10-19 | Fuji Photo Film Co Ltd | Solid-state imaging element and imaging apparatus |
-
1999
- 1999-08-18 JP JP23200099A patent/JP4148606B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001057420A (en) | 2001-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3830590B2 (en) | Solid-state imaging device | |
| JP4881987B2 (en) | Solid-state imaging device and imaging device | |
| JP4338298B2 (en) | Charge transfer device and driving method thereof | |
| JP4428235B2 (en) | Solid-state imaging device, solid-state imaging device driving method, imaging method, and imaging apparatus | |
| US7733398B2 (en) | Photoelectric converting film stack type solid-state image pickup device | |
| US6885399B1 (en) | Solid state imaging device configured to add separated signal charges | |
| JPH01106676A (en) | Solid-state image sensor | |
| JP4139088B2 (en) | Solid-state imaging device and control method thereof | |
| US7612812B2 (en) | Solid state imaging device with increased vertical resolution in interlace scanning method | |
| US20060072026A1 (en) | Solid-state image pickup device and method for driving the same | |
| US6822682B1 (en) | Solid state image pickup device and its read method | |
| JP2905806B2 (en) | Color linear charge-coupled device | |
| JPH11205532A (en) | Solid-state image pickup device | |
| JP4148606B2 (en) | Solid-state imaging device and reading method thereof | |
| JP4497261B2 (en) | Charge transfer device, CCD image sensor, and CCD imaging system | |
| JP4514912B2 (en) | Solid-state imaging device and driving method thereof | |
| US20070291150A1 (en) | Solid-state image pickup device having an accumulation gate for reading out, accumulating, and allocating signal charges | |
| JP4098444B2 (en) | Control method of solid-state image sensor | |
| JP2006014075A5 (en) | ||
| JP3704406B2 (en) | Solid-state imaging device | |
| JPH10136264A (en) | Solid-state image pickup device | |
| JP4342095B2 (en) | Charge transfer device, solid-state imaging device using the same, and control method thereof | |
| JPS59172888A (en) | Solid-state image pickup device | |
| JPH04369268A (en) | Ccd solid-state image sensor | |
| JP2003060185A (en) | Solid-state image pickup device and control method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
| LAPS | Cancellation because of no payment of annual fees |