JP2001056301A - Circuit pattern inspecting method and device to be used therefor - Google Patents

Circuit pattern inspecting method and device to be used therefor

Info

Publication number
JP2001056301A
JP2001056301A JP11231929A JP23192999A JP2001056301A JP 2001056301 A JP2001056301 A JP 2001056301A JP 11231929 A JP11231929 A JP 11231929A JP 23192999 A JP23192999 A JP 23192999A JP 2001056301 A JP2001056301 A JP 2001056301A
Authority
JP
Japan
Prior art keywords
position correction
image data
correction area
circuit pattern
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11231929A
Other languages
Japanese (ja)
Inventor
Tomoo Wakino
智生 脇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP11231929A priority Critical patent/JP2001056301A/en
Publication of JP2001056301A publication Critical patent/JP2001056301A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

PROBLEM TO BE SOLVED: To determine the suitability of a circuit pattern by obtaining the amounts of displacement in X- and Y-directions for every location correction area of master image data, shifting the master image data in the X- and Y-directions by the obtained amounts, and comparing it with image data for inspection for every location area. SOLUTION: A line memory+shift register 52 for developing master data develops image data captured by dividing master data for every location correction area into M×N pieces. The developed data is transmitted to a mismatch enumerating circuit 54 to obtain the number of mismatches with defect candidate data, and the obtained number is stored in enumeration result storage memory 56. The location correction value of each location correction area is obtained at an area-by-area location correction value calculating routine 58 and compared with the location correction value of an adjacent location correction area at a location correction modification routine 60, and a location correction value in the closest area is substituted at the time of separation by a predetermined value or more. The master data is shifted in the X- and Y-directions by the location correction value determined for every location correction area and compared with image data for inspection for every location correction area to determine the GO/NO-GO of a circuit pattern.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、プリント配線板
の製造工程において、パターンが適正に形成できている
かを検査するための回路パターン検査方法及びその装置
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit pattern inspection method and an apparatus for inspecting whether or not a pattern is properly formed in a process of manufacturing a printed wiring board.

【0002】[0002]

【従来の技術】プリント配線板の高密度化に対応するた
め、現在、光学的、即ち、カメラで撮影した配線パター
ンを画像処理して検査を行っている。この検査方法とし
ては、特徴抽出法及び完全比較法が主に用いられてい
る。ここで、特徴抽出法では、良品基板から抽出した特
徴を、完全比較法では、良品基板のイメージデータを、
各々の検査のマスターデータとして用いている。
2. Description of the Related Art In order to cope with a higher density of printed wiring boards, inspections are currently being performed by optically processing a wiring pattern photographed by a camera. As this inspection method, a feature extraction method and a complete comparison method are mainly used. Here, the feature extraction method uses features extracted from non-defective boards, and the complete comparison method uses image data of non-defective boards.
It is used as master data for each test.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、1のマ
スターデータを複数の検査機で用いて検査を行う場合に
は、検査機間で機械的な誤差(機械誤差)があり、ま
た、検査機に備えられたカメラ間における設定(ピント
等)にも誤差(光学系誤差)がある。ここで、プリント
配線板の高密度化に伴い、これら機械誤差及び光学系誤
差を調整、即ち、複数台の検査機を同一条件になるよう
に調整することが、非常に困難になっている。このた
め、上記マスターデータを拡大することで、機械誤差及
び光学的誤差を収容しているが、マスターデータを拡大
することは、事実上、良品と見なす幅を拡大することと
なり、重大欠陥を見逃す原因となっている。
However, when an inspection is performed by using one master data with a plurality of inspection machines, there is a mechanical error (mechanical error) between the inspection machines, There is also an error (optical system error) in the settings (focus etc.) between the provided cameras. Here, with the increase in density of printed wiring boards, it is very difficult to adjust these mechanical errors and optical system errors, that is, to adjust a plurality of inspection machines so that the same conditions are satisfied. For this reason, by enlarging the above master data, mechanical errors and optical errors are accommodated, but enlarging the master data effectively expands the width considered as non-defective products and overlooks serious defects. Cause.

【0004】本発明は、上述した課題を解決するために
なされたものであり、その目的とするところは、1のマ
スターデータを用いて、複数台の回路パターン検査装置
にてプリント配線板を適正に検査できる回路パターン検
査方法、及び、該方法に用いる回路パターン検査装置を
提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and an object of the present invention is to use a single master data to properly print a printed wiring board with a plurality of circuit pattern inspection apparatuses. It is an object of the present invention to provide a circuit pattern inspection method that can be inspected at a high speed, and a circuit pattern inspection apparatus used for the method.

【0005】[0005]

【課題を解決するための手段】請求項1の発明は、上記
目的を達成するため、1のマスター画像データを用い
て、複数の回路パターン検査装置にて、それぞれ取り込
んだ検査用画像データと比較して回路パターンの適否を
判断する回路パターン検査方法であって、以下の(A)
ズレ量測定工程と(B)適否判断工程とから成る回路パ
ターン検査方法: (A)以下の(1)〜(3)を有する、マスター画像デ
ータと検査装置とのズレ量を測定する工程; (1)前記マスター画像データを、m(Y方向)×n
(X方向)の画像処理単位からなる位置補正を行うため
の位置補正エリア毎に分割して取り込み、(2)該取り
込んだ位置補正エリアの画像データをM×N個に展開
し、(3)該展開したデータと、検査用画像データを位
置補正エリアに分割して取り込んだデータとを前記M×
Nの画像処理単位毎に比較して、位置補正エリア毎のY
方向及びX方向のズレ量を決定する。 (B)上記測定したズレ量分、マスター画像データを位
置補正エリア毎にY方向及びX方向へシフトさせ、取り
込んだ検査用画像データの位置補正エリア毎に比較し
て、回路パターンの適否を判断する工程。
According to a first aspect of the present invention, in order to achieve the above object, a plurality of circuit pattern inspection apparatuses use one piece of master image data to compare the acquired image data with inspection image data. A circuit pattern inspection method for judging the suitability of a circuit pattern by the following (A)
A circuit pattern inspection method including a deviation amount measuring step and (B) a propriety judging step: (A) a step of measuring a deviation amount between master image data and an inspection device, which has the following (1) to (3); 1) The master image data is represented by m (Y direction) × n
(2) The image data of the acquired position correction area is expanded into M × N image data, and (3) The developed data and the data obtained by dividing the inspection image data into the position correction areas are referred to as M ×
Y for each position correction area compared with each of N image processing units
The shift amount in the direction and the X direction is determined. (B) The master image data is shifted in the Y direction and the X direction for each position correction area by the measured deviation amount, and is compared for each position correction area of the acquired inspection image data to determine whether the circuit pattern is appropriate. Process.

【0006】請求項2は、請求項1におて、前記位置補
正エリアは、カメラから取り込まれる画像データの制御
装置の1割り込み間隔分を複数に分割してなることを技
術的特徴とする。
According to a second aspect of the present invention, in the first aspect, the position correction area is divided into a plurality of portions corresponding to one interruption interval of a control device of image data taken in from a camera.

【0007】請求項3は、請求項1において、前記
(3)のズレ量の決定は、M×Nの画像処理単位の一致
数又は不一致数を計数し、最も一致数の多い位置へのY
方向及びX方向のシフト量を、位置補正エリア毎のズレ
量として決定することを技術的特徴とする。
According to a third aspect of the present invention, in the first aspect, the deviation amount is determined by counting the number of coincidences or non-coincidences of M × N image processing units, and determining the Y position at the position having the largest number of coincidences.
It is a technical feature that the shift amount in the direction and the X direction is determined as a shift amount for each position correction area.

【0008】請求項4は、請求項1〜3において、前記
(3)のズレ量の決定において、最も一致数の多い位置
を特定できない際に、或いは、一致数が所定値よりも少
ない際に、当該位置補正エリアのズレ量として、ズレ量
の決定できた近接する位置補正エリアのズレ量を用いる
ことを技術的特徴とする。
According to a fourth aspect, in the first to third aspects, when the position having the largest number of matches cannot be specified or the number of matches is smaller than a predetermined value in the determination of the shift amount in the above (3). The technical feature is to use, as the shift amount of the position correction area, the shift amount of an adjacent position correction area for which the shift amount can be determined.

【0009】請求項5は、請求項1〜4において、前記
(3)のズレ量の決定において、一致数の多い位置を決
定した後に、当該決定したズレ量が、近接する位置補正
エリアのズレ量と比較して所定値以上大きいかを判断
し、大きい際には、当該位置補正エリアのズレ量として
ズレ量の決定できた近接する位置補正エリアのズレ量を
用いることを技術的特徴とする。
According to a fifth aspect of the present invention, in the first to fourth aspects, in the determination of the shift amount in (3), after a position having a large number of coincidences is determined, the determined shift amount is shifted by an adjacent position correction area. It is a technical feature that it is determined whether the position correction area is larger than a predetermined value by comparing with the amount, and when the position correction area is larger, a deviation amount of an adjacent position correction area for which the deviation amount can be determined is used as the deviation amount of the position correction area. .

【0010】また、請求項6は、請求項2において、前
記(B)にて、回路パターンが不適切であると判断した
際に、以下の(5)〜(8)の工程を行うことを特徴と
する: (5)前記マスター画像データを、m2(Y方向)×n
2(X方向)の画像処理単位からなる位置補正を行うた
めの第2の位置補正エリアであって、カメラから取り込
まれる画像データの制御装置の1割り込み間隔分から成
る第2の位置補正エリア毎に分割して取り込む工程、
(6)該取り込んだ第2の位置補正エリアの画像データ
をM×N個に展開する工程、(7)該展開したデータ
と、検査用画像データを第2の位置補正エリアに分割し
て取り込んだデータとを前記M×Nの画像処理単位毎に
比較して、第2の位置補正エリア毎のY方向及びX方向
のズレ量を決定する工程、(8)上記測定したズレ量
分、マスター画像データを第2の位置補正エリア毎にY
方向及びX方向へシフトさせ、取り込んだ検査用画像デ
ータの第2の位置補正エリア毎に比較して、回路パター
ンの適否を判断する工程。
According to a sixth aspect of the present invention, in the second aspect, when it is determined in (B) that the circuit pattern is inappropriate, the following steps (5) to (8) are performed. Features: (5) The master image data is represented by m2 (Y direction) × n
A second position correction area for performing position correction consisting of 2 (X direction) image processing units, and for each second position correction area consisting of one interrupt interval of the control device for image data taken in from the camera. Dividing and importing,
(6) a step of developing the captured image data of the second position correction area into M × N images; (7) dividing the expanded data and the inspection image data into a second position correction area and capturing the divided data; Determining the amount of deviation in the Y direction and the X direction for each second position correction area by comparing the data with each other in the M × N image processing units; The image data is converted into Y for each second position correction area.
Determining the suitability of the circuit pattern by comparing the acquired image data for inspection in each of the second position correction areas by shifting in the direction and the X direction.

【0011】また、請求項7は、マスター画像データと
取り込んだ検査用画像データとを比較して回路パターン
の適否を判断する回路パターン検査装置であって: (A)前記マスター画像データを、m(Y方向)×n
(X方向)の画像処理単位からなる位置補正を行うため
の位置補正エリア毎に分割して取り込み、該取り込んだ
位置補正エリアの画像データをM×N個に展開し、展開
したデータと、検査用画像データを位置補正エリアに分
割して取り込んだデータとを前記M×Nの画像処理単位
毎に比較して、位置補正エリア毎のY方向及びX方向の
ズレ量を決定した値を保持するズレ量保持部と、(B)
上記測定したズレ量分、マスター画像データを位置補正
エリア毎にY方向及びX方向へシフトさせ、取り込んだ
検査用画像データの位置補正エリア毎に比較して、回路
パターンの適否を判断する適否判断部と、を備えること
を技術的特徴とする。
A seventh aspect of the present invention is a circuit pattern inspection apparatus which determines whether a circuit pattern is appropriate by comparing master image data with captured inspection image data. (Y direction) × n
(X direction) The image data of the position correction area is divided into each position correction area for performing position correction consisting of image processing units in the (X direction), and the obtained image data of the position correction area is developed into M × N images. For each of the M × N image processing units, data obtained by dividing the image data for position correction into the position correction areas is compared for each of the M × N image processing units, and a value that determines the amount of deviation in the Y direction and the X direction for each position correction area is held. (B) a shift amount holding unit;
The master image data is shifted in the Y direction and the X direction by the measured deviation amount for each position correction area, and is compared for each position correction area of the acquired inspection image data to judge the suitability of the circuit pattern. A technical feature.

【0012】請求項1の発明では、マスター画像データ
を位置補正エリア毎にY方向及びX方向のズレ量を決定
する。そして、決定したズレ量分、マスター画像データ
を位置補正エリア毎にY方向及びX方向へシフトさせ、
取り込んだ検査用画像データの位置補正エリア毎に比較
して、回路パターンの適否を判断する。このため、マス
ターデータと回路パターン検査装置における誤差、即
ち、マスターデータを作成した回路パターン検査装置と
検査を行う回路パターン検査装置との間に機械誤差及び
光学系誤差があっても、マスター画像データを位置補正
エリア毎にY方向及びX方向へシフトさせて位置補正す
るため、マスターデータを用いて複数台の回路パターン
検査装置にて、プリント配線板を正確に検査することが
できる。
According to the first aspect of the present invention, the amount of deviation of the master image data in the Y direction and the X direction is determined for each position correction area. Then, the master image data is shifted in the Y direction and the X direction by the determined shift amount for each position correction area,
A comparison is made for each position correction area of the captured inspection image data to determine whether the circuit pattern is appropriate. For this reason, even if there is a mechanical error and an optical system error between the master data and the circuit pattern inspection device that has created the master data and the circuit pattern inspection device that performs the inspection, the master image data and Is shifted in the Y direction and the X direction for each position correction area, and the printed circuit board can be accurately inspected by a plurality of circuit pattern inspection apparatuses using the master data.

【0013】請求項2の発明では、位置補正エリアは、
カメラから取り込まれる画像データの制御装置の1割り
込み間隔分を複数に分割してなるため、マスターデータ
を位置補正エリア単位にX−Y方向のみではなく、カメ
ラから取り込まれる画像データを回転方向に補正するこ
とができる。
According to the second aspect of the present invention, the position correction area is
Master data is corrected not only in the XY direction but also in the rotation direction for the image data captured from the camera, because one interrupt interval of the control device for the image data captured from the camera is divided into a plurality of units. can do.

【0014】請求項3の発明では、ズレ量の決定を、M
×Nの画像処理単位の一致数又は不一致数を計数し、最
も一致数の多い位置へのY方向及びX方向のシフト量
を、位置補正エリア毎のズレ量として決定するため、適
正にズレ量を決定できる。
According to the third aspect of the present invention, the amount of deviation is determined by M
The number of matches or mismatches of the × N image processing units is counted, and the shift amount in the Y direction and the X direction to the position having the largest number of matches is determined as the shift amount for each position correction area. Can be determined.

【0015】請求項4の発明では、ズレ量の決定におい
て、最も一致数の多い位置を特定できない際に、当該位
置補正エリアのズレ量として、ズレ量の決定できた近接
する位置補正エリアのズレ量を用いるため、全ての位置
補正エリアに対して適正なズレ量を決定することができ
る。
According to the fourth aspect of the present invention, when the position having the largest number of matches cannot be specified in determining the shift amount, the shift amount of the position correction area is determined as the shift amount of the adjacent position correction area for which the shift amount can be determined. Since the amount is used, an appropriate shift amount can be determined for all the position correction areas.

【0016】請求項5では、ズレ量の決定において、一
致数の多い位置を決定した後に、当該決定したズレ量
が、近接する位置補正エリアのズレ量と比較して所定値
以上大きい際、即ち、決定したズレ量が不適正である場
合には、当該位置補正エリアのズレ量として、ズレ量の
決定できた近接する位置補正エリアのズレ量を用いるた
め、全ての位置補正エリアに対して適正なズレ量を決定
することができる。
According to a fifth aspect of the present invention, in the determination of the shift amount, after the position having the large number of coincidences is determined, the determined shift amount is larger than the shift amount of the adjacent position correction area by a predetermined value or more. When the determined shift amount is inappropriate, the shift amount of the adjacent position correction area for which the shift amount can be determined is used as the shift amount of the position correction area. The amount of misalignment can be determined.

【0017】請求項6では、位置補正エリア単位にズレ
量を補正したマスターデータ、即ち、機械的誤差及び光
学的誤差を測定して位置補正を行ったマスターデータを
用いて回路パターンを検査した結果、不適切であると判
断した際に、マスターデータをリアルタイムに位置補正
して、回路パターンを再度検査するため、プリント配線
板毎の製造誤差及び位置決め誤差等が有る際にも、プリ
ント配線板を適正に検査することができる。
According to a sixth aspect of the present invention, a circuit pattern is inspected by using master data in which the amount of displacement is corrected in units of position correction areas, that is, master data in which mechanical errors and optical errors are measured and position correction is performed. When it is determined that the printed circuit board is inappropriate, the position of the master data is corrected in real time, and the circuit pattern is inspected again. It can be inspected properly.

【0018】請求項7では、マスター画像データを位置
補正エリア毎にY方向及びX方向のズレ量を決定する。
そして、決定したズレ量分、マスター画像データを位置
補正エリア毎にY方向及びX方向へシフトさせ、取り込
んだ検査用画像データの位置補正エリア毎に比較して、
回路パターンの適否を判断する。このため、マスターデ
ータと回路パターン検査装置における誤差、即ち、マス
ターデータを作成した回路パターン検査装置と検査を行
う回路パターン検査装置との間に機械誤差及び光学系誤
差があっても、マスター画像データを位置補正エリア毎
にY方向及びX方向へシフトさせて位置補正するため、
プリント配線板を正確に検査することができる。
In the present invention, the amount of deviation of the master image data in the Y direction and the X direction is determined for each position correction area.
Then, the master image data is shifted in the Y direction and the X direction for each position correction area by the determined shift amount, and is compared for each position correction area of the captured inspection image data.
Determine whether the circuit pattern is appropriate. For this reason, even if there is a mechanical error and an optical system error between the master data and the circuit pattern inspection device that has created the master data and the circuit pattern inspection device that performs the inspection, the master image data and Is shifted in the Y and X directions for each position correction area to correct the position.
The printed wiring board can be inspected accurately.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施形態に係る回
路パターン検査装置及び回路パターン検査方法について
図を参照して説明する。図1は第1実施態様に係る回路
パターン検査装置の構成を示している。回路パターン検
査装置10は、検査対象のプリント配線板(図示せず)
を支持する検査テーブル12と、該検査テーブル12の
位置を調整するサーボモータ14と、該プリント配線板
に光を照射する照明16と、プリント配線板を撮影する
CCDカメラ18と、CCDカメラ18で撮影された画
像データをデジタル値に変換するA/D変換機20と、
デジタル値に変換された画像データを2値化する2値化
部22と、画像データ中の特徴を抽出する特徴抽出部2
6と、画像データを振り分けるための切り換え器28
と、マスターデータを保持するマスターデータメモリ部
36と、該マスターデータメモリ部に保持されたマスタ
ーデータと、取り込まれた画像データとを比較して欠陥
を検査するための欠陥照合部30と、位置補正を行う位
置補正部29と、欠陥照合部30にて検査された結果を
集計するデータ集計部32と、検査結果を表示するため
の端末(モニタ)34とを備える。該切り換え器28
は、マスターデータを作成するための「マスターデータ
作成モード」の際に、マスターデータメモリ部36側に
接続され、回路パターンを検査するための「検査モー
ド」の際に、位置補正部29側へ接続される。該回路パ
ターン検査装置10には、欠陥箇所をオペレータに認識
させるための欠陥認識装置40が接続されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A circuit pattern inspection apparatus and a circuit pattern inspection method according to an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows the configuration of the circuit pattern inspection apparatus according to the first embodiment. The circuit pattern inspection device 10 is a printed wiring board (not shown) to be inspected.
, A servomotor 14 for adjusting the position of the inspection table 12, an illumination 16 for irradiating the printed wiring board with light, a CCD camera 18 for photographing the printed wiring board, and a CCD camera 18. An A / D converter 20 for converting photographed image data into digital values,
A binarizing unit 22 for binarizing the image data converted into digital values, and a feature extracting unit 2 for extracting features in the image data
6 and a switch 28 for distributing image data
A master data memory unit 36 for holding master data; a defect matching unit 30 for comparing the master data held in the master data memory unit with the captured image data to inspect for defects; The apparatus includes a position correction unit 29 for performing correction, a data totalizing unit 32 for totalizing the results of inspection performed by the defect matching unit 30, and a terminal (monitor) 34 for displaying inspection results. Switch 28
Is connected to the master data memory unit 36 in the “master data creation mode” for creating master data, and is connected to the position correction unit 29 in the “inspection mode” for inspecting the circuit pattern. Connected. The circuit pattern inspection device 10 is connected to a defect recognition device 40 for allowing an operator to recognize a defective portion.

【0020】図2は、上記欠陥照合部30、マスターデ
ータメモリ部36及びデータ編集部32での処理を示す
ブロック図である。図中左側は、ハードウェア50Aに
より構成されるブロックであり、右側は、ソフトウェア
50Bで構成されるブロックである。第1実施形態の回
路パターン検査装置10においては、マスターデータを
複数台の回路パターン検査装置10で共用する。このた
め、マスターデータと各回路パターン検査装置10との
間の位置誤差を後述する位置補正エリア単位で測定して
保持しておく。そして、該測定した位置誤差に基づき、
検査対象に応じた種々のマスターデータを位置補正エリ
ア単位で位置補正して検査を行う。ここで、図2中の上
半分が、上記位置誤差を位置補正エリア単位で測定して
保持するための位置補正モードであり、これは、検査開
始以前に行われ、測定結果がハードデスクドライブ62
に書き込まれる。一方、下半分が測定した位置誤差に基
づき回路パターンを検査する検査モードである。なお、
前述の測定用のマスターデータでは、特別なものである
必要はなく、検査用のマスターデータを用いて誤差測定
を行うことができる。
FIG. 2 is a block diagram showing processing in the defect collating unit 30, the master data memory unit 36, and the data editing unit 32. In the figure, the left side is a block configured by hardware 50A, and the right side is a block configured by software 50B. In the circuit pattern inspection device 10 of the first embodiment, the master data is shared by a plurality of circuit pattern inspection devices 10. For this reason, a position error between the master data and each circuit pattern inspection apparatus 10 is measured and stored in units of a position correction area described later. Then, based on the measured position error,
The inspection is performed by correcting the position of various master data corresponding to the inspection target in units of the position correction area. Here, the upper half in FIG. 2 is a position correction mode for measuring and holding the position error in units of a position correction area, which is performed before the start of the inspection, and the measurement result is stored in the hard disk drive 62.
Is written to. On the other hand, the lower half is an inspection mode for inspecting a circuit pattern based on the measured position error. In addition,
The above-described master data for measurement does not need to be special, and the error measurement can be performed using the master data for inspection.

【0021】先ず、位置補正モードについて説明する。
ここで、本実施形態では、位置の補正を位置補正エリア
単位で行う。この位置補正エリアの構成を図3及び図4
に示す。図3は、カメラ18から取り込まれる画像デー
タ(検査エリア)の構成を示している。このパスは、カ
メラ18の走査の幅に相当し、1つのパスは、3つの位
置補正エリアに相当する。一方、検査方向は、カメラの
走査方向に相当し、回路パターン検査装置のCPU(図
示せず)の1割り込み間隔分が、1つの位置補正エリア
の検査方向成分に相当する。即ち、1割り込み間隔に、
3つの位置補正エリア分の画像データが取り込まれるこ
とになる。
First, the position correction mode will be described.
Here, in the present embodiment, the position is corrected for each position correction area. The configuration of this position correction area is shown in FIGS.
Shown in FIG. 3 shows a configuration of image data (inspection area) captured from the camera 18. This path corresponds to the scanning width of the camera 18, and one path corresponds to three position correction areas. On the other hand, the inspection direction corresponds to the scanning direction of the camera, and one interruption interval of the CPU (not shown) of the circuit pattern inspection device corresponds to the inspection direction component of one position correction area. That is, at one interrupt interval,
The image data for the three position correction areas is captured.

【0022】本実施形態では、後述するように、それぞ
れの位置補正エリア毎に、X、Y方向の補正量(シフト
量)を測定して、マスターデータを補正するが、位置補
正エリアは、カメラから取り込まれる画像データの1割
り込み間隔分を3つに分割してなるため、マスターデー
タを位置補正エリア単位にX−Y方向のみではなく、カ
メラから取り込まれる画像データを回転方向に補正する
ことができる。
In this embodiment, the master data is corrected by measuring the correction amounts (shift amounts) in the X and Y directions for each position correction area, as will be described later. Since one interrupt interval of image data taken from the camera is divided into three, the master data can be corrected not only in the XY direction but also in the rotation direction in units of position correction areas in the rotation direction. it can.

【0023】図4は、図3中に示す位置補正エリアの構
成を表している。該位置補正エリアは、Y方向にm個、
X方向にn個のマスターデータセルからなる。各マスタ
ーデータセルは、画像処理の際に回路パターンの特徴を
抽出するための最小画像処理単位からなる。
FIG. 4 shows the configuration of the position correction area shown in FIG. The number of the position correction areas is m in the Y direction,
It consists of n master data cells in the X direction. Each master data cell includes a minimum image processing unit for extracting a feature of a circuit pattern during image processing.

【0024】再び、図2を参照して位置補正モードの説
明を続ける。先ず、マスターデータは、マスターデータ
XY展開用ラインメモリ+シフトレジスタ52により、
位置補正エリア毎に分割して取り込んだ位置補正エリア
の画像データをM×N個に展開する。このマスターデー
タXY展開用ラインメモリ+シフトレジスタ52は、図
5中に示すように直列に接続されたM段のラインメモリ
52Aと、各ラインメモリ52Aに接続されたN段のシ
フトレジスタ52Bから成る。
The description of the position correction mode will be continued with reference to FIG. First, the master data is obtained by the master data XY development line memory + shift register 52.
The image data of the position correction area divided and taken in for each position correction area is developed into M × N image data. The master data XY development line memory + shift register 52 includes an M-stage line memory 52A connected in series as shown in FIG. 5, and an N-stage shift register 52B connected to each line memory 52A. .

【0025】次に、不一致計数回路54での処理につい
て説明する。不一致計数回路54には、上記マスターデ
ータXY展開用ラインメモリ+シフトレジスタ52でM
×N個に展開された画像データと、欠陥候補データ(カ
メラ18から取り込まれ、特徴抽出の行われたデータ)
との不一致数が計数される。この不一致計数回路54
は、図6(B)に示す不一致計数ブロックをM×N個備
えてなる。不一致計数回路54に与えられるマスターデ
ータは、図6(A)に示すように、Y方向にマスターデ
ータ単位でMセル、X方向にマスターデータ単位でNセ
ル展開されたマスターデータから、展開前のマスターデ
ータと同じ大きさのウインドウでM×N個切り出された
ものである。即ち、M×N個のマスターデータが、各々
が対応する不一致計数ブロックへ送られる。
Next, the processing in the mismatch counting circuit 54 will be described. The non-coincidence counting circuit 54 includes the master data XY expansion line memory
× N image data expanded and defect candidate data (data captured from the camera 18 and subjected to feature extraction)
Is counted. This mismatch counting circuit 54
Comprises M × N mismatch counting blocks shown in FIG. As shown in FIG. 6 (A), the master data provided to the mismatch counting circuit 54 is obtained from the master data expanded in M cells in the master data unit in the Y direction and N cells in the X direction in the master data unit. M × N pieces are cut out from a window having the same size as the master data. That is, M × N master data are sent to the respective mismatch counting blocks.

【0026】不一致計数ブロックは、論理回路54Aと
Sビットのカウンタ54Bからなり、論理回路54Aの
出力がハイになる箇所を計数してSビットのデータとし
て出力する。この論理回路54Aがハイになる箇所は、
マスターデータが無いのに、欠陥候補データが有る箇所
である。即ち、該不一致計数ブロックは、対応するマス
ターデータ(上記マスターデータXY展開用ラインメモ
リ+シフトレジスタ52にてX方向及びY方向にシフト
されたマスターデータ)について、それぞれのマスター
データセル単位で、欠陥候補データとの不一致計数を出
力する。
The mismatch counting block comprises a logic circuit 54A and an S-bit counter 54B, counts the places where the output of the logic circuit 54A becomes high, and outputs the result as S-bit data. The location where the logic circuit 54A goes high is
This is where there is defect candidate data even though there is no master data. In other words, the mismatch counting block detects a defect in the corresponding master data (master data shifted in the X direction and the Y direction by the XY development line memory + shift register 52) for each master data cell. The count of mismatch with the candidate data is output.

【0027】引き続き、計数結果保存メモリ56は、上
記M×N個の不一致計数ブロックで計数された不一致数
を保持する。
Subsequently, the counting result storage memory 56 holds the number of mismatches counted in the M × N mismatch counting blocks.

【0028】次に、エリア別位置補正値割り出しルーチ
ン58にて、検査エリアに含まれる全ての位置補正エリ
アにおいて、マスターデータ単位で位置補正値を割り出
す。該エリア別位置補正値割り出しルーチン58では、
計数結果保存メモリ56に保持されているM×N個の不
一致数の中で最小の不一致数を求め、不一致数が最小に
なる箇所(マスターデータセル単位でのシフト量)を検
索し、その箇所が特定できる場合には、位置補正値とし
て保持し、特定できない場合には、位置補正値が求めら
れないので無効とする。
Next, in an area-specific position correction value calculation routine 58, a position correction value is calculated in master data units in all position correction areas included in the inspection area. In the area-based position correction value calculation routine 58,
The minimum mismatch number is obtained from the M × N mismatch numbers held in the counting result storage memory 56, and a position (shift amount in master data cell units) where the mismatch number is minimized is searched for. Is specified as a position correction value, and if it cannot be specified, the position correction value is not obtained and thus invalidated.

【0029】当該エリア別位置補正値割り出しルーチン
58における処理について、図8のフローチャートを参
照して更に詳細に説明する。先ず、全エリア数分ループ
を設定する(S12)。次に、不一致計数回路54にて
求められ計数結果保存メモリ56に保持されている不一
致数を全て獲得する(S14)。そして、獲得した不一
致数の内で最小となる値を検索する(S16)。引き続
き、不一致数が最小値に等しいセルを検索する(S1
8)。最後に、検索したセルを特定できるか、例えば、
最小値となるセルが一つであるか、及び、最小値が所定
のシキイ値以上かを判定し(S20)、最小値となるセ
ルが複数有る場合、或いは、不一致数の最小値がシキイ
値よりも大きい場合には、ステップ24へ進み、検索し
たセルの情報を破棄し、位置補正値を無効にする。一
方、最小値となるセルが1つで、且つ、不一致数の最小
値がシキイ値よりも小さい場合には、ステップ22へ進
み、検索したセルの情報を位置補正値として登録する。
例えば、マスターデータセルの位置補正エリアとして、
X方向に3,Y方向へ4、マスターデータセル単位でシ
フトさせたセルが、不一致数が“2”で最小である際に
は、当該位置補正エリアの位置補正値(シフト量)とし
て後述するようにX方向に3,Y方向へ4が設定される
ことになる。以上の処理を全ての位置補正エリアに対し
て行うと当該ルーチン処理が終了する。
The processing in the area-specific position correction value calculating routine 58 will be described in more detail with reference to the flowchart of FIG. First, a loop is set for all areas (S12). Next, all the mismatch numbers obtained by the mismatch counting circuit 54 and held in the counting result storage memory 56 are obtained (S14). Then, a search is made for the minimum value among the acquired mismatch numbers (S16). Subsequently, a cell in which the number of mismatches is equal to the minimum value is searched (S1).
8). Finally, if you can identify the searched cell, for example,
It is determined whether there is one cell having the minimum value and whether the minimum value is equal to or greater than a predetermined threshold value (S20). If there are a plurality of cells having the minimum value, or the minimum value of the number of mismatches is the threshold value If it is larger, the process proceeds to step 24, where the information of the searched cell is discarded, and the position correction value is invalidated. On the other hand, if the number of cells having the minimum value is one and the minimum value of the number of mismatches is smaller than the threshold value, the process proceeds to step 22 and information of the searched cell is registered as a position correction value.
For example, as a position correction area of the master data cell,
When the number of inconsistencies of the cells shifted by 3 in the X direction and 4 in the Y direction by the master data cell unit is “2”, which is the minimum, the position correction value (shift amount) of the position correction area will be described later. Thus, 3 is set in the X direction and 4 is set in the Y direction. When the above processing is performed for all the position correction areas, the routine processing ends.

【0030】上記エリア別位置補正値割り出しルーチン
58に続いて、位置補正修正ルーチン60が実行され
る。当該位置補正修正ルーチン60では、先ず、有効な
位置補正値が得られた位置補正エリアの値と、それに一
番近い位置の位置補正エリアの値とを比較して、ある一
定セル以上離れているかどうかを判断する。これは、位
置補正値の連続性を確保するために行う。次に、位置補
正値が無効と判定された位置補正エリアに、一番近いエ
リアの値を代入する。
Subsequent to the area-specific position correction value determining routine 58, a position correction correction routine 60 is executed. In the position correction correction routine 60, first, the value of the position correction area for which a valid position correction value has been obtained is compared with the value of the position correction area of the closest position to determine whether the position is separated by a certain cell or more. Judge whether or not. This is performed to ensure continuity of the position correction value. Next, the value of the closest area is substituted for the position correction area where the position correction value is determined to be invalid.

【0031】当該位置補正修正ルーチン60における処
理について、図9のフローチャートを参照して更に詳細
に説明する。先ず、全エリア数分ループを設定する(S
30)。次に、位置補正値を判定する位置補正エリアの
位置補正値をロードし(S32)、位置補正値が有効か
無効かを判定する(S34)。ここで、位置補正値が無
効であるなら、ステップ32へ戻り、次の処理対象の位
置補正エリアの位置補正値をロードする。他方、位置補
正値が有効であるなら、ステップ36へ進み、修正する
位置補正エリアに一番近い位置補正エリアの位置補正値
をロードし、該判断対象の位置補正エリアの位置補正値
とロードした近接する位置補正エリアの位置補正値とを
比較する(S38)。ここで、判断対象の位置補正エリ
アの位置補正値とロードした位置補正値とが所定値P以
上離れていないときには、当該位置補正エリアの位置補
正値は適正であると判断してステップ32に戻る。他
方、所定値P以上離れているとき、例えば、図3中に斜
線で示す位置補正エリアを処理している際に、一番近い
位置補正エリア(ここでは、図中の1番)の位置補正値
3,4であり、当該斜線の位置補正エリアの位置補正値
5,5で、P(Y方向に2、X方向に1:ここではPを
2とする)以上離れ、連続性がないときは、当該位置補
正エリアの位置補正値を不適切な値であるとして、ステ
ップ42へ移行し、登録されている位置補正値を無効に
する。
The processing in the position correction / correction routine 60 will be described in more detail with reference to the flowchart of FIG. First, a loop is set for all areas (S
30). Next, the position correction value of the position correction area for determining the position correction value is loaded (S32), and it is determined whether the position correction value is valid or invalid (S34). If the position correction value is invalid, the process returns to step 32 and loads the position correction value of the next position correction area to be processed. On the other hand, if the position correction value is valid, the process proceeds to step 36, where the position correction value of the position correction area closest to the position correction area to be corrected is loaded, and the position correction value of the position correction area to be determined is loaded. A position correction value of the adjacent position correction area is compared (S38). Here, when the position correction value of the position correction area to be determined and the loaded position correction value are not separated by a predetermined value P or more, it is determined that the position correction value of the position correction area is appropriate, and the process returns to step 32. . On the other hand, when the position is separated by the predetermined value P or more, for example, when processing the position correction area indicated by oblique lines in FIG. 3, the position correction of the closest position correction area (here, No. 1 in the figure) is performed. Values 3 and 4 are the position correction values 5 and 5 of the position correction area of the diagonal line, when the distance is more than P (2 in the Y direction and 1: here, P is 2 in the X direction) and there is no continuity Determines that the position correction value of the position correction area is an inappropriate value, shifts to step 42, and invalidates the registered position correction value.

【0032】上記、ステップ32〜ステップ42の処理
を全エリア数分ループすると、ステップ40で、再び全
エリア数分ループを設定する。そして、位置補正値を修
正する位置補正エリアの位置補正値をロードし(S4
4)、位置補正値が有効か無効かを判断する(S4
6)。ここで、位置補正値が有効であるなら、ステップ
40へ戻り、次の位置補正エリアに対して処理を進め
る。一方、位置補正値が無効である際には、ステップ4
8へ移行し、修正する位置補正エリアに一番近い位置補
正エリアの位置補正値をロードする。ここで、一番近い
とは、図3中に斜線の位置補正エリアを処理している際
に、1番の位置補正エリアが最も近く、この位置補正エ
リア(1番)の位置補正値(3,4)が有効である際に
は、位置補正値(3,4)をロードする。一方、一番の
位置補正値が有効でない際には、2番の位置補正エリア
の位置補正値を、また、2番が有効でない際には3番の
位置補正エリアの位置補正値をロードする。図中の1〜
17は、近い順に番号を振った位置補正エリアを示して
いる。そして、このロードした、一番近い位置補正値
を、修正する位置補正エリアにコピーする(S50)。
ここでは、斜線の位置補正エリアに対して、1番の位置
補正値(3,4)が用いられることになる。上記処理を
全エリア数分ループする。
When the processing of steps 32 to 42 is looped for all areas, a loop for all areas is set again at step 40. Then, the position correction value of the position correction area for correcting the position correction value is loaded (S4).
4), it is determined whether the position correction value is valid or invalid (S4)
6). Here, if the position correction value is valid, the process returns to step 40, and the process proceeds to the next position correction area. On the other hand, if the position correction value is invalid,
Then, the process proceeds to step S8, and the position correction value of the position correction area closest to the position correction area to be corrected is loaded. Here, “closest” means that when processing the position correction area indicated by oblique lines in FIG. 3, the first position correction area is the closest, and the position correction value (3 , 4) is valid, the position correction value (3, 4) is loaded. On the other hand, when the first position correction value is not valid, the position correction value of the second position correction area is loaded, and when the second position correction value is not valid, the position correction value of the third position correction area is loaded. . 1 in the figure
Reference numeral 17 denotes a position correction area numbered in the order of proximity. Then, the loaded closest position correction value is copied to the position correction area to be corrected (S50).
Here, the first position correction value (3, 4) is used for the hatched position correction area. The above process is looped for all areas.

【0033】上述した処理で全ての位置補正エリアに対
して、位置補正値が与えられ、この与えられた位置補正
値がハードデスクドライブ62に書き込まれて、位置補
正モードの処理が終了する。
In the above-described processing, a position correction value is given to all the position correction areas, and the given position correction value is written into the hard disk drive 62, and the processing in the position correction mode ends.

【0034】本実施形態では、図8を参照して上述した
エリア別位置補正値割り出しルーチン58において、位
置を特定できない際に、当該位置補正エリアの位置補正
値として、ズレ量の決定できた近接する位置補正エリア
の位置補正値を用いるため、全ての位置補正エリアに対
して適正な位置補正値を決定することができる。
In the present embodiment, when the position cannot be specified in the area-based position correction value determining routine 58 described above with reference to FIG. 8, the proximity correction for which the shift amount can be determined is used as the position correction value of the position correction area. Since the position correction values of the position correction areas to be used are used, it is possible to determine appropriate position correction values for all the position correction areas.

【0035】更に本実施形態では、上述したエリア別位
置補正値割り出しルーチン58において位置補正値を決
定した後に、当該決定した位置補正値が、近接する位置
補正エリアの位置補正値と比較して所定値以上大きい
際、即ち、決定したズレ量が連続性に欠け不適正である
場合には、当該位置補正エリアの位置補正値として、位
置補正値の決定できた近接する位置補正エリアの位置補
正値を用いるため、全ての位置補正エリアに対して適正
な位置補正値を決定することができる。
Further, in the present embodiment, after the position correction value is determined in the above-described area-based position correction value determining routine 58, the determined position correction value is compared with the position correction value of the adjacent position correction area to determine a predetermined value. When the position correction value is larger than the value, that is, when the determined shift amount lacks continuity and is inappropriate, the position correction value of the adjacent position correction area for which the position correction value can be determined is determined as the position correction value of the position correction area. Is used, an appropriate position correction value can be determined for all position correction areas.

【0036】引き続き、実際に回路パターンの検査を行
う検査モードについて説明する。上記位置補正モードで
決定された位置補正値を用いて、マスターデータ(上記
測定を行ったマスターデータである必要はない)を位置
補正エリア毎に位置補正し、取り込まれた画像データ
(欠陥候補データ)と比較する。ここでは、先ず、ハー
ドデスクドライブ62から位置補正値を読み出して位置
補正値レジスタ66に設定する位置補正値設定ルーチン
64について説明する。
Next, an inspection mode for actually inspecting a circuit pattern will be described. Using the position correction value determined in the position correction mode, the master data (there is no need to be the master data measured above) is position corrected for each position correction area, and the captured image data (defect candidate data) ). Here, first, a position correction value setting routine 64 for reading a position correction value from the hard disk drive 62 and setting the same in the position correction value register 66 will be described.

【0037】当該位置補正値設定ルーチンについて図1
0のフローチャートを参照して更に詳細に説明する。先
ず、全エリア数分のループを設定する(S60)。次
に、位置補正エリア毎の位置補正値(座標データ)をハ
ードデスクドライブ62から読み出し(S62)、読み
出した座標データを位置補正値レジスタ66に設定する
(S64)。
FIG. 1 shows the position correction value setting routine.
This will be described in more detail with reference to the flowchart of FIG. First, loops for all areas are set (S60). Next, a position correction value (coordinate data) for each position correction area is read from the hard disk drive 62 (S62), and the read coordinate data is set in the position correction value register 66 (S64).

【0038】次に、ハードウェア50A側での検査モー
ドでの処理について説明する。ここでは、先ず、マスタ
ーデータ補正機能付き照合回路68の構成について述べ
る。該マスターデータ補正機能付き照合回路68は、図
7に示すように、M段のラインメモリ68Aと、Y軸セ
レクタ68Yと、N段のシフトレジスタ68Bと、X軸
セレクタ68Xと、論理回路68Cとにより構成され
る。先ず、マスターデータがM段のラインメモリ68A
にて、M段に展開され、Y軸セレクタ68Yにより、Y
軸位置補正値により補正されたマスターデータが選択さ
れる。例えば、図3を参照して上述した斜線の位置補正
エリアがY軸側の位置補正値として“3”が設定されて
場合には、Y軸方向にマスターデータセル単位で“3”
シフトしたマスターデータが選択され、この“3”シフ
トしたマスターデータが、N段のシフトレジスタ68B
でX軸方向にN段に展開され、X軸セレクタ68Xによ
りX軸位置補正値により補正されたマスターデータが選
択される。例えば、X軸側の位置補正値として“4”が
設定されて場合には、X軸方向にマスターデータセル単
位で“4”シフトしたマスターデータが選択され、上記
Y方向に“3”、X方向に“4”シフトしたマスターデ
ータ、即ち、位置補正エリア毎に位置補正値に基づきY
及びX軸方向に位置補正されたマスターデータが出力さ
れる。そして、該X軸セレクタ68Xから出力されたマ
スターデータと、カメラ側から取り込まれた欠陥候補デ
ータとが、論理回路68Cで比較され、マスターデータ
では無いのに、欠陥候補データ側では存在する場合に
は、ハイが出力される。そして、このハイが欠陥候補保
存メモリ72に書き込まれる。なお、欠陥座標カウンタ
70は、座標を求めるための補助的なカウンタである。
Next, the processing in the inspection mode on the hardware 50A side will be described. Here, first, the configuration of the matching circuit 68 with the master data correction function will be described. As shown in FIG. 7, the matching circuit 68 with the master data correction function includes an M-stage line memory 68A, a Y-axis selector 68Y, an N-stage shift register 68B, an X-axis selector 68X, and a logic circuit 68C. It consists of. First, the master data is stored in an M-stage line memory 68A.
Are expanded to M levels, and Y-axis selector 68Y
The master data corrected by the axis position correction value is selected. For example, when “3” is set as the position correction value on the Y-axis side in the position correction area of the diagonal line described above with reference to FIG. 3, “3” is set in the Y-axis direction in master data cell units.
The shifted master data is selected, and the master data shifted by “3” is stored in an N-stage shift register 68B.
, The data is developed in N stages in the X-axis direction, and the master data corrected by the X-axis position correction value by the X-axis selector 68X is selected. For example, when “4” is set as the position correction value on the X axis side, master data shifted by “4” in master data cell units in the X axis direction is selected, and “3”, X in the Y direction are selected. Master data shifted in the direction "4", that is, Y for each position correction area based on the position correction value.
And the master data whose position has been corrected in the X-axis direction is output. Then, the master data output from the X-axis selector 68X and the defect candidate data fetched from the camera side are compared by the logic circuit 68C. If the master data is not the master data but exists on the defect candidate data side, Outputs high. Then, this high is written to the defect candidate storage memory 72. The defect coordinate counter 70 is an auxiliary counter for obtaining coordinates.

【0039】この欠陥候補保存メモリ72に書き込まれ
たデータは、欠陥情報処理ルーチンで、モニター34に
て欠陥表示を行うためのデータに加工されてから、出力
される。
The data written in the defect candidate storage memory 72 is processed into data for displaying a defect on the monitor 34 in a defect information processing routine, and then output.

【0040】この第1実施形態の回路パターン検査装置
及び検査方法では、マスターデータを位置補正エリア毎
にY方向及びX方向のズレ量を決定する。そして、決定
したズレ量分、マスター画像データを位置補正エリア毎
にY方向及びX方向へシフトさせ、取り込んだ検査用画
像データの位置補正エリア毎に比較して、回路パターン
の適否を判断する。このため、マスターデータと回路パ
ターン検査装置における誤差、即ち、マスターデータを
作成した回路パターン検査装置と検査を行う回路パター
ン検査装置との間に機械誤差及び光学系誤差があって
も、マスター画像データを位置補正エリア毎にY方向及
びX方向へシフトさせて位置補正するため、マスターデ
ータを用いて複数台の回路パターン検査装置にて、プリ
ント配線板を正確に検査することができる。
In the circuit pattern inspection apparatus and the inspection method according to the first embodiment, the shift amounts of the master data in the Y direction and the X direction are determined for each position correction area. Then, the master image data is shifted in the Y direction and the X direction for each position correction area by the determined amount of deviation, and is compared for each position correction area of the acquired inspection image data to determine whether the circuit pattern is appropriate. For this reason, even if there is a mechanical error and an optical system error between the master data and the circuit pattern inspection device that has created the master data and the circuit pattern inspection device that performs the inspection, the master image data and Is shifted in the Y direction and the X direction for each position correction area, and the printed circuit board can be accurately inspected by a plurality of circuit pattern inspection apparatuses using the master data.

【0041】引き続き本発明の第2実施形態に係る回路
パターン検査装置及び検査方法について説明する。この
第2実施形態では、上述した第1実施形態の方法で、回
路パターンの検査を行った際に、回路パターンの欠陥を
検出した際に、更に、確認のために、再度、簡易化され
た処理で検査を行う。なお、第2実施形態の回路パター
ン検査装置の構成は、図1を参照して上述した第1実施
形態と同様であるため、該図1を参照すると共に説明を
省略する。
Next, a circuit pattern inspection apparatus and an inspection method according to a second embodiment of the present invention will be described. In the second embodiment, when the circuit pattern is inspected by the method of the above-described first embodiment, when a defect of the circuit pattern is detected, the method is simplified again for further confirmation. Inspection is performed by processing. Note that the configuration of the circuit pattern inspection device of the second embodiment is the same as that of the first embodiment described above with reference to FIG. 1, and therefore the description thereof will be omitted with reference to FIG. 1.

【0042】即ち、第1実施形態では、予めマスターデ
ータとの誤差を求め、求めた位置補値をハードデスクド
ライブ62に保持していた。これに対し、この第2実施
形態の簡易化処理では、マスターデータと欠陥候補デー
タとをリアルタイムで比較して位置補正を行い、回路パ
ターンを検査する。
That is, in the first embodiment, an error from the master data is obtained in advance, and the obtained position complement value is stored in the hard disk drive 62. On the other hand, in the simplification processing of the second embodiment, the position correction is performed by comparing the master data and the defect candidate data in real time, and the circuit pattern is inspected.

【0043】この簡易処理での位置補正エリアの取り込
みについて、図12を参照して説明する。図3を参照し
て上述したように、第1実施形態の回路パターン検査装
置では、カメラの検査(走査)方向に対して、1割り込
み分の画像データを3分割して位置補正エリアとした
が、この簡易処理では、分割することなく1割り込み分
の画像データとして用いる。
The capture of the position correction area in this simple processing will be described with reference to FIG. As described above with reference to FIG. 3, in the circuit pattern inspection apparatus according to the first embodiment, the image data for one interrupt is divided into three in the inspection (scanning) direction of the camera to obtain a position correction area. In this simple processing, image data for one interrupt is used without division.

【0044】図11は、この第2実施形態の簡易処理で
の、欠陥照合部30、マスターデータメモリ部36及び
データ編集部32での処理を示すブロック図である。リ
アルタイムで補正を行うため、ハードデスクドライブ6
2が省略されている点、及び、位置補正値修正ルーチン
160の内容が簡略化されているを除き、図2を参照し
て上述した第1実施形態同様である。このため、当該位
置補正値修正ルーチン160の内容についてのみ、図1
3のフローチャートを参照して説明する。
FIG. 11 is a block diagram showing processing in the defect collating unit 30, the master data memory unit 36, and the data editing unit 32 in the simplified processing of the second embodiment. Hard disk drive 6 for real-time correction
The second embodiment is the same as the first embodiment described above with reference to FIG. 2 except that the step 2 is omitted and the contents of the position correction value correction routine 160 are simplified. Therefore, only the contents of the position correction value correction routine 160 are shown in FIG.
This will be described with reference to the flowchart of FIG.

【0045】先ず、位置補正値を判定する位置補正エリ
アの位置補正値を取り込む(S70)。そして、位置補
正値が有効か無効かを判定する(S72)。ここで、位
置補正値が無効であるなら、ステップ80へ移行し、1
つ前の位置補正エリア(図10参照)の位置補正値を代
入する。他方、位置補正値が有効であるなら、ステップ
74へ進み、修正する位置補正エリアの1つ前の位置補
正エリアの位置補正値を取り込み、該判断対象の位置補
正エリアの位置補正値と取り込んだ1つ前の位置補正エ
リアの位置補正値とを比較する(S76)。ここで、判
断対象の位置補正エリアの位置補正値と取り込んだ位置
補正値とが所定値P以上離れていないときには、当該位
置補正エリアの位置補正値は適正であると判断してステ
ップ71に戻る。他方、所定値P以上離れているとき、
例えば、図10中に示す位置補正エリアを処理している
際に、一つ前の位置補正エリアの位置補正値3,3であ
り、当該斜線の位置補正エリアの位置補正値5,5で、
P(Y方向、X方向共に2)以上離れているときは、当
該位置補正エリアの位置補正値を不適切な値であるとし
て、ステップ80へ移行し、1つ前の位置補正エリア
(図10参照)の位置補正値を代入する。
First, a position correction value of a position correction area for determining a position correction value is fetched (S70). Then, it is determined whether the position correction value is valid or invalid (S72). Here, if the position correction value is invalid, the process proceeds to step 80, where 1
The position correction value of the immediately preceding position correction area (see FIG. 10) is substituted. On the other hand, if the position correction value is valid, the process proceeds to step 74, where the position correction value of the position correction area immediately before the position correction area to be corrected is fetched, and the position correction value of the position correction area to be determined is fetched. A position correction value of the immediately preceding position correction area is compared (S76). Here, when the position correction value of the position correction area to be determined and the captured position correction value are not separated by a predetermined value P or more, it is determined that the position correction value of the position correction area is appropriate and the process returns to step 71. . On the other hand, when it is separated by the predetermined value P or more,
For example, when processing the position correction area shown in FIG. 10, the position correction values of the immediately preceding position correction area are 3, 3 and the position correction values of the hatched position correction area are 5, 5,
If it is more than P (2 in both the Y and X directions), it is determined that the position correction value of the position correction area is an inappropriate value, and the routine proceeds to step 80, where the immediately preceding position correction area (FIG. Substitute the position correction value of

【0046】上述した処理で全ての位置補正エリアに対
して、位置補正値が与えられ、この与えられた位置補正
値が、一割り込み間隔毎に位置補正値レジスタ66に書
き込まれ、マスターデータが位置補正エリア単位に位置
補正され、欠陥候補データとの比較により、回路パター
ンが検査される。
In the above-described processing, a position correction value is given to all the position correction areas, and the given position correction value is written into the position correction value register 66 at every interruption interval, and the master data is stored in the position correction value register 66. The position is corrected for each correction area, and the circuit pattern is inspected by comparison with the defect candidate data.

【0047】この第2実施形態の簡易検査では、マスタ
ーデータに基づき、リアルタイムに位置補正が行われる
ため、例えば、図1に示す検査テーブル12に配設され
た位置決めピン(図示せず)の位置決め精度が低い場
合、或いは、エッチング等の条件の変化により回路パタ
ーンの配線が太く、或いは、細くなって、上記第1実施
形態で予め設定された位置補正値では、位置補正を行い
得ず、欠陥と一旦判定した際にも、更に、欠陥が実際に
発生しているかを再度検査することができる。
In the simple inspection according to the second embodiment, since the position is corrected in real time based on the master data, for example, the positioning of a positioning pin (not shown) provided on the inspection table 12 shown in FIG. When the accuracy is low, or the wiring of the circuit pattern becomes thicker or thinner due to a change in conditions such as etching, the position correction cannot be performed with the position correction value set in advance in the first embodiment. Once it is determined, it can be checked again whether a defect actually occurs.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係る回路パターン検査
装置の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a circuit pattern inspection device according to a first embodiment of the present invention.

【図2】図1中の欠陥照合部、マスターデータメモリ部
及びデータ編集部での処理を示すブロック図である。
FIG. 2 is a block diagram showing processing in a defect matching unit, a master data memory unit, and a data editing unit in FIG.

【図3】本発明の第1実施形態に係る回路パターン検査
装置に取り込まれる画像データの構成を示す説明図であ
る。
FIG. 3 is an explanatory diagram showing a configuration of image data taken into the circuit pattern inspection device according to the first embodiment of the present invention.

【図4】図3中の位置補正エリアの構成を示す説明図で
ある。
FIG. 4 is an explanatory diagram showing a configuration of a position correction area in FIG.

【図5】図2中のマスターデータXY展開用ラインメモ
リ+シフトレジスタの構成を示す回路図である。
FIG. 5 is a circuit diagram showing a configuration of a master data XY development line memory and a shift register in FIG. 2;

【図6】図6(A)は、展開したマスターデータの説明
図であり、図6(B)は、不一致計数回路を構成する不
一致計数ブロックの回路図である。
FIG. 6A is an explanatory diagram of expanded master data, and FIG. 6B is a circuit diagram of a mismatch counting block constituting a mismatch counting circuit.

【図7】図2中のマスターデータ補正機能付き照合回路
の構成を示す回路図である。
FIG. 7 is a circuit diagram showing a configuration of a matching circuit with a master data correction function in FIG. 2;

【図8】エリア別位置補正エリア割り出しルーチンの内
容を示すフローチャートである。
FIG. 8 is a flowchart showing the contents of an area-specific position correction area determining routine.

【図9】位置補正値修正ルーチンの内容を示すフローチ
ャートである。
FIG. 9 is a flowchart showing the contents of a position correction value correction routine.

【図10】位置補正値設定ルーチンの内容を示すフロー
チャートである。
FIG. 10 is a flowchart showing the contents of a position correction value setting routine.

【図11】本発明の第2実施形態の簡易処理に係る欠陥
照合部、マスターデータメモリ部及びデータ編集部での
処理を示すブロック図である。
FIG. 11 is a block diagram illustrating processing in a defect matching unit, a master data memory unit, and a data editing unit according to a simplified process according to the second embodiment of the present invention.

【図12】第2実施形態の簡易処理の際に取り込まれる
画像データの構成を示す説明図である。
FIG. 12 is an explanatory diagram illustrating a configuration of image data captured at the time of simple processing according to the second embodiment.

【図13】図11に示す位置補正値修正ルーチンの内容
を示すフローチャートである。
13 is a flowchart showing the contents of a position correction value correction routine shown in FIG.

【符号の説明】[Explanation of symbols]

10 回路パターン検査装置 18 カメラ 26 特徴抽出部 30 欠陥照合部 36 マスターデータメモリ部 52 マスターデータXY展開用ラインメモリ+シフト
レジスタ 54 不一致計数回路 66 位置補正値レジスタ 68 マスターデータ補正機能付き照合回路
DESCRIPTION OF SYMBOLS 10 Circuit pattern inspection apparatus 18 Camera 26 Feature extraction part 30 Defect collation part 36 Master data memory part 52 Master data XY expansion line memory + Shift register 54 Mismatch counting circuit 66 Position correction value register 68 Collation circuit with master data correction function

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 1のマスター画像データを用いて、複数
の回路パターン検査装置にて、それぞれ取り込んだ検査
用画像データと比較して回路パターンの適否を判断する
回路パターン検査方法であって、以下の(A)ズレ量測
定工程と(B)適否判断工程とから成る回路パターン検
査方法: (A)以下の(1)〜(3)を有する、マスター画像デ
ータと検査装置とのズレ量を測定する工程; (1)前記マスター画像データを、m(Y方向)×n
(X方向)の画像処理単位からなる位置補正を行うため
の位置補正エリア毎に分割して取り込み、 (2)該取り込んだ位置補正エリアの画像データをM×
N個に展開し、 (3)該展開したデータと、検査用画像データを位置補
正エリアに分割して取り込んだデータとを前記M×Nの
画像処理単位毎に比較して、位置補正エリア毎のY方向
及びX方向のズレ量を決定する。 (B)上記測定したズレ量分、マスター画像データを位
置補正エリア毎にY方向及びX方向へシフトさせ、取り
込んだ検査用画像データの位置補正エリア毎に比較し
て、回路パターンの適否を判断する工程。
1. A circuit pattern inspection method that uses one master image data to determine whether a circuit pattern is appropriate in a plurality of circuit pattern inspection apparatuses by comparing the captured image data with each other. (A) A circuit pattern inspection method including a deviation amount measuring step and (B) a propriety judging step: (A) The deviation amount between the master image data and the inspection device, which has the following (1) to (3), is measured. (1) converting the master image data into m (Y direction) × n
(2) The image data of the acquired position correction area is divided into M ×
(3) The developed data and the data obtained by dividing the inspection image data into the position correction areas and comparing them are compared for each of the M × N image processing units. Is determined in the Y and X directions. (B) The master image data is shifted in the Y direction and the X direction for each position correction area by the measured deviation amount, and is compared for each position correction area of the acquired inspection image data to determine whether the circuit pattern is appropriate. Process.
【請求項2】 前記位置補正エリアは、カメラから取り
込まれる画像データの制御装置の1割り込み間隔分を複
数に分割してなることを特徴とする請求項1に記載の回
路パターン検査方法。
2. The circuit pattern inspection method according to claim 1, wherein the position correction area is obtained by dividing an interrupt interval of a control device for image data taken from a camera into a plurality of sections.
【請求項3】 前記(3)のズレ量の決定は、M×Nの
画像処理単位の一致数又は不一致数を計数し、最も一致
数の多い位置へのY方向及びX方向のシフト量を、位置
補正エリア毎のズレ量として決定することを特徴とする
請求項1の回路パターン検査方法。
3. The method of determining the amount of deviation in (3) is to count the number of matches or mismatches of M × N image processing units, and determine the amount of shift in the Y and X directions to the position with the highest number of matches. 2. The circuit pattern inspection method according to claim 1, wherein the shift amount is determined as a shift amount for each position correction area.
【請求項4】 前記(3)のズレ量の決定において、最
も一致数の多い位置を特定できない際に、或いは、一致
数が所定値よりも少ない際に、当該位置補正エリアのズ
レ量として、ズレ量の決定できた近接する位置補正エリ
アのズレ量を用いることを特徴とする請求項1〜3のい
ずれか1に記載の回路パターン検査方法。
4. In the determination of the shift amount in (3), when the position having the largest number of matches cannot be specified, or when the number of matches is smaller than a predetermined value, the shift amount of the position correction area is determined as: The circuit pattern inspection method according to any one of claims 1 to 3, wherein a deviation amount of an adjacent position correction area for which the deviation amount can be determined is used.
【請求項5】 前記(3)のズレ量の決定において、一
致数の多い位置を決定した後に、当該決定したズレ量
が、近接する位置補正エリアのズレ量と比較して所定値
以上大きいかを判断し、大きい際には、当該位置補正エ
リアのズレ量としてズレ量の決定できた近接する位置補
正エリアのズレ量を用いることを特徴とする請求項1〜
4のいずれか1に記載の回路パターン検査方法。
5. The method according to claim 3, wherein, in determining the shift amount in (3), after determining a position having a large number of coincidences, the determined shift amount is larger than a shift amount of an adjacent position correction area by a predetermined value or more. And determining, when the distance is large, a deviation amount of an adjacent position correction area whose deviation amount can be determined as the deviation amount of the position correction area.
5. The circuit pattern inspection method according to any one of 4.
【請求項6】 前記(B)にて、回路パターンが不適切
であると判断した際に、以下の(5)〜(8)の工程を
行うことを特徴とする請求項2に記載の回路パターン検
査方法: (5)前記マスター画像データを、m2(Y方向)×n
2(X方向)の画像処理単位からなる位置補正を行うた
めの第2の位置補正エリアであって、カメラから取り込
まれる画像データの制御装置の1割り込み間隔分から成
る第2の位置補正エリア毎に分割して取り込む工程、
(6)該取り込んだ第2の位置補正エリアの画像データ
をM×N個に展開する工程、(7)該展開したデータ
と、検査用画像データを第2の位置補正エリアに分割し
て取り込んだデータとを前記M×Nの画像処理単位毎に
比較して、第2の位置補正エリア毎のY方向及びX方向
のズレ量を決定する工程、(8)上記測定したズレ量
分、マスター画像データを第2の位置補正エリア毎にY
方向及びX方向へシフトさせ、取り込んだ検査用画像デ
ータの第2の位置補正エリア毎に比較して、回路パター
ンの適否を判断する工程。
6. The circuit according to claim 2, wherein the following steps (5) to (8) are performed when it is determined in (B) that the circuit pattern is inappropriate. Pattern inspection method: (5) The master image data is converted into m2 (Y direction) × n
A second position correction area for performing position correction consisting of 2 (X direction) image processing units, and for each second position correction area consisting of one interruption interval of the control device for image data taken in from the camera. Dividing and importing,
(6) a step of developing the captured image data of the second position correction area into M × N images; (7) dividing the expanded data and the inspection image data into a second position correction area and capturing the divided data; Determining the amount of deviation in the Y direction and the X direction for each second position correction area by comparing the data with each other in the M × N image processing units; The image data is converted into Y for each second position correction area.
Determining the suitability of the circuit pattern by comparing the acquired image data for inspection in each of the second position correction areas by shifting in the direction and the X direction.
【請求項7】 マスター画像データと取り込んだ検査用
画像データとを比較して回路パターンの適否を判断する
回路パターン検査装置であって: (A)前記マスター画像データを、m(Y方向)×n
(X方向)の画像処理単位からなる位置補正を行うため
の位置補正エリア毎に分割して取り込み、該取り込んだ
位置補正エリアの画像データをM×N個に展開し、展開
したデータと、検査用画像データを位置補正エリアに分
割して取り込んだデータとを前記M×Nの画像処理単位
毎に比較して、位置補正エリア毎のY方向及びX方向の
ズレ量を決定した値を保持するズレ量保持部と、(B)
上記測定したズレ量分、マスター画像データを位置補正
エリア毎にY方向及びX方向へシフトさせ、取り込んだ
検査用画像データの位置補正エリア毎に比較して、回路
パターンの適否を判断する適否判断部と、を備えること
を特徴とする回路パターン検査装置。
7. A circuit pattern inspection apparatus which compares master image data with captured inspection image data to determine whether or not a circuit pattern is appropriate: (A) converting the master image data into m (Y direction) × n
(X direction) The image data of the position correction area is divided into each position correction area for performing position correction consisting of image processing units in the (X direction), and the obtained image data of the position correction area is developed into M × N images. For each of the M × N image processing units, data obtained by dividing the image data for position correction into the position correction areas is compared for each of the M × N image processing units, and a value that determines the amount of deviation in the Y direction and the X direction for each position correction area is held. (B) a shift amount holding unit;
The master image data is shifted in the Y direction and the X direction by the measured deviation amount for each position correction area, and is compared for each position correction area of the acquired inspection image data to judge the suitability of the circuit pattern. A circuit pattern inspection apparatus, comprising:
JP11231929A 1999-08-18 1999-08-18 Circuit pattern inspecting method and device to be used therefor Pending JP2001056301A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11231929A JP2001056301A (en) 1999-08-18 1999-08-18 Circuit pattern inspecting method and device to be used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11231929A JP2001056301A (en) 1999-08-18 1999-08-18 Circuit pattern inspecting method and device to be used therefor

Publications (1)

Publication Number Publication Date
JP2001056301A true JP2001056301A (en) 2001-02-27

Family

ID=16931283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11231929A Pending JP2001056301A (en) 1999-08-18 1999-08-18 Circuit pattern inspecting method and device to be used therefor

Country Status (1)

Country Link
JP (1) JP2001056301A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003083910A (en) * 2001-09-17 2003-03-19 Ibiden Co Ltd Circuit pattern inspecting apparatus and method
JP2009524073A (en) * 2006-02-08 2009-06-25 アーテーゲー ルーテル ウント メルツァー ゲーエムベーハー Method and apparatus for inspection of non-componentized circuit boards
KR101089298B1 (en) 2009-10-30 2011-12-05 삼성전기주식회사 Device and method for making master data

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003083910A (en) * 2001-09-17 2003-03-19 Ibiden Co Ltd Circuit pattern inspecting apparatus and method
JP2009524073A (en) * 2006-02-08 2009-06-25 アーテーゲー ルーテル ウント メルツァー ゲーエムベーハー Method and apparatus for inspection of non-componentized circuit boards
KR101089298B1 (en) 2009-10-30 2011-12-05 삼성전기주식회사 Device and method for making master data

Similar Documents

Publication Publication Date Title
JP4073265B2 (en) Inspection apparatus and inspection method
KR100554639B1 (en) Pattern Inspection Method and Apparatus, and Pattern Alignment Method
JP2002081914A (en) Method and device for inspecting dimension and method of manufacturing mask
JPH08292014A (en) Measuring method of pattern position and device thereof
JP2001056301A (en) Circuit pattern inspecting method and device to be used therefor
KR20160105082A (en) Apparatus for testing board and testing method thereof
JP3732794B2 (en) Dimensional inspection method and apparatus, and mask manufacturing method
JP2001056302A (en) Circuit pattern inspecting method and device to be used therefor
KR19990085013A (en) Pattern inspector of plasma display panel and inspection method
JP3116438B2 (en) Inspection apparatus and inspection method for printed wiring board
JPS62233746A (en) Checker for chip mounted board
JP2003083910A (en) Circuit pattern inspecting apparatus and method
KR20000076970A (en) Pattern inspection method and apparatus, and recording medium which records pattern inspection program
JP2004061118A (en) Apparatus and method for inspecting pattern
JPH06201603A (en) Method for generating inspection data in missing inspection of electronic component and method for detecting missing of the component
JPH05108800A (en) Picture defect discrimination processor
JPH1091788A (en) Device for positioning pattern and method therefor
JPH05187842A (en) Method and device for inspecting picture pattern
JP3111563B2 (en) Inspection equipment for printed wiring boards
JPH02159545A (en) Method and apparatus for extracting defect of pattern
JP2000241130A (en) Method and apparatus for inspecting pattern
JPH02129768A (en) Pattern matching method
JPH1140638A (en) Device and method for inspecting pattern defect of semiconductor
JP4130848B2 (en) Pixel inspection method and pixel inspection apparatus
JPS63124945A (en) Detecting method for pattern defect

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091117