JP2001053960A

JP2001053960A - ディジタル画像処理装置

Info

Publication number: JP2001053960A
Application number: JP11222788A
Authority: JP
Inventors: Hiroyasu Kano; 大慰叶
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1999-08-05
Filing date: 1999-08-05
Publication date: 2001-02-23

Abstract

(57)【要約】【課題】外部操作部の指定によってある順番の原稿に
対して、複数倍率のコピーを取るときに、１回の設定
で、複数種類の変倍率の違うコピーを得ることができる
ディジタル画像処理装置を提供すること。【解決手段】メモリ制御３０５は、メモリ制御３０５
及び補間演算用の制御データを選択する機能を有するブ
ロックである。このメモリ制御３０５は、各メモリ３０
６〜３０８に予め常用の変倍制御データを格納してお
く。そして、指定された倍率によって、各メモリ３０６
〜３０８に格納されている変倍制御データを利用して処
理を行う。ラインメモリ制御部３０２と補間演算ブロッ
ク３０３に必要なデータは、指定された倍率に基づいて
それぞれのメモリ３０６〜３０８から選んで提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、変倍処理する機能
を持つディジタル画像処理装置に関する。

【０００２】

【従来の技術】近年、原稿画像を画像形成する際、縮
小、拡大などの変倍処理機能を有する複写機やファクシ
ミリ装置等のディジタル画像処理装置が広く普及してい
る。例えば、特開平４−３６７０８０号公報には、ライ
ンメモリから画像信号を読み出すときに拡大、縮小処理
ができるような変倍処理手段を使用する画像変倍処理装
置が記載されている。また、特開平８−１２５８３６号
公報には、倍率変換回路、斜体変換回路、画像回転回路
及び画像バスにより画像が任意の角度で回転されるよう
な画像回転装置が記載されている。

【０００３】このようにディジタル画像処理装置で複数
種類の変倍率のコピーを得る場合の倍率変換処理は、ラ
インメモリを用いて行っている。そして、倍率変換処理
は、このラインメモリに対する画像データのリードある
いはライトをコントロールすることによって実現してい
る。等倍を含む縮小処理の場合は、画像データを縮小処
理して、ラインメモリに書き込んでから、拡大処理の場
合は、画像データをラインメモリから読み出してから、
画像データを拡大処理している。倍率変換後の画像デー
タのレベルは、倍率によって決まったリサンプリング位
置に対する３次関数コンボリューション法で補正したデ
ータを使用する。リサンプリング位置は、精度によっ
て、画素の間で複数に均等分割して、倍率に基づいて１
番近い位置にする。もともとの画素位置と重なっている
画素に対しては補正処理せず、そのままにする。各位置
に関する補正係数は固定である。

【０００４】また、従来の変倍処理のディジタル画像処
理装置では、倍率変換制御データは、ＣＰＵ（中央処理
装置）による倍率指定の設定に基づいて対応の倍率変換
制御データをメモリにロードしておいて、また、内部の
回路で生成したアドレスで順番に読み出される。実装し
ているメモリにロードするデータは通常１種類のデータ
となっている。

【０００５】

【発明が解決しようとする課題】しかし、上記従来の技
術では、１回の設定に対して、複数の倍率のコピーが取
れるまたは各原稿に対して、それぞれのサイズのコピー
を取る等のことに対応することができなかった。また、
１回の設定に対して、原稿の主走査方向で左右異なる倍
率なコピー、あるいは、副走査方向で原稿を分割して、
複数の倍率のコピーが取れることに対応することができ
なかった。そこで、本発明の第１の目的は、外部操作部
の指定によってある順番の原稿に対して、複数倍率のコ
ピーを取るときに、１回の設定で、複数種類の変倍率の
違うコピーを得ることができるディジタル画像処理装置
を提供することである。本発明の第２の目的は、外部操
作部の指定によって１枚の原稿に対して複数倍率で原稿
のイメージを分割して処理することができるディジタル
画像処理装置を提供することである。

【０００６】

【課題を解決するための手段】請求項１記載の発明で
は、入力されたディジタル画像信号を受領する信号受領
手段と、この信号受領手段で受領したディジタル画像信
号格納するラインメモリと、このラインメモリからディ
ジタル画像信号を読み出すとき、変倍処理を行う変倍処
理手段と、ユーザーがこの変倍処理手段での変倍処理を
指示する操作部とからなるディジタル画像処理装置にお
いて、前記変倍処理手段が変倍処理を行う際に使用する
変倍制御データを格納する複数のメモリを備えことによ
り、前記第１の目的を達成する。

【０００７】請求項２の記載の発明では、請求項１記載
の発明において、前記複数のメモリにそれぞれ独立に異
なる内容の変倍制御データを格納しておくことにより、
前記操作部からの１回の指示で、前記変倍処理手段が、
異なる内容の変倍制御データに応じた変倍処理を行うこ
とにより、前記第１の目的を達成する。

【０００８】請求項３の記載の発明では、請求項１記載
の発明において、前記複数のメモリにそれぞれ独立に異
なる内容の変倍制御データを格納しておくことにより、
前記操作部からの指示に応じて、複数枚の各原稿に対し
て、前記変倍処理手段が、異なる内容の変倍制御データ
に応じた変倍処理を行うことにより、前記第１の目的を
達成する。

【０００９】請求項４の記載の発明では、入力されたデ
ィジタル画像信号を受領する信号受領手段と、この信号
受領手段で受領したディジタル画像信号格納するライン
メモリと、このラインメモリからディジタル画像信号を
読み出すとき、変倍処理を行う変倍処理手段と、この変
倍処理手段が変倍処理を行う際用いる変倍データを格納
するメモリと、ユーザーがこの変倍処理手段での変倍処
理を指示する操作部とからなるディジタル画像処理装置
において、前記メモリを複数空間に分割する分割手段
と、を備え、この分割手段により分割されたメモリにそ
れぞれ異なる内容の変倍データを格納することにより、
前記第２の目的を達成する。

【００１０】請求項５の記載の発明では、請求項４記載
の発明において、前記操作部から指示応じて、前記分割
されたメモリに主走査方向で異なる倍率の変倍データを
格納することにより、前記変倍手段が主走査方向の複数
部分で異なる倍率で画像を処理することにより、前記第
２の目的を達成する。

【００１１】請求項６の記載の発明では、請求項４記載
の発明において、前記分割されたメモリに副走査方向で
異なる倍率の変倍データを格納することにより、前記変
倍手段が副走査方向の複数部分で異なる倍率で画像を処
理することにより、前記第２の目的を達成する。

【００１２】

【発明の実施の形態】以下、本発明の好適な実施の形態
を図１ないし図１４を参照して詳細に説明する。図１
は、本実施の形態に係るディジタル画像処理装置の電気
的なシステム構成を示した図である。このディジタル画
像処理装置は、原稿読取装置１、ＩＰＵ（イメージ・プ
ロセッシング・ユニット）２、画像形成装置３、操作部
９、画像メモリ部１０、プリンタＩ／Ｆ（インターフェ
ース）処理部１１及び外部ホスト１２を備えている。原
稿読取装置１は、スキャナ制御部４及び各駆動部を備え
ている。ＩＰＵ２は、ビデオ処理部７とシステム制御部
６より構成される。画像形成装置３は、プロッタ制御部
８と書込部１３を備えている。

【００１３】次に、各処理部又は各制御部の動作につい
て説明する。スキャナ制御部４は、ＣＰＵ（中央処理装
置）及びロジックで構成され、システム制御部６と通信
を行い、原稿読取装置１の各センサから状態を検知し、
そのステータス情報を送信する。また、スキャナ制御部
４は、受信したコマンド情報に従い、原稿読取装置１の
各駆動部の動作制御を行ない、原稿スキャン動作を行う
とともにＣＣＤ（光電変換素子）５からの電気信号（ビ
デオデータ）をＩＰＵ２のビデオ処理部７へ転送する。

【００１４】ビデオ処理部７は、ロジックで構成され、
システム制御部６によるパラメータ設定に基づき、ＣＣ
Ｄ５より転送されてくるビデオデータに対して、Ａ／Ｄ
（アナログ／ディジタル）変換、シェーディング補正、
変倍処理、ディザ処理等の画像処理を行い、画像同期信
号とともに画像形成装置３の書込部１３へ送信する。シ
ステム制御部６は、ＣＰＵ及びロジックで構成され、ス
キャナ制御部４、プロッタ制御部８、操作部９、プリン
タＩ／Ｆ処理部１１、画像メモリ部１０、ビデオ処理部
７と通信し、各処理部のステータスの管理、パラメータ
の設定、プロセス実行等を行い、本ディジタル画像処理
装置全体を管理する制御部である。

【００１５】プロッタ制御部８は、ＣＰＵ及びロジック
で構成され、システム制御部６と通信を行い、画像形成
装置３の各センサからの状態を検知し、そのステータス
情報を送信する。また、プロッタ制御部８は、受信した
コマンド情報とビデオ処理部７からのビデオデータに基
づき、画像形成装置３の各作像プロセス部や、紙搬送部
の動作制御を行ない、転写紙への画像形成処理を行な
う。操作部９は、ＣＰＵ、キースイッチ、ＬＣＤ表示部
及びロジックで構成され、システム制御部６と通信を行
い、オペレータによるキー入力を検知し、そのステータ
ス情報を送信する。また、操作部９は、受信したコマン
ド情報に従い、機械の状態等の各種情報をＬＣＤ表示部
に表示する。画像メモリ部１０は、ＣＰＵ、ロジック及
び画像メモリで構成され、システム制御部６と通信を行
ない、画像メモリ部１０の状態を知らせるためのステー
タス情報を送信するとともに、コマンドを受信しその情
報に従い、受信する画像データの蓄積や、画像合成等の
各種加工処理、処理したデータのビデオ処理部７への送
信処理を行う。プリンタＩ／Ｆ処理部１１は、ＣＰＵ及
ロジックで構成され、システム制御部６と外部ホスト１
２間のコマンドＩ／Ｆ処理を行なう。また、プリンタＩ
／Ｆ処理部１１は、外部ホスト１２とビデオデータの受
け渡し処理を行ない、外部ホスト１２から送られてくる
ビデオデータをビデオ処理部７に転送する。これにより
本ディジタル画像処理装置は、プリンタとしても機能さ
せることができる。

【００１６】図２は、本実施の形態に係るディジタル画
像処理装置のＩＰＵ２のビデオ処理部７のシステム構造
図である。ＩＰＵ２のビデオ処理部７は、Ａ／Ｄ変換器
３２，シューディング補正回路３３、フィルタ処理部３
５、変倍処理部３６、パス制御回路Ａ３７、画像処理回
路３８、印字制御回路４０及びパス制御回路Ｂ３９を備
えている。

【００１７】以下に、ビデオ処理部７の動作について説
明する。原稿読取装置１は、スタート信号により原稿を
走査し、原稿の画像情報をフィルタ３０を通して、電気
信号に変換し読み取るＣＣＤ５を備えている。このＣＣ
Ｄ５の出力は、同期信号と共にＩＰＵ２のビデオ処理部
７に転送される。ビデオ処理部７は、各ＣＣＤ５より送
られてくる電気信号（ビデオデータ）をＡ／Ｄ変換器３
２に入力する。このＡ／Ｄ変換器３２の出力側は、シェ
ーディング補正回路３３と接続している。そして、シェ
ーディング補正回路３３は、ＣＣＤ５で読み取られた画
像情報をＡ／Ｄ変換器３２によりディジタルの画像デー
タに変換し、シェーディング補正を行なう。シェーディ
ング補正後の画像データは、次段のフィルタ処理部３５
に送出する。

【００１８】フィルタ処理部３５では、前段のシェーデ
ィング補正回路３３から送られた画像データに対して、
注目画素と周辺画素のレベルによって、注目画素のレベ
ルを補正する。補正した画像データは次段の変倍処理部
３６に送る。変倍処理部３６で変倍処理された画像デー
タは、次段のパス制御回路Ａ３７に出力される。パス制
御回路Ａ３７は、システム制御部６により設定されたパ
ラメータに従って、変倍処理部３６より送られてくる画
像データを画像メモリ部や画像処理回路へ送信、及び、
画像メモリ部１０から送られてくる画像データを画像処
理回路３８へ送信等の画像データパスの切り替えの処理
を行う。

【００１９】画像処理回路３８は、前段より送られてく
る画像信号に対して、γ補正処理、ディザ処理、誤差拡
散処理等の画像処理を行い、同期信号と共に次段のパス
制御回路Ｂ３９へ送信する。印字制御回路４０は、ＲＯ
Ｍ（リード・オンリ・メモリ）を具備し、その中に「マ
ル秘印パターン」や「管理ナンバパターン」等の情報を
コード化して記憶しており、システム制御部６によるパ
ラメータ設定に従って、ＲＯＭの情報をパス制御回路Ｂ
３９へ送信する。パス制御回路Ｂ３９は、システム制御
部６により設定されたパラメータに従って、画像処理回
路３８とプリンタＩ／Ｆ処理部１１より送られてくる画
像データの合成した画像データを生成したり、画像処理
回路３８とプリンタＩ／Ｆ処理部１１より送られてくる
画像データ、及び該合成画像データの選択処理、及び、
該選択画像データに対し印字制御回路４０より送られて
くる印字画像データを合成する等の処理を行う。そし
て、これらの処理された画像データは、次段の画像形成
装置３の書込部１３へ同期信号と共に出力される。

【００２０】図３は、第１の実施の形態に係る変倍処理
部３６のブロック図である。変倍処理部３６は、ライン
メモリ３００、３０１、ラインメモリ制御部３０２、補
間演算ブロック３０３、画像パス制御ブロック３０４及
びメモリ制御３０５を備えている。メモリ制御３０５
は、データを有するメモリ３０６〜３０８と接続してい
る。

【００２１】以下に、変倍処理部３６の等倍、縮小及び
拡大処理時における動作について説明する。変倍処理部
３６は、ディジタル画像処理装置の主走査(ラインごと
の走査)で画像データの倍率の変更を実現する処理ブロ
ックである。変倍処理部３６は、補間演算処理とライン
メモリ３００、３０１による速度変換処理の２つの部分
によって構成されている。画像データの流れは、等倍と
縮小時では補間演算処理して速度変換処理をし、拡大処
理時では速度変換処理して補間演算処理をするというよ
うになっている。なお、図中の実線は画像データの流れ
を、点線は制御データの流れを表している。

【００２２】速度変換処理は、ラインメモリ３００、３
０１に対して、リードイネーブル信号ｒｅｎ又はライト
イネーブル信号ｗｅｎを制御することによって実現して
いる。図３では、ラインメモリ制御部３０２がこの機能
を担っている。補間演算ブロック３０３は、３次関数コ
ンボリューション法を用いて主走査方向上前後の画像デ
ータによるリサンプリング位置にある画像データを補間
する。本実施例における主走査変倍の範囲は、２５％〜
４００％（０．５％）としてある。拡大縮小の選択はコ
マンドによって制御し、実際の画像データのリサンプリ
ング位置は、内部メモリに書き込まれた変倍制御データ
によって与える。この変倍処理部３６では、ラインメモ
リ３００、３０１が２本並列に付いており、リードイネ
ーブル信号ｒｅｎ及びライトイネーブル信号ｗｅｎを変
倍制御データによって制御し、トグル動作させる。

【００２３】次に、図４から図６のタイミングチャート
を参照して等倍、縮小、拡大処理を説明する。図４は、
変倍処理部３６における等倍時のデータ制御を示した図
である。図4に示すようにリードイネーブル信号ｒｅ
ｎ、ライトイネーブル信号ｗｅｎは、常にLに設定さ
れ、速度変換は実施せず等倍動作を行う。等倍処理の場
合に入力画像データは、画像パス制御ブロック３０４の
制御によって補間演算ブロック３０３を通り、ラインメ
モリ３００、３０１に書き込まれる。ラインメモリ３０
０、３０１に書き込まれた画像データは、１ライン遅延
された後読み出され、リードイネーブル信号ｒｅｎ１、
ｒｅｎ２のアクティブ状態の下に合成され、画像パス制
御ブロック３０４を通って出力画像として出力される。

【００２４】図５は、変倍処理部３６における縮小時の
データ制御を示した図である。縮小処理の場合に入力デ
ータは、画像パス制御ブロック３０４を通じて、補間演
算ブロック３０３へ送られ、補間演算を行う。補間のた
めのサンプリング位置はＲＡＭ（ランダム・アクセス・
メモリ）内の変倍制御データを読み出し決定する。補間
後の画像データは、画像パス制御ブロック３０４よりラ
インメモリ３００、３０１に書き込まれる。この時は、
ラインメモリ３００、３０１のライトイネーブル信号ｗ
ｅｎの制御により間引かれたデータをラインメモリ３０
０、３０１に出力する。ラインメモリ３００、３０１に
書き込まれた画像データは、１ライン遅延された後読み
出され、リードイネーブル信号のアクティブ状態の下に
合成され、画像パス制御ブロック３０４を通って出力画
像として出力される。読み出し時、リードイネーブル信
号ｒｅｎ＝Ｌの等速条件で、ラインメモリ３００、３０
１から画像データをそのまま取り込む。

【００２５】図６は、変倍処理部３６における拡大時の
データ制御を示した図である。拡大処理の場合に入力画
像データは、画像パス制御ブロック３０４を通じてライ
ンメモリ３００、３０１に書き込まれる。書き込み時、
ライトイネーブル信号ｗｅｎ＝Ｌの等速条件で、ライン
メモリ３００、３０１への入力データをそのまま書き込
む。ラインメモリ３００、３０１に書き込まれた画像デ
ータは、1ライン遅延された後読み出され、リードイネ
ーブル信号ｒｅｎのアクティブ状態の下に合成される。
この時にリードイネーブル信号より読み出しを制御し速
度変換を行う。読み込まれたデータは、画像パス制御ブ
ロック３０４を通じて補間演算ブロック３０３へ送ら
れ、補間演算を行う。補間のためのサンプリング位置
は、ＲＡＭ内の変倍制御データを読み出し決定する。読
み出しを停止されたデータに対してサンプリング位置を
変化させて複数回補間を行うことで拡大処理を行う。補
間後の画像データは、画像パス制御ブロック３０４を通
じて出力画像データとして出力される。

【００２６】図７は、メモリ制御３０５が制御する第１
の実施の形態のメモリ３０６〜３０８を示した図であ
る。メモリ制御３０５は、メモリ制御３０５及び補間演
算用の制御データを選択する機能を有するブロックであ
る。まず、メモリ制御３０５は、各メモリ３０６〜３０
８に予め常用の変倍制御データを格納しておく。そし
て、指定された倍率によって、各メモリ３０６〜３０８
に格納された変倍制御データをそれぞれ利用して変倍処
理を行う。ラインメモリ制御部３０２と補間演算ブロッ
ク３０３に必要なデータは、指定された倍率に基づいて
それぞれのメモリ３０６〜３０８から選んで提供する。
この方式のメリットとしては、常用の変倍制御データが
予めロードされていることによって、該当する倍率のコ
ピーを行う場合に、制御が簡単になる。また、複数のメ
モリに、ここでは一例として、メモリ３０６〜３０８と
しているが、複数の倍率の制御データを同時に設定でき
るので、違う変倍制御データが選択され、画像データに
対して、１回の設定で異なる倍率の処理ができる。

【００２７】図８は、本発明の第１の実施の形態に係る
複数種類の変倍率の違うコピーの結果を示した図であ
る。次に、補間演算ブロック３０３における補間演算の
係数について説明する。図９は、補間演算時に用いる３
次関数コンボリューション法を示した図である。また、
図１０は、第１及び後述する第２の実施の形態に用いる
３次関数コンボリューション法の係数を示した図であ
る。

【００２８】図１０中のコード０の欄に通常、５０％、
２５％の３通りの係数がある。そのうち、５０％、２５
％は、５０％、２５％縮小時の白抜けを解消するための
補正係数である。本実施の形態では、変倍処理のリサン
プリング時の補正演算に対して、元々の画素位置と同１
位置のデータに対し、そのデータの補正後のデータレベ
ルは、３通りの補正方法を選択できる。一般の場合は、
このデータのレベルは、補正全データと同じこととな
る。特定の倍率の場合（５０％、２５％）の時、それぞ
れ表に示しているような係数を使用している。１ドット
ラインのような画像に対してこの係数で補正すれば、こ
の画像の位置によって完全に画像の情報を失ってしまう
ことを回避できる。

【００２９】次に、第２の実施の形態を説明する。この
実施の形態は、図３におけるメモリが第１の実施の形態
と異なる。以下に、第１の実施の形態と異なる点につい
て説明をする。図１１は、第２の実施の形態に係る変倍
処理部３６のブロック図である。この図１０では、メモ
リ３１０がメモリ制御３０５と接続している。図１２
は、メモリ制御３０５が制御する第２の実施の形態のメ
モリ３１０を示した図である。メモリ制御３０５は、メ
モリ制御及び補間演算用の制御データを選択する機能を
有するブロックである。

【００３０】まず、操作部９の指定によって、メモリの
領域を設定数に分離し、各メモリ領域に指定された倍率
に基づいて変倍制御データをそれぞれロードする。ライ
ンメモリ制御部３０２と補間演算ブロック３０３に必要
なデータは、指定された倍率に基づいてそれぞれの倍率
制御データ７０１〜７０５から選んで提供する。この方
式のメリットとしては、１回の設定で複数のメモリ領域
を割り当てて、ここでは、一例として、メモリ領域内に
倍率制御データ７０１〜７０５及び未使用領域７０６と
設定されているが、複数の倍率の制御データを同時に設
定できるので、違う変倍制御データが選択され、画像デ
ータに対して、１回の設定で異なる倍率の処理ができ
る。特に、集約したコピー原稿に対して、再び分割する
ことが可能となる。かつ、複数の倍率で分割した原稿画
像を処理することが可能になる。

【００３１】図１３は、本発明の第２の実施の形態に係
る複数倍率での原稿のコピーのイメージを示した図であ
る。この図は、原稿上の左右の画像に対して、左半分の
画像を倍率１で、右半分の画像を倍率２でそれぞれ主走
査方向の処理を行いコピーを出した結果を表している。
図１４は、本発明の第２の実施の形態に係る複数倍率で
の原稿の独立コピーのイメージを示した図である。この
図は、原稿上の副走査方向で、等間隔に画像を分割し、
それぞれ倍率１、倍率２、倍率３の変倍で独立のコピー
を出した結果を表している。

【００３２】

【発明の効果】請求項１記載の発明では、前記変倍処理
手段が変倍処理を行う際に使用する変倍制御データを格
納する複数のメモリを備えいるので、複数種類の変倍率
の異なる画像処理を行うことができる。請求項２記載の
発明では、前記操作部からの１回の指示で、前記変倍処
理手段が、異なる内容の変倍制御データに応じた変倍処
理を行うことができる。請求項３記載の発明では、前記
操作部からの指示に応じて、複数枚の各原稿に対して、
前記変倍処理手段が異なる内容の変倍制御データに応じ
た変倍処理を行うことができる。

【００３３】請求項４記載の発明では、分割手段がメモ
リを複数空間に分割し、分割されたメモリにそれぞれ異
なる内容の変倍データを格納することにより、１枚の原
稿に対して複数倍率で原稿のイメージを分割して処理す
ることができる。請求項５記載の発明では、主走査方向
で異なる倍率で画像を変倍処理することができる。請求
項６記載の発明では、同一原稿に対して、副走査方向
で、複数の部分に分割して、同一倍率又は異なる倍率で
画像を変倍処理することができる。

【図面の簡単な説明】

【図１】本実施の形態に係るディジタル画像処理装置の
構成を示した図である。

【図２】本実施の形態に係るディジタル画像処理装置の
ＩＰＵのビデオ処理部のシステム構造図である。

【図３】第１の実施の形態に係る変倍処理部のブロック
図である。

【図４】変倍処理部における等倍時のデータ制御を示し
た図である。

【図５】変倍処理部における縮小時のデータ制御を示し
た図である。

【図６】変倍処理部における拡大時のデータ制御を示し
た図である。

【図７】第１の実施の形態の複数のメモリの状態を示し
た図である。

【図８】本発明の第１の実施の形態に係る複数種類の変
倍率の違うコピーの結果を示した図である。

【図９】補間演算時に用いる３次関数コンボリューショ
ン法を示した図である。

【図１０】第１及び第２の実施の形態に用いる３次関数
コンボリューション法の係数を示した図である。

【図１１】第２の実施の形態に係る変倍処理部のブロッ
ク図である。

【図１２】第２の実施の形態の分割されたメモリの状態
を示した図である。

【図１３】第２の実施の形態に係る主走査方向に、複数
倍率で原稿をコピーしたイメージを示した図である。

【図１４】本発明の第２の実施の形態に係る副走査方向
に、複数倍率で原稿の独立コピーをしたイメージを示し
た図である。

【符号の説明】

１原稿読取装置２ＩＰＵ３画像形成装置４スキャナ制御部５ＣＣＤ６システム制御部７ビデオ処理部８プロッタ制御部９操作部１０画像メモリ部１１プリンタＩ／Ｆ処理部１２外部ホスト１３書込部３０フィルタ３２Ａ／Ｄ変換器３３シェーディング補正回路３５フィルタ処理部３６変倍処理部３７パス制御回路Ａ３８画像処理回路３９パス制御回路Ｂ３００、３０１ラインメモリ３０２ラインメモリ制御部３０３補間演算ブロック３０４画像パス制御ブロック３０５メモリ制御３０６〜３０８、７０１〜７０５メモリ

Claims

【特許請求の範囲】

【請求項１】入力されたディジタル画像信号を受領す
る信号受領手段と、この信号受領手段で受領したディジタル画像信号格納す
るラインメモリと、このラインメモリからディジタル画像信号を読み出すと
き、変倍処理を行う変倍処理手段と、ユーザーがこの変倍処理手段での変倍処理を指示する操
作部とからなるディジタル画像処理装置において、前記変倍処理手段が変倍処理を行う際に使用する変倍制
御データを格納する複数のメモリを備えたことを特徴と
するディジタル画像処理装置。
【請求項２】前記複数のメモリにそれぞれ独立に異な
る内容の変倍制御データを格納しておくことにより、前記操作部からの１回の指示で、前記変倍処理手段が、
異なる内容の変倍制御データに応じた変倍処理を行うこ
とを特徴とする請求項１記載のディジタル画像処理装
置。
【請求項３】前記複数のメモリにそれぞれ独立に異な
る内容の変倍制御データを格納しておくことにより、前記操作部からの指示に応じて、複数枚の各原稿に対し
て、前記変倍処理手段が、異なる内容の変倍制御データ
に応じた変倍処理を行うことを特徴とする請求項１記載
のディジタル画像処理装置。
【請求項４】入力されたディジタル画像信号を受領す
る信号受領手段と、この信号受領手段で受領したディジタル画像信号格納す
るラインメモリと、このラインメモリからディジタル画像信号を読み出すと
き、変倍処理を行う変倍処理手段と、この変倍処理手段が変倍処理を行う際用いる変倍データ
を格納するメモリと、ユーザーがこの変倍処理手段での
変倍処理を指示する操作部とからなるディジタル画像処
理装置において、前記メモリを複数空間に分割する分割手段と、を備え、この分割手段により分割されたメモリにそれぞれ異なる
内容の変倍データを格納することを特徴とするディジタ
ル画像処理装置。
【請求項５】前記操作部から指示応じて、前記分割さ
れたメモリに主走査方向で異なる倍率の変倍データを格
納することにより、前記変倍手段が主走査方向の複数部
分で異なる倍率で画像を処理することを特徴とする請求
項４記載のディジタル画像処理装置。
【請求項６】前記分割されたメモリに副走査方向で異
なる倍率の変倍データを格納することにより、前記変倍
手段が副走査方向の複数部分で異なる倍率で画像を処理
することを特徴とする請求項４記載のディジタル画像処
理装置。