JP2001046598A - 遊技機 - Google Patents

Abstract

(57)【要約】 【課題】 停電等の不測の電源断が発生したときに、必
要なデータを保存して電源復旧時に電源断時の状態から
遊技を再開できるとともに、必要なデータを確実に保存
する。 【解決手段】 電源電圧の低下にもとづく割込処理で
は、遊技制御を行うＣＰＵは、割込禁止状態に設定す
る。ＣＰＵは、電源断時処理として、各レジスタの内容
をバックアップＲＡＭ領域に格納する。また、バックア
ップＲＡＭ領域のバックアップチェックデータ領域に適
当な初期値を設定し、初期値およびバックアップＲＡＭ
領域に退避させた全データについて順次排他的論理和を
とって、最終的な演算値をバックアップパリティデータ
領域に設定する。さらに、適当な報知手段を用いて電源
バックアップ中であることを遊技者や遊技店員に報知す
る。そして、ＣＰＵは、ＲＡＭアクセスを禁止状態にし
て、以後、遊技制御を停止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パチンコ遊技機等
の遊技機に関し、特に、遊技者の操作によって遊技領域
に遊技媒体が発射され、遊技媒体が遊技領域に設けられ
た入賞領域に入賞すると所定の価値が遊技者に付与され
るとともに、特定入賞部への遊技媒体の進入により特別
遊技を行い、特別遊技の結果が所定の態様になったこと
にもとづいて遊技者に所定の遊技価値が付与可能となる
遊技機に関する。

【０００２】

【従来の技術】遊技機として、遊技球などの遊技媒体を
発射装置によって遊技領域に発射し、遊技領域に設けら
れている入賞口などの入賞領域に遊技媒体が入賞する
と、所定個の賞球が遊技者に払い出されるものがある。
さらに、表示状態が変化可能な可変表示部が設けられ、
可変表示部の表示結果があらかじめ定められた特定の表
示態様となった場合に所定の遊技価値を遊技者に与える
ように構成されたものがある。

【０００３】特別図柄を表示する可変表示部の表示結果
があらかじめ定められた特定の表示態様の組合せとなる
ことを、通常、「大当り」という。なお、遊技価値と
は、遊技機の遊技領域に設けられた可変入賞球装置の状
態が打球が入賞しやすい遊技者にとって有利な状態にな
ることや、遊技者にとって有利な状態となるための権利
を発生させたりすることである。

【０００４】大当りが発生すると、例えば、大入賞口が
所定回数開放して打球が入賞しやすい大当り遊技状態に
移行する。そして、各開放期間において、所定個（例え
ば１０個）の大入賞口への入賞があると大入賞口は閉成
する。そして、大入賞口の開放回数は、所定回数（例え
ば１６ラウンド）に固定されている。なお、各開放につ
いて開放時間（例えば２９．５秒）が決められ、入賞数
が所定個に達しなくても開放時間が経過すると大入賞口
は閉成する。また、大入賞口が閉成した時点で所定の条
件（例えば、大入賞口内に設けられているＶゾーンへの
入賞）が成立していない場合には、大当り遊技状態は終
了する。

【０００５】また、「大当り」の組合せ以外の表示態様
の組合せのうち、複数の可変表示部の表示結果のうちの
一部が未だに導出表示されていない段階において、既に
表示結果が導出表示されている可変表示部の表示態様が
特定の表示態様の組合せとなる表示条件を満たしている
状態を「リーチ」という。そして、可変表示部に可変表
示される識別情報の表示結果が「リーチ」となる条件を
満たさない場合には「はずれ」となり、可変表示状態は
終了する。遊技者は、大当りをいかにして発生させるか
を楽しみつつ遊技を行う。

【０００６】遊技機における遊技進行はマイクロコンピ
ュータ等による遊技制御手段によって制御される。可変
表示装置に表示される識別情報、キャラクタ画像および
背景画像は、遊技制御手段からの表示制御コマンドデー
タに従って動作する表示制御手段によって制御される。
可変表示装置に表示される識別情報、キャラクタ画像お
よび背景画像は、一般に、表示制御用のマイクロコンピ
ュータとマイクロコンピュータの指示に応じて画像デー
タを生成して可変表示装置側に転送するビデオディスプ
レイプロセッサ（ＶＤＰ）とによって制御されるが、表
示制御用のマイクロコンピュータのプログラム容量は大
きい。

【０００７】従って、プログラム容量に制限のある遊技
制御手段のマイクロコンピュータで可変表示装置に表示
される識別情報等を制御することはできず、遊技制御手
段のマイクロコンピュータとは別の表示制御用のマイク
ロコンピュータ（表示制御手段）が用いられる。よっ
て、遊技の進行を制御する遊技制御手段は、表示制御手
段に対して表示制御のためのコマンドを送信する必要が
ある。

【０００８】また、そのような遊技機では、遊技盤にス
ピーカが設けられ、遊技効果を増進するために遊技の進
行に伴ってスピーカから種々の効果音が発せられる。ま
た、遊技盤にランプやＬＥＤ等の発光体が設けられ、遊
技効果を増進するために遊技の進行に伴ってそれらの発
光体が点灯されたり消灯されたりする。一般に、効果音
を発生する音声制御は、遊技の進行を制御する遊技制御
手段によって行われる。また、発光体の点灯／消灯制御
は、遊技の進行を制御する遊技制御手段によって行われ
る。すると、遊技機の機種が異なると、効果音の発生の
仕方も異なり、また、ランプやＬＥＤの点灯／消灯のパ
ターン異なるので、それに応じて遊技制御手段の構成を
変更しなければならない。従って、機種が異なると遊技
制御手段を設計し直す必要があり、設計コストが増大す
るという問題がある。

【０００９】そのような問題を回避するには、音声制御
手段を搭載した音声制御基板を遊技制御手段とは別に設
けたり、発光体制御手段を搭載した発光体制御基板を遊
技制御手段とは別に設けたりして、遊技の進行に応じて
遊技制御手段から音声制御手段や発光体制御手段に制御
コマンドを送る構成にすればよい。そのような構成によ
れば、音声制御手段や発光体制御手段が制御コマンドの
解釈を変更することによって、異なる機種にも対応でき
る。音声制御基板および発光体制御基板以外の基板であ
って、制御用のマイクロプロセッサ（制御手段）を搭載
した各制御基板に制御コマンドを送出する場合も、同様
な構成をとることができる。なお、各制御手段における
制御コマンドの解釈の変更は、ソフトウェア変更で容易
に対応できる。

【００１０】また、遊技者は、一般に、遊技媒体を遊技
機を介して借り出す。その場合、遊技媒体貸出機構が遊
技機に設けられる。遊技媒体貸出機構は、賞球払出を行
う払出機構と共通化されることも多い。遊技媒体貸出機
構と賞球払出機構とが共通化されている場合でも別個に
設けられている場合でも、ともに遊技媒体を払い出す動
作を行うのであるから、それらは、一般に、一つの賞球
制御基板に搭載された賞球制御手段によって制御され
る。

【００１１】遊技の進行は主基板に搭載された遊技制御
手段によって制御されるので、入賞にもとづく賞球個数
は、遊技制御手段によって決定され、賞球制御基板に送
信される。一方、遊技媒体の貸し出しは、遊技の進行と
は無関係であるから、一般に、遊技制御手段を介さず賞
球制御手段によって制御される。

【００１２】

【発明が解決しようとする課題】以上のように、遊技機
には、遊技制御手段の他に種々の制御手段が搭載されて
いる。一般に、各制御手段はマイクロコンピュータで構
成される。すなわち、ＲＯＭ等にプログラムが格納さ
れ、制御上一時的に発生するデータや制御進行に伴って
変化するデータがＲＡＭに格納される。すると、遊技機
に停電等による電源断状態が発生すると、ＲＡＭ内のデ
ータは失われてしまう。よって、停電等からの復旧時に
は、最初の状態（例えば、遊技店においてその日最初に
遊技機に電源投入されたときの状態）に戻さざるを得な
いので、遊技者に不利益がもたらされる可能性がある。
例えば、大当たり遊技中において電源断が発生し遊技機
が最初の状態に戻ってしまうのでは、遊技者は大当たり
の発生にもとづく利益を享受することができなくなって
しまう。

【００１３】そこで、本発明は、停電等の不測の電源断
が発生したときに、必要なデータを保存して電源復旧時
に電源断時の状態から遊技を再開できるとともに、必要
なデータを確実に保存することができる遊技機を提供す
ることを目的とする。

【００１４】

【課題を解決するための手段】本発明による遊技機は、
特定入賞部への遊技媒体の入賞により特別遊技を行い、
特別遊技の結果が所定の態様になったことにもとづいて
遊技者に有利な遊技状態に制御可能な遊技機であって、
遊技に供される遊技用装置を制御するための遊技用装置
制御基板を備え、遊技用装置制御基板には遊技用装置制
御マイクロコンピュータが搭載され、遊技用装置制御マ
イクロコンピュータは、遊技機の電源電圧が所定量低下
したことを示す信号を割込端子に導入し、割込端子に信
号が入力されたことに応じてＲＡＭアクセスを禁止する
ことを特徴とする。

【００１５】遊技用装置制御マイクロコンピュータが、
ＲＡＭアクセスを禁止する前にレジスタのデータをＲＡ
Ｍに保存するように構成されていてもよい。

【００１６】遊技用装置制御マイクロコンピュータが、
ＲＡＭアクセスを禁止する前にＲＡＭ記憶内容に関連し
た演算の結果得られるＲＡＭチェックデータをＲＡＭに
保存するように構成されていてもよい。

【００１７】遊技機は、遊技用装置制御基板で使用され
る各電圧を生成する電源基板が遊技用装置制御基板とは
別個に設けられ、電源基板は、遊技用装置制御基板にお
けるＲＡＭの電源バックアップを行うためのバックアッ
プ電源を備えた構成であってもよい。

【００１８】バックアップ電源は、遊技用装置制御基板
における各制御回路を駆動するための電源のラインから
蓄電されるように構成されていてもよい。

【００１９】

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図１はパチン
コ遊技機１を正面からみた正面図、図２はパチンコ遊技
機１の内部構造を示す全体背面図、図３はパチンコ遊技
機１の遊技盤を背面からみた背面図である。なお、ここ
では、遊技機の一例としてパチンコ遊技機を示すが、本
発明はパチンコ遊技機に限られず、例えばコイン遊技機
等であってもよい。

【００２０】図１に示すように、パチンコ遊技機１は、
額縁状に形成されたガラス扉枠２を有する。ガラス扉枠
２の下部表面には打球供給皿３がある。打球供給皿３の
下部には、打球供給皿３からあふれた景品玉を貯留する
余剰玉受皿４と打球を発射する打球操作ハンドル（操作
ノブ）５が設けられている。ガラス扉枠２の後方には、
遊技盤６が着脱可能に取り付けられている。また、遊技
盤６の前面には遊技領域７が設けられている。

【００２１】遊技領域７の中央付近には、複数種類の図
柄を可変表示するための可変表示部９と７セグメントＬ
ＥＤによる可変表示器１０とを含む可変表示装置８が設
けられている。この実施の形態では、可変表示部９に
は、「左」、「中」、「右」の３つの図柄表示エリアが
ある。可変表示装置８の側部には、打球を導く通過ゲー
ト１１が設けられている。通過ゲート１１を通過した打
球は、玉出口１３を経て始動入賞口１４の方に導かれ
る。通過ゲート１１と玉出口１３との間の通路には、通
過ゲート１１を通過した打球を検出するゲートスイッチ
１２がある。また、始動入賞口１４に入った入賞球は、
遊技盤６の背面に導かれ、始動口スイッチ１７によって
検出される。また、始動入賞口１４の下部には開閉動作
を行う可変入賞球装置１５が設けられている。可変入賞
球装置１５は、ソレノイド１６によって開状態とされ
る。

【００２２】可変入賞球装置１５の下部には、特定遊技
状態（大当り状態）においてソレノイド２１によって開
状態とされる開閉板２０が設けられている。この実施の
形態では、開閉板２０が大入賞口を開閉する手段とな
る。開閉板２０から遊技盤６の背面に導かれた入賞球の
うち一方（Ｖゾーン）に入った入賞球はＶカウントスイ
ッチ２２で検出される。また、開閉板２０からの入賞球
はカウントスイッチ２３で検出される。可変表示装置８
の下部には、始動入賞口１４に入った入賞球数を表示す
る４個の表示部を有する始動入賞記憶表示器１８が設け
られている。この例では、４個を上限として、始動入賞
がある毎に、始動入賞記憶表示器１８は点灯している表
示部を１つずつ増やす。そして、可変表示部９の可変表
示が開始される毎に、点灯している表示部を１つ減ら
す。

【００２３】遊技盤６には、複数の入賞口１９，２４が
設けられている。遊技領域７の左右周辺には、遊技中に
点滅表示される装飾ランプ２５が設けられ、下部には、
入賞しなかった打球を吸収するアウト口２６がある。ま
た、遊技領域７の外側の左右上部には、効果音を発する
２つのスピーカ２７が設けられている。遊技領域７の外
周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２
８ｂ，２８ｃが設けられている。

【００２４】そして、この例では、一方のスピーカ２７
の近傍に、景品玉払出時に点灯する賞球ランプ５１が設
けられ、他方のスピーカ２７の近傍に、補給玉が切れた
ときに点灯する球切れランプ５２が設けられている。さ
らに、図１には、パチンコ遊技台１に隣接して設置さ
れ、プリペイドカードが挿入されることによって球貸し
を可能にするカードユニット５０も示されている。

【００２５】カードユニット５０には、使用可能状態で
あるか否かを示す使用可表示ランプ１５１、カード内に
記録された残額情報に端数（１００円未満の数）が存在
する場合にその端数を打球供給皿３の近傍に設けられる
度数表示ＬＥＤに表示させるための端数表示スイッチ１
５２、カードユニット５０がいずれの側のパチンコ遊技
機１に対応しているのかを示す連結台方向表示器１５
３、カードユニット５０内にカードが投入されているこ
とを示すカード投入表示ランプ１５４、記録媒体として
のカードが挿入されるカード挿入口１５５、およびカー
ド挿入口１５５の裏面に設けられているカードリーダラ
イタの機構を点検する場合にカードユニット５０を解放
するためのカードユニット錠１５６が設けられている。

【００２６】打球発射装置から発射された打球は、打球
レールを通って遊技領域７に入り、その後、遊技領域７
を下りてくる。打球が通過ゲート１１を通ってゲートス
イッチ１２で検出されると、可変表示器１０の表示数字
が連続的に変化する状態になる。また、打球が始動入賞
口１４に入り始動口スイッチ１７で検出されると、図柄
の変動を開始できる状態であれば、可変表示部９内の図
柄が回転を始める。図柄の変動を開始できる状態でなけ
れば、始動入賞記憶を１増やす。

【００２７】可変表示部９内の画像の回転は、一定時間
が経過したときに停止する。停止時の画像の組み合わせ
が大当り図柄の組み合わせであると、大当り遊技状態に
移行する。すなわち、開閉板２０が、一定時間経過する
まで、または、所定個数（例えば１０個）の打球が入賞
するまで開放する。そして、開閉板２０の開放中に打球
が特定入賞領域に入賞しＶカウントスイッチ２２で検出
されると、継続権が発生し開閉板２０の開放が再度行わ
れる。継続権の発生は、所定回数（例えば１５ラウン
ド）許容される。

【００２８】停止時の可変表示部９内の画像の組み合わ
せが確率変動を伴う大当り図柄の組み合わせである場合
には、次に大当りとなる確率が高くなる。すなわち、高
確率状態という遊技者にとってさらに有利な状態とな
る。また、可変表示器１０における停止図柄が所定の図
柄（当り図柄）である場合に、可変入賞球装置１５が所
定時間だけ開状態になる。さらに、高確率状態では、可
変表示器１０における停止図柄が当り図柄になる確率が
高められるとともに、可変入賞球装置１５の開放時間と
開放回数が高められる。

【００２９】次に、パチンコ遊技機１の裏面の構造につ
いて図２を参照して説明する。可変表示装置８の背面で
は、図２に示すように、機構板３６の上部に景品玉タン
ク３８が設けられ、パチンコ遊技機１が遊技機設置島に
設置された状態でその上方から景品玉が景品玉タンク３
８に供給される。景品玉タンク３８内の景品玉は、誘導
樋３９を通って玉払出装置に至る。

【００３０】機構板３６には、中継基板３０を介して可
変表示部９を制御する可変表示制御ユニット２９、基板
ケース３２に覆われ遊技制御用マイクロコンピュータ等
が搭載された遊技制御基板（主基板）３１、可変表示制
御ユニット２９と遊技制御基板３１との間の信号を中継
するための中継基板３３、および景品玉の払出制御を行
う賞球制御用マイクロコンピュータ等が搭載された賞球
制御基板３７が設置されている。さらに、機構板３６の
下部には、モータの回転力を利用して打球を遊技領域７
に発射する打球発射装置３４と、遊技効果ランプ・ＬＥ
Ｄ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切
れランプ５２に信号を送るためのランプ制御基板３５が
設置されている。

【００３１】また、図３はパチンコ遊技機１の遊技盤を
背面からみた背面図である。誘導樋３９を通った玉は、
図３に示されるように、球切れ検出器１８７ａ，１８７
ｂを通過して玉供給樋１８６ａ，１８６ｂを経て玉払出
装置９７に至る。玉払出装置９７から払い出された景品
玉は、連絡口４５を通ってパチンコ遊技機１の前面に設
けられている打球供給皿３に供給される。連絡口４５の
側方には、パチンコ遊技機１の前面に設けられている余
剰玉受皿４に連通する余剰玉通路４６が形成されてい
る。入賞にもとづく景品玉が多数払い出されて打球供給
皿３が満杯になり、ついには景品玉が連絡口４５に到達
した後さらに景品玉が払い出されると景品玉は、余剰玉
通路４６を経て余剰玉受皿４に導かれる。さらに景品玉
が払い出されると、感知レバー４７が満タンスイッチ４
８を押圧して満タンスイッチ４８がオンする。その状態
では、玉払出装置９７内のステッピングモータの回転が
停止して玉払出装置９７の動作が停止するとともに、必
要に応じて打球発射装置３４の駆動も停止する。

【００３２】賞球払出制御を行うために、入賞球検出ス
イッチ（図示せず）、始動口スイッチ１７およびＶカウ
ントスイッチ２２からの信号が、主基板３１に送られ
る。入賞があったことは入賞球検出スイッチで検出され
る。主基板３１に入賞球検出スイッチのオン信号が送ら
れると、主基板３１から賞球制御基板３７に賞球制御コ
マンドが送られる。例えば、始動口スイッチ１７のオン
に対応して入賞球検出スイッチがオンすると、賞球個数
「６」を示す賞球制御コマンドが出力され、カウントス
イッチ２３またはＶカウントスイッチ２２のオンに対応
して入賞球検出スイッチがオンすると、賞球個数「１
５」を示す賞球制御コマンドが出力される。そして、そ
れらのスイッチがオンしない場合に入賞球検出スイッチ
がオンすると、賞球個数「１０」を示す賞球制御コマン
ドが出力される。

【００３３】図４は、主基板３１における回路構成の一
例を示すブロック図である。なお、図４には、賞球制御
基板３７、ランプ制御基板３５、音声制御基板７０、発
射制御基板９１および表示制御基板８０も示されてい
る。主基板３１には、プログラムに従ってパチンコ遊技
機１を制御する基本回路５３と、ゲートスイッチ１２、
始動口スイッチ１７、Ｖカウントスイッチ２２、カウン
トスイッチ２３および入賞球検出スイッチ９９からの信
号を基本回路５３に与えるスイッチ回路５８と、可変入
賞球装置１５を開閉するソレノイド１６および開閉板２
０を開閉するソレノイド２１を基本回路５３からの指令
に従って駆動するソレノイド回路５９と、始動記憶表示
器１８の点灯および滅灯を行うとともに７セグメントＬ
ＥＤによる可変表示器１０と装飾ランプ２５とを駆動す
るランプ・ＬＥＤ回路６０とを含む。

【００３４】また、基本回路５３から与えられるデータ
に従って、大当りの発生を示す大当り情報、可変表示部
９の画像表示開始に利用された始動入賞球の個数を示す
有効始動情報、確率変動が生じたことを示す確変情報等
をホール管理コンピュータ等のホストコンピュータに対
して出力する情報出力回路６４を含む。

【００３５】基本回路５３は、ゲーム制御用のプログラ
ム等を記憶するＲＯＭ５４、ワークメモリとして使用さ
れるＲＡＭ５５、制御用のプログラムに従って制御動作
を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。こ
の実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５
６に内蔵されている。すなわち、ＣＰＵ５６は、１チッ
プマイクロコンピュータである。なお、１チップマイク
ロコンピュータは、少なくともＲＡＭ５５が内蔵されて
いればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外
付けであってもよい。

【００３６】さらに、主基板３１には、電源投入時に基
本回路５３をリセットするための初期リセット回路６５
と、定期的（例えば、２ｍｓ毎）に基本回路５３にリセ
ットパルスを与えてゲーム制御用のプログラムを先頭か
ら再度実行させるための定期リセット回路６６と、基本
回路５３から与えられるアドレス信号をデコードしてＩ
／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選
択するための信号を出力するアドレスデコード回路６７
とが設けられている。なお、玉払出装置９７から主基板
３１に入力されるスイッチ情報もあるが、図４ではそれ
らは省略されている。

【００３７】遊技球を打撃して発射する打球発射装置は
発射制御基板９１上の回路によって制御される駆動モー
タ９４で駆動される。そして、駆動モータ９４の駆動力
は、操作ノブ５の操作量に従って調整される。すなわ
ち、発射制御基板９１上の回路によって、操作ノブ５の
操作量に応じた速度で打球が発射されるように制御され
る。

【００３８】図５は、表示制御基板８０内の回路構成
を、可変表示部９の一実現例であるＣＲＴ８２および主
基板３１の出力ポート（ポートＡ，Ｂ）５７１，５７２
および出力バッファ回路６３とともに示すブロック図で
ある。出力ポート５７１からは８ビットのデータが出力
され、出力ポート５７２からは１ビットのストローブ信
号（ＩＮＴ信号）が出力される。

【００３９】表示制御用ＣＰＵ１０１は、制御データＲ
ＯＭ１０２に格納されたプログラムに従って動作し、主
基板３１からノイズフィルタ１０７および入力バッファ
回路１０５を介してストローブ信号が入力されると、入
力バッファ回路１０５を介して表示制御コマンドを受信
する。入力バッファ回路１０５として、例えば汎用ＩＣ
である７４ＨＣ２４４を使用することができる。なお、
表示制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵していな
い場合には、入力バッファ回路１０５と表示制御用ＣＰ
Ｕ１０１との間に、Ｉ／Ｏポートが設けられる。

【００４０】そして、表示制御用ＣＰＵ１０１は、受信
した表示制御コマンドに従って、ＣＲＴ８２に表示され
る画面の表示制御を行う。具体的には、表示制御コマン
ドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３
は、キャラクタＲＯＭ８６から必要なデータを読み出
す。ＶＤＰ１０３は、入力したデータに従ってＣＲＴ８
２に表示するための画像データを生成し、その画像デー
タをＶＲＡＭ８７に格納する。そして、ＶＲＡＭ８７内
の画像データは、Ｒ，Ｇ，Ｂ信号に変換され、Ｄ−Ａ変
換回路１０４でアナログ信号に変換されてＣＲＴ８２に
出力される。

【００４１】なお、図５には、ＶＤＰ１０３をリセット
するためのリセット回路８３、ＶＤＰ１０３に動作クロ
ックを与えるための発振回路８５、および使用頻度の高
い画像データを格納するキャラクタＲＯＭ８６も示され
ている。キャラクタＲＯＭ８６に格納される使用頻度の
高い画像データとは、例えば、ＣＲＴ８２に表示される
人物、動物、または、文字、図形もしくは記号等からな
る画像などである。この実施の形態では、表示制御用Ｃ
ＰＵ１０１は、１チップマイクロコンピュータであり、
少なくともＲＡＭが内蔵されている。

【００４２】入力バッファ回路１０５は、主基板３１か
ら表示制御基板８０へ向かう方向にのみ信号を通過させ
ることができる。従って、表示制御基板８０側から主基
板３１側に信号が伝わる余地はない。表示制御基板８０
内の回路に不正改造が加えられても、不正改造によって
出力される信号が主基板３１側に伝わることはない。な
お、出力ポート５７１，５７２の出力をそのまま表示制
御基板８０に出力してもよいが、単方向にのみ信号伝達
可能な出力バッファ回路６３を設けることによって、主
基板３１から表示制御基板８０への一方向性の信号伝達
をより確実にすることができる。また、高周波信号を遮
断するノイズフィルタ１０７として、例えば３端子コン
デンサやフェライトビーズが使用されるが、ノイズフィ
ルタ１０７の存在によって、表示制御コマンドに基板間
でノイズが乗ったとしても、その影響は除去される。

【００４３】図６は、主基板３１における音声制御コマ
ンドの信号送信部分および音声制御基板７０の構成例を
示すブロック図である。この実施の形態では、遊技進行
に応じて、遊技領域７の外側に設けられているスピーカ
２７の音声出力を指示するための音声制御コマンドが、
主基板３１から音声制御基板７０に出力される。

【００４４】図６に示すように、音声制御コマンドは、
基本回路５３におけるＩ／Ｏポート部５７の出力ポート
（出力ポートＣ，Ｄ）５７３，５７４から出力される。
出力ポート５７３からは８ビットのデータが出力され、
出力ポート５７４からは１ビットのストローブ信号（Ｉ
ＮＴ信号）が出力される。音声制御基板７０において、
主基板３１からの各信号は、入力バッファ回路７０５を
介して音声制御用ＣＰＵ７０１に入力する。なお、音声
制御用ＣＰＵ７０１がＩ／Ｏポートを内蔵していない場
合には、入力バッファ回路７０５と音声制御用ＣＰＵ７
０１との間に、Ｉ／Ｏポートが設けられる。また、この
実施の形態では、音声制御用ＣＰＵ７０１は、１チップ
マイクロコンピュータであり、少なくともＲＡＭが内蔵
されている。

【００４５】そして、例えばディジタルシグナルプロセ
ッサによる音声合成回路７０２は、音声制御用ＣＰＵ７
０１の指示に応じた音声や効果音を発生し音量切替回路
７０３に出力する。音量切替回路７０３は、音声制御用
ＣＰＵ７０１の出力レベルを、設定されている音量に応
じたレベルにして音量増幅回路７０４に出力する。音量
増幅回路７０４は、増幅した音声信号をスピーカ２７に
出力する。

【００４６】入力バッファ回路７０５として、例えば、
汎用のＣＭＯＳ−ＩＣである７４ＨＣ２４４が用いられ
る。７４ＨＣ２４４のイネーブル端子には、常にローレ
ベル（ＧＮＤレベル）が与えられている。よって、各バ
ッファの出力レベルは、入力レベルすなわち主基板３１
からの信号レベルに確定している。よって、音声制御基
板７０側から主基板３１側に信号が伝わる余地はない。
従って、音声制御基板７０内の回路に不正改造が加えら
れても、不正改造によって出力される信号が主基板３１
側に伝わることはない。なお、入力バッファ回路７０５
の入力側にノイズフィルタを設けてもよい。

【００４７】また、主基板３１において、出力ポート５
７４，５７５の外側にバッファ回路６７が設けられてい
る。バッファ回路６７として、例えば、汎用のＣＭＯＳ
−ＩＣである７４ＨＣ２４４が用いられる。イネーブル
端子には常にローレベル（ＧＮＤレベル）が与えられて
いる。このような構成によれば、外部から主基板３１の
内部に入力される信号が阻止されるので、音声制御基板
７０から主基板３１に信号が与えられる可能性がある信
号ラインをさらに確実になくすことができる。

【００４８】図７は、主基板３１およびランプ制御基板
３５における信号送受信部分を示すブロック図である。
この実施の形態では、遊技領域７の外側に設けられてい
る遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，
２８ｃの点灯／消灯と、賞球ランプ５１および球切れラ
ンプ５２の点灯／消灯を示すランプ制御コマンドが出力
される。

【００４９】図７に示すように、ランプ制御に関するラ
ンプ制御コマンドは、基本回路５３におけるＩ／Ｏポー
ト部５７の出力ポート（出力ポートＥ，Ｆ）５７５，５
７６から出力される。出力ポート５７５は８ビットのデ
ータを出力し、出力ポート５７６は１ビットのストロー
ブ信号（ＩＮＴ信号）を出力する。ランプ制御基板３５
において、主基板３１からの制御コマンドは、入力バッ
ファ回路３５５を介してランプ制御用ＣＰＵ３５１に入
力する。なお、ランプ制御用ＣＰＵ３５１がＩ／Ｏポー
トを内蔵していない場合には、入力バッファ回路３５５
とランプ制御用ＣＰＵ３５１との間に、Ｉ／Ｏポートが
設けられる。また、この実施の形態では、ランプ制御用
ＣＰＵ３５１は、１チップマイクロコンピュータであ
り、少なくともＲＡＭが内蔵されている。

【００５０】ランプ制御基板３５において、ランプ制御
用ＣＰＵ３５１は、各制御コマンドに応じて定義されて
いる遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８
ｂ，２８ｃの点灯／消灯パターンに従って、遊技効果Ｌ
ＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃに対し
て点灯／消灯信号を出力する。点灯／消灯信号は、遊技
効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃ
に出力される。なお、点灯／消灯パターンは、ランプ制
御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記
憶されている。

【００５１】主基板３１において、ＣＰＵ５６は、賞球
時に賞球ランプ点灯を指示する制御コマンドを出力し、
遊技盤裏面の遊技球補給路に設置されている球切れ検出
センサがオンすると球切れランプ点灯を指示する制御コ
マンドを出力する。ランプ制御基板３５において、各制
御コマンドは、入力バッファ回路３５５を介してランプ
制御用ＣＰＵ３５１に入力する。ランプ制御用ＣＰＵ３
５１は、それらの制御コマンドに応じて、賞球ランプ５
１および球切れランプ５２を点灯／消灯する。

【００５２】入力バッファ回路３５５として、例えば、
汎用のＣＭＯＳ−ＩＣである７４ＨＣ２４４が用いられ
る。７４ＨＣ２４４のイネーブル端子には、常にローレ
ベル（ＧＮＤレベル）が与えられている。よって、各バ
ッファの出力レベルは、入力レベルすなわち主基板３１
からの信号レベルに確定している。従って、ランプ制御
基板３５側から主基板３１側に信号が伝わる余地はな
い。たとえ、ランプ制御基板３５内の回路に不正改造が
加えられても、不正改造によって出力される信号がメイ
ン基板３１側に伝わることはない。なお、入力バッファ
回路３５５の入力側にノイズフィルタを設けてもよい。

【００５３】図７に示された構成では、ランプ制御基板
３５から主基板３１に信号が与えらる可能性がある信号
ラインをなくすことができる。すなわち、主基板３１か
らランプ制御基板３５への信号の一方向性が確実にな
り、主基板３１における遊技制御に対してランプ制御基
板３５が影響を及ぼす可能性がなくなる。この結果、例
えば、ランプ制御基板３５において、主基板３１の基本
回路５３に大当りを生じさせるための不正信号を与える
ような改造を行ったとしても、不正信号を主基板３１に
伝えることはできない。

【００５４】さらに、主基板３１において、出力ポート
５７５，５７６の外側にバッファ回路６２が設けられて
いる。バッファ回路６２として、例えば、汎用のＣＭＯ
Ｓ−ＩＣである７４ＨＣ２４４が用いられる。イネーブ
ル端子には常にローレベル（ＧＮＤレベル）が与えられ
ている。このような構成によれば、外部から主基板３１
の内部に入力される信号が阻止されるので、ランプ制御
基板３５から主基板３１に信号が与えらる可能性がある
信号ラインをより確実になくすことができる。

【００５５】なお、図７では、ランプ制御用ＣＰＵ３５
１の内蔵出力ポートから遊技効果ＬＥＤ２８ａ、遊技効
果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れ
ランプ５２に点灯または消灯を指示する信号が出力され
ているが、実際には、出力ポートと各ランプ・ＬＥＤと
の間にドライバ回路が挿入されている。

【００５６】図８は、賞球制御基板３７および玉払出装
置９７の構成要素などの賞球に関連する構成要素を示す
ブロック図である。図８に示すように、入賞球検出スイ
ッチ９９および満タンスイッチ４８からの検出信号は、
中継基板７１を介して主基板３１のＩ／Ｏポート５７に
入力される。入賞球排出ソレノイド１２７は、遊技盤裏
面の入賞球流下路の途中に設けられている玉止め部材を
駆動するものであって、玉止め部材に入賞球が停止して
いる状態で入賞球検出スイッチ９９によって入賞球が検
出される。また、満タンスイッチ４８は、余剰玉受皿４
の満タンを検出するスイッチである。

【００５７】球切れ検出スイッチ１６７および球切れス
イッチ１８７（１８７ａ，１８７ｂ）からの検出信号
は、中継基板７２および中継基板７１を介して主基板３
１のＩ／Ｏポート５７に入力される。球切れ検出スイッ
チ１６７は景品玉タンク３８内の補給玉の不足を検出す
るスイッチであり、球切れスイッチ１８７は、景品玉通
路内の景品玉の有無を検出するスイッチである。

【００５８】主基板３１のＣＰＵ５６は、球切れ検出ス
イッチ１６７または球切れスイッチ１８７からの検出信
号が球切れ状態を示しているか、または、満タンスイッ
チ４８からの検出信号が満タン状態を示していると、球
貸し禁止を指示する賞球制御コマンドを送出する。球貸
し禁止を指示する賞球制御コマンドを受信すると、賞球
制御基板３７の賞球制御用ＣＰＵ３７１は、球貸し処理
を停止する。

【００５９】さらに、賞球カウントスイッチ３０１Ａか
らの検出信号も、中継基板７２および中継基板７１を介
して主基板３１のＩ／Ｏポート５７に入力される。ま
た、主基板３１のＩ／Ｏポート５７から入賞球排出ソレ
ノイド１２７への駆動信号は、中継基板７１を介して入
賞球排出ソレノイド１２７に供給される。なお、賞球カ
ウントスイッチ３０１Ａは、玉払出装置９７の賞球機構
部分に設けられ、実際に払い出された賞球を検出する。

【００６０】入賞があると、賞球制御基板３７には、主
基板３１の出力ポート（ポートＧ，Ｈ）５７７，５７８
から賞球個数を示す賞球制御コマンドが入力される。出
力ポート５７７は８ビットのデータを出力し、出力ポー
ト５７８は１ビットのストローブ信号（ＩＮＴ信号）を
出力する。賞球個数を示す賞球制御コマンドは、入力バ
ッファ回路３７３を介してＩ／Ｏポート３７２ａに入力
される。賞球制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７
２ａを介して賞球制御コマンドを入力し、賞球制御コマ
ンドに応じて玉払出装置９７を駆動して賞球払出を行
う。なお、この実施の形態では、賞球制御用ＣＰＵ３７
１は、１チップマイクロコンピュータであり、少なくと
もＲＡＭが内蔵されている。

【００６１】入力バッファ回路３７３における各バッフ
ァは、主基板３１から賞球制御基板３７へ向かう方向に
のみ信号を通過させることができる。従って、賞球制御
基板３７側から主基板３１側に信号が伝わる余地はな
い。賞球制御基板３７内の回路に不正改造が加えられて
も、不正改造によって出力される信号が主基板３１側に
伝わることはない。なお、入力バッファ回路３７３の入
力側にノイズフィルタを設けてもよい。

【００６２】また、主基板３１において、賞球制御コマ
ンドを出力する出力ポート５７７，５７８の外側にバッ
ファ回路６８が設けられている。このような構成によれ
ば、外部から主基板３１の内部に入力される信号が阻止
されるので、賞球制御基板３７から主基板３１に信号が
与えらる可能性がある信号ラインをより確実になくすこ
とができる。

【００６３】また、賞球制御用ＣＰＵ３７１は、出力ポ
ート３７２ｇを介して、貸し玉数を示す球貸し個数信号
をターミナル基板１６０に出力し、ブザー駆動信号をブ
ザー基板７５に出力する。ブザー基板７５にはブザーが
搭載されている。さらに、出力ポート３７２ｅを介し
て、エラー表示用ＬＥＤ３７４にエラー信号を出力す
る。

【００６４】さらに、賞球制御基板３７の入力ポート３
７２ｂには、中継基板７２を介して、賞球カウントスイ
ッチ３０１Ａの検出信号および球貸しカウントスイッチ
３０１Ｂの検出信号が入力される。球貸しカウントスイ
ッチ３０１Ｂは、実際に貸し出された遊技球を検出す
る。賞球制御基板３７からの払出モータ２８９への駆動
信号は、出力ポート３７２ｃおよび中継基板７２を介し
て玉払出装置９７の賞球機構部分における払出モータ２
８９に伝えられる。

【００６５】カードユニット５０には、カードユニット
制御用マイクロコンピュータが搭載されている。また、
カードユニット５０には、端数表示スイッチ１５２、連
結台方向表示器１５３、カード投入表示ランプ１５４お
よびカード挿入口１５５が設けられている（図１参
照）。残高表示基板７４には、打球供給皿３の近傍に設
けられている度数表示ＬＥＤ、球貸しスイッチおよび返
却スイッチが接続される。

【００６６】残高表示基板７４からカードユニット５０
には、遊技者の操作に応じて、球貸しスイッチ信号およ
び返却スイッチ信号が賞球制御基板３７を介して与えら
れる。また、カードユニット５０から残高表示基板７４
には、プリペイドカードの残高を示すカード残高表示信
号および球貸し可表示信号が賞球制御基板３７を介して
与えられる。カードユニット５０と賞球制御基板３７の
間では、ユニット操作信号（ＢＲＤＹ信号）、球貸し要
求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）
およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポ
ート３７２ｆを介してやりとりされる。

【００６７】パチンコ遊技機１の電源が投入されると、
賞球制御基板３７の賞球制御用ＣＰＵ３７１は、カード
ユニット５０にＰＲＤＹ信号を出力する。カードユニッ
ト５０においてカードが受け付けられ、球貸しスイッチ
が操作され球貸しスイッチ信号が入力されると、カード
ユニット制御用マイクロコンピュータは、賞球制御基板
３７にＢＲＤＹ信号を出力する。この時点から所定の遅
延時間が経過すると、カードユニット制御用マイクロコ
ンピュータは、賞球制御基板３７にＢＲＱ信号を出力す
る。そして、賞球制御基板３７の賞球制御用ＣＰＵ３７
１は、払出モータ２８９を駆動し、所定個の貸し玉を遊
技者に払い出す。そして、払出が完了したら、賞球制御
用ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号を
出力する。

【００６８】以上のように、カードユニット５０からの
信号は全て賞球制御基板３７に入力される構成になって
いる。従って、球貸し制御に関して、カードユニット５
０から主基板３１に信号が入力されることはなく、主基
板３１の基本回路５３にカードユニット５０の側から不
正に信号が入力される余地はない。なお、主基板３１お
よび賞球制御基板３７には、ソレノイドおよびモータや
ランプを駆動するためのドライバ回路が搭載されている
が、図８では、それらの回路は省略されている。

【００６９】この実施の形態では、上述した主基板３１
のＣＰＵ５６、表示制御用ＣＰＵ１０１、音声制御用Ｃ
ＰＵ７０１、ランプ制御用ＣＰＵ３５１および賞球制御
用ＣＰＵ３７１は、バックアップ電源でバックアップさ
れている。すなわち、遊技機に対する電力供給が停止し
ても、それらのＣＰＵは、所定期間は動作可能になって
いる。また、上述したように、主基板３１のＣＰＵ５
６、表示制御用ＣＰＵ１０１、音声制御用ＣＰＵ７０
１、ランプ制御用ＣＰＵ３５１および賞球制御用ＣＰＵ
３７１は、ＣＰＵ部の他に少なくともＲＡＭを内蔵して
いるので、遊技機に対する電力供給が停止しても、バッ
クアップ電源によって内蔵ＲＡＭは記憶内容を保持する
ことができる。そして、各ＣＰＵは、電源電圧の低下を
検出すると、所定の処理を行った後に電源復旧待ちの状
態になる。

【００７０】図９は、電源監視および電源バックアップ
のためのＣＰＵ周りの一構成例を示すブロック図であ
る。図９に示すように、電源監視用ＩＣ９０２は、１２
Ｖ電圧を導入し、１２Ｖ電圧を監視することによって電
源断の発生を検出する。具体的には、１２Ｖ電圧が所定
値（例えば１２Ｖの８０％）以下になったら、電源断が
生ずるとして、ＣＰＵ９０１に割り込み信号を与える。
ＣＰＵ９０１において、この割り込みは、外部割込（Ｉ
ＮＴ）端子に入力されている。また、ＩＮＴ端子に入力
される信号は、ＣＰＵ９０１が内蔵する入力ポートにも
入力されている。従って、ＣＰＵ９０１は、割込処理に
おいて、入力ポートのレベルを確認することによって電
源断の発生を検出することができる。なお、入力ポート
に割り込み信号を供給せずに、割込端子にのみ電源監視
用ＩＣ９０２からの信号を接続する構成でもよい。

【００７１】電源監視用ＩＣ９０２が電源断を検知する
ための所定値は、通常時の電圧より低いが、賞球制御用
ＣＰＵ３７１が暫くの間動作しうる程度の電圧である。
また、電源監視用ＩＣ９０２が、ＣＰＵ９０１が必要と
する電圧（この例では＋５Ｖ）よりも高い電圧を監視す
るように構成されているので、ＣＰＵ９０１が必要とす
る電圧に対して監視範囲を広げることができる。従っ
て、より精密な監視を行うことができる。さらに、監視
電圧として＋１２Ｖを用いる場合には、遊技機の各種ス
イッチに供給される電圧が＋１２Ｖであることから、電
源瞬断時のスイッチオン誤検出の防止も期待できる。す
なわち、＋１２Ｖ電源の電圧が低下するとスイッチ出力
がオン状態を呈するようになるが、同じ＋１２Ｖ電源電
圧を監視して電源断を認識すれば、スイッチ出力がオン
状態を呈する前に電源復旧待ちの状態に入ってスイッチ
出力を検出しない状態となることができる。

【００７２】＋５Ｖ電源から電力が供給されていない
間、ＣＰＵ９０１は、電源基板から供給されるバックア
ップ電源によって動作する。そして、＋５Ｖ電源が復旧
すると、初期リセット回路９０５からリセット信号が発
せられるので、ＣＰＵ９０１は、通常の動作状態に復帰
する。なお、初期リセット回路９０５は、図４に示され
た初期リセット回路６５と同様の構成である。すなわ
ち、電源電位が０Ｖから立ち上がって所定レベルになる
と、ＣＰＵ９０１に与えられる初期リセット信号を例え
ばハイレベルに変化させる。

【００７３】ここでは、初期リセット回路９０５からリ
セット信号によって通常の動作状態に復帰するとした
が、ＣＰＵ９０１の入力ポートに電源監視用ＩＣ９０２
からの割込信号が導入されている場合には、その信号レ
ベルが電源断時のレベルを示さなくなったことを検知し
て電源が復旧したことを検出し、通常の動作状態に復帰
するようにしてもよい。

【００７４】図９に示すような構成は、各遊技用装置制
御基板（この実施の形態では主基板３１、表示制御基板
８０、音声制御基板７０、ランプ制御基板３５および賞
球制御基板３７）に適用される。すなわち、各基板に電
源監視用ＩＣ９０２が搭載される。また、ＣＰＵ９０１
周りの構成は、主基板３１のＣＰＵ５６、表示制御用Ｃ
ＰＵ１０１、音声制御用ＣＰＵ７０１、ランプ制御用Ｃ
ＰＵ３５１および賞球制御用ＣＰＵ３７１に適用され
る。

【００７５】図１０は、電源基板９１０の一構成例を示
すブロック図である。電源基板９１０は、主基板３１、
表示制御基板８０、音声制御基板７０、ランプ制御基板
３５および賞球制御基板３７等の制御基板と独立して設
置され、遊技機内の各制御基板および機構部品が使用す
る電圧を生成する。この例では、ＡＣ２４Ｖ、ＤＣ＋３
０Ｖ、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを
生成する。また、バックアップ電源となるコンデンサ９
１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動す
る電源のラインから充電される。

【００７６】トランス９１１は、交流電源からの交流電
圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９
１５に出力される。また、整流回路９１２は、ＡＣ２４
Ｖから所定電圧の直流電圧を生成し、ＤＣ−ＤＣコンバ
ータ９１３に供給する。ＤＣ−ＤＣコンバータ９１３
は、＋３０Ｖ、＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成
してコネクタ９１５に出力する。コネクタ９１５は例え
ば中継基板に接続され、中継基板から各制御基板および
機構部品に必要な電圧の電力が供給される。

【００７７】ＤＣ−ＤＣコンバータ９１３からの＋５Ｖ
ラインは分岐してバックアップ＋５Ｖラインを形成す
る。バックアップ＋５Ｖラインとグラウンドレベルとの
間には大容量のコンデンサ９１６が接続されている。コ
ンデンサ９１６は、遊技機に対する電力供給が遮断され
たときの各ＣＰＵに対するバックアップ電源となる。

【００７８】なお、バックアップ電源として、＋５Ｖ電
源から充電可能な電池を用いてもよい。電池を用いる場
合には、＋５Ｖ電源から電力供給されない状態が所定時
間継続すると容量がなくなるような充電池が用いられ
る。

【００７９】図１１は、他の構成の電源基板９１０を制
御基板９２０とともに示すブロック図である。制御基板
９２０は、主基板３１、表示制御基板８０、音声制御基
板７０、ランプ制御基板３５および賞球制御基板３７等
に相当するものである。この例では、電源基板９１０で
は、ＡＣ２４Ｖ、ＤＣ＋３０Ｖ、ＤＣ＋２１Ｖ、ＤＣ＋
１２ＶおよびＤＣ＋８Ｖが生成される。

【００８０】そして、制御基板９２０には、電源基板９
１０から供給される＋８Ｖを＋５Ｖに変換する８Ｖ−５
Ｖ変換回路９２１が設けられている。制御基板９２０上
の＋５Ｖで動作する制御回路９２２には８Ｖ−５Ｖ変換
回路９２１から電圧供給される。８Ｖ−５Ｖ変換回路９
２１は、例えばスイッチングレギュレータ等を含むＤＣ
−ＤＣコンバータで構成される。なお、制御回路９２２
は、制御基板９２０上の各回路であるが、図１１では、
ＣＰＵに相当するものが図示されている。

【００８１】図１１に示す電源回路９１０において、バ
ックアップ電源用のコンデンサ９１６が設置されてい
る。この例では、コンデンサ９１６は、制御基板９２０
上の８Ｖ−５Ｖ変換回路９２１が生成した＋５Ｖ電圧に
よって充電される。遊技機に対する電力供給が遮断され
たときに、各ＣＰＵに対してコンデンサ９１６から電源
供給されることは図１０に示された構成の場合と同様で
ある。また、コンデンサ９１６に代えて電池を用いても
よいことも同様である。

【００８２】各制御基板において使用される＋５Ｖ電圧
を電源基板９１０でまとめて生成する場合には、電源基
板９１０から各制御基板に配線される電源ラインにノイ
ズがのる可能性があるが、図１１に示されたように、＋
５Ｖよりも高い電圧を各制御基板に供給し、各制御基板
において、その電圧から＋５Ｖを生成するように構成す
れば、基板間の電源ラインにのったノイズをキャンセル
することができる。

【００８３】次に遊技機の動作について説明する。図１
２は、主基板３１におけるＣＰＵ５６の動作を示すフロ
ーチャートである。上述したように、この処理は、定期
リセット回路６６が発するリセットパルスによって、例
えば２ｍｓ毎に起動される。ＣＰＵ５６が起動される
と、ＣＰＵ５６は、まず、クロックモニタ制御を動作可
能状態にするために、内蔵されているクロックモニタレ
ジスタをクロックモニタイネーブル状態に設定する（ス
テップＳ１）。なお、クロックモニタ制御とは、入力さ
れるクロック信号の低下または停止を検出すると、ＣＰ
Ｕ５６の内部で自動的にリセットを発生する制御であ
る。

【００８４】次いで、ＣＰＵ５６は、スタックポインタ
の指定アドレスをセットするためのスタックセット処理
を行う（ステップＳ２）。この例では、スタックポイン
タに００ＦＦＨが設定される。そして、システムチェッ
ク処理を行う（ステップＳ３）。システムチェック処理
では、ＣＰＵ５６は、ＲＡＭ５５にエラーが含まれてい
るか判定し、エラーが含まれている場合には、ＲＡＭ５
５を初期化するなどの処理を行う。さらに、電源投入時
であれば、バックアップＲＡＭ領域にセーブされている
レジスタ内容を復元する制御も行う。

【００８５】次に、表示制御基板８０に送出される表示
制御コマンドをＲＡＭ５５の所定の領域に設定する処理
を行った後に（表示制御データ設定処理：ステップＳ
４）、表示制御コマンドを出力する処理を行う（表示制
御データ出力処理：ステップＳ５）。

【００８６】次いで、各種出力データの格納領域の内容
を各出力ポートに出力する処理を行う（データ出力処
理：ステップＳ６）。また、ホール管理用コンピュータ
に出力される大当り情報、始動情報、確率変動情報など
の出力データを格納領域に設定する出力データ設定処理
を行う（ステップＳ８）。さらに、パチンコ遊技機１の
内部に備えられている自己診断機能によって種々の異常
診断処理が行われ、その結果に応じて必要ならば警報が
発せられる（エラー処理：ステップＳ９）。

【００８７】次に、遊技制御に用いられる大当り判定用
の乱数等の各判定用乱数を示す各カウンタを更新する処
理を行う（ステップＳ１０）。

【００８８】次に、ＣＰＵ５６は、特別図柄プロセス処
理を行う（ステップＳ１１）。特別図柄プロセス制御で
は、遊技状態に応じてパチンコ遊技機１を所定の順序で
制御するための特別図柄プロセスフラグに従って該当す
る処理が選び出されて実行される。そして、特別図柄プ
ロセスフラグの値は、遊技状態に応じて各処理中に更新
される。また、普通図柄プロセス処理を行う（ステップ
Ｓ１２）。普通図柄プロセス処理では、７セグメントＬ
ＥＤによる可変表示器１０を所定の順序で制御するため
の普通図柄プロセスフラグに従って該当する処理が選び
出されて実行される。そして、普通図柄プロセスフラグ
の値は、遊技状態に応じて各処理中に更新される。

【００８９】さらに、ＣＰＵ５６は、スイッチ回路５８
を介して、ゲートセンサ１２、始動口センサ１７および
カウントセンサ２３の状態を入力し、各入賞口や入賞装
置に対する入賞があったか否か判定する（スイッチ処
理：ステップＳ１３）。

【００９０】ＣＰＵ５６は、さらに、停止図柄の種類を
決定する乱数等の表示用乱数を更新する処理を行う（ス
テップＳ１５）。

【００９１】また、ＣＰＵ５６は、賞球制御基板３７と
の間の信号処理を行う（ステップＳ１６）。すなわち、
所定の条件が成立すると賞球制御基板３７に賞球制御コ
マンドを出力する。賞球制御基板３７に搭載されている
賞球制御用ＣＰＵは、賞球制御コマンドに応じて玉払出
装置９７を駆動する。その後、ＣＰＵ５６は、次に定期
リセット回路６６からリセットパルスが与えられるま
で、ステップＳ１７の表示用乱数更新処理を繰り返す。

【００９２】図１３は、ＣＰＵ５６の割込処理を示すフ
ローチャートである。上述したように、電源監視用ＩＣ
９０２が電源電圧の低下を検出すると、ＣＰＵ５６に割
込がかかる。なお、割込端子に他の割込要因も入力され
るような場合や電源電圧低下の検出をより確実にしたい
ような場合には、図９に示されているように入力ポート
に電源監視用ＩＣ９０２の出力を導入し、割込処理にお
いて入力ポートのレベルを確認して電源電圧の低下によ
る割込が発生したことを検知してもよい。

【００９３】電源電圧の低下にもとづく割込処理では、
まず、ＣＰＵ５６は、割込禁止状態に設定する（ステッ
プＳ２０）。よって、以後、割込がかかることはない。
従って、電源電圧低下中にＣＰＵ５６に複数回の割込が
かかることはない。

【００９４】そして、ＣＰＵ５６は、電源断時処理とし
て、各レジスタの内容をバックアップＲＡＭ領域に格納
する（ステップＳ２１）。また、バックアップＲＡＭ領
域のバックアップチェックデータ領域に適当な初期値を
設定し（ステップＳ２２）、初期値およびバックアップ
ＲＡＭ領域に退避させた全データについて順次排他的論
理和をとって（ステップＳ２３）、最終的な演算値をバ
ックアップパリティデータ領域に設定する（ステップＳ
２４）。

【００９５】さらに、ＣＰＵ５６は、適当な報知手段を
用いて電源バックアップ中であることを遊技者や遊技店
員に報知する（ステップＳ２５）。適当な報知手段と
は、例えば、ブザーや遊技盤に設けられているランプで
ある。なお、それらにもバックアップ電源が供給されて
いる必要があるが、この実施の形態では、図１０に示さ
れたような電源基板９１０から電源供給される。バック
アップ中の電力消費を小さくするために、遊技盤の前面
側に遊技者等が視認可能に報知専用のＬＥＤを設け、そ
のＬＥＤを点灯させてもよい。遊技機に対する電力供給
が停止した場合には、遊技制御は中断されるが、報知手
段を設けることによって、遊技者や遊技店員は、容易に
そのことを認識できる。

【００９６】そして、ＣＰＵ５６は、ＲＡＭアクセスを
禁止状態にして（ステップＳ２６）、以後、遊技制御を
停止する。停止状態は、遊技機への電力供給が再開され
るまで継続する。

【００９７】図１４は、図１２に示されたメイン処理に
おけるシステムチェック処理（ステップＳ３）の処理の
一例を示すフローチャートである。遊技機への電力供給
が再開されると、初期リセット回路６５からＣＰＵ５６
に初期リセット信号が入力される。ＣＰＵ５６は、初期
リセット信号に応じてメイン処理を開始するのである
が、システムチェック処理において、まず、電源投入時
か否か確認する（ステップＳ４１）。なお、ＣＰＵ５６
から見ると、不測の電源断後に遊技機への電力供給が再
開されたときも電源投入時である。

【００９８】電源投入時であれば、ＲＡＭアクセス許可
状態とする（ステップＳ４２）。そして、バックアップ
ＲＡＭ領域のデータチェック（この例ではパリティチェ
ック）を行う（ステップＳ４３）。不測の電源断が生じ
た後に復旧した場合には、バックアップＲＡＭ領域のデ
ータは保存されていたはずであるから、チェック結果は
正常になる。チェック結果が正常にならないのは、一般
に、遊技店における営業開始時の電源投入時である。そ
こで、チェック結果が正常でなければ（ステップＳ４
４）、レジスタおよびＲＡＭ領域をクリアする（ステッ
プＳ４５）。また、必要な初期設定を行う。

【００９９】チェック結果が正常であれば（ステップＳ
４４）、レジスタクリアのみを行う（ステップＳ４
６）。また、必要ならばバックアップＲＡＭ領域以外の
領域（電源断して復旧時に保存されているいる必要のな
い領域）のクリア処理も行う。なお、レジスタクリア等
を行うのは、一旦、初期状態（遊技店における営業開始
時の電源投入時の状態）に戻すためであり、後述するよ
うに、一定時間後に、レジスタ状態は、不測の電源断時
の状態に戻される。

【０１００】そして、ＣＰＵ５６は、表示制御基板８
０、音声制御基板７０およびランプ制御基板３５に初期
状態復帰要求コマンドを送出する制御を行い（ステップ
Ｓ４７）、遊技状態復帰用タイマをスタートさせる（ス
テップＳ４８）。なお、ステップＳ４７では、ＣＰＵ５
６は、所定のＲＡＭ領域にコマンドをセットするととも
に、コマンド送出要求フラグをセットする。表示制御基
板８０での表示制御コマンドに対するコマンド送出要求
は、メイン処理における表示制御データ設定処理（ステ
ップＳ４）で受け付けられ、その他の制御基板に対する
コマンド送出要求は、メイン処理における例えばデータ
出力処理（ステップＳ６）で受け付けられる。

【０１０１】ステップＳ４１において電源投入時でない
ことが確認されると、ＣＰＵ５６は、遊技状態復帰用タ
イマが動作中であるか否か確認する（ステップＳ５
０）。動作中であればタイムアウトしたか否かを確認す
る（ステップＳ５１）。タイムアウトしていれば、表示
制御基板８０、音声制御基板７０およびランプ制御基板
３５に遊技状態復帰要求コマンドを送出する制御を行う
とともに（ステップＳ５３）、バックアップＲＡＭ領域
に保存されていたレジスタの内容を本来のレジスタに復
帰させる（ステップＳ５４）。

【０１０２】図１５は、バックアップパリティデータ作
成方法を説明するための説明図である。ただし、図１５
に示す例では、簡単のために、バックアップデータＲＡ
Ｍ領域に退避されるデータのサイズを３バイトとする。
電源電圧低下による割込処理において、図１５の左側に
示すように、バックアップチェックデータ領域に、初期
データ（この例では００Ｈ）が設定される。次に、「０
０Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果
と「１６Ｈ」の排他的論理和がとられる。さらに、その
結果と「ＤＦＨ」の排他的論理和がとられる。そして、
その結果（この例では「３９Ｈ」）がバックアップパリ
ティデータ領域に設定される。

【０１０３】電源が再投入されたときには、図１４に示
されたステップＳ４３でパリティ診断が行われるが、図
１５の右側はパリティ診断の例を示す説明図である。バ
ックアップ領域の全データがそのまま保存されていれ
ば、電源再投入時に、図１５の左側に示すようなデータ
がバックアップ領域に設定されている。

【０１０４】ステップＳ８１３の処理において、ＣＰＵ
５６は、バックアップＲＡＭ領域のバックアップパリテ
ィデータ領域に設定されていたデータ（この例では「３
９Ｈ」）を初期データとして、バックアップデータ領域
の各データについて順次排他的論理和をとる処理を行
う。バックアップ領域の全データがそのまま保存されて
いれば、最終的な演算結果は、「００Ｈ」、すなわちバ
ックアップチェックデータ領域に設定されているデータ
と一致する。バックアップＲＡＭ領域内のデータにビッ
ト誤りが生じていた場合には、最終的な演算結果は「０
０Ｈ」にならない。

【０１０５】よって、ＣＰＵ５６は、最終的な演算結果
とバックアップチェックデータ領域に設定されているデ
ータとを比較して、一致すればパリティ診断正常とす
る。一致しなければ、パリティ診断異常とする。

【０１０６】以上のように、この実施の形態では、遊技
機に対する電力供給が停止すると、ＣＰＵ５６は、割込
処理によってそのことを認識し、必要なデータをバック
アップＲＡＭ領域に保存する処理を行う。その際、チェ
ックデータもバックアップＲＡＭ領域に設定する。よっ
て、ＣＰＵ５６は、不測の電源断からの復旧時に、デー
タが正しく保存されていたか否かを確認することができ
る。また、割込処理において、割込禁止状態に設定する
とともに、ＲＡＭアクセス禁止状態に設定する。よっ
て、電源断が生じたときに、複数回の割込が生ずること
はないし、また、電源電圧が低下していくときにＣＰＵ
５６のバスラインの状態が不定になるが、それによって
ＲＡＭ内容が破壊されることもない。なお、遊技機にお
いて使用されるＣＰＵは、一般にＲＡＭアクセス禁止機
能を有している。

【０１０７】また、後述するように、主基板３１以外の
各制御基板におけるＣＰＵは、主基板３１からの初期状
態復帰コマンドに応じて、一旦、初期状態（遊技店にお
ける営業開始時の電源投入時の状態）に戻り、遊技状態
復帰コマンドに応じて、不測の電源断が生じたときの状
態に戻る。その間の時間は、遊技状態復帰用タイマ値に
よって決められる。このように、一旦初期状態に戻り、
その後に、電源断時の遊技状態に戻るようにすれば、例
えば可変表示部９に初期状態画面が表示された後に、元
の遊技状態画面に復帰する。よって、遊技者は、遊技が
再開されたことを容易に認識することができる。

【０１０８】なお、この実施の形態では、初期リセット
信号によってＣＰＵ５６の動作状態が再開され、それま
でＣＰＵ５６は通常の遊技制御を行わない状態になる
が、電源バックアップ中に、ＣＰＵ５６が、入力ポート
（電源監視用ＩＣ９０２からの信号が入力されるポー
ト）の状態を監視して電源復旧したことを確認するよう
にしてもよい。

【０１０９】図１６は、ＲＯＭ５５に設定されるテーブ
ルの一構成例を示す説明図である。図１６に示すよう
に、ＲＯＭ５５には、例えば復帰用データテーブルと初
期状態データテーブルとが設けられる。復帰用データテ
ーブルには、例えば、表示制御基板８０、音声制御基板
７０およびランプ制御基板３５のそれぞれに送出する初
期状態復帰コマンド、遊技状態復帰用タイマ値、ならび
に表示制御基板８０、音声制御基板７０およびランプ制
御基板３５のそれぞれに送出する遊技状態復帰コマンド
等の電源復旧時に必要となるパラメータが設定されてい
る。従って、プログラムにおいてそれらのパラメータを
設定する処理（ステップＳ４７，Ｓ４８，Ｓ５３）で
は、復帰用データテーブルから必要なデータを読み出し
てパラメータ設定処理を行う。

【０１１０】図１７は、表示制御コマンドの構成例を示
す説明図である。図１７に示すように、表示制御コマン
ドは、８ビットのデータと、１ビットのストローブ信号
（ＩＮＴ信号）とから構成されている。

【０１１１】図１８は、８ビットのデータによる表示制
御コマンドデータの構成例を示す説明図である。図１８
に示すように、例えば、８ビットのうちの上位４ビット
で制御の種類を指示し、下位４ビットで具体的制御内容
を指示する。例えば、この例では、上位４ビットが
［０，０，０，１］であれば、下位４ビットの数値でリ
ーチ種類や全図柄停止等が指示される。また、上位４ビ
ットが［１，０，０，０］，［１，０，０，１］または
［１，０，１，０］であれば、下位４ビットの数値で可
変表示部９に可変表示される左図柄、中図柄または右図
柄の停止図柄が指示される。

【０１１２】また、上位４ビットが［１，１，１，０］
であれば初期状態復帰コマンドであることを示す。上位
４ビットが［１，１，１，１］であれば遊技状態復帰コ
マンドであることを示す。なお、それらのコマンドにお
いて下位４ビットは例えば０に設定される。

【０１１３】図１９はＣＰＵ５６が実行する特別図柄プ
ロセス処理のプログラムの一例を示すフローチャートで
ある。図１９に示す特別図柄プロセス処理は、図１２の
フローチャートにおけるステップＳ１１の具体的な処理
である。ＣＰＵ５６は、特別図柄プロセス処理を行う際
に、特別図柄プロセスフラグの値に応じて、図１９に示
すステップＳ３００〜Ｓ３０９のうちのいずれかの処理
を行う。各処理において、以下のような処理が実行され
る。

【０１１４】特別図柄変動待ち処理（ステップＳ３０
０）：始動入賞口１４（この実施の形態では可変入賞球
装置１５の入賞口）に打球入賞して始動口センサ１７が
オンするのを待つ。始動口センサ１７がオンすると、始
動入賞記憶数が満タンでなければ、始動入賞記憶数を＋
１するとともに大当り判定用乱数を抽出する。

【０１１５】特別図柄判定処理（ステップＳ３０１）：
特別図柄の可変表示が開始できる状態になると、始動入
賞記憶数を確認する。始動入賞記憶数が０でなければ、
抽出されている大当り判定用乱数の値に応じて大当りと
するかはずれとするか決定する。 停止図柄設定処理（ステップＳ３０２）：左右中図柄の
停止図柄を決定する。

【０１１６】リーチ動作設定処理（ステップＳ３０
３）：リーチ判定用乱数の値に応じてリーチ動作するか
否か決定するとともに、リーチ動作用乱数の値に応じて
リーチ動作の変動態様を決定する。

【０１１７】全図柄変動開始処理（ステップＳ３０
４）：可変表示部９において全図柄が変動開始されるよ
うに制御する。このとき、表示制御基板８０に対して、
左右中最終停止図柄と変動態様を指令する情報とが送信
される。また、可変表示部９に背景やキャラクタも表示
される場合には、それに応じた表示制御コマンドデータ
が表示制御基板８０に送出されるように制御する。

【０１１８】全図柄停止待ち処理（ステップＳ３０
５）：所定時間が経過すると、可変表示部９において表
示される全図柄が停止されるように制御する。また、全
図柄停止のタイミングまで、所定のタイミングで左右図
柄が停止されるように制御する。

【０１１９】大当り表示処理（ステップＳ３０６）：停
止図柄が大当り図柄の組み合わせである場合には、大当
り表示の表示制御コマンドデータが表示制御基板８０に
送出されるように制御するとともに内部状態（プロセス
フラグ）をステップＳ３０７に移行するように更新す
る。そうでない場合には、内部状態をステップＳ３０９
に移行するように更新する。なお、大当り図柄の組み合
わせは、左右中図柄が揃った組み合わせである。また、
遊技制御基板８０の表示制御用ＣＰＵ１０１は表示制御
コマンドデータに従って、可変表示部９に大当り表示を
行う。大当り表示は遊技者に大当りの発生を報知するた
めになされるものである。

【０１２０】大入賞口開放開始処理（ステップＳ３０
７）：大入賞口を開放する制御を開始する。具体的に
は、カウンタやフラグを初期化するとともに、ソレノイ
ド２１を駆動して大入賞口を開放する。

【０１２１】大入賞口開放中処理（ステップＳ３０
８）：大入賞口ラウンド表示の表示制御コマンドデータ
が表示制御基板８０に送出する制御や大入賞口の閉成条
件の成立を確認する処理等を行う。大入賞口の閉成条件
が成立したら、大当り遊技状態の終了条件が成立してい
なければ内部状態をステップＳ３０７に移行するように
更新する。大当り遊技状態の終了条件が成立していれ
ば、内部状態をステップＳ３０９に移行するように更新
する。

【０１２２】大当たり終了処理（ステップＳ３０９）：
大当たり遊技状態が終了したことを遊技者に報知するた
めの表示を行う。その表示が終了したら、内部フラグ等
を初期状態に戻し、内部状態をステップＳ３００に移行
するように更新する。

【０１２３】上記の各ステップの処理に応じて、遊技制
御プログラム中の表示制御コマンドを送出する処理を行
うモジュール（図１２におけるステップＳ５）は、対応
する表示制御コマンドデータを出力ポートに出力すると
ともにストローブ信号をオン状態にする。

【０１２４】図２０は、図１２に示されたメイン処理に
おける表示制御データ出力処理（ステップＳ５）を示す
フローチャートである。表示制御データ出力処理におい
て、ＣＰＵ５６は、ポートＡ出力要求がセットされてい
るか否か判定する（ステップＳ５８１）。なお、ポート
Ａ出力要求は、表示制御データ設定処理（ステップＳ
４）において、特別図柄プロセス処理等からのコマンド
出力要求に応じセットされる。

【０１２５】ポートＡ出力要求がセットされている場合
には、ポートＡ出力要求をリセットし（ステップＳ５８
２）、ポートＡ格納領域の内容を出力ポート（出力ポー
トＡ）５７１に出力する（ステップＳ５８３）。また、
ポートＡ出力カウンタを＋１するとともに（ステップＳ
５８４）、出力ポート（ポートＢ）５７２のビット７を
０にする（ステップＳ５８５）。

【０１２６】ポートＡ出力要求がセットされていない場
合には、ポートＡ出力カウンタの値が０であるか否か判
定する（ステップＳ５８６）。ポートＡ出力カウンタの
値が０でない場合には、ポートＡ出力カウンタの値が２
であるか否か確認する（ステップＳ５８７）。ポートＡ
出力カウンタの値が２ではない、すなわち１である場合
には、ポートＡ出力カウンタの値を１増やす（ステップ
Ｓ５８８）。

【０１２７】ポートＡ出力カウンタの値が２である場合
には、ポートＡ出力カウンタの値をクリアするとともに
（ステップＳ５８９）、出力ポート（出力ポートＢ）５
７２のビット７を１にする（ステップＳ５９０）。

【０１２８】出力ポートＢのビット７は、表示制御基板
８０に与えられるストローブ信号（ＩＮＴ信号）を出力
するポートである。また、出力ポートＡのビット０〜７
は、表示制御コマンドデータを出力するポートである。
そして、この実施の形態では、図２０に示された表示制
御データ出力処理は２ｍｓに１回実行される。従って、
図２０に示されたデータ出力処理によって、図２１に示
すように、表示制御コマンドデータが出力されるとき
に、４ｍｓ間ＩＮＴ信号がローレベルになる。

【０１２９】次に、表示制御用ＣＰＵ１０１の動作を説
明する。図２２は、表示制御基板８０における表示制御
用ＣＰＵ１０１の動作を示すフローチャートである。表
示制御用ＣＰＵ１０１は、出力ポートやワークエリアの
初期化およびタイマセット等のイニシャル処理を行った
後に（ステップＳ１０１）、ループ状態に入る。イニシ
ャル処理において、５００μｓおよび２ｍｓ毎にタイマ
割込が発生するようなタイマ設定がなされている。よっ
て、ループ状態では、５００μｓのタイマ割込がかかる
と５００μｓタイマ割込処理が行われ（ステップＳ１０
２）、２ｍｓのタイマ割込がかかると２ｍｓタイマ割込
処理が行われる（ステップＳ１０３）。なお、５００μ
ｓタイマ割込処理では表示制御コマンド受信処理が行わ
れ、２ｍｓタイマ割込処理では表示制御処理が実行され
る。

【０１３０】図２３は、２ｍｓのタイマ割込処理を示す
フローチャートである。２ｍｓのタイマ割込がかかる
と、表示制御用ＣＰＵ１０１は、次の２ｍｓ割込がかか
るようにタイマを起動する等のイニシャル処理を行った
後に（ステップＳ１１１）、表示制御プロセス処理（ス
テップＳ１１２）を実行する。

【０１３１】図２４は、５００μｓタイマ割込処理で実
行される表示制御コマンド読込処理を示すフローチャー
トである。表示制御コマンド読込処理において、表示制
御用ＣＰＵ１０１は、ストローブ信号（ＩＮＴ信号）に
割り当てられている入力ポートのビット７を読み込む。
そして、ビット７がオン（ローレベル）しているか否か
確認する（ステップＳ５０１）。オンしていれば、表示
制御コマンドデータの入力に割り当てられている入力ポ
ートから表示制御コマンドデータを読み取る（ステップ
Ｓ５０２）。なお、上述したように、ＩＮＴ信号は、主
基板３１のＣＰＵ５６が新たな表示制御コマンドデータ
を出力したときにローレベルとされる。

【０１３２】ＩＮＴ信号がオフしている場合には、表示
通信カウンタをクリアする（ステップＳ５０６）。表示
通信カウンタは、ＩＮＴ信号がオンしているときの表示
制御コマンドデータ受信回数をカウントするために用い
られる。

【０１３３】ＩＮＴ信号がオンしている場合には、受信
した表示制御コマンドデータが直前に（５００μｓ前）
受信したコマンドデータと同じか否か確認する（ステッ
プＳ５０３）。同じでない場合には、表示通信カウンタ
をクリアする（ステップＳ５０６）。同じであった場合
には、表示通信カウンタが所定の最大値（ＭＡＸ）に達
しているか否か確認する（ステップＳ５０４）。

【０１３４】最大値に達していない場合には、表示通信
カウンタの値を＋１する（ステップＳ５０５）。ここ
で、最大値とは、表示制御コマンドデータを確実に受信
したと判定する値（この例では３）よりも大きい値であ
り、例えば、４ｍｓ間での受信回数をカウントする等の
目的で用いられる。

【０１３５】次いで、表示制御用ＣＰＵ１０１は、表示
通信カウンタ後が「３」になったか否か確認する（ステ
ップＳ５０７）。「３」になっている場合には、受信し
たデータを受信コマンド格納エリアに格納する（ステッ
プＳ５０９）。そして、受信したデータをワークエリア
に格納する（ステップＳ５１０）。なお、ワークエリア
に格納されたデータは、次の割込処理において、ステッ
プＳ５０３において用いられる。

【０１３６】以上のように、表示制御用ＣＰＵ１０１
は、例えば３回連続して同一の表示制御コマンドデータ
を受信すると、確かに表示制御コマンドを受信したとし
て、通信終了フラグをセットする。そして、通信終了フ
ラグがセットされると、受信コマンド格納エリアに格納
された表示制御コマンドにもとづいて図柄の変動および
背景・キャラクタの表示切替等の処理が行われる。

【０１３７】図２５は、図２３に示されたタイマ割込処
理における表示制御プロセス処理（ステップＳ１１２）
を示すフローチャートである。表示制御プロセス処理で
は、表示制御プロセスフラグの値に応じてステップＳ７
２０〜Ｓ８７０のうちのいずれかの処理が行われる。各
処理において、以下のような処理が実行される。

【０１３８】表示制御コマンド受信待ち処理（ステップ
Ｓ７２０）：通信終了フラグのオンに応じて受信コマン
ドが設定されているワークエリアの内容を読み出して、
変動時間を特定可能な表示制御コマンドを受信したか否
か確認する。

【０１３９】リーチ動作設定処理（ステップＳ７５
０）：受信した変動時間を特定可能な表示制御コマンド
に対応した複数の変動パターンのうちのいずれのパター
ンを使用するのかを決定する。

【０１４０】全図柄変動開始処理（ステップＳ７８
０）：左右中図柄の変動が開始されるように制御する。

【０１４１】図柄変動中処理（ステップＳ８１０）：変
動パターンを構成する各変動状態（変動速度や背景、キ
ャラクタ）の切替タイミングを制御するとともに、変動
時間の終了を監視する。また、左右図柄の停止制御を行
う。

【０１４２】全図柄停止待ち設定処理（ステップＳ８４
０）：変動時間の終了時に、全図柄停止を指示する表示
制御コマンドを受信していたら、図柄の変動を停止し最
終停止図柄（確定図柄）を表示する制御を行う。

【０１４３】大当り表示処理（ステップＳ８７０）：変
動時間の終了後、大当たり遊技中のラウンド表示や、確
変大当り表示または通常大当り表示の制御を行う。

【０１４４】図２６は、表示制御用ＣＰＵ１０１の割込
処理を示すフローチャートである。表示制御基板８０に
搭載された電源監視用ＩＣが電源電圧の低下を検出する
と、表示制御用ＣＰＵ１０１に割込がかかる。なお、割
込端子に他の割込要因も入力されるような場合や電源電
圧の低下の検出をより確実にしたい場合には、図９に示
されているように入力ポートに電源監視用ＩＣ９０２の
出力を導入し、割込処理において入力ポートのレベルを
確認して電源電圧の低下による割込が発生したことを検
知してもよい。

【０１４５】電源電圧の低下にもとづく割込処理では、
まず、表示制御用ＣＰＵ１０１は、割込禁止状態に設定
する（ステップＳ３３０）。よって、以後、割込がかか
ることはない。従って、電源電圧低下中に表示制御用Ｃ
ＰＵ１０１に複数回の割込がかかることはない。

【０１４６】そして、表示制御用ＣＰＵ１０１は、電源
断時処理として、表示制御継続のために必要なデータを
バックアップＲＡＭ領域に格納する（ステップＳ３３
１）。また、バックアップＲＡＭ領域のバックアップチ
ェックデータ領域に適当な初期値を設定し（ステップＳ
３３２）、初期値およびバックアップＲＡＭ領域に退避
させた全データについて順次排他的論理和をとって（ス
テップＳ３３３）、最終的な演算値をバックアップパリ
ティデータ領域に設定する（ステップＳ３３４）。な
お、チェックデータ生成の具体的処理は、主基板３１の
ＣＰＵ５６が実行する処理と同じでよい。

【０１４７】さらに、表示制御用ＣＰＵ１０１は、ＲＡ
Ｍアクセスを禁止状態にして（ステップＳ３３５）、以
後、表示制御を停止する。停止状態は、遊技機への電力
供給が再開されるまで継続する。

【０１４８】図２７は、図２２に示されたメイン処理に
おけるイニシャル処理（ステップＳ１０１）の処理の一
例を示すフローチャートである。遊技機への電力供給が
再開されると、表示制御用ＣＰＵ１０１にリセット信号
が入力されて処理を再開するのであるが、イニシャル処
理において、まず、電源投入時か否か確認する（ステッ
プＳ３４１）。なお、表示制御用ＣＰＵ１０１から見る
と、不測の電源断後に遊技機への電力供給が再開された
ときも電源投入時である。

【０１４９】電源投入時であれば、ＲＡＭアクセス許可
状態として（ステップＳ３４２）、バックアップＲＡＭ
領域のデータチェック（この例ではパリティチェック）
を行う（ステップＳ３４３）。不測の電源断が生じた後
に復旧した場合には、バックアップＲＡＭ領域のデータ
は保存されていたはずであるから、チェック結果は正常
になる。チェック結果が正常にならないのは、遊技店に
おける営業開始時の電源投入時である。そこで、チェッ
ク結果が正常でなければ（ステップＳ３４４）、レジス
タおよびＲＡＭ領域をクリアする（ステップＳ３４
５）。また、必要な初期設定を行う。

【０１５０】チェック結果が正常であれば（ステップＳ
３４４）、バックアップＲＡＭ領域以外のデータをクリ
アする（ステップＳ３４６）。また、初期状態復帰要求
待ちフラグをセットする（ステップＳ３４７）。

【０１５１】ステップＳ３４１において電源投入時でな
いことが確認されると、表示制御用ＣＰＵ１０１は、初
期状態復帰要求待ちフラグがセットされているか否か確
認する（ステップＳ３５０）。セットされていれば、主
基板３１から初期状態復帰要求コマンドを受信したか否
か確認する（ステップＳ３５１）。受信していた場合に
は、ＲＡＭの内容等を初期状態に設定する（ステップＳ
３５２）。そして、初期状態復帰要求待ちフラグをリセ
ットするとともに（ステップＳ３５３）、遊技状態復帰
要求待ちフラグをセットする（ステップＳ３５４）。

【０１５２】ステップＳ３５０において初期状態復帰要
求待ちでないことが確認されたら、表示制御用ＣＰＵ１
０１は、遊技状態復帰要求待ちフラグがセットされてい
るか否か確認する（ステップＳ３５５）。セットされて
いれば、主基板３１から遊技状態復帰要求コマンドを受
信したか否か確認する（ステップＳ３５６）。受信して
いた場合には、バックアップＲＡＭ領域に保存されてい
たデータを本来の領域に復帰させる（ステップＳ３５
７）。そして、遊技状態復帰要求待ちフラグをリセット
する（ステップＳ３５８）。

【０１５３】上述したように、主基板３１のＣＰＵ５６
は、不測の電源断後に電源復旧したときに、初期状態復
帰要求コマンドを送出してくる。よって、表示制御用Ｃ
ＰＵ１０１は、そのコマンドを受信すると、ステップＳ
３５２において内部状態を初期状態（遊技店における営
業開始時の電源投入時の状態）に設定する。従って、表
示制御プロセス処理等では、初期状態の設定にもとづく
処理が行われる。すなわち、例えば、可変表示部９に初
期画面の表示がなされる。

【０１５４】その後、主基板３１のＣＰＵ５６は、遊技
状態復帰要求コマンドを送出してくる。よって、表示制
御用ＣＰＵ１０１は、そのコマンドを受信すると、ステ
ップＳ３５７において、内部状態を電源断時の状態に戻
す。すると、表示制御プロセス処理等では、電源断時の
状態から処理を再開することができる。

【０１５５】なお、処理再開時に区切りのよい制御状態
から再開してもよい。例えば、電源断時に可変表示部９
において図柄の変動中であった場合には、変動開始の段
階から表示制御を再開してもよい。電源断時に図柄の変
動中であった場合には、バックアップＲＡＭ領域に保存
されていた表示制御プロセスフラグは「図柄変動中」
（図２５参照）の値を示している。そこで、そのような
場合には、表示制御用ＣＰＵ１０１は、例えばステップ
Ｓ３５７において図柄の変動期間を計測するタイマの値
を初期値（変動開始時の値）に戻す等の制御を行えば、
変動開始の段階から表示制御を再開することができる。

【０１５６】また、電源断時に可変表示部９において図
柄の変動中であった場合には、変動結果を可変表示部９
に表示して処理を先に進めてもよい。表示制御用ＣＰＵ
１０１は、例えば、バックアップＲＡＭ領域に保存され
ていた表示制御プロセスフラグが「図柄変動中」の値を
示している場合には、バックアップＲＡＭ領域に保存さ
れていた停止図柄保存領域の内容を可変表示部９に表示
する制御を行うとともに、表示制御プロセスフラグの値
を「表示制御コマンド受信待ち」に対応した値に設定す
れば、変動結果を可変表示部９に表示して処理を先に進
めることができる。

【０１５７】さらに、バックアップＲＡＭ領域に保存さ
れていた表示制御プロセスフラグが「大当り表示処理」
（上述したように、大当り表示処理には、大当り遊技中
の表示期間も含まれる）が示した場合には、表示制御用
ＣＰＵ１０１は、その処理状態に戻ることができる。こ
のとき、主基板３１のＣＰＵ５６は、そのバックアップ
ＲＡＭ領域に保存されていた特別図柄プロセスフラグが
例えば「大入賞口開放中処理」を示していた場合には、
その状態に戻る。従って、大入賞口が開放中であった場
合には、主基板３１のＣＰＵ５６は、再度大入賞口を開
放する制御を行う。また、大当り遊技中の所定のラウン
ド（電源断時におけるラウンド）から大当り遊技を再開
することができる。なお、ラウンド数を示す情報や出力
ポートの状態（例えば、大入賞口開放のためのソレノイ
ド２１に対する出力ポート）は、電源断時にバックアッ
プＲＡＭ領域に保存される。

【０１５８】図２８は、主基板３１から音声制御基板７
０に送出される音声制御コマンドデータの例を示す説明
図である。図２８に示す各音声制御コマンドデータは８
ビットで構成され、それぞれ、効果音の種類を指定す
る。また、音声制御コマンドデータの中には、初期状態
復帰要求コマンドと遊技状態復帰要求コマンドとがあ
る。それらのコマンドは、主基板３１のＣＰＵ５６が表
示制御基板８０に初期状態復帰要求と遊技状態復帰要求
の表示制御コマンドを送出するときに、音声制御基板７
０にも送出される。

【０１５９】図２９は、音声制御コマンドのビット構成
を示す説明図である。図２９に示すように、音声制御コ
マンドは、８ビットのデータと、１ビットのストローブ
信号（ＩＮＴ信号）とから構成されている。

【０１６０】図３０は、図１２に示されたメイン処理に
おける出力データ設定処理（ステップＳ８）を示すフロ
ーチャートである。ただし、ここでは、音声制御基板７
０およびランプ制御基板３５に対する制御コマンドの出
力データ設定についてのみ示す。出力データ設定処理に
おいて、ＣＰＵ５６は、音声データに変更がないかどう
か判定する（ステップＳ８１）。音声データの変更は、
例えば、主基板３１のＣＰＵ５６すなわち遊技制御手段
の特別図柄プロセス処理において、音発生パターンの変
更が必要とされるときに変更される。

【０１６１】音声データに変更があった場合には、ＣＰ
Ｕ５６は、例えば特別図柄プロセス処理で使用されるプ
ロセスデータ中の音声データすなわち音声制御コマンド
データを読み出す（ステップＳ８２）。そして、ポート
Ｃデータ格納領域に設定する（ステップＳ８４）。ま
た、ポートＣ出力要求をセットする（ステップＳ８
５）。

【０１６２】音声データに変更がなかった場合には、Ｃ
ＰＵ５６は、ランプデータに変更がないかどうか判定す
る（ステップＳ８６）。ランプデータの変更も、例え
ば、遊技制御手段の特別図柄プロセス処理において、ラ
ンプ・ＬＥＤ表示パターンの変更が必要とされるときに
変更される。

【０１６３】ランプデータに変更があった場合には、Ｃ
ＰＵ５６は、例えば特別図柄プロセス処理で使用される
プロセスデータ中のランプデータすなわちランプ制御コ
マンドデータを読み出す（ステップＳ８７）。そして、
ポートＥデータ格納領域に設定する（ステップＳ８
９）。また、ポートＥ出力要求をセットする（ステップ
Ｓ９０）。

【０１６４】図３１は、図１２に示されたメイン処理に
おけるデータ出力処理（ステップＳ６）の音声制御コマ
ンド出力処理部分を示すフローチャートである。音声制
御コマンド出力に関するデータ出力処理において、ＣＰ
Ｕ５６は、ポートＣ出力要求がセットされているか否か
判定する（ステップＳ６０１）。ポートＣ出力要求がセ
ットされている場合には、ポートＣ出力要求をリセット
し（ステップＳ６０２）、ポートＣ格納領域の内容を出
力ポート（出力ポートＣ）５７３に出力する（ステップ
Ｓ６０３）。ポートＣ格納領域のビット０〜７には音声
制御コマンドデータが設定される。そして、ポートＣ出
力カウンタを＋１するとともに（ステップＳ６０４）、
出力ポート（ポートＤ）５７４のビット７を０にする
（ステップＳ６０５）。

【０１６５】ポートＣ出力要求がセットされていない場
合には、ポートＣ出力カウンタの値が０であるか否か判
定する（ステップＳ６０６）。ポートＣ出力カウンタの
値が０でない場合には、ポートＣ出力カウンタの値が２
であるか否か確認する（ステップＳ６０７）。ポートＣ
出力カウンタの値が２ではない、すなわち１である場合
には、ポートＣ出力カウンタの値を１増やす（ステップ
Ｓ６０８）。

【０１６６】ポートＣ出力カウンタの値が２である場合
には、ポートＣ出力カウンタの値をクリアするとともに
（ステップＳ６０９）、出力ポート（出力ポートＤ）５
７４のビット７を１にする（ステップＳ６１０）。

【０１６７】出力ポートＤのビット７は、音声制御基板
７０に与えられるＩＮＴ信号を出力するポートである。
また、出力ポートＣのビット０〜７は、音声制御コマン
ドデータを出力するポートである。そして、この実施の
形態では、図３１に示されたデータ出力処理は２ｍｓに
１回実行される。従って、図３１に示されたデータ出力
処理によって、図３２に示すように、音声制御コマンド
データが出力されるときに、４ｍｓ間ＩＮＴ信号がロー
レベルになる。

【０１６８】次に、音声制御用ＣＰＵ７０１の動作を説
明する。図３３は、音声制御基板７０における音声制御
用ＣＰＵ７０１の動作を示すフローチャートである。音
声制御用ＣＰＵ７０１は、出力ポートやワークエリアの
初期化およびタイマセット等のイニシャル処理を行った
後に（ステップＳ１２１）、ループ状態に入る。イニシ
ャル処理において、５００μｓおよび２ｍｓ毎にタイマ
割込が発生するようなタイマ設定がなされている。よっ
て、ループ状態では、５００μｓのタイマ割込がかかる
と５００μｓタイマ割込処理が行われ（ステップＳ１２
２）、２ｍｓのタイマ割込がかかると２ｍｓタイマ割込
処理が行われる（ステップＳ１２３）。なお、５００μ
ｓタイマ割込処理では音声制御コマンド受信処理が行わ
れ、２ｍｓタイマ割込処理では音声制御処理が実行され
る。

【０１６９】図３４は、２ｍｓのタイマ割込処理を示す
フローチャートである。２ｍｓのタイマ割込がかかる
と、音声制御用ＣＰＵ７０１は、次の２ｍｓ割込がかか
るようにタイマを起動する等のイニシャル処理を行った
後に（ステップＳ１２５）、音声ＩＣ制御処理（ステッ
プＳ１２６）を実行する。なお、５００μｓタイマ割込
処理による音声制御コマンド受信処理は、表示制御用Ｃ
ＰＵ１０１が実行する表示制御コマンド受信処理と同様
に行われる（図２４参照）。

【０１７０】ＲＯＭには、図２８に示された各音声制御
コマンドデータに応じた音声を音声合成回路（音声合成
用ＬＳＩ；例えばディジタルシグナルプロセッサ）７０
２に発生させるための制御データが格納されている。音
声制御用ＣＰＵ７０１は、受信した各音声制御コマンド
データに対応した制御データをＲＯＭから読み出す。

【０１７１】この実施の形態では、音声合成回路７０２
は、転送リクエスト信号（ＳＩＲＱ）、シリアルクロッ
ク信号（ＳＩＣＫ）、シリアルデータ信号（ＳＩ）およ
び転送終了信号（ＳＲＤＹ）によって制御される。音声
合成回路７０２は、ＳＩＲＱがローレベルになると、Ｓ
ＩＣＫに同期してＳＩを１ビットずつ取り込み、ＳＲＤ
Ｙがローレベルになるとそれまでに受信した各ＳＩから
なるデータを１つの音声再生用データと解釈する。従っ
て、音声制御用ＣＰＵ７０１は、ＳＩＲＱをオン（ロー
レベル）にして（ステップＳ１３５）、ＲＯＭから読み
出した制御データをＳＩＣＫに同期してＳＩとして出力
し（ステップＳ１３６）、出力が完了したらＳＲＤＹを
ローレベルにする（ステップＳ１３７）。音声合成回路
７０２は、ＳＩによって制御データを受信すると、受信
した制御データに応じた音声を発生する。

【０１７２】音声制御基板７０にも、図９に示されたよ
うな電源監視用ＩＣ９０２が搭載されている。そして、
電源監視用ＩＣ９０２が電源電圧の低下を検出すると、
音声制御用ＣＰＵ７０１に割り込みをかける。割り込み
がかかると、音声制御用ＣＰＵ７０１は、電源断時処理
として、音声制御継続のために必要なデータをバックア
ップＲＡＭ領域に格納する。なお、具体的な電源断時処
理は、表示制御用ＣＰＵ１０１が実行する制御と同様で
ある（図２６参照）。

【０１７３】よって、音声制御用ＣＰＵ７０１も、イニ
シャル処理（ステップＳ１２１）において、表示制御用
ＣＰＵ１０１と同様に、バックアップＲＡＭ領域に保存
されていたデータの復帰処理と、初期状態復帰要求コマ
ンドおよび遊技状態復帰要求コマンドの受信処理を行う
（図２７参照）。

【０１７４】主基板３１のＣＰＵ５６は、不測の電源断
後に電源復旧したときに、音声制御基板７０に対しても
初期状態復帰要求コマンドを送出してくる。音声制御用
ＣＰＵ７０１は、そのコマンドを受信すると、内部状態
を初期状態（遊技店における営業開始時の電源投入時の
状態）に設定する。従って、初期状態の設定にもとづく
処理が行われる。

【０１７５】その後、主基板３１のＣＰＵ５６は、遊技
状態復帰要求コマンドを送出してくる。音声制御用ＣＰ
Ｕ７０１は、そのコマンドを受信すると、内部状態を電
源断時の状態に戻す。よって、音声制御手段も、やは
り、電源断時の状態から処理を再開することができる。

【０１７６】図３６は、主基板３１からランプ制御基板
３５に送出されるランプ制御コマンドの一例を示す説明
図である。各ランプ制御コマンドデータは７ビットで構
成され、それぞれ、遊技の進行に応じたランプ・ＬＥＤ
の点灯パターンおよび消灯を指定する。ただし、図３６
に示された例は、ある特定の遊技機に応じたパターンで
あって、他の機種の遊技機では、定義が異なる各ランプ
制御コマンドデータが使用されうる。例えば、図３６に
示された例では特殊変動時ランプ指定が４種類（０５Ｈ
〜０８Ｈ）あるが、特殊変動のパターンがそれよりも多
い遊技機では、より多くの種類のランプ制御コマンドデ
ータに特殊変動のパターンを割り当てればよい。あるい
は、全ての遊技機で使用される可能性があるランプ制御
データを定義しておき、そのうちから、各機種で必要に
応じて使用するランプ制御データを選択するようにして
もよい。

【０１７７】また、ランプ制御コマンドデータの中に
は、初期状態復帰要求コマンドと遊技状態復帰要求コマ
ンドとがある。それらのコマンドは、主基板３１のＣＰ
Ｕ５６が表示制御基板８０に初期状態復帰要求と遊技状
態復帰要求の表示制御コマンドを送出するときに、ラン
プ制御基板３５にも送出される。

【０１７８】図３７は、ランプ制御コマンドのビット構
成を示す説明図である。図３７に示すように、ランプ制
御コマンドは、８ビットのデータと、１ビットのストロ
ーブ信号（ＩＮＴ信号）とから構成されている。

【０１７９】図３８は、図１２に示されたメイン処理に
おけるデータ出力処理（ステップＳ６）のランプ制御コ
マンド出力処理部分を示すフローチャートである。ラン
プ制御コマンド出力に関するデータ出力処理において、
ＣＰＵ５６は、ポートＥ出力要求がセットされているか
否か判定する（ステップＳ６２１）。ポートＥ出力要求
は、図３０に示された出力データ設定処理において、ラ
ンプデータに変更があった場合にセットされる。

【０１８０】ポートＥ出力要求がセットされている場合
には、ポートＥ出力要求をリセットし（ステップＳ６２
２）、ポートＥ格納領域の内容を出力ポート（出力ポー
トＥ）５７５に出力する（ステップＳ６２３）。ポート
Ｅ格納領域のビット０〜７にはランプ制御コマンドデー
タが設定されている。そして、ポートＣ出力カウンタを
＋１するとともに（ステップＳ６２４）、出力ポート
（ポートＦ）５７６のビット７を０にする（ステップＳ
６２５）。

【０１８１】ポートＥ出力要求がセットされていない場
合には、ポートＥ出力カウンタの値が０であるか否か判
定する（ステップＳ６２６）。ポートＥ出力カウンタの
値が０でない場合には、ポートＥ出力カウンタの値が２
であるか否か確認する（ステップＳ６２７）。ポートＥ
出力カウンタの値が２ではない、すなわち１である場合
には、ポートＥ出力カウンタの値を１増やす（ステップ
Ｓ６２８）。

【０１８２】ポートＥ出力カウンタの値が２である場合
には、ポートＥ出力カウンタの値をクリアするとともに
（ステップＳ６２９）、出力ポート（出力ポートＦ）５
７６のビット７を１にする（ステップＳ６３０）。

【０１８３】出力ポートＦのビット７は、ランプ制御基
板３５に与えられるＩＮＴ信号を出力するポートであ
る。また、出力ポートＥのビット０〜７は、ランプ制御
コマンドデータを出力するポートである。そして、この
実施の形態では、図３８に示されたデータ出力処理は２
ｍｓに１回実行される。従って、図３８に示されたデー
タ出力処理によって、図３９に示すように、ランプ制御
コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信
号がローレベルになる。

【０１８４】次に、ランプ制御用ＣＰＵ３５１の動作を
説明する。図４０は、ランプ制御基板３５におけるラン
プ制御用ＣＰＵ３５１の動作を示すフローチャートであ
る。ランプ制御用ＣＰＵ３５１は、出力ポートやワーク
エリアの初期化およびタイマセット等のイニシャル処理
を行った後に（ステップＳ１５１）、ループ状態に入
る。イニシャル処理において、５００μｓおよび２ｍｓ
毎にタイマ割込が発生するようなタイマ設定がなされて
いる。よって、ループ状態では、５００μｓのタイマ割
込がかかると５００μｓタイマ割込処理が行われ（ステ
ップＳ１５２）、２ｍｓのタイマ割込がかかると２ｍｓ
タイマ割込処理が行われる（ステップＳ１５３）。な
お、５００μｓタイマ割込処理ではランプ制御コマンド
受信処理が行われ、２ｍｓタイマ割込処理ではランプ制
御処理が実行される。

【０１８５】図４１は、２ｍｓのタイマ割込処理を示す
フローチャートである。２ｍｓのタイマ割込がかかる
と、ランプ制御用ＣＰＵ３５１は、次の２ｍｓ割込がか
かるようにタイマを起動する等のイニシャル処理を行っ
た後に（ステップＳ１５５）、ランプ・ＬＥＤ点灯／消
灯処理（ステップＳ１５６）を実行する。なお、５００
μｓタイマ割込処理によるランプ制御コマンド受信処理
は、表示制御用ＣＰＵ１０１が実行する表示制御コマン
ド受信処理と同様に行われる（図２４参照）。

【０１８６】なお、ランプ制御用ＣＰＵ３５１の内蔵Ｒ
ＯＭまたはランプ制御基板３５に搭載された外付けＲＯ
Ｍには、各ランプ制御コマンドデータ（この例では、０
１Ｈ〜０ＦＨ）に応じた遊技効果ＬＥＤ２８ａおよび遊
技効果ランプ２８ｂ，２８ｃの点灯／消灯のパターン
が、点灯パターンデータとして格納されている。そし
て、ランプ・ＬＥＤ点灯／消灯処理（ステップＳ１５
６）では、受信したランプ制御コマンドに応じたテーブ
ルの内容にもとづいてランプ・ＬＥＤの点灯/消灯制御
を行う。また、ランプ制御コマンドに応じて賞球ランプ
５１および球切れランプ５２の点灯／消灯処理を行う。

【０１８７】ランプ制御基板３５にも、図９に示された
ような電源監視用ＩＣ９０２が搭載されている。そし
て、電源監視用ＩＣ９０２が電源電圧の低下を検出する
と、ランプ制御用ＣＰＵ３５１に割り込みをかける。割
り込みがかかると、ランプ制御用ＣＰＵ３５１は、電源
断時処理として、ランプ・ＬＥＤ点灯／消灯制御継続の
ために必要なデータをバックアップＲＡＭ領域に格納す
る。なお、具体的な電源断時処理は、表示制御用ＣＰＵ
１０１が実行する制御と同様である（図２６参照）。

【０１８８】よって、ランプ制御用ＣＰＵ３５１も、イ
ニシャル処理（ステップＳ１５１）において、表示制御
用ＣＰＵ１０１と同様に、バックアップＲＡＭ領域に保
存されていたデータの復帰処理と、初期状態復帰要求コ
マンドおよび遊技状態復帰要求コマンドの受信処理を行
う（図２７参照）。

【０１８９】主基板３１のＣＰＵ５６は、不測の電源断
後に電源復旧したときに、ランプ制御基板３７に対して
も初期状態復帰要求コマンドを送出してくる。ランプ制
御用ＣＰＵ３７１は、そのコマンドを受信すると、内部
状態を初期状態（遊技店における営業開始時の電源投入
時の状態）に設定する。従って、初期状態の設定にもと
づく処理が行われる。

【０１９０】その後、主基板３１のＣＰＵ５６は、遊技
状態復帰要求コマンドを送出してくる。ランプ制御用Ｃ
ＰＵ３５１は、そのコマンドを受信すると、内部状態を
電源断時の状態に戻す。よって、ランプ制御手段も、や
はり、電源断時の状態から処理を再開することができ
る。

【０１９１】図４２は、主基板３１から賞球制御基板３
７に送出される賞球制御コマンドのビット構成の一例を
示す説明図である。図４２に示すように、ランプ制御コ
マンドは、８ビットのデータと、１ビットのストローブ
信号（ＩＮＴ信号）とから構成されている。そして、８
ビットのデータのうちの上位４ビットは制御指定として
使用される。すなわち、ビット７，６，５，４が「０，
０，０，０」であれば通常払出指定（賞球個数出力）を
示し、「０，０，０，１」であれば補正払出指定を示
し、「０，０，１，０」であれば球貸し禁止指定を示
し、「０，１，１，１」であれば球貸し禁止指定解除を
示す。なお、球貸し禁止指定は、余剰玉受皿４が満タン
になって満タンスイッチ４８がオンしたとき、および球
切れ検出スイッチ１６７または球切れスイッチ１８７が
オンしたときに、主基板３１の基本回路５３から送信さ
れる。そして、それらのスイッチがオフ状態になると、
球貸し禁止指定解除が送信される。また、補正払出指定
は、遊技制御手段が賞球払出不足を検出したときに主基
板３１から送出される。

【０１９２】賞球制御コマンドは、主基板３１から賞球
制御基板３７に、図８に示されたように、出力ポート
（ポートＧ，Ｈ）５７７，５７８を介して送信される。
そして、この実施の形態では、図４３に示すように、主
基板３１から賞球制御コマンドデータが出力されるとき
に、４ｍｓ間ＩＮＴ信号がローレベルになる。

【０１９３】図４４は、賞球制御基板３７における賞球
制御用ＣＰＵ３７１の動作を示すフローチャートであ
る。賞球制御用ＣＰＵ３７１は、出力ポートやワークエ
リアの初期化およびタイマセット等のイニシャル処理を
行った後に（ステップＳ１７１）、ループ状態に入る。
イニシャル処理において、５００μｓおよび２ｍｓ毎に
タイマ割込が発生するようなタイマ設定がなされてい
る。よって、ループ状態では、５００μｓのタイマ割込
がかかると５００μｓタイマ割込処理が行われ（ステッ
プＳ１７２）、２ｍｓのタイマ割込がかかると２ｍｓタ
イマ割込処理が行われる（ステップＳ１７３）。なお、
５００μｓタイマ割込処理では賞球制御コマンド受信処
理が行われ、２ｍｓタイマ割込処理では賞球制御処理が
実行される。

【０１９４】図４５は、２ｍｓのタイマ割込処理を示す
フローチャートである。２ｍｓのタイマ割込がかかる
と、賞球制御用ＣＰＵ３７１は、次の２ｍｓ割込がかか
るようにタイマを起動する等のイニシャル処理を行った
後に（ステップＳ１７５）、賞球処理（ステップＳ１７
６）を実行する。なお、５００μｓタイマ割込処理によ
る賞球制御コマンド受信処理は、表示制御用ＣＰＵ１０
１が実行する表示制御コマンド受信処理と同様に行われ
る（図２４参照）。また、賞球制御処理では、賞球制御
用ＣＰＵ３７１は、主基板３１から受信した賞球制御コ
マンドにもとづいて玉払出装置９７を駆動して賞球払出
を実行する。

【０１９５】賞球制御基板３７にも、図９に示されたよ
うな電源監視用ＩＣ９０２が搭載されている。そして、
電源監視用ＩＣ９０２が電源電圧の低下を検出すると、
賞球制御用ＣＰＵ３７１に割り込みをかける。割り込み
がかかると、賞球制御用ＣＰＵ３７１は、電源断時処理
として、賞球制御継続のために必要なデータをバックア
ップＲＡＭ領域に格納する。なお、具体的な電源断時処
理は、表示制御用ＣＰＵ１０１が実行する制御と同様で
ある（図２６参照）。

【０１９６】よって、賞球制御用ＣＰＵ３７１も、イニ
シャル処理（ステップＳ１７１）において、表示制御用
ＣＰＵ１０１と同様に、バックアップＲＡＭ領域に保存
されていたデータの復帰処理を行う（図２７参照）。た
だし、初期状態復帰要求コマンドおよび遊技状態復帰要
求コマンドの受信処理を行わない。

【０１９７】以上のように、この実施の形態では、遊技
機に対する電力供給が停止すると、主基板３１、表示制
御基板８０、音声制御基板７０、ランプ制御基板３５お
よび賞球制御基板３７に搭載された各ＣＰＵは、割込処
理によってそのことを認識し、必要なデータをバックア
ップＲＡＭ領域に転送する処理を行う。その際、チェッ
クデータもバックアップＲＡＭ領域に設定する。よっ
て、ＣＰＵは、不測の電源断からの復旧時に、バックア
ップＲＡＭ領域から必要なデータを復元することによっ
て電源断時の状態から処理を再開することができる。

【０１９８】上記の実施の形態では、各制御基板のＣＰ
Ｕは、電源監視用ＩＣ９０２からの信号を割込端子また
は割込端子と入力ポートの双方に導入したが、入力ポー
トにのみ導入してもよい。図４６は、そのような形態を
示すブロック図である。図４６におけるＣＰＵ９０１
は、主基板３１、表示制御基板８０、音声制御基板７
０、ランプ制御基板３５および賞球制御基板３７に搭載
された各ＣＰＵに相当する。この場合、主基板３１にお
いて、ＣＰＵ５６は、割込処理ではなく、メイン処理に
おいて電源監視用ＩＣからの信号がオン状態なったか否
かを監視する。そして、オン状態になったことを検出す
ると、図１３に示されたような必要なデータをバックア
ップＲＡＭに保存する処理を行う。

【０１９９】また、表示制御基板８０、音声制御基板７
０、ランプ制御基板３５および賞球制御基板３７に搭載
された各ＣＰＵは、割込処理ではなく、メイン処理（図
２２、図３３、図４０および図４４に示された処理）に
おけるループ内で電源監視用ＩＣからの信号がオン状態
なったか否かを監視する。そして、オン状態になったこ
とを検出すると、必要なデータをバックアップＲＡＭに
保存する処理を行う。

【０２００】なお、この実施の形態でも、各制御基板の
ＣＰＵは、電源復旧したことを、初期リセット信号によ
って認識するようにしてもよいし、電源監視用ＩＣ９０
２からの信号を導入する入力ポートのレベルによって認
識するようにしてもよい。

【０２０１】さらに、図４７に示すように、電源監視用
ＩＣ９０２からの信号を、ＣＰＵ９０１のマスク不能割
込端子（ＮＭＩ端子）に導入してもよい。この場合、各
制御基板において、ＣＰＵは、通常の割込処理ではな
く、ＮＭＩ処理において電源監視用ＩＣからの信号がオ
ン状態なったか否かを監視する。ただし、処理の内容
は、割り込み禁止にする処理を除いて例えば図１３に示
された処理（必要なデータをバックアップＲＡＭに保存
する処理）と同じである。また、図４７に示すように、
電源監視用ＩＣ９０２からの信号を入力ポートにも導入
し、ＮＭＩ処理において、入力ポートのレベルが電源断
を示している場合に必要なデータをバックアップＲＡＭ
に保存する処理を行うようにしてもよい。また、ＣＰＵ
が、ＮＭＩ端子のレベルが所定レベル（例えばローレベ
ル）である状態でＮＭＩがかかるようなものである場合
には、電源監視用ＩＣ９０２とＣＰＵのＮＭＩ端子との
間に、ＮＭＩ割込が１回のみかかるようなパルス幅のワ
ンショットパルスを発生するワンショットパルス出力回
路を設置してもよい。

【０２０２】この場合にも、各制御基板のＣＰＵは、電
源復旧したことを、初期リセット信号によって認識する
ようにしてもよいし、電源監視用ＩＣ９０２からの信号
を導入する入力ポートのレベルによって認識するように
してもよい。

【０２０３】なお、上記の各実施の形態では、電源電圧
の低下を検出するために電源監視用ＩＣ９０２を用いた
が、例えば、＋１２Ｖ電圧の分圧値をワンショットパル
ス出力回路に導入し、ワンショットパルス出力回路の出
力を、割込端子（ＩＮＴ端子またはＮＭＩ端子）入力し
てもよい。ワンショットパルス出力回路は、入力レベル
が所定値を下回るとワンショットパルスを出力するの
で、そのような構成でも、電源電圧の低下を検出するこ
とができる。

【０２０４】さらに、ワンショットパルス出力回路の出
力をＣＰＵの入力ポートに導入して入力ポートのレベル
を検知することによって電源電圧の低下を検出してもよ
いし、ワンショットパルス出力回路の出力を割込端子
（ＩＮＴ端子またはＮＭＩ端子）と入力ポートとに入力
してもよい。割込端子と入力ポートとに入力した場合に
は、割込処理において、入力ポートのレベルが検知さ
れ、そのレベルが電源断時のレベルを示していたら電源
断時処理が実行される。

【０２０５】また、上記の各実施の形態では、各制御基
板に電源監視用ＩＣ９０２が搭載され、各制御基板にお
いて電源断の検出がなされたが、電源基板９１０に電源
監視用ＩＣを搭載し、電源基板９１０で一括して電源断
の検出を行うように構成してもよい。その場合には、電
源基板９１０から各制御基板に電源監視用ＩＣからの検
出信号が供給される。

【０２０６】なお、以上の説明において、例えば図９に
示されたように電源が復旧したことを初期リセット回路
の出力によって検知してもよいことを示したが、例えば
図４に示されているような定期リセット回路の出力が再
開されたことをもって電源が復旧したことを検知しても
よい。あるいは、ＣＰＵに対してその他のリセット手段
が接続されている場合には、そのリセット手段を用いて
電源が復旧したことを検知してもよい。

【０２０７】上記の各実施の形態では、図９に示したよ
うに、遊技制御手段の復帰用データテーブルには、初期
状態復帰要求コマンド、遊技状態復帰用タイマ値および
遊技状態復帰要求コマンドを特定可能な情報が設定され
ていた。しかし、電源復旧時に、電源断時の遊技状態に
容易に戻れるように、さらに多くの情報が設定されてい
てもよい。例えば、図４８に示すように、特別図柄プロ
セスフラグ格納領域を指す情報（特別図柄プロセスフラ
グ設定領域）が復帰用データテーブルに設定されていて
もよい。

【０２０８】主基板３１のＣＰＵ５６は、電源復旧時
に、例えば、復帰用データテーブルの特別図柄プロセス
フラグ設定領域のデータを参照して特別図柄プロセスフ
ラグの値を入力する。そして、その値にもとづいて電源
断時の可変表示部９の図柄変動の状態を確認することが
できる。

【０２０９】電源復旧時に、電源断時に可変表示部９で
図柄変動中であった場合には図柄変動開始時の状態に戻
ってもよいことは既に述べたが、そのような復帰を容易
にするために、復帰用データテーブルにさらに多くのデ
ータを設定してもよい。例えば、「全図柄変動開始処
理」に対応した値を復帰用データテーブルに設定してお
けば、ＣＰＵ５６は、その値を読み込んで、その値を特
別図柄プロセスフラグに設定することによって、特別図
柄の制御状態を「全図柄変動開始処理」に対応した状態
に戻すことができる。なお、図１９に示された特別図柄
プロセス処理における「全図柄変動開始処理」では、表
示制御基板８０に対して、例えば、左右中最終停止図柄
と変動態様を指令する情報とが送信される。

【０２１０】ここでは、図柄変動開始時の状態に戻すこ
とを容易にするためのデータとして、特別図柄プロセス
フラグの「全図柄変動開始処理」に対応した値を例示し
たが、その他、特別図柄の制御状態を「全図柄変動開始
処理」に対応した状態に戻すために他の内部フラグ等の
ワークデータの値を変更する必要がある場合には、それ
らの値も復帰用データテーブルに設定してしてもよい。

【０２１１】このように、不測の電源断時に可変表示部
９において図柄が変動中であって、電源復旧時に図柄変
動開始時の状態に戻るように構成されている場合に、復
帰用データテーブルにさらに多くの情報が設定されてい
ると、遊技制御手段および表示制御手段は、容易にその
状態に戻って復旧することができる。

【０２１２】また、電源断時に図柄変動中であった場
合、電源復旧時に遊技制御手段は電源断時の遊技状態に
戻るとともに、表示制御手段は、所定の表示制御を行っ
てもよい。そのような制御を可能にするために、図４８
には、エラーコマンドも設定されている。なお、上述し
たように、電源断時に図柄変動中であった場合に、電源
復旧時に遊技制御手段が図柄変動開始時の状態に戻るよ
うに構成されているときには、復帰用データテーブルに
エラーコマンドが設定されている必要はない。

【０２１３】図４９は、主基板３１のＣＰＵ５６が実行
するシステムチェック処理（メイン処理におけるステッ
プＳ３）の他の例を示すフローチャートである。この例
では、遊技状態復帰用タイマがタイムアウトしたときに
（ステップＳ５１）、ＣＰＵ５６は、特別図柄変動中で
あった否かを確認する（ステップＳ５５）。その確認
は、復帰用データテーブルにおける特別図柄プロセスフ
ラグ設定領域の情報をアドレスとするＲＡＭ領域から、
保存されていた特別図柄プロセスフラグを読み出すこと
によって実行可能である。特別図柄プロセスフラグが
「全図柄停止待ち処理」を示していたら、ＣＰＵ５６
は、特別図柄変動中であったと判断する。そして、特別
図柄変動中であった場合には、表示制御基板８０に対し
てエラーコマンド送出要求をセットする（ステップＳ５
６）。

【０２１４】従って、表示制御用ＣＰＵ１０１は、電源
断時に可変表示部９において図柄変動中であった場合に
は、遊技状態復帰用タイマがタイムアウトしたときにエ
ラーコマンドを受信することになる。表示制御用ＣＰＵ
１０１は、エラーコマンドを受信すると、図柄変動を再
開するとともに、例えば可変表示部９にエラーであるこ
とを遊技者が識別しうるエラー表示を行う。そして、表
示制御用ＣＰＵ１０１は、図柄変動終了時にエラー表示
を消去する。なお、表示制御用ＣＰＵ１０１は、図柄変
動を行わずエラー画面を表示してもよい。また、主基板
３１のＣＰＵ５６は、特別図柄プロセスフラグの値を変
更しない。すなわち、電源断時に図柄変動中であった場
合、電源復旧時に遊技制御手段は電源断時の遊技状態に
戻る。

【０２１５】このような表示制御は、図柄変動開始時に
遊技制御手段から表示制御手段に対して変動期間を特定
可能な表示制御コマンドが送出され、以後、変動停止時
まで表示制御コマンドが送出されないように構成された
遊技機において効果的である。すなわち、図柄変動中に
は表示制御コマンドは送出されないので、遊技制御手段
は、表示制御手段に対して、図柄変動中の途中の状態か
ら遊技を再開させるような指示を行うことができない。
遊技制御手段からの指示にもとづいて表示制御手段が図
柄変動中の途中の状態から遊技を再開するように構成し
たい場合には、コマンド送出制御方式を変更しなければ
ならない。しかし、上述したエラーコマンドを用いてそ
の回の変動ではエラー画面を表示するように構成すれ
ば、エラーコマンドを追加するだけで、コマンド送出制
御方式（図柄変動開始時に遊技制御手段が表示制御手段
に対して変動期間を特定可能な表示制御コマンドを送出
する方式）を変更する必要はない。

【０２１６】また、遊技制御手段が、電源断状態から電
源断時の状態に復帰したときに、表示制御手段に対し
て、停止図柄（可変表示結果）を示す表示制御コマンド
を送出するようにしてもよい。図５０は、そのような処
理を示すフローチャートである。この例では、遊技状態
復帰用タイマがタイムアウトしたときに（ステップＳ５
１）、ＣＰＵ５６は、特別図柄変動中であった否かを確
認する（ステップＳ５５）。そして、特別図柄変動中で
あった場合には、表示制御基板８０にして左右中図柄の
停止図柄を示すコマンド送出要求をセットする（ステッ
プＳ５７）。

【０２１７】表示制御用ＣＰＵ１０１は、電源断時に図
柄変動中であった場合には、遊技状態復帰用タイマがタ
イムアウトしたときに左右中図柄の停止図柄を示すコマ
ンドを受信することになる。表示制御用ＣＰＵ１０１
は、左右中図柄の停止図柄を示すコマンドを受信する
と、例えば図柄の可変表示を再開せず、可変表示部９に
左右中図柄の停止図柄を表示する。なお、表示制御用Ｃ
ＰＵ１０１は、その後に主基板３１から送られてくる図
柄変動停止を示すコマンドや大当り遊技の終了を示す表
示制御コマンドを受信したらそれらのコマンドに従って
通常の表示制御に戻る。

【０２１８】主基板３１のＣＰＵ５６は、電源復旧時
に、バックアップＲＡＭ領域に保存されていた特別図柄
プロセスフラグが例えば「全図柄停止待ち処理」を示し
ていた場合には、その状態に復帰するのであるが、表示
制御用ＣＰＵ１０１は、その回の変動では、図柄変動制
御を行わず可変表示結果を表示し続ける。従って、遊技
者は、可変表示結果が表示されることによって停電から
復旧したことを容易に認識できる。なお、可変表示結果
が大当りである場合（停電前に行われた抽選結果が大当
りであった場合）には、可変表示結果が表示し続けられ
た後に、遊技制御手段および表示制御手段ともに、大当
たり遊技状態に復旧できるので、遊技者に不利益が与え
られることはない。

【０２１９】

【発明の効果】以上のように、本発明によれば、遊技機
を、遊技用装置制御基板には遊技用装置制御マイクロコ
ンピュータが搭載され、遊技用装置制御マイクロコンピ
ュータが、遊技機の電源電圧が所定量低下したことを示
す信号を割込端子に導入し割込端子に信号が入力された
ことに応じてＲＡＭアクセスを禁止するように構成した
ので、電源断を検知したときに遊技状態に対応した情報
をＲＡＭに保存する場合に、保存されるデータが破壊さ
れることがないという効果がある。

【０２２０】遊技用装置制御マイクロコンピュータが、
ＲＡＭアクセスを禁止する前にレジスタのデータをＲＡ
Ｍに保存するように構成されている場合には、電源復旧
時に遊技状態を復帰させるように構成したときに、復帰
のために必要なデータをもれなく保存できる。

【０２２１】遊技用装置制御マイクロコンピュータが、
ＲＡＭアクセスを禁止する前にＲＡＭチェックデータを
ＲＡＭに保存するように構成されている場合には、電源
復旧時にチェックデータにもとづいてデータが破壊され
ていないかどうかチェックすることができ、保存される
データの信頼性を向上させることができる。

【０２２２】電源基板が、遊技用装置制御基板における
ＲＡＭの電源バックアップを行うためのバックアップ電
源を備えている場合には、各遊技用装置制御基板にバッ
クアップ電源を備える必要はなく、遊技機コストを低減
した上で、電源断からの復旧時に遊技状態を電源断時の
状態に戻して遊技者への不利益をなくす等の効果を得る
ことができる。

【０２２３】バックアップ電源が、遊技用装置制御基板
における各制御回路を駆動するための電源のラインから
蓄電されるように構成されている場合には、特に蓄電用
の電源を設けなくて済み、やはり、遊技機コストを低減
することができる。

【図面の簡単な説明】

【図１】 パチンコ遊技機を正面からみた正面図であ
る。

【図２】 パチンコ遊技機の遊技盤を正面からみた正面
図である。

【図３】 パチンコ遊技機を背面からみた背面図であ
る。

【図４】 遊技制御基板（主基板）の回路構成例を示す
ブロック図である。

【図５】 表示制御基板の回路構成例を示すブロック図
である。

【図６】 音声制御基板の回路構成例を示すブロック図
である。

【図７】 ランプ制御基板の回路構成例を示すブロック
図である。

【図８】 賞球制御基板の回路構成例を示すブロック図
である。

【図９】 電源監視および電源バックアップのためのＣ
ＰＵ周りの一構成例を示すブロック図である。

【図１０】 電源基板の一構成例を示すブロック図であ
る。

【図１１】 他の構成の電源基板を制御基板とともに示
すブロック図である。

【図１２】 主基板における基本回路の動作を示すフロ
ーチャートである。

【図１３】 主基板のＣＰＵの割込処理を示すフローチ
ャートである。

【図１４】 メイン処理におけるシステムチェック処理
を示すフローチャートである。

【図１５】 バックアップパリティデータ作成方法を説
明するための説明図である。

【図１６】 主基板における基本回路のＲＯＭに設定さ
れるテーブルの一構成例を示す説明図である。

【図１７】 表示制御コマンドの構成例を示す説明図で
ある。

【図１８】 表示制御コマンドデータの構成例を示す説
明図である。

【図１９】 特別図柄プロセス処理のプログラムの一例
を示すフローチャートである。

【図２０】 表示制御データ出力処理を示すフローチャ
ートである。

【図２１】 表示制御コマンドデータの出力の様子を示
すタイミング図である。

【図２２】 表示制御用ＣＰＵが実行するメイン処理を
示すフローチャートである。

【図２３】 表示制御用ＣＰＵの２ｍｓタイマ割込処理
を示すフローチャートである。

【図２４】 表示制御用ＣＰＵの表示データ読込処理を
示すフローチャートである。

【図２５】 表示制御用ＣＰＵが実行する表示制御プロ
セス処理を示すフローチャートである。

【図２６】 表示制御用ＣＰＵの割込処理を示すフロー
チャートである。

【図２７】 表示制御用ＣＰＵが実行するイニシャル処
理を示すフローチャートである。

【図２８】 音声制御コマンドの例を示す説明図であ
る。

【図２９】 音声制御コマンドのビット構成を示す説明
図である。

【図３０】 音声制御基板およびランプ制御基板に対す
る出力データ設定処理を示すフローチャートである。

【図３１】 データ出力処理の音声制御コマンド出力処
理部分を示すフローチャートである。

【図３２】 音声制御コマンドデータの出力の様子を示
すタイミング図である。

【図３３】 音声制御用ＣＰＵが実行するメイン処理を
示すフローチャートである。

【図３４】 音声制御用ＣＰＵの２ｍｓタイマ割込処理
を示すフローチャートである。

【図３５】 音声ＩＣ制御処理を示すフローチャートで
ある。

【図３６】 ランプ制御コマンドの一例を示す説明図で
ある。

【図３７】 ランプ制御コマンドのビット構成を示す説
明図である。

【図３８】 データ出力処理のランプ制御コマンド出力
処理部分を示すフローチャートである。

【図３９】 ランプ制御コマンドデータの出力の様子を
示すタイミング図である。

【図４０】 ランプ制御用ＣＰＵが実行するメイン処理
を示すフローチャートである。

【図４１】 ランプ制御用ＣＰＵの２ｍｓタイマ割込処
理を示すフローチャートである。

【図４２】 賞球制御コマンドのビット構成を示す説明
図である。

【図４３】 賞球制御コマンドデータの出力の様子を示
すタイミング図である。

【図４４】 賞球制御用ＣＰＵが実行するメイン処理を
示すフローチャートである。

【図４５】 賞球制御用ＣＰＵの２ｍｓタイマ割込処理
を示すフローチャートである。

【図４６】 電源監視および電源バックアップのための
ＣＰＵ周りの他の構成例を示すブロック図である。

【図４７】 電源監視および電源バックアップのための
ＣＰＵ周りのさらに他の構成例を示すブロック図であ
る。

【図４８】 復帰用データテーブルの他の構成を示す説
明図である。

【図４９】 システムチェック処理の他の例を示すフロ
ーチャートである。

【図５０】 システムチェック処理のさらに他の例を示
すフローチャートである。

【符号の説明】

１ パチンコ遊技機 ３１ 主基板 ３５ ランプ制御基板 ３７ 賞球制御基板 ５３ 基本回路 ５６ ＣＰＵ ７０ 音声制御基板 ８０ 表示制御基板 １０１ 表示制御用ＣＰＵ ３５１ ランプ制御用ＣＰＵ ３７１ 賞球制御用ＣＰＵ ７０１ 音声制御用ＣＰＵ ９０１ ＣＰＵ ９０２ 電源監視用ＩＣ ９１０ 電源基板 ９１６ コンデンサ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 特定入賞部への遊技媒体の入賞により特
   別遊技を行い、特別遊技の結果が所定の態様になったこ
   とにもとづいて遊技者に有利な遊技状態に制御可能な遊
   技機であって、 遊技に供される遊技用装置を制御するための遊技用装置
   制御基板を備え、 前記遊技用装置制御基板には、遊技用装置制御マイクロ
   コンピュータが搭載され、 前記遊技用装置制御マイクロコンピュータは、遊技機の
   電源電圧が所定量低下したことを示す信号を割込端子に
   導入し、割込端子に信号が入力されたことに応じてＲＡ
   Ｍアクセスを禁止することを特徴とする遊技機。
2. 【請求項２】 遊技用装置制御マイクロコンピュータ
   は、ＲＡＭアクセスを禁止する前にレジスタのデータを
   ＲＡＭに保存する請求項１記載の遊技機。
3. 【請求項３】 遊技用装置制御マイクロコンピュータ
   は、ＲＡＭアクセスを禁止する前にＲＡＭ記憶内容に関
   連した演算の結果得られるＲＡＭチェックデータをＲＡ
   Ｍに保存する請求項１または請求項２記載の遊技機。
4. 【請求項４】 遊技用装置制御基板で使用される各電圧
   を生成する電源基板が遊技用装置制御基板とは別個に設
   けられ、 前記電源基板は、遊技用装置制御基板におけるＲＡＭの
   電源バックアップを行うためのバックアップ電源を備え
   た請求項１ないし請求項３記載の遊技機。
5. 【請求項５】 バックアップ電源は、遊技用装置制御基
   板における各制御回路を駆動するための電源のラインか
   ら蓄電される請求項４記載の遊技機。