JP2001044835A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JP2001044835A JP2001044835A JP11218242A JP21824299A JP2001044835A JP 2001044835 A JP2001044835 A JP 2001044835A JP 11218242 A JP11218242 A JP 11218242A JP 21824299 A JP21824299 A JP 21824299A JP 2001044835 A JP2001044835 A JP 2001044835A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- capacitor
- conversion
- value
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 電荷再分配型のＡ／Ｄ変換装置において、補
正用コンデンサの構成を工夫し、非線形誤差の補正を最
小限の回路付加で、より簡潔に行えるようにすることを
目的とする。 【解決手段】 Ａ／Ｄ変換の基準コンデンサ（ＣＬ〜Ｃ
０）各々に、基準コンデンサの容量値の定数分の１を基
準に逓増もしくは逓減できるように定数分の１の逓倍の
容量値に調整した複数の補正用コンデンサ（ＣＬ１＋〜
ＣＬ４＋、ＣＬ１−〜ＣＬ４−）と補正用コンデンサの
接続と非接続を切り替える電子スイッチ（ＳＬ１＋〜Ｓ
Ｌ４＋、ＳＬ１−〜ＳＬ４−）を備えた基準コンデンサ
容量補正ブロックを接続する。この構成により、補正手
順を一律に簡略化して行うことができ、補正値検出回路
も容易に実現することができる。
正用コンデンサの構成を工夫し、非線形誤差の補正を最
小限の回路付加で、より簡潔に行えるようにすることを
目的とする。 【解決手段】 Ａ／Ｄ変換の基準コンデンサ（ＣＬ〜Ｃ
０）各々に、基準コンデンサの容量値の定数分の１を基
準に逓増もしくは逓減できるように定数分の１の逓倍の
容量値に調整した複数の補正用コンデンサ（ＣＬ１＋〜
ＣＬ４＋、ＣＬ１−〜ＣＬ４−）と補正用コンデンサの
接続と非接続を切り替える電子スイッチ（ＳＬ１＋〜Ｓ
Ｌ４＋、ＳＬ１−〜ＳＬ４−）を備えた基準コンデンサ
容量補正ブロックを接続する。この構成により、補正手
順を一律に簡略化して行うことができ、補正値検出回路
も容易に実現することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、コンデンサアレイ
を用いた電荷再分配型Ａ／Ｄ変換装置に関するものであ
る。
を用いた電荷再分配型Ａ／Ｄ変換装置に関するものであ
る。
【０００２】
【従来の技術】Ａ／Ｄ変換装置のＡ／Ｄ変換精度を改善
する技術の一例が、特開平７−８６９４７号公報に開示
されている。これは、逐次比較方式のＡ／Ｄ変換装置
に、同一形状のコンデンサアレイとこれに直列に接続し
た電子スイッチ群を付加し、電子スイッチ群の選択条件
を電子スイッチ制御回路で逐次設定することで、製造上
のバラツキを調整し、Ａ／Ｄ変換値の精度の改善を行え
るようにしたものである。
する技術の一例が、特開平７−８６９４７号公報に開示
されている。これは、逐次比較方式のＡ／Ｄ変換装置
に、同一形状のコンデンサアレイとこれに直列に接続し
た電子スイッチ群を付加し、電子スイッチ群の選択条件
を電子スイッチ制御回路で逐次設定することで、製造上
のバラツキを調整し、Ａ／Ｄ変換値の精度の改善を行え
るようにしたものである。
【０００３】従来の上記逐次比較方式Ａ／Ｄ変換装置に
おけるＡ／Ｄ変換精度の改善方法を図１１の構成図に基
づいて詳細に説明する。図１１は８ビットの分解能を備
えるＡ／Ｄ変換装置の構成例である。図１１において、
（Ｃ８〜Ｃ０）は一端が共通に接続された基準コンデン
サであり、この基準コンデンサ（Ｃ８〜Ｃ０）の共通接
続線７の電位（共通接続点の電位）を検出する増幅器１
が設けられている。
おけるＡ／Ｄ変換精度の改善方法を図１１の構成図に基
づいて詳細に説明する。図１１は８ビットの分解能を備
えるＡ／Ｄ変換装置の構成例である。図１１において、
（Ｃ８〜Ｃ０）は一端が共通に接続された基準コンデン
サであり、この基準コンデンサ（Ｃ８〜Ｃ０）の共通接
続線７の電位（共通接続点の電位）を検出する増幅器１
が設けられている。
【０００４】また一端が共通に接続された同一形状のセ
ルコンデンサ（Ｃ０１〜Ｃｎ）と、これらセルコンデン
サ（Ｃ０１〜Ｃｎ）を選択するスイッチ（Ｓ０１〜Ｓ
ｎ）が設けられており、前記セルコンデンサ（Ｃ０１〜
Ｃｎ）の共通に接続された一端が増幅器１の入力端に接
続されている。またスイッチ（Ｓ０１〜Ｓｎ）からなる
制御スイッチ群２０を制御するスイッチ制御回路２が設
けられている。
ルコンデンサ（Ｃ０１〜Ｃｎ）と、これらセルコンデン
サ（Ｃ０１〜Ｃｎ）を選択するスイッチ（Ｓ０１〜Ｓ
ｎ）が設けられており、前記セルコンデンサ（Ｃ０１〜
Ｃｎ）の共通に接続された一端が増幅器１の入力端に接
続されている。またスイッチ（Ｓ０１〜Ｓｎ）からなる
制御スイッチ群２０を制御するスイッチ制御回路２が設
けられている。
【０００５】また、アナログ信号入力端５より入力され
たアナログ信号Ａin、および出力線８を介して増幅器１
により検出された共通接続線７の電位はコンデンサアレ
イコントロールスイッチ回路１９へ入力され、このコン
デンサアレイコントロールスイッチ回路１９により前記
基準コンデンサ（Ｃ８〜Ｃ０）への電圧印加が制御され
る。
たアナログ信号Ａin、および出力線８を介して増幅器１
により検出された共通接続線７の電位はコンデンサアレ
イコントロールスイッチ回路１９へ入力され、このコン
デンサアレイコントロールスイッチ回路１９により前記
基準コンデンサ（Ｃ８〜Ｃ０）への電圧印加が制御され
る。
【０００６】上記基準コンデンサ（Ｃ８〜Ｃ０）のコン
デンサ容量値の比率は、基準コンデンサＣ０と基準コン
デンサＣ１の容量値は同一であり、基準コンデンサＣ２
は基準コンデンサＣ１の２倍のコンデンサ容量値を有
し、以下同様にコンデンサ容量値は２倍ずつ増加し、基
準コンデンサＣ３は基準コンデンサＣ１の４倍、基準コ
ンデンサＣ４は基準コンデンサＣ１の８倍、以下同様
に、最大容量値の基準コンデンサＣ８は基準コンデンサ
Ｃ１の１２８倍（２の８乗倍）の基準コンデンサ容量で
ある。２倍ずつの基準コンデンサ容量の構成を備えるこ
とにより、各デジタル変換ビットの基準コンデンサ容量
として作用し、アナログ電圧入力値に対して電圧判定さ
れ、Ａ／Ｄ変換される。
デンサ容量値の比率は、基準コンデンサＣ０と基準コン
デンサＣ１の容量値は同一であり、基準コンデンサＣ２
は基準コンデンサＣ１の２倍のコンデンサ容量値を有
し、以下同様にコンデンサ容量値は２倍ずつ増加し、基
準コンデンサＣ３は基準コンデンサＣ１の４倍、基準コ
ンデンサＣ４は基準コンデンサＣ１の８倍、以下同様
に、最大容量値の基準コンデンサＣ８は基準コンデンサ
Ｃ１の１２８倍（２の８乗倍）の基準コンデンサ容量で
ある。２倍ずつの基準コンデンサ容量の構成を備えるこ
とにより、各デジタル変換ビットの基準コンデンサ容量
として作用し、アナログ電圧入力値に対して電圧判定さ
れ、Ａ／Ｄ変換される。
【０００７】以上のように構成されたＡ／Ｄ変換装置の
Ａ／Ｄ変換動作について以下に説明する。アナログ信号
入力端５に入力されたアナログ信号Ａinは、基準コンデ
ンサ（Ｃ８〜Ｃ０）に電荷を蓄え、前記基準コンデンサ
の共通接続線７と反対側のスイッチを逐次切り換えるこ
とにより各ビットの判定値を増幅器１の出力信号により
判定し、Ａ／Ｄ変換データ格納レジスタ４にＡ／Ｄ変換
の判定結果を書き込む。
Ａ／Ｄ変換動作について以下に説明する。アナログ信号
入力端５に入力されたアナログ信号Ａinは、基準コンデ
ンサ（Ｃ８〜Ｃ０）に電荷を蓄え、前記基準コンデンサ
の共通接続線７と反対側のスイッチを逐次切り換えるこ
とにより各ビットの判定値を増幅器１の出力信号により
判定し、Ａ／Ｄ変換データ格納レジスタ４にＡ／Ｄ変換
の判定結果を書き込む。
【０００８】上記基準コンデンサ（Ｃ８〜Ｃ０）の製造
バラツキや増幅器１の特性変動が発生した場合、実際の
基準コンデンサ容量が理想のコンデンサ容量と異なった
場合と同様のＡ／Ｄ変換結果を出力し、変換値が理想値
から大きく外れてしまう場合がある。図１１の従来例の
Ａ／Ｄ変換装置では、基準コンデンサ（Ｃ８〜Ｃ０）に
対して、補正用コンデンサ（Ｃ０１〜Ｃｎ）の接続と非
接続を制御スイッチ群２０で設定することにより、逐次
比較の際にスイッチ制御回路２によりコンデンサ容量値
を逐次補正し、Ａ／Ｄ変換の分解能を高めている。
バラツキや増幅器１の特性変動が発生した場合、実際の
基準コンデンサ容量が理想のコンデンサ容量と異なった
場合と同様のＡ／Ｄ変換結果を出力し、変換値が理想値
から大きく外れてしまう場合がある。図１１の従来例の
Ａ／Ｄ変換装置では、基準コンデンサ（Ｃ８〜Ｃ０）に
対して、補正用コンデンサ（Ｃ０１〜Ｃｎ）の接続と非
接続を制御スイッチ群２０で設定することにより、逐次
比較の際にスイッチ制御回路２によりコンデンサ容量値
を逐次補正し、Ａ／Ｄ変換の分解能を高めている。
【０００９】近年、半導体集積回路はますますプロセス
の微細化が進んでおり、微細化の進行に伴ってＡ／Ｄ変
換精度の安定した維持が非常に困難になっている。変換
精度（変換分解能）の保証の方法の１つの手段として、
前記補正用コンデンサ（Ｃ０１〜Ｃｎ）を用いた手段は
有効である。
の微細化が進んでおり、微細化の進行に伴ってＡ／Ｄ変
換精度の安定した維持が非常に困難になっている。変換
精度（変換分解能）の保証の方法の１つの手段として、
前記補正用コンデンサ（Ｃ０１〜Ｃｎ）を用いた手段は
有効である。
【００１０】
【発明が解決しようとする課題】しかし、上記同一形状
のセルコンデンサ（Ｃ０１〜Ｃｎ）と制御スイッチ群２
０を組み合わせて補正する方法を各コンデンサに共通の
接地を持たない電荷再分配型のＡ／Ｄ変換装置に応用し
た場合、精度改善のために必要な補正用コンデンサが基
準コンデンサ個々に独立して必要となるため、回路的な
冗長度が非常に大きくなり、加えて、スイッチ制御回路
および調整方法が非常に煩雑になるという問題が発生す
る。
のセルコンデンサ（Ｃ０１〜Ｃｎ）と制御スイッチ群２
０を組み合わせて補正する方法を各コンデンサに共通の
接地を持たない電荷再分配型のＡ／Ｄ変換装置に応用し
た場合、精度改善のために必要な補正用コンデンサが基
準コンデンサ個々に独立して必要となるため、回路的な
冗長度が非常に大きくなり、加えて、スイッチ制御回路
および調整方法が非常に煩雑になるという問題が発生す
る。
【００１１】本発明は、このような電荷再分配型Ａ／Ｄ
変換装置において、非線形誤差の補正を最小限の回路付
加で、より簡潔に行えることを目的とする。
変換装置において、非線形誤差の補正を最小限の回路付
加で、より簡潔に行えることを目的とする。
【００１２】
【課題を解決するための手段】本発明の電荷再分配型の
Ａ／Ｄ変換装置においては、一端が共通に接続された複
数の基準コンデンサと、前記複数の基準コンデンサの共
通接続点の電位を検出する電位検出手段と、前記電位検
出手段により検出された前記共通接続点の電位に応じて
前記基準コンデンサへの電圧印加を制御する制御手段と
を備え、一端が共通に接続された複数の補正用コンデン
サと、これら補正用コンデンサの他端にそれぞれ一端が
接続され、他端が共通に接続された複数のスイッチ手段
からなる基準コンデンサ容量補正ブロックを、前記基準
コンデンサと同じ数だけ備え、各基準コンデンサ容量補
正ブロックの補正用コンデンサの一端とスイッチ手段の
他端を、それぞれ前記基準コンデンサの両端に接続し、
前記基準コンデンサの容量値を個別に前記複数の補正用
コンデンサで変化させることを特徴としたものである。
Ａ／Ｄ変換装置においては、一端が共通に接続された複
数の基準コンデンサと、前記複数の基準コンデンサの共
通接続点の電位を検出する電位検出手段と、前記電位検
出手段により検出された前記共通接続点の電位に応じて
前記基準コンデンサへの電圧印加を制御する制御手段と
を備え、一端が共通に接続された複数の補正用コンデン
サと、これら補正用コンデンサの他端にそれぞれ一端が
接続され、他端が共通に接続された複数のスイッチ手段
からなる基準コンデンサ容量補正ブロックを、前記基準
コンデンサと同じ数だけ備え、各基準コンデンサ容量補
正ブロックの補正用コンデンサの一端とスイッチ手段の
他端を、それぞれ前記基準コンデンサの両端に接続し、
前記基準コンデンサの容量値を個別に前記複数の補正用
コンデンサで変化させることを特徴としたものである。
【００１３】この本発明によれば、非線形誤差の補正を
最小限の回路付加で、より簡潔に行える電荷再分配型の
Ａ／Ｄ変換装置が得られる。
最小限の回路付加で、より簡潔に行える電荷再分配型の
Ａ／Ｄ変換装置が得られる。
【００１４】
【発明の実施の形態】本発明の請求項１に記載の発明
は、一端が共通に接続された複数の基準コンデンサと、
前記複数の基準コンデンサの共通接続点の電位を検出す
る電位検出手段と、前記電位検出手段により検出された
前記共通接続点の電位に応じて前記基準コンデンサへの
電圧印加を制御する制御手段とを備え、一端が共通に接
続された複数の補正用コンデンサと、これら補正用コン
デンサの他端にそれぞれ一端が接続され、他端が共通に
接続された複数のスイッチ手段からなる基準コンデンサ
容量補正ブロックを、前記基準コンデンサと同じ数だけ
備え、各基準コンデンサ容量補正ブロックの補正用コン
デンサの一端とスイッチ手段の他端を、それぞれ前記基
準コンデンサの両端に接続し、前記基準コンデンサの容
量値を個別に前記複数の補正用コンデンサで変化させる
ことを特徴としたものであり、各基準コンデンサに対し
て、複数の補正用コンデンサがそれぞれスイッチ手段を
介して個別に並列に接続され、これら複数の補正用コン
デンサの接続あるいは非接続により、各基準コンデンサ
の容量値が個別に変化されるという作用を有する。よっ
て、電荷再分配型のＡ／Ｄ変換装置としての基本的な回
路構成を複雑にすること無く、Ａ／Ｄ変換精度の改善を
はかることができる。
は、一端が共通に接続された複数の基準コンデンサと、
前記複数の基準コンデンサの共通接続点の電位を検出す
る電位検出手段と、前記電位検出手段により検出された
前記共通接続点の電位に応じて前記基準コンデンサへの
電圧印加を制御する制御手段とを備え、一端が共通に接
続された複数の補正用コンデンサと、これら補正用コン
デンサの他端にそれぞれ一端が接続され、他端が共通に
接続された複数のスイッチ手段からなる基準コンデンサ
容量補正ブロックを、前記基準コンデンサと同じ数だけ
備え、各基準コンデンサ容量補正ブロックの補正用コン
デンサの一端とスイッチ手段の他端を、それぞれ前記基
準コンデンサの両端に接続し、前記基準コンデンサの容
量値を個別に前記複数の補正用コンデンサで変化させる
ことを特徴としたものであり、各基準コンデンサに対し
て、複数の補正用コンデンサがそれぞれスイッチ手段を
介して個別に並列に接続され、これら複数の補正用コン
デンサの接続あるいは非接続により、各基準コンデンサ
の容量値が個別に変化されるという作用を有する。よっ
て、電荷再分配型のＡ／Ｄ変換装置としての基本的な回
路構成を複雑にすること無く、Ａ／Ｄ変換精度の改善を
はかることができる。
【００１５】請求項２に記載の発明は、複数の補正用コ
ンデンサの容量値を、接続する基準コンデンサの容量値
の定数分の１を基準に逓増もしくは逓減できるように定
数分の１の逓倍の容量値に調整したことを特徴としたも
のであり、基準コンデンサの容量値の違いに関わらず、
複数の補正用コンデンサの容量値は前記基準コンデンサ
の容量値の定数分の１を基準に逓増もしくは逓減できる
ように定数分の１の逓倍の容量値に調整されることによ
り、補正手順を各基準コンデンサに対して一律にできる
という作用を有する。よって、補正手順を一律に簡略化
して行うことができ、補正値設定を容易に行うことがで
きる。
ンデンサの容量値を、接続する基準コンデンサの容量値
の定数分の１を基準に逓増もしくは逓減できるように定
数分の１の逓倍の容量値に調整したことを特徴としたも
のであり、基準コンデンサの容量値の違いに関わらず、
複数の補正用コンデンサの容量値は前記基準コンデンサ
の容量値の定数分の１を基準に逓増もしくは逓減できる
ように定数分の１の逓倍の容量値に調整されることによ
り、補正手順を各基準コンデンサに対して一律にできる
という作用を有する。よって、補正手順を一律に簡略化
して行うことができ、補正値設定を容易に行うことがで
きる。
【００１６】請求項３に記載の発明は、スイッチ手段に
よる補正用コンデンサの接続と非接続の切り換えを設定
するスイッチ制御用レジスタと、基準コンデンサの容量
値を変更する補正値検出回路を備え、この補正値検出回
路を、外部信号入力で基準Ａ／Ｄ変換値を出力する基準
Ａ／Ｄ変換手段と、前記基準Ａ／Ｄ変換手段より出力さ
れた基準Ａ／Ｄ変換値と、基準アナログ信号入力のＡ／
Ｄ変換結果出力とを比較し、Ａ／Ｄ変換誤差を極性も含
めて出力する比較手段と、前記比較手段より出力された
Ａ／Ｄ変換誤差の総和を演算し、総加算減算結果極性を
出力する演算手段と、前記演算手段より出力された総加
算減算結果の出力により前記スイッチ制御用レジスタに
設定値を書込む書込み手段から構成し、前記スイッチ制
御用レジスタの設定により前記補正用コンデンサの接続
と非接続を切り換えて前記基準コンデンサ容量値の変更
することを特徴としたものであり、基準アナログ信号入
力と単純な外部信号入力のみで、変換精度（分解能）の
補正値の検出が行われ、補正用の設定データはスイッチ
制御用レジスタに格納され、スイッチ制御用レジスタの
設定により補正用コンデンサの接続と非接続が切り換え
られ基準コンデンサ容量値が変更されるという作用を有
する。
よる補正用コンデンサの接続と非接続の切り換えを設定
するスイッチ制御用レジスタと、基準コンデンサの容量
値を変更する補正値検出回路を備え、この補正値検出回
路を、外部信号入力で基準Ａ／Ｄ変換値を出力する基準
Ａ／Ｄ変換手段と、前記基準Ａ／Ｄ変換手段より出力さ
れた基準Ａ／Ｄ変換値と、基準アナログ信号入力のＡ／
Ｄ変換結果出力とを比較し、Ａ／Ｄ変換誤差を極性も含
めて出力する比較手段と、前記比較手段より出力された
Ａ／Ｄ変換誤差の総和を演算し、総加算減算結果極性を
出力する演算手段と、前記演算手段より出力された総加
算減算結果の出力により前記スイッチ制御用レジスタに
設定値を書込む書込み手段から構成し、前記スイッチ制
御用レジスタの設定により前記補正用コンデンサの接続
と非接続を切り換えて前記基準コンデンサ容量値の変更
することを特徴としたものであり、基準アナログ信号入
力と単純な外部信号入力のみで、変換精度（分解能）の
補正値の検出が行われ、補正用の設定データはスイッチ
制御用レジスタに格納され、スイッチ制御用レジスタの
設定により補正用コンデンサの接続と非接続が切り換え
られ基準コンデンサ容量値が変更されるという作用を有
する。
【００１７】以下、本発明の実施の形態について、図面
に基づいて説明する。なお、従来例の図１１の構成と同
一の構成には同一の符号を付して詳細な説明を省略す
る。 （実施の形態１）図１は本発明の実施の形態１における
Ａ／Ｄ変換装置の構成図である。本発明のＡ／Ｄ変換装
置には、Ａ／Ｄ変換装置の基本構成要素である基準コン
デンサＣ０〜Ｃ８と、基準コンデンサ（Ｃ８〜Ｃ０）の
共通接続点の電位を検出する増幅器（電位検出手段の一
例）１と、後述する電子スイッチ群６を制御するスイッ
チ制御回路２と、Ａ／Ｄ変換結果を格納するＡ／Ｄ変換
データ格納レジスタ４と、基準コンデンサ（Ｃ８〜Ｃ
０）への電圧印可を制御するコンデンサアレイコントロ
ールスイッチ回路（制御手段の一例）１９が備えられて
おり、従来のセルコンデンサ（Ｃ０１〜Ｃｎ）とスイッ
チ群（Ｓ０１〜Ｓｎ）に代えて、各基準コンデンサ（Ｃ
８〜Ｃ０）に個別に並列に接続される、基準コンデンサ
と同数の基準コンデンサ容量補正ブロック１８が設けら
れ、さらに補正値検出を実施した場合にスイッチ制御回
路２に制御用データを与える補正値検出回路３（詳細は
後述する）が設けられている。
に基づいて説明する。なお、従来例の図１１の構成と同
一の構成には同一の符号を付して詳細な説明を省略す
る。 （実施の形態１）図１は本発明の実施の形態１における
Ａ／Ｄ変換装置の構成図である。本発明のＡ／Ｄ変換装
置には、Ａ／Ｄ変換装置の基本構成要素である基準コン
デンサＣ０〜Ｃ８と、基準コンデンサ（Ｃ８〜Ｃ０）の
共通接続点の電位を検出する増幅器（電位検出手段の一
例）１と、後述する電子スイッチ群６を制御するスイッ
チ制御回路２と、Ａ／Ｄ変換結果を格納するＡ／Ｄ変換
データ格納レジスタ４と、基準コンデンサ（Ｃ８〜Ｃ
０）への電圧印可を制御するコンデンサアレイコントロ
ールスイッチ回路（制御手段の一例）１９が備えられて
おり、従来のセルコンデンサ（Ｃ０１〜Ｃｎ）とスイッ
チ群（Ｓ０１〜Ｓｎ）に代えて、各基準コンデンサ（Ｃ
８〜Ｃ０）に個別に並列に接続される、基準コンデンサ
と同数の基準コンデンサ容量補正ブロック１８が設けら
れ、さらに補正値検出を実施した場合にスイッチ制御回
路２に制御用データを与える補正値検出回路３（詳細は
後述する）が設けられている。
【００１８】前記基準コンデンサ容量補正ブロック１８
は、基準コンデンサ（Ｃ８〜Ｃ０）の容量値を補正する
複数の補正用コンデンサ（詳細は後述する）とこれら補
正用コンデンサの接続と非接続を行う電子スイッチを内
蔵し、基準コンデンサ（Ｃ８〜Ｃ０）の容量値を補正す
る。図１において、６は前記基準コンデンサ容量補正ブ
ロック１８内の電子スイッチ群を示している。
は、基準コンデンサ（Ｃ８〜Ｃ０）の容量値を補正する
複数の補正用コンデンサ（詳細は後述する）とこれら補
正用コンデンサの接続と非接続を行う電子スイッチを内
蔵し、基準コンデンサ（Ｃ８〜Ｃ０）の容量値を補正す
る。図１において、６は前記基準コンデンサ容量補正ブ
ロック１８内の電子スイッチ群を示している。
【００１９】図１に示すＡ／Ｄ変換装置は、コンデンサ
容量値の基準コンデンサ（Ｃ８〜Ｃ０）を８種類備える
ことにより、基準電圧（Ｖｒｅｆ＋、Ｖｒｅｆ−）に対
し８ビットのＡ／Ｄ変換分解能を実現している。具体的
には、基準電圧Ｖｒｅｆ＋と基準電圧Ｖｒｅｆ−の間の
電位差を２５６（２の８乗）分割してデジタル値に変換
できる。基準コンデンサ（Ｃ８〜Ｃ０）の容量値の比率
は基準コンデンサＣ０と基準コンデンサＣ１は同一であ
り、基準コンデンサＣ２は基準コンデンサＣ１の２倍の
コンデンサ容量を持ち、以下同様にコンデンサ容量は２
倍ずつ増加してあり、基準コンデンサＣ３は基準コンデ
ンサＣ１の４倍、基準コンデンサＣ４は基準コンデンサ
Ｃ１の８倍、以下同様に、最大の基準コンデンサＣ８は
基準コンデンサＣ１の１２８倍（２8-1倍）の基準コン
デンサ容量である。例えば、１０ビットの分解能のＡ／
Ｄ変換装置を実現するときは、５１２倍（２10-1倍）の
基準コンデンサが必要である。
容量値の基準コンデンサ（Ｃ８〜Ｃ０）を８種類備える
ことにより、基準電圧（Ｖｒｅｆ＋、Ｖｒｅｆ−）に対
し８ビットのＡ／Ｄ変換分解能を実現している。具体的
には、基準電圧Ｖｒｅｆ＋と基準電圧Ｖｒｅｆ−の間の
電位差を２５６（２の８乗）分割してデジタル値に変換
できる。基準コンデンサ（Ｃ８〜Ｃ０）の容量値の比率
は基準コンデンサＣ０と基準コンデンサＣ１は同一であ
り、基準コンデンサＣ２は基準コンデンサＣ１の２倍の
コンデンサ容量を持ち、以下同様にコンデンサ容量は２
倍ずつ増加してあり、基準コンデンサＣ３は基準コンデ
ンサＣ１の４倍、基準コンデンサＣ４は基準コンデンサ
Ｃ１の８倍、以下同様に、最大の基準コンデンサＣ８は
基準コンデンサＣ１の１２８倍（２8-1倍）の基準コン
デンサ容量である。例えば、１０ビットの分解能のＡ／
Ｄ変換装置を実現するときは、５１２倍（２10-1倍）の
基準コンデンサが必要である。
【００２０】図２に基準コンデンサ容量補正ブロック１
８の構成例を具体的に示す。図２に示すように、補正用
コンデンサとして、＋補正用４個のコンデンサ（ＣＬ１
＋〜ＣＬ４＋）と−補正用４個のコンデンサ（ＣＬ１−
〜ＣＬ４−）の合計８個のコンデンサが設けられてい
る。”Ｌ”はビット数を示しており、８ビットの分解能
を持つＡ／Ｄ変換装置であればＬの最大値は８である。
基準コンデンサＣ１には、補正用コンデンサ（Ｃ１１＋
〜Ｃ１４＋、Ｃ１１−〜Ｃ１４−）（図３参照）が設け
られている。
８の構成例を具体的に示す。図２に示すように、補正用
コンデンサとして、＋補正用４個のコンデンサ（ＣＬ１
＋〜ＣＬ４＋）と−補正用４個のコンデンサ（ＣＬ１−
〜ＣＬ４−）の合計８個のコンデンサが設けられてい
る。”Ｌ”はビット数を示しており、８ビットの分解能
を持つＡ／Ｄ変換装置であればＬの最大値は８である。
基準コンデンサＣ１には、補正用コンデンサ（Ｃ１１＋
〜Ｃ１４＋、Ｃ１１−〜Ｃ１４−）（図３参照）が設け
られている。
【００２１】補正用コンデンサの最小容量値は、接続す
る各基準コンデンサ容量の１／Ｎ（定数分の１、またＮ
は任意の定数）とし、基準コンデンサの容量値に対し定
めた一定の割合で、容量値に一律の重み付けを行う。Ｎ
の値は任意であり、必要な補正能力を考慮のうえ決定す
る。基準コンデンサＣ１の補正用コンデンサ（Ｃ１１＋
〜Ｃ１４＋、Ｃ１１−〜Ｃ１４−）の構成例に着目した
場合、補正用コンデンサの最小容量値はＣ１１＋とＣ１
１−に設定し、コンデンサ容量値は基準コンデンサＣ１
の１／Ｎとする。補正用コンデンサ（Ｃ１１＋〜Ｃ１４
＋、Ｃ１１−〜Ｃ１４−）相互の重み付けは基準コンデ
ンサの１／Ｎのコンデンサ容量値を与えたＣ１１＋とＣ
１１−に対し逓倍に、つまり、１倍と２倍と４倍と８倍
となるよう補正コンデンサ容量を構成し、＋補正用４個
と−補正用４個の合計８個のコンデンサを並列に接続す
る。１倍、２倍、４倍、８倍というように逓倍に設定し
た補正コンデンサ容量の構成は、接続と非接続を組み合
わせることにより、補正用コンデンサの最小容量値の最
大１６倍まで１倍ステップの逓増もしくは逓減の容量値
補正を行うことが可能な構成となっている。
る各基準コンデンサ容量の１／Ｎ（定数分の１、またＮ
は任意の定数）とし、基準コンデンサの容量値に対し定
めた一定の割合で、容量値に一律の重み付けを行う。Ｎ
の値は任意であり、必要な補正能力を考慮のうえ決定す
る。基準コンデンサＣ１の補正用コンデンサ（Ｃ１１＋
〜Ｃ１４＋、Ｃ１１−〜Ｃ１４−）の構成例に着目した
場合、補正用コンデンサの最小容量値はＣ１１＋とＣ１
１−に設定し、コンデンサ容量値は基準コンデンサＣ１
の１／Ｎとする。補正用コンデンサ（Ｃ１１＋〜Ｃ１４
＋、Ｃ１１−〜Ｃ１４−）相互の重み付けは基準コンデ
ンサの１／Ｎのコンデンサ容量値を与えたＣ１１＋とＣ
１１−に対し逓倍に、つまり、１倍と２倍と４倍と８倍
となるよう補正コンデンサ容量を構成し、＋補正用４個
と−補正用４個の合計８個のコンデンサを並列に接続す
る。１倍、２倍、４倍、８倍というように逓倍に設定し
た補正コンデンサ容量の構成は、接続と非接続を組み合
わせることにより、補正用コンデンサの最小容量値の最
大１６倍まで１倍ステップの逓増もしくは逓減の容量値
補正を行うことが可能な構成となっている。
【００２２】図１に示す９個の基準コンデンサ（Ｃ８〜
Ｃ０）のそれぞれに対し、上記の如く並列接続する基準
コンデンサ容量の１／Ｎを基準とした８個の補正用コン
デンサを接続するように基準コンデンサ容量補正ブロッ
ク１８内の補正用コンデンサの容量値を調整する。従来
例で同様の補正コンデンサ容量を確保するためには、各
基準コンデンサに対し、３２個｛１６個×２組（＋補正
用と−補正用）｝以上の補正用コンデンサが必要であ
り、非常に冗長な回路構成になるが、本発明の形態にお
いては非常に簡潔な回路構成で収められる。また、補正
に必要な設定データ量も、従来例の場合であれば３２ビ
ット×基準コンデンサ数分のビット数が必要であった
が、本実施の形態であれば８ビット×基準コンデンサ数
分のビット数であり、従来の１／４で設定可能である。
なお、補正用コンデンサの構成数は本実施の形態で示し
た８個より多くしても良いが、コントロールするスイッ
チ制御レジスタセット（後述する）が比例して多くなる
ので、必要十分な補正能力に合わせて構成する。
Ｃ０）のそれぞれに対し、上記の如く並列接続する基準
コンデンサ容量の１／Ｎを基準とした８個の補正用コン
デンサを接続するように基準コンデンサ容量補正ブロッ
ク１８内の補正用コンデンサの容量値を調整する。従来
例で同様の補正コンデンサ容量を確保するためには、各
基準コンデンサに対し、３２個｛１６個×２組（＋補正
用と−補正用）｝以上の補正用コンデンサが必要であ
り、非常に冗長な回路構成になるが、本発明の形態にお
いては非常に簡潔な回路構成で収められる。また、補正
に必要な設定データ量も、従来例の場合であれば３２ビ
ット×基準コンデンサ数分のビット数が必要であった
が、本実施の形態であれば８ビット×基準コンデンサ数
分のビット数であり、従来の１／４で設定可能である。
なお、補正用コンデンサの構成数は本実施の形態で示し
た８個より多くしても良いが、コントロールするスイッ
チ制御レジスタセット（後述する）が比例して多くなる
ので、必要十分な補正能力に合わせて構成する。
【００２３】また電子スイッチ群６は、図２に示すよう
に、各補正用コンデンサ（ＣＬ１＋〜ＣＬ４＋、ＣＬ１
−〜ＣＬ４−）をそれぞれ、基準コンデンサＣＬに並列
に接続する電子スイッチ（ＳＬ１＋〜ＳＬ４＋、ＳＬ１
−〜ＳＬ４−）から構成されている。基準コンデンサＣ
１に着目した場合、基準コンデンサＣ１の電極の両端
に、接続と非接続を制御する電子スイッチ（Ｓ１１＋〜
Ｓ１４＋、Ｓ１１−〜Ｓ１４−）が直列に接続された補
正用コンデンサ（Ｃ１１＋、Ｃ１２＋、Ｃ１３＋、Ｃ１
４＋、Ｃ１１−、Ｃ１２−、Ｃ１３−、Ｃ１４−）が並
列に接続される。
に、各補正用コンデンサ（ＣＬ１＋〜ＣＬ４＋、ＣＬ１
−〜ＣＬ４−）をそれぞれ、基準コンデンサＣＬに並列
に接続する電子スイッチ（ＳＬ１＋〜ＳＬ４＋、ＳＬ１
−〜ＳＬ４−）から構成されている。基準コンデンサＣ
１に着目した場合、基準コンデンサＣ１の電極の両端
に、接続と非接続を制御する電子スイッチ（Ｓ１１＋〜
Ｓ１４＋、Ｓ１１−〜Ｓ１４−）が直列に接続された補
正用コンデンサ（Ｃ１１＋、Ｃ１２＋、Ｃ１３＋、Ｃ１
４＋、Ｃ１１−、Ｃ１２−、Ｃ１３−、Ｃ１４−）が並
列に接続される。
【００２４】電子スイッチ群６のうち、ＳＬ１＋〜ＳＬ
４＋は回路リセット後の初期状態で電子スイッチが未接
続であり、ＳＬ１−〜ＳＬ４−は回路リセット後の初期
状態で電子スイッチが接続されている状態である。電子
スイッチが接続されている補正用コンデンサと未接続の
構成を用いて基準コンデンサの容量値の逓増もしくは逓
減を行える。
４＋は回路リセット後の初期状態で電子スイッチが未接
続であり、ＳＬ１−〜ＳＬ４−は回路リセット後の初期
状態で電子スイッチが接続されている状態である。電子
スイッチが接続されている補正用コンデンサと未接続の
構成を用いて基準コンデンサの容量値の逓増もしくは逓
減を行える。
【００２５】図３に電子スイッチ群６を駆動し、補正用
コンデンサ容量を調整するレジスタの構成図を示す。図
３は基準コンデンサＣ１の補正用コンデンサ容量調整レ
ジスタの構成を示している。図３において、２１は８ビ
ットのスイッチ制御レジスタであり、各ビットを各電子
スイッチ（Ｓ１１＋〜Ｓ１４＋、Ｓ１１−〜Ｓ１４−）
に割り当てている。２２〜２５は極性反転回路である。
なお、他の基準コンデンサ（Ｃ０、Ｃ２〜Ｃ８）も同様
にスイッチ制御レジスタ２１とは別のアドレス位置に制
御レジスタを割り当てて、基準コンデンサの容量値補正
を各基準コンデンサ毎にそれぞれ個別に制御可能な構成
としている。
コンデンサ容量を調整するレジスタの構成図を示す。図
３は基準コンデンサＣ１の補正用コンデンサ容量調整レ
ジスタの構成を示している。図３において、２１は８ビ
ットのスイッチ制御レジスタであり、各ビットを各電子
スイッチ（Ｓ１１＋〜Ｓ１４＋、Ｓ１１−〜Ｓ１４−）
に割り当てている。２２〜２５は極性反転回路である。
なお、他の基準コンデンサ（Ｃ０、Ｃ２〜Ｃ８）も同様
にスイッチ制御レジスタ２１とは別のアドレス位置に制
御レジスタを割り当てて、基準コンデンサの容量値補正
を各基準コンデンサ毎にそれぞれ個別に制御可能な構成
としている。
【００２６】図３に示すように、上位ビット（ビット７
〜ビット４）を＋補正用の電子スイッチに割り当て、下
位ビット（ビット３〜ビット０）を−補正用の電子スイ
ッチに割り当てている。また、補正容量が最小の補正用
コンデンサをレジスタの＋補正用もしくは−補正用の４
ビットの内のＬＳＢに割り当てることにより、補正用コ
ンデンサの総容量値とレジスタの即値が相対的に１対１
に対応し、補正値の認識が簡単になる。例えば、ビット
７で制御する補正用コンデンサＣ１４＋は補正用コンデ
ンサＣ１１＋の８倍の補正コンデンサ容量を備えるの
で、＋補正を設定する上位４ビットの値を１０進数表現
した値の倍数分の容量値が補正される。例えば、ビット
７〜ビット４を”０００１”と設定した場合は補正容量
値はＣ１１＋のみであるが、ビット７〜ビット４を”１
１１１”と設定した場合は、Ｃ１１＋〜Ｃ１４＋が全て
接続され補正容量値の合計はＣ１１＋の１６倍となる。
−補正側も同様であり、最小の補正コンデンサの制御用
電子スイッチＳ１１−は補正用レジスタビットのＬＳＢ
に割り当てる。１つの基準コンデンサに対し、８個の補
正用コンデンサを用意することにより、最小の補正コン
デンサ容量値Ｃ１１＋あるいはＣ１１−の１６倍まで、
補正用コンデンサ容量値増減の設定を行うことができ
る。前記基準コンデンサ容量補正ブロック１８とスイッ
チ制御レジスタ２１の構成により、各基準コンデンサに
対する補正手順を同一にできるので、手順を簡略化で
き、かつ調整用回路を簡略化できる。
〜ビット４）を＋補正用の電子スイッチに割り当て、下
位ビット（ビット３〜ビット０）を−補正用の電子スイ
ッチに割り当てている。また、補正容量が最小の補正用
コンデンサをレジスタの＋補正用もしくは−補正用の４
ビットの内のＬＳＢに割り当てることにより、補正用コ
ンデンサの総容量値とレジスタの即値が相対的に１対１
に対応し、補正値の認識が簡単になる。例えば、ビット
７で制御する補正用コンデンサＣ１４＋は補正用コンデ
ンサＣ１１＋の８倍の補正コンデンサ容量を備えるの
で、＋補正を設定する上位４ビットの値を１０進数表現
した値の倍数分の容量値が補正される。例えば、ビット
７〜ビット４を”０００１”と設定した場合は補正容量
値はＣ１１＋のみであるが、ビット７〜ビット４を”１
１１１”と設定した場合は、Ｃ１１＋〜Ｃ１４＋が全て
接続され補正容量値の合計はＣ１１＋の１６倍となる。
−補正側も同様であり、最小の補正コンデンサの制御用
電子スイッチＳ１１−は補正用レジスタビットのＬＳＢ
に割り当てる。１つの基準コンデンサに対し、８個の補
正用コンデンサを用意することにより、最小の補正コン
デンサ容量値Ｃ１１＋あるいはＣ１１−の１６倍まで、
補正用コンデンサ容量値増減の設定を行うことができ
る。前記基準コンデンサ容量補正ブロック１８とスイッ
チ制御レジスタ２１の構成により、各基準コンデンサに
対する補正手順を同一にできるので、手順を簡略化で
き、かつ調整用回路を簡略化できる。
【００２７】以上のように構成されたＡ／Ｄ変換装置の
変換結果の補正方法について説明する。図４は上記補正
方法の第１の説明図であり、補正用コンデンサを全く使
用せずに基準コンデンサのみでＡ／Ｄ変換を行い、Ａ／
Ｄ変換誤差が発生している場合のＡ／Ｄ変換誤差の一例
である。
変換結果の補正方法について説明する。図４は上記補正
方法の第１の説明図であり、補正用コンデンサを全く使
用せずに基準コンデンサのみでＡ／Ｄ変換を行い、Ａ／
Ｄ変換誤差が発生している場合のＡ／Ｄ変換誤差の一例
である。
【００２８】Ｌビットの分解能を備えるＡ／Ｄ変換装置
の場合を想定して、横軸はデジタルビット値を示してお
り、最大値は「２L−１」である。例えば、８ビットの
Ａ／Ｄであれば最大値２５５である。縦軸は入力電圧に
対する理想的なデジタル変換値と比較した、実際のＡ／
Ｄ変換値の誤差である。例えば、理想変換期待値が２ビ
ット表現で”００００１１１１”の時に実際のＡ／Ｄ変
換値が”０００１００１０”であれば、Ａ／Ｄ変換誤
差”＋３ＬＳＢ”として誤差を表現する。図４の説明図
は、入力電圧の１／２までは理想デジタル値に対し大き
くデジタル値変換され、１／２以上の入力電圧では理想
デジタル値に対し小さくデジタル値変換されている例を
示している。また、横軸に対してＡ／Ｄ変換誤差の＋側
（総和値Ｍ）と−側（総和値Ｎ）で非対称であり、変換
誤差値総和がＡ／Ｄ変換誤差の＋側に偏っている場合で
ある。前記変換誤差値総和は１ＬＳＢ単位（分解能８ビ
ットであれば２５６ステップ）でＡ／Ｄ変換誤差値を全
て加減算したものを示している。この場合、最初に、基
準コンデンサ容量が最大である、最上位ビットの基準コ
ンデンサの容量値を補正する。
の場合を想定して、横軸はデジタルビット値を示してお
り、最大値は「２L−１」である。例えば、８ビットの
Ａ／Ｄであれば最大値２５５である。縦軸は入力電圧に
対する理想的なデジタル変換値と比較した、実際のＡ／
Ｄ変換値の誤差である。例えば、理想変換期待値が２ビ
ット表現で”００００１１１１”の時に実際のＡ／Ｄ変
換値が”０００１００１０”であれば、Ａ／Ｄ変換誤
差”＋３ＬＳＢ”として誤差を表現する。図４の説明図
は、入力電圧の１／２までは理想デジタル値に対し大き
くデジタル値変換され、１／２以上の入力電圧では理想
デジタル値に対し小さくデジタル値変換されている例を
示している。また、横軸に対してＡ／Ｄ変換誤差の＋側
（総和値Ｍ）と−側（総和値Ｎ）で非対称であり、変換
誤差値総和がＡ／Ｄ変換誤差の＋側に偏っている場合で
ある。前記変換誤差値総和は１ＬＳＢ単位（分解能８ビ
ットであれば２５６ステップ）でＡ／Ｄ変換誤差値を全
て加減算したものを示している。この場合、最初に、基
準コンデンサ容量が最大である、最上位ビットの基準コ
ンデンサの容量値を補正する。
【００２９】図５は、補正方法の第２の説明図である。
本説明図では横軸に対してＡ／Ｄ変換誤差の＋側（総和
値＋Ｍ’）と−側（総和値−Ｎ’（＝−Ｍ’））で対称
となっており、変換値の変換誤差値総和が”０”となっ
ている一例である。前記最上位ビットの基準コンデンサ
容量を＋側へ補正することは、Ａ／Ｄ変換の基準コンデ
ンサ容量の総容量値を増加させる＋側に補正する状態と
なり、見かけ上のＡ／Ｄ変換基準値が下がるので、図４
の絶対的な変換誤差が大きな状態から、図５の絶対的な
変換誤差が少なくなる状態に補正をかけたことになる。
本説明図では横軸に対してＡ／Ｄ変換誤差の＋側（総和
値＋Ｍ’）と−側（総和値−Ｎ’（＝−Ｍ’））で対称
となっており、変換値の変換誤差値総和が”０”となっ
ている一例である。前記最上位ビットの基準コンデンサ
容量を＋側へ補正することは、Ａ／Ｄ変換の基準コンデ
ンサ容量の総容量値を増加させる＋側に補正する状態と
なり、見かけ上のＡ／Ｄ変換基準値が下がるので、図４
の絶対的な変換誤差が大きな状態から、図５の絶対的な
変換誤差が少なくなる状態に補正をかけたことになる。
【００３０】図６は、補正方法の第３の説明図である。
本説明図では入力電圧の１／２までに対して、横軸に対
してＡ／Ｄ変換誤差の＋側（総和値＋Ｍ’’）と−側
（総和値−Ｎ’’（＝Ｍ’’））で対称となっており、
変換値の変換誤差値総和が”０”となっている一例であ
る。１ＬＳＢ単位で変換誤差を判定し、入力電圧の１／
２までに対して変換値の変換誤差値総和が”０”となる
まで、（最上位−１）ビットの基準コンデンサ容量を補
正コンデンサを用いて補正する。以上の補正手順を基準
コンデンサの最下位ビットまで続けることにより、分解
能を補正することができる。
本説明図では入力電圧の１／２までに対して、横軸に対
してＡ／Ｄ変換誤差の＋側（総和値＋Ｍ’’）と−側
（総和値−Ｎ’’（＝Ｍ’’））で対称となっており、
変換値の変換誤差値総和が”０”となっている一例であ
る。１ＬＳＢ単位で変換誤差を判定し、入力電圧の１／
２までに対して変換値の変換誤差値総和が”０”となる
まで、（最上位−１）ビットの基準コンデンサ容量を補
正コンデンサを用いて補正する。以上の補正手順を基準
コンデンサの最下位ビットまで続けることにより、分解
能を補正することができる。
【００３１】以上の補正方法はＡ／Ｄ変換装置の外部か
らの制御を用いても可能であるが、内部に、図１に示す
補正値検出回路３を持っていれば、より簡潔な手段を用
いて変換値の補正が可能である。以下、その構成と動作
について説明する。図７は前記補正値検出回路３の回路
内部構成図である。図７において、４０は、コンデンサ
アレイコントロールスイッチ回路１９において判定され
たＡ／Ｄ変換結果出力４８（図１参照）と、後述する基
準Ａ／Ｄ変換値カウンタ４５から出力される基準Ａ／Ｄ
変換値５０を比較し、Ａ／Ｄ変換誤差を極性（＋側と−
側）も含めたＡ／Ｄ変換誤差結果出力５１として、加算
減算器４１へ出力する比較器（比較手段の一例）であ
る。
らの制御を用いても可能であるが、内部に、図１に示す
補正値検出回路３を持っていれば、より簡潔な手段を用
いて変換値の補正が可能である。以下、その構成と動作
について説明する。図７は前記補正値検出回路３の回路
内部構成図である。図７において、４０は、コンデンサ
アレイコントロールスイッチ回路１９において判定され
たＡ／Ｄ変換結果出力４８（図１参照）と、後述する基
準Ａ／Ｄ変換値カウンタ４５から出力される基準Ａ／Ｄ
変換値５０を比較し、Ａ／Ｄ変換誤差を極性（＋側と−
側）も含めたＡ／Ｄ変換誤差結果出力５１として、加算
減算器４１へ出力する比較器（比較手段の一例）であ
る。
【００３２】前記基準Ａ／Ｄ変換値カウンタ（基準Ａ／
Ｄ変換手段の一例）４５は、外部からのサンプリング開
始信号４９（図１参照）のクロック入力回数によりアナ
ログ信号入力端５に入力しているアナログ電圧に対応し
たデジタル変換の理想変換値（基準Ａ／Ｄ変換値５０）
を比較器４０へ出力し、また補正値検出を行っている基
準コンデンサ容量値の補正コンデンサの接続と非接続を
切り替える設定レジスタが実装されているアドレスカウ
ント値５５をレジスタ書込み回路４６へ出力する。また
上記サンプリング開始信号４９により、アナログ入力信
号をサンプリングしてＡ／Ｄ変換が開始される。
Ｄ変換手段の一例）４５は、外部からのサンプリング開
始信号４９（図１参照）のクロック入力回数によりアナ
ログ信号入力端５に入力しているアナログ電圧に対応し
たデジタル変換の理想変換値（基準Ａ／Ｄ変換値５０）
を比較器４０へ出力し、また補正値検出を行っている基
準コンデンサ容量値の補正コンデンサの接続と非接続を
切り替える設定レジスタが実装されているアドレスカウ
ント値５５をレジスタ書込み回路４６へ出力する。また
上記サンプリング開始信号４９により、アナログ入力信
号をサンプリングしてＡ／Ｄ変換が開始される。
【００３３】また前記加算減算器（演算手段の一例）４
１は、前記比較器４０のＡ／Ｄ変換誤差結果出力５１
を、サンプリング開始信号４９に同期して１ＬＳＢ毎に
全Ａ／Ｄ変換誤差結果の加算減算を行い、加算減算の総
和の極性が＋であるか−であるかを補正サイクルの１回
毎に、Ａ／Ｄ変換誤差総加算減算結果極性出力５２とし
てレジスタ書込み回路４６へ出力する。
１は、前記比較器４０のＡ／Ｄ変換誤差結果出力５１
を、サンプリング開始信号４９に同期して１ＬＳＢ毎に
全Ａ／Ｄ変換誤差結果の加算減算を行い、加算減算の総
和の極性が＋であるか−であるかを補正サイクルの１回
毎に、Ａ／Ｄ変換誤差総加算減算結果極性出力５２とし
てレジスタ書込み回路４６へ出力する。
【００３４】また４７は前記スイッチ制御回路２に内蔵
した、スイッチ制御回路内レジスタセットである。スイ
ッチ制御回路内レジスタセット４７は前記スイッチ制御
レジスタ２１を含めて、電子スイッチの個数分のビット
数の制御用レジスタを内蔵した構成である。５３はリセ
ット信号である。前記レジスタ書込み回路（書込み手段
の一例）４６は、サンプリング開始信号４９に同期して
補正サイクル一回毎の終了時に、アドレスカウント値５
５が示すアドレスに対し、レジスタ書込みデータ５６を
スイッチ制御回路内レジスタセット４７に書込みを行
い、Ａ／Ｄ変換誤差総加算減算結果極性出力５２が極性
反転したことを認識した場合にスイッチ制御回路内レジ
スタセット４７へのデータの書込みをストップさせる。
した、スイッチ制御回路内レジスタセットである。スイ
ッチ制御回路内レジスタセット４７は前記スイッチ制御
レジスタ２１を含めて、電子スイッチの個数分のビット
数の制御用レジスタを内蔵した構成である。５３はリセ
ット信号である。前記レジスタ書込み回路（書込み手段
の一例）４６は、サンプリング開始信号４９に同期して
補正サイクル一回毎の終了時に、アドレスカウント値５
５が示すアドレスに対し、レジスタ書込みデータ５６を
スイッチ制御回路内レジスタセット４７に書込みを行
い、Ａ／Ｄ変換誤差総加算減算結果極性出力５２が極性
反転したことを認識した場合にスイッチ制御回路内レジ
スタセット４７へのデータの書込みをストップさせる。
【００３５】以上のように構成された補正値検出回路３
について、以下、動作を示すタイムチャートを用いてそ
の動作を説明する。図８は補正値検出回路３の動作を示
す第１のタイムチャートである。補正値検出回路は、図
８に示したサンプリング開始信号４９と、理想のアナロ
グ信号Ａin（図１参照）の入力によりコンデンサアレイ
コントロールスイッチ回路１９において判定されたＡ／
Ｄ変換結果出力４８が入力されたときに動作する。アナ
ログ信号Ａinは補正１回のサイクルに付き、入力アナロ
グ電圧の最低電圧から最大電圧まで一定増加で線形に電
圧を変化させて入力し、サンプリング開始信号４９は補
正１回のサイクルに付き、２のＬ乗クロック（Ｌは分解
能のデジタルビット数）入力する。図３の各補正用コン
デンサ（ＣＬ１＋〜ＣＬ４＋、ＣＬ１−〜ＣＬ４−）と
スイッチ制御レジスタ２１の関係から、１つの基準コン
デンサ（Ｃ８〜Ｃ０）に対して行える補正段階は最大１
６段階である。そのため、補正コンデンサを制御する電
子スイッチの接続を切り替えるスイッチ制御レジスタ２
１への書込みは、最大１６回／１つの基準コンデンサと
なる。
について、以下、動作を示すタイムチャートを用いてそ
の動作を説明する。図８は補正値検出回路３の動作を示
す第１のタイムチャートである。補正値検出回路は、図
８に示したサンプリング開始信号４９と、理想のアナロ
グ信号Ａin（図１参照）の入力によりコンデンサアレイ
コントロールスイッチ回路１９において判定されたＡ／
Ｄ変換結果出力４８が入力されたときに動作する。アナ
ログ信号Ａinは補正１回のサイクルに付き、入力アナロ
グ電圧の最低電圧から最大電圧まで一定増加で線形に電
圧を変化させて入力し、サンプリング開始信号４９は補
正１回のサイクルに付き、２のＬ乗クロック（Ｌは分解
能のデジタルビット数）入力する。図３の各補正用コン
デンサ（ＣＬ１＋〜ＣＬ４＋、ＣＬ１−〜ＣＬ４−）と
スイッチ制御レジスタ２１の関係から、１つの基準コン
デンサ（Ｃ８〜Ｃ０）に対して行える補正段階は最大１
６段階である。そのため、補正コンデンサを制御する電
子スイッチの接続を切り替えるスイッチ制御レジスタ２
１への書込みは、最大１６回／１つの基準コンデンサと
なる。
【００３６】図８は補正１回目のアナログ入力によって
変換値の変換誤差値総和が＋側に偏っており、基準コン
デンサの＋側補正を行った場合のタイムチャートの一例
である。補正１回目終了時に、＋側補正が必要であると
認識したので、レジスタ書込み回路４６でスイッチ制御
回路内レジスタセット４７の現在補正中の基準コンデン
サに対応した制御レジスタのビット４に”１”を書き込
むことにより、現在補正中の基準コンデンサの容量値を
１／Ｎだけ＋側に補正する。＋側補正と−側補正データ
の書込み判別は、Ａ／Ｄ変換誤差総加算減算結果極性出
力５２を入力しているレジスタ書込み回路４６で判別し
て書込みを行う。再度サンプリング開始信号に従って、
補正２回目以降を開始し、変換値の変換誤差値総和が＋
側から−側に反転するまでレジスタへの書込みデータを
１ずつ増やして続ける。データ値を１増やす毎に、基準
コンデンサ容量値の１／Ｎの容量値ずつで逓増した容量
値補正が行われる。変換値の変換誤差値総和が＋側から
−側に反転した時点でデータ書き込みストップが有効に
なるので以降は最後に書き込まれたデータを変更しな
い。レジスタ書込み回路４６内でのＡ／Ｄ変換誤差総加
算減算結果極性出力５２を用いたレジスタ書込みストッ
プ判定は補正１回目終了時は無視し、補正一回目終了時
はＡ／Ｄ変換誤差総加算減算結果極性出力５２が＋側か
−側かを判別して、補正用コンデンサの＋側補正と−側
補正データの書込み判別のみを行う。一例として、図８
のタイムチャートでは補正１４回目が終了した時点で、
以上の＋補正するためのレジスタ書込みを中断してい
る。
変換値の変換誤差値総和が＋側に偏っており、基準コン
デンサの＋側補正を行った場合のタイムチャートの一例
である。補正１回目終了時に、＋側補正が必要であると
認識したので、レジスタ書込み回路４６でスイッチ制御
回路内レジスタセット４７の現在補正中の基準コンデン
サに対応した制御レジスタのビット４に”１”を書き込
むことにより、現在補正中の基準コンデンサの容量値を
１／Ｎだけ＋側に補正する。＋側補正と−側補正データ
の書込み判別は、Ａ／Ｄ変換誤差総加算減算結果極性出
力５２を入力しているレジスタ書込み回路４６で判別し
て書込みを行う。再度サンプリング開始信号に従って、
補正２回目以降を開始し、変換値の変換誤差値総和が＋
側から−側に反転するまでレジスタへの書込みデータを
１ずつ増やして続ける。データ値を１増やす毎に、基準
コンデンサ容量値の１／Ｎの容量値ずつで逓増した容量
値補正が行われる。変換値の変換誤差値総和が＋側から
−側に反転した時点でデータ書き込みストップが有効に
なるので以降は最後に書き込まれたデータを変更しな
い。レジスタ書込み回路４６内でのＡ／Ｄ変換誤差総加
算減算結果極性出力５２を用いたレジスタ書込みストッ
プ判定は補正１回目終了時は無視し、補正一回目終了時
はＡ／Ｄ変換誤差総加算減算結果極性出力５２が＋側か
−側かを判別して、補正用コンデンサの＋側補正と−側
補正データの書込み判別のみを行う。一例として、図８
のタイムチャートでは補正１４回目が終了した時点で、
以上の＋補正するためのレジスタ書込みを中断してい
る。
【００３７】図９は補正値検出回路３の動作を示す第２
のタイムチャートであり、補正１回目のアナログ入力に
よって変換値の変換誤差値総和が−側に偏っていた場合
の補正動作を示しており、スイッチ制御レジスタ２１の
下位側に補正用データを書き込み、補正４回目で補正用
レジスタへの書込を中断していること以外は図８のタイ
ムチャートと動作は同様である。
のタイムチャートであり、補正１回目のアナログ入力に
よって変換値の変換誤差値総和が−側に偏っていた場合
の補正動作を示しており、スイッチ制御レジスタ２１の
下位側に補正用データを書き込み、補正４回目で補正用
レジスタへの書込を中断していること以外は図８のタイ
ムチャートと動作は同様である。
【００３８】以上の動作を基準コンデンサの個数分繰り
返すことにより、基準アナログ信号入力とアナログ信号
変換開始を指定する単純なサンプリング開始信号４９入
力のみを外部から与えるという単純な動作で、Ａ／Ｄ変
換装置の分解能を向上させる補正値検出を簡単に設定す
ることができる。以上のように本実施の形態１によれ
ば、電荷再分配型のＡ／Ｄ変換装置としての基本的な回
路構成を複雑にすること無く、Ａ／Ｄ変換精度の改善を
はかることができ、よって偶発的に発生した、スライス
上の局所的なバラツキなどによる半導体製品の歩留り低
下を改善でき、半導体開発費用の増大を抑えることがで
きる。さらに、電荷再分配型のＡ／Ｄ変換装置の変換精
度はコンデンサアレイ各々の容量比率の状態により決定
されることから、補正用コンデンサの容量値構成に一定
の重み付けをしたことにより、補正手順を一律に簡略化
して行うことができ、補正値検出回路３、および検出方
法および補正の方法を非常に簡略化することができ、補
正値設定を容易に実現することができる。 （実施の形態２）補正値検出回路において、不揮発性メ
モリを搭載することにより最初から補正用のコンデンサ
容量の組み合わせを設定し、補正用の設定を記憶してお
くことや、ダイナミックに分解能を変更することも可能
である。以下、その実施の形態について説明する。
返すことにより、基準アナログ信号入力とアナログ信号
変換開始を指定する単純なサンプリング開始信号４９入
力のみを外部から与えるという単純な動作で、Ａ／Ｄ変
換装置の分解能を向上させる補正値検出を簡単に設定す
ることができる。以上のように本実施の形態１によれ
ば、電荷再分配型のＡ／Ｄ変換装置としての基本的な回
路構成を複雑にすること無く、Ａ／Ｄ変換精度の改善を
はかることができ、よって偶発的に発生した、スライス
上の局所的なバラツキなどによる半導体製品の歩留り低
下を改善でき、半導体開発費用の増大を抑えることがで
きる。さらに、電荷再分配型のＡ／Ｄ変換装置の変換精
度はコンデンサアレイ各々の容量比率の状態により決定
されることから、補正用コンデンサの容量値構成に一定
の重み付けをしたことにより、補正手順を一律に簡略化
して行うことができ、補正値検出回路３、および検出方
法および補正の方法を非常に簡略化することができ、補
正値設定を容易に実現することができる。 （実施の形態２）補正値検出回路において、不揮発性メ
モリを搭載することにより最初から補正用のコンデンサ
容量の組み合わせを設定し、補正用の設定を記憶してお
くことや、ダイナミックに分解能を変更することも可能
である。以下、その実施の形態について説明する。
【００３９】図１０は本発明の実施の形態２によるダイ
ナミックに補正コンデンサ容量を変える補正値検出回路
の構成図である。図１０において、６０は不揮発性メモ
リデータ書き込み回路６８によりアドレス線６４を介し
て設定されたアドレスに対してデータ線６５を介して補
正用の設定データが書き込みされる不揮発性メモリであ
る。
ナミックに補正コンデンサ容量を変える補正値検出回路
の構成図である。図１０において、６０は不揮発性メモ
リデータ書き込み回路６８によりアドレス線６４を介し
て設定されたアドレスに対してデータ線６５を介して補
正用の設定データが書き込みされる不揮発性メモリであ
る。
【００４０】また６１は設定データロード回路であり、
設定データロード回路６１はモードコントロール線６３
を介して入力されるモードが有効（不揮発性メモリ設定
データ書込みモード）になっている場合に、リセット後
に自動で不揮発性メモリ６０に記録されている設定デー
タを、同じくモードが有効となっているセレクタ６２を
介してスイッチ制御回路内レジスタセット４７にロード
する。６７はセレクタ６２で信号選択後の設定データで
ある。
設定データロード回路６１はモードコントロール線６３
を介して入力されるモードが有効（不揮発性メモリ設定
データ書込みモード）になっている場合に、リセット後
に自動で不揮発性メモリ６０に記録されている設定デー
タを、同じくモードが有効となっているセレクタ６２を
介してスイッチ制御回路内レジスタセット４７にロード
する。６７はセレクタ６２で信号選択後の設定データで
ある。
【００４１】以上の構成により、任意のＡ／Ｄ変換結果
を補正用コンデンサの補正能力の範囲で初期からあたえ
ることができる。このように、不揮発性メモリデータ書
き込み回路６８により不揮発性メモリ６０に格納された
補正用データを、設定データロード回路６１を介してス
イッチ制御回路内レジスタセット４７へ書き込んでおけ
ば、初期状態から変換補正を実施した状態を実現でき
る。また書き込み可能な不揮発性メモリ６０を内蔵する
ことにより、セットに組み付ける前の半導体製品単体と
してもＡ／Ｄ変換装置の精度を補正し変換精度を保証す
ることができる。
を補正用コンデンサの補正能力の範囲で初期からあたえ
ることができる。このように、不揮発性メモリデータ書
き込み回路６８により不揮発性メモリ６０に格納された
補正用データを、設定データロード回路６１を介してス
イッチ制御回路内レジスタセット４７へ書き込んでおけ
ば、初期状態から変換補正を実施した状態を実現でき
る。また書き込み可能な不揮発性メモリ６０を内蔵する
ことにより、セットに組み付ける前の半導体製品単体と
してもＡ／Ｄ変換装置の精度を補正し変換精度を保証す
ることができる。
【００４２】また不揮発性メモリ６０の設定データを作
為的に変更し、補正用コンデンサの値を作為的に変更す
ることにより、Ａ／Ｄ変換特性を変えることができる。
一例として、特定の電圧範囲で見かけ上の分解能を高く
することができる。例えば、初期状態であれば、入力ア
ナログ電圧の最低電圧から最大電圧までの電圧範囲を分
解能（８ビットであれば２５６ステップ）で等しい割合
で変換しているが、作為的な補正により、Ａ／Ｄ変換電
圧の変換実効電圧範囲を狭くすることによって、設定し
た変換実効電圧範囲内のアナログ入力電圧の変換に限
り、見かけ上の精度を向上させることも可能である。ま
た、任意の電圧範囲でＡ／Ｄ変換の分解能特性を荒くし
たり細かくしたりすることが可能となる。
為的に変更し、補正用コンデンサの値を作為的に変更す
ることにより、Ａ／Ｄ変換特性を変えることができる。
一例として、特定の電圧範囲で見かけ上の分解能を高く
することができる。例えば、初期状態であれば、入力ア
ナログ電圧の最低電圧から最大電圧までの電圧範囲を分
解能（８ビットであれば２５６ステップ）で等しい割合
で変換しているが、作為的な補正により、Ａ／Ｄ変換電
圧の変換実効電圧範囲を狭くすることによって、設定し
た変換実効電圧範囲内のアナログ入力電圧の変換に限
り、見かけ上の精度を向上させることも可能である。ま
た、任意の電圧範囲でＡ／Ｄ変換の分解能特性を荒くし
たり細かくしたりすることが可能となる。
【００４３】
【発明の効果】以上のように本発明によれば、非線形誤
差の補正を最小限の回路付加で、より簡潔に行うことが
できる。
差の補正を最小限の回路付加で、より簡潔に行うことが
できる。
【図１】本発明の実施の形態１におけるＡ／Ｄ変換装置
の構成図である。
の構成図である。
【図２】同Ａ／Ｄ変換装置の基準コンデンサ容量補正ブ
ロックの構成図である。
ロックの構成図である。
【図３】同Ａ／Ｄ変換装置の補正用コンデンサ容量調整
レジスタの構成を示す構成図である。
レジスタの構成を示す構成図である。
【図４】同Ａ／Ｄ変換装置における補正方法を説明する
第１の説明図である。
第１の説明図である。
【図５】同Ａ／Ｄ変換装置における補正方法を説明する
第２の説明図である。
第２の説明図である。
【図６】同Ａ／Ｄ変換装置における補正方法を説明する
第３の説明図である。
第３の説明図である。
【図７】同Ａ／Ｄ変換装置の補正値検出回路の構成図で
ある。
ある。
【図８】同Ａ／Ｄ変換装置の補正値検出回路の動作を示
す第１のタイムチャートである。
す第１のタイムチャートである。
【図９】同Ａ／Ｄ変換装置の補正値検出回路の動作を示
す第２のタイムチャートである。
す第２のタイムチャートである。
【図１０】本発明の実施の形態２におけるＡ／Ｄ変換装
置の補正値検出回路の構成図である。
置の補正値検出回路の構成図である。
【図１１】従来のＡ／Ｄ変換装置の構成図である。
１ 増幅器 ２ スイッチ制御回路 ３ 補正値検出回路 ４ Ａ／Ｄ変換データ格納レジスタ ５ アナログ信号入力端 ６ 電子スイッチ群 ７ コンデンサの共通接続線 ８ 出力線 １８ 基準コンデンサ容量補正ブロック １９ コンデンサアレイコントロールスイッチ回路 ２１ スイッチ制御レジスタ ２２〜２５ 極性反転回路 ４０ 比較器 ４１ 加算減算器 ４５ 基準Ａ／Ｄ変換値カウンタ ４６ レジスタ書込み回路 ４７ スイッチ制御回路内レジスタセット ６０ 不揮発性メモリ ６１ 設定データロード回路 ６２ セレクタ ６３ モードコントロール線 ６４ アドレス線 ６５ データ線 ６８ 不揮発性メモリデータ書き込み回路
Claims (3)
- 【請求項１】 一端が共通に接続された複数の基準コン
デンサと、 前記複数の基準コンデンサの共通接続点の電位を検出す
る電位検出手段と、 前記電位検出手段により検出された前記共通接続点の電
位に応じて前記基準コンデンサへの電圧印加を制御する
制御手段と、を備え、 一端が共通に接続された複数の補正用コンデンサと、こ
れら補正用コンデンサの他端にそれぞれ一端が接続さ
れ、他端が共通に接続された複数のスイッチ手段からな
る基準コンデンサ容量補正ブロックを、前記基準コンデ
ンサと同じ数だけ備え、 各基準コンデンサ容量補正ブロックの補正用コンデンサ
の一端とスイッチ手段の他端を、それぞれ前記基準コン
デンサの両端に接続し、 前記基準コンデンサの容量値を個別に前記複数の補正用
コンデンサで変化させることを特徴とする電荷再分配型
Ａ／Ｄ変換装置。 - 【請求項２】 複数の補正用コンデンサの容量値を、接
続する基準コンデンサの容量値の定数分の１を基準に逓
増もしくは逓減できるように定数分の１の逓倍の容量値
に調整することを特徴とする請求項１記載の電荷再分配
型Ａ／Ｄ変換装置。 - 【請求項３】 スイッチ手段による補正用コンデンサの
接続と非接続の切り換えを設定するスイッチ制御用レジ
スタと、基準コンデンサの容量値を変更する補正値検出
回路を備え、 この補正値検出回路を、 外部信号入力で基準Ａ／Ｄ変換値を出力する基準Ａ／Ｄ
変換手段と、 前記基準Ａ／Ｄ変換手段より出力された基準Ａ／Ｄ変換
値と、基準アナログ信号入力のＡ／Ｄ変換結果出力とを
比較し、Ａ／Ｄ変換誤差を極性も含めて出力する比較手
段と、 前記比較手段より出力されたＡ／Ｄ変換誤差の総和を演
算し、総加算減算結果極性を出力する演算手段と、 前記演算手段より出力された総加算減算結果の出力によ
り前記スイッチ制御用レジスタに設定値を書込む書込み
手段から構成し、 前記スイッチ制御用レジスタの設定により前記補正用コ
ンデンサの接続と非接続を切り換えて前記基準コンデン
サ容量値の変更することを特徴とする請求項２記載の電
荷再分配型Ａ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11218242A JP2001044835A (ja) | 1999-08-02 | 1999-08-02 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11218242A JP2001044835A (ja) | 1999-08-02 | 1999-08-02 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001044835A true JP2001044835A (ja) | 2001-02-16 |
Family
ID=16716828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11218242A Pending JP2001044835A (ja) | 1999-08-02 | 1999-08-02 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001044835A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006308959A (ja) * | 2005-04-28 | 2006-11-09 | Sharp Corp | 検出装置及びそれを備えた表示装置 |
| JP2019216450A (ja) * | 2014-04-16 | 2019-12-19 | 富士電機株式会社 | 物理量センサ装置の調整方法 |
-
1999
- 1999-08-02 JP JP11218242A patent/JP2001044835A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006308959A (ja) * | 2005-04-28 | 2006-11-09 | Sharp Corp | 検出装置及びそれを備えた表示装置 |
| JP2019216450A (ja) * | 2014-04-16 | 2019-12-19 | 富士電機株式会社 | 物理量センサ装置の調整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445602B1 (en) | Structure and method for correction of defective analog data in a nonvolatile semiconductor memory | |
| US5877717A (en) | D/A converter with a Gamma correction circuit | |
| US6753801B2 (en) | Fully differential reference driver for pipeline analog to digital converter | |
| US10069506B2 (en) | Calibration circuit and calibration method for DAC | |
| US4578772A (en) | Voltage dividing circuit | |
| US4835535A (en) | Digital-to-analog converting apparatus equipped with calibrating function | |
| US8059021B2 (en) | Digital-analog converting apparatus and test apparatus | |
| US20100060500A1 (en) | Analog/Digital Converter Assembly and Corresponding Method | |
| US4517549A (en) | Weighted capacitor analogue-digital converters | |
| JP2009118488A (ja) | Ｄａ変換装置およびａｄ変換装置 | |
| US6225931B1 (en) | D/A converter with a gamma correction circuit | |
| US7355543B2 (en) | Digital-to-analog converter using capacitors and operational amplifier | |
| CN103873784B (zh) | 图像拾取装置、图像拾取系统及用于驱动该装置的方法 | |
| US20130256511A1 (en) | Image sensor | |
| JP4118355B2 (ja) | ビデオ表示装置用の自動較正されたディジタル／アナログ変換器 | |
| CN106534724A (zh) | 成像装置和成像系统 | |
| JP2001044835A (ja) | Ａ／ｄ変換装置 | |
| JPS6259492B2 (ja) | ||
| US20040113830A1 (en) | Integrated circuit and A/D conversion circuit | |
| JPS58136134A (ja) | デイジタル・アナログ変換装置 | |
| JP2000049608A (ja) | Ａｄ変換器およびａｄ変換装置 | |
| JP2020165846A (ja) | 半導体装置及び電池電圧の測定方法 | |
| JP2003060504A (ja) | Ａ／ｄ変換装置およびａ／ｄコンバータ用誤差補正装置 | |
| US6452528B1 (en) | Double comparison successive approximation method and apparatus | |
| JP2504773B2 (ja) | Ｄａ変換装置 |