JP2001043197A - マルチプロセッサシステムおよびマルチプロセッサシステムの制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 マルチプロセッサシステムにおいて個々のプ
ロセッサとサービスプロセッサとの間のデータ転送性能
を向上させる。 【解決手段】 複数のプロセッサ２〜９からなるマルチ
プロセッサ構成の制御装置１とサービスプロセッサ２０
とを複数の通信回線２１〜２４を介して接続した構成の
マルチプロセッサシステムにおいて、個々のプロセッサ
で発生した長大データを、再構成のための管理情報を含
む分割データに分割して共用メモリ１８に格納し、任意
の複数のプロセッサが共用メモリ１８内の複数の分割デ
ータの各々を複数の通信回線２１〜２４を用いて同時並
行的にサービスプロセッサ２０に送出し、サービスプロ
セッサ２０では、並行転送されてきた複数の分割データ
を管理情報に基づいて元の長大データに再構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチプロセッサ
システムおよびその制御技術に関し、特に、マルチプロ
セッサアーキテクチャを用いた情報処理システムにおい
て、複数のプロセッサとサービスプロセッサとの間の通
信制御技術等に適用して有効な技術に関する。

【０００２】

【従来の技術】近年、制御装置の高性能、高信頼、高拡
張性を目的として、マルチプロセッサアーキテクチャの
採用が盛んに行われている。複数のプロセッサで並列処
理をすることにより性能の向上を実現し、同一の機能を
有するプロセッサを複数有することでプロセッサ故障の
際にシステム動作の継続を可能とすることにより信頼性
の向上を実現し、複数のプロセッサを共通バスに接続す
ることによって高拡張性を実現している。

【０００３】複数のプロセッサを採用しているシステム
では、概システムの制御を行っているプロセッサと、概
システムとシステム管理者（人間）とのインターフェー
スの役割をするサービスプロセッサが用意されている。
サービスプロセッサは、システム管理者が要求するデー
タを各プロセッサに要求し、各プロセッサはそのデータ
をサービスプロセッサに送信し、システム管理者は要求
したデータを知ることが可能となる。

【０００４】

【発明が解決しようとする課題】複数のプロセッサを採
用しているシステムにおいて、システムに対する状態や
故障部位の伝達は、各プロセッサがデータを用意しサー
ビスプロセッサを介してシステム管理者に伝達される。
また、システムに対するデータ採取や故障部位交換もサ
ービスプロセッサを介して行われている。しかし、ＯＳ
や資源の制限により、全プロセッサとサービスプロセッ
サとの間の通信回線を維持可能な個数には制限がある。

【０００５】従って、全てのプロセッサが、同時にサー
ビスプロセッサにデータを送信することは不可能であ
り、数の限りがある通信回線をマイクロプログラムで管
理し送信要求を持つプロセッサに時分割で振り分けるこ
とにより全てのプロセッサがサービスプロセッサと通信
可能とする状態としている。このようなシステムにおい
て、１つのプロセッサが長大なデータの送信を行う場
合、当該プロセッサは、通信回線を取得した後、長時間
その通信回線を占有して延々とデータ送信を行わなけれ
ばならなく、その結果、他のプロセッサが使用可能とな
る通信回線が減少し、システム全体として通信速度が低
減することとなる、という技術的課題がある。

【０００６】本発明の目的は、複数のプロセッサとサー
ビスプロセッサとの間におけるデータ授受のスループッ
トを向上させることが可能な技術を提供することにあ
る。

【０００７】本発明の他の目的は、複数のプロセッサと
サービスプロセッサとの間のデータ転送経路の可用性を
向上させることが可能な技術を提供することにある。

【０００８】本発明の他の目的は、サービスプロセッサ
からのデータ転送要求に対する複数のプロセッサの応答
時間を短縮することが可能な技術を提供することにあ
る。

【０００９】本発明の他の目的は、サービスプロセッサ
によるマルチプロセッサシステムの管理および運用操作
の信頼性および操作性を向上させることが可能な技術を
提供することにある。

【００１０】

【課題を解決するための手段】本発明は、複数のプロセ
ッサと、プロセッサに共有される共用メモリと、複数の
データ転送経路を介して複数のプロセッサとの間でデー
タの授受を行うサービスプロセッサとを含むマルチプロ
セッサシステムにおいて、個々のプロセッサは、当該プ
ロセッサで発生したサービスプロセッサへの送信データ
の長さに応じて、当該送信データを複数の分割データに
分割して共用メモリに格納する第１の操作、および共用
メモリ内に存在する分割データをサービスプロセッサに
送出する第２の操作、を行う制御論理を備えたものであ
る。

【００１１】また、外部記憶装置と、外部記憶装置と上
位装置との間におけるデータの授受を制御する記憶制御
装置とを含む外部記憶サブシステムにおける記憶制御装
置を構成し、複数のプロセッサと、プロセッサに共有さ
れる共用メモリと、複数のデータ転送経路を介して複数
のプロセッサとの間でデータの授受を行うサービスプロ
セッサとを含むマルチプロセッサシステムにおいて、個
々のプロセッサは、当該プロセッサで発生したサービス
プロセッサへの送信データの長さに応じて、当該送信デ
ータを複数の分割データに分割して共用メモリに格納す
る第１の操作、および共用メモリ内に存在する分割デー
タをサービスプロセッサに送出する第２の操作、を行う
制御論理を備えたものである。

【００１２】また、複数のプロセッサと、プロセッサに
共有される共用メモリと、複数のデータ転送経路を介し
て複数のプロセッサとの間でデータの授受を行うサービ
スプロセッサとを含むマルチプロセッサシステムの制御
方法において、個々のプロセッサは、当該プロセッサで
発生したサービスプロセッサへの送信データの長さに応
じて、当該送信データを複数の分割データに分割して共
用メモリに格納する第１の操作と、共用メモリ内に存在
する分割データをサービスプロセッサに送出する第２の
操作と、を行うものである。

【００１３】より具体的には、一例として、複数プロセ
ッサとサービスプロセッサとの間における通信制御方式
において、数メガバイトになるような長大データの送信
要求を持つ１プロセッサが、全プロセッサがアクセス可
能な共用メモリにその長大データを定まった単位に分割
して格納し、複数のプロセッサがその分割データを、同
じ共用メモリによって管理されているシステムの通信回
線状態と各プロセッサのコネクション要求登録状態を参
照し、使用可能な通信回線を全て使用して各プロセッサ
が、同時に各分割データを振り分けてサービスプロセッ
サへ送信を行う。サービスプロセッサは各プロセッサか
ら受信した分割データを分割データ内の先頭に含まれる
データ固有情報とシーケンス番号により、元の長大デー
タを再構築する。

【００１４】上記の通信制御方式により、長大データ送
信における通信回線占有時間とデータ送信時間の削減、
それにともなう他のデータ送信遅延を防止し、システム
全体の高速なデータ送信を可能としている。

【００１５】また、長大データの分割同時並行送信にお
いて使用している複数の通信回線を、１つまたはそれ以
上使用せずに残しておくことにより、システム内での緊
急度の高いデータや優先度の高いデータの送信要求が発
生した時に、共用メモリによる通信回線の振り分けによ
り、残しておいた通信回線を使用して即時にサービスプ
ロセッサへデータを送信することが可能となる。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。

【００１７】図１は、本発明の一実施の形態であるマル
チプロセッサシステムの制御方法を実施するマルチプロ
セッサシステムの構成の一例を示すブロック図である。

【００１８】本実施の形態のマルチプロセッサシステム
は制御装置１、サービスプロセッサ２０から構成され
る。制御装置１には、各々が独立して制御を行う複数の
プロセッサ２、プロセッサ３、プロセッサ４、プロセッ
サ５、プロセッサ６、プロセッサ７、プロセッサ８、プ
ロセッサ９、各プロセッサが持つローカルメモリ１０、
ローカルメモリ１１、ローカルメモリ１２、ローカルメ
モリ１３、ローカルメモリ１４、ローカルメモリ１５、
ローカルメモリ１６、ローカルメモリ１７、各プロセッ
サが共用する情報を格納している共用メモリ１８が設け
られている。

【００１９】各プロセッサは共用メモリ１８に対し共用
メモリバス１９でメモリアクセスを行う。サービスプロ
セッサ２０は各プロセッサと通信回線２１、通信回線２
２、通信回線２３、通信回線２４（データパス）で通信
を行う。

【００２０】ここでサービスプロセッサ２０と、複数の
プロセッサ２、３、４、５、６、７、８、９は通信回線
２１、２２、２３、２４で接続されているが、通信回線
の数に制限があるため、複数のプロセッサ２、３、４、
５、６、７、８、９は全て同時にサービスプロセッサ２
０にデータを送信することはできない。

【００２１】図１の構成を持つマルチプロセッサシステ
ムの制御装置１において、サービスプロセッサ２０は、
ユーザーが必要なデータをプロセッサ２、３、４、５、
６、７、８、９に要求する。この時、サービスプロセッ
サ２０は、通信回線２１、２２、２３、２４を使用し、
プロセッサ２、３、４、５、に直接データの要求を行
う。プロセッサ２、３、４、５にデータの要求のための
送信を終了したら、次に同様に通信回線２１、２２、２
３、２４を使用してプロセッサ６、７、８、９にデータ
の要求を送信する。

【００２２】プロセッサ２、３、４、５、６、７、８、
９はサービスプロセッサ２０からのデータ要求を受信す
るが、その際に直ちに送信可能なデータを既にローカル
メモリ１０、１１、１２、１３、１４、１５、１６、１
７に保持している場合には、受信で使用した通信回線を
切断せずそのまま利用してデータをサービスプロセッサ
２０へ送信する。直ちに送信不可能な場合には、サービ
スプロセッサ２０からの受信で使用した通信回線を切断
する。

【００２３】直ちにデータを送信可能な場合、プロセッ
サ２、３、４、５、６、７、８、９は、要求されたデー
タをシステムから収集して送信可能なデータをローカル
メモリ１０、１１、１２、１３、１４、１５、１６、１
７に用意する。各データは、当該データ固有の管理情報
をデータの先頭部分に持っている。

【００２４】この管理情報の一例を図２に示す。プロセ
ッサ番号２５は、サービスプロセッサ２０が受信したデ
ータがどのプロセッサから送信されたデータかを区別す
るために使用する。データＩＤ２６は、サービスプロセ
ッサ２０が受信したデータのデータ種別を区別するため
に使用する。データ長２７は、サービスプロセッサ２０
が受信するためのデータの長さを示している。シーケン
ス番号２８は、長大なデータを分割した時の先頭パケッ
トからのパケット番号が記入してあり、分割データを再
度組み立てる際に使用する。これらの管理情報が、デー
タの内容２９の先頭部分に付加される。

【００２５】送信データがデータの分割の必要がない長
さのデータの場合には、送信データを用意したプロセッ
サ２、３、４、５、６、７、８、９は、共用メモリ１８
に設定された図示しない管理フラグ等を参照すること
で、サービスプロセッサ２０との間のデータ通信等によ
る通信回線２１、２２、２３、２４の使用状態を認識
し、通信回線２１、２２、２３、２４に空きがある時に
は、コネクトを行い通信回線２１、２２、２３、２４の
中の１通信回線を取得する。全通信回線が使用されてい
る場合には、共用メモリ１８に優先度や緊急度を踏まえ
た送信要求を持つプロセッサのコネクション登録を行
い、そのプロセッサのコネクション許可を得るまで、定
期的にコネクト要求の処理を行う。通信回線の空きが出
て、送信要求を持つプロセッサのコネクションの順番が
きたら、プロセッサは通信回線２１、２２、２３、２４
の中の１つを取得し、ローカルメモリに格納されている
１つまたはそれ以上の送信データを全て送信する。全て
の送信データが送信完了すれば、プロセッサは直ちに通
信回線を切断し、次のコネクションを待つ他のプロセッ
サ２、３、４、５、６、７、８、９に通信回線を渡す。

【００２６】プロセッサ２、３、４、５、６、７、８、
９の中の１つのプロセッサに対し、サービスプロセッサ
２０から要求されたデータが長大である場合には、長大
データの送信要求を受けたプロセッサが要求された長大
データを自分のローカルメモリに用意し、全てのデータ
が用意できたら、そのプロセッサはその長大データを小
さな単位に分割し、各分割データには図２に示す管理情
報を付け、共用メモリ１８に格納する。この共用メモリ
１８に格納されたデータに対し、複数のプロセッサ２〜
９のいくつかのプロセッサによりサービスプロセッサ２
０へ複数の通信回線を使用して同時並行送信を行う。

【００２７】その過程の一例を図３に示す。サービスプ
ロセッサ２０からの長大データの要求を受信したプロセ
ッサは自分のローカルメモリに要求された長大データ３
０を用意する。その後、長大データ３０を用意したプロ
セッサは、その長大データ３０をある単位に分割し、個
々の分割データ３５、分割データ３６、分割データ３
７、分割データ３８の先頭に、各々が図２に例示したプ
ロセッサ番号２５〜シーケンス番号２８の内容を持つ管
理情報３１、管理情報３２、管理情報３３、管理情報３
４を付けて、共用メモリ１８に格納する。

【００２８】長大データの送信を要求されていない他の
プロセッサ２、３、４、５、６、７、８、９は、自分自
身に他の送信データを持たず、かつ通信回線が空いてい
る場合には、プロセッサ２、３、４、５、６、７、８、
９は、周期的に共用メモリ１８にサービスプロセッサ２
０に送信するデータが存在するかどうかを確認する。プ
ロセッサ２、３、４、５、６、７、８、９は共用メモリ
１８にサービスプロセッサ２０に送信すべき分割データ
３５、３６、３７、３８の存在を確認したら、サービス
プロセッサ２０に対してコネクション要求を行い、通信
回線２１、２２、２３、２４の中の１通信回線を取得す
る。通信回線を取得したプロセッサ２、３、４、５、
６、７、８、９の中の４プロセッサは共用メモリ１８に
格納されている４つの分割データをそれぞれ１つずつ取
得し同時並行に４つの通信回線２１、２２、２３、２４
を使用してサービスプロセッサ２０に送信する。

【００２９】サービスプロセッサ２０は、全ての分割デ
ータ３５〜３８を受信したら、複数の分割データ３５〜
３８の各々が持つ図２の管理情報を元に分割データ３５
〜３８を再構築してもとの長大データ３０を取得する。

【００３０】また、長大データ３０の分割同時並行送信
時に通信回線を１つまたはそれ以上を、残しておくこと
によりこの分割同時並行送信時に、システムのハード故
障などをしらせる緊急データや分割同時並行送信中の長
大データより優先度の高いデータの送信が必要となった
場合、その送信データをもつプロセッサ２、３、４、
５、６、７、８、９は、分割同時並行送信に使用せず残
してある通信回線を取得してサービスプロセッサ２０に
緊急データ・優先度の高いデータを送信する。

【００３１】図５は、上述のような本実施の形態のマル
チプロセッサシステムにおける個々のプロセッサの基本
的な制御動作の一例を示すフローチャートである。この
制御動作は個々のプロセッサに実装されるマイクロプロ
グラム等にて実現される。

【００３２】すなわち、サービスプロセッサ２０からデ
ータ送信要求を待ち（ステップ１０１）、送信要求を受
けたら、要求データの長さ（量）が大きく分割が必要か
否かを所定の閾値と比較して判別し（ステップ１０
２）、分割が必要な場合には、図３に例示したように、
長大データ３０を分割して共用メモリ１８に格納する
（ステップ１０３）。

【００３３】ステップ１０２で分割が不要な場合には、
自プロセッサ内のローカルメモリから要求されたデータ
をサービスプロセッサ２０に送出する（ステップ１０
４）。

【００３４】ステップ１０１で、送信要求が無い場合に
は、任意の契機で共用メモリ１８の中に、サービスプロ
セッサ２０に送信すべき未送信の分割データが有るか否
かを調べ（ステップ１０５）、有る場合には、共用メモ
リ１８の中の一つの分割データをサービスプロセッサ２
０に送出する（ステップ１０６）。

【００３５】これにより、サービスプロセッサ２０から
の転送要求によって任意のプロセッサにて発生した長大
データ３０を分割データとして共用メモリ１８に格納
し、複数の任意のプロセッサにて並行的に共用メモリ１
８内の分割データをサービスプロセッサ２０に送出する
操作が実現される。

【００３６】図６は、上述の図５の基本的な制御動作の
変形例を示す。すなわち、この図６の場合、サービスプ
ロセッサ２０から転送要求を受けた通信回線をそのまま
維持して応答データを返すか否かを制御する動作を、上
述の図５の基本動作に付加したものである。この制御動
作は個々のプロセッサに実装されるマイクロプログラム
等にて実現される。簡単のため、図６の動作で図５と同
じものには同一の符号を付して重複した説明は割愛す
る。

【００３７】すなわち、サービスプロセッサ２０からの
送信要求を受けたら（ステップ１０１）、当該送信要求
に対する応答データを直ちに応答可能か否かを判別し
（ステップ１１１）、直ちに応答可能な場合は、当該送
信要求を受けた通信回線（データパス）を維持する（ス
テップ１１２）。

【００３８】直ちに応答不可能な場合は、当該送信要求
を受けた通信回線を他のプロセッサに解放する（ステッ
プ１１３）。

【００３９】また、ステップ１０４の送信データをサー
ビスプロセッサ２０に送出する操作に先立って、パスの
再接続が必要か否かを判別し（ステップ１１４）、必要
な場合には、パスの再接続要求を行ってパス再接続を行
う（ステップ１１５）。

【００４０】また、ステップ１０４のサービスプロセッ
サ２０への通信データの送出完了後、当該パスを解放す
る（ステップ１１６）。

【００４１】この図６のフローチャートの制御によれ
ば、サービスプロセッサ２０からデータ送信要求のパス
をその都度解放する場合に比較して、パス解放および再
接続の所要時間分だけ、サービスプロセッサ２０に対す
る送信データの応答速度を向上させることが可能にな
る。

【００４２】図７は、上述の図５の基本的な制御動作の
変形例を示す。すなわち、この図７の場合、サービスプ
ロセッサ２０への緊急なデータ転送のために、幾つかの
通信回線を空けておくことで、通常のデータ転送に影響
されることなく、任意のプロセッサで発生したサービス
プロセッサ２０への緊急なデータ転送が確実に行われる
ように制御する動作を、上述の図５の基本動作に付加し
たものである。この制御動作は個々のプロセッサに実装
されるマイクロプログラム等にて実現される。簡単のた
め、図７の動作で図５と同じものには同一の符号を付し
て重複した説明は割愛する。

【００４３】サービスプロセッサ２０からの送信要求を
監視するループ中で、緊急な転送データの発生の有無を
検出し（ステップ１２１）、発生した場合には、後述の
ようにパス確保時に空けられている通信回線（パス）を
用いて、サービスプロセッサ２０への緊急な送信データ
の転送を行う（ステップ１２２）。

【００４４】すなわち、サービスプロセッサ２０へのデ
ータ転送（ステップ１０４、ステップ１０６）に先立つ
パスの確保では、空きパスが２以上か否か（すなわち自
プロセッサ用のパスおよび緊急用のパスの合計二つ以上
残っているか否か）を判別し（ステップ１２３、ステッ
プ１２５）、この二つがある場合に、自プロセッサ用に
一つのパスを確保して（ステップ１２４、ステップ１２
６）、サービスプロセッサ２０へのデータ転送を行う。

【００４５】これにより、常に一つのパスが緊急用に空
いていることとなり、上述のステップ１２２の緊急な送
信データのサービスプロセッサ２０への迅速な転送を、
遅滞無く確実に実行することが可能になる。

【００４６】このように本発明を採用したマルチプロセ
ッサ構成の制御装置１とサービスプロセッサ２０の通信
において、各プロセッサのサービスプロセッサ２０に対
する長大データ３０の転送を、長大データ３０を分割し
て、複数プロセッサが使用する共用メモリ１８に格納
し、各プロセッサがシステムがもつ複数の通信回線２１
〜２４を最大限に利用してサービスプロセッサ２０にデ
ータを同時並行送信することにより、長大データの送信
所要時間を大きく短縮することが可能となり、１プロセ
ッサの通信回線の占有時間を緩和し、システム全体の高
速通信を実現することができる。また、複数の通信回線
２１〜２４の各々の可用性も向上する。

【００４７】たとえば、マルチプロセッサ構成の制御装
置１とサービスプロセッサ２０の通信において、１００
メガバイトのデータを３００ｋｂｐｓの通信回線を使用
して１プロセッサで送信しようとすると、約３５０秒の
送信時間が必要となるが、本実施の形態の制御方法を採
用した制御装置１（プロセッサ数：８個、通信回線数：
４本）では、約７８秒（送信時間）＋約５秒（共用メモ
リ１８への書き込み時間）＝約８３秒と大幅に短縮され
ることになる。

【００４８】また、サービスプロセッサ２０からの送信
要求に用いられた通信回線の接続状態を可能な限り維持
して、各プロセッサからの応答データの送出に用いるこ
とで、送信要求から応答までのレスポンスタイムが短縮
され、たとえば、個々のプロセッサから得られた情報に
て、個々のプロセッサの稼働状態をサービスプロセッサ
２０において実時間に可視化表示する場合等において、
表示の実時間性が向上し、表示に基づくシステム管理の
信頼性が向上する。

【００４９】個々のプロセッサからの障害通知等の緊急
を要する送信データが、通常のデータ通信の影響を受け
ることなく、専用に空けられている通信回線を介して迅
速かつ確実にサービスプロセッサ２０に伝達され、サー
ビスプロセッサ２０を用いたシステム管理／運用作業の
信頼性が向上する。

【００５０】図４は、上述のような本実施の形態のマル
チプロセッサシステムおよびその制御方法を採用した外
部記憶サブシステムの構成の一例を示す概念図である。

【００５１】この場合、マルチプロセッサ構成の制御装
置１は、大型コンピュータ、ワークステーション、パー
ソナルコンピュータ、等の任意の情報処理システムから
なるホスト４０と、磁気ディスク装置、光磁気ディスク
装置、ＤＶＤ、等の任意の回転形記憶装置からなる複数
のドライブ５０との間に介在して両者の間におけるデー
タ転送を制御する記憶制御装置として機能する。

【００５２】すなわち、制御装置１において、複数のプ
ロセッサの内、プロセッサ２、プロセッサ３、プロセッ
サ４、プロセッサ５は、ホスト４０側との間でデータ授
受を制御するチャネルアダプタを構成し、プロセッサ
６、プロセッサ７、プロセッサ８、プロセッサ９は、ド
ライブ５０側との間でデータ授受を制御するディスクア
ダプタを構成している。

【００５３】チャネルアダプタを構成するプロセッサ
２、３、４、５の各々は、上位パス２ａ、上位パス３
ａ、上位パス４ａ、上位パス５ａの各々を介してホスト
４０に接続されている。

【００５４】ディスクアダプタを構成するプロセッサ
６、７、８、９の各々は、各々が二重に設けられたドラ
イブパス６ａ、ドライブパス６ｂ、ドライブパス７ａ、
ドライブパス７ｂ、ドライブパス８ａ、ドライブパス８
ｂ、ドライブパス９ａ、ドライブパス９ｂの各々を介し
て、互いに異なるドライブ５０に接続されており、ディ
スクアダプタを構成するどのプロセッサが故障しても、
ドライブ５０は上位側とのデータ転送が可能になってい
る。

【００５５】また、特に図示しないが、制御装置１に
は、ホスト４０とドライブ５０との間で授受されるデー
タを一時的に保持するキャッシュメモリを設けることが
できる。

【００５６】ホストアダプタおよびディスクアダプタの
各々は、マルチプロセッサ構成であるため、並列的なデ
ータ転送によるスループットの向上、および多重化によ
る、信頼性の向上を実現できる。

【００５７】また、一例として、複数のドライブ５０
は、たとえば、ＲＡＩＤシステムを構成し、ホスト４０
から書き込まれるデータおよび当該データから生成され
たパリティデータ等を、複数のドライブ５０に分散して
格納することにより、一部のドライブ５０の故障等によ
るデータ喪失を防止する。

【００５８】このような外部記憶サブシステムの制御装
置１に、上述のような本実施の形態のマルチプロセッサ
システムおよびその制御方法を適用することで、個々の
プロセッサにおいて、サービスプロセッサ２０との間の
長大データ３０の通信のための負荷が減少し、複数のプ
ロセッサの介入による、ホスト４０とドライブ５０との
間におけるデータ転送速度が向上し、外部記憶サブシス
テムの性能が向上する。

【００５９】さらに、サービスプロセッサ２０は、外部
記憶サブシステムの管理／運用のために必要な情報を、
制御装置１を構成する任意のプロセッサから迅速に取得
でき、外部記憶サブシステムの保守や管理運用の信頼性
および操作性が確実に向上する。

【００６０】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００６１】

【発明の効果】本発明のマルチプロセッサシステムによ
れば、複数のプロセッサとサービスプロセッサとの間に
おけるデータ授受のスループットを向上させることがで
きる、という効果が得られる。

【００６２】本発明のマルチプロセッサシステムによれ
ば、複数のプロセッサとサービスプロセッサとの間のデ
ータ転送経路の可用性を向上させることができる、とい
う効果が得られる。

【００６３】本発明のマルチプロセッサシステムによれ
ば、サービスプロセッサからのデータ転送要求に対する
複数のプロセッサの応答時間を短縮することができる、
という効果が得られる。

【００６４】本発明のマルチプロセッサシステムによれ
ば、サービスプロセッサによるマルチプロセッサシステ
ムの管理および運用操作の信頼性および操作性を向上さ
せることができる、という効果が得られる。

【００６５】また、本発明のマルチプロセッサシステム
の制御方法によれば、複数のプロセッサとサービスプロ
セッサとの間におけるデータ授受のスループットを向上
させることができる、という効果が得られる。

【００６６】本発明のマルチプロセッサシステムの制御
方法によれば、複数のプロセッサとサービスプロセッサ
との間のデータ転送経路の可用性を向上させることがで
きる、という効果が得られる。

【００６７】本発明のマルチプロセッサシステムの制御
方法によれば、サービスプロセッサからのデータ転送要
求に対する複数のプロセッサの応答時間を短縮すること
ができる、という効果が得られる。

【００６８】本発明のマルチプロセッサシステムの制御
方法によれば、サービスプロセッサによるマルチプロセ
ッサシステムの管理および運用操作の信頼性および操作
性を向上させることができる、という効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施の形態であるマルチプロセッサ
システムの制御方法を実施するマルチプロセッサシステ
ムの構成の一例を示すブロック図である。

【図２】本発明の一実施の形態であるマルチプロセッサ
システムおよびマルチプロセッサシステムの制御方法に
用いられる管理情報の一例を示す概念図である。

【図３】本発明の一実施の形態であるマルチプロセッサ
システムおよびマルチプロセッサシステムの制御方法の
作用の一例を示す概念図である。

【図４】本発明の一実施の形態であるマルチプロセッサ
システムおよびその制御方法を採用した外部記憶サブシ
ステムの構成の一例を示す概念図である。

【図５】本発明の一実施の形態であるマルチプロセッサ
システムにおける個々のプロセッサの基本的な制御動作
の一例を示すフローチャートである。

【図６】本発明の一実施の形態であるマルチプロセッサ
システムにおける個々のプロセッサの基本的な制御動作
の変形例を示すフローチャートである。

【図７】本発明の一実施の形態であるマルチプロセッサ
システムにおける個々のプロセッサの基本的な制御動作
の変形例を示すフローチャートである。

【符号の説明】

１…制御装置、２…プロセッサ、２ａ…上位パス、３…
プロセッサ、３ａ…上位パス、４…プロセッサ、４ａ…
上位パス、５…プロセッサ、５ａ…上位パス、６…プロ
セッサ、６ａ，６ｂ…ドライブパス、７…プロセッサ、
７ａ，７ｂ…ドライブパス、８…プロセッサ、８ａ，８
ｂ…ドライブパス、９…プロセッサ、９ａ，９ｂ…ドラ
イブパス、１０、１１、１２、１３…ローカルメモリ、
１４、１５、１６、１７…ローカルメモリ、１８…共用
メモリ、１９…共用メモリバス、２０…サービスプロセ
ッサ、２１、２２、２３、２４…通信回線、２５…プロ
セッサ番号、２６…データＩＤ、２７…データ長、２８
…シーケンス番号、２９…データの内容、３０…ローカ
ルメモリ上に用意された長大データ、３１、３２、３
３、３４…管理情報、３５、３６、３７、３８…分割デ
ータ、４０…ホスト、５０…ドライブ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 政信 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 (72)発明者 奥元 勝博 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 Ｆターム(参考） 5B045 BB01 BB19 BB32 BB47 BB56 DD03

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数のプロセッサと、前記プロセッサに
   共有される共用メモリと、複数のデータ転送経路を介し
   て複数の前記プロセッサとの間でデータの授受を行うサ
   ービスプロセッサとを含むマルチプロセッサシステムで
   あって、 個々の前記プロセッサは、 当該プロセッサで発生した前記サービスプロセッサへの
   送信データの長さに応じて、当該送信データを複数の分
   割データに分割して前記共用メモリに格納する第１の操
   作、 前記共用メモリ内に存在する前記分割データを前記サー
   ビスプロセッサに送出する第２の操作、 を行う制御論理を備えたことを特徴とするマルチプロセ
   ッサシステム。
2. 【請求項２】 外部記憶装置と、前記外部記憶装置と上
   位装置との間におけるデータの授受を制御する記憶制御
   装置とを含む外部記憶サブシステムにおける前記記憶制
   御装置を構成し、複数のプロセッサと、前記プロセッサ
   に共有される共用メモリと、複数のデータ転送経路を介
   して複数の前記プロセッサとの間でデータの授受を行う
   サービスプロセッサとを含むマルチプロセッサシステム
   であって、 個々の前記プロセッサは、 当該プロセッサで発生した前記サービスプロセッサへの
   送信データの長さに応じて、当該送信データを複数の分
   割データに分割して前記共用メモリに格納する第１の操
   作、 前記共用メモリ内に存在する前記分割データを前記サー
   ビスプロセッサに送出する第２の操作、 を行う制御論理を備えたことを特徴とするマルチプロセ
   ッサシステム。
3. 【請求項３】 請求項１または２記載のマルチプロセッ
   サシステムにおいて、 個々の前記プロセッサは、 前記サービスプロセッサからデータ転送要求を受けた
   時、転送要求された要求データが即応答可能な場合に
   は、前記データ転送要求を受けた前記データ転送経路を
   解放することなく、同じデータ転送経路を用いて前記要
   求データを前記サービスプロセッサに送出する第３の操
   作、 複数の前記データ転送経路の中の少なくとも一つを、緊
   急データの転送用に残しておき、残りの前記データ転送
   経路にて前記分割データの前記サービスプロセッサへの
   転送を行う第４の操作、 の少なくとも一方の操作を行う制御論理を備えたことを
   特徴とするマルチプロセッサシステム。
4. 【請求項４】 複数のプロセッサと、前記プロセッサに
   共有される共用メモリと、複数のデータ転送経路を介し
   て複数の前記プロセッサとの間でデータの授受を行うサ
   ービスプロセッサとを含むマルチプロセッサシステムの
   制御方法であって、 個々の前記プロセッサは、 当該プロセッサで発生した前記サービスプロセッサへの
   送信データの長さに応じて、当該送信データを複数の分
   割データに分割して前記共用メモリに格納する第１の操
   作と、 前記共用メモリ内に存在する前記分割データを前記サー
   ビスプロセッサに送出する第２の操作と、 を行うことを特徴とするマルチプロセッサシステムの制
   御方法。
5. 【請求項５】 請求項４記載のマルチプロセッサシステ
   ムの制御方法において、 個々の前記プロセッサは、 前記サービスプロセッサからデータ転送要求を受けた
   時、転送要求された要求データが即応答可能な場合に
   は、前記データ転送要求を受けた前記データ転送経路を
   解放することなく、同じデータ転送経路を用いて前記要
   求データを前記サービスプロセッサに送出する第３の操
   作、 複数の前記データ転送経路の中の少なくとも一つを、緊
   急データの転送用に残しておき、残りの前記データ転送
   経路にて前記分割データの前記サービスプロセッサへの
   転送を行う第４の操作、 の少なくとも一方の操作を行うことを特徴とするマルチ
   プロセッサシステムの制御方法。