JP2001042284A - 液晶駆動装置 - Google Patents
液晶駆動装置Info
- Publication number
- JP2001042284A JP2001042284A JP11216216A JP21621699A JP2001042284A JP 2001042284 A JP2001042284 A JP 2001042284A JP 11216216 A JP11216216 A JP 11216216A JP 21621699 A JP21621699 A JP 21621699A JP 2001042284 A JP2001042284 A JP 2001042284A
- Authority
- JP
- Japan
- Prior art keywords
- driver circuit
- liquid crystal
- duty ratio
- voltage
- display area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 異なるデューティ比で駆動される各表示領域
の境界部に電位差が生じないようにする。 【解決手段】 液晶表示パネル１の一つの表示部内に並
設されている２つの表示領域１ａ，１ｂにそれぞれ専用
のドライバ回路２０，３０を割り当て、ＣＰＵにより、
一方の表示領域１ａをその第１ドライバ回路２０を介し
て例えば１／３２以上の高デューティ比で駆動し、他方
の表示領域１ｂについてはその第２ドライバ回路３０を
介して例えば１／４以下の低デューティ比で駆動するに
あたって、第２ドライバ回路３０側には、その低デュー
ティ駆動電圧波形のセンター電圧を第１ドライバ回路２
０の高デューティ駆動電圧波形のセンター電圧と実質的
に同電位とするための基準電圧源３１と、ＣＰＵから第
２ドライバ回路３０に与えられる制御信号およびデータ
信号のレベルを基準電圧源３１に合わせてレベル変換す
るレベル変換回路３２とを設ける。
の境界部に電位差が生じないようにする。 【解決手段】 液晶表示パネル１の一つの表示部内に並
設されている２つの表示領域１ａ，１ｂにそれぞれ専用
のドライバ回路２０，３０を割り当て、ＣＰＵにより、
一方の表示領域１ａをその第１ドライバ回路２０を介し
て例えば１／３２以上の高デューティ比で駆動し、他方
の表示領域１ｂについてはその第２ドライバ回路３０を
介して例えば１／４以下の低デューティ比で駆動するに
あたって、第２ドライバ回路３０側には、その低デュー
ティ駆動電圧波形のセンター電圧を第１ドライバ回路２
０の高デューティ駆動電圧波形のセンター電圧と実質的
に同電位とするための基準電圧源３１と、ＣＰＵから第
２ドライバ回路３０に与えられる制御信号およびデータ
信号のレベルを基準電圧源３１に合わせてレベル変換す
るレベル変換回路３２とを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は液晶駆動装置に関
し、さらに詳しく言えば、液晶表示パネルの一つの表示
部内に異なるデューティ比で駆動される表示領域が混在
している場合の液晶駆動装置に関するものである。
し、さらに詳しく言えば、液晶表示パネルの一つの表示
部内に異なるデューティ比で駆動される表示領域が混在
している場合の液晶駆動装置に関するものである。
【０００２】
【従来の技術】フルドット表示のマトリクス液晶表示パ
ネルの駆動方式は、累積応答型と逐次書き込み型の２つ
に分類されるが、多くの場合、前者の累積応答型の駆動
方式が採用されている。なお、後者の逐次書き込み型駆
動方式は、主にメモリ性を有する液晶に用いられてい
る。
ネルの駆動方式は、累積応答型と逐次書き込み型の２つ
に分類されるが、多くの場合、前者の累積応答型の駆動
方式が採用されている。なお、後者の逐次書き込み型駆
動方式は、主にメモリ性を有する液晶に用いられてい
る。
【０００３】累積応答型マトリクス駆動は、１ライン
（走査線）の走査時間を液晶の応答時間よりも短く設定
し、表示部にある全ラインの走査を数回繰り返した後
に、液晶の透過率が定常状態に達するようにしている。
ここで、走査線の数をＮとすると、デューティ比は１／
Ｎで定義される。
（走査線）の走査時間を液晶の応答時間よりも短く設定
し、表示部にある全ラインの走査を数回繰り返した後
に、液晶の透過率が定常状態に達するようにしている。
ここで、走査線の数をＮとすると、デューティ比は１／
Ｎで定義される。
【０００４】液晶表示パネルは情報の表示手段として種
々の製品に用いられているが、例えば近年急速に普及さ
れている携帯電話機の液晶表示パネルを例にすると、各
種のメッセージなどを表示するフルドット表示領域とは
別にアイコン表示領域が設けられている。アイコン表示
領域には、例えば受信感度を示すアンテナマークなどの
セグメント表示形式で定形化された表示パターンが形成
されている。
々の製品に用いられているが、例えば近年急速に普及さ
れている携帯電話機の液晶表示パネルを例にすると、各
種のメッセージなどを表示するフルドット表示領域とは
別にアイコン表示領域が設けられている。アイコン表示
領域には、例えば受信感度を示すアンテナマークなどの
セグメント表示形式で定形化された表示パターンが形成
されている。
【０００５】このように、一つの表示部にフルドット表
示領域と、セグメント表示のアイコン表示領域が混在す
る場合の駆動方式として、当初はアイコン表示領域の各
表示電極をフルドット表示領域の走査ラインに含ませ
て、表示画面全体を累積応答型で一括して駆動するよう
にしていた。
示領域と、セグメント表示のアイコン表示領域が混在す
る場合の駆動方式として、当初はアイコン表示領域の各
表示電極をフルドット表示領域の走査ラインに含ませ
て、表示画面全体を累積応答型で一括して駆動するよう
にしていた。
【０００６】しかしながら、アイコン表示領域は常時点
灯駆動状態であるのに対して、フルドット表示領域は例
えば発信時もしくは受信時にのみ点灯駆動され、その点
灯時間が大幅に異なるため、表示画面全体を累積応答型
で一括して駆動していたのでは、駆動電力が無駄に消費
されることになり好ましくない。
灯駆動状態であるのに対して、フルドット表示領域は例
えば発信時もしくは受信時にのみ点灯駆動され、その点
灯時間が大幅に異なるため、表示画面全体を累積応答型
で一括して駆動していたのでは、駆動電力が無駄に消費
されることになり好ましくない。
【０００７】
【発明が解決しようとする課題】そこで、図４に模式的
に示されているように、フルドット表示領域１ａにはそ
れ専用のドライバ回路２ａを使用し、アイコン表示領域
１ｂにはそれ専用のドライバ回路２ｂを用い、各表示領
域１ａ，１ｂを別々に駆動することが提案されている。
に示されているように、フルドット表示領域１ａにはそ
れ専用のドライバ回路２ａを使用し、アイコン表示領域
１ｂにはそれ専用のドライバ回路２ｂを用い、各表示領
域１ａ，１ｂを別々に駆動することが提案されている。
【０００８】すなわち、フルドット表示領域１ａは高デ
ューティ比で駆動するが、これに対して、アイコン表示
領域１ｂは低デューティ比で駆動することにより、全体
として低電力化を図るようにしている。
ューティ比で駆動するが、これに対して、アイコン表示
領域１ｂは低デューティ比で駆動することにより、全体
として低電力化を図るようにしている。
【０００９】図５（ａ）にドライバ回路２ａからフルド
ット表示領域１ａに与えられる駆動電圧波形を示し、同
図（ｂ）にドライバ回路２ｂからアイコン表示領域１ｂ
に与えられる駆動電圧波形を示す。各ドライバ回路２
ａ，２ｂの駆動電圧波形は、それぞれそのセンター電圧
（各波形の中間基準電圧）から見て＋側と−側の振れ幅
が同じであるため、１周期で積分すると電圧はそれぞれ
０Ｖとなる。
ット表示領域１ａに与えられる駆動電圧波形を示し、同
図（ｂ）にドライバ回路２ｂからアイコン表示領域１ｂ
に与えられる駆動電圧波形を示す。各ドライバ回路２
ａ，２ｂの駆動電圧波形は、それぞれそのセンター電圧
（各波形の中間基準電圧）から見て＋側と−側の振れ幅
が同じであるため、１周期で積分すると電圧はそれぞれ
０Ｖとなる。
【００１０】しかしながら、ドライバ回路２ａとドライ
バ回路２ｂは、その駆動デューティ比の相違により、駆
動電圧波形やセンター電圧が異なるため、フルドット表
示領域１ａとアイコン表示領域１ｂとの境界部で電位差
Ｃが生じ、これが原因で液晶の配向が乱れ、異常電灯と
なることがある。そればかりでなく、長時間点灯を続け
ると、直流電圧の印加により液晶組成物の分解が生ずる
こともある。
バ回路２ｂは、その駆動デューティ比の相違により、駆
動電圧波形やセンター電圧が異なるため、フルドット表
示領域１ａとアイコン表示領域１ｂとの境界部で電位差
Ｃが生じ、これが原因で液晶の配向が乱れ、異常電灯と
なることがある。そればかりでなく、長時間点灯を続け
ると、直流電圧の印加により液晶組成物の分解が生ずる
こともある。
【００１１】
【課題を解決するための手段】本発明は、このような課
題を解決するためになされたもので、その目的は、ドラ
イバ回路に簡単な電気的な処置を講ずることにより、異
なるデューティ比で駆動される各表示領域の境界部に実
質的な電位差が生じないようにした液晶駆動装置を提供
することにある。
題を解決するためになされたもので、その目的は、ドラ
イバ回路に簡単な電気的な処置を講ずることにより、異
なるデューティ比で駆動される各表示領域の境界部に実
質的な電位差が生じないようにした液晶駆動装置を提供
することにある。
【００１２】上記目的を達成するため、本発明は、液晶
表示パネルの一つの表示部内に並設されている２つの表
示領域にそれぞれ専用のドライバ回路を割り当て、制御
手段（ＣＰＵ）により、上記一方の表示領域をその第１
ドライバ回路を介して第１デューティ比で駆動するとと
もに、上記他方の表示領域についてはその第２ドライバ
回路を介して上記第１デューティ比とは異なる第２デュ
ーティ比で駆動する液晶駆動装置において、上記第２ド
ライバ回路側には、その第２デューティ駆動電圧波形の
センター電圧を上記第１ドライバ回路から出力される第
１デューティ駆動電圧波形のセンター電圧とほぼ同電位
とするための基準電圧源と、上記制御手段から当該第２
ドライバ回路に与えられる制御信号およびデータ信号の
レベルを上記基準電圧源に合わせてレベル変換するレベ
ル変換回路とが設けられていることを特徴としている。
表示パネルの一つの表示部内に並設されている２つの表
示領域にそれぞれ専用のドライバ回路を割り当て、制御
手段（ＣＰＵ）により、上記一方の表示領域をその第１
ドライバ回路を介して第１デューティ比で駆動するとと
もに、上記他方の表示領域についてはその第２ドライバ
回路を介して上記第１デューティ比とは異なる第２デュ
ーティ比で駆動する液晶駆動装置において、上記第２ド
ライバ回路側には、その第２デューティ駆動電圧波形の
センター電圧を上記第１ドライバ回路から出力される第
１デューティ駆動電圧波形のセンター電圧とほぼ同電位
とするための基準電圧源と、上記制御手段から当該第２
ドライバ回路に与えられる制御信号およびデータ信号の
レベルを上記基準電圧源に合わせてレベル変換するレベ
ル変換回路とが設けられていることを特徴としている。
【００１３】このように本発明によれば、２つのドライ
バ回路からそれぞれ出力される駆動電圧波形のセンター
電圧がほぼ同電位とされるため、各表示領域の境界部分
で実質的な電位差が発生することはない。したがって、
異常点灯の発生が抑制される。また、制御手段からの制
御信号およびデータ信号も、基準電圧源に合わせてレベ
ル変換されてドライバ回路に与えられるため、制御上支
障はない。
バ回路からそれぞれ出力される駆動電圧波形のセンター
電圧がほぼ同電位とされるため、各表示領域の境界部分
で実質的な電位差が発生することはない。したがって、
異常点灯の発生が抑制される。また、制御手段からの制
御信号およびデータ信号も、基準電圧源に合わせてレベ
ル変換されてドライバ回路に与えられるため、制御上支
障はない。
【００１４】本発明は、特に上記第１デューティ比が１
／３２デューティ比以上の高デューティ比で、上記第２
デューティ比が１／４以下の低デューティ比である場合
により有効である。
／３２デューティ比以上の高デューティ比で、上記第２
デューティ比が１／４以下の低デューティ比である場合
により有効である。
【００１５】本発明において、上記基準電圧源は、上記
第１ドライバ回路側の液晶駆動電源を所定に分圧する分
圧抵抗回路から構成されることが好ましく、これによれ
ば、簡単な回路構成でありながら、各駆動電圧波形のセ
ンター電圧を精度よく一致させることが可能となる。
第１ドライバ回路側の液晶駆動電源を所定に分圧する分
圧抵抗回路から構成されることが好ましく、これによれ
ば、簡単な回路構成でありながら、各駆動電圧波形のセ
ンター電圧を精度よく一致させることが可能となる。
【００１６】
【発明の実施の形態】次に、本発明の実施例について説
明する。なお、この実施例においても、先に説明した図
４の従来例と同じく、高デューティ比で駆動される表示
領域はフルドット表示領域１ａであり、低デューティ比
で駆動される表示領域はアイコン表示領域１ｂである。
明する。なお、この実施例においても、先に説明した図
４の従来例と同じく、高デューティ比で駆動される表示
領域はフルドット表示領域１ａであり、低デューティ比
で駆動される表示領域はアイコン表示領域１ｂである。
【００１７】図１に示されているように、この液晶駆動
装置は、フルドット表示領域１ａを例えば１／３２デュ
ーティ比以上の高デューティ比で駆動するための第１ド
ライバ回路２０、アイコン表示領域１ｂを例えば１／４
以下の低デューティ比で駆動するための第２ドライバ回
路３０およびこれらの各ドライバ回路２０，３０を制御
する制御手段としてのＣＰＵを備えている。
装置は、フルドット表示領域１ａを例えば１／３２デュ
ーティ比以上の高デューティ比で駆動するための第１ド
ライバ回路２０、アイコン表示領域１ｂを例えば１／４
以下の低デューティ比で駆動するための第２ドライバ回
路３０およびこれらの各ドライバ回路２０，３０を制御
する制御手段としてのＣＰＵを備えている。
【００１８】なお、高デューティ比と低デューティ比と
の差が大きくなるほど、２つの表示領域の境界部に発生
する電位差が大きくなり、異常点灯の発生や液晶組成物
の分解が発生し易くなるが、本発明によれば顕著な抑制
効果が得られる。本発明は、高デューティ比が１／１０
０以上の場合に特に有効である。
の差が大きくなるほど、２つの表示領域の境界部に発生
する電位差が大きくなり、異常点灯の発生や液晶組成物
の分解が発生し易くなるが、本発明によれば顕著な抑制
効果が得られる。本発明は、高デューティ比が１／１０
０以上の場合に特に有効である。
【００１９】この実施例において、ＣＰＵは第２ドライ
バ回路３０に対して、アイコン用制御信号およびアイコ
ン用データ信号を出力する。この場合、アイコン用制御
信号，アイコン用データ信号ともに、Ｌｏｗ電位が０
Ｖ，Ｈｉ電位が３Ｖのパルス信号である。
バ回路３０に対して、アイコン用制御信号およびアイコ
ン用データ信号を出力する。この場合、アイコン用制御
信号，アイコン用データ信号ともに、Ｌｏｗ電位が０
Ｖ，Ｈｉ電位が３Ｖのパルス信号である。
【００２０】また、ＣＰＵは第１ドライバ回路２０に対
して、ロジック電源ＶＣＣ（＋３Ｖ）、ＧＮＤ電源Ｖ
ＳＳ（０Ｖ）、フルドット用制御信号およびフルドット
用データ信号および液晶駆動電源ＶＨＨ（＋１５Ｖ）を
与える。
して、ロジック電源ＶＣＣ（＋３Ｖ）、ＧＮＤ電源Ｖ
ＳＳ（０Ｖ）、フルドット用制御信号およびフルドット
用データ信号および液晶駆動電源ＶＨＨ（＋１５Ｖ）を
与える。
【００２１】なお、第１ドライバ回路２０側には、その
液晶駆動電源ＶＨＨからセグメント電極およびコモン電
極用のバイアス電圧Ｖ０〜Ｖ５などを作り出すフルドッ
ト表示用バイアス回路２１が設けられている。
液晶駆動電源ＶＨＨからセグメント電極およびコモン電
極用のバイアス電圧Ｖ０〜Ｖ５などを作り出すフルドッ
ト表示用バイアス回路２１が設けられている。
【００２２】第２ドライバ回路３０には基準電圧源３１
とレベル変換回路３２とが設けられている。基準電圧源
３１は、この第２ドライバ回路３０の駆動電圧波形のセ
ンター電圧を、第１ドライバ回路２０の駆動電圧波形の
センター電圧と同一電位とする基準電圧を得るためのも
のである。
とレベル変換回路３２とが設けられている。基準電圧源
３１は、この第２ドライバ回路３０の駆動電圧波形のセ
ンター電圧を、第１ドライバ回路２０の駆動電圧波形の
センター電圧と同一電位とする基準電圧を得るためのも
のである。
【００２３】この実施例において、基準電圧源３１は上
記液晶駆動電源ＶＨＨを所定に分圧する図２の分圧抵抗
回路よりなる。すなわち、液晶駆動電源ＶＨＨ（＋１５
Ｖ）とＧＮＤ電源ＶＳＳ（０Ｖ）との間に直列に接続さ
れた５つの抵抗Ｒ１〜Ｒ５を備え、各抵抗の接続点には
それぞれオペアンプからなる定電圧回路ＯＰ１〜ＯＰ４
が接続されている。
記液晶駆動電源ＶＨＨを所定に分圧する図２の分圧抵抗
回路よりなる。すなわち、液晶駆動電源ＶＨＨ（＋１５
Ｖ）とＧＮＤ電源ＶＳＳ（０Ｖ）との間に直列に接続さ
れた５つの抵抗Ｒ１〜Ｒ５を備え、各抵抗の接続点には
それぞれオペアンプからなる定電圧回路ＯＰ１〜ＯＰ４
が接続されている。
【００２４】この例では、第１定電圧回路ＯＰ１から＋
８．５Ｖが出力され、これはアイコンドライバー用ロジ
ック電源ＶＣＣ１として用いられる。第２定電圧回路Ｏ
Ｐ２からは＋７．５Ｖ，第３定電圧回路ＯＰ３からは＋
６．５Ｖがそれぞれ出力され、これらはアイコンドライ
バー用バイアス電圧ＶＬＣＭ，ＶＬＣＬとして用いられ
る。また、第４定電圧回路ＯＰ４からはアイコンドライ
バー用ＧＮＤ電圧ＶＳ Ｓ１として＋５．５Ｖが出力され
る。
８．５Ｖが出力され、これはアイコンドライバー用ロジ
ック電源ＶＣＣ１として用いられる。第２定電圧回路Ｏ
Ｐ２からは＋７．５Ｖ，第３定電圧回路ＯＰ３からは＋
６．５Ｖがそれぞれ出力され、これらはアイコンドライ
バー用バイアス電圧ＶＬＣＭ，ＶＬＣＬとして用いられ
る。また、第４定電圧回路ＯＰ４からはアイコンドライ
バー用ＧＮＤ電圧ＶＳ Ｓ１として＋５．５Ｖが出力され
る。
【００２５】このように、基準電圧源３１は第２ドライ
バ回路３０に対して５．５〜８．５Ｖの駆動電圧を供給
する。この駆動電圧波形のセンター電圧は７．０Ｖであ
る。これに対して、第１ドライバ回路２０の駆動電圧は
０〜１５．０Ｖで、その駆動電圧波形のセンター電圧は
７．５Ｖであり、両駆動電圧のセンター電圧はほぼ同電
位となる。なお、本発明において、０．５Ｖ程度の差は
許容範囲内であり、実質的に同電位として扱われる。
バ回路３０に対して５．５〜８．５Ｖの駆動電圧を供給
する。この駆動電圧波形のセンター電圧は７．０Ｖであ
る。これに対して、第１ドライバ回路２０の駆動電圧は
０〜１５．０Ｖで、その駆動電圧波形のセンター電圧は
７．５Ｖであり、両駆動電圧のセンター電圧はほぼ同電
位となる。なお、本発明において、０．５Ｖ程度の差は
許容範囲内であり、実質的に同電位として扱われる。
【００２６】レベル変換回路３２は、アイコンドライバ
ー用ロジック電源ＶＣＣ１ライン（＋８．５Ｖ）とアイ
コンドライバー用ＧＮＤ電圧ＶＳＳ１ライン（＋５．５
Ｖ）に接続されており、ＣＰＵからのアイコン用制御信
号およびアイコン用データ信号（０Ｖ／３Ｖ）を（５．
５Ｖ／８．５Ｖ）に変換して第２ドライバ回路３０に出
力する。
ー用ロジック電源ＶＣＣ１ライン（＋８．５Ｖ）とアイ
コンドライバー用ＧＮＤ電圧ＶＳＳ１ライン（＋５．５
Ｖ）に接続されており、ＣＰＵからのアイコン用制御信
号およびアイコン用データ信号（０Ｖ／３Ｖ）を（５．
５Ｖ／８．５Ｖ）に変換して第２ドライバ回路３０に出
力する。
【００２７】図３により、レベル変換回路３２の具体的
な構成例について説明する。これによると、レベル変換
回路３２は、ＮＰＮトランジスタＴＲ１とＰＮＰトラン
ジスタＴＲ２との２つのトランジスタを備えている。
な構成例について説明する。これによると、レベル変換
回路３２は、ＮＰＮトランジスタＴＲ１とＰＮＰトラン
ジスタＴＲ２との２つのトランジスタを備えている。
【００２８】ＮＰＮトランジスタＴＲ１のベースは、抵
抗Ｒ１１を介して入力端子ＩＮに接続されている。この
ＮＰＮトランジスタＴＲ１のエミッタはＧＮＤ電源Ｖ
ＳＳ（０Ｖ）に接続されている。また、同ＮＰＮトラン
ジスタＴＲ１のエミッタ−ベ−ス間には抵抗Ｒ１１と同
一抵抗値の抵抗Ｒ１２が接続されている。
抗Ｒ１１を介して入力端子ＩＮに接続されている。この
ＮＰＮトランジスタＴＲ１のエミッタはＧＮＤ電源Ｖ
ＳＳ（０Ｖ）に接続されている。また、同ＮＰＮトラン
ジスタＴＲ１のエミッタ−ベ−ス間には抵抗Ｒ１１と同
一抵抗値の抵抗Ｒ１２が接続されている。
【００２９】ＮＰＮトランジスタＴＲ１のコレクタは、
抵抗Ｒ１３を介してＰＮＰトランジスタＴＲ２のベース
に接続されている。ＰＮＰトランジスタＴＲ２のエミッ
タはアイコンドライバー用ロジック電源ＶＣＣ１ライン
（＋８．５Ｖ）に接続されているとともに、そのエミッ
タとＮＰＮトランジスタＴＲ１のコレクタ間には抵抗Ｒ
１３と同一抵抗値の抵抗Ｒ１４が接続されている。
抵抗Ｒ１３を介してＰＮＰトランジスタＴＲ２のベース
に接続されている。ＰＮＰトランジスタＴＲ２のエミッ
タはアイコンドライバー用ロジック電源ＶＣＣ１ライン
（＋８．５Ｖ）に接続されているとともに、そのエミッ
タとＮＰＮトランジスタＴＲ１のコレクタ間には抵抗Ｒ
１３と同一抵抗値の抵抗Ｒ１４が接続されている。
【００３０】ＰＮＰトランジスタＴＲ２のコレクタは第
２ドライバ回路３０に対する出力端子ＯＵＴとなってい
る。また、この出力端子ＯＵＴにはプルダウン用の抵抗
Ｒ１５を介してアイコンドライバー用ＧＮＤ電圧Ｖ
ＳＳ１ライン（＋５．５Ｖ）が接続されている。
２ドライバ回路３０に対する出力端子ＯＵＴとなってい
る。また、この出力端子ＯＵＴにはプルダウン用の抵抗
Ｒ１５を介してアイコンドライバー用ＧＮＤ電圧Ｖ
ＳＳ１ライン（＋５．５Ｖ）が接続されている。
【００３１】入力端子ＩＮがＬｏｗ（０Ｖ）である場
合、ＮＰＮトランジスタＴＲ１はオフで、したがってＰ
ＮＰトランジスタＴＲ２もオフであり、したがって、出
力端子ＯＵＴにはアイコンドライバー用ＧＮＤ電圧であ
る＋５．５Ｖが現れる。
合、ＮＰＮトランジスタＴＲ１はオフで、したがってＰ
ＮＰトランジスタＴＲ２もオフであり、したがって、出
力端子ＯＵＴにはアイコンドライバー用ＧＮＤ電圧であ
る＋５．５Ｖが現れる。
【００３２】これに対して、入力端子ＩＮがＨｉ（＋３
Ｖ）である場合には、ＮＰＮトランジスタＴＲ１がオ
ン、これに伴なってＰＮＰトランジスタＴＲ２もオンと
なり、出力端子ＯＵＴにはアイコンドライバー用ロジッ
ク電源である＋８．５Ｖが現れる。
Ｖ）である場合には、ＮＰＮトランジスタＴＲ１がオ
ン、これに伴なってＰＮＰトランジスタＴＲ２もオンと
なり、出力端子ＯＵＴにはアイコンドライバー用ロジッ
ク電源である＋８．５Ｖが現れる。
【００３３】このようにして、ＣＰＵからのアイコン用
制御信号およびアイコン用データ信号（０Ｖ／３Ｖ）が
（５．５Ｖ／８．５Ｖ）に変換されて第２ドライバ回路
３０に与えられるため、ＣＰＵが第２ドライバ回路３０
を制御するうえで支障は生じない。
制御信号およびアイコン用データ信号（０Ｖ／３Ｖ）が
（５．５Ｖ／８．５Ｖ）に変換されて第２ドライバ回路
３０に与えられるため、ＣＰＵが第２ドライバ回路３０
を制御するうえで支障は生じない。
【００３４】なお、レベル変換回路３２の構成は上記実
施例に限定されない。例えば専用ＬＳＩ、ＦＥＴ、フォ
トモスリレーもしくはフォトカプラなどによるレベル変
換回路であってもよい。
施例に限定されない。例えば専用ＬＳＩ、ＦＥＴ、フォ
トモスリレーもしくはフォトカプラなどによるレベル変
換回路であってもよい。
【００３５】また、上記実施例では低デューティ比で駆
動するための第２ドライバ回路３０の駆動電圧波形のセ
ンター電圧（低電位）を、高デューティ比で駆動するた
めの第１ドライバ回路２０の駆動電圧波形のセンター電
圧（高電位）とほぼ同一にするようにその電圧を上昇さ
せるようにしているが、これとは逆に、高電位のものを
低電位に合わせるようにしてもよい。
動するための第２ドライバ回路３０の駆動電圧波形のセ
ンター電圧（低電位）を、高デューティ比で駆動するた
めの第１ドライバ回路２０の駆動電圧波形のセンター電
圧（高電位）とほぼ同一にするようにその電圧を上昇さ
せるようにしているが、これとは逆に、高電位のものを
低電位に合わせるようにしてもよい。
【００３６】ただし、このときには基準電圧原３１に対
して液晶駆動電圧ＶＨＨ以外の電源が必要となる。した
がって、低電圧から高電圧に合わせるようにした上記実
施例の方が電気的処置を講ずる上で好ましいと言える。
して液晶駆動電圧ＶＨＨ以外の電源が必要となる。した
がって、低電圧から高電圧に合わせるようにした上記実
施例の方が電気的処置を講ずる上で好ましいと言える。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
異なるデューティ比で駆動される表示領域をそれぞれの
専用ドライバ回路で駆動する場合において、各ドライバ
回路から出力される駆動電圧波形のセンター電圧を実質
的に同電位とすることができる。
異なるデューティ比で駆動される表示領域をそれぞれの
専用ドライバ回路で駆動する場合において、各ドライバ
回路から出力される駆動電圧波形のセンター電圧を実質
的に同電位とすることができる。
【００３８】したがって、各表示領域の境界部分での異
常点灯がなくなるとともに、異駆動による点灯を長時間
続けたとしても、液晶組成物の分解が生ずることもな
い。
常点灯がなくなるとともに、異駆動による点灯を長時間
続けたとしても、液晶組成物の分解が生ずることもな
い。
【図１】本発明による液晶駆動装置の一実施例を示した
回路構成図。
回路構成図。
【図２】上記実施例中の基準電圧源の具体例を示した回
路構成図。
路構成図。
【図３】上記実施例中のレベル変換回路の具体例を示し
た回路構成図。
た回路構成図。
【図４】従来例を説明するための模式的断面図。
【図５】高デューティ駆動用の駆動電圧波形と低デュー
ティ駆動用の駆動電圧波形とを示した波形図。
ティ駆動用の駆動電圧波形とを示した波形図。
１ 液晶表示パネル １ａ フルドット表示領域 １ｂ アイコン表示領域 ２０ 第１ドライバ回路（フルドット表示用） ２１ フルドット表示用バイアス回路 ３０ 第２ドライバ回路（アイコン表示用） ３１ 基準電圧源 ３２ レベル変換回路
Claims (3)
- 【請求項１】 液晶表示パネルの一つの表示部内に並設
されている２つの表示領域にそれぞれ専用のドライバ回
路を割り当て、制御手段（ＣＰＵ）により、上記一方の
表示領域をその第１ドライバ回路を介して第１デューテ
ィ比で駆動するとともに、上記他方の表示領域について
はその第２ドライバ回路を介して上記第１デューティ比
とは異なる第２デューティ比で駆動する液晶駆動装置に
おいて、 上記第２ドライバ回路側には、その第２デューティ駆動
電圧波形のセンター電圧を上記第１ドライバ回路から出
力される第１デューティ駆動電圧波形のセンター電圧と
ほぼ同電位とするための基準電圧源と、上記制御手段か
ら当該第２ドライバ回路に与えられる制御信号およびデ
ータ信号のレベルを上記基準電圧源に合わせてレベル変
換するレベル変換回路とが設けられていることを特徴と
する液晶駆動装置。 - 【請求項２】 上記第１デューティ比が１／３２デュー
ティ比以上の高デューティ比で、上記第２デューティ比
が１／４以下の低デューティ比である請求項１に記載の
液晶駆動装置。 - 【請求項３】 上記基準電圧源は、上記第１ドライバ回
路側の液晶駆動電源を所定に分圧する分圧抵抗回路から
なる請求項１または２に記載の液晶駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11216216A JP2001042284A (ja) | 1999-07-30 | 1999-07-30 | 液晶駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11216216A JP2001042284A (ja) | 1999-07-30 | 1999-07-30 | 液晶駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001042284A true JP2001042284A (ja) | 2001-02-16 |
Family
ID=16685105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11216216A Withdrawn JP2001042284A (ja) | 1999-07-30 | 1999-07-30 | 液晶駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001042284A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694200B1 (ko) * | 2004-03-05 | 2007-03-14 | (주)선한엠엔티 | 방수제용 공중합체 및 이의 제조방법 |
| WO2020116369A1 (ja) * | 2018-12-04 | 2020-06-11 | 日本精機株式会社 | 液晶表示装置 |
-
1999
- 1999-07-30 JP JP11216216A patent/JP2001042284A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694200B1 (ko) * | 2004-03-05 | 2007-03-14 | (주)선한엠엔티 | 방수제용 공중합체 및 이의 제조방법 |
| WO2020116369A1 (ja) * | 2018-12-04 | 2020-06-11 | 日本精機株式会社 | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8009160B2 (en) | Circuit for timing controller | |
| JP3576382B2 (ja) | インターフェース回路及び液晶駆動回路 | |
| US6567066B1 (en) | Driving circuit of display device | |
| JP4579377B2 (ja) | 多階調デジタル映像データを表示するための駆動回路及びその方法 | |
| JP2011002841A (ja) | 液晶駆動装置 | |
| JP2001222249A (ja) | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
| TWI698850B (zh) | 畫素電路、畫素電路驅動方法、以及相關的顯示裝置 | |
| US8106638B2 (en) | Power control circuit with coupling circuit for controlling output power sequence and liquid crystal display using same | |
| CN115527483A (zh) | 像素电路及其控制方法、显示装置 | |
| KR100395831B1 (ko) | 차동 증폭 장치, 반도체 장치, 전원회로 및 이를 이용한전자기기 | |
| JP2005189834A (ja) | 半導体装置およびその試験方法 | |
| KR100430102B1 (ko) | 액정표시장치의 게이트 구동 회로 | |
| JP2001042284A (ja) | 液晶駆動装置 | |
| JP3108293B2 (ja) | 液晶駆動回路 | |
| KR100421486B1 (ko) | 게이트 하이전압 발생장치 | |
| JP2002008858A (ja) | 有機ｅｌ駆動回路 | |
| JP4602364B2 (ja) | 液晶駆動装置および液晶表示システム | |
| JP2001282208A (ja) | 液晶駆動装置及びその駆動方法 | |
| JP2000250494A (ja) | バイアス電源回路 | |
| JPH08146379A (ja) | 液晶駆動回路 | |
| KR100357690B1 (ko) | 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치 | |
| Zheng et al. | P‐10: Emit Signals Reused Gate Driver Design for Ultra‐Narrow‐Bezel Micro‐LED Display Based on Metal‐Oxide TFTs | |
| JP2004138969A (ja) | 液晶表示装置の駆動回路 | |
| KR101119523B1 (ko) | 액정표시장치용 여기전압 차단회로 | |
| KR100408257B1 (ko) | 액정표시장치의 전원관리 및 게이트 펄스 조정회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |