JP2001032078A - プラズマｃｖｄ製膜方法 - Google Patents
プラズマｃｖｄ製膜方法Info
- Publication number
- JP2001032078A JP2001032078A JP11206215A JP20621599A JP2001032078A JP 2001032078 A JP2001032078 A JP 2001032078A JP 11206215 A JP11206215 A JP 11206215A JP 20621599 A JP20621599 A JP 20621599A JP 2001032078 A JP2001032078 A JP 2001032078A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- substrate
- electrode
- film forming
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Plasma Technology (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 基板表面ヒータの製膜速度に及ぼす影響を可
能な限り抑制することができ、所望の製膜速度に制御す
ることができるプラズマＣＶＤ製膜方法を提供する。 【解決手段】 基板を保持し加熱する工程と、電極と基
板との間に反応性ガスを供給する工程と、電極に高周波
電力を印可し、電極と基板との間に反応性ガスのプラズ
マを生成する工程と、プラズマ生成中において基板に対
面配置された基板表面ヒータを用いて被処理基板の製膜
面を加熱しているときに、該基板表面ヒータの電源回路
を介してプラズマ情報を検出する工程と、プラズマ情報
として検出された高周波誘導電圧Ｖｒｆおよび高周波バ
イアス電圧Ｖｂのうち少なくとも一方の情報に基づい
て、電極に供給される入射電力をフィードバック制御す
ることにより、電極面全体で実質的に均一なプラズマ密
度分布とし、基板上に製膜する工程と、を具備する。
能な限り抑制することができ、所望の製膜速度に制御す
ることができるプラズマＣＶＤ製膜方法を提供する。 【解決手段】 基板を保持し加熱する工程と、電極と基
板との間に反応性ガスを供給する工程と、電極に高周波
電力を印可し、電極と基板との間に反応性ガスのプラズ
マを生成する工程と、プラズマ生成中において基板に対
面配置された基板表面ヒータを用いて被処理基板の製膜
面を加熱しているときに、該基板表面ヒータの電源回路
を介してプラズマ情報を検出する工程と、プラズマ情報
として検出された高周波誘導電圧Ｖｒｆおよび高周波バ
イアス電圧Ｖｂのうち少なくとも一方の情報に基づい
て、電極に供給される入射電力をフィードバック制御す
ることにより、電極面全体で実質的に均一なプラズマ密
度分布とし、基板上に製膜する工程と、を具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、基板表面ヒータを
用いたＰＣＶＤ装置における製膜速度を制御するプラズ
マＣＶＤ製膜方法に関する。
用いたＰＣＶＤ装置における製膜速度を制御するプラズ
マＣＶＤ製膜方法に関する。
【０００２】
【従来の技術】プラズマＣＶＤ製膜用の装置はヒータ上
の基板とガス供給機構との間に電極を備え、電極と基板
との間に反応性ガスを供給しながら電極に高周波電力を
印可することにより電極と基板との間にプラズマを生成
させる。電極には複数個の端子を有する多端子給電方式
の多チャンネル電極を用いる。多端子給電方式の電極で
は各チャンネルのインピーダンスが均等になるように電
力分配器を介して各端子に給電する。
の基板とガス供給機構との間に電極を備え、電極と基板
との間に反応性ガスを供給しながら電極に高周波電力を
印可することにより電極と基板との間にプラズマを生成
させる。電極には複数個の端子を有する多端子給電方式
の多チャンネル電極を用いる。多端子給電方式の電極で
は各チャンネルのインピーダンスが均等になるように電
力分配器を介して各端子に給電する。
【０００３】
【発明が解決しようとする課題】しかしながら、プラズ
マＣＶＤ装置には基板と放電電極との間に基板表面加熱
用の網状の基板表面ヒータ（メッシュヒータ）が存在す
るので、プラズマ生成領域内でのプラズマ密度と製膜を
支配する基板付近のプラズマ密度との間に違いを生じ
る。このため、電極に同じ高周波電力を印可したとして
も、製膜室のメンテナンス前と後とでは製膜速度が異な
り、一定の安定した品質の膜質を得ることが困難であっ
た。
マＣＶＤ装置には基板と放電電極との間に基板表面加熱
用の網状の基板表面ヒータ（メッシュヒータ）が存在す
るので、プラズマ生成領域内でのプラズマ密度と製膜を
支配する基板付近のプラズマ密度との間に違いを生じ
る。このため、電極に同じ高周波電力を印可したとして
も、製膜室のメンテナンス前と後とでは製膜速度が異な
り、一定の安定した品質の膜質を得ることが困難であっ
た。
【０００４】本発明は上記の課題を解決するためになさ
れたものであって、基板表面ヒータの製膜速度に及ぼす
影響を可能な限り抑制することができ、所望の製膜速度
に制御することができるプラズマＣＶＤ製膜方法を提供
することを目的とする。
れたものであって、基板表面ヒータの製膜速度に及ぼす
影響を可能な限り抑制することができ、所望の製膜速度
に制御することができるプラズマＣＶＤ製膜方法を提供
することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係るプラズマＣ
ＶＤ製膜方法は、生成プラズマにより反応性ガスを分解
反応させて基板上に製膜するプラズマＣＶＤ製膜方法に
おいて、被処理基板を保持し加熱する工程と、電極と被
処理基板との間に反応性ガスを供給する工程と、前記電
極に高周波電力を印可し、電極と被処理基板との間に前
記反応性ガスのプラズマを生成する工程と、プラズマ生
成中において被処理基板に対面配置された基板表面ヒー
タを用いて被処理基板の製膜面を加熱しているときに、
該基板表面ヒータの電源回路を介してプラズマ情報を検
出する工程と、前記プラズマ情報として検出された高周
波誘導電圧Ｖｒｆおよび高周波バイアス電圧Ｖｂのうち
少なくとも一方の情報に基づいて、前記電極に供給され
る入射電力をフィードバック制御することにより、前記
電極面全体で実質的に均一なプラズマ密度分布とし、被
処理基板上に製膜する工程と、を具備することを特徴と
する。
ＶＤ製膜方法は、生成プラズマにより反応性ガスを分解
反応させて基板上に製膜するプラズマＣＶＤ製膜方法に
おいて、被処理基板を保持し加熱する工程と、電極と被
処理基板との間に反応性ガスを供給する工程と、前記電
極に高周波電力を印可し、電極と被処理基板との間に前
記反応性ガスのプラズマを生成する工程と、プラズマ生
成中において被処理基板に対面配置された基板表面ヒー
タを用いて被処理基板の製膜面を加熱しているときに、
該基板表面ヒータの電源回路を介してプラズマ情報を検
出する工程と、前記プラズマ情報として検出された高周
波誘導電圧Ｖｒｆおよび高周波バイアス電圧Ｖｂのうち
少なくとも一方の情報に基づいて、前記電極に供給され
る入射電力をフィードバック制御することにより、前記
電極面全体で実質的に均一なプラズマ密度分布とし、被
処理基板上に製膜する工程と、を具備することを特徴と
する。
【０００６】この場合に、プラズマ情報として検出され
た高周波誘導電圧Ｖｒｆを電極への入射電力のフィード
バック制御に用いるようにしてもよいし、またプラズマ
情報として検出された高周波バイアス電圧Ｖｂを電極へ
の入射電力のフィードバック制御に用いるようにしても
よいし、またプラズマ情報として検出された高周波誘導
電圧Ｖｒｆおよび高周波バイアス電圧Ｖｂの両方を電極
への入射電力のフィードバック制御に用いるようにして
もよい。
た高周波誘導電圧Ｖｒｆを電極への入射電力のフィード
バック制御に用いるようにしてもよいし、またプラズマ
情報として検出された高周波バイアス電圧Ｖｂを電極へ
の入射電力のフィードバック制御に用いるようにしても
よいし、またプラズマ情報として検出された高周波誘導
電圧Ｖｒｆおよび高周波バイアス電圧Ｖｂの両方を電極
への入射電力のフィードバック制御に用いるようにして
もよい。
【０００７】ここで「高周波誘導電圧Ｖｒｆ」とは、プ
ラズマの交流成分を表わすパラメータのことをいう。Ｖ
ｒｆの値が大きい場合はプラズマ生成領域内の電界が強
く、逆にＶｒｆの値が小さい場合はプラズマ生成領域内
の電界が弱くなる。このＶｒｆの値はプラズマ密度と直
接的な関係を有するものであり、プラズマ密度を増大さ
せるためにはＶｒｆの値を大きくする必要がある。
ラズマの交流成分を表わすパラメータのことをいう。Ｖ
ｒｆの値が大きい場合はプラズマ生成領域内の電界が強
く、逆にＶｒｆの値が小さい場合はプラズマ生成領域内
の電界が弱くなる。このＶｒｆの値はプラズマ密度と直
接的な関係を有するものであり、プラズマ密度を増大さ
せるためにはＶｒｆの値を大きくする必要がある。
【０００８】また「高周波バイアス電圧Ｖｂ」とは、プ
ラズマの直流成分を表わすパラメータのことをいう。Ｖ
ｂの値が大きい場合はプラズマの電位（電圧）は高く、
逆にＶｂの値が小さい場合はプラズマの電位（電圧）は
低くなる。この高周波バイアス電圧Ｖｂの値は、プラズ
マ密度と直接の関係はもたないが、プラズマ生成領域に
おけるプラズマの状態を把握するための１つの目安とな
る。
ラズマの直流成分を表わすパラメータのことをいう。Ｖ
ｂの値が大きい場合はプラズマの電位（電圧）は高く、
逆にＶｂの値が小さい場合はプラズマの電位（電圧）は
低くなる。この高周波バイアス電圧Ｖｂの値は、プラズ
マ密度と直接の関係はもたないが、プラズマ生成領域に
おけるプラズマの状態を把握するための１つの目安とな
る。
【０００９】なお、製膜速度が０．５ｎｍ／秒を超える
ように電極への入射電力をフィードバック制御すること
が好ましい。さらに好ましくは製膜速度が１．０ｎｍ／
秒の程度となるように電極に対する入射電力をフィード
バック制御する。この理由は、ｐｉｎジャンクション型
太陽電池の製造における製膜速度の目標値が０．５〜
１．０ｎｍ／秒とされるからである。すなわち、この目
標値より製膜速度が遅くなると、単にスループットが低
下するばかりでなく、太陽電池に必要な性能を満たす所
望の膜質が得られ難くなるからである。
ように電極への入射電力をフィードバック制御すること
が好ましい。さらに好ましくは製膜速度が１．０ｎｍ／
秒の程度となるように電極に対する入射電力をフィード
バック制御する。この理由は、ｐｉｎジャンクション型
太陽電池の製造における製膜速度の目標値が０．５〜
１．０ｎｍ／秒とされるからである。すなわち、この目
標値より製膜速度が遅くなると、単にスループットが低
下するばかりでなく、太陽電池に必要な性能を満たす所
望の膜質が得られ難くなるからである。
【００１０】
【発明の実施の形態】以下、添付の図面を参照しながら
本発明の好ましい実施の形態について説明する。
本発明の好ましい実施の形態について説明する。
【００１１】図１及び図２を参照しながら本発明の実施
形態のプラズマＣＶＤ製膜方法について説明する。ＰＣ
ＶＤ装置１は製膜室７を備え、製膜室７は排気通路８を
介して真空ポンプ９により真空排気されるようになって
いる。また、製膜室７にはガス供給機構６の吹出し口が
連通し、図示しない供給源からシランを主成分とするプ
ロセスガスが製膜室７内に供給されるようになってい
る。
形態のプラズマＣＶＤ製膜方法について説明する。ＰＣ
ＶＤ装置１は製膜室７を備え、製膜室７は排気通路８を
介して真空ポンプ９により真空排気されるようになって
いる。また、製膜室７にはガス供給機構６の吹出し口が
連通し、図示しない供給源からシランを主成分とするプ
ロセスガスが製膜室７内に供給されるようになってい
る。
【００１２】また、製膜室７はガラス基板３を所定の目
標温度に加熱するためのヒータ２を備えている。このヒ
ータ２は両面加熱型とすることも可能でこの場合は図示
しない他面側にも基板３が保持されている。各基板３は
例えば図示しないポジショナーによりヒータ２の加熱面
にそれぞれ押し付け保持されている。なお、ヒータ２は
接地されている。
標温度に加熱するためのヒータ２を備えている。このヒ
ータ２は両面加熱型とすることも可能でこの場合は図示
しない他面側にも基板３が保持されている。各基板３は
例えば図示しないポジショナーによりヒータ２の加熱面
にそれぞれ押し付け保持されている。なお、ヒータ２は
接地されている。
【００１３】多端子給電方式のラダー電極５がヒータ２
上の基板３に対面配置されている。ラダー電極５は平行
格子状の金属線グリッドからなり、複数の端子を介して
高周波電源１４に接続されている。ラダー電極５と高周
波電源１４との間にはマッチング回路をもつ整合器１５
が設けられ、プラズマが確実かつ安定に生成されるよう
に給電動作が制御されるようになっている。この高周波
電源１４は例えば１３．５６ＭＨｚの高周波電力（電
圧）を電極５に印可する。
上の基板３に対面配置されている。ラダー電極５は平行
格子状の金属線グリッドからなり、複数の端子を介して
高周波電源１４に接続されている。ラダー電極５と高周
波電源１４との間にはマッチング回路をもつ整合器１５
が設けられ、プラズマが確実かつ安定に生成されるよう
に給電動作が制御されるようになっている。この高周波
電源１４は例えば１３．５６ＭＨｚの高周波電力（電
圧）を電極５に印可する。
【００１４】さらに、ガス供給機構６が電極５の背面側
に配置され、更にガス供給機構６の背面に防着板７が配
置されている。ガス供給機構６の配管は図示しないガス
供給源に連通接続され、反応性ガスとしてシランを主成
分とするプロセスガスが供給されるようになっている。
に配置され、更にガス供給機構６の背面に防着板７が配
置されている。ガス供給機構６の配管は図示しないガス
供給源に連通接続され、反応性ガスとしてシランを主成
分とするプロセスガスが供給されるようになっている。
【００１５】基板３と電極５との相互間距離は例えば約
３５ｍｍに設定され、基板３とガス供給機構６との相互
間距離は例えば４０〜９０ｍｍに設定されている。プラ
ズマは基板３と電極５とで挟まれた狭い領域に生成され
る。このプラズマ生成領域に基板表面ヒータ４が設けら
れ、プラズマ生成中に基板３の表面（製膜面）を所望温
度に加熱するようになっている。基板表面ヒータ４は矩
形のフレーム４ａに網状のメッシュヒータエレメント４
ｂを張りわたしてなるものである。直流電源１２がフレ
ーム４ａに接続され、フレーム４ａを介してメッシュヒ
ータエレメント４ｂに給電し、これを抵抗発熱させるよ
うになっている。
３５ｍｍに設定され、基板３とガス供給機構６との相互
間距離は例えば４０〜９０ｍｍに設定されている。プラ
ズマは基板３と電極５とで挟まれた狭い領域に生成され
る。このプラズマ生成領域に基板表面ヒータ４が設けら
れ、プラズマ生成中に基板３の表面（製膜面）を所望温
度に加熱するようになっている。基板表面ヒータ４は矩
形のフレーム４ａに網状のメッシュヒータエレメント４
ｂを張りわたしてなるものである。直流電源１２がフレ
ーム４ａに接続され、フレーム４ａを介してメッシュヒ
ータエレメント４ｂに給電し、これを抵抗発熱させるよ
うになっている。
【００１６】基板表面ヒータ４用の直流電源回路にはフ
ィードバック制御回路が接続されている。このフィード
バック制御回路はモニタ１６および制御器１７を介して
高周波電源１４に接続されている。モニタ１６は、プラ
ズマ生成中の情報として高周波誘導電圧Ｖｒｆおよび高
周波バイアス電圧Ｖｂを基板表面ヒータ用直流回路から
検出し、制御器１７に送るようになっている。さらに制
御器１７の出力側は高周波電源１４に接続されている。
ィードバック制御回路が接続されている。このフィード
バック制御回路はモニタ１６および制御器１７を介して
高周波電源１４に接続されている。モニタ１６は、プラ
ズマ生成中の情報として高周波誘導電圧Ｖｒｆおよび高
周波バイアス電圧Ｖｂを基板表面ヒータ用直流回路から
検出し、制御器１７に送るようになっている。さらに制
御器１７の出力側は高周波電源１４に接続されている。
【００１７】次に、上記装置の動作について説明する。
【００１８】真空排気された製膜室７内にプロセスガス
の導入を開始するとともに、高周波電源１４から整合器
１５を介してラダー電極５に給電を開始する。これによ
り電極５と基板３との間にプラズマが生成される。この
ときの初期の入射電力量は、例えば電極５の各端子（各
チャンネル）におけるインピーダンスが均等になるよう
にそれぞれ設定されている。
の導入を開始するとともに、高周波電源１４から整合器
１５を介してラダー電極５に給電を開始する。これによ
り電極５と基板３との間にプラズマが生成される。この
ときの初期の入射電力量は、例えば電極５の各端子（各
チャンネル）におけるインピーダンスが均等になるよう
にそれぞれ設定されている。
【００１９】制御器１７は、生成プラズマが安定したと
ころで、モニタ１６で検出された高周波誘導電圧Ｖｒｆ
および高周波バイアス電圧Ｖｂに関する入力データに基
づき電源１４にフィードバック制御信号を送る。すなわ
ち、プラズマ情報のデータ入力が行われると、制御器１
７のＣＰＵはメモリから所定の演算式を呼び出し、この
演算式および入力データを用いてプラズマの最適制御を
行なうために必要な各チャンネルへの入射電力（給電
量）の値をそれぞれ求める。さらに制御器１７のＣＰＵ
は求めた入射電力値に対応するフィードバック制御信号
を図示しない電力分配器に送る。これに応じて電力分配
器（図示せず）は各チャンネルの端子（図示せず）に電
源１４からの入射電力を再分配する。すなわち、プラズ
マ分布密度が低い部分にあたる端子への入射電力を増大
させる一方で、プラズマ分布密度が高い部分にあたる端
子への入射電力を減少させ、プラズマ生成領域全体とし
て一様なプラズマ分布密度とする。これにより電極５の
各端子ごとに最適量の給電がなされ、電極面全体にわた
り均一なプラズマ分布密度となり、膜厚均一性の高い製
膜が得られるようになる。
ころで、モニタ１６で検出された高周波誘導電圧Ｖｒｆ
および高周波バイアス電圧Ｖｂに関する入力データに基
づき電源１４にフィードバック制御信号を送る。すなわ
ち、プラズマ情報のデータ入力が行われると、制御器１
７のＣＰＵはメモリから所定の演算式を呼び出し、この
演算式および入力データを用いてプラズマの最適制御を
行なうために必要な各チャンネルへの入射電力（給電
量）の値をそれぞれ求める。さらに制御器１７のＣＰＵ
は求めた入射電力値に対応するフィードバック制御信号
を図示しない電力分配器に送る。これに応じて電力分配
器（図示せず）は各チャンネルの端子（図示せず）に電
源１４からの入射電力を再分配する。すなわち、プラズ
マ分布密度が低い部分にあたる端子への入射電力を増大
させる一方で、プラズマ分布密度が高い部分にあたる端
子への入射電力を減少させ、プラズマ生成領域全体とし
て一様なプラズマ分布密度とする。これにより電極５の
各端子ごとに最適量の給電がなされ、電極面全体にわた
り均一なプラズマ分布密度となり、膜厚均一性の高い製
膜が得られるようになる。
【００２０】図３は横軸に高周波誘導電圧Ｖｒｆおよび
高周波バイアス電圧Ｖｂをとり、縦軸に製膜速度をとっ
て、プラズマ生成中における両者の相関について調べた
結果を定性的に示す特性線図である。図から明らかなよ
うに、高周波誘導電圧Ｖｒｆおよび高周波バイアス電圧
Ｖｂが増大するに従って製膜速度が増大する。特に高周
波誘導電圧Ｖｒｆの上昇に伴なう製膜速度の増加率は顕
著であり、高周波誘導電圧Ｖｒｆに対して製膜速度が二
次関数的に増加することが判明した。一方、高周波バイ
アス電圧Ｖｂのほうは製膜速度とほぼ正比例関係にあ
り、高周波バイアス電圧Ｖｂが大きくなるに従って製膜
速度が漸次増大することが判明した。
高周波バイアス電圧Ｖｂをとり、縦軸に製膜速度をとっ
て、プラズマ生成中における両者の相関について調べた
結果を定性的に示す特性線図である。図から明らかなよ
うに、高周波誘導電圧Ｖｒｆおよび高周波バイアス電圧
Ｖｂが増大するに従って製膜速度が増大する。特に高周
波誘導電圧Ｖｒｆの上昇に伴なう製膜速度の増加率は顕
著であり、高周波誘導電圧Ｖｒｆに対して製膜速度が二
次関数的に増加することが判明した。一方、高周波バイ
アス電圧Ｖｂのほうは製膜速度とほぼ正比例関係にあ
り、高周波バイアス電圧Ｖｂが大きくなるに従って製膜
速度が漸次増大することが判明した。
【００２１】上記のＰＣＶＤ装置を用いて基板３上に実
際にａ−Ｓｉ膜を形成し、得られたａ−Ｓｉ膜から各々
の製膜速度を評価したところ目標製膜速度の０．５〜１
ｎｍ／秒を上回る良好な結果が得られた。この場合に、
被処理基板３として５００ｍｍ×５００ｍｍサイズのガ
ラス基板を供試した。原料プロセスガスとして純シラン
ガスを用いた。また、製膜雰囲気の圧力は０．１Ｔｏｒ
ｒとした。
際にａ−Ｓｉ膜を形成し、得られたａ−Ｓｉ膜から各々
の製膜速度を評価したところ目標製膜速度の０．５〜１
ｎｍ／秒を上回る良好な結果が得られた。この場合に、
被処理基板３として５００ｍｍ×５００ｍｍサイズのガ
ラス基板を供試した。原料プロセスガスとして純シラン
ガスを用いた。また、製膜雰囲気の圧力は０．１Ｔｏｒ
ｒとした。
【００２２】なお、上記実施形態では５００ｍｍ×５０
０ｍｍサイズの基板に製膜する場合について説明した
が、本発明はこれのみに限られることなく例えば１００
０ｍｍ×１０００ｍｍサイズの大型基板に製膜すること
も可能である。
０ｍｍサイズの基板に製膜する場合について説明した
が、本発明はこれのみに限られることなく例えば１００
０ｍｍ×１０００ｍｍサイズの大型基板に製膜すること
も可能である。
【００２３】
【発明の効果】以上詳述したように本発明によれば、基
板表面ヒータの製膜速度に及ぼす影響を可能な限り抑制
することができ、所望の製膜速度に制御することができ
る。これにより一定の安定した膜質の太陽電池を提供す
ることができる。
板表面ヒータの製膜速度に及ぼす影響を可能な限り抑制
することができ、所望の製膜速度に制御することができ
る。これにより一定の安定した膜質の太陽電池を提供す
ることができる。
【図１】本発明の実施形態に係るプラズマＣＶＤ製膜方
法に用いられる装置のブロック回路図。
法に用いられる装置のブロック回路図。
【図２】プラズマＣＶＤ装置の概要を示す斜視図。
【図３】高周波誘導電圧Ｖｒｆ・高周波バイアス電圧Ｖ
ｂと製膜速度との相関を示す特性線図。
ｂと製膜速度との相関を示す特性線図。
１…ＰＣＶＤ装置、２…主ヒータ、３…基板、４…基板
表面ヒータ（ラジカルヒータ）、５…電極、６…ガス供
給機構、７…防着板、１２…基板表面ヒータ用電源（直
流電源）、１４…高周波電源、１５…整合器、１６…モ
ニタ、１７…制御器。
表面ヒータ（ラジカルヒータ）、５…電極、６…ガス供
給機構、７…防着板、１２…基板表面ヒータ用電源（直
流電源）、１４…高周波電源、１５…整合器、１６…モ
ニタ、１７…制御器。
フロントページの続き (72)発明者 藤山 泰三 長崎県長崎市飽の浦町１番１号 三菱重工 業株式会社長崎造船所内 Ｆターム(参考） 4K030 AA06 BA30 FA03 JA12 KA15 KA20 KA24 KA30 KA39 KA41 5F045 AA08 AB04 AC01 AE19 AF07 BB02 CA13 EH04 EH12 EH20 EK08 EK27 GB08
Claims (5)
- 【請求項１】 生成プラズマにより反応性ガスを分解反
応させて基板上に製膜するプラズマＣＶＤ製膜方法にお
いて、 被処理基板を保持し加熱する工程と、 電極と被処理基板との間に反応性ガスを供給する工程
と、 前記電極に高周波電力を印可し、電極と被処理基板との
間に前記反応性ガスのプラズマを生成する工程と、 プラズマ生成中において被処理基板に対面配置された基
板表面ヒータを用いて被処理基板の製膜面を加熱してい
るときに、該基板表面ヒータの電源回路を介してプラズ
マ情報を検出する工程と、 前記プラズマ情報として検出された高周波誘導電圧Ｖｒ
ｆおよび高周波バイアス電圧Ｖｂのうち少なくとも一方
の情報に基づいて、前記電極に供給される入射電力をフ
ィードバック制御することにより、前記電極面全体で実
質的に均一なプラズマ密度分布とし、被処理基板上に製
膜する工程と、を具備することを特徴とするプラズマＣ
ＶＤ製膜方法。 - 【請求項２】 プラズマ情報として検出された高周波誘
導電圧Ｖｒｆを電極への入射電力のフィードバック制御
に用いることを特徴とする請求項１記載のプラズマＣＶ
Ｄ製膜方法。 - 【請求項３】 プラズマ情報として検出された高周波バ
イアス電圧Ｖｂを電極への入射電力のフィードバック制
御に用いることを特徴とする請求項１記載のプラズマＣ
ＶＤ製膜方法。 - 【請求項４】 プラズマ情報として検出された高周波誘
導電圧Ｖｒｆおよび高周波バイアス電圧Ｖｂの両方を電
極への入射電力のフィードバック制御に用いることを特
徴とする請求項１記載のプラズマＣＶＤ製膜方法。 - 【請求項５】 製膜速度が０．５ｎｍ／秒を超えるよう
に電極への入射電力をフィードバック制御することを特
徴とする請求項１記載のプラズマＣＶＤ製膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11206215A JP2001032078A (ja) | 1999-07-21 | 1999-07-21 | プラズマｃｖｄ製膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11206215A JP2001032078A (ja) | 1999-07-21 | 1999-07-21 | プラズマｃｖｄ製膜方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001032078A true JP2001032078A (ja) | 2001-02-06 |
Family
ID=16519682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11206215A Pending JP2001032078A (ja) | 1999-07-21 | 1999-07-21 | プラズマｃｖｄ製膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001032078A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101333104B1 (ko) | 2012-09-04 | 2013-11-26 | 이도형 | 반도체 박막 증착 장비용 히터 모니터링 시스템 |
| KR20200104422A (ko) * | 2012-10-26 | 2020-09-03 | 어플라이드 머티어리얼스, 인코포레이티드 | Ｐｅｃｖｄ 장치 및 프로세스 |
-
1999
- 1999-07-21 JP JP11206215A patent/JP2001032078A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101333104B1 (ko) | 2012-09-04 | 2013-11-26 | 이도형 | 반도체 박막 증착 장비용 히터 모니터링 시스템 |
| KR20200104422A (ko) * | 2012-10-26 | 2020-09-03 | 어플라이드 머티어리얼스, 인코포레이티드 | Ｐｅｃｖｄ 장치 및 프로세스 |
| KR102243959B1 (ko) * | 2012-10-26 | 2021-04-23 | 어플라이드 머티어리얼스, 인코포레이티드 | Ｐｅｃｖｄ 장치 및 프로세스 |
| KR20210064397A (ko) * | 2012-10-26 | 2021-06-02 | 어플라이드 머티어리얼스, 인코포레이티드 | Ｐｅｃｖｄ 장치 및 프로세스 |
| KR102275022B1 (ko) | 2012-10-26 | 2021-07-09 | 어플라이드 머티어리얼스, 인코포레이티드 | Ｐｅｃｖｄ 장치 및 프로세스 |
| US11613812B2 (en) | 2012-10-26 | 2023-03-28 | Applied Materials, Inc. | PECVD process |
| US11898249B2 (en) | 2012-10-26 | 2024-02-13 | Applied Materials, Inc. | PECVD process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2601127B2 (ja) | プラズマｃｖｄ装置 | |
| JP2003264186A (ja) | Ｃｖｄ装置処理室のクリーニング方法 | |
| WO2009133189A1 (en) | Plasma processing apparatus and method for the plasma processing of substrates | |
| JP2588388B2 (ja) | 被膜作製方法 | |
| JP2000323460A5 (ja) | ||
| JPS627272B2 (ja) | ||
| JP5530350B2 (ja) | プラズマ成膜方法、およびプラズマｃｖｄ装置 | |
| JP4707403B2 (ja) | パルス分割供給によるプラズマ処理方法及び装置並びにプラズマｃｖｄ方法 | |
| JPH11283940A (ja) | プラズマ処理方法 | |
| JPH06318552A (ja) | プラズマ処理方法及び装置 | |
| JP2001032078A (ja) | プラズマｃｖｄ製膜方法 | |
| JP5484375B2 (ja) | プラズマ成膜装置及びプラズマ成膜方法 | |
| JP2001032077A (ja) | プラズマｃｖｄ製膜方法 | |
| JPH0776781A (ja) | プラズマ気相成長装置 | |
| JPH03228321A (ja) | プラズマｃｖｄ装置 | |
| JPH0645896B2 (ja) | 低温プラズマ処理装置 | |
| JP3615919B2 (ja) | プラズマｃｖｄ装置 | |
| JP3071657B2 (ja) | 薄膜形成装置及び薄膜形成方法 | |
| JP2000223424A (ja) | 電子デバイス製造装置および電子デバイス製造方法 | |
| JPS63297566A (ja) | プラズマ処理装置 | |
| JP2670560B2 (ja) | プラズマ処理装置 | |
| JPH07183236A (ja) | プラズマｃｖｄ法及び装置 | |
| JP2003297759A (ja) | プラズマｃｖｄ装置及びプラズマｃｖｄ製膜方法 | |
| JP2005113178A (ja) | プラズマ化学蒸着装置、プラズマ発生方法、プラズマ化学蒸着方法 | |
| JPH10312965A (ja) | プラズマ化学蒸着装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050623 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051019 |