JP2001024088A - プリント基板、及びプリント基板への部分メッキ方法 - Google Patents

プリント基板、及びプリント基板への部分メッキ方法

Info

Publication number
JP2001024088A
JP2001024088A JP19284099A JP19284099A JP2001024088A JP 2001024088 A JP2001024088 A JP 2001024088A JP 19284099 A JP19284099 A JP 19284099A JP 19284099 A JP19284099 A JP 19284099A JP 2001024088 A JP2001024088 A JP 2001024088A
Authority
JP
Japan
Prior art keywords
plating
bonding
partial
pattern portion
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19284099A
Other languages
English (en)
Inventor
Yoichi Matsuoka
洋一 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jtekt Column Systems Corp
Original Assignee
Fuji Kiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Kiko Co Ltd filed Critical Fuji Kiko Co Ltd
Priority to JP19284099A priority Critical patent/JP2001024088A/ja
Publication of JP2001024088A publication Critical patent/JP2001024088A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Other Surface Treatments For Metallic Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【課題】プリント基板に関し、ボンディング用パターン
部への部分Ａｇ又はＡｕメッキや、後のボンディングを
容易に行え、材料コストを低減でき、マイグレーション
や変色による不良品の発生を無くす。 【解決手段】絶縁性基板１のチップ取付け用面２にボン
ディング用パターン部３ａを形成し、その上に無電解で
Ｎｉ／Ａｕメッキを薄付け後、Ａｇ又はＡｕメッキをし
たい箇所に対応した開口部８付きのシール板７を上面に
もつシール用受け部材６上に、基板をチップ取付け用面
が下向きで、Ａｕメッキ５ａを開口部に位置決めして載
置し、シール板１０を下面にもつ押圧用部材９を押下さ
せて、両部材間で上記基板を加圧・挟持し、下方からの
電解Ａｇ又はＡｕメッキ用液の噴流で、上記Ａｕメッキ
の内で開口部８から露呈した箇所にだけ、ボンディング
用の部分Ａｇメッキ１３又は部分Ａｕメッキ１４を施
す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ（ｂａｌｌ
ｇｒｉｄ ａｒｒａｙ）用基板、その他のプリント基
板において、ボンディング用パターン部（ワイヤボンデ
ィングの場合はそのための部分を含む）のメッキ構造と
そのメッキ方法を改良して、ＡｇまたはＡｕの部分メッ
キ処理やその後のボンディングを容易にし、マイグレー
ションや変色を無くせると共に、コストも低減させるこ
とを特徴とするものである。
【０００２】
【従来の技術】従来のＢＧＡ用基板、その他のプリント
基板において、ボンディング用パターン部のメッキ構造
は、図７や図８で示すものが一般的である（ここでの図
面符号は、本願発明のものに対応させて同じ符号として
ある）。
【０００３】即ち、１）図７で示したものは、絶縁性基
板１のチップ取付け側面２にＣｕ箔エッチングによりボ
ンディング用パターン部３ａを形成し、その全面に、Ｎ
ｉ／Ａｕメッキ即ちＮｉメッキ４ａの上からＡｕメッキ
５ａを施したものである。
【０００４】２）図８で示したものは、絶縁性基板１の
チップ取付け側面２に銅箔エッチングによりボンディン
グ用パターン部３ａを形成し、その全面にＮｉ／Ａｇメ
ッキ即ちＮｉメッキ４ａの上から全面Ａｇメッキ２０を
施したものである。
【０００５】
【発明が解決しようとする課題】ところが、上記従来の
プリント基板やプリント基板への部分メッキ方法には、
次のような問題点があった。即ち、上記１）の内、Ａｕ
メッキ５ａを無電解メッキで薄付けしたもの（例えば厚
さ３．０μｍのＮｉメッキ４ａ上にＡｕメッキ５ａを
０．０５μｍ程度施したもの）では、ボンディング時に
チップやワイヤーがうまく付かなかった。
【０００６】またＡｕメッキ５ａを無電解メッキで厚付
けしたもの（例えば厚さ３．０〜５．０μｍのＮｉメッ
キ４ａ上にＡｕメッキ５ａを０．３μｍ程度施したも
の）では、Ａｕメッキ５ａのコストが高くついてしま
い、実用性に欠けていた。
【０００７】さらに、Ａｕメッキ５ａを電解メッキで厚
付けしたもの（例えば厚さ５．０μｍのＮｉメッキ４ａ
上にＡｕメッキ５ａを０．５〜１．０μｍ程度施したも
の）では、給電用に例えばメッキ用リードを備える必要
があり、製造装置が複雑化したり、微細パターンに対応
できないということがあった。
【０００８】他面、上記２）の内で、特に全面にＡｇメ
ッキ２０を電解メッキで施したものは、変色やマイグレ
ーション（金属析出）が生じ、短絡の原因となり、不良
品が発生し易かった。
【０００９】また、Ａｇメッキを電解メッキで部分的に
厚付けしたもの（例えば厚さ５．０μｍのＮｉメッキ上
に部分Ａｇメッキを３．０〜５．０μｍ程度施したも
の）もあるが、給電用に例えばメッキ用リードを備える
必要があり、製造装置の複雑化や微細パターンに対応で
きないということがあった。しかもＡｇメッキ用液がシ
アン系薬品であるため、従来の構造・方法によるメッキ
手段では、ソルダーレジストや治具が腐食し易いという
問題点があった。
【００１０】本発明は、上記従来技術がもつ問題点の解
決を課題として研究の結果得られたものである。即ち本
発明の目的は、比較的シンプルな構成により、基板のボ
ンディング用パターン部への部分Ａｇメッキ処理や、そ
の後のボンディングを容易にし、またマイグレーション
や変色による不良品の発生を無くせると共に、コストダ
ウンも図れる、プリント基板及びプリント基板への部分
メッキ方法を提供することにある。
【００１１】
【課題を解決するための手段】Ａ 本発明に係るプリン
ト基板は、絶縁性基板１のチップ取付け側面２に形成し
たボンディング用パターン部３ａ上に、無電解でＮｉメ
ッキ４ａ／Ａｕメッキ５ａが薄付けされ、かつ上記Ａｕ
メッキ５ａ上に、シール用受け部材６の開口部８から露
呈した部分にだけ電解Ａｇメッキ処理によるＡｇメッキ
またはＡｕメッキが付着して、ボンディング用としての
部分Ａｇメッキ１３または部分Ａｕメッキ１４が形成さ
れたものである。
【００１２】Ｂ 本発明に係るプリント基板への部分メ
ッキ方法は、絶縁性基板１のチップ取付け側面２に、ボ
ンディング用パターン部３ａを形成し、その上に無電解
でＮｉメッキ４ａ／Ａｕメッキ５ａを薄付けした後に、
該基板１を、部分Ａｇメッキまたは部分Ａｕメッキを施
したい箇所に対応した開口部８付きで、耐薬品性のある
シール板７を上面にもつシール用受け部材６上に、ボン
ディング用パターン部３ａが下向きで、上記Ａｕメッキ
５ａの部分を開口部７に位置決めして載置し、耐薬品性
をもつシール板１０を下面にもつ押圧用部材９を押下さ
せて、両部材６，９間で上記基板１を加圧・挟持し、下
方から電解Ａｇメッキ用液１１またはＡｕメッキ用液１
２を噴流させて、上記Ａｕメッキ５ａの内で開口部８か
ら露呈した部分にだけ当て、ボンディング用としての部
分Ａｇメッキ１３または部分Ａｕメッキ１４を形成する
ようにしたものである。
【００１３】
【発明の実施の形態】上記構成において、絶縁性基板１
は、例えばポリイミド樹脂や、ガラス布を基材としてエ
ポキシ樹脂を含浸させ硬化させた積層品が多く用いられ
ているが、それに限るものではない。またＢＧＡ用基板
に限らず、その他のプリント基板用のものを含む。
【００１４】基板１表側のチップ取付け側面２のボンデ
ィング用パターン部３ａの形成は、エッチング法の内の
Ｃｕ箔エッチング法により行うことが望ましいが、Ｃｕ
箔上にＣｕメッキを施したものをエッチングするように
してもよい。なおこのボンディグ用パターン部３ａの形
成と同時に、基板１裏側にも、Ｃｕ箔またはＣｕ箔＋Ｃ
ｕメッキによる半田付け用パターン部３ｂが形成されて
いる（図１参照）。
【００１５】また、上記チップ取付け側面２に形成した
ボンディング用パターン部３ａ上に無電解でＮｉメッキ
４ａとＡｕメッキ５ａが薄付けされる際に、同時に裏面
の半田付け用パターン部３ｂにもＮｉメッキ４ｂとＡｕ
メッキ５ｂが薄付けされている（図２参照）。通常は、
Ｎｉメッキ４ａ，４ｂの膜厚が３．０μｍ程度、Ａｕメ
ッキ５ａ，４ｂが０．０５μｍ程度にしておくのがよ
い。
【００１６】次に、上記チップ取付け側面２のパンディ
ングパターン部３ａのＡｕメッキ５ａ上に、電解により
部分Ａｇメッキまたは部分Ａｕメッキ処理を行うが、こ
こでは上記基板１をシール用受け部材６と押圧用部材９
とで加圧・挟持しシールして行う（図３参照）。その際
に、基板１を載置するシール用受け部材６は、上面が例
えばシリコンゴム製や弾性のあるフッ素樹脂製の如き耐
薬品性をもつシール板７で、上記Ａｕメッキ５ａの内で
部分Ａｇメッキまたは部分Ａｕメッキを施したい箇所に
対応した開口部８を有するものとしてある。この開口部
８は、メッキ液の噴出し口になる。
【００１７】上記受け部材６上に基板１を、チップ取付
け側面２を下向きにし、かつＡｕメッキ５ａと開口部８
とを位置決めして載置し、該基板１上に上方から、下面
が例えばシリコンゴム製や弾性のあるフッ素樹脂製の如
き耐薬品性をもつシール板１０の押圧用部材９を押下さ
せる。
【００１８】これで、該基板１が両部材６，９間で加圧
・挟持されて、Ａｕメッキ５ａの内でボンディング用に
部分Ａｇメッキまたは部分Ａｕメッキが必要な箇所だけ
が開口部８から露呈し、それ以外の部分がシールされ
る。
【００１９】この状態で下方から、電解Ａｇメッキ用液
１１または電解Ａｕメッキ用液１２を噴流させる。該メ
ッキ用液１１，１２は上記シール用受け部材６の開口部
８から露呈した部分だけに当たって、Ａｇメッキまたは
Ａｕメッキが付着する。これにより、チップ取付け側面
２のＡｕメッキ５ａ上でボンディング用の所望箇所にだ
け、部分Ａｇメッキ１３または部分Ａｕメッキ１４が形
成されたプリント基板が得られる（図４参照）。この部
分Ａｇメッキ１３または部分Ａｕメッキ１４の膜厚は、
通常３．０〜５．０μｍ程度としておくのがよい。
【００２０】上記電解ＡｇメッキまたはＡｕメッキ処理
での給電手段は、従来手段と同様のものでもよく、例え
ば、給電用端子１５からシール用受け部材６に設けたメ
ッキリードを介して、ボンディング用パターン部のＡｕ
メッキ５ａに導通させればよい。
【００２１】上記場合のボンディング用パターン部のメ
ッキ構造は、従来のようなＮｉメッキ上にＡｕメッキを
厚付けしたものではないから、コストが高くならない
し、またＡｕメッキを薄付けしただけのものでもないか
ら、後のボンディングが支障なく行える。
【００２２】他面、上記Ａｕメッキの全面にＡｇメッキ
を施したものではないから、変色やマイグレーション等
による不良品の発生がない。またこの耐薬品性をもつシ
ール用受け部材６を用いたメッキ方法では、シアン系の
メッキ用液を用いる電解Ａｇメッキであっても、ソルダ
ーレジストや治具の腐食が生じ難いし、チップ取付け側
面２におけるボンディング用パターン部３ａのＡｕメッ
キ５ａ上の所要箇所にだけ、部分Ａｇメッキ１３または
部分Ａｕメッキ１４を施せる。
【００２３】しかも基板１をリードフレームサイズにす
れば、従来のリードフレームメッキ装置での自動による
部分メッキ処理も容易となり、この面からもコストダウ
ンを図れる。この技術をリードフレームに適用できるこ
とは勿論である。図で２３はダイボンディング用接着剤
を示す。
【００２４】上記は、基板１のチップ取付け側面２にお
けるボンディング用パターン部３ａのＡｕメッキ５ａ上
に部分Ａｇメッキ１３または部分Ａｕメッキ１４を施す
場合であるが、該基板１の表・裏を逆向きにしてもう一
度同じ工程を経れば、他面の半田付け用パターン部３ｂ
のＡｕメッキ５ｂ上にも部分Ａｇメッキ１３または部分
Ａｕメッキ１４を施せるから、両面に部分メッキを施し
たプリント基板が形成されることになる（図６参照）。
【００２５】
【実施例】図１ないし図６は、本発明の実施例を示すも
のであり、ここではリードフレームサイズとしたＢＧＡ
用のプリント基板を製造する場合を説明している（なお
ここでは図示し易いように、拡大して描くとともに、メ
ッキ部分の各角部も直角状に描いてある）。
【００２６】図１は、基板１表面のチップ取付け側面２
に、ここではＣｕ箔エッチング法によるボンディング用
パターン部３ａを形成し、同時に裏面にもＣｕ箔エッチ
ング法による半田取付け用パターン部３ｂを形成したも
のを示す。即ちここでは、基材１としてガラス布を基材
としてエポキシ樹脂を含浸・硬化させた積層品を用いて
おり、各パターン部３ａ，３ｂの形成は、基材１表・裏
面のＣｕ箔をエッチングして、ファインパターンを形成
した。
【００２７】図２は、上記各パターン部３ａ，３ｂ上
に、無電解でＮｉ／Ａｕメッキを施したものを示す。こ
のＮｉ／Ａｕメッキは、Ｎｉメッキ４ａ，４ｂを施した
上から各々Ａｕメッキ５ａ，５ｂを施したもので、ここ
では薄付けとしており、Ｎｉメッキ４ａ，４ｂの膜厚を
３．０μｍ程度、その上のＡｕメッキ５ａ，５ｂの膜厚
を０．０５μｍ程度としてある。
【００２８】図３は、上記ボンディング用パターン部の
Ａｕメッキ５ａ上の一部に、ここでは電解Ａｇメッキを
施すための手段を示したものである。同図で６はシール
用受け部材を示し、メッキ槽１４上に載置してあるが、
ここでは下部が塩化ビニル製の台板１５で、その上面に
耐薬品製のあるシール板７としてシリコンゴム製のシー
ル板を張り付けてある。
【００２９】該シール用受け部材６は、基板１よりも大
きい横幅を有するもので、下部の台板１７には下方から
メッキ液通過用の大きい開口部１８を形成してあり、上
部のシール板８には上記ボンディング用パターン部３ａ
のＡｕメッキ５ａの内で、ボンディング用にＡｇメッキ
が必要な箇所に対応して、メッキ液噴出し口となる開口
部８を形成してある。
【００３０】また同図で、９はシール用の押圧用部材を
示し、ここでも下面が耐薬品製のあるシール板１０とし
てシリコンゴム製のシール板を用い、塩化ビニル製の押
し板１９に張り付けてある。該押し板１９の上部は、図
示を省略したが押下用のプレス装置を設けてある。
【００３１】なお、給電手段として、ここでは従来手段
と同様のもので、給電用端子１５からシール用受け部材
６に設けたメッキリードを介して、ボンディング用パタ
ーン部のＡｕメッキ５ａに導通させてある。またスルホ
ール（図示略）を介して、裏面の半田付け用パターン３
ｂへ電気的に導通させてある。
【００３２】そして、上記シール用受け部材６のシール
板１０上に、上記基板１をボンディング用パターン部の
あるチップ取付け側面２を下向きにして、その面のＡｕ
メッキ５ａをシール板１０の開口部８に位置決めした状
態で載置し、上記押圧用部材９を降下させて両シール板
７，１０間で押圧・挟持させておく。これで、ボンディ
ング用パターン部３ａのＡｕメッキ５ａの内で、部分Ａ
ｇメッキが必要な箇所だけが開口部８から露呈し、それ
以外の部分はシールされる。
【００３３】この状態で、下方から電解Ａｇメッキ用の
メッキ用液１１を噴流させる。ここでのメッキ用液１１
は、低シアン系で高速メッキ用のものを使用した。これ
により該メッキ用液１１は、シール用受け部材６の台板
１７の開口部１８から、シール板７の噴出し口としての
開口部８を経て、上記Ａｕメッキ５ａの内で該開口部８
から露呈した部分にだけ当たり、部分Ａｇメッキ１３が
施されることになる。
【００３４】これで図４に示す如く、基板１表面のチッ
プ取付け側面２のボンディング用パターン部３ａで、Ａ
ｕメッキ５ａ中のボンディング用として必要箇所にだ
け、部分Ａｇメッキ１３が形成されたプリント基板が得
られる。この部分Ａｇメッキ１３の膜厚は、ここでは通
常３．０〜５．０μｍ程度にしてある。
【００３５】上記で得られたプリント基板のボンディン
グ用パターン部のメッキ構造は、Ｎｉ／ＡｕメッキのＡ
ｕメッキを厚付けしたものでないから、コストの低減を
図れたし、Ａｕメッキを薄付けしただけのものでなく、
その上に部分Ａｇメッキ１３を施しているから、半導体
チップ２１やボンディングワイヤー２２のボンディング
を支障なく行うことができた（図５参照）。
【００３６】他面で、パターン部の全面にＡｇメッキを
施したものではないから、変色やマイグレーションが生
じ無かった。また、このシール用受け部材６を用いるメ
ッキ方法では、メッキ用液がシアン系であってもメッキ
装置に腐食が生じ難い構造になっているので、部分Ａｇ
メッキ１３を容易に行えた。さらに、ボンディング用パ
ターン部３ａのあるチップ取付け側面２にだけ、部分Ａ
ｇメッキ１３を施せたし、基板１をリードフレームサイ
ズにしてあることで、自動による部分メッキ処理が容易
となって、この面からもコストダウンを図れた。
【００３７】上記は基板１の片面への部分メッキである
が、図６で示したものは、上記の如くチップ取付け側面
２のボンディング用パターン部３ａのＡｕメッキ５ａ上
に部分Ａｇメッッ１３を施した後に、表・裏を逆向きに
して再度上記の工程を通すことにより、他面の半田付け
用パターン部３ｂのＡｕメッキ３ｂ上にも部分Ａｇメッ
キ１３を施し、半導体チップ２１をボンディングしたも
のである。
【００３８】なお、上記では部分Ａｇメッキ１３として
説明しているが、Ａｇメッキに代えてＡｕメッキ用液１
２を噴流させることにより、部分Ａｕメッキ１４を形成
するようにしてもよいことは、上記のとおりである。
【００３９】
【発明の効果】以上で明かな如く、本発明に係るプリン
ト基板、及びプリント基板への部分メッキ方法によれ
ば、比較的シンプルな構成ながら、基板のボンディング
用パターン部への部分Ａｇメッキ処理または部分Ａｕメ
ッキ処理や、後のボンディングを容易に行うことができ
るとともに、材料費の面からもコストダウンを図ること
ができ、マイグレーションや変色による不良品の発生を
無くすこともできる。
【００４０】即ち、本発明に係るプリント基板、および
プリント基板への部分メッキ方法では、ボンディング用
パターン部のメッキ構造を、Ｎｉ／ＡｕメッキのＡｕメ
ッキ上の必要箇所にだけ、電解の部分Ａｇメッキまたは
部分Ａｕメッキを施すようにしてある。
【００４１】そのため、１）ボンディング用パターン部
の部分Ａｇメッキまたは部分Ａｕメッキは、従来のＡｕ
メッキを厚付けしたものと異なり、材料費の面から大幅
にコストの低減を図ることができる。
【００４２】２）また、従来のＡｕメッキを薄付けした
だけのものと異なり、その上に施した部分Ａｇメッキま
たは部分Ａｕメッキによって、チップやワイヤのボンデ
ィングを支障なく行うことができる。
【００４３】３）他面で、ボンディング用パターン部の
全面にＡｇメッキを施したものではないから、変色やマ
イグレーションが生じ難く、不良品の発生を防止でき
る。
【００４４】４）このプリント基板への部分メッキ方法
では、耐薬品性をもつシール用受け部材を用いて、部分
Ａｇメッキまたは部分Ａｕメッキを施すものである。そ
のため、特にＡｇメッキの場合にメッキ用液がシアン系
であっても、ソルダーレジストや治具が腐食する心配が
なく、容易に部分Ａｇメッキを行うことができるし、ボ
ンディング用パターン部のあるチップ取付け側の面にだ
け部分Ａｇメッキを施せる。
【００４５】５）また基板を例えばリードフレームサイ
ズにすることで、自動による部分Ａｇメッキ処理が容易
となって、この面からもコストダウンを図ることができ
るものである。
【図面の簡単な説明】
【図１】本発明に係るプリント基板の製造工程中で、基
板の表・裏面にＣｕ箔エッチング法で各パターン部を形
成した状態の拡大縦断側面図である。
【図２】図１で示したものにＮｉ／Ａｕメッキを施した
状態の拡大縦断側面図である。
【図３】図２で示したものに、片面部分Ａｇメッキを施
す工程中の拡大縦断側面図である。
【図４】図３で示した工程を経て、基板に片面部分Ａｇ
メッキを形成した状態の拡大縦断側面図である。
【図５】図４で示したものに半導体チップをボンディン
グした状態を示す拡大縦断側面図である。
【図６】図２で示したものに両面部分Ａｇメッキを施し
た後、半導体チップをボンディングした状態を示す拡大
縦断側面図である。
【図７】従来のプリント基板の例を示す拡大縦断側面図
である。
【図８】従来のプリント基板の他の例を示す拡大縦断側
面図である。
【符号の説明】
１−基板 ２−チップ取付け側面 ３ａ−パターン部 ３ｂ−パターン部 ４ａ，４ｂ−Ｎｉメッキ ５ａ，５ｂ−Ａｕメッキ ６−シール用受け部材 ７−シール板 ８−開口部 ９−シール用押圧用板 １０−シール板 １１−Ａｇメッキ用液 １２−Ａｕメッキ用液 １３−部分Ａｇメッキ １４−部分Ａｕメッキ １５−給電用端子 １６−メッキ槽 １７−台板 １８−開口部 １９−押し板 ２０−全面Ａｇメッキ ２１−半導体チップ ２２−ボンディングワイヤー ２３−ダイボンディング用接着剤
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/09 Ｈ０５Ｋ 1/09 Ｃ 3/24 3/24 Ｄ Ｆターム(参考） 4E351 AA03 AA04 BB01 BB32 BB33 BB35 BB38 CC06 CC07 DD04 DD05 DD06 DD19 DD54 GG12 GG20 4K023 AA24 4K024 AA03 AA10 AA11 AB01 AB03 BA01 BA09 BB11 CB01 CB13 FA14 4K044 AA06 BA06 BA08 BB04 BB10 BC08 CA15 CA18 5E343 AA15 AA17 AA18 BB18 BB23 BB25 BB44 BB67 DD33 DD43 FF12 GG20

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】絶縁性基板１のチップ取付け側面２に形成
    したボンディング用パターン部３ａ上に、無電解でＮｉ
    メッキ４ａ／Ａｕメッキ５ａが薄付けされ、 かつ上記Ａｕメッキ５ａ上に、シール用受け部材６の開
    口部８から露呈した部分にだけ、電解Ａｇメッキ処理に
    よるＡｇメッキが付着して、ボンディング用としての部
    分Ａｇメッキ１３が形成されてなる、プリント基板。
  2. 【請求項２】絶縁性基板１のチップ取付け側面２に形成
    したボンディング用パターン部３ａ上に、無電解でＮｉ
    メッキ４ａ／Ａｕメッキ５ａが薄付けされ、かつ上記Ａ
    ｕメッキ５ａ上に、シール用受け部材６の開口部８から
    露呈した部分にだけ、電解Ａｕメッキ処理によるＡｕメ
    ッキが付着して、ボンディング用としての部分Ａｕメッ
    キ１４が形成されてなる、プリント基板。
  3. 【請求項３】絶縁性基板１のチップ取付け側面２にボン
    ディング用パターン部３ａを形成し、その上に無電解で
    Ｎｉメッキ４ａ／Ａｕメッキ５ａを薄付けした後に、 該基板１を、部分Ａｇメッキを施したい箇所に対応した
    開口部８付きで耐薬品性のあるシール板７を上面にもつ
    シール用受け部材６上に、ボンディング用パターン部３
    ａが下向きで、上記Ａｕメッキ５ａの部分を開口部７に
    位置決めして載置し、 耐薬品性のあるシール板１０を下面にもつ押圧用部材９
    を押下させて、両部材６，９間で上記基板１を加圧・挟
    持し、 下方から電解Ａｇメッキ用液１１を噴流させて、上記Ａ
    ｕメッキ５ａの内で開口部８から露呈した部分にだけ当
    て、ボンディング用としての部分Ａｇメッキ１３を施す
    ようにした、プリント基板への部分メッキ方法。
  4. 【請求項４】絶縁性基板１のチップ取付け側面２にボン
    ディング用パターン部３ａを形成し、その上に無電解で
    Ｎｉメッキ４ａ／Ａｕメッキ５ａを薄付けした後に、 該基板１を、部分Ａｕメッキを施したい箇所に対応した
    開口部８付きで耐薬品性のあるシール板７を上面にもつ
    シール用受け部材６上に、ボンディング用パターン部３
    ａが下向きで、上記Ａｕメッキ５ａの部分を開口部７に
    位置決めして載置し、 耐薬品性のあるシール板１０を下面にもつ押圧用部材９
    を押下させて、両部材６，９間で上記基板１を加圧・挟
    持し、 下方から電解Ａｕメッキ用液１２を噴流させて、上記Ａ
    ｕメッキ５ａの内で開口部８から露呈した部分にだけ当
    て、ボンディング用としての部分Ａｕメッキ１４を施す
    ようにしたことを特徴とする、プリント基板への部分メ
    ッキ方法。
JP19284099A 1999-07-07 1999-07-07 プリント基板、及びプリント基板への部分メッキ方法 Pending JP2001024088A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19284099A JP2001024088A (ja) 1999-07-07 1999-07-07 プリント基板、及びプリント基板への部分メッキ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19284099A JP2001024088A (ja) 1999-07-07 1999-07-07 プリント基板、及びプリント基板への部分メッキ方法

Publications (1)

Publication Number Publication Date
JP2001024088A true JP2001024088A (ja) 2001-01-26

Family

ID=16297863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19284099A Pending JP2001024088A (ja) 1999-07-07 1999-07-07 プリント基板、及びプリント基板への部分メッキ方法

Country Status (1)

Country Link
JP (1) JP2001024088A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057249A (ja) * 2003-07-23 2005-03-03 Sharp Corp 回路基板及びその製造方法並びに電子装置
JP2006351964A (ja) * 2005-06-17 2006-12-28 Matsushita Electric Works Ltd 発光素子実装用基板及びその製造方法
CN102922213A (zh) * 2012-11-21 2013-02-13 苏州永创金属科技有限公司 一种低温、无色差修补镀银工件表面缺陷的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057249A (ja) * 2003-07-23 2005-03-03 Sharp Corp 回路基板及びその製造方法並びに電子装置
JP4498835B2 (ja) * 2003-07-23 2010-07-07 シャープ株式会社 回路基板及びその製造方法並びに電子装置
JP2006351964A (ja) * 2005-06-17 2006-12-28 Matsushita Electric Works Ltd 発光素子実装用基板及びその製造方法
CN102922213A (zh) * 2012-11-21 2013-02-13 苏州永创金属科技有限公司 一种低温、无色差修补镀银工件表面缺陷的方法

Similar Documents

Publication Publication Date Title
CN101331814B (zh) 多层印刷线路板及其制造方法
US6291271B1 (en) Method of making semiconductor chip package
JP5113346B2 (ja) 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
US20060118940A1 (en) Semiconductor device and method of fabricating the same
WO1995026047A1 (en) Semiconductor package manufacturing method and semiconductor package
US6271057B1 (en) Method of making semiconductor chip package
US6889428B2 (en) Method of manufacturing sheet material and method of manufacturing circuit device using the same
JPWO2003056889A1 (ja) 接続基板、および該接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ、ならびにこれらの製造方法
JP2005244033A (ja) 電極パッケージ及び半導体装置
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
JP2001024088A (ja) プリント基板、及びプリント基板への部分メッキ方法
JP2009147117A (ja) リードフレーム型基板の製造方法及び半導体基板
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
JPH10223828A (ja) リードフレーム部材とその製造方法
CN216291551U (zh) 一种电路板
JP4386763B2 (ja) 半導体装置
WO2003002786A1 (fr) Procede d'electrodeposition et procede de fabrication de carte imprimee
CN113257766A (zh) 半导体装置及其制造方法
JPH10340925A (ja) 半導体装置およびその製造方法
JP3201501B2 (ja) パッケージ部品の製造方法及びこのパッケージ部品用のヒートスプレッダの形成方法
JP3006523B2 (ja) 貼合回路基板
JP2003046055A (ja) 板状体、リードフレームおよび半導体装置の製造方法
TW543083B (en) Method for manufacturing semiconductor module
JP2005116886A (ja) 半導体装置の製造方法
JP2501168B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212