JP2001021829A - 光走査装置 - Google Patents

Abstract

(57)【要約】 【課題】 走査速度および走査範囲を任意に設定するこ
とができ、ノイズが混入した場合でも短時間で正常な動
作状態に復帰することができ、走査速度を低下させるこ
となく画素クロックの分解能を向上させることができか
つ低コスト化が可能な光走査装置を提供することであ
る。 【解決手段】 第１のＰＬＬ回路２３０は、共振スキャ
ナ２１０の共振周波数に同期する同期信号ＣＰ２および
同期信号ＣＰ２のｎ倍の周波数を有するクロック信号Ｍ
ＣＫを生成する。ロジック回路２４０は同期信号ＣＰ２
およびクロック信号ＭＣＫに応答して有効走査範囲を規
定するタイミング規定信号ＰＳおよび共振スキャナ２１
０の走査速度の時間的変化に応じた画素クロックの周波
数に対応する波形データＷＤを出力する。第２のＰＬＬ
回路２５０はタイミング規定信号ＰＳおよび波形データ
ＷＤに応答して画素クロックＰＣＫを生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、対象物に光を走査
させる光走査装置に関する。

【０００２】

【従来の技術】レーザ走査型の共焦点顕微鏡、レーザマ
ーカ、レーザプリンタ等には、対象物に光を走査させる
光走査装置が設けられている。このような光走査装置に
は例えば共振スキャナが用いられる。

【０００３】共振スキャナは、自励発振回路から発生さ
れる駆動信号により駆動され、ミラーを軸の周りで振動
（揺動）させるものである。このような共振スキャナで
は、ミラーの振動が自励発振回路から発生される駆動信
号と共振する。そのため、駆動信号の周波数を高くする
ことにより、ミラーを高速に振動させることができる。

【０００４】共振スキャナを用いた光走査装置では、ミ
ラーを振動させつつ、そのミラーに光を照射することに
より、その反射光を対象物に往復走査させることができ
る。レーザ走査型の共焦点顕微鏡では、光走査装置によ
り対象物に一定の走査範囲でレーザ光を走査させながら
対象物からの反射光を受光し、受光量に基づくデータを
画素クロックに同期してサンプリングし、サンプリング
されたデータに基づいて対象物の画像を表示する。この
場合、画素クロックは、画像を構成する各画素に対応す
るデータをサンプリングするタイミングを表わす。した
がって、等間隔の走査位置ごとに画素クロックを発生す
る必要がある。

【０００５】また、レーザマーカやレーザプリンタで
は、光走査装置により対象物に一定の走査範囲でレーザ
光を走査させながら画素クロックに同期して光源をオン
またはオフし、対象物に印字を行う。この場合、画素ク
ロックは、印字すべき文字または図形を構成する各画素
を形成するために光源をオンまたはオフするタイミング
を表わす。したがって、等間隔の走査位置ごとに画素ク
ロックを発生する必要がある。

【０００６】このような光走査装置において、走査範囲
内の所定の領域を有効走査範囲に設定する場合には、有
効走査範囲の走査時に画素クロックを発生する。

【０００７】

【発明が解決しようとする課題】図９（ａ）は共振スキ
ャナによる光の走査位置の時間的変化を示す波形図であ
る。また、図９（ｂ）は共振スキャナのミラーの角速度
の時間的変化を示す波形図である。

【０００８】図９（ａ）において、＋ｘ１は走査範囲の
一端部の位置を示し、−ｘ１は走査範囲の他端部の位置
を示す。＋ｘ２は有効走査範囲の一端部の位置を示し、
−ｘ２は有効走査範囲の他端部の位置を示す。０は走査
範囲の中心点を示す。なお、位置＋ｘ１から位置＋ｘ２
までの領域および位置−ｘ１から位置−ｘ２までの領域
を無効走査範囲と呼ぶ。

【０００９】図９（ｂ）に示すように、共振スキャナの
ミラーの角速度は余弦波状に変化する。そのため、図９
（ａ）に示すように、共振スキャナによる光の走査位置
は正弦波状に変化する。

【００１０】走査範囲内の中心点では、共振スキャナの
ミラーの角速度が正の最大値＋ｖ１または負の最大値−
ｖ１となる。また、走査範囲の一端部の位置＋ｘ１およ
び他端部の位置−ｘ１では共振スキャナのミラーの角速
度が０となる。

【００１１】このように、共振スキャナのミラーの角速
度が余弦波状に変化するので、走査範囲内で等間隔の走
査位置ごとに画素クロックを発生するためには、画素ク
ロックの周波数を共振スキャナのミラーの角速度に応じ
て変化させる必要がある。すなわち、走査範囲の中心部
では、光の走査速度が速くなるため画素クロックの周波
数を高くする必要があり、走査範囲の両端部では、光の
走査速度が遅くなるため、画素クロックの周波数を低く
する必要がある。

【００１２】このような画素クロックを発生する方法と
して、複数の刻線が等間隔に形成されたリニアスケール
を用いる方法が提案されている。この方法では、光源か
らの光を共振スキャナのミラーで反射させ、反射光をリ
ニアスケールに入射させる。光がリニアスケールの刻線
を横切った光が受光素子に入射すると、受光素子からは
電気的な変調信号が出力される。この変調信号に基づい
てスキャナのミラーの振れ角に対応した画素クロックが
得られる。

【００１３】しかしながら、この方法によれば、光の走
査範囲を変える場合には、その走査範囲に対応したリニ
アスケールを用意する必要がある。光の走査範囲を任意
に設定するためには、光の走査範囲ごとに異なる複数の
リニアスケールが必要となる。したがって、光の走査範
囲を任意に設定することは困難である。また、リニアス
ケールと走査される光との位置決めが困難である。

【００１４】また、共振スキャナの共振周波数に同期す
る同期信号からＰＬＬ（位相同期ループ）回路により画
素クロックを発生する方法が提案されている。このＰＬ
Ｌ回路は、画素クロックの周波数を変化させるためのデ
ータを予め記憶するメモリを含む。メモリから順次読み
出されるデータにより画素クロックの周波数が変化す
る。それにより、共振スキャナのミラーの角速度に応じ
た周波数の画素クロックが生成される。

【００１５】しかしながら、この方法によれば、ＰＬＬ
回路にノイズが混入すると、共振スキャナとの同期が外
れるとともに、画素クロックの周波数が乱れる。このよ
うに、共振スキャナとの同期外れおよび画素クロックの
周波数の乱れが同時に起こるため、ＰＬＬ回路が正常な
動作状態に戻って安定化するまでに時間がかかる。その
結果、共焦点顕微鏡では、広範囲にわたる画像の劣化が
生じる。また、レーザマーカやレーザプリンタでは、広
範囲にわたる印字の劣化が生じる。

【００１６】また、有効走査範囲での画像または印字の
分解能を上げるためには、メモリに記憶されたデータを
高い周波数で読み出し、画素クロックの周波数を上げる
方法が考えられる。しかし、メモリの最大読み出し周波
数に限界があるため、分解能を十分に高くすることが困
難である。

【００１７】一方、共振スキャナによる走査周波数を低
下させることにより有効走査範囲での画像または印字の
分解能を上げることも可能である。しかしながら、この
場合、共振スキャナによる光の走査速度が遅くなる。

【００１８】さらに、ＰＬＬ回路で共振スキャナと同期
をとるためには、有効走査範囲の走査時だけでなく、無
効走査範囲の走査時にも、画素クロックの周波数を変化
させるためのデータが必要となる。そのため、大きな記
憶容量のメモリが必要となり、低コスト化の妨げにな
る。

【００１９】本発明の目的は、走査速度および走査範囲
を任意に設定することができ、ノイズが混入した場合で
も短時間で正常な動作状態に復帰することができ、走査
速度を低下させることなく画素クロックの分解能を向上
させることができかつ低コスト化が可能な光走査装置を
提供することである。

【００２０】

【課題を解決するための手段および発明の効果】（１）
第１の発明 第１の発明に係る光走査装置は、対象物に光を走査させ
るとともに走査速度に応じた画素クロックを発生する光
走査装置であって、光を出射する光源と、光源により出
射された光を反射する鏡および鏡を揺動させる揺動手段
を有し、鏡で反射された光を対象物に走査させる走査手
段と、走査手段の走査周波数に同期する同期信号を生成
するとともに同期信号の所定の倍数の周波数を有するク
ロック信号を生成する第１の同期回路と、第１の同期回
路により生成された同期信号およびクロック信号から画
素クロックの発生期間を規定する期間規定信号を生成す
るとともに期間規定信号により規定される画素クロック
の発生期間に走査手段による光の走査速度の時間的変化
を示す波形データを生成する論理手段と、論理手段によ
り生成される期間規定信号および波形データから画素ク
ロックを生成する第２の同期回路とを備えたものであ
る。

【００２１】本発明に係る光走査装置においては、走査
手段の鏡が揺動手段により揺動される。光源により出射
された光は、走査手段の鏡により反射され、対象物に走
査される。

【００２２】第１の同期回路により走査手段の走査周波
数に同期する同期信号が生成されるとともに同期信号の
所定の倍数の周波数を有するクロック信号が生成され
る。論理手段により同期信号およびクロック信号から画
素クロックの発生期間を規定する期間規定信号が生成さ
れるとともに、期間規定信号により規定される画素クロ
ックの発生期間において走査手段による光の走査速度の
時間的変化を示す波形データが生成される。そして、第
２の同期回路により期間規定信号および波形データから
画素クロックが生成される。

【００２３】走査手段の走査周波数に同期する同期信号
が第１の同期回路により生成され、画素クロックが第２
の同期回路により生成されるので、第２の同期回路にノ
イズが混入した場合でも走査手段に対する第１の同期回
路の同期は保たれる。そのため、ノイズによる画素クロ
ックの周波数の乱れが走査手段の１走査期間で正常な状
態に復帰する。

【００２４】また、第２の同期回路は走査手段の走査周
波数に直接同期していないので、走査手段の走査周波数
を維持したまま、第２の同期回路により生成される画素
クロックの周波数を上げることができる。したがって、
走査速度を低下させることなく画素クロックの分解能を
向上させることができる。

【００２５】さらに、論理手段は期間規定信号により規
定される画素クロックの発生期間において走査手段によ
る光の走査速度の時間的変化を示す波形データを生成す
るので、画素クロックの発生期間を除く期間においては
波形データは不要となる。したがって、大きな記憶容量
を有するメモリが必要なく、低コスト化を図ることがで
きる。

【００２６】また、走査手段の走査周波数が変化した場
合または走査手段による光の走査範囲が変化した場合、
第１の同期回路により生成される同期信号およびクロッ
ク信号の周波数が自動的に変化するとともに、論理手段
により生成される期間規定信号のタイミングが自動的に
変化することにより、第２の同期回路により生成される
画素クロックの周波数が自動的に変化する。したがっ
て、走査手段の走査速度および走査手段による走査範囲
を任意に設定することができる。

【００２７】（２）第２の発明 第２の発明に係る光走査装置は、第１の発明に係る光走
査装置の構成において、第２の同期回路は、論理手段に
より生成された波形データから制御電圧を発生する制御
電圧発生手段と、制御電圧発生手段により発生される制
御電圧に応じた周波数を有する画素クロックを発生する
電圧制御発振器と、電圧制御発振器により発生される画
素クロックをカウントし、所定数の画素クロックをカウ
ントしたときにカウント終了を示すカウント終了信号を
発生するカウント手段と、期間規定信号により規定され
る画素クロックの発生期間の終了タイミングとカウント
手段により発生されるカウント終了信号の発生タイミン
グとの位相差を検出し、位相差が低減するように制御電
圧発生手段により発生される制御電圧を調整する制御電
圧調整手段とを含むものである。

【００２８】この場合、論理手段により生成された波形
データから制御電圧発生手段により制御電圧が発生さ
れ、その制御電圧に応じた周波数を有する画素クロック
が電圧制御発振器により発生される。そして、カウント
手段により画素クロックがカウントされ、所定数の画素
クロックがカウントされたときにカウント終了信号が発
生される。さらに、期間規定信号により規定される画素
クロックの発生期間の終了タイミングとカウント終了信
号の発生タイミングとの位相差が検出され、位相差が低
減するように制御電圧発生手段により発生される制御電
圧が制御電圧調整手段により調整される。

【００２９】このようにして、制御電圧発生手段、電圧
制御発振器、カウント手段および制御電圧調整手段によ
り位相同期ループが構成され、画素クロックの発生期間
において走査速度に応じた周波数を有する画素クロック
が発生される。

【００３０】（３）第３の発明 第３の発明に係る光走査装置は、第１または第２の発明
に係る光走査装置の構成において、論理手段は、第１の
同期回路により生成された同期信号およびクロック信号
から期間規定信号を生成する期間規定信号生成手段と、
予め画素クロックの発生期間における波形データを記憶
するメモリと、期間規定信号により規定される画素クロ
ックの発生期間に第１の同期回路により生成されるクロ
ック信号に応答してメモリから波形データを順次読み出
す読み出し手段とを含むものである。

【００３１】この場合、第１の同期回路により生成され
た同期信号およびクロック信号から期間規定信号生成手
段により期間規定信号が生成される。また、メモリに予
め波形データが記憶される。期間規定信号により規定さ
れる画素クロックの発生期間にクロック信号に応答して
メモリから波形データが順次読み出される。

【００３２】このように、画素クロックの発生期間を除
く期間における光の走査速度の時間的変化を示す波形デ
ータはメモリに記憶する必要はない。したがって、大容
量のメモリを用いる必要がなく、低コスト化を図ること
ができる。

【００３３】（４）第４の発明 第４の発明に係る光走査装置は、第１〜第３のいずれか
の発明に係る光走査装置の構成において、論理手段の動
作タイミングを同期信号に対してクロック信号の任意の
周期分シフトさせるシフト手段をさらに備えたものであ
る。

【００３４】この場合、論理手段において同期信号に対
する位相遅れを吸収することができる。

【００３５】

【発明の実施の形態】以下、本発明に係る光走査装置を
共焦点顕微鏡に適用した場合について説明する。

【００３６】図１は本発明の一実施例における共焦点顕
微鏡の側面図である。図１に示すように、共焦点顕微鏡
１００は、台座７０および光学部８０を備える。光学部
８０は台座７０に着脱自在に取り付けられている。台座
７０は、前方部７０ａおよび後方部７０ｂからなる。前
方部７０ａの上面には、対象物を支持する支持台３０を
上下に移動させるための手動ハンドル３１が設けられて
いる。また、前方部７０ａの両側面には、支持台３０を
前後左右に移動させるための手動ハンドル３２が設けら
れている。さらに、前方部７０ａの前面および後方部７
０ｂの背面にはそれぞれ持ち手７１ａ，７１ｂが設けら
れている。

【００３７】光学部８０は、光学系搭載部５０および間
接取り付け部６０からなる。光学系搭載部５０の下面に
は、対物レンズ１７ａ，１７ｂ，１７ｃ，１７ｄが取り
付けられたレボルバ５３が設けられている。レボルバ５
３を回転させることにより、観察に用いる対物レンズを
選択することができる。

【００３８】また、光学系搭載部５０の側面には、外部
装置との間で電気信号の伝送を行うための雄型コネクタ
５２ａおよび雌型コネクタ５２ｂが設けられている。雄
型コネクタ５２ａ用のケーブルの両端には雌型コネクタ
が接続されている。また、雌型コネクタ５２ｂ用のケー
ブルの両端には雄型コネクタが接続されている。

【００３９】間接取り付け部６０は、背板部６０ａ、底
板部６０ｂおよび１対の側板部６０ｃから構成されてい
る。背板部６０ａおよび底板部６０ｂの側端面には複数
のねじ穴６５、側板部６０ｃの側面には複数のねじ穴６
８、底板部６０ｂの前端面には１対のねじ穴６７がそれ
ぞれ設けられている。また、背板部６０ａの背面には複
数のねじ穴（図示せず）が設けられている。

【００４０】図２は図１の共焦点顕微鏡１００の光学系
搭載部５０、間接取り付け部６０および台座７０の組み
立て構造を示す斜視図である。

【００４１】図２に示すように、光学系搭載部５０の底
面には複数のねじ穴５１が設けられている。複数のねじ
穴５１に対応するように、間接取り付け部６０の底板部
６０ｂに複数の貫通孔６１が設けられている。貫通孔６
１の底面側には、取り付けボルトの頭部を収納するため
の座ぐりが設けられている。

【００４２】間接取り付け部６０の底板部６０ｂには、
貫通孔６１とねじ穴５１との位置合わせを容易にするた
めに凹部１６０が設けられている。光学系搭載部５０を
凹部１６０上に載置した後、ボルト８１を貫通孔６１を
通してねじ穴５１に螺合させることにより、光学系搭載
部５０と間接取り付け部６０とが一体化する。

【００４３】また、間接取り付け部６０の底板部６０ｂ
に複数のねじ穴６２，６３が設けられている。複数のね
じ穴６２に対応するように、台座７０には複数の貫通孔
７２が形成されている。貫通孔７２は、台座７０の両側
面から延びる溝部８３内に位置している。さらに、間接
取り付け部６０の背板部６０ａには、凹部６９が形成さ
れている。この背板部６０ａには、凹部６９内から底面
まで上下に貫通する複数の貫通孔６４が設けられてい
る。複数の貫通孔６４に対応するように、台座７０には
複数の対物レンズ取り付け穴７４が設けられている。

【００４４】台座７０には、間接取り付け部６０のねじ
穴６２と台座７０の貫通孔７２との位置合わせおよび間
接取り付け部６０の貫通孔６４と台座７０の対物レンズ
取り付け穴７４との位置合わせを容易にするために凹部
１７０が設けられている。光学系搭載部５０と一体化し
た間接取り付け部６０を凹部１７０上に載置した後、ボ
ルト８２を貫通孔７２を通してねじ穴６２に螺合させる
とともに、ボルト８４を貫通孔６４を通して対物レンズ
取り付け穴７４に螺合させる。これにより、台座７０に
間接取り付け部６０および光学系搭載部５０が固定され
る。

【００４５】図３は図１の共焦点顕微鏡１００の光学系
搭載部５０に搭載される光学系の一例を示す概略構成図
である。

【００４６】図３に示すように、光学系搭載部５０は、
レーザ光学系１および白色光光学系２を備える。

【００４７】レーザ光学系１は、共焦点光学系であり、
光源として例えば赤色のレーザ光Ｌ１を出射する半導体
レーザ１０を有する。半導体レーザ１０はレーザ駆動回
路４４により駆動され、レーザ光Ｌ１を出射する。レー
ザ光Ｌ１は第１のコリメートレンズ１１を透過した後、
偏光ビームスプリッタ１２により反射され、１／４波長
板１３、水平方向偏向装置１４ａ、垂直方向偏向装置１
４ｂ、第１のリレーレンズ１５、第２のハーフミラー２
３、第２のリレーレンズ１６および第１のハーフミラー
２２を通して対物レンズ１７に導かれる。対物レンズ１
７の焦点位置の付近には、支持台３０が配設されてい
る。レーザ光Ｌ１は対物レンズ１７により対象物Ｗの表
面に集光される。図３の対物レンズ１７は、図１の対物
レンズ１７ａ，１７ｂ，１７ｃ，１７ｄのいずれかに相
当する。

【００４８】水平方向偏向装置１４ａは、後述する共振
スキャナから構成され、レーザ光Ｌ１を矢印Ｘで示す水
平方向に偏向させる。垂直方向偏向装置１４ｂは、例え
ばガルバノスキャナから構成され、レーザ光Ｌ１を矢印
Ｙで示す垂直方向に偏向させる。それにより、対象物Ｗ
の表面にレーザ光Ｌ１を二次元的に走査させる。

【００４９】なお、支持台３０は、手動ハンドル３１に
より矢印Ｚで示す上下方向に移動可能となっており、矢
印ＸおよびＹの方向については手動ハンドル３２で移動
可能となっている。

【００５０】対象物Ｗで反射されたレーザ光Ｌ１は、対
物レンズ１７、第１のハーフミラー２２、第２のリレー
レンズ１６、第２のハーフミラー２３および第１のリレ
ーレンズ１５を通り、再び、垂直方向偏向装置１４ｂお
よび水平方向偏向装置１４ａを介して１／４波長板１３
および偏光ビームスプリッタ１２を透過し、結像レンズ
１８に向かう。レーザ光Ｌ１は、結像レンズ１８によっ
て集光され、ピンホールを有する光絞り部１９ａを通過
して受光素子１９ｂに入射する。

【００５１】受光素子１９ｂは、例えばフォトマルチプ
ライヤまたはフォトダイオード等で構成され、入射した
レーザ光Ｌ１を光電変換し、アナログ光量信号として第
１の増幅回路１９ｄを介して第１のＡ／Ｄコンバータ
（アナログ・デジタル変換器）４１に出力する。第１の
Ａ／Ｄコンバータ４１から輝度情報が出力される。

【００５２】次に、レーザ光学系１によって得られる輝
度情報について説明する。光絞り部１９ａは、結像レン
ズ１８の焦点位置に配設されている。光絞り部１９ａの
ピンホールは極めて微小である。そのため、レーザ光Ｌ
１が対象物Ｗ上で焦点を結ぶと、そのレーザ光Ｌ１のほ
とんどが光絞り部１９ａのピンホールを通過するので、
受光素子１９ｂの受光量が著しく大きくなる。逆に、レ
ーザ光Ｌ１が対象物Ｗ上で焦点を結んでいないと、レー
ザ光Ｌ１の大部分が光絞り部１９ａのピンホールを通過
しないので、受光素子１９ｂの受光量が著しく小さくな
る。したがって、レーザ光学系１による走査領域のう
ち、焦点の合った部分について明るい映像が得られ、そ
れ以外の部分については暗い映像が得られる。なお、レ
ーザ光学系１は単色のレーザ光Ｌ１を用いた共焦点光学
系であるから、分解能に優れた輝度情報が得られる。

【００５３】次に、白色光光学系２について説明する。
白色光光学系２は、光源として色情報用の照明光である
白色光Ｌ２を出射する白色光源２０を有する。白色光源
２０から出射された白色光Ｌ２は、第２のコリメートレ
ンズ２１を通過した後、第１のハーフミラー２２により
反射され、対物レンズ１７によりレーザ光Ｌ１の走査領
域と同一の箇所に集光される。

【００５４】対象物Ｗで反射された白色光Ｌ２は、対物
レンズ１７、第１のハーフミラー２２および第２のリレ
ーレンズ１６を透過し、さらに、第２のハーフミラー２
３で反射され、カラーＣＣＤ２４の表面で結像する。す
なわち、カラーＣＣＤ２４は、光絞り部１９ａと共役な
いし共役に近い位置に配設されている。

【００５５】カラーＣＣＤ２４は、ＣＣＤ駆動回路４３
により駆動される。カラーＣＣＤ２４の出力信号は、ア
ナログカラー撮像信号として、ＣＣＤ駆動回路４３およ
び第２の増幅回路４３ａを介して第２のＡ／Ｄコンバー
タ（アナログ・デジタル変換器）４２に出力される。第
２のＡ／Ｄコンバータ４２からカラー撮像情報が出力さ
れる。

【００５６】第１のＡ／Ｄコンバータ４１からの輝度情
報および第２のＡ／Ｄコンバータ４２からのカラー撮像
情報に所定の処理を行うことにより、カラー映像信号が
得られ、カラーの拡大画像が表示装置に映し出される。

【００５７】図４は図３の水平方向偏向装置１４ａの概
略構成を示すブロック図である。図４の水平方向偏向装
置１４ａは、自励発振回路２００、共振スキャナ２１
０、同期信号生成回路２２０、第１のＰＬＬ（位相同期
ループ）回路２３０、ロジック回路２４０および第２の
ＰＬＬ（位相同期ループ）回路２５０を含む。共振スキ
ャナ２１０は、自励発振回路２００により発生される駆
動信号により駆動され、ミラー２１１を軸２１１ａの周
りで揺動（振動）させる。

【００５８】同期信号生成回路２２０は、自励発振回路
２００により発生される駆動信号ＶＲに同期する同期信
号ＣＰ１を生成する。

【００５９】第１のＰＬＬ回路２３０は、同期信号生成
回路２２０により生成される同期信号ＣＰ１に同期する
同期信号ＣＰ２を生成するとともに、同期信号ＣＰ２の
ｎ倍の周波数を有するクロック信号ＭＣＫを生成する。
ここで、ｎは２以上の整数である。

【００６０】ロジック回路２４０は、第１のＰＬＬ回路
２３０により生成される同期信号ＣＰ２およびクロック
信号ＭＣＫに応答して画素クロックの発生開始タイミン
グおよび終了タイミングを規定するタイミング規定信号
ＰＳを生成するとともに、画素クロックの発生期間に共
振スキャナ２１０のミラー２１１の角速度（走査速度）
の時間的変化に応じた画素クロックの周波数を示す波形
データＷＤを出力する。

【００６１】第２のＰＬＬ回路２５０は、ロジック回路
２４０から出力されるタイミング規定信号ＰＳおよび波
形データＷＤに応答して画素クロックＰＣＫを生成す
る。第２のＰＬＬ回路２５０により生成された画素クロ
ックＰＣＫは、図３の第１のＡ／Ｄコンバータ４１にサ
ンプリング信号として与えられる。

【００６２】図５は図４の水平方向偏向装置１４ａにお
ける各部の信号波形図である。図５（ａ）〜（ｇ）の横
軸は時間である。

【００６３】図５（ａ）は共振スキャナ２１０による対
象物上でのレーザ光の走査位置の時間的変化を示す。対
象物上でのレーザ光の走査位置は余弦波状に変化する。
＋Ｘ１は走査範囲の一端部の位置を示し、−Ｘ１は走査
範囲の他端部の位置を示す。０は走査範囲の中心点を示
す。位置＋Ｘ２から位置−Ｘ２までの領域を有効走査範
囲ＸＡとし、有効走査範囲ＸＡ内で画素クロックを発生
する。有効走査範囲ＸＡの走査開始時点ｔ１から走査終
了時点ｔ２までを有効走査期間と呼ぶ。なお、位置＋Ｘ
１から位置＋Ｘ２までの領域および位置−Ｘ１から位置
−Ｘ２までの領域を無効走査範囲と呼ぶ。時点ｔ２から
時点ｔ１までを無効走査期間と呼ぶ。

【００６４】図５（ｂ）は自励発振回路２００により発
生される駆動信号ＶＲを示す。駆動信号ＶＲは、共振ス
キャナ２１０のミラー２１１の角速度に比例し、正弦波
状に変化する。すなわち、駆動信号ＶＲの周波数は、共
振スキャナ２１０の共振周波数に等しい。駆動信号ＶＲ
のレベルはレーザ光が走査範囲の一端部の位置＋Ｘ１お
よび他端部の位置−Ｘ１にあるときに０となり、中心点
にあるときに最大となる。

【００６５】図５（ｃ）は同期信号生成回路２２０によ
り生成される同期信号ＣＰ１および第１のＰＬＬ回路２
３０により生成される同期信号ＣＰ２を示す。同期信号
ＣＰ１は、駆動信号ＶＲが正のときにハイレベルとな
り、駆動信号ＶＲが負のときにローレベルとなる。した
がって、同期信号ＣＰ１は駆動信号ＶＲに同期してい
る。また、同期信号ＣＰ２は、同期信号ＣＰ１に位相が
一致するように第１のＰＬＬ回路２３０により制御され
る。

【００６６】図５（ｄ）は第１のＰＬＬ回路２３０によ
り生成されるクロック信号ＭＣＫを示す。同期信号ＣＰ
２はクロック信号ＭＣＫをｎ分周することにより得られ
る。そのため、クロック信号ＭＣＫは同期信号ＣＰ２の
ｎ倍の周波数を有する。

【００６７】図５（ｅ）はロジック回路２４０から出力
されるタイミング規定信号ＰＳを示す。このタイミング
規定信号ＰＳは、有効走査期間の開始時点ｔ１でハイレ
ベルからローレベルに立ち下がり、有効走査期間の終了
時点ｔ２でローレベルからハイレベルに立ち上がる。

【００６８】図５（ｆ）はロジック回路２４０により生
成される波形データＷＤを示す。図５（ｆ）の縦軸は波
形データＷＤの値を示している。波形データＷＤは、有
効走査期間において正弦波の上部の形状に沿って変化す
る。

【００６９】図５（ｇ）は第２のＰＬＬ回路２５０から
出力される画素クロックＰＣＫを示す。有効走査期間内
において、所定数の画素クロックＰＣＫが発生する。画
素クロックＰＣＫの周波数は、波形データＷＤの値に応
じて変化する。

【００７０】図６は図４の水平方向偏向装置１４ａにお
ける自励発振回路２００、共振スキャナ２１０、同期信
号生成回路２２０および第１のＰＬＬ回路２３０の詳細
な構成を示すブロック図である。

【００７１】図６において、自励発振回路２００は、プ
リアンプ２０１、フィルタを含む移相器２０２およびバ
ッファ２０３を含む。共振スキャナ２１０は、ドライブ
コイル２１２およびピックアップコイル２１３を有す
る。プリアンプ２０１、移相器２０２、バッファ２０４
および共振スキャナ２１０のドライブコイル２１２が順
に接続され、共振スキャナ２１０のピックアップコイル
２１３がプリアンプ２０１に接続されている。

【００７２】同期信号生成回路２２０は、比較器２２１
を含む。比較器２２１の正入力端子には自励発振回路２
００のプリアンプ２０１から出力される駆動信号ＶＲが
与えられる。比較器２２１の負入力端子は接地されてい
る。比較器２２１からは同期信号ＣＰ１が出力される。

【００７３】第１のＰＬＬ回路２３０は、位相比較器２
３１、ループフィルタ２３２、電圧制御発振器２３３お
よび分周器２３４を含む。分周器２３４からは同期信号
ＣＰ２が出力される。位相比較器２３１の一方の入力端
子には同期信号生成回路２２０から出力される同期信号
ＣＰ１が与えられ、他方の入力端子には分周器２３４か
ら出力される同期信号ＣＰ２が与えられる。電圧制御発
振器２３３からは同期信号ＣＰ２のｎ倍の周波数を有す
るクロック信号ＭＣＫが発生される。

【００７４】図７は図４の水平方向偏向回路１４ａにお
けるロジック回路２４０および第２のＰＬＬ回路２５０
の詳細な構成を示すブロック図である。

【００７５】図７において、ロジック回路２４０は、第
１タイミング発生回路２４１、第２タイミング発生回路
２３２、アドレスカウンタ２４３、リセット回路２４
４、位相シフト回路２４５、インタフェース回路２４
６、ＣＰＵ（中央演算処理装置）２４７およびＲＯＭ
（リードオンリメモリ）２４８を含む。ＲＯＭ２４８
は、共振スキャナ２１０のミラー２１１の角速度の時間
的変化に応じた画素クロックの周波数を示す波形データ
を予め記憶する。

【００７６】第２のＰＬＬ回路２５０は、乗算Ｄ／Ａコ
ンバータ（デジタル・アナログ変換器）２５１、加算回
路２５２、フィルタ回路２５３、電圧制御発振器２５
４、分周器２５５、位相比較器２５６、ループフィルタ
２５７および基準電圧発生回路２５８を含む。

【００７７】本実施例では、図３の半導体レーザ１０が
光源に相当し、共振スキャナ２１０が走査手段に相当
し、第１のＰＬＬ回路２３０が第１の同期回路に相当
し、ロジック回路２４０が論理手段に相当し、第２のＰ
ＬＬ回路２５０が第２の同期回路に相当する。

【００７８】また、乗算Ｄ／Ａコンバータ２５１が制御
電圧発生手段に相当し、電圧制御発振器２５４が電圧制
御発振器に相当し、分周器２５５がカウント手段に相当
し、位相比較器２５６が制御電圧調整手段に相当する。

【００７９】さらに、第１タイミング発生回路２４１が
期間規定信号生成手段に相当し、ＲＯＭ２４８がメモリ
に相当し、アドレスカウンタ２４３が読み出し手段に相
当する。また、位相シフト回路２４５がシフト手段に相
当する。

【００８０】なお、図３の半導体レーザ１０および水平
方向偏向装置１４ａが本発明の光走査装置を構成する。

【００８１】図８は図６および図７に示される水平方向
偏向装置の動作を説明するための信号波形図である。図
８（ａ）〜（ｋ）の横軸は時間である。次に、図８の信
号波形図を参照しながら図６および図７の水平方向偏向
装置の動作について説明する。

【００８２】図６の自励発振回路２００のプリアンプ２
０１は、図８（ａ）に示すように正弦波状に変化する駆
動信号ＶＲを出力する。図８（ｂ）に示すように、同期
信号生成回路２２０の比較器２２１は、駆動信号ＶＲを
接地電位と比較することにより、駆動信号ＶＲと同じ周
期を有する同期信号ＣＰ１を出力する。この同期信号Ｃ
Ｐ１は、駆動信号ＶＲが正のときにハイレベルとなり、
駆動信号ＶＲの負のときにローレベルとなる。

【００８３】第１のＰＬＬ回路２３０の位相比較器２３
１は、同期信号ＣＰ１と同期信号ＣＰ２との位相差に応
じた電圧を出力する。位相比較器２３１から出力される
電圧はループフィルタ２３２を介して電圧制御発振器２
３３に制御電圧として与えられる。電圧制御発振器２３
３は、制御電圧に応じた周波数を有するクロック信号Ｍ
ＣＫを発生する。分周器２３４は、電圧制御発振器２３
３により発生されたクロック信号ＭＣＫをｎ分周し、同
期信号ＣＰ２として出力する。

【００８４】第１のＰＬＬ回路２３０は、同期信号ＣＰ
２の位相が同期信号ＣＰ１の位相と一致するように動作
する。したがって、第１のＰＬＬ回路２３０からは、図
８（ｂ）に示すように、同期信号ＣＰ１に同期した同期
信号ＣＰ２が出力される。また、図８（ｃ）に示すよう
に、同期信号ＣＰ２のｎ倍の周波数を有するクロック信
号ＭＣＫが出力される。

【００８５】図７のロジック回路２４０の第１タイミン
グ発生回路２４１は、図８（ｄ）に示すように、第１の
ＰＬＬ回路２３０から出力される同期信号ＣＰ２の立ち
上がりおよび立ち下がりを基準としてクロック信号ＭＣ
Ｋをカウントすることにより、有効走査期間の開始時点
および終了時点を規定するタイミング規定信号ＰＳを発
生する。このタイミング規定信号ＰＳは、第２タイミン
グ発生回路２４２および第２のＰＬＬ回路２５０の位相
比較器２５６に与えられる。

【００８６】第２タイミング発生回路２４２は、タイミ
ング規定信号ＰＳおよび後述する分周器２５５から出力
される同期信号ＣＰ４に応答して電圧制御発振器２５４
を動作状態にするためのイネーブル信号ＥＮを発生す
る。図８（ｊ）に示すように、イネーブル信号ＥＮは、
タイミング規定信号ＰＳの立ち下がりに応答してハイレ
ベルからローレベルに立ち下がり、図８（ｅ）に示す同
期信号ＣＰ４の立ち上がりに応答してローレベルからハ
イレベルに立ち上がる。イネーブル信号ＥＮがローレベ
ルになると、電圧制御発振器２５４が動作状態になり、
イネーブル信号ＥＮがハイレベルになると、電圧制御発
振器２５４が停止状態になる。

【００８７】リセット回路２４４は、タイミング規定信
号ＰＳの立ち下がりに応答して分周器２５５をリセット
するためのリセット信号ＲＳを発生する。

【００８８】アドレスカウンタ２４３は、タイミング規
定信号ＰＳにより規定される有効走査期間になると、第
１のＰＬＬ回路２３０から出力されるクロック信号ＭＣ
Ｋに同期してアドレス信号ＡＤを順次発生する。アドレ
スカウンタ２４３から順次発生されるアドレス信号ＡＤ
に応答してＲＯＭ２４８から波形データＷＤが順次読み
出される。

【００８９】第２のＰＬＬ回路２５０の乗算Ｄ／Ａコン
バータ２５１は、ＲＯＭ２４８から順次読み出される波
形データＷＤをデジタル・アナログ変換し、後述するル
ープフィルタ２５７から与えられる制御電圧ＶＦＣを乗
算することにより、図８（ｇ）に示すように、制御電圧
ＶＤを出力する。

【００９０】一方、基準電圧発生回路２５８は基準電圧
ＶＯを発生する。基準電圧発生回路２５８により発生さ
れる基準電圧ＶＯは、ＣＰＵ２４７からの指令により調
整することができる。加算回路２５２は、乗算Ｄ／Ａコ
ンバータ２５１から出力された制御電圧ＶＤに基準電圧
発生回路２５８により発生された基準電圧ＶＯを加算
し、加算結果を図８（ｈ）に示すように制御電圧ＶＡと
してフィルタ回路２５３に出力する。

【００９１】フィルタ回路２５３は、制御電圧ＶＡの高
周波成分を除去して平滑化し、図８（ｉ）に示すように
制御電圧ＶＦとして電圧制御発振器２５４に与える。

【００９２】電圧制御発振器２５４は、制御電圧として
基準電圧ＶＯが与えられたときに、基準発振周波数で発
振し、制御電圧が基準電圧ＶＯから上昇するに従って発
振周波数が基準発振周波数から上昇する特性を有する。
したがって、ＣＰＵ２４７から基準電圧発生回路２５８
により発生される基準電圧ＶＯを調整することにより、
電圧制御発振器２５４の基準発振周波数を調整すること
ができる。

【００９３】電圧制御発振器２５４は、図８（ｊ）のイ
ネーブル信号ＥＮがローレベルのときに動作状態にな
り、図８（ｋ）に示すように、制御電圧ＶＦに応じた周
波数を有する画素クロックＰＣＫを発生する。

【００９４】分周器２５５は、リセット回路２４４から
与えられるリセット信号ＲＳに応答して電圧制御発振器
２５４により発生される画素クロックＰＣＫのカウント
を開始し、図８（ｅ）に示すように、カウント数が所定
の値に達したときにハイレベルに立ち上がる同期信号Ｃ
Ｐ４を出力し、カウント動作を停止する。同期信号ＣＰ
４は、分周器２５５のリセットによりローレベルに立ち
下がる。

【００９５】位相比較器２５６は、第１タイミング発生
回路２４１から与えられるタイミング規定信号ＰＳの位
相と分周器２５５から出力される同期信号ＣＰ４の位相
とを比較し、位相差に応じた出力電圧ＶＣをループフィ
ルタ２５７に与える。ループフィルタ２５７は、位相比
較器２５６の出力電圧ＶＣを平滑化し、図８（ｆ）に示
すように、制御電圧ＶＦＣとして乗算Ｄ／Ａコンバータ
２５１に与える。

【００９６】同期信号ＣＰ４の立ち上がりの位相がタイ
ミング規定信号ＰＳの立ち上がり位相よりも進んでいる
場合には、制御電圧ＶＦＣのレベルが低下する。それに
より、乗算Ｄ／Ａコンバータ２５１から出力される制御
電圧ＶＤのレベルが低下し、電圧制御発振器２５４によ
り発生される画素クロックＰＣＫの周波数が低下する。
その結果、分周器２５５から出力される同期信号ＣＰ４
の立ち上がりの位相が遅れる。

【００９７】逆に、同期信号ＣＰ４の立ち上がりの位相
がタイミング規定信号ＰＳの立ち上がりの位相よりも遅
れている場合には、制御電圧ＶＦＣのレベルが上昇す
る。それにより、乗算Ｄ／Ａコンバータ２５１から出力
される制御電圧ＶＤのレベルが上昇し、電圧制御発振器
２５４により発生される画素クロックＰＣＫの周波数が
上昇する。その結果、分周器２５５から出力される同期
信号ＣＰ４の立ち上がりの位相が進む。

【００９８】なお、同期信号ＣＰ４およびタイミング規
定信号ＰＳの立ち上がりエッジ同士の比較後、位相比較
器２５６の出力はハイインピーダンス状態となり、ルー
プフィルタ２５７から出力される制御電圧ＶＦＣは比較
後の値を維持する。

【００９９】このようにして、第２のＰＬＬ回路２５０
は、同期信号ＣＰ４の立ち上がりの位相がタイミング規
定信号ＰＳの立ち上がりの位相と一致するように動作す
る。それにより、タイミング規定信号ＰＳにより規定さ
れる有効走査期間において所定数の画素クロックＰＣＫ
が発生する。画素クロックＰＣＫの周波数は、共振スキ
ャナ２１０のミラー２１１の角速度に応じて変化する。

【０１００】位相シフト回路２４５は、ロジック回路２
４０内の各部の動作タイミングを同期信号ＣＰ２に対し
てクロック信号ＭＣＫの所定の周期分シフトさせる。位
相シフト回路２４５による動作タイミングのシフト動作
およびシフト量は、ＣＰＵ２４７からインタフェース回
路２４６を介して指令される。

【０１０１】それにより、ロジック回路２４０における
同期信号ＣＰ２に対する位相遅れを吸収することができ
る。

【０１０２】本実施例の共焦点顕微鏡の水平方向偏向装
置１４ａにおいては、共振スキャナ２１０の共振周波数
に同期する同期信号ＣＰ２が第１のＰＬＬ回路２３０に
より生成され、画素クロックＰＣＫが第２のＰＬＬ回路
２５０により生成されるので、第２のＰＬＬ回路２５０
にノイズが混入した場合でも共振スキャナ２１０に対す
る第１のＰＬＬ回路２３０の同期が保たれる。そのた
め、ノイズによる画素クロックＰＣＫの周波数の乱れが
共振スキャナ２１０の１走査期間で正常な状態に復帰す
る。したがって、広範囲にわたる画像の劣化が防止され
る。

【０１０３】また、第２のＰＬＬ回路２５０は共振スキ
ャナ２１０の共振周波数に直接同期していないので、共
振スキャナ２１０の走査周波数を維持したまま、第２の
ＰＬＬ回路２５０における分周器２５５のカウント値を
増加させることにより画素クロックＰＣＫの周波数を上
げることができる。したがって、共振スキャナ２１０に
よる走査速度を低下させることなく画素クロックＰＣＫ
の分解能を向上させることができる。

【０１０４】さらに、ロジック回路２４０は有効走査期
間における波形データを生成するので、ＲＯＭ２４８に
無効走査期間における波形データを記憶する必要がな
い。したがって、大きな記憶容量を有するＲＯＭが必要
なく、低コスト化を図ることができる。

【０１０５】また、共振スキャナ２１０の走査周波数が
変化した場合または共振スキャナ２１０による走査範囲
が変化した場合、第１のＰＬＬ回路２３０により生成さ
れる同期信号ＣＰ２およびクロック信号ＭＣＫの周波数
が自動的に変化するとともに、ロジック回路２４０の第
１タイミング発生回路２４１により生成されるタイミン
グ規定信号ＰＳのタイミングが自動的に変化することに
より、第２のＰＬＬ回路２５０により生成される画素ク
ロックＰＣＫの周波数が自動的に変化する。したがっ
て、共振スキャナ２１０の走査速度および共振スキャナ
２１０による走査範囲を任意に設定することができる。

【０１０６】上記実施例では、走査手段として共振スキ
ャナ２１０を用いているが、走査手段としてガルバノス
キャナを用いてもよい。

【０１０７】なお、上記実施例では、本発明の光走査装
置を共焦点顕微鏡に適用した場合について説明したが、
本発明の光走査装置は共焦点顕微鏡に限らず、レーザマ
ーカやレーザプリンタにも同様に適用することができ
る。この場合には、広範囲にわたる印字の劣化が防止さ
れる。

【図面の簡単な説明】

【図１】本発明の一実施例における共焦点顕微鏡の側面
図である。

【図２】図１の共焦点顕微鏡の光学系搭載部、間接取り
付け部および台座の組み立て構造を示す斜視図である。

【図３】図１の共焦点顕微鏡の光学系搭載部に搭載され
る光学系の一例を示す概略構成図である。

【図４】図３の水平方向偏向装置の概略構成を示すブロ
ック図である。

【図５】図４の水平方向偏向装置における各部の信号波
形図である。

【図６】図４の水平方向偏向装置における自励発振回
路、共振スキャナ、同期信号生成回路および第１のＰＬ
Ｌ回路の詳細な構成を示すブロック図である。

【図７】図４の水平方向偏向装置におけるロジック回路
および第２のＰＬＬ回路の詳細な構成を示すブロック図
である。

【図８】図６および図７に示される水平方向偏向装置の
動作を説明するための信号波形図である。

【図９】共振スキャナによる光の走査位置の時間的変化
および共振スキャナのミラーの角速度の時間的変化を示
す波形図である。

【符号の説明】

１ レーザ光学系 ２ 白色光光学系 １０ 半導体レーザ １４ａ 水平方向偏向装置 ２００ 自励発振回路 ２１０ 共振スキャナ ２１１ ミラー ２２０ 同期信号生成回路 ２３０ 第１のＰＬＬ回路 ２４０ ロジック回路 ２５０ 第２のＰＬＬ回路 ２４１ 第１タイミング発生回路 ２４２ 第２タイミング発生回路 ２４３ アドレスカウンタ ２４５ 位相シフト回路 ２４８ ＲＯＭ ２５１ 乗算Ｄ／Ａコンバータ ２５２ 加算回路 ２５３ フィルタ回路 ２５４ 電圧制御発振器 ２５５ 分周器 ２５６ 位相比較器 ２５７ ループフィルタ ２５８ 基準電圧発生回路

フロントページの続き Ｆターム(参考） 2C362 BA17 BB37 BB38 BB39 BB42 BB44 2H045 AB23 AB38 CA98 CA99 2H052 AA07 AA08 AB05 AC04 AC14 AC15 AC27 AC29 AC34 AD02 AD20 AD31 AD33 AD34 AF06 5C072 AA01 AA03 BA11 BA13 HA02 HA14 HB08 HB11 HB13 UA14 XA05 XA10

Claims (4)

【特許請求の範囲】
1. 【請求項１】 対象物に光を走査させるとともに走査速
   度に応じた画素クロックを発生する光走査装置であっ
   て、 光を出射する光源と、 前記光源により出射された光を反射する鏡および前記鏡
   を揺動させる揺動手段を有し、前記鏡で反射された光を
   対象物に走査させる走査手段と、 前記走査手段の走査周波数に同期する同期信号を生成す
   るとともに前記同期信号の所定の倍数の周波数を有する
   クロック信号を生成する第１の同期回路と、 前記第１の同期回路により生成された前記同期信号およ
   び前記クロック信号から画素クロックの発生期間を規定
   する期間規定信号を生成するとともに前記期間規定信号
   により規定される画素クロックの発生期間に前記走査手
   段による光の走査速度の時間的変化を示す波形データを
   生成する論理手段と、 前記論理手段により生成される前記期間規定信号および
   前記波形データから画素クロックを生成する第２の同期
   回路とを備えたことを特徴とする光走査装置。
2. 【請求項２】 前記第２の同期回路は、 前記論理手段により生成された波形データから制御電圧
   を発生する制御電圧発生手段と、 前記制御電圧発生手段により発生される制御電圧に応じ
   た周波数を有する画素クロックを発生する電圧制御発振
   器と、 前記電圧制御発振器により発生される画素クロックをカ
   ウントし、所定数の画素クロックをカウントしたときに
   カウント終了を示すカウント終了信号を発生するカウン
   ト手段と、 前記期間規定信号により規定される画素クロックの発生
   期間の終了タイミングと前記カウント手段により発生さ
   れるカウント終了信号の発生タイミングとの位相差を検
   出し、前記位相差が低減するように前記制御電圧発生手
   段により発生される制御電圧を調整する制御電圧調整手
   段とを含むことを特徴とする請求項１記載の光走査装
   置。
3. 【請求項３】 前記論理手段は、 前記第１の同期回路により生成された前記同期信号およ
   び前記クロック信号から前記期間規定信号を生成する期
   間規定信号生成手段と、 予め画素クロックの発生期間における前記波形データを
   記憶するメモリと、 前記期間規定信号により規定される画素クロックの発生
   期間に前記第１の同期回路により生成される前記クロッ
   ク信号に応答して前記メモリから波形データを順次読み
   出す読み出し手段とを含むことをを特徴とする請求項１
   または２記載の光走査装置。
4. 【請求項４】 前記論理手段の動作タイミングを前記同
   期信号に対して前記クロック信号の任意の周期分シフト
   させるシフト手段をさらに備えたことを特徴とする請求
   項１〜３のいずれかに記載の光走査装置。