JP2000515317A - 寄生容量が減らされた半導体デバイス - Google Patents

寄生容量が減らされた半導体デバイス

Info

Publication number
JP2000515317A
JP2000515317A JP10504273A JP50427398A JP2000515317A JP 2000515317 A JP2000515317 A JP 2000515317A JP 10504273 A JP10504273 A JP 10504273A JP 50427398 A JP50427398 A JP 50427398A JP 2000515317 A JP2000515317 A JP 2000515317A
Authority
JP
Japan
Prior art keywords
layer
bonding
benzocyclobutene
bonding pad
schottky barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP10504273A
Other languages
English (en)
Inventor
アナンド,ヨージンダー
ボーミ チノイ,パーシー
Original Assignee
ザ ウィタカー コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ ウィタカー コーポレーション filed Critical ザ ウィタカー コーポレーション
Publication of JP2000515317A publication Critical patent/JP2000515317A/ja
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12034Varactor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12036PN diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12043Photo diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 本発明は高速ショットキーデバイス及びpn接合デバイスにおける寄生容量を減らす技術に関する。半導体デバイスの構造は、基板、基板上に配置される半導体デバイス、及びデバイスとの電気的接触を行うボンディング用パッド(405)を有する。ベンゾシクロブテンの層がデバイスの周辺に設けられ、ボンディング用パッド(405)はベンゾシクロブテンの層の頂面に設けられる、

Description

【発明の詳細な説明】 寄生容量が減らされた半導体デバイス 本発明は、ショットキーバリア及びpn接合を有する高速デバイスで、製造の 歩留まり及び特性を改良しつつ寄生容量を減らす技術に関する。 RF及びマイクロ波周波数デバイスの多くの応用において、非常に弱い信号を 変調し又は検知する性能のみに関する改良が行われている。マイクロ波及びRF 周波数領域では、無線周波数通信及びレーダシステムのために非常に感度の良い 受信装置の開発が必要とされる。パラメトリック相互作用のために特に使用され る接合ダイオードはバラクタダイオードである。多くの応用でバラクタ及びショ ットキー接合ダイオードはSi系デバイスとされるが、高周波用のバラクタ及び ショットキー接合ダイオードは通常GaAs系とされる。 デバイスの周波数応答速度が増すにつれて、容量及びインダクタンスの寄生分 がデバイスの設計に大部分にわたって最小とされなければならない。即ち、寄生 容量及び寄生インダクタンスはデバイスの周波数応答に対して大きな悪影響を生 じ得る。 まず所定のデバイスの容量によれば、基本的に容量を生じ得る3つの点が存在 する。第1に、それは半導体デバイスの個別層間の接合に係る接合容量である。 所定のデバイスの接合容量を減らすために、通常その接合幅は可能な限り小さく される。しかしながら、接合幅を減らす際に、接合容量が減らされることと結合 抵抗が増すこととの間の調整がしばしば注意深く考慮されなければならない。次 に、デバイスのパッケージに係る容量が考慮され、可能な限り減らされなければ ならない。最後に、本発明の関与する点であるが、デバイスの金属配線に設けら れるボンディング用パッドの容量が、接合の構造に重なる位置で生じる。 ボンディング用パッドの寄生容量は、他の容量の原因と同様に、ボンディング 用パッドの面積に直接的に依存する。ボンディング用パッドの面積を減らすため の可能な解決法の一つは、ボンディング用パッド自体の面積を減らすことであっ た。図1に示される如き通常のプロセス技術では、標準のバラクタは25μm程 度の幅のボンディング用パッドの配線を有する。このことは、ボンディング用パ ッドに係る容量を減らす本来的な利点を有し、これによりバラクタの周波数応答 を改善できる。パッケージのインダクタンスは、チューニング(又は調整)のた めのバラクタのRF特性に対して重要な役割を担う。特に高周波で最大のQ値( クオリティ因子)を得るために、約76μmの厚さのボンディングリボンがボン ディングワイヤの代わりに設けられる。25μm程度のメサ型GaAs接合部分 に76μm程度のリボンをボンディングするのは困難な作業であり、製造の歩留 まりは低いものとなってしまう。更に、製造されたデバイスの信頼性も落ちてし まう。即ち、ボンディング用パッドの面積が比較的小さいために、製造の歩留ま りは通常非常に低くなってしまう。またそれによってボンディングの強度が弱く なりデバイスへの接続信頼性が落ちる。このように電気的接続の信頼性がないこ とはデバイスへの実際のボンディング接続当初から発生し得るし、また及びデバ イスの信頼性検査の際に行われるボンディング部引っ張り試験の際の不良として も生じ得る。 理論上は、25μmのボンディング用パッドに正確に位置合わせされる25μ m程度のボンディングワイヤを使用することは、十分に信頼性が高くボンディン グ部引っ張り試験に耐え得る強度を有する接続を提供する。しかしながら、実際 にはそれは得られない。即ち、頻繁に位置合わせ不良が起こり、またボンディン グ部引っ張り試験によってボンディングワイヤとボンディング用パッドとの接続 に不良が生じる。更にボンディング用パッドへの電気的接続のためにボンディン グ用ワイヤを使用することは、デバイスのインダクタンスを増し、寄生インダク タンスを生ぜしめる。この寄生インダクタンスはそのデバイスの性能、例えばバ ラクタダイオードのチューニング性能を劣化させてしまう。ボンディングワイヤ に係るインダクタンスを最小にしなければならない応用では、25μm程度のボ ンディング用ワイヤの代わりに76μm程度の幅を有する電気部品であるボンデ ィングリボンが使用される。ボンディングリボンは同様に使用されるボンディン グワイヤに比べて単位長さあたりのインダクタンスはより小さくなる。 ボンディング用パッドと外部回路との電気的接続を実現するために最も効果的 な方法を検討する際に、更に2、3の考慮すべき内容がある。第1に、ボンディ ングリボンによれば、25μm程度の径を有する標準のボンディングワイヤを使 用するワイヤボンディングに比較してその信頼性は比較的低く、よって歩留まり は低くなる。即ち、25μm程度の直径のボンディング用パッドに被着される約 76μmのボンディングリボンは、ボンディング部引っ張り検査の際に高い割合 で剥離を生じてしまう。これはボンディングリボンが大きく重なって位置するこ との直接の結果である。これは、頂側のボンディング用パッドに被着されるボン ディングリボンを有する従来技術のバラクタとして、図1中により詳細に示され る。ボンディングリボンとの良好な被着を適当に実現するために、ボンディング 用パッドの径を大きくして、ボンディングリボンとボンディング用パッドとのボ ンディング強度を最適にする必要がある。更に、半導体ダイオードを量産し低価 格で提供するために、自動ボンディング装置を使用することが必要とされる。し かしながら、これらのボンディング装置はパターン認識の原理に基づくものであ り、よって効果的な動作のためには少なくとも100μm程度の大きさのボンデ ィング面積を必要とする。従って、ボンディング用パッドの径は従来のものより も更に大きくされなければならない。上述したように、このことはボンディング パッドに係る容量を増すことになり、それは高速デバイスには大きな欠点となっ てしまう。最後に、特定の応用では、ワイヤボンディングがボンディング用パッ ドと外部回路との電気的接続を実現するための好ましい手段とされ、従ってより 大きな径のボンディング用パッドがより信頼性の高いワイヤボンディングによる 被着を可能にし、よってボンディング接続の信頼性及び歩留まりを改善できる点 に注目すべきである。 従って、必要とされるのは、高速デバイスとしてのデバイスレベルでの電気的 接続を実現し、ボンディング用パッドに係る容量を減らすと共にボンディング強 度を改善する技術である。製造されるデバイスは、製造の歩留まりが改善される と共に寄生容量及び寄生インダクタンスが減らされることによる改善された性能 を有する。 本発明は、リボン又はワイヤを半導体装置上のボンディング用パッドにボンデ ィング接続する技術に関し、それは、比較的大きなボンディング用パッドによっ てボンディングリボンとボンディング用パッドとの間の強固なボンディング接続 を実現可能とすると共に、ボンディング用パッドに係る容量を可能な限り大きな 割合だけ減らす。 本発明の半導体デバイスには約25μmの標準の幅を有するボンディング用パ ッドが形成される。比較的狭幅のボンディング用パッドを有するので、ボンディ ング用パッドによる真性の容量、即ち寄生容量は最小のレベルに維持される。そ の後一層の材料、好ましくはBCB(ベンゾシクロブテン:benzocycrobutene) の層がデバイスの対応するボンディング用パッドに成膜される。ベンゾシクロブ テンの層内に標準の技術によってボンディング用パッドへのアクセスを可能にす るためにバイアが形成される。その後、金属層がエッチングされたバイアの側壁 及びベンゾシクロブテンの層の頂側に成膜される。好ましくは金属とされるこの 導電性材料の層は、比較的大きな面積を有し、ボンディングリボンとボンディン グ用パッドとの強固なボンディング接続を可能にする。この金属層は、好ましく はボンディングリボンの径よりも大きな径を有し、よってボンディング用パッド の層にボンディングリボンを強固に被着させることを保証できる。しかしながら 、ベンゾシクロブテンの層のために、ボンディング用パッドに係る寄生容量が大 きく増えることはない。即ち、ベンゾシクロブテン材料はシリコン酸化物の如き この応用に好適な他の材料に比べて小さな誘電率を有するものとして選択される 。更に、ベンゾシクロブテンは比較的厚い層として成膜され得るので、それはボ ンディング用パッド構造に係る容量を更に減らす。本発明によるベンゾシクロブ テンの形成工程はショットキーダイオード及びチューニング用バラクタとして示 される。これらの2つのダイオードは例示のために示されるが、本発明を制限す るものではない。即ち本発明は、PINダイオード、トンネルダイオード、ガン 素子及びインパット素子の如き高速デバイス、及びマイクロ波及びミリ波周波数 での応用に使用される他のデバイスのためのボンディング用パッドの容量を減ら すためにベンゾシクロブテンの形成工程を行う。 上述のように、本発明によるより大きなボンディング用パッドにおけるボンデ ィング接続の強化によって、本発明の技術によって製造されるデバイスはボンデ ィング部引っ張り試験及び他の信頼性試験に残るので、総じて歩留まりが向上す る。しかしながら、ベンゾシクロブテンの層のためにデバイスの全容量はこの比 較的大きなボンディング用パッドによっても悪影響を受けない。即ち、ボンディ ング用パッドの層を標準の約25μmから本発明の如く約100μmへと大きく する際の増加した容量は、約16倍の真性の容量、即ち寄生容量を生じ得る。し かしながら、比較的厚い層に成膜されたベンゾシクロブテンの小さな誘電率のた めに、従来のボンディング用パッド及びボンディング技術に比較して、容量によ る大きな劣化を生じることはない。更に本発明のデバイスはボンディングリボン 又はボンディングワイヤをボンディング用パッドに自動ボンディングすることを 可能にする。 本発明の一つの目的は、Si/GaAs、InP、SiGeデバイス(2端子 又は3端子デバイス)のための歩留まりが改善された製造工程を提供し、一方で ボンディング用パッドに係る寄生容量を減らすことにある。 本発明の特徴によれば、半導体デバイス構造に重ねてベンゾシクロブテンによ るポリマー層が設けられ、それはベンゾシクロブテン内のバイア及びベンゾシク ロブテンの頂面の一部に金属配線して成る大面積のボンディング用パッドを有す る。 本発明の利点は、寄生容量による劣化を生じることなくボンディング用パッド とボンディングリボン又はボンディングワイヤとの被着強度が改善されるデバイ スを提供する。 図1及び図2は、ボンディング用パッド及びそれに接続されるボンディング用 を有するバラクタの従来技術を示す平面図及び側方から見た断面図である。 図3は、ボンディングワイヤが被着されたボンディング用パッドを有する本発 明によるショットキーバリアダイオードを示す平面図及び断面図である。 図4は、ボンディングリボンが被着されるボンディング用パッドを示す本発明 によるバラクタを示す平面図、及び断面図である。 図3によれば、本発明のデバイスはデバイスの一例を示す図である。即ち、図 3は参照番号301としてショットキーデバイスを示す。ショットキーデバイス は、n型にドープされたシリコン層300、及び標準のショットキーバリア層を 形成すべくその上に成膜されたバリア形成金属層302を有する。 ショットキーバリアダイオードの製造の際に、n-Si基板303は約2×1 018atom/cm3よりも大きなドーパント濃度を有する層として形成される 。n型エピタキシャル層300は好ましくは0.15乃至1.0μm程度の厚さ を有する。ショットキーバリアを形成する半導体部分のためにこのn型エピタキ シャル層に設定されるドーパント濃度は、好ましくは5×1016atom/cm3 乃至1×1017atom/cm3とされ、基板とエピタキシャル層のドーパント は適当なドナードーパントとされる。好ましくは、SiO2又はSi34の層は 、エピタキシャル層300の上に標準のフォトリソグラフィによるエッチング技 術のためのマスク、及びパッシベーション膜として成膜される。この層の幅は約 300乃至10000オングストロームとされ、その材料の比較的低い誘電率の ために追加の寄生容量を追加することのないようにしてデバイスに悪影響がない ようにする。エッチングされる際に、層308はバリア形成金属層302を露出 させるが、それは小さなバリアを有するショットキーダイオードの場合にはTi が好ましく、中程度のバリアを有するショットキーダイオードが望まれる場合に はTiWとされ、高いバリアのショットキーダイオードのためにはPtとされる 。このバリア形成材料は標準の成膜技術によって成膜される。ベンゾシクロブテ ン(BCB)層304はバイア305を有するようエッチングされ、参照番号3 06で示されるボンディング用パッド配線を具えるよう構成される。この金属配 線は好ましくはPtAg/PtAuとされ、拡散防止層としても作用する被着層 となるTiPt層、バイアを埋めるよう配置される安価な導電性材料であるAg 、及び信頼性の高いボンディング面を形成するAuを有する。 バイアを形成するためにエッチングされるベンゾシクロブテンの成膜方法は公 知である。図示されるようにバイアは傾斜側壁を有するが、それは近接露光によ って形成され良好なステップカバレージを可能にする。ベンゾシクロブテンに対 するボンディング用パッドの効果的な被着は、金属の蒸着に先立ってイオンビー ム処理を施した連続の工程によって実現される。金属層306、307は、ベン ゾシクロブテンの頂面及びバイア内面に成膜され、上述した特許出願に示される ような標準の蒸着法又は他の技術によって層302との接続が成される。その後 、ボンディング用ワイヤは標準の技術によってボンディング用パッドに被着され る。 図4によれば、類似のデバイスがバラクタとして示され、それはn+型GaA s基板400、及び好ましくはGaAsとされるn型ドープ材料から成る第1層 401を有する。その後、p型ドープされた材料402の層が標準の技術によっ て反応室内でエピタキシャル成長されて形成される。 半導体材料の層402はその上に標準の成膜及び焼成技術によって形成される Pt/TiPtの金属配線を有する。メサ構造がウエット式化学エッチング処理 によってGaAsに形成される。Si34層403は標準の技術によってメサ構 造のためのパッシベーション膜として形成される。参照番号404として示され る窓がSi34層のパッシベーション層を貫通するようエッチングして形成され 、ベンゾシクロブテンの層406は上述したように好ましくは4μmの厚さに成 膜されるが、厚さとしては3μm乃至10μmとされ得る。バイア407は標準 の方法によってエッチングされて、TiPt/Ag/PtAuによるボンディン グ用パッドのための金属配線408が成膜される。ウエハはその後上下反転して 置かれAuGeNi/Auの層409が3乃至4μmの厚さにして成膜され、n+ オーミック接触を構成する。その後、ウエハ内のチップをカットして個々のデ バイスを形成する。図3に示される平面図によれば、本発明のボンディング用パ ッドは、ボンディングリボンの寸法に合わせて約100μmの径を有するよう構 成される。上述したように、ボンディングリボンの幅よりも大きなボンディング 用パッド305の径を有することで、ボンディング用パッドとボンディングリボ ン との良好な被着が保証される。従って、ボンディング部引っ張り試験等の信頼性 試験が行われるとき、ボンディング用パッドとボンディングリボンとの間の被着 強度は図1及び図2に示される従来の構成よりも歩留まりにして約80乃至90 %向上するのに十分であることが確認できる。 上述したように本発明によって導かれる利点は、マイクロ波及びRF周波数で の様々な応用に使用されるショットキーダイオード及びバラクタを含むショット キーデバイスにおける、従来技術によるような寄生容量による悪影響がない高周 波での性能にある。更に本発明は、製造の歩留まりを維持できる従来の設計に不 利な効果を生じることなくボンディング用パッドに係る寄生容量を減らすことを 可能にする。即ち、ボンディング用パッドに対するボンディングリボン又はボン ディングワイヤの被着強度はボンディング部引っ張り強度に耐え得る程度に十分 強くされ、これによりボンディングの信頼性が保証される。ベンゾシクロブテン 材料は、低い誘電率を有し、比較的大きなボンディング用パッドをその上に形成 できるようにして比較的厚く成膜可能であり、ボンディング用パッドに係る寄生 容量を大きく増大させることはない材料である。 本発明の詳細が示されたが、全ての構造、材料、及び製造工程に変更を加える ことが当業者によって明らかであることは明白である。本発明の開示に関するそ のような変形、変更は、より低い容量を有する高周波半導体デバイスでありそれ がデバイス周辺に誘電材料を使用してより大きなボンディング用パッド面によっ て製造の歩留まりを向上させるものである限りにおいて、本発明の範囲に含まれ ると考えられる。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(GH,KE,LS,MW,S D,SZ,UG,ZW),EA(AM,AZ,BY,KG ,KZ,MD,RU,TJ,TM),AL,AM,AT ,AU,AZ,BA,BB,BG,BR,BY,CA, CH,CN,CU,CZ,DE,DK,EE,ES,F I,GB,GE,HU,IL,IS,JP,KE,KG ,KP,KR,KZ,LC,LK,LR,LS,LT, LU,LV,MD,MG,MK,MN,MW,MX,N O,NZ,PL,PT,RO,RU,SD,SE,SG ,SI,SK,TJ,TM,TR,TT,UA,UG, US,UZ,VN 【要約の続き】

Claims (1)

  1. 【特許請求の範囲】 1.基板、該基板上に配置される半導体デバイス、該デバイスに電気的に接触す るボンディング用パッドを有する半導体デバイスの構造において、 ベンゾシクロブテンの層が前記デバイスの周囲に置かれ、前記ボンディング用 パッドが前記ベンゾシクブテンの層の頂面に配置されるよう構成される構造。 2.前記ベンゾシクロブテンの層はエッチングされて成るバイアを有し、前記バ イアは側面に導電層を有し、前記ボンディング用パッドと前記デバイスとの間の 電気的接触を提供することを更に特徴とする請求項1の構造。 3.前記ボンディング用パッドは約100μmの径を有するよう構成されること を更に特徴とする請求項2の構造。 4.前記ボンディング用パッドは前記ボンディングリボン又はボンディングワイ ヤに電気的に接続されるよう構成されることを更に特徴とする請求項3の構造。 5.前記ボンディングリボン又はボンディングワイヤは約10gのボンディング 引っ張り力に耐え得るよう構成されることを更に特徴とする請求項4の構造。 6.前記デバイスはショットキーバリアダイオードであることを更に特徴とする 請求項1の構造。 7.前記デバイスはバラクタであることを更に特徴とする請求項1の構造。 8.基板、該基板上に配置される半導体デバイス、該半導体デバイスの周辺に設 けられるベンゾシクロブテンの層、該ベンゾシクロブテンの層の頂面と前記デバ イスの間を延びるバイア、及び前記ベンゾシクロブテンの前記頂面に設けられる ボンディング用パッドとを有することを特徴とする半導体デバイスの構造。 9. 前記バイア上に置かれ、前記デバイスと前記ボンディング用パッドとの電 気的接続を実現する導電性材料の層を更に含むことを特徴とする請求項8の構造 。 10. 前記ボンディング用パッドは約100μmの径を有することを特徴とす る請求項8の構造。 11. 前記ボンディング用パッドは前記ボンディングリボンと電気的に接続さ れることを特徴とする請求項8の構造。 12. 前記ボンディング用リボンは約10gの引っ張り力に耐え得るよう構成 されることを特徴とする請求項8の構造。 13. 所望のドーピングが成された半導体材料の層が成膜される基板、前記半 導体材料の層の上に形成されるバリア形成金属層、前記基板上の前記半導体層及 び前記バリア形成金属層の上に成膜されるベンゾシクロブテンの層、導電性材料 を含み前記ベンゾシクロブテンの層と前記バリア形成金属層との間に設けられる バイア、及び該バイアの周辺の前記ベンゾクシクロブテンの層の頂面及び前記バ イア内部に配置される導電性材料によって成る前記バリア形成金属層との電気的 接続部の上に形成されるボンディング用パッドを有することを特徴とする、寄生 容量が減らされたショットキーバリアデバイス。 14. 前記半導体材料と前記バリア形成金属層の周辺部との間に絶縁材料の層 が配置されることを更に特徴とする請求項13のショットキーバリアデバイス。 15. 前記デバイスはショットキーバリアダイオードであり、前記バリア形成 金属はTiとされることを特徴とする請求項13のショットキーバリアデバイス 。 16. 前記デバイスはショットキーバリアダイオードであり、前記バリア形成 金属はTiWとされることを特徴とする請求項13のショットキーバリアデバイ ス。 17. 前記デバイスはショットキーバリアダイオードとされ、前記バリア形成 金属はPtとされることを特徴とする請求項13のショットキーバリアデバイス 。 18. 第1のドーピング型による半導体材料から成る第1層、及び第2のドー ピング型による半導体材料から成る第2層を有するメサ構造が配置される基板、 前記メサ構造の略周辺に設けられるベンゾシクロブテンの層、該ベンゾシクロブ テンの層に形成されて導電性材料が充填されるバイア、前記ベンゾシクロブテン の層及び前記バイア内部に配置される導電性材料によって成る前記メサ構造との 電気的接続部の上に設けられるボンディング用パッドを有することを特徴とする 、寄生容量が減らされたショットキーバリアデバイス。 19. 前記デバイスはバラクタダイオードとされることを特徴とする請求項1 8のショットキーバリアデバイス。 20. 前記メサ構造の周辺及び前記基板上にパッシベーション層が形成され、 該パッシベーション層は窓を有するよう構成されることを特徴とする請求項18 のショットキーバリアデバイス。
JP10504273A 1996-06-28 1997-06-25 寄生容量が減らされた半導体デバイス Ceased JP2000515317A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US2083496P 1996-06-28 1996-06-28
US60/020,834 1996-06-28
US08/698,744 US5883422A (en) 1996-06-28 1996-08-16 Reduced parasitic capacitance semiconductor devices
US08/698,744 1996-08-16
PCT/US1997/011083 WO1998000866A1 (en) 1996-06-28 1997-06-25 Reduced parasitic capacitance semiconductor devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009006412A Division JP2009152617A (ja) 1996-06-28 2009-01-15 寄生容量が減らされた半導体デバイス

Publications (1)

Publication Number Publication Date
JP2000515317A true JP2000515317A (ja) 2000-11-14

Family

ID=26693932

Family Applications (2)

Application Number Title Priority Date Filing Date
JP10504273A Ceased JP2000515317A (ja) 1996-06-28 1997-06-25 寄生容量が減らされた半導体デバイス
JP2009006412A Pending JP2009152617A (ja) 1996-06-28 2009-01-15 寄生容量が減らされた半導体デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009006412A Pending JP2009152617A (ja) 1996-06-28 2009-01-15 寄生容量が減らされた半導体デバイス

Country Status (4)

Country Link
US (1) US5883422A (ja)
JP (2) JP2000515317A (ja)
AU (1) AU3718297A (ja)
WO (1) WO1998000866A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004529506A (ja) * 2001-06-01 2004-09-24 ゼネラル セミコンダクター,インク. トレンチショットキー整流器

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268779B1 (en) * 1999-03-19 2001-07-31 Telefonaktiebolaget Lm Ericsson (Publ) Integrated oscillators and tuning circuits
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
WO2003014332A1 (en) * 2001-08-06 2003-02-20 Catchmark Jeffrey M The application of b-staged divinylsiloxane-bis-benzocyclobutene for the growth and cultivation of biological materials
US6759275B1 (en) * 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
KR100424461B1 (ko) * 2001-09-05 2004-03-26 삼성전자주식회사 전계 흡수 변조형 레이저 모듈을 위한 본딩 패드 및 그 제조 방법
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
TWI320219B (en) * 2005-07-22 2010-02-01 Method for forming a double embossing structure
US8749021B2 (en) 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
JP5335931B2 (ja) 2008-12-26 2013-11-06 メギカ・コーポレイション 電力管理集積回路を有するチップ・パッケージおよび関連技術
JP6247495B2 (ja) * 2012-11-26 2017-12-13 キヤノン株式会社 半導体装置、及びその製造方法
CN111952161A (zh) * 2020-07-21 2020-11-17 南京中电芯谷高频器件产业技术研究院有限公司 一种无衬底垂直型肖特基二极管的制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5131185B2 (ja) * 1972-10-18 1976-09-04
DE3576766D1 (de) * 1984-10-26 1990-04-26 Siemens Ag Schottky-kontakt auf einer halbleiteroberflaeche und verfahren zu dessen herstellung.
JPS6196560U (ja) * 1984-11-29 1986-06-21
US4692998A (en) * 1985-01-12 1987-09-15 M/A-Com, Inc. Process for fabricating semiconductor components
US4733290A (en) * 1986-04-18 1988-03-22 M/A-Com, Inc. Semiconductor device and method of fabrication
JPH02121333A (ja) * 1988-10-31 1990-05-09 Toshiba Corp 半導体装置及びその製造方法
US5145809A (en) * 1990-12-04 1992-09-08 Millitech Corporation Fabrication of gunn diode semiconductor devices
JPH05211279A (ja) * 1991-11-20 1993-08-20 Nec Corp 混成集積回路
JPH05343606A (ja) * 1992-06-08 1993-12-24 Nec Corp マルチチップモジュール
US5268310A (en) * 1992-11-25 1993-12-07 M/A-Com, Inc. Method for making a mesa type PIN diode
JPH06283615A (ja) * 1993-03-26 1994-10-07 Oki Electric Ind Co Ltd 密着層、密着層の形成方法、配線構造および配線構造の形成方法
JPH07221190A (ja) * 1994-02-07 1995-08-18 Hitachi Ltd 半導体集積回路装置
US5521406A (en) * 1994-08-31 1996-05-28 Texas Instruments Incorporated Integrated circuit with improved thermal impedance
JP2773660B2 (ja) * 1994-10-27 1998-07-09 日本電気株式会社 半導体装置
US5528209A (en) * 1995-04-27 1996-06-18 Hughes Aircraft Company Monolithic microwave integrated circuit and method
US5696466A (en) * 1995-12-08 1997-12-09 The Whitaker Corporation Heterolithic microwave integrated impedance matching circuitry and method of manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004529506A (ja) * 2001-06-01 2004-09-24 ゼネラル セミコンダクター,インク. トレンチショットキー整流器

Also Published As

Publication number Publication date
JP2009152617A (ja) 2009-07-09
US5883422A (en) 1999-03-16
AU3718297A (en) 1998-01-21
WO1998000866A1 (en) 1998-01-08

Similar Documents

Publication Publication Date Title
JP2009152617A (ja) 寄生容量が減らされた半導体デバイス
US4189342A (en) Semiconductor device comprising projecting contact layers
KR100620925B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US7517797B2 (en) Carrier for wafer-scale package, wafer-scale package including the carrier, and methods
US6605854B2 (en) Schottky diode with bump electrodes
US5047829A (en) Monolithic p-i-n diode limiter
US20030025175A1 (en) Schottky barrier diode
US7064438B2 (en) Low-loss coplanar waveguides
JP2003528469A (ja) ダイ・アタッチメントおよび方法
US20050179106A1 (en) Schottky barrier diode
JP2003521125A (ja) 半導体デバイスを移動、及び、積層させる方法
JP2803408B2 (ja) 半導体装置
EP1291923B1 (en) Heterojunction bipolar transistor and production process therefore
US6395608B2 (en) Heterojunction bipolar transistor and its fabrication method
US5683919A (en) Transistor and circuit incorporating same
US5496743A (en) Method of making an article comprising a semiconductor device
US6787871B2 (en) Integrated schottky barrier diode and manufacturing method thereof
EP1826816B1 (en) Semiconductor device, electronic device and fabrication method of the same
US6310394B1 (en) Reduced parasitic capacitance semiconductor devices
EP0109887B1 (fr) Structure de diode hyperfréquence dont les connexions extérieures sont prises par deux poutres métalliques
US5612556A (en) Monolithic integration of microwave silicon devices and low loss transmission lines
KR100612187B1 (ko) 쇼트키 배리어 다이오드의 제조 방법
JP3923260B2 (ja) 半導体装置の製造方法および発振器
US4143384A (en) Low parasitic capacitance diode
US6682968B2 (en) Manufacturing method of Schottky barrier diode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081112

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081113

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081222

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20090224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090519