JP2000512067A - 分布した粒子を用いてゲート開口部を画定するゲート型電子放出デバイスの製作 - Google Patents
分布した粒子を用いてゲート開口部を画定するゲート型電子放出デバイスの製作Info
- Publication number
- JP2000512067A JP2000512067A JP10500698A JP50069898A JP2000512067A JP 2000512067 A JP2000512067 A JP 2000512067A JP 10500698 A JP10500698 A JP 10500698A JP 50069898 A JP50069898 A JP 50069898A JP 2000512067 A JP2000512067 A JP 2000512067A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- particles
- opening
- primary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.電子放出デバイスを製作するための方法であって、 多数の粒子を構造体上に分布させる過程と、 前記粒子を用いて、前記構造体内の電気的絶縁層上に設けられる電気的非絶縁 ゲート層を貫通して延在する同様に多数のゲート開口部に対する位置を確定する 過程と、 前記ゲート開口部の側面端部を概ね覆うが、スペーサ材料を貫通して前記絶縁 層まで延在する対応するアパーチャを残すように、前記ゲート開口部内に前記ス ペーサ材料を設ける過程と、 前記アパーチャを通して前記絶縁層をエッチングし、前記絶縁層を貫通して前 記絶縁層の下側に設けられる下側電気的非絶縁領域に至る対応する誘電体開口部 を形成する過程と、 前記誘電体開口部内に電気的非絶縁エミッタ材料を導入し、前記下側非絶縁領 域上に対応する電子放出素子を形成する過程とを有することを特徴とする方法。 2.前記スペーサ材料を設ける過程が、 前記ゲート層上に前記スペーサ材料のブランケット層を堆積させる過程と、 前記ブランケット層の残りの部分が、同様に多数のスペーサ部分からなるよう に前記ブランケット層の不要な材料を除去する過程とを有し、 前記スペーサ材料の前記アパーチャがそれぞれ前記スペーサ部分を貫通して延 在することを特徴とする請求項1に記載の方法。 3.前記スペーサ材料を設ける過程が、前記ゲート開口部内に前記スペーサ材料 を選択的に堆積させる過程を有することを特徴とする請求項1に記載の方法。 4.前記エミッタ材料を導入する過程に後続して、電子放出フィラメン トの周囲に対応する誘電体開口空間を形成するために前記ゲート開口部を通して 前記絶縁層をエッチングする過程をさらに有することを特徴とする請求項1に記 載の方法。 5.前記誘電体開口部内に形成されている前記電子放出素子が、前記誘電体開口 部のための前記ゲート開口部の前記側面端部に沿って配置される前記スペーサ材 料と接触するとき、前記各誘電体開口部に対する前記エミッタ材料導入過程が自 動的に終了することを特徴とする請求項1に記載の方法。 6.前記粒子を分布させる過程が、前記絶縁層及び前記ゲート層の1つの表面上 に直接前記粒子を分布する過程を有することを特徴とする請求項1に記載の方法 。 7.前記粒子を分布させる過程が、前記絶縁層上に前記粒子を分布させる過程を 有し、前記粒子を利用して前記ゲート開口部の位置を確定する過程がさらに、 少なくとも前記粒子間の空間内にある前記絶縁層上に電気的非絶縁ゲート材料 を設ける過程と、 残りのゲート材料が前記ゲート層を貫通して延在する前記ゲート開口部を有す る前記ゲート層を形成するように、前記粒子と前記粒子の上側をなす概ねすべて の材料とを除去する過程とを有することを特徴とする請求項1に記載の方法。 8.前記粒子を分布させる過程が、前記ゲート層上に前記粒子を分布させる過程 を有し、前記粒子を利用して前記ゲート開口部の位置を確定する過程が、 少なくとも前記粒子間の空間内にある前記ゲート層上に追加の材料を設ける過 程と、 対応するアパーチャが前記除去された粒子の位置において前記残りの 追加の材料を貫通して延在するように、前記粒子と前記粒子の上側をなす概ねす べての材料とを除去する過程と、 前記アパーチャを通して前記ゲート層をエッチングし、前記ゲート層を貫通し て対応するゲート開口部を形成する過程とを有することを特徴とする請求項1に 記載の方法。 9.前記粒子を分布させる過程が前記絶縁層上に前記粒子を分布させる過程を有 し、前記粒子を利用して前記ゲート開口部の位置を確定する過程とスペーサ材料 を設ける過程が、 前記粒子間の空間内にある前記絶縁層上に電気的非絶縁ゲート材料を堆積し、 前記粒子の前記位置において前記ゲート開口部を有するゲート層を形成する過程 と、 前記絶緑層の上にある前記粒子の下側の前記ゲート開口部において前記スペー サ材料を設ける過程と、 前記粒子と前記粒子の上側をなす概ねすべての材料を除去する過程とを有する ことを特徴とする請求項1に記載の方法。 10.前記粒子を分布させる過程に先行して、前記構造体の前記絶縁層上にパタ ーン転写層を設ける過程をさらに有し、前記粒子を分布させる過程が前記パター ン転写層上に前記粒子を分布させる過程を有し、前記粒子を利用して前記ゲート 開口部の位置を確定する過程が、 前記粒子により覆われていない前記パターン転写層の材料を除去することによ り、前記パターン転写層から対応する柱状部を形成する過程と、 少なくとも前記柱状部間の空間内にある前記絶縁層上に電気的非絶縁ゲート材 料を堆積させる過程と、 残りのゲート材料が前記ゲート層を形成するように、前記柱状部と、前記柱状 部の上側をなす、前記粒子を含む概ねすべての材料を除去する過程とを有するこ とを特徴する請求項1に記載の方法。 11.電子放出デバイスを製作するための方法であって、 構造体上に多数の粒子を分布させる過程と、 前記粒子を利用して、前記構造体の電気的絶縁層上に設けられた電気的非絶縁 ゲート層を貫通して延在する同様に多数のゲート開口部のための対応する位置を 確定する過程と、 前記ゲート開口部を通して前記絶縁層をエッチングし、前記絶縁層を概ね貫通 して前記絶縁層の下側に設けられる下側非絶縁領域に至る対応する誘電体開口部 を形成する過程と、 概ね前記誘電体開口部の側面端部を覆うが、前記スペーサ材料を貫通して前記 下側絶縁領域まで延在する対応するアパーチャを残すように、前記誘電体開口部 内にスペーサ材料を設ける過程と、 前記アパーチャ内に電気的非絶縁エミッタ材料を導入し、前記下側非絶縁領域 上に対応する電子放出素子を形成する過程とを有することを特徴とする方法。 12.前記エミッタ材料導入過程に後続して、前記誘電体開口部の側面端部に沿 って前記スペーサ材料を除去する過程をさらに有することを特徴とする請求項1 1に記載の方法。 13.前記粒子を分布させる過程に先行して、前記構造体の前記絶縁層上にパタ ーン転写層を設ける過程をさらに有し、前記粒子を分布させる過程が前記パター ン転写層上に前記粒子を分布させる過程を有し、前記粒子を利用して前記ゲート 開口部の位置を確定する過程が、 前記粒子により覆われていない前記パターン転写層の材料を除去することによ り前記パターン転写層から対応する柱状部を形成する過程と、 少なくとも前記柱状部間の空間内にある前記絶縁層上に電気的非絶縁ゲート材 料を堆積させる過程と、 残りのゲート材料が前記ゲート層を形成するように、前記柱状部と、 前記柱状部の上側をなす、前記粒子を含む概ねすべての材料とを除去する過程と を有することを特徴とする請求項11に記載の方法。 14.前記粒子を利用して前記ゲート開口部の位置を確定する過程が、前記各ゲ ート開口部が対応する一次開口部に垂直に整列されるように、前記ゲート開口部 に対応する同様に多数の前記一次開口部を有し、前記ゲート層上に形成される一 次層を設ける過程を有することを特徴とする請求項1或いは請求項11に記載の 方法。 15.前記粒子を分布させる過程が、前記絶縁層、前記ゲート層並びに前記一次 層の1つの層の上に前記粒子を分布させる過程を有することを特徴とする請求項 14に記載の方法。 16.前記粒子を分布させる過程が前記絶縁層上に前記粒子を分布させる過程を 有し、前記粒子を利用して前記ゲート開口部の位置を確定する過程がさらに、 少なくとも前記粒子間の空間内にある前記絶縁層上に電気的非絶縁ゲート材料 を設ける過程と、 少なくとも前記粒子間の空間内にある前記ゲート層上に一次材料を設ける過程 と、 (a)残りの一次材料が一次層を貫通して延在する前記開口部を有する前記一 次層を形成し、また(b)残りのゲート材料が前記ゲート層を貫通して延在する 前記ゲート開口部を有する前記ゲート層を形成するように、前記粒子と前記粒子 の上側をなす概ねすべての材料を除去する過程とを有することを特徴とする請求 項14に記載の方法。 17.前記粒子を分布させる過程が前記ゲート層上に前記粒子を分布させる過程 を有し、前記粒子を利用して前記ゲート開口部の位置を確定する過程がさらに、 少なくとも前記粒子間の空間内にある前記ゲート層上に一次材料を設 ける過程と、 残りの一次材料が一次層を貫通して延在する前記一次開口部を有する前記一次 層を形成するように、前記粒子と前記粒子の上側をなす概ねすべての材料を除去 する過程と、 前記一次開口部を通して前記ゲート層をエッチングし、前記ゲート開口部を形 成する過程とを有することを特徴とする請求項14に記載の方法。 18.前記粒子を分布させる過程が前記一次層上に前記粒子を分布させる過程を 有し、前記粒子を利用して前記ゲート開口部の位置を確定する過程がさらに、 少なくとも前記粒子間の空間内にある前記一次層上に追加の材料を設ける過程 と、 アパーチャが前記除去された粒子の位置において前記残りの追加の材料を貫通 して延在するように、前記粒子と前記粒子の上側をなす概ねすべての材料を除去 する過程と、 前記アパーチャを通して前記一次層をエッチングし、前記一次開口部を形成す る過程と、 前記一次開口部を通して前記ゲート層をエッチングし、前記ゲート開口部を形 成する過程とを有することを特徴とする請求項14に記載の方法。 19.前記電子放出素子が概ねフィラメントの形状をなして形成されることを特 徴とする請求項1乃至13の何れか一項に記載の方法。 20.電子放出デバイスを製作するための方法であって、 電気的絶縁層上に多数の粒子を分布させる過程と、 下側カバー材料が前記粒子間の空間を覆い、さらに前記絶縁層の上側の前記粒 子の下側の空間内に概ね延在するように前記絶縁層上に前記下 側カバー材料を設け、前記粒子にそれぞれ対応し、前記対応する粒子の位置に配 置される下側開口部を有する下側カバー層を形成する過程と、 前記粒子間の空間内にある前記下側カバー層上に上側カバー材料を設け、前記 粒子にそれぞれ対応し、前記対応する粒子の位置に配置され、かつ前記対応する 下側開口部より大きい直径を有する上側開口部を備える上側カバー層を形成する 過程と、 前記粒子と前記粒子の上側をなす概ねすべての材料を除去する過程と、 前記上側開口部及び前記下側開口部を通して、前記絶縁層をエッチングして、 前記絶縁層を貫通して前記絶縁層の下側に設けられた下側電気的非誘絶縁領域に 至る対応する誘電体開口部を形成する過程と、 前記誘電体開口部内に電気的非絶縁エミッタ材料を導入し、前記下側非絶縁領 域上に対応する電子放出素子を形成する過程とを有することを特徴とする方法。 21.前記カバー層の少なくとも1つが、ゲート層を形成する電気的非絶縁ゲー ト材料からなることを特徴とする請求項20に記載の方法。 22.電子放出デバイスを製作するための方法であって、 構造体上に多数の粒子を分布させる過程と、 (a)前記構造体の電気的絶縁層上に形成される電気的非絶縁ゲート層上に設 けられる一次層を貫通して延在する同様に多数の一次開口部及び(b)各ゲート 開口部が前記対応する一次開口部に垂直に整列されるように前記ゲート層を貫通 して延在する同様に多数の対応するゲート開口部のための対応する位置を確定す るために前記粒子を利用する過程と、 前記一次開口部と前記ゲート開口部を通して前記絶縁層をエッチングし、前記 絶縁層を概ね貫通して前記絶縁層の下側に設けられる下側電気的非絶縁領域に至 る対応する誘電体開口部を形成する過程と、 前記一次開口部及び前記ゲート開口部を通して前記一次層上に、並び に前記誘電体開口部内に電気的非絶縁エミッタ材料を堆積させ、前記下側非絶縁 領域上に対応する電子放出素子を形成する過程と、 前記一次層上に蓄積されるあらゆる前記エミッタ材料を概ね除去するように前 記一次層を除去する過程とを有することを特徴とする方法。 23.前記粒子を分布させる過程が、前記絶縁層、前記ゲート層並びに前記一次 層の1つの層の上に直接粒子を堆積させる過程を有することを特徴とする請求項 22に記載の方法。 24.前記粒子を分布させる過程が前記絶縁層上に前記粒子を分布させる過程を 有し、前記粒子を利用する過程が、 少なくとも前記粒子間の空間内にある前記絶縁層上に電気的非絶縁ゲート材料 を設ける過程と、 少なくとも前記粒子間の空間内にある前記ゲート材料上に一次材料を設ける過 程と、 (a)残りの一次材料が前記一次層を貫通して延在する前記一次開口部を有す る前記一次層を形成し、さらに(b)残りのゲート材料が前記ゲート層を貫通し て延在する前記ゲート開口部を有する前記ゲート層を形成するように、前記粒子 と前記粒子の上側をなす概ねすべての材料とを除去する過程とを有することを特 徴とする請求項22に記載の方法。 25.前記粒子を分布させる過程が前記ゲート層上に前記粒子を分布させる過程 を有し、前記粒子を利用する過程が、 少なくとも前記粒子間の空間内にある前記ゲート層上に一次材料を設ける過程 と、 残りの一次材料が前記一次材料を貫通して延在する前記一次開口部を有する前 記一次層を形成するように、前記粒子と前記粒子の上側をなす概ねすべての材料 とを除去する過程と、 前記一次開口部を通して前記ゲート層をエッチングして、前記ゲート 開口部を形成する過程とを有することを特徴とする請求項22に記載の方法。 26.前記粒子を分布させる過程が前記一次層上に前記粒子を分布させる過程を 有し、前記粒子を利用する過程が、 少なくとも前記粒子間の空間内にある前記一次層上に追加の材料を設ける過程 と、 追加の開口部が前記除去された粒子の位置において残りの追加の材料を貫通し て延在するように、前記粒子と前記粒子の上側をなす概ねすべての材料とを除去 する過程と、 前記追加の開口部を通して前記一次層をエッチングして、前記一次開口部を形 成する過程と、 前記一次開口部を通して前記ゲート層をエッチングし、前記ゲート開口部を形 成する過程とを有することを特徴とする請求項22に記載の方法。 27.電子放出デバイスを製作するための方法であって、 電気的絶縁層上に多数の粒子を分布させる過程と、 少なくとも前記粒子間の空間内にある前記絶緑層上に電気的非絶縁ゲート材料 を設ける過程と、 少なくとも前記粒子間の空間内にある前記ゲート材料上に一次材料を設ける過 程と、 残りの一次材料が一次層を形成し、前記一次層を通して同様に多数の一次開口 部が前記除去された粒子の前記位置に延在するように、かつ残りのゲート材料が ゲート層を形成し、前記ゲート層を通して同様に多数のゲート開口部が前記一次 開口部に垂直に整列される位置に延在するように、前記粒子と前記粒子の上側を なす概ねすべての材料とを除去する過程と、 前記ゲート開口部を通して前記絶縁層をエッチングして、概ね前記絶縁層を貫 通して下側をなす下側電気的非絶縁領域に至る対応する誘電体開口部を形成する 過程と、 各電子放出素子が対応する前記誘電体開口部の1つに少なくとも部分的に配置 されるように、前記下側非絶縁領域上に同様に多数の電子放出素子を形成する過 程とを有することを特徴とする方法。 28.電子放出デバイスを製作する方法であって、 電気的非絶縁ゲート層が下側電気的非絶縁領域上の電気的絶縁層の上側をなす ような構造体を設ける過程と、 前記ゲート層上に多数の粒子を分布させる過程と、 少なくとも前記粒子間の空間内にある前記ゲート層上に一次材料を設ける過程 と、 残りの一次材料が一次層を形成し、前記一次層を通して同様に多数の一次開口 部が前記除去された粒子の前記位置に延在するように、前記粒子と前記粒子の上 側をなす概ねすべての材料とを除去する過程と、 前記一次開口部を通して前記ゲート層をエッチングし、前記ゲート層を貫通す る対応するゲート開口部を形成する過程と、 前記ゲート開口部を通して前記絶縁層をエッチングし、概ね絶縁層を貫通する 対応する誘電体開口部を形成する過程と、 前記絶縁層上及び前記誘電体開口部内に電気的非絶縁エミッタ材料を堆積させ 、下側非絶縁領域上に対応する電子放出素子を形成する過程と、 前記一次層上に蓄積されたあらゆる前記エミッタ材料を概ね除去するように前 記一次層を除去する過程とを有することを特徴とする方法。 29.電子放出デバイスを製作するための方法であって、 一次層上に多数の粒子を分布させる過程と、 少なくとも前記粒子間の空間内にある前記一次層上に追加の材料を設 ける過程と、 アパーチャが前記除去された粒子の前記位置において前記追加の材料を貫通し て延在するように、前記粒子と前記粒子の上側をなす概ねすべての材料を除去過 程と、 前記アパーチャを通して前記一次層をエッチングし、前記一次層を貫通して下 側をなす電気的非絶縁ゲート層に至る対応する一次開口部を形成する過程と、 前記一次開口部を通して前記ゲート層をエッチングし、前記ゲート層を貫通し て下側をなす電気的絶縁層に至る対応するゲート開口部を形成する過程と、 前記ゲート開口部を通して前記絶縁層をエッチングして、前記絶縁層を貫通し て下側をなす下側電気的非絶縁領域に至る対応する誘電体開口部を形成する過程 と、 各電子放出素子が対応する前記ゲート開口部の1つに少なくとも部分的に配置 されるように、前記下側非絶縁領域上に同様に多数の電子放出素子を形成する過 程とを有することを特徴とする方法。 30.前記一次層が無機誘電体材料からなることを特徴とする請求項22乃至2 9の何れか一項に記載の方法。 31.前記ゲート材料が、小さな開口部を正確にエッチングすることが難しいと される金属からなることを特徴とする請求項22乃至29の何れか一項に記載の 方法。 32.前記電子放出素子が概ねコーンの形状に形成されることを特徴とする請求 項22乃至29の何れか一項に記載の方法。 33.前記電子放出素子が概ねフィラメントの形状に形成されることを特徴とす る請求項27或いは29に記載の方法。 34.前記粒子が概ね球形であることを特徴とする請求項1乃至13並 びに請求項22乃至29の何れか一項に記載の方法。 35.前記電子放出素子が概ね同じ大きさからなることを特徴とする請求項1乃 至13並びに請求項22乃至29の何れか一項に記載の方法。 36.前記電子放出素子が電界放出モードにおいて動作することを特徴とする請 求項1乃至13並びに請求項22乃至29の何れか一項に記載の方法。 37.前記電子放出素子により放出される電子を集めるために前記電子放出素子 の上側にあり、かつ離れて配置されたアノード手段を設ける過程をさらに有する ことを特徴とする請求項1乃至13並びに請求項22乃至29の何れか一項に記 載の方法。 38.前記電子放出素子から放出された電子が衝当した場合、光を放出するため に、前記アノード手段が発光素子を有する発光構造体の一部として設けられるこ とを特徴とする請求項37に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/660,536 US6187603B1 (en) | 1996-06-07 | 1996-06-07 | Fabrication of gated electron-emitting devices utilizing distributed particles to define gate openings, typically in combination with lift-off of excess emitter material |
US660,538 | 1996-06-07 | ||
US660,536 | 1996-06-07 | ||
US08/660,538 US5865659A (en) | 1996-06-07 | 1996-06-07 | Fabrication of gated electron-emitting device utilizing distributed particles to define gate openings and utilizing spacer material to control spacing between gate layer and electron-emissive elements |
PCT/US1997/009198 WO1997047021A1 (en) | 1996-06-07 | 1997-06-05 | Fabrication of gated electron-emitting device utilizing distributed particles to define gate openings |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000512067A true JP2000512067A (ja) | 2000-09-12 |
JP4226651B2 JP4226651B2 (ja) | 2009-02-18 |
Family
ID=27098119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50069898A Expired - Fee Related JP4226651B2 (ja) | 1996-06-07 | 1997-06-05 | 電子放出デバイスを製作するための方法 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP0922293B1 (ja) |
JP (1) | JP4226651B2 (ja) |
KR (1) | KR100323289B1 (ja) |
DE (1) | DE69730333T2 (ja) |
TW (1) | TW389928B (ja) |
WO (1) | WO1997047021A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170280A (ja) * | 2008-01-17 | 2009-07-30 | Sony Corp | 冷陰極電界電子放出素子の製造方法及び冷陰極電界電子放出表示装置の製造方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6007396A (en) * | 1997-04-30 | 1999-12-28 | Candescent Technologies Corporation | Field emitter fabrication using megasonic assisted lift off |
FR2779243B1 (fr) * | 1998-05-26 | 2000-07-07 | Commissariat Energie Atomique | Procede de realisation par photolithographie d'ouvertures auto-alignees sur une structure, en particulier pour ecran plat a micropointes |
US6297587B1 (en) | 1998-07-23 | 2001-10-02 | Sony Corporation | Color cathode field emission device, cold cathode field emission display, and process for the production thereof |
GB2349271B (en) * | 1998-07-23 | 2001-08-29 | Sony Corp | Cold cathode field emission device and cold cathode field emission display |
JP2000235832A (ja) * | 1998-07-23 | 2000-08-29 | Sony Corp | 冷陰極電界電子放出素子、冷陰極電界電子放出型表示装置、及びそれらの製造方法 |
KR100601973B1 (ko) | 2004-11-25 | 2006-07-18 | 삼성전자주식회사 | 나노 입자를 이용한 나노 스케일의 반도체 소자의 제조 방법 |
TWI441237B (zh) * | 2012-05-31 | 2014-06-11 | Au Optronics Corp | 場發射顯示器之畫素結構的製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4407695A (en) * | 1981-12-31 | 1983-10-04 | Exxon Research And Engineering Co. | Natural lithographic fabrication of microstructures over large areas |
US5007873A (en) * | 1990-02-09 | 1991-04-16 | Motorola, Inc. | Non-planar field emission device having an emitter formed with a substantially normal vapor deposition process |
US5249340A (en) * | 1991-06-24 | 1993-10-05 | Motorola, Inc. | Field emission device employing a selective electrode deposition method |
JP2717048B2 (ja) * | 1992-11-12 | 1998-02-18 | 株式会社日立製作所 | 磁気ディスク製造方法および製造装置 |
US5462467A (en) * | 1993-09-08 | 1995-10-31 | Silicon Video Corporation | Fabrication of filamentary field-emission device, including self-aligned gate |
DE4331185C1 (de) * | 1993-09-14 | 1994-12-15 | Siemens Ag | Verfahren zur Kontaktlochauffüllung in einem Halbleiterschichtaufbau |
US5466626A (en) * | 1993-12-16 | 1995-11-14 | International Business Machines Corporation | Micro mask comprising agglomerated material |
US5538450A (en) * | 1994-04-29 | 1996-07-23 | Texas Instruments Incorporated | Method of forming a size-arrayed emitter matrix for use in a flat panel display |
US5608283A (en) * | 1994-06-29 | 1997-03-04 | Candescent Technologies Corporation | Electron-emitting devices utilizing electron-emissive particles which typically contain carbon |
FR2725558B1 (fr) * | 1994-10-10 | 1996-10-31 | Commissariat Energie Atomique | Procede de formation de trous dans une couche de resine photosensible application a la fabrication de sources d'electrons a cathodes emissives a micropointes et d'ecrans plats de visualisation |
US5509840A (en) * | 1994-11-28 | 1996-04-23 | Industrial Technology Research Institute | Fabrication of high aspect ratio spacers for field emission display |
US5865657A (en) * | 1996-06-07 | 1999-02-02 | Candescent Technologies Corporation | Fabrication of gated electron-emitting device utilizing distributed particles to form gate openings typically beveled and/or combined with lift-off or electrochemical removal of excess emitter material |
-
1997
- 1997-06-05 EP EP97927842A patent/EP0922293B1/en not_active Expired - Lifetime
- 1997-06-05 KR KR1019980710145A patent/KR100323289B1/ko not_active IP Right Cessation
- 1997-06-05 WO PCT/US1997/009198 patent/WO1997047021A1/en active IP Right Grant
- 1997-06-05 JP JP50069898A patent/JP4226651B2/ja not_active Expired - Fee Related
- 1997-06-05 DE DE69730333T patent/DE69730333T2/de not_active Expired - Lifetime
- 1997-06-07 TW TW086107885A patent/TW389928B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170280A (ja) * | 2008-01-17 | 2009-07-30 | Sony Corp | 冷陰極電界電子放出素子の製造方法及び冷陰極電界電子放出表示装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0922293A1 (en) | 1999-06-16 |
WO1997047021A1 (en) | 1997-12-11 |
EP0922293B1 (en) | 2004-08-18 |
EP0922293A4 (ja) | 1999-06-16 |
JP4226651B2 (ja) | 2009-02-18 |
KR20000016555A (ko) | 2000-03-25 |
KR100323289B1 (ko) | 2002-03-08 |
DE69730333T2 (de) | 2005-09-01 |
DE69730333D1 (de) | 2004-09-23 |
TW389928B (en) | 2000-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1018131B1 (en) | Gated electron emission device and method of fabrication thereof | |
EP0909347B1 (en) | Method of fabricating an electron-emitting device | |
JP3699114B2 (ja) | パッキング密度の高い電子放出デバイスの構造 | |
WO1997047020A9 (en) | Gated electron emission device and method of fabrication thereof | |
US5601966A (en) | Methods for fabricating flat panel display systems and components | |
US6204596B1 (en) | Filamentary electron-emission device having self-aligned gate or/and lower conductive/resistive region | |
WO1997046739A9 (en) | Method of fabricating an electron-emitting device | |
US5865659A (en) | Fabrication of gated electron-emitting device utilizing distributed particles to define gate openings and utilizing spacer material to control spacing between gate layer and electron-emissive elements | |
JP2000268701A (ja) | 電子放出素子、その製造方法ならびに表示素子およびその製造方法 | |
US5844351A (en) | Field emitter device, and veil process for THR fabrication thereof | |
JP2000512067A (ja) | 分布した粒子を用いてゲート開口部を画定するゲート型電子放出デバイスの製作 | |
US6187603B1 (en) | Fabrication of gated electron-emitting devices utilizing distributed particles to define gate openings, typically in combination with lift-off of excess emitter material | |
US6555402B2 (en) | Self-aligned field extraction grid and method of forming | |
US5683282A (en) | Method for manufacturing flat cold cathode arrays | |
US6379572B1 (en) | Flat panel display with spaced apart gate emitter openings | |
JP2800706B2 (ja) | 電界放射型冷陰極の製造方法 | |
JPH09259739A (ja) | 電子放出素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040519 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051202 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081127 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |