【発明の詳細な説明】
少なくともチタン、タングステン又は窒素を有する
金属化層が設けられた半導体装置及びその製造方法
本発明は、シリコン基板を有する半導体装置であつて、このシリコン基板内に
はその表面に隣接する半導体領域を以って半導体素子が形成されており、前記表
面に接点窓を有するシリコン酸化物層が設けられ、この接点窓内で前記半導体領
域が露出されており、シリコン酸化物層上には、少なくともチタン、タングステ
ン又は窒素を含有する障壁層と、この障壁層上に位置する導電材料の層とを有す
る層システムで金属化層が形成されており、この金属化層が前記半導体領域に接
続されている当該半導体装置に関するものである。又、本発明はこのような半導
体装置の製造方法にも関するものである。
半導体素子は、例えばバイポーラトランジスタ又はＭＯＳトランジスタとする
ことができる。この場合、基板の表面に隣接する半導体領域はバイポーラトラン
ジスタのエミツタ、ベース及びコレクタ領域であるかＭＯＳトランジスタのソー
ス及びドレイン領域である。半導体装置はこのような半導体素子を数個乃至極め
て多く有することができる。半導体素子を極めて多く有する半導体装置を集積回
路と称する。この場合、金属化層は第１線層を構成し、実際には、この第１配線
層上に数個の他の配線層が設けられている。これらの他の配線層は、チタン、タ
ングステン又は窒素を含有する障壁層とこの上に位置する導電性材料の層とお有
する、第ｌ配線層と同様な層システムで構成しうる。すべての配線層を設けた後
、最終的に安定化（不活性化）層、通常ＰＥＣＶＤ(Plasma Enhanced Chemica
l Vapor Deposition)処理で堆積したシリコン酸化物又はシリコン窒化物の層
が被着される。
障壁層は窒化チタン(TiN)の層又は１０〜３０原子％のチタンを有するチタン
−タングステン合金(TiW)の層とすることができる。チタン−タングステン合金
には約１５〜４０原子％の窒素を加えることができる(TiW(N))。
障壁層上に位置する導電材料の層はアルミニウム層又はタングステン層とする
ことができる。前者の場合には、障壁層はアルミニウムが接点窓内で露出されて
いるシリコンと反応するのを阻止し、後者の場合には、障壁層はタングステンの
堆積中に露出シリコンを保護する。
頭書に記載した種類の半導体装置は米国特許第5,420,070号明細書から既知で
ある。
半導体素子をバイポーラトランジスタとする場合には、これら素子はトランジ
スタのコレクタを流れる電流に依存する利得を有しうるということを実際に確か
めた。利得は、コレクタ電流が高い場合よりもコレクタ電流が低い場合のほうが
低くなる。半導体素子がＭＯＳトランジスタである場合には、これらは互いに異
なるしきい値電圧を呈する。
本発明は、シリコン基板とシリコン酸化物層との間の界面に生じる表面状態を
シリコン酸化物層の形成中に十分に安定化することができないという事実により
、上述した不所望な作用が生じるという認識をもとに成したものである。これら
の表面状態は、バイポーラトランジスタにおいてベースとエミッタとの間に漏洩
電流を生ぜしめるおそれがある。このベース漏洩電流の為に、コレクタ電流が低
い場合に依然として比較的強いベース電流が流れるようになる。表面状態はＭＯ
Ｓトランジスタの動作中に電荷を捕獲するおそれがある為、ＭＯＳトランジスタ
のしきい値電圧が影響を受けるおそれがある。
これらの表面状態は、チタン、タングステン又は窒素を有する障壁層を用いな
い場合に水素により安定化される。この水素は加熱時に、例えばプラズマエンハ
ンスド化学蒸着処理で堆積された安定化層から放出される。しかし、前記の障壁
層は水素に対し不浸透性である為、水素は前記表面状態に到達しえないか或いは
到達するのが困難である。従って、安定化は全く或いは完全には行なわれない。
本発明の目的は、水素に対し不透過性な障壁層を用いた場合でも、表面状態を
安定化しうるようにすることにより、上述した欠点を回避しうるようにすること
にある。この目的のために、本発明の半導体装置は、前記金属化層の下側で前記
シリコン酸化物層上にアルミニウム層が設けられていることを特徴とする。
アルミニウム層は、加熱されるとシリコン酸化物層の表面に存在するヒドロキ
シル基と反応し、これによりアルミニウム酸化物原子水素が形成されるというこ
とを確かめた。この原子水素はシリコン酸化物層を通って拡散し前記表面状態を
安定化させる。バイポーラトランジスタはコレクタ電流の値に依存しない利得を
呈じ、ＭＯＳトランジスタはすべて同じ半導体装置内で同じしきい値電圧を呈す
る。頭書に記載の半導体装置を製造するに当たっては、まず最初、半導体基板の
表面に、これに隣接する半導体領域を以って構成した半導体素子を設け、次に、
半導体領域を露出させる接点窓が形成されたシリコン酸化物層設け、その後、少
なくともチタン、タングステン又は窒素を含有する障壁層と、導電材料の重畳層
とを有する層システムを前記シリコン酸化物層上に堆積し、この層システムによ
り前記半導体領域に接続されている金属化層を形成する。
前記金属化層の下側で前記シリコン酸化物層上にアルミニウムの層或いは少量
のシリコンを含有するアルミニウム（アルミニウム−シリコン）の層を設ける。
この処理は、接点窓を形成する前に、アルミニウム又はアルミニウム−シリコン
の層をシリコン酸化物層上に設けることにより達成しうる。次に、これらの接点
窓をアルミニウム層及びシリコン酸化物層にエッチング形成する。次に、アルミ
ニウム層上及び接点窓内に金属化層を堆積させる。しかし、アルミニウム層は、
接点窓をシリコン酸化物層に形成するまで設けないようにするのが好ましい。次
に、金属化層を形成するすべての層を、低減させた圧力下で１回の処理工程で堆
積しうる。この場合、アルミニウム層は接点窓内で露出しているシリコン上にも
設けられる。
アルミニウム層の厚さは５〜５０nmとするのが好ましい。このような薄肉のア
ルミニウム層を用いると、シリコンがアルミニウム中に溶解することにより生じ
るおそれのある問題が著しく減少される。シリコンがその上に堆積されたアルミ
ニウム層中に溶解されると、シリコン中にピットが生じ、これらピットがアルミ
ニウム層からのアルミニウムにより充填されるおそれがある。厚肉のアルミニウ
ム層を用いると、これらのピットは、これらピットがシリコン中に存在するpn接
合を短絡する程度に深くなるおそれがある。前述した薄肉のアルミニウム層を用
いることによりシリコンが溶解しうるアルミニウムの量が減少する。窓の壁部に
アルミニウムが堆積されないようにアルミニウム層を堆積すれば、シリコンが溶
解するおそれのあるアルミニウムの量が更に減少され、従って前記ピットの形成
が更に防止される。この処理は、このような薄肉層の堆積中に段部被覆が僅かと
なる堆積処理で容易に達成しうる。この場合は実際に通常の気相及びスパッタ堆
積処理の場合である。
本発明を、以下図面を参照して詳細に説明する。図中、
図１は、本発明により金属化層を設けたバイポーラトランジスタを断面で線図
的に示し、
図２は、本発明により金属化層を設けたＭＯＳトランジスタを断面で線図的に
示し、
図３〜５は、本発明の方法の第一実施例による半導体装置の製造における数工
程を断面で線図的に示し、
図６及び７は、本発明の方法の第二実施例による半導体装置の製造における数
工程を断面で線図的に示し、
図８は、本発明により他の実施例の金属化層を設けた半導体を断面で線図的に
示す。
図１は、シリコン基板１内に形成したバイポーラトランジスタを断面で線図的
に示す。この基板は半導体領域２，３、この場合ベース領域２及びエミッタ領域
３を有し、これら領域は基板１の表面４に隣接している。この基板は更に、通常
の方法で埋め込み領域６により接点が形成されるコレクタ領域５を有する。表面
４には、半導体領域２，３を露出させる接点窓８を有するシリコン酸化物層７が
設けられている。このシリコン酸化物層７上には、半導体領域２，３に接続され
た金属化層９が形成されている。この金属化層は、障壁層１１と、この障壁層上
に位置する導電材料、この場合数パーセントのシリコン及び銅が加えられたアル
ミニウムの層１２とを有する層システム１０内に形成される。
図２は、シリコン基板２０内に形成されたＭＯＳトランジスタを断面で線図的
に示す。この基板は半導体領域２１，２２、この場合ソース領域２１及びドレイ
ン領域２２を有する。これら領域間の基板はＭＯＳトランジスタのチャネル領域
２４を形成する。このＭＯＳトランジスタはフィールド絶縁領域２３間に囲まれ
て位置する。領域２１，２２は基板２０の表面２５に隣接している。チャネル領
域２４の上方には、ゲート酸化物２６上に位置するゲート電極２７がある。表面
２５には、バイポーラトランジスタの場合と同様に、半導体領域２１，２２を露
出する接点窓８を有するシリコン酸化物層７が設けられている。このシリコン酸
化物７上には、バイポーラトランジスタの場合と同様に、半導体領域２１，２２
に接続された金属化層９が形成されている。この金属化層は、障壁層１１と、こ
の障壁層上に位置する導電材料、この場合数パーセントのシリコン及び銅が加え
られたアルミニウムの層１２とを有する層システム１０で形成されている。
障壁層１１は窒化チタン（ＴｉＮ）の層又は、１０〜３０原子％のチタンを有
するチタン−タングステン合金（ＴｉＷ）の層とすることができる。このチタン
−タングステン合金には１５〜４０原子％の窒素を加えることができる（ＴｉＷ
（Ｎ））。
簡単のために、１個のみのバイポーラトランジスタ及び１個のみのＭＯＳトラ
ンジスタを図示したが、半導体装置は極めて多くのこのような半導体素子を有す
るようにしうる。この場合、金属化層９は第１配線層を形成し、実際にはこの第
１配線層上に１個以上の他の配線層が設けられる。これらの他の配線層の各々は
第１配線層と同じ種類の層システムで構成でき、障壁層とこの障壁層上に位置す
る導電材料の層とを有する。すべての配線層を設けた後、表面安定化層、通常は
ＰＥＣＶＤ(Plasma Enhanced Chemical Vapor Deposition)処理で堆積した
シリコン酸化物又はシリコン窒化物層を設ける。
金属化層９の下側でシリコン酸化物層７上にはアルミニウム層１３が形成され
ている。このアルミニウム層１３は、加熱されると、シリコン酸化物層７の表面
に常に存在するヒドロキシル基と反応し、これにより、アルミニウム酸化物及び
原子状水素が形成される。この原子状水素はシリコン酸化物層を通って拡散し、
シリコン基板の表面４，２５に存在するおそれのある表面状態を安定化させる。
これらの表面状態はバイポーラトランジスタでベース及びエミッタ間に漏洩電流
を生ぜしめるおそれがある。このベース電流の結果、コレクタ電流が小さい場合
に依然として比較的強いベース電流が流れる。又、これら表面状態はＭＯＳトラ
ンジスタの動作中電荷を捕捉するおそれがある為、ＭＯＳトランジスタのしきい
値をこのような電荷により制御できないおそれがある。
これらの表面状態は、少なくともチタン、タングステン又は窒素を有する障壁
層１１を用いない場合に、水素により安定化させる。この水素は加熱時に、プラ
ズマエンハンスド化学蒸着処理で堆積された表面安定化層から放出される。しか
しながら、前記障壁層は水素にとって不浸透性であるため、この水素は前記表面
状態に到達できないか、やっと到達しうるに過ぎない。従って、表面安定化は全
く或いは完全には行われない。
アルミニウム層１３を使用することにより、バイポーラトランジスタはコレク
タ電流の値に依存しない利得を呈するとともに、ＭＯＳトランジスタはそのすべ
てが１つの同じ半導体装置において同じしきい値を呈するようになる。
図１におけるのと同じ符号を用いている図３〜６に示す半導体装置の製造に当
たっては、半導体領域２がシリコン基板１の表面４に隣接するように半導体素子
をこの基板中に形成した後、この表面４にシリコン酸化物層７を設ける。次に、
シリコン酸化物層７上にアルミニウム層１３を堆積する。この上にホトレジスト
マスク３０を形成し、このマスクが、形成すべき接点窓８の領域でアルミニウム
層を被覆しないようにする。次に、これら接点窓８をアルミニウム層１３及びシ
リコン酸化物層７内に形成する。これら窓８内で半導体領域２が露出される。
次に、シリコン酸化物層７上に、障壁層１１と導電材料の重畳層１２とお有す
る層システム１０を堆積し、この層システムにより半導体領域２に接続された金
属化層９を形成する。
接点窓８を形成する前にアルミニウム層１３をシリコン酸化物層７上に設けた
本例では、金属化層９の下側でシリコン酸化物層７上にアルミニウム層１３が得
られる。接点窓８はアルミニウム層１３及びシリコン酸化物層７内にエッチング
形成する。次に、金属化層９の順次の層をアルミニウム層13上に且つ接点窓８内
に堆積させる。
しかし、好ましくは、図６及び７に示すように、接点窓８をシリコン酸化物層
７内に形成するまでアルミニウム層１３を設けないようにする。接点窓を形成し
た後、金属化層の形成を含むすべての層１３，１１，１２の堆積を、低減させた
圧力下で１回の処理工程で行うことができる。この場合、アルミニウム層１３は
接点窓８内の表面４で露出されたシリコン上にも存在する。
アルミニウム層１３の厚さは５〜５０nmとするのが好ましい。このような薄肉
のアルミニウム層を用いると、アルミニウム中へのシリコンの溶解により生じる
おそれのある問題が著しく少なくなる。シリコンがその上に堆積されたアルミニ
ウム層内に溶解されると、ピットがシリコン中に生じ、これらピットがアルミニ
ウム層からのアルミニウムにより充填されるおそれがある。圧肉のアルミニウム
層を用いると、これらピットは、シリコン中に存在するおそれのあるｐｎ接合を
ピットが短絡する程度に深くなるおそれがある。上述したように薄肉のアルミニ
ウム層を用いることにより、シリコンが溶解するおそれのあるアルミニウムの量
を減少させる。
アルミニウム層１３は、窓８の壁部３１上にアルミニウムが堆積されないよう
に堆積するのが好ましい。このことは、このような薄肉層の堆積中段部被覆をわ
ずかしか行わない堆積処理で容易に行うことができる。この場合は実際には、通
常の気相及びスパッタ堆積処理の場合である。この処理によるとシリコンが溶解
するおそれのあるアルミニウムの量が更に減少するため、前記ピットが形成され
るおそれが更に減少される。
図８は、本発明による他の例の金属化層を設けた半導体装置を断面で線図的に
示す。障壁層１１上に位置する導電材料の層１２を前述した例ではアルミニウム
としたが、タングステンとすることもできる。前者の場合には障壁層がアルミニ
ウムと接点窓内で露出するシリコンとの反応を防止し、後者の場合にはタングス
テンの堆積中露出シリコンを保護する。図８に示す例では、アルミニウム層１３
及び障壁層１１が接点窓８の形成後に堆積される。次に、タングステン３２の厚
肉層を堆積することにより接点窓を充填し、次に、シリコン酸化物層７上の障壁
層１１が再び露出されるまでこの厚肉層にエッチング処理する。次に、導電性の
アルミニウム層１２を堆積し、金属化層９を形成する。DETAILED DESCRIPTION OF THE INVENTION
With at least titanium, tungsten or nitrogen
Semiconductor device provided with metallized layer and method of manufacturing the same
The present invention relates to a semiconductor device having a silicon substrate, wherein the semiconductor device has a silicon substrate.
Indicates that a semiconductor element is formed with a semiconductor region adjacent to the surface thereof.
A silicon oxide layer having a contact window on the surface, in which the semiconductor region is located;
Area is exposed and at least titanium, tungsten
A barrier layer containing nitrogen or nitrogen, and a layer of conductive material located on the barrier layer.
A metallization layer is formed in a layer system, the metallization layer being in contact with the semiconductor region.
The semiconductor device is continued. Also, the present invention relates to such a semiconductor.
The present invention also relates to a method for manufacturing a body device.
The semiconductor element is, for example, a bipolar transistor or a MOS transistor.
be able to. In this case, the semiconductor region adjacent to the surface of the substrate is a bipolar transistor.
The emitter, base and collector regions of the transistor or the source of a MOS transistor
And drain regions. Semiconductor devices have several or more such semiconductor elements.
You can have more. Integration of semiconductor devices with extremely large numbers of semiconductor elements
It is called a road. In this case, the metallization layer constitutes the first line layer, and in fact, this first wiring
Several other wiring layers are provided on the layer. These other wiring layers are titanium,
A barrier layer containing tungsten or nitrogen and a layer of conductive material
And a layer system similar to the first wiring layer. After providing all wiring layers
, Finally a stabilizing (passivating) layer, usually PECVD (Plasma Enhanced Chemica)
(l Vapor Deposition) layer of silicon oxide or silicon nitride
Is deposited.
The barrier layer may be a layer of titanium nitride (TiN) or titanium with 10-30 atomic% titanium.
It can be a layer of tungsten alloy (TiW); Titanium-tungsten alloy
About 15 to 40 atomic% of nitrogen (TiW (N)).
The layer of conductive material located on the barrier layer is an aluminum layer or a tungsten layer
be able to. In the former case, the barrier layer is such that the aluminum is exposed in the contact window
In the latter case, the barrier layer is made of tungsten.
Protect exposed silicon during deposition.
A semiconductor device of the type mentioned in the introduction is known from US Pat. No. 5,420,070.
is there.
If the semiconductor elements are bipolar transistors, these elements may be transistors.
Indeed that it can have a gain that depends on the current flowing through the collector of the
I did. The gain is lower when the collector current is lower than when the collector current is higher.
Lower. If the semiconductor device is a MOS transistor, they are different from each other.
Threshold voltage.
The present invention relates to a surface state generated at an interface between a silicon substrate and a silicon oxide layer.
Due to the fact that it cannot be sufficiently stabilized during the formation of the silicon oxide layer
This is based on the recognition that the above-mentioned undesirable effects occur. these
Surface state leaks between base and emitter in bipolar transistor
There is a risk of generating an electric current. The collector current is low due to this base leakage current.
In such a case, a relatively strong base current still flows. Surface condition is MO
Since there is a risk of capturing charges during the operation of the S transistor, the MOS transistor
May be affected.
These surface states do not use barrier layers containing titanium, tungsten or nitrogen.
Is stabilized by hydrogen. This hydrogen is heated, for example, by plasma enhancement.
Released from the stabilized layer deposited in the second chemical vapor deposition process. But said barrier
Since the layer is impervious to hydrogen, hydrogen cannot reach said surface state or
Difficult to reach. Therefore, no stabilization is performed at all or completely.
An object of the present invention is to reduce the surface state even when a barrier layer impermeable to hydrogen is used.
Being able to stabilize so that the disadvantages mentioned above can be avoided
It is in. For this purpose, the semiconductor device according to the invention is characterized in that the
An aluminum layer is provided over a silicon oxide layer.
The aluminum layer, when heated, is exposed to the hydroxy present on the surface of the silicon oxide layer.
Reacts with the sil group, thereby forming aluminum oxide atomic hydrogen.
I confirmed. This atomic hydrogen diffuses through the silicon oxide layer and changes the surface state.
Stabilize. Bipolar transistors have gain independent of the collector current.
MOS transistors all exhibit the same threshold voltage in the same semiconductor device
You. When manufacturing the semiconductor device described in the acronym, first of all,
On the surface, a semiconductor element configured with a semiconductor region adjacent thereto is provided.
Providing a silicon oxide layer with a contact window exposing a semiconductor region;
At least a barrier layer containing titanium, tungsten or nitrogen and a superimposed layer of conductive material
Depositing a layer system comprising:
Forming a metallization layer connected to the semiconductor region.
A layer or a small amount of aluminum on the silicon oxide layer below the metallization layer
Of aluminum (aluminum-silicon) containing silicon.
This process is performed before the contact window is formed by aluminum or aluminum-silicon.
Can be achieved by providing a layer on the silicon oxide layer. Then these contacts
Windows are etched in the aluminum and silicon oxide layers. Next, aluminum
A metallization layer is deposited on the nickel layer and in the contact window. However, the aluminum layer
Preferably, no contact window is provided until it is formed in the silicon oxide layer. Next
First, all layers forming the metallized layer are deposited in a single treatment step under reduced pressure.
Can be stacked. In this case, the aluminum layer also covers the silicon exposed in the contact window
Provided.
The thickness of the aluminum layer is preferably 5 to 50 nm. Such a thin wall
The use of a layer of aluminum results from the dissolution of silicon in aluminum.
The potential problems are significantly reduced. Aluminum on which silicon is deposited
When dissolved in the aluminum layer, pits form in the silicon and these pits
It may be filled with aluminum from the nickel layer. Thick aluminum
With the use of a memory layer, these pits are connected to the pn junction where these pits exist in silicon.
May be deep enough to cause a short circuit. Use the thin aluminum layer described above
This reduces the amount of aluminum in which silicon can dissolve. On the wall of the window
Depositing an aluminum layer so that aluminum does not deposit will dissolve silicon.
The amount of aluminum that may be unraveled is further reduced, thus forming the pits.
Is further prevented. This treatment may result in little step coverage during deposition of such thin layers.
It can be easily achieved with a different deposition process. In this case, the actual gas phase and sputter deposits
This is the case of product processing.
The present invention will be described below in detail with reference to the drawings. In the figure,
FIG. 1 is a diagrammatic cross section of a bipolar transistor provided with a metallization layer according to the present invention.
Shown,
FIG. 2 diagrammatically shows in cross section a MOS transistor provided with a metallization layer according to the invention.
Show,
3 to 5 show several steps in manufacturing a semiconductor device according to the first embodiment of the method of the present invention.
The process is shown diagrammatically in cross section,
FIGS. 6 and 7 show the numbers in the manufacture of a semiconductor device according to a second embodiment of the method of the invention.
The process is shown diagrammatically in cross section,
FIG. 8 is a diagrammatic view in cross section of a semiconductor provided with a metallization layer of another embodiment according to the invention.
Show.
FIG. 1 is a schematic cross-sectional view of a bipolar transistor formed in a silicon substrate 1.
Shown in This substrate comprises semiconductor regions 2 and 3, in this case base region 2 and emitter region.
3 and these areas are adjacent to the surface 4 of the substrate 1. This substrate is usually
The collector region 5 where a contact is formed by the buried region 6 in the method described above. surface
4, a silicon oxide layer 7 having a contact window 8 exposing the semiconductor regions 2 and 3
Is provided. On this silicon oxide layer 7, semiconductor regions 2 and 3 are connected.
Metallized layer 9 is formed. The metallization layer comprises a barrier layer 11 and a
The conductive material, in this case an aluminum to which several percent of silicon and copper have been added.
And a layer system 10 having a layer 12 of minium.
FIG. 2 is a schematic cross-sectional view of a MOS transistor formed in a silicon substrate 20.
Shown in This substrate comprises semiconductor regions 21 and 22, in this case source region 21 and drain
And a contact region 22. The substrate between these regions is the channel region of the MOS transistor
24 are formed. This MOS transistor is enclosed between field insulating regions 23.
Position. Regions 21 and 22 are adjacent to surface 25 of substrate 20. Channel territory
Above region 24 is a gate electrode 27 located on gate oxide 26. surface
25, the semiconductor regions 21 and 22 are exposed as in the case of the bipolar transistor.
A silicon oxide layer 7 having an outgoing contact window 8 is provided. This silicon acid
The semiconductor regions 21 and 22 are formed on the compound 7 as in the case of the bipolar transistor.
Is formed. This metallization layer comprises a barrier layer 11 and
Conductive material located above the barrier layer, in this case a few percent of silicon and copper
And a layer system 10 having a layer 12 of coated aluminum.
The barrier layer 11 includes a layer of titanium nitride (TiN) or 10 to 30 atomic% of titanium.
Layer of titanium-tungsten alloy (TiW). This titanium
15-40 atomic% of nitrogen can be added to the tungsten alloy (TiW
(N)).
For simplicity, only one bipolar transistor and only one MOS transistor
Although the transistor is illustrated, the semiconductor device has an extremely large number of such semiconductor elements.
It can be. In this case, the metallization layer 9 forms the first wiring layer,
One or more other wiring layers are provided on one wiring layer. Each of these other wiring layers
It can be composed of the same type of layer system as the first wiring layer, and includes a barrier layer and a layer located on the barrier layer.
And a conductive material layer. After providing all the wiring layers, the surface stabilization layer, usually
Deposited by PECVD (Plasma Enhanced Chemical Vapor Deposition) process
A silicon oxide or silicon nitride layer is provided.
An aluminum layer 13 is formed on silicon oxide layer 7 below metallization layer 9.
ing. When the aluminum layer 13 is heated, the surface of the silicon oxide layer 7
Reacts with the hydroxyl groups that are always present in the aluminum oxide and
Atomic hydrogen is formed. This atomic hydrogen diffuses through the silicon oxide layer,
A surface state that may exist on the surfaces 4 and 25 of the silicon substrate is stabilized.
These surface states are the leakage current between the base and the emitter in a bipolar transistor.
May be caused. As a result of this base current, if the collector current is small
, A relatively strong base current still flows. Also, these surface states are MOS transistors.
Since the charge may be trapped during the operation of the transistor, the threshold of the MOS transistor
The value may not be controlled by such charge.
These surface states are barriers with at least titanium, tungsten or nitrogen.
If the layer 11 is not used, it is stabilized by hydrogen. This hydrogen is heated during heating.
It is released from the surface stabilization layer deposited by the Zuma Enhanced Chemical Vapor Deposition process. Only
However, because the barrier layer is impervious to hydrogen, the hydrogen
The state cannot be reached or can only be reached. Therefore, surface stabilization is
Or not completely.
By using the aluminum layer 13, the bipolar transistor can be
In addition to providing a gain independent of the value of the
Thus, the same threshold value is exhibited in one and the same semiconductor device.
3 to 6 using the same reference numerals as those in FIG.
Therefore, the semiconductor element is so arranged that the semiconductor region 2 is adjacent to the surface 4 of the silicon substrate 1.
Is formed in the substrate, and a silicon oxide layer 7 is provided on the surface 4. next,
An aluminum layer 13 is deposited on the silicon oxide layer 7. Photoresist on top
A mask 30 is formed, which mask is made of aluminum in the region of the contact window 8 to be formed.
Avoid coating the layer. Next, these contact windows 8 are connected to the aluminum layer 13 and the shell.
It is formed in the silicon oxide layer 7. The semiconductor region 2 is exposed in these windows 8.
Next, a barrier layer 11 and a superposed layer 12 of a conductive material are provided on the silicon oxide layer 7.
A layer system 10 is deposited and the gold connected to the semiconductor region 2 by this layer system.
An additional layer 9 is formed.
An aluminum layer 13 was provided on the silicon oxide layer 7 before forming the contact window 8
In this example, an aluminum layer 13 is obtained on the silicon oxide layer 7 below the metallization layer 9.
Can be Contact window 8 is etched in aluminum layer 13 and silicon oxide layer 7
Form. Next, successive layers of the metallization layer 9 are deposited on the aluminum layer 13 and in the contact window 8.
To be deposited.
However, preferably, as shown in FIGS. 6 and 7, the contact window 8 is made of a silicon oxide layer.
7 so that the aluminum layer 13 is not provided until it is formed. Forming a contact window
After that, the deposition of all layers 13, 11, 12 including the formation of metallized layers was reduced.
It can be performed in one processing step under pressure. In this case, the aluminum layer 13
It is also present on the silicon exposed on the surface 4 in the contact window 8.
The thickness of the aluminum layer 13 is preferably 5 to 50 nm. Such a thin wall
Caused by dissolution of silicon in aluminum
Potential problems are significantly reduced. Aluminum on which silicon is deposited
When dissolved in the aluminum layer, pits form in the silicon and these pits
May be filled with aluminum from the aluminum layer. Aluminum
Using layers, these pits form pn junctions that may be present in silicon.
The pits may be deep enough to cause a short circuit. As mentioned above, thin aluminum
The amount of aluminum that can dissolve silicon by using an aluminum layer
Decrease.
The aluminum layer 13 prevents aluminum from being deposited on the wall 31 of the window 8.
Preferably. This implies that such a mid-layer coating of a thin layer is covered.
It can be easily performed by a deposition process that is performed only in a short time. In this case, in fact,
This is the case of ordinary vapor phase and sputter deposition processing. This process dissolves silicon
The pits are formed because the amount of aluminum that may
Risk is further reduced.
FIG. 8 is a schematic cross-sectional view of a semiconductor device provided with another example of a metallization layer according to the present invention.
Show. In the above-described example, the layer 12 of the conductive material located on the barrier layer 11 is made of aluminum.
However, tungsten can also be used. In the former case, the barrier layer is aluminum
To prevent silicon from reacting with the silicon exposed in the contact window.
Protect exposed silicon during deposition of ten. In the example shown in FIG.
And a barrier layer 11 is deposited after the formation of the contact window 8. Next, the thickness of tungsten 32
Fill the contact window by depositing a layer of flesh and then barrier over silicon oxide layer 7
This thick layer is etched until the layer 11 is exposed again. Next, the conductive
An aluminum layer 12 is deposited and a metallization layer 9 is formed.
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ファン デン アインデン ウィルヘルム
ス テー アー イェー
オランダ国 5656 アーアー アインドー
フェン プロフ ホルストラーン ６────────────────────────────────────────────────── ───
Continuation of front page
(72) Inventor Van den Einden Wilhelm
Stay Are Y
Netherlands 5656
Fen Prof. Holstrahn 6