JP2000505927A - リセット電荷補償回路 - Google Patents

リセット電荷補償回路

Info

Publication number
JP2000505927A
JP2000505927A JP9527646A JP52764697A JP2000505927A JP 2000505927 A JP2000505927 A JP 2000505927A JP 9527646 A JP9527646 A JP 9527646A JP 52764697 A JP52764697 A JP 52764697A JP 2000505927 A JP2000505927 A JP 2000505927A
Authority
JP
Japan
Prior art keywords
charge
converter
switch
voltage converter
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP9527646A
Other languages
English (en)
Inventor
ウィードン,ハンス
フィンチ,ロジャー
Original Assignee
アナロジック コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナロジック コーポレーション filed Critical アナロジック コーポレーション
Publication of JP2000505927A publication Critical patent/JP2000505927A/ja
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • G11C27/024Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026Sample-and-hold arrangements using a capacitive memory element associated with an amplifier

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Measurement Of Radiation (AREA)

Abstract

(57)【要約】 関連リセット・スイッチ(30)のオン/オフにより発生した電荷を吸収するための補償回路を含む電荷−電圧コンバータ(17−j)。上記補償回路は、上記リセット・スイッチ(30)の固有容量をバランスさせる寄生容量(60)を提供する。上記補償回路は、上記リセット・スイッチから逆相で動作し、そのため、上記リセット・スイッチが放電中は、上記補償回路は充電し、またその逆が行われる。本発明は、さらに、上記補償回路を駆動する信号のレベルを調整するための電圧レベル調整装置(56)を含む。

Description

【発明の詳細な説明】 リセット電荷補償回路 関連技術 本出願は、下記出願に関連する。すなわち、ハンス・ウィードンおよびロジャ ー・フィンチの、「電荷−電圧コンバータの入力を自動的にゼロ復帰するための 装置および方法」という名称の米国特許出願08/594,122(弁理士整理 番号ANA51);エンリコ・ドラザ、ハンス・ウィードンおよびロジャー・フ ィンチの「電荷−電圧コンバータの出力を自動的にゼロ復帰するための装置およ び方法」という名称の米国特許出願08/594,426(弁理士整理番号AN A−52);およびエンリコ・ドラザおよびロジャー・フィンチの「連続自己校 正データ取得システム」という名称の米国特許出願08/594,424(弁理 士整理番号ANA−54)に関する。上記米国特許出願は、すべて本出願と同じ 日付で出願されたもので、すべて引用によって本明細書の記載に援用する。 発明の分野 本発明は、概して、電荷−電圧コンバータへの入力をリセットするための装置 に関し、特に非常に振幅の小さい入力信号と一緒に使用するための上記装置に関 する。 発明の背景 ディジタルまたはコンピュータ放射線写真法は、X線の潜像がX線フィルム上 ではなく、特殊基板またはプレート上に形成される周知の技術である。コンピュ ータ放射線写真法のある方法の場合には、潜像は、レーザにより走査され、各画 像ピクセルが電気電荷として読み取られる。各ピクセル上の電荷は、通常、非常 に小さい、すなわち、数ピコクーロン全スケール程度である。このような小さな 信号を正確に読み取るには、感度のよい装置を必要とし、また非常に小さなノイ ズ源でも抑制しなければならない。 上記の小さな信号を測定しなければならないが、コンピュータ放射線写真法は 、いくつかの理由によりX線フィルムより優れている。上記基板は、通常、消去 可能で、再使用することができる。しかし、X線フィルムの場合にはそれができ ない。第二に、身体検査の場合には、予め定めたレベルのX線エネルギー、すな わち、X線源に電力を供給するためのピーク電圧および最大ミリアンペアの電流 が必要であり、パルスX線源の場合には、パルスX線源を駆動するために各パル スを一定時間継続しなければならない。X線による露出のパラメータが正しく設 定されていないと、X線フラックスとフィルム・ダイナミック・レンジとの間の 不整合により、フィルム上に記録されたX線画像が、露出不足または露出過度に なる傾向があり、その結果、画像の品質が悪くなり正しい診断を行うことができ ない。 コンピュータ放射線写真法のさらにもう一つの利点は、基板に形成された潜像 から得られる情報を、そのままディジタル・データ・ファイルとして形成するこ とができることである。それ故、上記データは、メモリ内に容易に記憶し、保管 することができ、X線フィルムに含まれている情報より、もっと容易に転送する ことができることである。それ故、空間周波数濾過および他の画像強化技術のよ うな、種々のディジタル処理アルゴリズムおよび技術を利用することができるよ うになり、データの処理がもっと容易になる。 少なくともある種の基板材料を使用した場合の、コンピュータ放射線写真法の 四番目の利点は、X線の線量を減らすことができることである。何故なら、上記 基板材料が標準X線フィルムより高いDQEを持っているからである。 米国においては、画像を再度撮影(「リコール」)しなければならないほど品 質の悪い、フィルム上の記録画像の百分率は、約20%と推定されている。放射 線写真技師は、X線技術者の知識が少なく技術も劣っているので、この数字はさ らに増大するだろうと考えている。一方、コンピュータ放射線写真法の場合には 、プレート上の潜像のピクセルを表す信号を、十分広いダイナミク・レンジ内で ディジタル化することができるので、X線画像を再度撮影する必要はない。 コンピュータ放射線写真法のある実施形態の場合には、露出したX線プレート は、例えば、レーザ・ビームにより走査され、プレートの各ピクセル形成領域が 、読み取った全電荷を電荷−電圧コンバータに集めることができるように、積分 窓と呼ばれる、30〜70マイクロ秒の間読み取られる。その結果得られる電圧 は、その後、通常、ディジタル・フォーマットに変換され、記憶、処理および表 示される。各プレートから通常数百万のピクセルを、一本の情報チャンネルにシ ーケンシャルに読み取るのは、明らかに非常に時間が掛かる作業である。プレー トを読み取るために、複数(例えば、64)のチャンネルまたは電荷−電圧コン バータを使用すれば、X線プレートを読取るのに必要な時間をかなり短縮するこ とができる。 すでに説明したように、コンピュータ放射線写真法の場合には、ノイズを抑制 しなければならない。何故なら、個々のピクセルの信号レベルは、非常に小さく なる傾向があるからである。例えば、実際、従来の設計の場合には、通常無視さ れるある種のノイズ源からのノイズすら抑制しなければならない。コンピュータ 放射線写真法システムのノイズまたは寄生電荷の不確実性の一つの重要な発生源 は、電荷−電圧コンバータに関連するリセット構成部品によるものである。すで に説明したように、一つのピクセルは、積分窓と呼ばれる時間の間、電荷−電圧 コンバータ上に、そのピクセルに溜った電荷を自由に蓄積させることにより読み 出される。積分窓の終わりに、電荷−電圧コンバータの出力のところに発生した 電圧は、そのピクセル上に溜った電荷を表す。その後、電荷−電圧コンバータは 「リセット」または「クリア」され、このリセット動作中、従来技術によるシス テムは、通常、リセット回路で使用するスイッチの固有の容量による、少量の電 荷を電荷−電圧コンバータに注入する。注入電荷の量は、小さいけれども、ピク セル値と比較すれば有意な量である。 それ故、コンピュータ放射線写真法のプレートからピクセル値を正確に読み取 るには、リセット回路により、電荷−電圧コンバータに注入される電荷を補償す ることが重要である。 発明の目的 従って、本発明の主な目的は、上記問題の解決する装置を提供することである 。 本発明の他の目的は、関連リセット回路の不確実さを抑制する電荷−電圧コン バータを提供することである。 本発明のさらに他の目的は、上記リセット回路の漂遊容量による電荷注入の影 響を低減するための、補償回路を含む電荷−電圧コンバータを提供することであ る。 本発明さらに他の目的は、リセット回路の漂遊容量の温度プロファイルにマッ チする、容量性装置を有する電荷−電圧コンバータを提供することである。 本発明のさらに他の目的は、リセット回路の漂遊容量と逆相の容量性負荷を駆 動する、電荷−電圧コンバータを提供することである。 本発明の他の目的および利点は、添付の図面とその説明を読めば明らかになる 。 発明の概要 上記および他の目的は、リセット回路で使用されている電界効果トランジスタ (FET)スイッチとは逆相の、補償FETスイッチを含む電荷−電圧コンバー タにより達成される。上記補償FETは、リセットFETの寄生容量に関連する 寄生容量を持つ。二つのCFETスイッチを逆相で動作させることにより、一方 のFETを充電している時、確実に他方のFETは放電する。それ故、リセット FETのオン/オフによるすべての電荷の注入は、補償FETによる電荷の吸収 により補償されるし、またその逆のプロセスも行われる。 他の実施形態の場合には、補償回路は、補償FETを駆動している信号の電圧 レベルを調整するための電位計を含むことができる。このレベル調整により、補 償回路は、リセットFETが注入した電荷、および電荷−電圧コンバータに存在 するかも知れない、他の漂遊容量を補償することができる。 図面の簡単な説明 本発明の性質および目的をよりよく理解するためには、添付の図面を参照しな がら下記の詳細な説明を読んでほしい。図面中、類似の番号は類似の部品を表す 。 図1は、従来技術の電荷−電圧コンバータの、簡単な部分ブロック図である。 図2は、図1の電荷−電圧コンバータで使用される、FETリセット・スイッ チ用の等価回路の略図である。 図3は、本発明の電荷−電圧コンバータの、簡単な部分ブロック図である。 図4は、本発明の好適な電荷−電圧コンバータの、簡単な部分ブロック図であ る。 図5は、図4の電荷−電圧コンバータで使用される、FET補償スイッチの等 価回路の略図である。 図面の詳細な説明 図1は、N個の同じ電荷−電圧コンバータ15の一組に接続している、コンピ ュータ放射線写真法のプレート12である。コンピュータ放射線写真法のプレー トは、通常、ピクセルがマトリックスの形に配列されている。ある好適な実施形 態の場合には、プレート12は、ピクセルの約5,000の横列とピクセルの約 4,000の縦列を含む。プレート12をX線で照射すると、プレート12の各 ピクセルは、ピクセルを照射したX線の量を示す電荷を蓄積する。ピクセル・デ ータは、その後、一組のN本の情報チャンネルにより、プレート12から読み出 されるが、各情報チャンネルは一つの電荷−電圧コンバータを含む。通常、各情 報チャンネルは、予め定めた数のピクセル・データ・コラムの読み出し専用に使 用される。 図1は、j番目の電荷−電圧コンバータ15−jの詳細図である。従来技術の コンバータ15は、各ピクセルの数値を表す入力信号を受信するための、通常の 反転入力ターミナル22と、非反転入力ターミナル24と、出力ターミナル26 と、ターミナル26および22の間の負のフィードバック経路に接続している、 積分コンデンサ28と、コンデンサ28に並列接続している電界効果トランジス タ(FET)リセット・スイッチのようなスイッチ手段とを備える、周知の積分 演算増幅器20のような積分装置を含む。この場合、スイッチ30のソースおよ びドレインは、上記コンデンサ28の両端に接続し、ゲートはリセット制御ライ ン52に接続している。 出力26のところで発生したアナログ信号は、通常、フィルタ32に送られ、 その出力はアンプ34の入力に接続している。上記アンプからのアナログ出力信 号は、好適には、A/Dコンバータ36により、ディジタル信号に変換するのが 好ましい。アンプ34は、A/Dコンバータ36にマッチするように、電圧を調 整する働きをする。A/Dコンバータ36の出力は、通常、ディジタル的に濾過 され、例えば、ディスプレイまたは通信装置(図示せず)に送られる。後処理構 成部品32、34、36は、多重化装置を通して、すべてのN個の情報チャンネ ルにより共有することもできるし、別な方法としては、各情報チャンネルは、そ れ自身の一組の構成部品を含むこともできる。 反転入力22は、コンピュータ放射線写真法のプレート12に接続していて、 非反転入力24は、アースに接続している。動作中、リセット・スイッチ30が オフの状態(すなわち、高インピーダンス状態)で、反転入力22は、通常、ピ クセルをレーザにより走査することにより、一つのピクセルに接続し、それによ り、そのピクセルの電荷は、積分窓と呼ばれる時間の間、コンデンサ28に蓄積 することができる。積分窓の終了時、演算増幅器20は、そのピクセルの電荷を 示すアナログ電圧信号を出力26のところで発生する。 コントローラ50は、リセット制御ライン52を通して、リセット・スイッチ 30にリセット制御信号を送る。各積分窓の終了時に、コントローラは、スイッ チ30をオン(すなわち、低インピーダンス状態)にして、コンデンサ28に蓄 積した電荷をクリアする。このリセット動作の後で、コントローラ50は、スイ ッチ30をオフにし、その結果、コンバータ15は、次のピクセル値を読み取る ことができる。コントローラ50としては、適当にプログラムしたコンピュータ 、プロセッサ等を使用することができる。 従来技術のコンバータ15は、リセット・スイッチ30のゲート−ソース間の 固有の容量に関連した欠点を持つ。この固有の容量により、リセット・スイッチ 30がオン/オフされる度に、遷移信号または電荷が、反転入力22に接続して いるノードに注入される。この注入された電荷は少ないが、ピクセル当たりの平 均電荷が非常に小さく、プレート12は密度の高い容量性マトリックスであるの で、注入された電荷は、従来技術のコンバータ15にとっては重要な不確実性の 原因になる。 図2は、FETリセット・スイッチ30の等価回路である。図2に示すように 、FETスイッチ30のオン/オフによる電荷の注入を調査するためには、スイ ッチ30を直列に接続している二つのコンデンサ、すなわち、ゲート−ソース容 量72およびゲート−ドレイン容量74としてモデル化するのが効果的である。 FETスイッチは、基本的には対称であるので、数値的には容量72は、ほぼ容 量74に等しく、両方の容量は、通常、1ピコファラッドの半分程度である。 積分窓の開始時に、スイッチ30のゲートに高電圧(通常、約5ボルト)を掛 けて、コンバータ50がスイッチ30をオフにすると、少量の電荷がゲートーソ ース容量を通して、反転入力22に接続しているノードに注入される。同様に、 スイッチ30のゲートに低電圧(通常、ゼロボルトに近い電圧)を掛けて、コン バータ50がコンバータ15−jをリセットすると、ゲート−ソース容量72が 、反転入力22に接続しているノードから少量の電荷を吸収する。これら電荷は 、まとめて、「切り替え電荷」と呼ぶことができる。何故なら、従来技術のコン バータ15は、補償回路を持たないので、これら切り替え電荷が、ピクセル数値 の測定を不確実なものにする。 図3は、切り替え電荷補償回路を含む、本発明の電荷−電圧コンバータの一実 施形態である。図1と同じように、プレート12からデータを読み出すために、 一組のN本の情報チャンネルが使用され、各チャンネルは、一つの電荷−電圧コ ンバータ16を含む。上記コンバータ16は、コンバータ15(図1に示す)に 類似しているが、他にインバータ54およびコンデンサ55を含む。FETスイ ッチ30のゲートを駆動する他に、リセット制御ライン52は、またインバータ 54の入力を駆動する。インバータ54の出力は、コンデンサ55の一方の電極 を駆動し、コンデンサ55の他方の電極は、演算増幅器20の反転入力22に接 続している。 インバータ54は、FETリセット・スイッチ30から逆相で、コンデンサ5 5を駆動するので、コンデンサ55は、切り替え電荷を補償する。切り替え電荷 は逆相で駆動されるので、ゲート−ソース容量72(図2に示す)が放電してい る場合は何時でも、コンデンサ55は、充電中である。同様に、ゲート−ソース 容量72が充電中である場合は何時でも、コンデンサ55は放電中である。さら に、コンデンサ55は、ゲート−ソース容量72に等しくなるように選択され、 その結果、コンデンサ55は、スイッチ30がオフになったとき、容量72が放 電するのと同じ量の電荷を吸収し、同様に、スイッチ30がオンになったとき、 容量72が吸収するのと同じ量の電荷を放電する。コンデンサ55は、FETス イッチ30の寄生ゲート−ソース容量に正確にマッチし、補償する寄生容量とし て機能する。電荷−電圧コンバータ16は、それ故、切り替え電荷に関連する不 確実性を抑制する。 コンバータ16−jに関連する一つの問題は、スイッチ30のゲート−ソース 容量72に正確にマッチする、個々のコンデンサ55を見つけることが難しいと いうことである。さらに、ゲート−ソース容量72は、温度に従って変化するの で、ゲート−ソース容量72の温度プロファイルに、正確にマッチする温度プロ ファイルを持つ、個々のコンデンサ55を見つけることがさらに難しくなる。 図4は、本発明の電荷−電圧コンバータ17の好適な実施形態である。図3の 場合のように、一組のN本の情報チャンネルが、データをプレート12から読出 すのに使用されるが、各チャンネルは一つの電荷−電圧コンバータ17を含む。 コンバータ17の場合には、コンデンサ55の代わりに、FET60および電圧 レベル調整装置56が、使用されているという点を除けば、コンバータ17は、 コンバータ16(図3に示す)に類似している。電圧レベル調整装置は、電位差 計の形をしているが、どのようなレベル調整装置であってもよい。インバータ5 4の出力は、電位差計56の一方の端部を駆動し、その他方の端部はアースして いる。電位差計56のセンター・タップ58は、FET60のゲートに接続して いる。FET60のドレインとソースは、一緒に接続していて、また演算アンプ 20の反転入力22に接続している。 図5はFET60の等価回路である。ドレインおよびソースは一緒に接続して いるので、FET60は、ゲート−ドレイン容量78に並列に接続している、ゲ ート−ソース容量76でモデル化される。FETスイッチ30の場合と同様に、 容量76および78は等しく、それぞれが1ピコファラッドの半分程度である。 それ故、FET60は、スイッチ30のゲート−ソース容量72の二倍の等価容 量を供給する。 FET60は、ゲート−ソース容量72の二倍の容量を持っているので、FE T60は、そのゲートを駆動する電圧が係数2だけ減少する場合には、スイッチ 30に関連する切り替え電荷を補償するだけである。電位差計56は、FET6 0のゲートを駆動する電圧を必要なレベルに下げるために使用される。理論的に は、FET60のゲートを駆動する電圧は、正確に係数2だけ下げなければなら ないが、実際には、他の漂遊容量のような、回路の他の固有の特性を補償するた めには、通常、係数2から少しずれているのが好ましい。電位差計56は、上記 電圧を理想的なレベルに設定するのに十分な柔軟性を持つ。 FET60およびFET30は、好適には、同じプロセスにより製造するのが 好ましいので、FET60の固有の容量の温度プロファイルは、FET30の温 度プロファイルにマッチする。それ故、FET60は、FET30による切り替 え電荷を有効に補償し、コンバータ17は、切り替え電荷に関連する不確実性を 低減する。 本発明の電荷−電圧コンバータの他の実施形態の場合には、図4に示すように 、ドレインおよびソースを一緒に接続するのではなく、FET60のドレイン( またはソース)を接続しないままにし、FET60のソース(またはドレイン) を接続したままにしておく。この実施形態の場合には、FET60による容量は 、係数2による容量72以上にはならないで、FET30のゲート−ソース容量 72に等しい。容量が等しいので、電位差計56による電圧調整は必要ない。 しかし、図4のコンバータ17は、十分正確である。何故なら、FET60が FET30のゲート−ソース容量72より大きい容量を提供するからである。こ れにより、導入された寄生容量は、確実にFETスイッチ30の、ゲート−ソー ス容量72とバランスするだけの十分な大きさになり、さらに、FET60は、 電位差計58を正しく調整することにより、コンバータに存在するかも知れない 他の漂遊容量を補償することができる。 本明細書に記載した本発明の範囲から逸脱することなしに、上記装置で種々に 変更を行うことができるので、上記説明に記載し、添付の図面に図示したすべて のものは、例示としてのもので、本発明を制限するものではないと解釈されたい 。

Claims (1)

  1. 【特許請求の範囲】 1.放射線を検出し、コンバータの入力に送られ、また検出した放射線の強度 を表す電荷の関数として、コンバータの出力のところで、出力信号を供給するた めの装置と一緒に使用するための電荷−電圧コンバータであって、該コンバータ の入力を該コンバータの出力に選択的に接続し、それにより前記入力に加えられ た電荷を入力からクリアするリセット・スイッチを含み、該コンバータが、さら に、 第一の電荷が、前記リセット・スイッチをオフにした時に発生する場合に、前 記第一の電荷を吸収するための補償手段を備える電荷−電圧コンバータ。 2.請求項1に記載の電荷−電圧コンバータにおいて、前記補償手段が、さら に第二の電荷を発生するための手段を含み、前記第二の電荷が前記リセットスイ ッチをオンにしたとき、前記リセット・スイッチにより吸収される電荷−電圧コ ンバータ。 3.請求項1に記載の電荷−電圧コンバータにおいて、さらに、第一の制御信 号を発生し、また前記第一の制御信号を、前記リセット・スイッチを選択的にオ ン/オフするために、前記リセット・スイッチの制御装置に接続するための手段 を含み、前記リセット・スイッチをオンにすると、前記コンバータの入力と前記 コンバータの出力とを一緒に接続し、前記スイッチをオフにすると、前記コンバ ータの入力と前記コンバータの出力とが切り離される電荷−電圧コンバータ。 4.請求項3に記載の電荷−電圧コンバータにおいて、さらに第二の制御信号 を発生するための手段を含み、前記補償手段が、前記コンバータの入力に接続し ている、第一のターミナルを有し、また前記第二の制御信号を受信するために接 続している、第二のターミナルを有する容量性装置を備える電荷−電圧コンバー タ。 5.請求項4に記載の電荷−電圧コンバータにおいて、前記容量性装置が、ソ ースおよびドレインを有する、第一のFETスイッチを備え、前記第一のFET スイッチの、ドレインおよびソースが一緒に接続し、前記第一のFETスイッチ のゲートが、前記第二の制御信号を受信するために接続している電荷−電圧コン バータ。 6.請求項5に記載の電荷−電圧コンバータにおいて、前記リセット・スイッ チが第二のFETスイッチを備える電荷−電圧コンバータ。 7.請求項5に記載の電荷−電圧コンバータにおいて、前記第二の制御信号を 発生するための前記手段が、インバータを備える電荷−電圧コンバータ。 8.請求項7に記載の電荷−電圧コンバータにおいて、前記第二の制御信号を 発生するための前記手段が、さらに、二つのターミナルと一つのタップとを有す る電位差計を備え、前記インバータが、前記電位差計の一方のターミナルを駆動 し、前記他の電位差計ターミナルがアースに接続していて、前記タップが、前記 第一のFETスイッチの前記ゲートを駆動する電荷−電圧コンバータ。
JP9527646A 1996-01-31 1997-01-13 リセット電荷補償回路 Ceased JP2000505927A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US59442596A 1996-01-31 1996-01-31
US08/594,425 1996-01-31
PCT/US1997/000349 WO1997028533A1 (en) 1996-01-31 1997-01-13 Reset charge compensation circuit

Publications (1)

Publication Number Publication Date
JP2000505927A true JP2000505927A (ja) 2000-05-16

Family

ID=24378811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9527646A Ceased JP2000505927A (ja) 1996-01-31 1997-01-13 リセット電荷補償回路

Country Status (3)

Country Link
EP (1) EP0878008A4 (ja)
JP (1) JP2000505927A (ja)
WO (1) WO1997028533A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022538053A (ja) * 2019-06-25 2022-08-31 オックスフォード インストゥルメンツ テクノロジーズ オサケユイチア プリアンプ回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163947A (en) * 1977-09-23 1979-08-07 Analogic Corporation Current and voltage autozeroing integrator
JPS55163694A (en) * 1979-06-01 1980-12-19 Fujitsu Ltd Sample holding circuit
US4308468A (en) * 1979-11-15 1981-12-29 Xerox Corporation Dual-FET sample and hold circuit
US4451820A (en) * 1981-08-27 1984-05-29 Gte Automatic Electric Incorporated Charge redistribution integratable D/A convertor
JP2738899B2 (ja) * 1993-03-19 1998-04-08 浜松ホトニクス株式会社 固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022538053A (ja) * 2019-06-25 2022-08-31 オックスフォード インストゥルメンツ テクノロジーズ オサケユイチア プリアンプ回路

Also Published As

Publication number Publication date
EP0878008A4 (en) 1999-06-30
WO1997028533A1 (en) 1997-08-07
EP0878008A1 (en) 1998-11-18

Similar Documents

Publication Publication Date Title
US7456409B2 (en) Low noise image data capture for digital radiography
US7541591B2 (en) Radiation imaging apparatus, system and method as well as program
US7002157B2 (en) Image pick-up apparatus and image pick-up system
US5920070A (en) Solid state area x-ray detector with adjustable bias
DE60110206T2 (de) Automatische erkennung von röntgenstrahlung für interorales dentales röntgenbildaufnahmegerät
JP3518318B2 (ja) 積層電圧計測装置
EP0646305B1 (en) Method of and apparatus for providing offset for light detector
JP5329732B2 (ja) センサ及びセンサの動作方法
RU2576669C2 (ru) Блок электропитания для рентгеновской трубки
JP2000504179A (ja) 連続自己校正データ取得システム
US5734288A (en) Apparatus for and method of autozeroing the output of a charge-to-voltage converter
DE102017108764A1 (de) Bildgebungsvorrichtung und radiographisches bildgebungssystem
JP2000505927A (ja) リセット電荷補償回路
JP4246090B2 (ja) 信号検出方法および装置並びに放射線画像信号検出方法およびシステム
JP2009033701A (ja) 画像検出装置および画像検出器の駆動方法
EP0281178A1 (en) Image pickup device
JP4176869B2 (ja) X線検出器及び放射線検出方法及び放射線検出装置
JP4564702B2 (ja) 撮像装置および撮像システム
US6888969B1 (en) Method and apparatus for preventing image artifacts
JP2004080410A (ja) 平面検出器及び平面検出器を備える放射線診断装置
US20110062342A1 (en) High-voltage power supply apparatus and method for use with digital flat panel x-ray detector
US5306905A (en) Method for minimizing 1/f and other low frequency noise in signal processing for focal plane array detector system
JPS605110B2 (ja) 固体撮像装置
JP4265964B2 (ja) 放射線画像読取方法および装置
JP2000324404A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040811

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050906

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20060124