JP2000357640A - Production of semiconductor device - Google Patents

Production of semiconductor device

Info

Publication number
JP2000357640A
JP2000357640A JP16788399A JP16788399A JP2000357640A JP 2000357640 A JP2000357640 A JP 2000357640A JP 16788399 A JP16788399 A JP 16788399A JP 16788399 A JP16788399 A JP 16788399A JP 2000357640 A JP2000357640 A JP 2000357640A
Authority
JP
Japan
Prior art keywords
exposure
pellet
manufacturing
semiconductor device
pellets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16788399A
Other languages
Japanese (ja)
Other versions
JP3459794B2 (en
Inventor
Toshiyuki Sugai
敏幸 菅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP16788399A priority Critical patent/JP3459794B2/en
Publication of JP2000357640A publication Critical patent/JP2000357640A/en
Application granted granted Critical
Publication of JP3459794B2 publication Critical patent/JP3459794B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a production method of semiconductor element which can be applied even to a logic having different pattern by identifying the position of a pellet on a wafer. SOLUTION: The production method of semiconductor element comprises a step for performing exposure again using an exposing reticle having a pattern for passing UV-rays or infrared rays only partially before photoresist is developed with developer when a plurality of pellets 1, 2, 3, 4 are produced from a sheet of semiconductor wafer 5. The mask used for re-exposure only has an opening for generating an identification pattern of a single pellet and it is stepped in X and Y directions by a step width different from the dimension of the pellet. That dimension is equal to the pellet width ±α, where αcorresponds to the interval of the identification pattern and the stepping direction 6 is shown by a dot line on the drawing.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、ウエーハがどの部分にあったかを識
別可能にするための半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device for identifying a portion where a wafer is located.

【0002】[0002]

【従来の技術】近年、半導体の微細化・高密度化、およ
びデジアナ混載による特性の複雑化が進み、かつ、大口
径化により一枚当たりの価格が高価になってきている。
また、製品の寿命も短くなってきているため、すこしで
も多くの同一特性の良品の製品をウエーハから作る必要
がある。しかし、デジアナ混載の場合、最終的に樹脂封
止などを行った後に微妙な特性を測定することが多く、
その時点で不良が出た場合、ウエーハのどの位置にあっ
たものかが重要になってくる。
2. Description of the Related Art In recent years, the complexity of characteristics has been increased due to the miniaturization and high density of semiconductors and the combination of digital and analog devices, and the price per wafer has become higher due to the increase in diameter.
In addition, since the life of the product has been shortened, it is necessary to manufacture many good products having the same characteristics from the wafer. However, in the case of digital / analog mixed mounting, delicate characteristics are often measured after resin sealing is finally performed,
If a defect occurs at that time, it is important to know where the wafer was located.

【0003】従来の半導体装置の製造方法の一例とし
て、特開平10−055939号公報記載の半導体装置
の製造方法がある。この製造方法は、電子機器の固有の
識別情報を示すことができ、このときに、複数の電子機
器に対して重複しないで識別情報を設定することができ
る半導体装置の製造方法、及び電子機器間で信号を送受
信する際に、信号の混信を防止し、送受信されるデータ
の安全性を高めることができる電子機器システムであ
る。
As one example of a conventional method of manufacturing a semiconductor device, there is a method of manufacturing a semiconductor device described in Japanese Patent Application Laid-Open No. H10-055939. This manufacturing method is capable of indicating unique identification information of an electronic device, and at this time, a method of manufacturing a semiconductor device capable of setting identification information without duplication for a plurality of electronic devices. This is an electronic device system that can prevent signal interference when transmitting / receiving a signal and enhance the security of transmitted / received data.

【0004】図8,図9は、上述した従来例を示す図で
ある。図8は、従来の半導体装置の製造方法の例を示す
図であり、(A)は半導体ウエーハを示し、(B)は
(A)の一部分の拡大図である。また、図9(A),
(B)は、隣り合ったペレットの露光箇所を示す図であ
る。まず、図8に示す半導体ウエーハの一部分60に
は、4個のIC61,71,31,41が形成されてい
る。ここで、62は61の同一箇所で、72は71の同
一箇所を示す。100,101,200,201はトラ
ンジスタ、110,210はコンタクトホール、12
0,121,220,221はワード線、130,13
1,230,231はビット線を示している。この方法
は、図8に示すように、マスクROMのコンタクトホー
ル形成時の露光処理で、X方向の幅Xbが、ペレットの
X方向の幅Xaよりも長さx分だけ短いマスクを、幅X
b分ずつ半導体ウエーハ5上で順次x方向に移動させて
露光する。このように、図8に示したように、長さx分
だけ短いマスクを幅Xb分ずつ順次x方向に移動させて
露光することにより、図9に示すように、各IC上の露
光される位置が順次ずれて、コンタクトホールの形成位
置が110,210のように隣り合ったペレット毎にそ
れぞれ異なるようになっている。これにより、ペレット
毎にそれぞれ異なるパターンを形成するものである。
FIG. 8 and FIG. 9 are views showing the above-mentioned conventional example. 8A and 8B are views showing an example of a conventional method for manufacturing a semiconductor device, in which FIG. 8A shows a semiconductor wafer, and FIG. 8B is an enlarged view of a part of FIG. FIG. 9 (A),
(B) is a figure which shows the exposure location of an adjacent pellet. First, four ICs 61, 71, 31, and 41 are formed on a portion 60 of the semiconductor wafer shown in FIG. Here, 62 indicates the same location of 61, and 72 indicates the same location of 71. 100, 101, 200 and 201 are transistors, 110 and 210 are contact holes, 12
0, 121, 220, 221 are word lines, 130, 13
1, 230 and 231 indicate bit lines. In this method, as shown in FIG. 8, a mask in which the width Xb in the X direction is shorter than the width Xa in the X direction of the pellet by a length x in the exposure process at the time of forming the contact hole of the mask ROM is formed.
Exposure is performed by sequentially moving the semiconductor wafer 5 in the x direction on the semiconductor wafer 5 by b. In this way, as shown in FIG. 8, by exposing a mask which is shorter by the length x by the width Xb sequentially in the x-direction, as shown in FIG. The positions are sequentially shifted, and the formation positions of the contact holes are different for each adjacent pellet, such as 110 and 210. Thereby, a different pattern is formed for each pellet.

【0005】[0005]

【発明が解決しようとする課題】しかし、上述した従来
例では、位置を一個一個識別するためのパターンをペレ
ットに形成していない。従って、この方法では、同じパ
ターンの繰り返しのROMパターンのような場合にしか
適用が困難であり、異なるパターンを有するロジックの
ような場合には適用ができなくなるという問題があっ
た。
However, in the above-mentioned conventional example, a pattern for identifying each position is not formed on the pellet. Therefore, this method is difficult to apply only to the case of a ROM pattern having the same pattern repeated, and cannot be applied to the case of a logic having a different pattern.

【0006】また、異なる識別情報を有しているとうた
っているが、実際は製品の特性の異なるものを有してい
るということであり、すべての製品が異なる特性を有し
ていることになる。従って、同じ特性の製品を同一ウエ
ーハ内に作った時に識別するためのパターンを作ること
ができず、ウエーハのどの位置にあったものかを識別す
ることができないという問題があった。
[0006] In addition, although it is said that it has different identification information, it actually has different characteristics of products, which means that all products have different characteristics. Therefore, there is a problem that it is not possible to create a pattern for identifying products having the same characteristics when they are made in the same wafer, and it is not possible to identify a position on the wafer.

【0007】そこで、本発明の目的は、上記問題を解決
するために、異なるパターンを有するロジックのような
場合にも適用でき、ウエーハのどの位置にあったものか
を識別することができる半導体装置の製造方法を提供す
ることにある。
Therefore, the object of the present invention can be applied to the case of a logic having a different pattern in order to solve the above-mentioned problem, and a semiconductor device which can identify a position on a wafer which is located there. It is to provide a manufacturing method of.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、一枚の半導体ウ
エーハから同一の電気的特性を有する半導体装置(ペレ
ット)を複数個製造する半導体装置の製造方法におい
て、複数個の半導体装置の各々に、半導体ウエーハのど
の部分にあったかを識別可能にする異なる識別情報を付
与したことを特徴とする。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention is to manufacture a plurality of semiconductor devices (pellets) having the same electrical characteristics from a single semiconductor wafer. In a method of manufacturing a semiconductor device, different identification information is added to each of the plurality of semiconductor devices so as to identify which part of the semiconductor wafer was located.

【0009】また、一枚の半導体ウエーハに半導体素子
を形成した後に全面に配線材となる金属膜を成長させる
工程と、金属膜の表面にフォトレジストを塗布する工程
と、露光することにより配線を任意に形成する工程と、
フォトレジストを現像液で現像する前に、一部分のみ紫
外線や赤外線などの光線を透過するパターンを有する露
光用のレテイクルを用いて再度露光する工程とを含み、
再度露光する時のマスク(レテイクル)は、識別用パタ
ーン作成用の開口部のみ有しているのが好ましい。
Further, after forming a semiconductor element on a single semiconductor wafer, a step of growing a metal film to be a wiring material over the entire surface, a step of applying a photoresist to the surface of the metal film, and a step of exposing the wiring by exposure. Optionally forming a step,
Before developing the photoresist with a developer, exposing again using a reticle for exposure having a pattern that transmits light rays such as ultraviolet rays or infrared rays only partially,
It is preferable that the mask (reticle) for re-exposure has only an opening for creating a pattern for identification.

【0010】さらに、再度露光する時、X方向とY方向
とにステップする時に、ペレットの寸法と異なるステッ
プ幅でX,Y方向に移動するのが好ましい。
Further, when re-exposure, when stepping in the X and Y directions, it is preferable to move in the X and Y directions with a step width different from the size of the pellet.

【0011】またさらに、移動する寸法はペレット幅±
αの寸法で、αの値は、識別パターンの間隔に対応する
寸法であるのが好ましい。
[0011] Furthermore, the dimension to move is the pellet width ±
In the dimension of α, the value of α is preferably a dimension corresponding to the interval of the identification pattern.

【0012】また、識別パターンは、金属配線で結ばれ
た抵抗素子が複数個並んでおり、X方向には少なくとも
X方向のペレットの個数以上の数が、またY方向にはY
方向のペレット数以上の数が並んでおり、X方向,Y方
向でそれぞれの抵抗値を外部のパッドに引き出すことに
よって知ることを可能にしたのが好ましい。
In the identification pattern, a plurality of resistance elements connected by metal wiring are arranged, and the number of pellets in the X direction is at least equal to or greater than the number of pellets in the X direction.
Preferably, the number of pellets in the direction is equal to or more than the number of pellets, and it is preferable that each resistance value in the X direction and the Y direction can be known by drawing the resistance value to an external pad.

【0013】さらに、パッドは識別パターン専用でな
く、少なくとも3つ以上のパッドで構成され、その1つ
はX,Y共通で使用し、残りの2つについては、同電位
の電源があれば電源のパッドと共用するのが好ましい。
Further, the pad is not dedicated to the identification pattern, but is constituted by at least three or more pads, one of which is used in common for X and Y, and the other two are provided with a power supply having the same potential. It is preferable to use the same pad.

【0014】以上本発明の半導体装置の製造方法につい
て説明したが、上述した製造方法で形成されるウエーハ
内の各ペレットはすべて同じ電気特性を有していても、
一個一個異なる識別素子を作り込むことによって、樹脂
封止等によって内部が視覚的に見えない状態でも、外部
に出されたパッド間の抵抗値などの電気特性を調べるこ
とによってペレット一個一個がウエーハのどの位置にあ
ったものかが識別可能となる。
Although the method of manufacturing a semiconductor device according to the present invention has been described above, even if all the pellets in a wafer formed by the above-described manufacturing method have the same electrical characteristics,
By making different identification elements one by one, even if the inside is not visually visible due to resin sealing etc., each pellet is examined by examining the electrical characteristics such as the resistance value between the pads exposed to the outside. It becomes possible to identify which position was located.

【0015】このように、本発明の半導体装置の製造方
法では、一枚の半導体ウエーハから同一の電気特性を有
する製品を複数個製造する半導体装置(以下ペレットと
呼ぶ)でありながら、すべてのおのおのが異なる識別情
報を有する。
As described above, in the method of manufacturing a semiconductor device according to the present invention, all of the semiconductor devices (hereinafter referred to as pellets) for manufacturing a plurality of products having the same electrical characteristics from one semiconductor wafer are manufactured. Have different identification information.

【0016】[0016]

【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態について詳細に説明する。
Next, an embodiment of the present invention will be described in detail with reference to the drawings.

【0017】図1は、本発明の半導体装置の製造方法の
実施の形態の構成を示す図である。この図はまた、本発
明の半導体装置の製造方法の実施例および製造する識別
パターンの例を示している。まず、半導体装置を製造す
る場合、通常、ポジタイプのフォトレジストを塗布した
後に、ステッパーにて、フォトマスク(レテイクルと呼
ぶ)を一定の間隔でステップして露光を行う。そのイメ
ージを図1に示す。ウエーハ5にあらかじめ決めたルー
ト(たとえばA→Bのようなルート)でステッピング方
向6に露光する。一回の露光で露光できるのは、この場
合3×3=9個である。これを1ショット7と呼ぶ。半
導体素子を製造した後に、配線を加工するために、金属
で全面を覆う。次に、フォトレジストで全面を覆う。
FIG. 1 is a diagram showing a configuration of an embodiment of a method of manufacturing a semiconductor device according to the present invention. This figure also shows an embodiment of the method for manufacturing a semiconductor device of the present invention and an example of an identification pattern to be manufactured. First, in the case of manufacturing a semiconductor device, usually, after applying a positive type photoresist, exposure is performed by stepping a photomask (referred to as a reticle) at regular intervals by a stepper. The image is shown in FIG. The wafer 5 is exposed in a stepping direction 6 by a predetermined route (for example, a route such as A → B). In this case, 3 × 3 = 9 can be exposed in one exposure. This is called one shot 7. After manufacturing the semiconductor element, the entire surface is covered with metal to process the wiring. Next, the entire surface is covered with a photoresist.

【0018】このように、本発明の半導体装置の製造方
法は、特に、同一ウエーハ5内におけるすべてのペレッ
トが、同じ電気的特性を有する半導体装置(ペレット)
を製造する場合、ウエーハ5のどの部分にあったかを識
別可能にする。
As described above, in the method of manufacturing a semiconductor device according to the present invention, in particular, all the pellets in the same wafer 5 have the same electrical characteristics.
Is manufactured, it is possible to identify which part of the wafer 5 was located.

【0019】[0019]

【実施例】次に、図面を参照して、本発明の実施例につ
いて詳細に説明する。
Next, an embodiment of the present invention will be described in detail with reference to the drawings.

【0020】図2は、本発明の実施例の構成を示す概略
図である。まず、配線のパターンを形成するためのレテ
イクルで露光する。次に、現像しないで、別の再露光レ
テイクル10を用い露光する。その後に現像する。この
再露光の時に使用する再露光レテイクル10は、再露光
パターン11を有する。
FIG. 2 is a schematic diagram showing the configuration of the embodiment of the present invention. First, exposure is performed with a reticle for forming a wiring pattern. Next, exposure is performed using another re-exposure reticle 10 without developing. Thereafter, development is performed. The re-exposure reticle 10 used at the time of this re-exposure has a re-exposure pattern 11.

【0021】図3は、再露光パターンを示す概略図であ
る。この再露光パターン11は、図3に示すような製品
の特性を決める配線以外の余白の場所に識別記号12の
一部分を配置し、この識別パターンの一部を露光するた
めのパターンである。
FIG. 3 is a schematic diagram showing a re-exposure pattern. The re-exposure pattern 11 is a pattern for arranging a part of the identification symbol 12 in a space other than the wiring that determines the characteristics of the product as shown in FIG. 3 and exposing a part of the identification pattern.

【0022】図4は、その識別パターンの例を示す概略
図である。この場合、抵抗素子13をY方向とX方向に
それぞれ平行に数本配置している。抵抗素子13は、A
L配線14でむすばれ、その両端はボンデイングパッド
16,17,18につながれている。たとえば、ボンデ
イングパッドA16とボンデイングパッドB17との間
の抵抗値と、ボンデイングパッドB17とボンデイング
パッドC18との間の抵抗値が、そのペレットのX方向
とY方向の固有の値となる。
FIG. 4 is a schematic diagram showing an example of the identification pattern. In this case, several resistance elements 13 are arranged in parallel in the Y direction and the X direction, respectively. The resistance element 13 is A
The two ends are connected to bonding pads 16, 17, 18. For example, the resistance value between the bonding pad A16 and the bonding pad B17 and the resistance value between the bonding pad B17 and the bonding pad C18 are unique values in the X and Y directions of the pellet.

【0023】再露光時にステッパ―で露光する場合、こ
の再露光レチクルは、ペレット1個分のパターンしかも
たず、一個一個のペレットをステッピング方向6(図
1)の方向に沿って露光する。この場合、X方向とY方
向にステップする時に、ペレットの寸法と異なるステッ
プ幅でX,Y方向に移動する。
In the case of exposure with a stepper at the time of re-exposure, this re-exposure reticle has only one pellet pattern and exposes each individual pellet in the stepping direction 6 (FIG. 1). In this case, when stepping in the X direction and the Y direction, it moves in the X and Y directions with a step width different from the size of the pellet.

【0024】その寸法はペレット幅±α15(図5)
で、αの値は、識別パターンの間隔α15に対応する寸
法である。たとえば、再露光した場合、図1の左上を座
標(1,1)とすると、一個進むときに+α分シフトす
るとすれば、ペレット(1,4)2の場合、図5のよう
に、X方向に0、Y方向に3α16シフトし、X方向露
光個所19,Y方向露光個所20のように露光される。
The dimensions are pellet width ± α15 (FIG. 5).
Where the value of α is a dimension corresponding to the interval α15 between the identification patterns. For example, in the case of re-exposure, assuming that the upper left of FIG. 1 is the coordinate (1, 1), if the position is shifted by + α when moving forward by one, in the case of the pellet (1, 4) 2, as shown in FIG. The position is shifted by 3α16 in the Y direction, and the exposure is performed as in the X direction exposure position 19 and the Y direction exposure position 20.

【0025】また、図6に示すように、ペレット(4,
2)3の場合にも同様に、X方向に3α18,Y方向に
α17シフト露光される,また、ペレット(最終)の場
合は、図7に示すように露光され、X方向は全ての抵抗
素子が配線とつながり、Y方向は、1本以外配線がカッ
トされることになる。
Further, as shown in FIG.
2) Similarly, in the case of 3, exposure is performed by 3α18 shift in the X direction and α17 shift in the Y direction. In the case of the pellet (final), exposure is performed as shown in FIG. Is connected to the wiring, and in the Y direction, wiring other than one is cut.

【0026】つまり、ポジタイプレジストの露光された
部分は光が当たり、現像し、エッチングした時にX方向
露光個所19、Y方向露光個所20の部分の配線が切断
され、その抵抗はオープンとなる。その結果、それぞれ
のペレットが同じ特性をもつ製品であってもそれとは関
係なく、異なる識別パターンを有することができ、パッ
ド間で抵抗値を測ることで、相対的に、X,Yの座標を
知ることが可能となる。第1の実施例では、並行に並ん
だ抵抗値の値を、並列にした時に、抵抗値の作り込みの
バラツキを考慮し、各ペレットの識別抵抗値がバラツキ
範囲以上の抵抗値の差を持たせるようにする。そのた
め、図4の各抵抗素子の長さが違っている。
That is, when the exposed portion of the positive type resist is irradiated with light, developed and etched, the wirings at the X-direction exposure portion 19 and the Y-direction exposure portion 20 are cut off, and the resistance is opened. As a result, even if each pellet is a product having the same characteristics, it can have a different identification pattern regardless of that, and by measuring the resistance value between the pads, the coordinates of X and Y can be relatively set. It becomes possible to know. In the first embodiment, when the resistance values arranged in parallel are arranged in parallel, the discrimination resistance value of each pellet has a difference in resistance value that is equal to or more than the variation range in consideration of the variation in the formation of the resistance value. To make it work. Therefore, the length of each resistance element in FIG. 4 is different.

【0027】次に、本発明の他の実施例について詳細に
説明する。
Next, another embodiment of the present invention will be described in detail.

【0028】まず、本発明の第2の実施例について説明
する。上述した第1の実施例では、並行に並んだ抵抗値
の値を、並列にした時に、抵抗値の作り込みのバラツキ
を考慮し、バラツキ以上の抵抗値の差を持たせるように
抵抗素子13を設定しているが、第2の実施例では、抵
抗素子の長さを同じにして、ばらつきを持たせるため
に、異なる層抵抗を有する抵抗素子を採用することをあ
げる。この第2の実施例は、特に、図示しない。
First, a second embodiment of the present invention will be described. In the above-described first embodiment, when the resistance values arranged in parallel are made parallel, the resistance element 13 is made to have a difference in resistance value larger than the variation in consideration of the variation of the resistance value when the resistance value is made. However, in the second embodiment, in order to make the lengths of the resistive elements the same and to make the resistive elements have variations, the use of resistive elements having different layer resistances is mentioned. This second embodiment is not particularly shown.

【0029】[0029]

【発明の効果】以上説明したように、本発明によれば、
位置を識別するものをペレットに形成することができ
る。従って、同一ウエーハ内の同一特性をもつペレット
が全て異なる識別特性を持っているので、ウエーハのど
の位置にあったものかを識別することができるようにな
るという効果を奏する。
As described above, according to the present invention,
What identifies the location can be formed on the pellet. Therefore, since all the pellets having the same characteristic in the same wafer have different identification characteristics, it is possible to identify the position on the wafer where the pellet was located.

【0030】また、その識別するためのパターンをそれ
ぞれの製品に作り込むことにより容易に識別することを
可能にし、作り込みを行う工程に早くフィードバック
し、ロスを少なくするという効果を奏する。
In addition, it is possible to easily identify a product by forming a pattern for the identification in each product, and to provide early feedback to a process of making the product to reduce a loss.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の構成を示す平面図であ
り、ステッパーでの露光のイメージを示す図である。
FIG. 1 is a plan view showing a configuration of an embodiment of the present invention, showing an image of exposure by a stepper.

【図2】再露光のイメージを示す概略図である。FIG. 2 is a schematic diagram showing an image of re-exposure.

【図3】ウエーハ内のペレットと識別素子部分配置を示
す概略図である。
FIG. 3 is a schematic view showing a partial arrangement of a pellet and an identification element in a wafer.

【図4】識別パターンの例を示す概略図である。FIG. 4 is a schematic diagram showing an example of an identification pattern.

【図5】ペレット(1,4)の場合の露光個所を示す概
略図である。
FIG. 5 is a schematic view showing an exposure location in the case of a pellet (1, 4).

【図6】ペレット(4,2)の場合の露光個所を示す概
略図である。
FIG. 6 is a schematic view showing an exposure location in the case of a pellet (4, 2).

【図7】ペレット(最終)の場合の露光個所を示す概略
図である。
FIG. 7 is a schematic view showing an exposure location in the case of a pellet (final).

【図8】従来例を示す概略図である。(A)は半導体ウ
エーハを示し、(B)は(A)の一部分の拡大図であ
る。
FIG. 8 is a schematic view showing a conventional example. (A) shows a semiconductor wafer, and (B) is an enlarged view of a part of (A).

【図9】露光時の隣り合ったペレットの露光個所を示す
概略図である。(A),(B)は、隣り合ったペレット
である。
FIG. 9 is a schematic diagram showing an exposed portion of adjacent pellets during exposure. (A) and (B) are adjacent pellets.

【符号の説明】[Explanation of symbols]

1 ペレット 1a ペレットA 1b ペレットB 1c ペレットC 2 ペレット(1,4) 3 ペレット(4,2) 4 ペレット(最終) 5 ウエーハ 6 ステッピング方向 7 ショット 8 スクライブ幅 9 ショット 10 再露光レチクル 11 再露光パターン 12 識別パターン位置 13 抵抗素子 14 AL配線 15 α 16 ボンディングパッドA 17 ボンディングパッドB 18 ボンディングパッドC 19 X方向露光個所 20 Y方向露光個所 60 半導体ウエーハの一部分 61,71,31,41 IC 62 61の同一箇所 72 71の同一箇所 50 半導体ウエーハ 100,101,200,201 トランジスタ 110,210 コンタクトホール 120,121,220,221 ワード線 130,131,230,231 ビット線 Reference Signs List 1 pellet 1a pellet A 1b pellet B 1c pellet C2 pellet (1,4) 3 pellet (4,2) 4 pellet (final) 5 wafer 6 stepping direction 7 shot 8 scribe width 9 shot 10 re-exposure reticle 11 re-exposure pattern 12 Identification pattern position 13 Resistance element 14 AL wiring 15 α 16 Bonding pad A 17 Bonding pad B 18 Bonding pad C 19 X direction exposure location 20 Y direction exposure location 60 Part of semiconductor wafer 61, 71, 31, 41 IC 62 61 Same location 72 71 Same location 50 Semiconductor wafer 100, 101, 200, 201 Transistor 110, 210 Contact hole 120, 121, 220, 221 Word line 130, 131, 230, 231 Bit line

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】一枚の半導体ウエーハから同一の電気的特
性を有する半導体装置(ペレット)を複数個製造する半
導体装置の製造方法において、 前記複数個の半導体装置の各々に、前記半導体ウエーハ
のどの部分にあったかを識別可能にする異なる識別情報
を付与したことを特徴とする半導体装置の製造方法。
1. A method of manufacturing a plurality of semiconductor devices (pellets) having the same electrical characteristics from one semiconductor wafer, wherein each of the plurality of semiconductor devices includes a semiconductor wafer. A method of manufacturing a semiconductor device, wherein different identification information for identifying whether a part is present is provided.
【請求項2】一枚の半導体ウエーハに半導体素子を形成
した後に全面に配線材となる金属膜を成長させる工程
と、 前記金属膜の表面にフォトレジストを塗布する工程と、 露光することにより配線を任意に形成する工程と、 前記フォトレジストを現像液で現像する前に、一部分の
み紫外線や赤外線などの光線を透過するパターンを有す
る露光用のレテイクルを用いて再度露光する工程と、 を含み、前記再度露光する時のレテイクルは、識別用パ
ターン作成用の開口部のみ有していることを特徴とす
る、請求項1に記載の半導体装置の製造方法。
2. A step of growing a metal film to be a wiring material over the entire surface after forming a semiconductor element on one semiconductor wafer; a step of applying a photoresist on the surface of the metal film; Arbitrarily forming a step, and before developing the photoresist with a developer, exposing again using a reticle for exposure having a pattern that transmits only a portion of light such as ultraviolet light or infrared light, 2. The method according to claim 1, wherein the reticle for re-exposure has only an opening for creating an identification pattern.
【請求項3】前記再度露光する時、X方向とY方向とに
ステップする時に、前記ペレットの寸法と異なるステッ
プ幅でX,Y方向に移動することを特徴とする、請求項
2に記載の半導体装置の製造方法。
3. The method according to claim 2, wherein the step of moving in the X and Y directions at a step width different from the dimension of the pellet when stepping in the X direction and the Y direction when the exposure is performed again. A method for manufacturing a semiconductor device.
【請求項4】前記移動する寸法はペレット幅±αの寸法
で、前記αの値は、識別パターンの間隔に対応する寸法
であることを特徴とする、請求項3に記載の半導体装置
の製造方法。
4. The manufacturing method of a semiconductor device according to claim 3, wherein said moving dimension is a dimension of a pellet width ± α, and said value of α is a dimension corresponding to an interval between identification patterns. Method.
【請求項5】前記識別パターンは、前記金属配線で結ば
れた抵抗素子が複数個並んでおり、X方向には少なくと
もX方向のペレットの個数以上の数が、またY方向には
Y方向のペレット数以上の数が並んでおり、X方向,Y
方向でそれぞれの抵抗値を外部のパッドに引き出すこと
によって知ることを可能にしたことを特徴とする、請求
項4に記載の半導体装置の製造方法。
5. The identification pattern includes a plurality of resistance elements connected by the metal wiring, wherein at least the number of pellets in the X direction is equal to or greater than the number of pellets in the X direction, and the number of pellets in the Y direction is equal to the Y direction. More than the number of pellets are lined up,
5. The method of manufacturing a semiconductor device according to claim 4, wherein each of the resistance values in the directions can be known by drawing the resistance value to an external pad.
【請求項6】前記パッドは識別パターン専用でなく、少
なくとも3つ以上のパッドで構成され、その1つはX,
Y共通で使用し、残りの2つについては、同電位の電源
があれば電源のパッドと共用することを特徴とする、請
求項5に記載の半導体装置の製造方法。
6. The pad is not dedicated to the identification pattern, but is composed of at least three or more pads, one of which is X,
6. The method of manufacturing a semiconductor device according to claim 5, wherein Y is used in common, and the remaining two are shared with a power supply pad if there is a power supply having the same potential.
JP16788399A 1999-06-15 1999-06-15 Method for manufacturing semiconductor device Expired - Fee Related JP3459794B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16788399A JP3459794B2 (en) 1999-06-15 1999-06-15 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16788399A JP3459794B2 (en) 1999-06-15 1999-06-15 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2000357640A true JP2000357640A (en) 2000-12-26
JP3459794B2 JP3459794B2 (en) 2003-10-27

Family

ID=15857855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16788399A Expired - Fee Related JP3459794B2 (en) 1999-06-15 1999-06-15 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3459794B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294930A (en) * 2005-04-12 2006-10-26 Denso Corp Semiconductor integrated circuit device and mounting method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294930A (en) * 2005-04-12 2006-10-26 Denso Corp Semiconductor integrated circuit device and mounting method thereof

Also Published As

Publication number Publication date
JP3459794B2 (en) 2003-10-27

Similar Documents

Publication Publication Date Title
US4442188A (en) System for specifying critical dimensions, sequence numbers and revision levels on integrated circuit photomasks
JP4838061B2 (en) Method for adding chip ID in semiconductor integrated circuit
CN113785384A (en) Method for die-level unique authentication and serialization of semiconductor devices using optoelectronic tags
JPS5968928A (en) Manufacture of semiconductor device
CN113632213A (en) Method for conducting bare chip level unique authentication and serialization on semiconductor device
JP2000357640A (en) Production of semiconductor device
US6893806B2 (en) Multiple purpose reticle layout for selective printing of test circuits
JPH01234850A (en) Photomask for semiconductor integrated circuit
JP4748337B2 (en) Design circuit pattern for semiconductor circuit test
JPH11133585A (en) Mask for exposure and its production
JP2007287989A (en) Method of manufacturing semiconductor device
JP2564440B2 (en) Method of manufacturing chip with in-wafer position indication
JPH056176B2 (en)
KR100728947B1 (en) Method for exposing using reticle for semiconductor device
JPS63275115A (en) Pattern forming method for semiconductor device
JP2004265983A (en) Semiconductor device and its manufacturing method
JPH0766113A (en) Reticle and formation of verner for alignment thereof
JP2005017314A (en) Exposure mask and method for manufacturing semiconductor device
JP2004214256A (en) Method of manufacturing semiconductor device
KR100607733B1 (en) Apparatus for manufacturing a reticle in semiconductor device
KR100552587B1 (en) Method for measuring overlay pattern in semiconductor processing
JPH03259541A (en) Manufacture of semiconductor device
JP2002217298A (en) Semiconductor wafer
KR19990058623A (en) How to Form Data Lines
JPS623944B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees