JP2000349744A - 位相同期システム及び方法 - Google Patents

Abstract

(57)【要約】 【課題】 変動クロックから、安定した複数の同期した
クロックを生成する。 【解決手段】 離れたクロック発生源からクロック信号
を入力する遠隔装置の位相同期システムに、クロック信
号を追従し複数の周波数のクロック信号を生成する複数
の周波数シンセサイザと、生成されたクロック信号を個
別にカウントし、所定カウント値で初期化し、カウント
の繰り返し周期で出力クロックを生成する複数のクロッ
ク生成回路2-4と、繰り返し周期毎にカウント値を監視
するための上限値、下限値を保持し、監視したカウント
値が上限値、下限値で定める範囲をはずれる場合には上
限値、下限値に到達したときにカウント値を個別に初期
化するウインドウ回路2-5と、遠隔装置に入力するクロ
ック信号を監視し、監視したクロック信号の異常時、電
源投入時には、初期同期パルスを発生して、全てのカウ
ント値を同時に初期化するための異常検出部2-2,2-6,2-
10とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は位相同期システムに関す
る。特に、本発明は、周波数変動、位相跳躍のある入力
クロックから相互に位相同期がとれ、クロックの過多、
欠落を防止し、安定した複数のクロックを生成する位相
同期システム及び方法に関する。

【０００２】

【従来の技術】上記位相同期回路に関連して特開平５−
２０７５７５号公報に記載されるものがある。これに開
示されているディジタル交換機はクロック発生源である
同期網から安定した複数のクロックを常に受信してい
る。ところで、上記クロック発生源である同期網から離
れて、独自にクロック発生源を持たない遠隔装置では、
同期網からのクロックを受信して利用しなければならな
い。

【０００３】

【発明が解決しょうとする課題】しかしながら、上記の
遠隔装置では、同期網から入力するクロックには、ジッ
タ、ワンダによる周波数変動があり、入力クロックをそ
のまま使用できないという問題がある。さらに、遠隔装
置には、複数のクロックが要求され、要求されるクロッ
クに同期がとられている必要があるという課題がある。
したがって、本発明は上記問題点等に鑑みて、周波数変
動のあるクロックから相互に同期があり、安定した複数
のクロックを生成できる位相同期システムを提供するこ
とを目的とする。

【０００４】

【課題を解決するための手段】本発明は前記問題点を解
決するために、離れたクロック発生源からクロック信号
を入力する遠隔装置の位相同期システムにおいて、前記
クロック信号を追従し、複数の周波数のクロック信号を
生成する複数の周波数シンセサイザと、前記周波数シン
セサイザの各々で生成されたクロック信号を個別にカウ
ントし、所定のカウント値で初期化し、カウントの繰り
返し周期で出力クロックを生成する複数のクロック生成
回路と、前記クロック生成回路の各々について繰り返し
周期毎にカウント値を監視するための上限値、下限値を
保持し、監視したカウント値が前記上限値、下限値で定
める範囲をはずれる場合には、前記上限値、下限値に到
達したときに、前記クロック生成回路のカウント値を個
別に初期化するウインドウ回路と、前記遠隔装置に入力
するクロック信号を監視し、監視したクロック信号の異
常時、電源の投入時には、初期同期パルスを発生して、
前記複数のクロック生成回路について全てのカウント値
を同時に初期化するための異常検出部とを備えることを
特徴とする位相同期システムを提供する。

【０００５】この手段により、周波数変動のあるクロッ
クから相互に同期があり、安定した複数のクロックを生
成できる。好ましくは、前記クロック生成回路の各々に
ついてカウントの繰り返し周期を最小のカウント繰り返
す周期の整数倍にする。この手段により、前記クロック
生成回路の出力クロックの同期をとることが可能にな
る。好ましくは、前記クロック生成回路自身によりカウ
ント値が所定値になったらカウント値を初期化するため
のカウンタ自走パルスの時間幅、前記ウインドウ回路に
よリ前記クロック生成回路のカウント値を初期化するた
めの初期化パルスの時間幅は、実質的に前記クロック信
号の時間幅であり、前記異常検出部により前記クロック
生成回路のカウント値を初期化するための初期同期パル
スの時間幅は、実質的に前記周波数シンセサイザの安定
時間である。この手段により、クロック生成回路への初
期設定値の引き込みが効率的に且つ正確に行える。

【０００６】好ましくは、前記クロック生成回路のカウ
ンタ自走パルスは、前記出力クロックの信号を微分する
ことにより、実質的に前記クロック信号の時間幅に形成
される。この手段により、出力クロックの広い時間幅が
クロック生成回路への初期設定値の引き込みに適する時
間幅になる。好ましくは、さらに、複数の伝送路からク
ロック信号を入力する伝送路用セレクタが設けられ、前
記伝送路用セレクタで選択されたクロック信号が前記周
波数シンセサイザの各々に出力される。

【０００７】この手段により、外部からより安定したク
ロック信号を選択して入力することが可能になる。これ
により、ウインドウ回路、異常検出部による初期化を減
少でき、この初期化に伴う若干の変動をさらに抑制でき
る。好ましくは、さらに、前記異常検出部により前記ク
ロック生成回路のカウント値を初期化する初期同期パル
スと、前記ウインドウ回路により前記クロック生成回路
のカウント値を初期化する初期化パルスを入力する初期
化用セレクタを設け、前記初期化用セレクタは、前記異
常検出部で監視したクロック信号が異常の場合に前記異
常検出部の前記初期同期パルスを選択して、それ以外の
場合には前記ウインドウ回路の初期化パルスを選択し
て、前記クロック生成回路に初期化を行わせ、さらに、
ＯＲゲート回路を設け、前記ＯＲゲートの一方に前記初
期化用セレクタの出力を入力し、その他方に前記クロッ
ク生成回路のカウンタ自走パルスを入力し、前記ＯＲゲ
ートの出力で、前記クロック生成回路のカウント値の初
期化を行う

【０００８】この手段により、それぞれの状態に応じ
て、初期化が円滑に行われる。さらに、本発明は、離れ
たクロック発生源からクロック信号を入力する遠隔装置
の位相同期方法において、前記クロック信号を追従し、
複数の周波数のクロック信号を生成する工程と、生成さ
れた複数の周波数のクロック信号について各々を個別に
カウントし、所定のカウント値で初期化し、カウントの
繰り返し周期で出力クロックを生成する工程と、繰り返
し周期毎にカウント値を監視するための上限値、下限値
を保持し、監視したカウント値が前記上限値、下限値で
定める範囲をはずれる場合には、前記上限値、下限値に
到達したときに、カウント値を個別に初期化する工程
と、前記遠隔装置に入力するクロック信号を監視し、監
視したクロック信号の異常時、電源投入時には、初期同
期パルスを発生して、全ての前記カウント値を同時に初
期化する工程とを備えることを特徴とする位相同期方法
を提供する。

【０００９】この手段により、上記発明と同様に、周波
数変動のあるクロックから相互に同期があり、安定した
複数のクロックを生成できる。

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明に係る遠隔装
置を説明する図である。本図に示す主装置１は交換機等
であり、クロック発生源から安定したクロックを常に受
信しているとする。主装置１に光伝送路等を介して外部
装置２が接続され、外部装置２は主装置１と同期したク
ロック出力を持つ。

【００１０】さらに、主装置１に光伝送路等を介して遠
隔装置３が接続され、遠隔装置３は、主装置１と同位相
の安定したクロック発生源を持たず、このため、光伝送
路等を介して主装置１、外部装置２からクロックを入力
する。主装置１、外部装置２から遠隔装置３に入力する
クロックは、光伝送路等のジッタ、ワンダに起因する周
波数変動の影響を受け、さらには、主装置１又は外部装
置２のクロックについて入力の切替えに起因する周波数
変動を受ける。また、遠隔装置３は位相同期回路３Ａを
有し、位相同期回路３Ａは主装置１から光伝送路等を経
由するクロック、外部装置２からのクロックを入力し、
過多、欠落を防止し安定した複数の出力クロックを得
る。

【００１１】位相同期回路３Ａは周波数変動、位相跳躍
のあるクロックの入力に対して出力クロックの絶対位相
規定を確保し、同時に複数の出力クロック相互の位相を
同期化させ、クロック間の相対位相規定を確保する。図
２は図１の遠隔装置３の位相同期回路３Ａを示す図であ
る。本図に示すように、遠隔装置３の位相同期回路３Ａ
にはセレクタ２−１が設けられる。セレクタ２−１は主
装置１が接続される光伝送路等又は外部装置２から入力
するクロックを基準クロックとして入力し、いずれか一
方を選択する。より安定した基準クロックを選択して、
後述する周波数変動に対する初期化に伴う若干の変動を
さらに抑制するためである。

【００１２】位相同期回路３Ａには複数の位相同期部３
ａ、３ｂが設けられる。位相同期部３ａ、３ｂの各々の
入力には周波数シンセサイザとしてＰＬＬ２−３が設け
られる。ＰＬＬ２−３の入力にはセレクタ２−１の出力
が接続され、ＰＬＬ２−３はセレクタ２−１により選択
された入力クロックを基準入力クロックとし、基準入力
クロックに追従して複数の周波数のクロックを発振す
る。すなわち、ＰＬＬ２−３には分周比１／Ｎａ、１／
Ｎｂの分周器２−７が設けられ、分周器２−７はＰＬＬ
２−３の発振クロックを入力クロックと同等周波数に単
純分周し、分周されたクロックはＰＬＬ２−３の発振周
波数の追従動作を行うための位相比較クロックに用いら
れる。

【００１３】ＰＬＬ２−３にはクロック生成回路２−４
が接続され、クロック生成回路２−４はＰＬＬ２−３の
発信クロックから必要な複数の周波数ｆａ、ｆｂの出力
クロックを生成する。クロック生成回路２−４はカウン
タ２−４−１とパルス発生器（ＰＧ）２−４−２からな
る。パルス発生器２−４−２は周波数の出力クロックを
出力する。位相同期部３ａ、３ｂの各々についてカウン
タ２−４−１の出力値が初期設定値からオーバーフロー
（アップダウンカウンタの場合）、又はエンプティ（ダ
ウンカウンタの場合）になるまでの繰り返し周期が設定
される。

【００１４】具体的には、繰り返し周期は、カウンタ２
−４−１の各々に入力する周波数変動等のないクロック
の１周期（時間）とカウンタ進数（フルスケール時の出
力値）の積で定義される。この繰り返し周期の設定が出
力クロックの周期の設定になる。上記の繰り返し周期は
カウンタ２−４−１の各々の出力クロックが同期するよ
うに、最小の繰り返し周波数の整数倍にしてある。ある
カウンタ２−４−１の必要な周波数の出力クロックは、
そのカウンタ２−４−１の各々に入力するＰＬＬ２−３
からの入力クロックの周期を分周比で調整し、且つカウ
ンタ２−４−１のカウンタ進数を調整することにより、
他のカウンタ２−４−１の出力クロックと同期を確保し
つつ、得られる。

【００１５】なお、カウンタ２−４−１の各々はオーバ
ーフロー時、エンプティ時にｈｉｇｈ（高）レベルから
ｌｏｗ（低）レベル又はこの逆に出力電圧を変化させ
て、出力クロックを生成する。カウンタ２−４−１の各
々のロード（Ｌｏａｄ）にはパルス発生器２−４−２の
出力クロックを時間微分したパルスがカウンタ自走パル
ス（カウンタロードパルス）として入力する。

【００１６】カウンタ２−４−１の各々にはタイマ（図
示しない）が設けられ、このタイマはカウンタ自走パル
スで計測を始め、カウンタ２−４−１の繰り返し周期だ
け経過するとパルスを発生する。この繰り返し周期用の
パルス発生時に、カウンタ２−４−１はカウント値を読
み取ってウインドウ回路２−５に出力する。読み取られ
るカウント値は、カウンタ２−４−１に入力するクロッ
クに周波数変動が無ければ、カウンタ２−４−１のフル
スケールのカウント値である。

【００１７】クロック生成回路２−４のカウンタ２−４
−１にはウインドウ回路２−５が設けられる。ウインド
ウ回路２−５は上限値記憶部２−５−１、下限値記憶部
２−５−２が設けられ、上限値記憶部２−５−１、下限
値記憶部２−５−２はカウンタ２−４−１の出力値につ
いて、繰り返し周期用のパルス発生時の許容変動範囲を
記憶する。これは、基準入力クロックのジッタ、ワンダ
によるＰＬＬ２−３の出力周波数の変動に対する許容揺
れ範囲を表す。基準入力クロックに対する絶対位相を保
証するために、繰り返し周期用のパルス発生時にカウン
タ２−４−１の出力値が許容変動範囲であるか範囲以外
であるかの監視を行う。

【００１８】カウンタ２−４−１に比較器２−５−３、
２−５−４が接続され、比較器２−５−３、２−５−４
はカウンタ２−４−１の出力値と上限値記憶部２−５−
１、下限値記憶部２−５−２の記憶値との比較をそれぞ
れ行う。比較器２−５−３、２−５−４にはＯＲゲート
２−５−５が接続される。さらに、セレクタ２−１には
パルス生成回路２−１０が設けられ、パルス生成回路２
−１０は基準クロックから初期同期パルスを生成する。
位相同期部３ａ、３ｂの各々の入力にはセレクタ２−９
が設けられ、セレクタ２−９の入力の一方にはパルス生
成回路２−１０から初期同期パルスが入力し、その入力
の他方にはＯＲゲート２−５−５の出力が入力する。

【００１９】セレクタ２−１には異常検出回路２−２が
接続され、異常検出回路２−２はセレクタ２−１により
選択された入力クロックの消失、欠落を周期的に監視す
る。異常検出回路２−２には初期設定タイマ２−６が接
続され、初期設定タイマ２−６は選択された入力クロッ
クの異常検出からの回復時、電源投入時に、セレクタ２
−９にパルス生成回路２−１０の初期同期パルスを選択
する信号を生成する。

【００２０】位相同期部３ａ、３ｂの各々にはＯＲゲー
ト２−８が設けられ、ＯＲゲート２−８の一方の入力に
はパルス発生器２−４−２の出力クロックを時間微分し
たパルスがウインドウ回路２−５を経由してＯＲゲート
２−８に入力され、その他方の入力にはセレクタ２−９
の出力が入力される。ＯＲゲート２−８の出力はカウン
タ２−４−１のロード（Ｌｏａｄ）入力に接続される。

【００２１】異常状態から定常状態への遷移（回復）し
たときには、基準入力クロックの消失、欠落、極端なジ
ッタ、ワンダが終息し、電源投入の影響が回復しクロッ
クが安定し始める。このとき、異常検出回路２−２は異
常から正常に状態遷移したというトリガ信号を発生す
る。この発生により、初期設定タイマ２−６にα時間だ
け起動がかかり、セレクタ２−９はパルス生成回路２−
１０からの初期同期パルスの選択を行う。なお、α時間
はＰＬＬ２−３の安定時間、すなわち、ＰＬＬ２−３の
同期確立時間である。

【００２２】選択された初期同期パルスは各カウンタ２
−４−１のロード入力に対して共通のカウンタロードパ
ルスとなる。これにより、カウンタ２−４−１の位相初
期設定が、以下のように、行われる。図３はカウンタ２
−４−１の初期化動作を説明する図である。異常検出回
路２−２、初期設定タイマ２−６、パルス生成回路２−
１０、セレクタ２−９を介して、本図に示すように、上
記の１つの初期同期パルス、すなわち、カウンタロード
パルスにより、カウンタ２−４−１のデータ入力値（初
期設定値）の引き込みが強制的に行われる。

【００２３】カウンタロードパルスの有効期間中にクロ
ック信号がＰＬＬ２−３からカウンタ２−４−１に入力
されると、入力の度に、クロックのエッジによりデータ
入力値（初期設定値）の引き込みが行われる。無効期間
ではデータ入力値（初期設定値）の引き込みを行うこと
ができなくなる。この間、カウンタ２−４−１はクロッ
クが入る度にカウントアップ又はカウントダウンを行
う。

【００２４】なお、カウンタロードパルスの有効期間の
幅は長くなると、引き込みに必要以上の時間がかかり、
１クロック分よりも短いとデータ入力値の引き込みを行
えなくなる場合がある。この幅は、ＰＬＬ２−３の安定
時間αを考慮して決定される。図４はカウンタ２−４−
１の相対的位相確保を説明する図である。上記の１つの
初期同期パルス（カウンタロードパルス）によりカウン
タ２−４−１が初期設定値を引き込むと、それ以後は、
本図に示すように、カウンタ自走パルス（カウンタロー
ドパルス）が有効になると、カウンタ２−４−１の各々
でカウンタ出力が初期出力値に変換される。出力クロッ
クのレベルが変化する。

【００２５】このため、カウンタ２−４−１の繰り返し
周期が相互に整数倍になっているので、位相同期部３
ａ、３ｂの各々のカウンタ２−４−１にて生成されるク
ロックの位相が同期化され、相対的な位相が確保され
る。図５はカウンタ２−４−１の動作例を説明する図で
ある。本図に示すように、カウンタ２−４−１は、カウ
ンタ入力クロックをカウントして、カウンタ出力を生成
する。カウンタ２−４−１はオーバーフローになると、
パルス発生器２−４−２の出力クロックのレベルを変化
させる。

【００２６】パルス発生器２−４−２は出力クロックの
微分して、必要に応じて反転を行い、カウンタ自走パル
スを生成する。カウンタ２−４−１への入力クロックに
変動が無ければ、カウンタ自走パルスと繰り返し周期用
のパルスはタイミングが一致する。なお、出力クロック
を微分してカウンタ自走パルスするを生成するのは、パ
ルス発生２−４−２の出力をそのまま、カウンタ自走パ
ルスとして用いると、初期設定値を引き込むには時間幅
が大きくすぎるので、微分により、時間幅を狭めるため
である。

【００２７】このカウンタ自走パルスにより、前述した
ように、カウンタ２−４−１はデータ入力値（初期設定
値）の引き込みを行う。なお、カウンタ２−４−１がカ
ウンタ自走パルスのみを入力している自走状態を保持し
ている場合には、パルス生成部２−１０からの初期同期
パルスのロード入力は行われない。なお、本図に示すよ
うに、前述の上限値記憶部２−５−１の上限値、下限記
憶部２−５−２の下限値の設定が行われる。例えば、カ
ウンタの進数（フルスケール）を１２３４とし、ウイン
ドウ回路２−５の許容揺れ範囲を８とする、上限値は１
２３０であり、下限値は０００４である。

【００２８】図６は図１のウインドウ回路２−５の動作
例で、入力クロック数の変動が小さい例を説明する図で
ある。本図（ａ）に示すように、カウンタ２−４−１へ
の入力クロックの数が異常過多になった場合には、繰り
返し周期よりもカウンタ自走パルスの周期が短くなる。
この場合、繰り返し周期用パルスの発生時、カウンタ２
−４−１のカウント値は下限値よりも小さい。このた
め、出力クロックの修正は行わない。

【００２９】同様に、本図（ｂ）に示すように、カウン
タ２−４−１への入力クロックの数が異常欠落した場合
には、繰り返し周期よりもカウンタ自走パルスの周期が
長くなる。この場合、繰り返し周期用パルスの発生時、
カウンタ２−４−１のカウント値は上限値よりも大き
い。このため、出力クロックの修正は行わない。したが
って、繰り返し周期用パルスの発生時にカウンタ２−４
−１のカウント値が上限値と下限値の間に、すなわち、
ウインドウ回路２−５の中心（カウンタ２−４−１のフ
ルスケール）付近の揺れ許容範囲にあれば、複数の同期
部３ａ、３ｂの各々の絶対的な位相が保持されることに
なる。

【００３０】図７は図１のウインドウ回路２−５の動作
例で、入力クロック数の変動が大きい例を説明する図で
ある。本図（ａ）に示すように、カウンタ２−４−１へ
の入力クロックの数が異常過多になった場合には、繰り
返し周期用パルスの発生時、カウンタ２−４−１のカウ
ント値は、初期設定値に引き込まれた初期化後、下限値
よりも大きくなる場合がある。この場合には、下限値を
越えた時点で、再度カウンタ自走パルスを発生し、出力
クロックを修正し、カウンタ２−４−１の初期設定値の
引き込みをやり直す。

【００３１】同様に、本図（ｂ）に示すように、カウン
タ２−４−１への入力クロックの数が異常欠落になった
場合には、繰り返し周期用パルスの発生時、カウンタ２
−４−１のカウント値は、初期化が行われず、上限値よ
りも小さい場合がある。この場合には、上限値を越えた
時点で、初期化パルス（カウンタロードパルス）を発生
し、出力クロックを修正し、カウンタ２−４−１の初期
設定値の引き込みをやり直す。したがって、繰り返し周
期用パルスの発生時にカウンタ２−４−１のカウント値
が上限値と下限値の間、すなわち、ウインドウ回路２−
５の中心（カウンタ２−４−１のフルスケール）付近の
揺れ許容範囲からはずれれば、この許容範囲に入るよう
に、初期化パルス（カウンタロードパルス）を発生する
ことにより、複数の同期部３ａ、３ｂの各々の絶対的な
位相が個別に保持されることになる。以上の説明では、
ウインドウ回路２−５の中心付近をカウンタ２−４−１
のフルスケール付近に設定したが、これに限らず、任意
のカウント数に設定してもい。

【００３２】すなわち、入力クロックのジッタ、ワンダ
等の微妙な周波数変動を吸収し、且つ、位相が所定の範
囲からはずれる判定された場合、入力クロックが一時的
に無くなり再入力したとき、入力クロック周波数変動が
著しく大きくなったときに、ウインドウ回路２−５によ
り、カウンタ２−４−１に対して初期化が行われる。

【００３３】なお、入力クロックについてウインドウ回
路２−５で処理できないほどの周波数の異常変動がある
場合には、異常検出回路２−２が動作し、その周波数の
異常変動が検出されて、初期設定タイマ２−６、パルス
生成回路２−１０、セレクタ２−９、ＯＲゲート８を介
して、初期同期パルスにより、カウンタ２−４−１の初
期化が行われる。以上、カウンタ２−４−１のオーバー
フローの場合について説明をしたが、カウンタ２−４−
１のエンプティの場合にも同様に説明を行うことができ
る。

【００３４】

【発明の効果】以上説明したように、本発明によれば、
入力クロックから複数のクロックを生成し、クロック同
士の同期をとり、且つ個々のクロックの安定性を確保
し、且つ、入力クロックに著しい周波数変動があるとこ
れを検出して複数のクロックを同時に初期化してクロッ
クの安定化を可能にした。

【図面の簡単な説明】

【図１】本発明に係る遠隔装置を説明する図である。

【図２】図１の遠隔装置３の位相同期回路３Ａを示す図
である。

【図３】カウンタ２−４−１の初期化動作を説明する図
である。

【図４】カウンタ２−４−１の相対的位相確保を説明す
る図である。

【図５】カウンタ２−４−１の動作例を説明する図であ
る。

【図６】図１のウインドウ回路２−５の動作例で、入力
クロック数の変動が小さい例を説明する図である。

【図7】図１のウインドウ回路２−５の動作例で、入力
クロック数の変動が大きい例を説明する図である。

【符号の説明】

１…主装置 ２…外部装置 ３…遠隔装置 ２−１、２−９…セレクタ ２−３…ＰＬＬ ２−４−１…カウンタ ２−４−２…ＰＧ ２−５…ウインドウ回路 ２−５−１…上限記憶部 ２−５−２…下限記憶部 ２−５−３、２−５−４…比較器 ２−６…初期設定タイマ ２−７…分周器 ２−８、２−５−５…ＯＲゲート ２−１０…パルス生成部 ３ａ、３ｂ…位相同期部

Claims (8)

【特許請求の範囲】
1. 【請求項１】離れたクロック発生源からクロック信号を
   入力する遠隔装置の位相同期システムにおいて、 前記クロック信号を追従し、複数の周波数のクロック信
   号を生成する複数の周波数シンセサイザと、 前記周波数シンセサイザの各々で生成されたクロック信
   号を個別にカウントし、所定のカウント値で初期化し、
   カウントの繰り返し周期で出力クロックを生成する複数
   のクロック生成回路と、 前記クロック生成回路の各々について繰り返し周期毎に
   カウント値を監視するための上限値、下限値を保持し、
   監視したカウント値が前記上限値、下限値で定める範囲
   をはずれる場合には、前記上限値、下限値に到達したと
   きに、前記クロック生成回路のカウント値を個別に初期
   化するウインドウ回路と、 前記遠隔装置に入力するクロック信号を監視し、監視し
   たクロック信号の異常時、電源投入時には、初期同期パ
   ルスを発生して、前記複数のクロック生成回路について
   全てのカウント値を同時に初期化するための異常検出部
   とを備えることを特徴とする位相同期システム。
2. 【請求項２】 前記クロック生成回路の各々についてカ
   ウントの繰り返し周期を最小のカウント繰り返し周期の
   整数倍にすることを特徴とする、請求項１に記載の位相
   同期システム。
3. 【請求項３】 前記クロック生成回路自身によりカウン
   ト値が所定値になったらカウント値を初期化するための
   カウンタ自走パルスの時間幅、前記ウインドウ回路によ
   リ前記クロック生成回路のカウント値を初期化するため
   の初期化パルスの時間幅は、実質的に前記クロック信号
   の時間幅であり、前記異常検出部により前記クロック生
   成回路のカウント値を初期化するための初期同期パルス
   の時間幅は、実質的に前記周波数シンセサイザの安定時
   間であることを特徴とする、請求項１に記載の位相同期
   システム。
4. 【請求項４】 前記クロック生成回路のカウンタ自走パ
   ルスは、前記出力クロックの信号を微分することによ
   り、実質的に前記クロック信号の時間幅に形成されるこ
   とを特徴とする、請求項３に記載の位相同期システム。
5. 【請求項５】 さらに、複数の伝送路からクロック信号
   を入力する伝送路用セレクタが設けられ、前記伝送路用
   セレクタで選択されたクロック信号が前記周波数シンセ
   サイザの各々に出力されることを特徴とする、請求項１
   に記載の位相同期システム。
6. 【請求項６】 さらに、前記異常検出部により前記クロ
   ック生成回路のカウント値を初期化する初期同期パルス
   と、前記ウインドウ回路により前記クロック生成回路の
   カウント値を初期化する初期化パルスを入力する初期化
   用セレクタを設け、前記初期化用セレクタは、前記異常
   検出部で監視したクロック信号が異常の場合に前記異常
   検出部の前記初期同期パルスを選択して、それ以外の場
   合には前記ウインドウ回路の初期化パルスを選択して、
   前記クロック生成回路に初期化を行わせることを特徴と
   する、請求項１に記載の位相同期システム。
7. 【請求項７】 さらに、ＯＲゲート回路を設け、前記Ｏ
   Ｒゲートの一方に前記初期化用セレクタの出力を入力
   し、その他方に前記クロック生成回路のカウンタ自走パ
   ルスを入力し、前記ＯＲゲートの出力で、前記クロック
   生成回路のカウント値の初期化を行うことを特徴とす
   る、請求項６に記載の位相同期システム。
8. 【請求項８】 離れたクロック発生源からクロック信号
   を入力する遠隔装置の位相同期方法において、 前記クロック信号を追従し、複数の周波数のクロック信
   号を生成する工程と、 生成された複数の周波数のクロック信号について各々を
   個別にカウントし、所定のカウント値で初期化し、カウ
   ントの繰り返し周期で出力クロックを生成する工程と、 繰り返し周期毎にカウント値を監視するための上限値、
   下限値を保持し、監視したカウント値が前記上限値、下
   限値で定める範囲をはずれる場合には、前記上限値、下
   限値に到達したときに、カウント値を個別に初期化する
   工程と、 前記遠隔装置に入力するクロック信号を監視し、監視し
   たクロック信号が異常の場合には初期同期パルスを発生
   して、全ての前記カウント値を同時に初期化する工程と
   を備えることを特徴とする位相同期方法。