JP2000349611A - フォトカプラを用いたインタフェース回路 - Google Patents
フォトカプラを用いたインタフェース回路Info
- Publication number
- JP2000349611A JP2000349611A JP11154659A JP15465999A JP2000349611A JP 2000349611 A JP2000349611 A JP 2000349611A JP 11154659 A JP11154659 A JP 11154659A JP 15465999 A JP15465999 A JP 15465999A JP 2000349611 A JP2000349611 A JP 2000349611A
- Authority
- JP
- Japan
- Prior art keywords
- input
- photocoupler
- signal
- output
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 複数の通信入力とマイクロプロセッサとの間
にマルチプレクサ回路を配置するため、部品点数が多く
なり、また消費電力も大きくなるという問題があった。 【解決手段】 各フォトカプラ１のエミッタ側をワイヤ
ード・オア結合してプルダウン抵抗２及びＣＰＵ３のＩ
Ｏポートに接続し、フォトカプラ１のコレクタ側に内部
プルアップＭＯＳ３２のＯＮ／ＯＦＦ制御機能を備えた
ＣＰＵ３の入出力ポートと接続する。ＣＰＵ３は、入力
する信号に対応するフォトカプラ１と接続しているＩＯ
ポートを高レベルにすることによりシリアルインタフェ
ース３１に入力する信号を選択する。
にマルチプレクサ回路を配置するため、部品点数が多く
なり、また消費電力も大きくなるという問題があった。 【解決手段】 各フォトカプラ１のエミッタ側をワイヤ
ード・オア結合してプルダウン抵抗２及びＣＰＵ３のＩ
Ｏポートに接続し、フォトカプラ１のコレクタ側に内部
プルアップＭＯＳ３２のＯＮ／ＯＦＦ制御機能を備えた
ＣＰＵ３の入出力ポートと接続する。ＣＰＵ３は、入力
する信号に対応するフォトカプラ１と接続しているＩＯ
ポートを高レベルにすることによりシリアルインタフェ
ース３１に入力する信号を選択する。
Description
【０００１】
【発明の属する技術分野】本発明は、フォトカプラを用
いたインターフェース回路に関し、更に詳しくは複数の
信号入力ポートに対するマルチプレクサ機能を備えたイ
ンターフェース回路に関する。
いたインターフェース回路に関し、更に詳しくは複数の
信号入力ポートに対するマルチプレクサ機能を備えたイ
ンターフェース回路に関する。
【０００２】
【従来の技術】信号入力ポートのインターフェース回路
には、受信側を出力側から絶縁するためフォトカプラを
用いているものがある。フォトカプラは電気信号を一
旦、光信号に変換し光のＯＮ／ＯＦＦによってデータの
１／０を表す素子で、このフォトカプラを用いて電気的
に絶縁を施したインタフェース回路では、受信側に対し
出力側で発生するノイズを遮断することが出来るので、
耐ノイズ性を高められる。また誤取り扱いによって信号
出力側から高電圧が印加された場合でも、受信側の破損
を防ぐことが出来るという利点を持っている。
には、受信側を出力側から絶縁するためフォトカプラを
用いているものがある。フォトカプラは電気信号を一
旦、光信号に変換し光のＯＮ／ＯＦＦによってデータの
１／０を表す素子で、このフォトカプラを用いて電気的
に絶縁を施したインタフェース回路では、受信側に対し
出力側で発生するノイズを遮断することが出来るので、
耐ノイズ性を高められる。また誤取り扱いによって信号
出力側から高電圧が印加された場合でも、受信側の破損
を防ぐことが出来るという利点を持っている。
【０００３】
【発明が解決しようとする課題】入力ポートのインタフ
ェース回路の機能の１つとして複数の入力信号から１つ
を選択して受信側に入力するマルチプレクサとしての機
能があるが、このマルチプレクサとしての機能を持たせ
た場合、従来のインタフェース回路では信号入力側と受
信側との間にマルチプレクサ回路を配置し、通信入力の
選択と入力信号の検出を行う構成となる。
ェース回路の機能の１つとして複数の入力信号から１つ
を選択して受信側に入力するマルチプレクサとしての機
能があるが、このマルチプレクサとしての機能を持たせ
た場合、従来のインタフェース回路では信号入力側と受
信側との間にマルチプレクサ回路を配置し、通信入力の
選択と入力信号の検出を行う構成となる。
【０００４】図３は、従来のインタフェース回路の接続
構成を示す図である。図３は、出力側機器からの３つの
入力信号と受信側であるマイクロプロセッサのシリアル
インタフェースに接続した例で、フォトカプラ１０１−
１、１０１−２及び１０１−３の発光側の端子Ｔ１、Ｔ
２及びＴ３の３つの端子からの通信入力信号のうちの１
つを選択し、ＣＰＵ１０３のシリアル入力端子ＲＸＤに
入力している。
構成を示す図である。図３は、出力側機器からの３つの
入力信号と受信側であるマイクロプロセッサのシリアル
インタフェースに接続した例で、フォトカプラ１０１−
１、１０１−２及び１０１−３の発光側の端子Ｔ１、Ｔ
２及びＴ３の３つの端子からの通信入力信号のうちの１
つを選択し、ＣＰＵ１０３のシリアル入力端子ＲＸＤに
入力している。
【０００５】図３の構成では、各フォトカプラ１０１−
１、１０１−２及び１０１−３のエミッタを接地し、ま
たこのエミッタ側をプルアップ抵抗１０２−１、１０２
−２及び１０２−３によってプルアップする。また各フ
ォトカプラ１０１のコレクタ側出力を入力信号としてセ
レクタ１０４及びＣＰＵ１０３の入力ポートＩＮ１、Ｉ
Ｎ２及びＩＮ３に入力する。セレクタ１０４には、その
出力ＹがＣＰＵ１０３のシリアル入力ＲＸＤに、選択入
力Ａ及びＢがＣＰＵ１０３の出力ポートＯＵＴ１、ＯＵ
Ｔ２に接続されている。受信側であるＣＰＵ１０３は、
各入力ポートＩＮ１〜ＩＮ３に信号入力があると検出す
ると、ソフトウエアによって出力ポートＯＵＴ１、ＯＵ
Ｔ２からの出力を切替えて、マルチプレクサ１０４を制
御し、対応する端子Ｔ１〜Ｔ３からの信号のうちの１つ
を選択してシリアル入力ポートＲＸＤに入力する。
１、１０１−２及び１０１−３のエミッタを接地し、ま
たこのエミッタ側をプルアップ抵抗１０２−１、１０２
−２及び１０２−３によってプルアップする。また各フ
ォトカプラ１０１のコレクタ側出力を入力信号としてセ
レクタ１０４及びＣＰＵ１０３の入力ポートＩＮ１、Ｉ
Ｎ２及びＩＮ３に入力する。セレクタ１０４には、その
出力ＹがＣＰＵ１０３のシリアル入力ＲＸＤに、選択入
力Ａ及びＢがＣＰＵ１０３の出力ポートＯＵＴ１、ＯＵ
Ｔ２に接続されている。受信側であるＣＰＵ１０３は、
各入力ポートＩＮ１〜ＩＮ３に信号入力があると検出す
ると、ソフトウエアによって出力ポートＯＵＴ１、ＯＵ
Ｔ２からの出力を切替えて、マルチプレクサ１０４を制
御し、対応する端子Ｔ１〜Ｔ３からの信号のうちの１つ
を選択してシリアル入力ポートＲＸＤに入力する。
【０００６】図３に示すように従来の入力ポートのイン
タフェース回路では、マルチプレクサ機能を備える構成
の場合、通信入力と受信側装置との間に入力数に対応し
たマルチプレクサ回路１０４を配置するため、部品点数
が多くなってしまう。またこのマルチプレクサ回路１０
４分の電力を余計に消費してしまい、消費電力が大きく
なってしまうという問題があった。特に電池駆動の装置
においては、マルチプレクサＩＣ１０４の静的消費電流
だけでも電池の寿命を短くしてしまう。
タフェース回路では、マルチプレクサ機能を備える構成
の場合、通信入力と受信側装置との間に入力数に対応し
たマルチプレクサ回路１０４を配置するため、部品点数
が多くなってしまう。またこのマルチプレクサ回路１０
４分の電力を余計に消費してしまい、消費電力が大きく
なってしまうという問題があった。特に電池駆動の装置
においては、マルチプレクサＩＣ１０４の静的消費電流
だけでも電池の寿命を短くしてしまう。
【０００７】本発明は上記問題点を鑑み、複数の通信入
力に対して少ない部品点数で構成出来、消費電力が小さ
なインタフェース回路及び接続方法を提供することを課
題とする。
力に対して少ない部品点数で構成出来、消費電力が小さ
なインタフェース回路及び接続方法を提供することを課
題とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
本発明のインタフェース回路は、受信側からの複数の入
力信号に対応させて複数のフォトカプラを備え、該複数
の入力信号のうち１つを選択して出力側に出力すること
を前提として、電圧切換え手段及び入力信号選択手段を
備える。
本発明のインタフェース回路は、受信側からの複数の入
力信号に対応させて複数のフォトカプラを備え、該複数
の入力信号のうち１つを選択して出力側に出力すること
を前提として、電圧切換え手段及び入力信号選択手段を
備える。
【０００９】電圧切換え手段は、上記各フォトカプラの
エミッタ−コレクタ間に第１の電圧と該第１の電圧より
小さい第２の電圧とを切換えて設定する。入力信号選択
手段は、選択した入力信号に対応する上記フォトカプラ
のエミッタ−コレクタ間に上記第１の電圧を設定し、他
の入力信号に対応する上記フォトカプラのエミッタ−コ
レクタ間に上記第２の電圧を設定するよう上記電圧切換
え手段に指示する。
エミッタ−コレクタ間に第１の電圧と該第１の電圧より
小さい第２の電圧とを切換えて設定する。入力信号選択
手段は、選択した入力信号に対応する上記フォトカプラ
のエミッタ−コレクタ間に上記第１の電圧を設定し、他
の入力信号に対応する上記フォトカプラのエミッタ−コ
レクタ間に上記第２の電圧を設定するよう上記電圧切換
え手段に指示する。
【００１０】更に本発明のインターフェース回路は検出
手段を更に備える構成とすることも出来る。検出手段
は、全ての上記フォトカプラのエミッタ−コレクタ間に
上記第２の電圧を設定し、該フォトカプラの出力値の変
化から対応する信号の入力を検出する。
手段を更に備える構成とすることも出来る。検出手段
は、全ての上記フォトカプラのエミッタ−コレクタ間に
上記第２の電圧を設定し、該フォトカプラの出力値の変
化から対応する信号の入力を検出する。
【００１１】本発明によれば、入力信号選択手段により
選択した入力信号に対応するフォトカプラと他の入力信
号に対応するフォトカプラのエミッタ−コレクタ間に異
なる電圧を設定することにより、マルチプレクサ回路を
設けなくても、複数の入力信号から任意のものを選択す
るマルチプレクサ機能を実現することが出来る。
選択した入力信号に対応するフォトカプラと他の入力信
号に対応するフォトカプラのエミッタ−コレクタ間に異
なる電圧を設定することにより、マルチプレクサ回路を
設けなくても、複数の入力信号から任意のものを選択す
るマルチプレクサ機能を実現することが出来る。
【００１２】また検出手段により、どの信号の入力があ
ったかを検出することが出来る。
ったかを検出することが出来る。
【００１３】
【発明の実施の形態】以下に本発明の実施形態を図面を
参照しながら説明する。図１は通信端末装置の場合にお
けるインタフェース回路の接続構成を示す図である。図
１は、図３と同様信号出力側からの３つの入力信号を受
信側であるマイクロプロセッサのシリアルインタフェー
スに接続した場合を例としており、フォトカプラ１−
１、１−２及び１−３の発光側の端子Ｔ１、Ｔ２及びＴ
３の３つの端子からの通信入力信号のうちの１つを選択
し、ＣＰＵ３のシリアル入力端子ＲＸＤに入力してい
る。
参照しながら説明する。図１は通信端末装置の場合にお
けるインタフェース回路の接続構成を示す図である。図
１は、図３と同様信号出力側からの３つの入力信号を受
信側であるマイクロプロセッサのシリアルインタフェー
スに接続した場合を例としており、フォトカプラ１−
１、１−２及び１−３の発光側の端子Ｔ１、Ｔ２及びＴ
３の３つの端子からの通信入力信号のうちの１つを選択
し、ＣＰＵ３のシリアル入力端子ＲＸＤに入力してい
る。
【００１４】図１の構成では、出力側からの通信入力信
号をフォトカプラ１−１、１−２及び１−３の発光側の
入力端子Ｔ１、Ｔ２及びＴ３に接続する。フォトカプラ
１−１、１−２及び１−３の受光側では、各エミッタを
ワイヤード・オア結合すると共にプルダウン抵抗２とＣ
ＰＵ３内のシリアルインタフェース（ＵＡＲＴ：Unvers
al Asynchronous Recever Transmitter ）３１の入力端
子ＲＸＤに接続する。
号をフォトカプラ１−１、１−２及び１−３の発光側の
入力端子Ｔ１、Ｔ２及びＴ３に接続する。フォトカプラ
１−１、１−２及び１−３の受光側では、各エミッタを
ワイヤード・オア結合すると共にプルダウン抵抗２とＣ
ＰＵ３内のシリアルインタフェース（ＵＡＲＴ：Unvers
al Asynchronous Recever Transmitter ）３１の入力端
子ＲＸＤに接続する。
【００１５】又、どの入力端子Ｔ１〜Ｔ３から入力信号
が入っているかを検出するため、フォトカプラ１−１、
１−２及び１−３のコレクタはそれぞれＣＰＵ３の入出
力ポートＩＯ１、ＩＯ２及びＩＯ３に接続する。この入
出力ポートＩＯ１は、プルアップＭＯＳ３２、出力回路
３３及び入力回路３４から構成されている。入出力ポー
トＩＯ１は、入力／出力の切換え及び入出力ポートのプ
ルアップ抵抗となっているプルアップＭＯＳ３２のＯＮ
／ＯＦＦをＣＰＵ３のソフトウェアで行うことが出来
る。尚図１では特に図示されていないが、他の入出力ポ
ートＩＯ２、ＩＯ３も同様の構成となっている。また、
信号入力の検出を行わない構成の場合には、この入出力
ポートＩＯ１〜ＩＯ３は、出力ポートでもよい。また入
出力ポートＩＯ１〜ＩＯ３が、ＯＮ／ＯＦＦ切換え可能
なプルアップＭＯＳを持たない場合、入出力ポートＩＯ
１〜ＩＯ３に外付けしたプルアップ抵抗をＯＮ／ＯＦＦ
またはプルアップ／プルダウン制御を行う構成としても
よい。
が入っているかを検出するため、フォトカプラ１−１、
１−２及び１−３のコレクタはそれぞれＣＰＵ３の入出
力ポートＩＯ１、ＩＯ２及びＩＯ３に接続する。この入
出力ポートＩＯ１は、プルアップＭＯＳ３２、出力回路
３３及び入力回路３４から構成されている。入出力ポー
トＩＯ１は、入力／出力の切換え及び入出力ポートのプ
ルアップ抵抗となっているプルアップＭＯＳ３２のＯＮ
／ＯＦＦをＣＰＵ３のソフトウェアで行うことが出来
る。尚図１では特に図示されていないが、他の入出力ポ
ートＩＯ２、ＩＯ３も同様の構成となっている。また、
信号入力の検出を行わない構成の場合には、この入出力
ポートＩＯ１〜ＩＯ３は、出力ポートでもよい。また入
出力ポートＩＯ１〜ＩＯ３が、ＯＮ／ＯＦＦ切換え可能
なプルアップＭＯＳを持たない場合、入出力ポートＩＯ
１〜ＩＯ３に外付けしたプルアップ抵抗をＯＮ／ＯＦＦ
またはプルアップ／プルダウン制御を行う構成としても
よい。
【００１６】同図の構成に於て、まず信号入力の検出時
の動作について説明する。信号入力の検出時、ＣＰＵ３
は各入出力ポートＩＯ１、ＩＯ２及びＩＯ３を入力ポー
トとして設定し、またそれぞれのプルアップＭＯＳ３２
をＯＮにする。各端子Ｔ１〜Ｔ３に何も信号入力が無い
とき、各ポートの入力回路３４には、プルアップＭＯＳ
３２からの高レベルの電位が入力される。端子Ｔ１〜Ｔ
３から信号が入力があり、フォトカプラ１−１、１−２
又は１−３がＯＮとなると、対応する入出力ポートの入
力電圧レベルは、エミッタ側に接続したプルダウン抵抗
２により高レベルから低レベルに変化する。ＣＰＵ３
は、入出力ポートＩＯ１〜ＩＯ３への入力を監視し、高
レベルから低レベルへ変化したポートがあれば、対応す
る通信入力端子Ｔ１〜Ｔ３に信号入力があったと検知で
きる。
の動作について説明する。信号入力の検出時、ＣＰＵ３
は各入出力ポートＩＯ１、ＩＯ２及びＩＯ３を入力ポー
トとして設定し、またそれぞれのプルアップＭＯＳ３２
をＯＮにする。各端子Ｔ１〜Ｔ３に何も信号入力が無い
とき、各ポートの入力回路３４には、プルアップＭＯＳ
３２からの高レベルの電位が入力される。端子Ｔ１〜Ｔ
３から信号が入力があり、フォトカプラ１−１、１−２
又は１−３がＯＮとなると、対応する入出力ポートの入
力電圧レベルは、エミッタ側に接続したプルダウン抵抗
２により高レベルから低レベルに変化する。ＣＰＵ３
は、入出力ポートＩＯ１〜ＩＯ３への入力を監視し、高
レベルから低レベルへ変化したポートがあれば、対応す
る通信入力端子Ｔ１〜Ｔ３に信号入力があったと検知で
きる。
【００１７】ここで、信号入力時の高レベルから低レベ
ルへの電位の変化幅は、プルダウン抵抗２の抵抗値をプ
ルアップＭＯＳ３２の値よりも十分小さくすることによ
り大きくとることが出来る。
ルへの電位の変化幅は、プルダウン抵抗２の抵抗値をプ
ルアップＭＯＳ３２の値よりも十分小さくすることによ
り大きくとることが出来る。
【００１８】また、入出力ポートＩＯ１、ＩＯ２及びＩ
Ｏ３を全て出力ポートに設定し、高レベルを出力させて
おき、シリアルインタフェース３１への入力を監視する
ことにより起動信号検出を行うことも出来る。この場合
ＣＰＵ３は、シリアルインタフェース３１のＲＸＤ入力
が高レベルに変化することを監視することにより、フォ
トカプラ１−１〜１−３のうち少なくとも１つがＯＮに
なったことを検出することが出来る。
Ｏ３を全て出力ポートに設定し、高レベルを出力させて
おき、シリアルインタフェース３１への入力を監視する
ことにより起動信号検出を行うことも出来る。この場合
ＣＰＵ３は、シリアルインタフェース３１のＲＸＤ入力
が高レベルに変化することを監視することにより、フォ
トカプラ１−１〜１−３のうち少なくとも１つがＯＮに
なったことを検出することが出来る。
【００１９】次に各端子Ｔ１〜Ｔ２からの信号の選択に
ついて説明する。本実施形態では、入出力ポートＩＯ１
〜ＩＯ３からの出力により、フォトカプラ１のコレクタ
−エミッタ電圧を制御して入力信号の選択を行う。例え
ば図１の構成において、ＣＰＵ３が３つの端子からの入
力のうち端子Ｔ１からの通信入力信号を受信したい場合
には、フォトカプラ１−１と接続している入出力ポート
ＩＯ１から高レベル、他の入出力ポートＩＯ２、ＩＯ３
から低レベルの信号出力を行うよう設定する。
ついて説明する。本実施形態では、入出力ポートＩＯ１
〜ＩＯ３からの出力により、フォトカプラ１のコレクタ
−エミッタ電圧を制御して入力信号の選択を行う。例え
ば図１の構成において、ＣＰＵ３が３つの端子からの入
力のうち端子Ｔ１からの通信入力信号を受信したい場合
には、フォトカプラ１−１と接続している入出力ポート
ＩＯ１から高レベル、他の入出力ポートＩＯ２、ＩＯ３
から低レベルの信号出力を行うよう設定する。
【００２０】この様に設定するとフォトカプラ１−１が
ＯＮ（端子Ｔ１にＨが入力）になれば、フォトカプラ１
−１のエミッタ側も高レベルに変化する。この時、他の
フォトカプラ１−２及び１−３はエミッタ側が高レベ
ル、コレクタ側が低レベルの電位となる。よってプルダ
ウン抵抗２とフォトカプラ１−２及び１−３の逆オン抵
抗Ｒの並列回路となるが、フォトカプラの逆オン抵抗Ｒ
は非常に高抵抗なので、プルダウン抵抗２≪逆オン抵抗
Ｒのため、プルダウン抵抗２と逆オン抵抗Ｒの並列接続
の合成抵抗≒プルダウン抵抗２となる。よって、端子Ｔ
２及びＴ３に信号入力があり、フォトカプラ１−２及び
１−３のＯＮ／ＯＦＦが切り換わってもＣＰＵ３の入力
ポートＲＸＤの入力には影響を与えず、フォトカプラ１
−１による高レベルが入力される。
ＯＮ（端子Ｔ１にＨが入力）になれば、フォトカプラ１
−１のエミッタ側も高レベルに変化する。この時、他の
フォトカプラ１−２及び１−３はエミッタ側が高レベ
ル、コレクタ側が低レベルの電位となる。よってプルダ
ウン抵抗２とフォトカプラ１−２及び１−３の逆オン抵
抗Ｒの並列回路となるが、フォトカプラの逆オン抵抗Ｒ
は非常に高抵抗なので、プルダウン抵抗２≪逆オン抵抗
Ｒのため、プルダウン抵抗２と逆オン抵抗Ｒの並列接続
の合成抵抗≒プルダウン抵抗２となる。よって、端子Ｔ
２及びＴ３に信号入力があり、フォトカプラ１−２及び
１−３のＯＮ／ＯＦＦが切り換わってもＣＰＵ３の入力
ポートＲＸＤの入力には影響を与えず、フォトカプラ１
−１による高レベルが入力される。
【００２１】また端子Ｔ１にＬが入力され、フォトカプ
ラ１−１がＯＦＦになれば、フォトカプラ１−１のエミ
ッタ側の電位も低レベルに変化する。よってフォトカプ
ラ１−１、１−２及び１−３は全てエミッタ側及びコレ
クタ側共低レベルとなるので、ＣＰＵ３の入力ポートＲ
ＸＤには低レベルが入力される。この様にシリアルイン
タフェース３１への入力レベルは、他の端子Ｔ２及びＴ
３からの信号入力は影響を受けず、対応する入出力ポー
トＩＯ１を高レベルに設定した端子Ｔ１からの信号に基
づいて変化する。即ち、ＣＰＵ３は入出力ポートの電圧
レベルの設定によって信号入力を選択出来る。入出力ポ
ートＩＯ１を高レベルの出力ポートにし、他の入出力ポ
ートＩＯ２及びＩＯ３を低レベルの出力ポートにする
と、ＩＯ１に接続されたフォトカプラ１−１が端子Ｔ１
からの入力でＯＮ／ＯＦＦに対応して、ＣＰＵ３のシリ
アルインタフェース３１に入力され、低レベルに設定さ
れた入出力ポートＩＯ２及びＩＯ３に対応する端子Ｔ２
及びＴ３の入力があっても、シリアルインタフェース３
１の入力には変化が無く、信号入力ポートのマルチプレ
クサ回路として働く。
ラ１−１がＯＦＦになれば、フォトカプラ１−１のエミ
ッタ側の電位も低レベルに変化する。よってフォトカプ
ラ１−１、１−２及び１−３は全てエミッタ側及びコレ
クタ側共低レベルとなるので、ＣＰＵ３の入力ポートＲ
ＸＤには低レベルが入力される。この様にシリアルイン
タフェース３１への入力レベルは、他の端子Ｔ２及びＴ
３からの信号入力は影響を受けず、対応する入出力ポー
トＩＯ１を高レベルに設定した端子Ｔ１からの信号に基
づいて変化する。即ち、ＣＰＵ３は入出力ポートの電圧
レベルの設定によって信号入力を選択出来る。入出力ポ
ートＩＯ１を高レベルの出力ポートにし、他の入出力ポ
ートＩＯ２及びＩＯ３を低レベルの出力ポートにする
と、ＩＯ１に接続されたフォトカプラ１−１が端子Ｔ１
からの入力でＯＮ／ＯＦＦに対応して、ＣＰＵ３のシリ
アルインタフェース３１に入力され、低レベルに設定さ
れた入出力ポートＩＯ２及びＩＯ３に対応する端子Ｔ２
及びＴ３の入力があっても、シリアルインタフェース３
１の入力には変化が無く、信号入力ポートのマルチプレ
クサ回路として働く。
【００２２】この様に、入出力ポートＩＯ１、ＩＯ２、
ＩＯ３の出力レベルを設定により、受信したい通信入力
端子Ｔ１、Ｔ２、Ｔ３の１つを選択出来、マルチプレク
サ機能を実現することが出来る。
ＩＯ３の出力レベルを設定により、受信したい通信入力
端子Ｔ１、Ｔ２、Ｔ３の１つを選択出来、マルチプレク
サ機能を実現することが出来る。
【００２３】尚図１の構成では、各フォトカプラ１のエ
ミッタをワイヤード・オア結合し、コレクタ側をマイク
ロプロセッサの入出力ポートＩＯ１〜ＩＯ３に接続する
構成としたが、コレクタ側のワイヤード・オア結合しエ
ミッタ側のＣＰＵ３の入出力ポートへ接続する構成とす
ることも可能である。ただしこの場合、ＣＰＵ３の内部
プルアップＭＯＳを利用するためには、コレクタ側をＣ
ＰＵ３の入出力ポートへの接続することが好ましい。
ミッタをワイヤード・オア結合し、コレクタ側をマイク
ロプロセッサの入出力ポートＩＯ１〜ＩＯ３に接続する
構成としたが、コレクタ側のワイヤード・オア結合しエ
ミッタ側のＣＰＵ３の入出力ポートへ接続する構成とす
ることも可能である。ただしこの場合、ＣＰＵ３の内部
プルアップＭＯＳを利用するためには、コレクタ側をＣ
ＰＵ３の入出力ポートへの接続することが好ましい。
【００２４】また、ＣＰＵ３の入出力ポートＩＯ１の出
力ポートとして高レベル出力に設定し、他の入出力ポー
トＩＯ２及びＩＯ３はプルアップＭＯＳ３２をＯＮにす
ると共に入力ポートに設定すると、端子Ｔ１からの通信
入力信号を受信しながら他の端子Ｔ２及びＴ３に対して
信号入力があるかどうかを監視することが出来る。
力ポートとして高レベル出力に設定し、他の入出力ポー
トＩＯ２及びＩＯ３はプルアップＭＯＳ３２をＯＮにす
ると共に入力ポートに設定すると、端子Ｔ１からの通信
入力信号を受信しながら他の端子Ｔ２及びＴ３に対して
信号入力があるかどうかを監視することが出来る。
【００２５】更には、信号が必要の無い入力端について
は、対応するＩＯポートのプルアップＭＯＳ３２をＯＦ
Ｆにして、出力回路３３を低レベルに設定しておけば、
対応する通信入力端子から信号入力があっても、フォト
カプラ１の受光側トランジスタのコレクタ−エミッタ間
には電流は流れない。又、ＣＰＵ３の入出力ポートＩＯ
１の内部においても、プルアップＭＯＳがＯＦＦになっ
ているため負荷電流が流れず、低消費電力回路として働
く。
は、対応するＩＯポートのプルアップＭＯＳ３２をＯＦ
Ｆにして、出力回路３３を低レベルに設定しておけば、
対応する通信入力端子から信号入力があっても、フォト
カプラ１の受光側トランジスタのコレクタ−エミッタ間
には電流は流れない。又、ＣＰＵ３の入出力ポートＩＯ
１の内部においても、プルアップＭＯＳがＯＦＦになっ
ているため負荷電流が流れず、低消費電力回路として働
く。
【００２６】図２は、本実施形態でのインタフェース回
路の接続構成の別例を示す図である。図２の接続構成
は、図１の接続構成を不論理で構成したものである。同
図中図１と同一の構成要素については同じ番号を付して
ある。
路の接続構成の別例を示す図である。図２の接続構成
は、図１の接続構成を不論理で構成したものである。同
図中図１と同一の構成要素については同じ番号を付して
ある。
【００２７】図２の構成では、フォトカプラ１−１、１
−２及び１−３の各コレクタをワイヤード・アンド結合
すると共にプルアップ抵抗４によって、Ｖｃｃレベルに
プルアップし、更にＣＰＵ５のシリアルインタフェース
３１の入力端子ＲＸＤに接続する。またフォトカプラ１
−１、１−２及び１−３の各エミッタはそれぞれＣＰＵ
５の入出力ポートＩＯ１、ＩＯ２及びＩＯ３に接続す
る。
−２及び１−３の各コレクタをワイヤード・アンド結合
すると共にプルアップ抵抗４によって、Ｖｃｃレベルに
プルアップし、更にＣＰＵ５のシリアルインタフェース
３１の入力端子ＲＸＤに接続する。またフォトカプラ１
−１、１−２及び１−３の各エミッタはそれぞれＣＰＵ
５の入出力ポートＩＯ１、ＩＯ２及びＩＯ３に接続す
る。
【００２８】この図２の構成では、信号入力の検出時に
はＣＰＵ５は各入出力ポートＩＯ１〜ＩＯ３を低レベル
の出力ポートに設定すると共にＲＸＤ入力信号を監視す
る。そして、入力信号の電位が高レベルから低レベルに
変化したとき、１つのポートのみ低レベル出力とし、他
のポートを高レベルの出力として、順次、ＲＸＤ入力信
号をチェックすれば、対応する通信入力端子Ｔ１〜Ｔ３
に信号入力があったことを検知できる。尚この図２の構
成の場合、図１のＣＰＵ３と異なりＣＰＵ５の入出力ポ
ートＩＯ１〜ＩＯ３は、内部のプルアップＭＯＳのＯＮ
／ＯＦＦを切換えられる機能及び入力ポート機能を備え
たものである必要はない。
はＣＰＵ５は各入出力ポートＩＯ１〜ＩＯ３を低レベル
の出力ポートに設定すると共にＲＸＤ入力信号を監視す
る。そして、入力信号の電位が高レベルから低レベルに
変化したとき、１つのポートのみ低レベル出力とし、他
のポートを高レベルの出力として、順次、ＲＸＤ入力信
号をチェックすれば、対応する通信入力端子Ｔ１〜Ｔ３
に信号入力があったことを検知できる。尚この図２の構
成の場合、図１のＣＰＵ３と異なりＣＰＵ５の入出力ポ
ートＩＯ１〜ＩＯ３は、内部のプルアップＭＯＳのＯＮ
／ＯＦＦを切換えられる機能及び入力ポート機能を備え
たものである必要はない。
【００２９】また入力信号の選択時には、ＣＰＵ５は入
出力ポートＩＯ１〜ＩＯ３を出力ポートに設定する。そ
して、上記と同様の処理により入力が検知されたポート
のうち、選択したポートに対応するフォトカプラ１のコ
レクタに接続されている入出力ポートは電位が低レベ
ル、他のポートは高レベルになるよう設定する。例えば
端子Ｔ１からの入力信号を選択入力する時は、入出力ポ
ートＩＯ１から低レベル、ＩＯ２及びＩＯ３から高レベ
ルの信号出力を行うよう設定する。これにより、シリア
ルインタフェース５１には端子Ｔ１からの入力に対応し
たデータが入力される。尚図２は、不論理公正なので、
この入力データは端子Ｔ１からの入力とは逆の値になっ
ている。よってこれを受信する時は、ＣＰＵ５のソフト
ウエア処理によって補数をとる必要がある。あるいは、
フォトカプラに信号入力あるとエミッタ−コレクタ間が
ＯＦＦとなるものを用いたり、シリアル入力端子ＲＸＤ
の前段にインバータを設けてシリアルインタフェース５
１に逆転入力してもよい。
出力ポートＩＯ１〜ＩＯ３を出力ポートに設定する。そ
して、上記と同様の処理により入力が検知されたポート
のうち、選択したポートに対応するフォトカプラ１のコ
レクタに接続されている入出力ポートは電位が低レベ
ル、他のポートは高レベルになるよう設定する。例えば
端子Ｔ１からの入力信号を選択入力する時は、入出力ポ
ートＩＯ１から低レベル、ＩＯ２及びＩＯ３から高レベ
ルの信号出力を行うよう設定する。これにより、シリア
ルインタフェース５１には端子Ｔ１からの入力に対応し
たデータが入力される。尚図２は、不論理公正なので、
この入力データは端子Ｔ１からの入力とは逆の値になっ
ている。よってこれを受信する時は、ＣＰＵ５のソフト
ウエア処理によって補数をとる必要がある。あるいは、
フォトカプラに信号入力あるとエミッタ−コレクタ間が
ＯＦＦとなるものを用いたり、シリアル入力端子ＲＸＤ
の前段にインバータを設けてシリアルインタフェース５
１に逆転入力してもよい。
【００３０】尚、本発明の一実施形態として通信入力ポ
ートのインターフェース回路を例として説明したが、本
発明はこれ限定されるものではない。例えば、上記実施
形態においては複数の通信入力に対する接続例であった
が、この他に例えば複数のセンサ入力を接続する場合に
も本発明は対応することが出来る。この場合には、リア
ルインタフェースの入力端子ＲＸＤの代わりに外部割込
み入力に用いることも出来る。またこの場合、入出力ポ
ートＩＯ１、ＩＯ２及びＩＯ３を外部割込み入力と兼用
した入出力ポートとすれば、さらに効果的である。
ートのインターフェース回路を例として説明したが、本
発明はこれ限定されるものではない。例えば、上記実施
形態においては複数の通信入力に対する接続例であった
が、この他に例えば複数のセンサ入力を接続する場合に
も本発明は対応することが出来る。この場合には、リア
ルインタフェースの入力端子ＲＸＤの代わりに外部割込
み入力に用いることも出来る。またこの場合、入出力ポ
ートＩＯ１、ＩＯ２及びＩＯ３を外部割込み入力と兼用
した入出力ポートとすれば、さらに効果的である。
【００３１】
【発明の効果】以上説明したように本発明では、マルチ
プレクサ回路を必要としないため、部品点数を低減出
来、装置の低価格を実現することができる。
プレクサ回路を必要としないため、部品点数を低減出
来、装置の低価格を実現することができる。
【００３２】又、入出力ポートを使用することにより、
従来装置では必要なマルチプレクサ回路への制御出力ポ
ートも不要になるため、使用ポート数を少なくすること
が出来る。
従来装置では必要なマルチプレクサ回路への制御出力ポ
ートも不要になるため、使用ポート数を少なくすること
が出来る。
【００３３】更に、内部プルアップＭＯＳのＯＮ／ＯＦ
Ｆ制御機能を備えた入出力ポートを使用することによ
り、ポート外部にプルアップ抵抗の必要がなくなる。こ
のため、接続する入力信号数が多い場合でも、フォトカ
プラと受信側装置との間にはプルダウン抵抗を１本しか
必要ないので、装置を小型にすることができる。
Ｆ制御機能を備えた入出力ポートを使用することによ
り、ポート外部にプルアップ抵抗の必要がなくなる。こ
のため、接続する入力信号数が多い場合でも、フォトカ
プラと受信側装置との間にはプルダウン抵抗を１本しか
必要ないので、装置を小型にすることができる。
【００３４】又、マルチプレクサ回路を必要としない構
成であるので、従来マルチプレクサ回路の静的消費電流
だけでも電池の寿命を短くしていたものを、消費電力を
低減し、電池駆動の装置に用いられた場合には電池の長
寿命化、小型化、低価格化などを実現できる。
成であるので、従来マルチプレクサ回路の静的消費電流
だけでも電池の寿命を短くしていたものを、消費電力を
低減し、電池駆動の装置に用いられた場合には電池の長
寿命化、小型化、低価格化などを実現できる。
【００３５】更に、プルアップＭＯＳをＯＦＦ、出力を
低レベルに設定することにより、入出力ポートの内部回
路およびフォトカプラの受光側トランジスタのリーク電
流がなくなるとともに、不要なノイズ入力等による消費
電流をなくすことができる。
低レベルに設定することにより、入出力ポートの内部回
路およびフォトカプラの受光側トランジスタのリーク電
流がなくなるとともに、不要なノイズ入力等による消費
電流をなくすことができる。
【図１】インタフェース回路の接続構成例を示す図であ
る。
る。
【図２】インタフェース回路の接続構成の別例を示す図
である。
である。
【図３】従来のインタフェース回路の接続構成を示す図
である。
である。
１、１０１ フォトカプラ ２ プルダウン抵抗 ３、５、１０３ ＣＰＵ ４、１０２ プルアップ抵抗 ３１、５１、１３１ シリアルインタフェース ３２ プルアップＭＯＳ ３３ 出力回路 ３４ 入力回路 １０４ マルチプレクサ回路
Claims (6)
- 【請求項１】 信号出力側からの複数の入力信号のうち
１つを選択して受信側に出力するフォトカプラを用いた
インタフェース回路において、 コレクタを前記受信側の出力ポートに接続し、エミッタ
を他のフォトカプラとワイヤード・オア結合した複数の
フォトカプラと、 前記フォトカプラのエミッタをプルダウンするプルダウ
ン抵抗と、 を備えたインタフェース回路。 - 【請求項２】 前記受信側の出力ポートは、入出力の切
り換えが可能な入出力ポートであることを特徴とする請
求項１記載のインタフェース回路。 - 【請求項３】 前記受信側の出力ポートは、プルアップ
ＭＯＳのＯＮ／ＯＦＦの切換え制御を行うことが出来る
ことを特徴とする請求項２記載のインタフェース回路。 - 【請求項４】 受信側からの複数の入力信号に対応させ
て複数のフォトカプラを備え、該複数の入力信号のうち
１つを選択して出力側に出力するインタフェース回路に
おいて、 前記各フォトカプラのエミッタ−コレクタ間に第１の電
圧と該第１の電圧より小さい第２の電圧とを切換えて設
定する電圧切換え手段と、 選択した入力信号に対応する前記フォトカプラのエミッ
タ−コレクタ間に前記第１の電圧を設定し、他の入力信
号に対応する前記フォトカプラのエミッタ−コレクタ間
に前記第２の電圧を設定するよう前記電圧切換え手段に
指示する入力信号選択手段と、 を備えることを特徴とするインタフェース回路。 - 【請求項５】 全ての前記フォトカプラのエミッタ−コ
レクタ間に前記第２の電圧を設定し、該フォトカプラの
出力値の変化から対応する信号の入力を検出する検出手
段を更に備えることを特徴とする請求項４記載のインタ
フェース回路。 - 【請求項６】 複数の入力信号を受信側に接続するフォ
トカプラを用いた接続方法であって、 前記各入力信号毎に設けられたフォトカプラを設け、 選択した入力信号に対応する前記フォトカプラのコレク
タ電位を他のフォトカプラのコレクタ電位と逆に設定す
る接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11154659A JP2000349611A (ja) | 1999-06-02 | 1999-06-02 | フォトカプラを用いたインタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11154659A JP2000349611A (ja) | 1999-06-02 | 1999-06-02 | フォトカプラを用いたインタフェース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000349611A true JP2000349611A (ja) | 2000-12-15 |
Family
ID=15589086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11154659A Withdrawn JP2000349611A (ja) | 1999-06-02 | 1999-06-02 | フォトカプラを用いたインタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000349611A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202193A (ja) * | 2005-01-24 | 2006-08-03 | Sanyo Electric Co Ltd | セキュリティ装置 |
-
1999
- 1999-06-02 JP JP11154659A patent/JP2000349611A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202193A (ja) * | 2005-01-24 | 2006-08-03 | Sanyo Electric Co Ltd | セキュリティ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5672917A (en) | Semiconductor power switch system | |
| JP3698439B2 (ja) | データ通信バスを有する回路 | |
| US9459674B2 (en) | Power integration module and electronic device | |
| JP2008131670A (ja) | 電池電圧監視装置 | |
| JP3557335B2 (ja) | インターフェイス回路 | |
| JP4573300B2 (ja) | 診断装置および通信装置 | |
| CN110190841B (zh) | Io端口复用控制电路以及电子设备 | |
| JP2000349611A (ja) | フォトカプラを用いたインタフェース回路 | |
| JP3928908B2 (ja) | 半導体装置 | |
| US20120248894A1 (en) | Microcomputer system | |
| JPH07236180A (ja) | 論理装置を活性化するための装置 | |
| US8866533B2 (en) | Method and apparatus for controlling device in electronic equipment | |
| JP2642541B2 (ja) | キー入力回路およびキー入力検出方法 | |
| JPH08233914A (ja) | マイクロコントローラのテスト回路 | |
| KR19980049141U (ko) | 티브이 및 브이시알 시스템의 입력절환 자동 제어회로 | |
| JPH048949B2 (ja) | ||
| JPH0758894B2 (ja) | 電気回路装置 | |
| JP4357755B2 (ja) | 信号入力回路 | |
| JP3017124B2 (ja) | ホッパ選択装置 | |
| JP2000306451A (ja) | スイッチ操作検出回路、同回路に対応する操作スイッチ識別機能が組み込まれたマイクロプロセッサ、並びに、それらの組み合わせによるマイクロコンピュータシステム | |
| KR100242691B1 (ko) | 업/다운 카운터의 카운트제어회로 | |
| KR100213266B1 (ko) | 테스트 회로를 갖는 반도체장치 | |
| US7127533B2 (en) | Interrupt driven expanded option select interface for portable device | |
| JPH05336002A (ja) | インターフェース回路 | |
| JPH1074104A (ja) | 制御装置の入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |