JP2000349442A - Method for forming pad over through hole - Google Patents

Method for forming pad over through hole

Info

Publication number
JP2000349442A
JP2000349442A JP15837999A JP15837999A JP2000349442A JP 2000349442 A JP2000349442 A JP 2000349442A JP 15837999 A JP15837999 A JP 15837999A JP 15837999 A JP15837999 A JP 15837999A JP 2000349442 A JP2000349442 A JP 2000349442A
Authority
JP
Japan
Prior art keywords
paste
hole
plating layer
pad
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15837999A
Other languages
Japanese (ja)
Inventor
Takahiro Matsuda
孝広 松田
Yoshiaki Ito
芳秋 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Co Ltd
Original Assignee
Meiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Co Ltd filed Critical Meiko Co Ltd
Priority to JP15837999A priority Critical patent/JP2000349442A/en
Publication of JP2000349442A publication Critical patent/JP2000349442A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for forming over a through hole a pad which has superior flatness and comes into excellent contact with the substrate. SOLUTION: This method includes a process for hardening paste 4 after filling the through hole with the paste by applying the paste to a multi-layered circuit board having the through hole made electrically conductive by a plating layer 3 on the surface, a process for leveling the surface of the paste with the surface of the multi-layered circuit substrate by polishing the surface of at least the paste, a process for forming a plating layer 5 by plating the entire polished surface with a conductor, and a process for forming the pad 6A closing the through hole by patterning the plating layer. Here, the paste is no-solvent type metal-powder containing paste.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はスルーホール上への
パッドの形成方法に関し、更に詳しくは、多層回路基板
に形成されているスルーホールに充填されたペーストと
の密着性が良好で、かつ平坦性も優れているパッドをス
ルーホールの上に形成する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a pad on a through-hole, and more particularly, to a method for forming a pad having good adhesion to a paste filled in a through-hole formed on a multilayer circuit board and having a flat surface. The present invention relates to a method for forming a pad having excellent properties on a through hole.

【0002】[0002]

【従来の技術】多層回路基板に形成されているスルーホ
ールには、基板の上面と下面を貫通する貫通スルーホー
ルと、各内層間の導通をとるためのバイアホールとの2
種類があり、いずれも、そのホール壁面にはめっき層が
形成されて導電性が付与されている。
2. Description of the Related Art There are two types of through holes formed in a multilayer circuit board: a through hole penetrating the upper and lower surfaces of the board, and a via hole for establishing conduction between inner layers.
In each case, a plating layer is formed on the wall surface of the hole to impart conductivity.

【0003】そして、これらスルーホールの場合、例え
ば多層回路基板の最上層の表面では、ランドを設けた
り、または当該貫通スルーホールを封鎖した状態でパッ
ドを設け、ここにチップ部品などの所定部品を実装した
り、または所定の回路パターンと接続したりする。ここ
で、パッドの形成方法における従来の代表例を、スルー
ホールが多層回路基板に形成された貫通スルーホールで
ある場合について説明する。
In the case of these through holes, for example, a land is provided on the surface of the uppermost layer of the multilayer circuit board, or a pad is provided in a state where the through hole is closed, and a predetermined component such as a chip component is provided here. It is mounted or connected to a predetermined circuit pattern. Here, a description will be given of a conventional typical example of a method of forming a pad in a case where the through-hole is a through-hole formed in a multilayer circuit board.

【0004】まず、基板1の所定箇所に所定孔径の貫通
スルーホール2が穿設されたのち、全体に例えば無電解
銅めっきを行って基板1の表面1aと貫通スルーホール
2の内壁2aに極薄の化学銅めっき層3Aを形成する
(図1)。ついで、全体に例えば電気銅めっきを行う。
その結果、図2で示したように、貫通スルーホール2の
内壁と基板1の表面の全体を被覆し、所定厚みの電気銅
めっき層3Bと前記化学銅めっき層3Aから成る銅めっ
き層3が形成される。
First, after a through-hole 2 having a predetermined hole diameter is formed at a predetermined position of the substrate 1, the entire surface is subjected to, for example, electroless copper plating to form an electrode on the surface 1 a of the substrate 1 and the inner wall 2 a of the through-hole 2. A thin chemical copper plating layer 3A is formed (FIG. 1). Next, for example, electrolytic copper plating is performed on the whole.
As a result, as shown in FIG. 2, the inner wall of the through-hole 2 and the entire surface of the substrate 1 are covered, and the copper plating layer 3 having a predetermined thickness of the electrolytic copper plating layer 3B and the chemical copper plating layer 3A is formed. It is formed.

【0005】そして、この貫通スルーホール2に例えば
貫通スルーホール2より若干大きい開口を有するスクリ
ーンを介した印刷法でペーストを充填したのち当該ペー
ストを硬化させる。その結果、図3で示したように、貫
通スルーホール近傍のめっき層3の表面は硬化したペー
ストで被覆されると同時にスルーホール2の中には硬化
したペースト4が充填される。
The paste is filled into the through-hole 2 by a printing method through a screen having an opening slightly larger than the through-hole 2, for example, and then the paste is cured. As a result, as shown in FIG. 3, the surface of the plating layer 3 in the vicinity of the through-hole is covered with the cured paste, and at the same time, the cured paste 4 is filled in the through-hole 2.

【0006】ついで、基板1の表面を、例えばバフ研磨
して基板1のめっき層3の表面3aと充填ペースト4の
表面4aが面一状態となるようにめっき層表面の硬化ペ
ーストを除去する。その結果、図4で示したように、め
っき層3の表面3aが表出し、スルーホール2にはペー
スト4が充填された中間素材A1が得られる。そして、
この基板1の表面に例えば無電解銅めっきと電気銅めっ
きを順次行って、スルーホールに充填されているペース
ト4の表面とめっき層3の表面に所定厚みの銅めっき層
5を形成して中間素材A2を製造する(図5)。
Next, the surface of the substrate 1 is buffed, for example, to remove the hardened paste on the surface of the plating layer 3 so that the surface 3a of the plating layer 3 of the substrate 1 and the surface 4a of the filling paste 4 are flush. As a result, as shown in FIG. 4, the surface 3a of the plating layer 3 is out table, intermediate material A 1 is obtained paste 4 is filled in the through-hole 2. And
For example, electroless copper plating and electrolytic copper plating are sequentially performed on the surface of the substrate 1 to form a copper plating layer 5 having a predetermined thickness on the surface of the paste 4 filled in the through-hole and the surface of the plating layer 3 to form an intermediate layer. producing material a 2 (Fig. 5).

【0007】ついで、例えばホトリソグラフィーとエッ
チングを組み合わせてめっき層5に対するパターニング
を行い、形成すべきパッドの部分と導体回路の部分を除
いた他のめっき層の部分を基板1の表面までエッチング
除去する。その結果、図6で示したように、基板1の上
には、めっき層3とめっき層5から成る所定パターンの
導体回路6Bと、スルーホールを充填するペースト4と
その上面4aを被覆するパッド6Aが形成される。
Then, patterning is performed on the plating layer 5 by, for example, a combination of photolithography and etching, and portions of the plating layer other than the portion of the pad to be formed and the portion of the conductor circuit are etched off to the surface of the substrate 1. . As a result, as shown in FIG. 6, on the substrate 1, a conductor circuit 6B of a predetermined pattern including the plating layer 3 and the plating layer 5, the paste 4 filling the through hole, and the pad covering the upper surface 4a are provided. 6A is formed.

【0008】なお、上記した工程において、スルーホー
ル2を充填するペーストとしては一般に溶剤を含有する
タイプのものが用いられている。例えば、2液タイプの
エポキシ系樹脂から成り、熱硬化または紫外線硬化する
非導電性のペーストが多用されている。
In the above process, a paste containing a solvent is generally used as a paste for filling the through holes 2. For example, a non-conductive paste made of a two-pack type epoxy resin and cured by heat or ultraviolet light is often used.

【0009】[0009]

【発明が解決しようとする課題】ところで、上記した工
程において、基板に前記したようなタイプのペーストを
印刷してスルーホールに当該ペーストを充填すると、ペ
ースト内へエアーが巻き込まれ、その脱泡が非常に困難
になる。また、溶剤を含むタイプのペーストの場合、硬
化させると次のような問題も起こっている。
By the way, in the above process, when a paste of the type described above is printed on a substrate and the through holes are filled with the paste, air is entrained in the paste, and the defoaming is performed. It will be very difficult. Further, in the case of a paste containing a solvent, the following problems occur when the paste is cured.

【0010】すなわち、硬化時には溶剤が逃散し、その
過程でペーストの収縮が進み、図7で示したようにスル
ーホール上に位置するペーストの部分が若干凹没するの
である。そして、この状態で表面研磨を行うと、図8で
示したように、めっき層3のエッジ部分3bも研磨され
てしまい、結局、この上に形成されるめっき層5も図の
仮想線で示したように凹没した形状になる。
That is, at the time of curing, the solvent escapes, and in the process, the shrinkage of the paste proceeds, and as shown in FIG. 7, the portion of the paste located on the through hole is slightly recessed. When the surface is polished in this state, as shown in FIG. 8, the edge portion 3b of the plating layer 3 is also polished, and eventually, the plating layer 5 formed thereon is also shown by a virtual line in the figure. As a result, the shape becomes concave.

【0011】このような事態が起こると、その後形成さ
れるパッドの平坦性が悪くなり、例えばそこへのチップ
部品の実装における信頼性を低めることになる。本発明
は、従来のパッド形成時における上記した問題を解決
し、平坦性が優れており、しかも下層のペーストとの密
着力も大きいパッドをスルーホールの上に形成する方法
の提供を目的とする。
When such a situation occurs, the flatness of the pad formed thereafter deteriorates, and, for example, the reliability of mounting chip components thereon decreases. SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for forming a pad on a through-hole, which solves the above-mentioned problem when forming a conventional pad, has excellent flatness, and has a large adhesive force with a lower layer paste.

【0012】[0012]

【課題を解決するための手段】上記した目的を達成する
ために、本発明においては、表面に導電性が付与されて
いるスルーホールを有する多層回路基板にペーストを塗
布して前記スルーホールに前記ペーストを充填したのち
硬化させる工程;少なくとも前記ペーストの表面を研磨
してペーストの表面と前記多層回路基板の表面を面一状
態にする工程;研磨面の全体に導体をめっきしてめっき
層を形成する工程;および、前記めっき層をパターニン
グして前記スルーホールを封鎖するパッドを形成する工
程;を備えているスルーホール上へのパッドの形成方法
において、前記ペーストは、無溶剤型の金属粉入りペー
ストであることを特徴とするスルーホールへのパッドの
形成方法が提供される。
In order to achieve the above-mentioned object, according to the present invention, a paste is applied to a multilayer circuit board having a through hole having a surface provided with conductivity, and the paste is applied to the through hole. A step of filling and curing after filling the paste; a step of polishing at least the surface of the paste to make the surface of the paste and the surface of the multilayer circuit board flush; plating a conductor on the entire polished surface to form a plating layer And a step of patterning the plating layer to form a pad for closing the through hole, wherein the paste contains solvent-free metal powder. A method for forming a pad in a through hole, which is a paste, is provided.

【0013】とくに、前記スルーホールが貫通スルーホ
ールまたは/およびバイアホールであり、またそれらス
ルーホールの内壁には化学銅めっきおよび電気めっきが
形成されているスルーホール上へのパッドの形成方法が
提供される。
In particular, there is provided a method of forming a pad on a through-hole, wherein the through-hole is a through-hole and / or a via-hole, and chemical copper plating and electroplating are formed on the inner wall of the through-hole. Is done.

【0014】[0014]

【発明の実施の形態】本発明においては、スルーホール
に充填するペーストが、無溶剤型の金属粉入りペースト
であることを除いては、図3〜図6で示した形成方法と
変わることはない。上記したようなペーストとしては、
非導電ペースト,導電ペーストのいずれも使用すること
ができる。
DETAILED DESCRIPTION OF THE INVENTION In the present invention, except that the paste to be filled in the through holes is a solventless paste containing metal powder, there is no difference from the forming method shown in FIGS. Absent. As a paste as described above,
Either a non-conductive paste or a conductive paste can be used.

【0015】非導電ペーストとしては、具体的には、無
溶剤型の銅粉入り熱硬化性エポキシ樹脂などをあげるこ
とができ、また導電ペーストとしては、無溶剤型の銀コ
ート銅粉入り熱硬化性エポキシ樹脂などをあげることが
できる。これらのペーストはいずれも無溶剤タイプのも
のであるため、その硬化時における寸法収縮量が極めて
小さく事実上ゼロである。したがって、ペースト4は、
図9で示したように、凹没することなくスルーホールに
充填される。また、比重の高い金属粉入りの樹脂である
ため、貫通スルーホールへの充填時に巻き込まれたエア
ーが完全に脱泡される。
Specific examples of the non-conductive paste include a non-solvent type thermosetting epoxy resin containing copper powder, and examples of the conductive paste include a non-solvent type thermosetting epoxy resin containing silver-coated copper powder. Epoxy resin and the like. Since all of these pastes are solventless types, the amount of dimensional shrinkage during curing is extremely small and practically zero. Therefore, paste 4 is
As shown in FIG. 9, the through holes are filled without being recessed. In addition, since the resin is a resin containing a metal powder having a high specific gravity, air trapped when filling the through-hole is completely defoamed.

【0016】そして、ここを研磨しても、図7で示した
ような凹没部4Aになっている場合とは異なり、図10
で示したように、ペースト4の表面4aとめっき層3の
表面3aとは平坦な面一状態となり、かつめっき層3の
エッジ部分3bも研磨されることはない。したがって、
この表面にめっき層5を形成し、更にパターニングを行
ってパッドと導体回路を形成すると、形成されたパッド
は平坦であり、しかも金属粉入りペーストであるため、
このペーストとの密着力も大きくなる。
Then, even if this is polished, unlike the case where the concave portion 4A is formed as shown in FIG.
As shown in the above, the surface 4a of the paste 4 and the surface 3a of the plating layer 3 are flat and flush, and the edge 3b of the plating layer 3 is not polished. Therefore,
When a plating layer 5 is formed on this surface, and further patterning is performed to form a pad and a conductor circuit, the formed pad is flat and is a paste containing metal powder.
The adhesion to the paste also increases.

【0017】なお、以上の説明は基板の上面と下面を貫
通する貫通スルーホールの場合について行ったが、本発
明方法はこれに限定されるものではなく、例えば、ビル
ドアップ工法で多層回路基板を製造する際に各内層に形
成されるバイアホールの場合にも適用することができ
る。
Although the above description has been made on the case of through through holes penetrating the upper and lower surfaces of the substrate, the method of the present invention is not limited to this. For example, a multilayer circuit substrate may be formed by a build-up method. The present invention can also be applied to the case of via holes formed in each inner layer during manufacturing.

【0018】[0018]

【実施例】FR−4グレードエポキシ両面銅張り積層板
1(銅箔の厚み:18μm,全体の厚み:1.6mm)を
用意し、それを、硫酸−過水系のソフトエッチング液で
処理して銅箔の厚みを約5μmにした。ついで、この積
層板に直径0.3μmの貫通スルーホール2を穿設した
のち無電解銅めっきを行って、全面に化学銅めっき層3
Aを形成した(図1)。そして続けて、全体に電気銅め
っきを行って、厚み約20μmの電気銅めっき層3Bを
形成した。その結果、図2で示したように、貫通スルー
ホールの内壁と銅張り積層板の全面を被覆するめっき層
3が形成された。
EXAMPLE An FR-4 grade epoxy double-sided copper-clad laminate 1 (copper foil thickness: 18 μm, overall thickness: 1.6 mm) was prepared and treated with a sulfuric acid-hydrogen peroxide soft etching solution. The thickness of the copper foil was set to about 5 μm. Next, a through-hole 2 having a diameter of 0.3 μm was formed in the laminated board, and then electroless copper plating was performed.
A was formed (FIG. 1). Subsequently, the entire surface was subjected to electrolytic copper plating to form an electrolytic copper plating layer 3B having a thickness of about 20 μm. As a result, as shown in FIG. 2, the plating layer 3 covering the inner wall of the through-hole and the entire surface of the copper-clad laminate was formed.

【0019】ついで、口径0.4mmの開口を有するテト
ロンスクリーン版を介して、無溶剤型の銅粉入り熱硬化
性エポキシ樹脂の非導電ペーストを印刷法で貫通スルー
ホール2に充填したのちプログラム制御式BOX型の熱
風循環乾燥機を用い、常温から80℃までは15分間か
けて加熱し、80℃で30分保持し、80℃から160
℃までは15分間かけて加熱し、160℃で60分間保
持して充填した非導電ペースト4を硬化させた(図
3)。
Next, a non-conductive paste of a non-solvent type thermosetting epoxy resin containing copper powder is filled into the through-hole 2 by a printing method through a tetron screen plate having an opening having a diameter of 0.4 mm, and program control is performed. Using a hot air circulating dryer of the formula BOX type, heat from room temperature to 80 ° C. over 15 minutes, hold at 80 ° C. for 30 minutes, and heat from 80 ° C. to 160 ° C.
Heating was performed to 15 ° C. for 15 minutes, and the filled non-conductive paste 4 was cured by holding at 160 ° C. for 60 minutes (FIG. 3).

【0020】ついで、全体の表面をベルトサンダで2
回、バフで2回研磨し、表面全体を平滑面にし、図4で
示した中間素材A1にした。このとき、硬化ペースト4
の表面4aの平滑性は4μm以下になっていた。硬化ペ
ーストの表面4aを過マンガン酸で粗面化したのち、全
面に化学銅めっきを行い、更に電気銅めっきを行って、
厚み約15μmのめっき層5を形成することにより中間
素材A2にした(図5)。
Then, the entire surface is covered with a belt sander.
Times, polished twice with buff, the entire surface to smooth surface, and the intermediate material A 1 shown in FIG. At this time, the cured paste 4
The surface 4a had a smoothness of 4 μm or less. After roughening the surface 4a of the hardened paste with permanganic acid, the entire surface is subjected to chemical copper plating, and further to electrolytic copper plating,
And the intermediate material A 2 by forming a plating layer 5 having a thickness of about 15 [mu] m (FIG. 5).

【0021】ついで、テンティング法でエッチング処理
を行い、図6で示したように、厚み約5μmの銅箔1a
と厚み約20μmのめっき層3と厚み約15μmのめっ
き層5から成る所定パターンの導体回路6B、およびパ
ッド6Aを形成した。この硬化ペースト4の上に形成さ
れているパッド6Aのピール強度を次のようにして測定
した。
Then, an etching process is performed by a tenting method to form a copper foil 1a having a thickness of about 5 μm as shown in FIG.
Then, a conductor circuit 6B having a predetermined pattern composed of a plating layer 3 having a thickness of about 20 μm and a plating layer 5 having a thickness of about 15 μm, and pads 6A were formed. The peel strength of the pad 6A formed on the cured paste 4 was measured as follows.

【0022】すなわち、用いた両面銅張り積層板の銅箔
を全てエッチング除去し、積層板の表面に、用いた非導
電ペーストをスクリーン版を介してベタ刷りしたのち硬
化し、ついで実施例と同様にしてその上にめっき層を形
成してピール強度(条件:引張スピード200mm/分、
180°ピール)を測定した。測定結果は0.8から0.
9kgf/cmであった。この値は、従来から用いられてい
る銅粉の入っていない熱硬化性エポキシ樹脂の非導電ペ
ーストを用いた場合に比べて、30〜40%高い値であ
る。
That is, all the copper foil of the used double-sided copper-clad laminate was removed by etching, the used non-conductive paste was solid printed on the surface of the laminate via a screen plate, and then hardened. To form a plating layer thereon to obtain peel strength (conditions: tensile speed 200 mm / min,
180 ° peel). The measurement result is 0.8 to 0.8.
It was 9 kgf / cm. This value is 30 to 40% higher than that of a conventionally used non-conductive paste of thermosetting epoxy resin containing no copper powder.

【0023】このように、本発明によれば、充填ペース
トの上に形成されるパッドの密着強度は従来に比べて大
きく向上する。
As described above, according to the present invention, the adhesion strength of the pad formed on the filling paste is greatly improved as compared with the related art.

【0024】[0024]

【発明の効果】以上の説明で明らかなように、本発明に
よれば、スルーホールの上に平坦性が優れかつ密着力が
大きいパッドを形成することができる。これは、無溶剤
型の金属粉入りペーストをスルーホールに充填したこと
によって得られる効果である。
As is clear from the above description, according to the present invention, a pad having excellent flatness and a large adhesion can be formed on a through hole. This is an effect obtained by filling the through-hole with a solventless paste containing metal powder.

【図面の簡単な説明】[Brief description of the drawings]

【図1】基板にスルーホールを形成し、更に全体の表面
に無電解めっきを行った状態を示す断面図である。
FIG. 1 is a cross-sectional view showing a state in which a through hole is formed in a substrate, and further, electroless plating is performed on the entire surface.

【図2】図1の基板にめっき層を形成した状態を示す断
面図である。
FIG. 2 is a cross-sectional view showing a state where a plating layer is formed on the substrate of FIG.

【図3】基板にペーストを塗布・硬化した状態を示す断
面図である。
FIG. 3 is a cross-sectional view showing a state where a paste is applied and cured on a substrate.

【図4】表面のペーストを研磨除去した中間素材A1
示す断面図である。
4 is a sectional view showing the intermediate material A 1 of the paste surface is polished and removed.

【図5】図4の中間素材A1の表面にめっき層を形成し
た中間素材A2を示す断面図である。
5 is a cross-sectional view showing the intermediate material A 2 forming a plating layer on the surface of the intermediate material A 1 in FIG. 4.

【図6】中間素材A2にパッドと導体回路を形成した状
態を示す断面図である。
6 is a sectional view showing a state in which the intermediate material A 2 to form a pad and conductor circuit.

【図7】従来のペーストを用いたときにスルーホールの
開口に形成される凹没部を示す断面図である。
FIG. 7 is a cross-sectional view showing a recessed portion formed in an opening of a through hole when a conventional paste is used.

【図8】図7の表面ペーストを研磨したときの状態を示
す断面図である。
FIG. 8 is a cross-sectional view showing a state when the surface paste of FIG. 7 is polished.

【図9】本発明のペーストを用いたときにスルーホール
の開口に形成される凸部を示す断面図である。
FIG. 9 is a cross-sectional view showing a projection formed in an opening of a through hole when the paste of the present invention is used.

【図10】図9の表面ペーストを研磨したときの状態を
示す断面図である。
FIG. 10 is a cross-sectional view showing a state when the surface paste of FIG. 9 is polished.

【符号の説明】[Explanation of symbols]

1 基板 1a 基板1の表面(銅箔) 2 スルーホール 2a スルーホール2の内壁 3 めっき層 4 ペースト 4a スルーホール2に充填されているペーストの表面 5 めっき層 6A パッド 6B 導体回路 DESCRIPTION OF SYMBOLS 1 Substrate 1a Surface (copper foil) of substrate 1 2 Through hole 2a Inner wall of through hole 2 3 Plating layer 4 Paste 4a Surface of paste filled in through hole 2 5 Plating layer 6A Pad 6B Conductor circuit

フロントページの続き Fターム(参考) 5E319 AA03 AA06 AC02 AC11 CC11 GG03 5E346 AA06 AA12 AA15 AA42 AA43 BB01 BB16 CC31 DD22 DD32 FF04 FF18 GG01 GG17 GG19 GG22 HH11 Continued on front page F term (reference) 5E319 AA03 AA06 AC02 AC11 CC11 GG03 5E346 AA06 AA12 AA15 AA42 AA43 BB01 BB16 CC31 DD22 DD32 FF04 FF18 GG01 GG17 GG19 GG22 HH11

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 表面に導電性が付与されているスルーホ
ールを有する多層回路基板にペーストを塗布して前記ス
ルーホールに前記ペーストを充填したのち硬化させる工
程;少なくとも前記ペーストの表面を研磨してペースト
の表面と前記多層回路基板の表面を面一状態にする工
程;研磨面の全体に導体をめっきしてめっき層を形成す
る工程;および、前記めっき層をパターニングして前記
スルーホールを封鎖するパッドを形成する工程;を備え
ているスルーホール上へのパッドの形成方法において、 前記ペーストは、無溶剤型の金属粉入りペーストである
ことを特徴とするスルーホールへのパッドの形成方法。
1. A step of applying a paste to a multilayer circuit board having a through hole having a surface provided with conductivity, filling the through hole with the paste, and then curing the paste; at least polishing the surface of the paste. Making the surface of the paste flush with the surface of the multilayer circuit board; plating a conductor over the entire polished surface to form a plating layer; and patterning the plating layer to block the through hole A method of forming a pad on a through-hole, the method comprising: forming a pad on the through-hole, the method comprising: forming a pad on the through-hole;
【請求項2】 前記スルーホールが、貫通スルーホール
または/およびバイアホールである請求項1のスルーホ
ール上へのパッドの形成方法。
2. The method for forming a pad on a through hole according to claim 1, wherein the through hole is a through hole and / or a via hole.
JP15837999A 1999-06-04 1999-06-04 Method for forming pad over through hole Pending JP2000349442A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15837999A JP2000349442A (en) 1999-06-04 1999-06-04 Method for forming pad over through hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15837999A JP2000349442A (en) 1999-06-04 1999-06-04 Method for forming pad over through hole

Publications (1)

Publication Number Publication Date
JP2000349442A true JP2000349442A (en) 2000-12-15

Family

ID=15670430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15837999A Pending JP2000349442A (en) 1999-06-04 1999-06-04 Method for forming pad over through hole

Country Status (1)

Country Link
JP (1) JP2000349442A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112020209A (en) * 2019-05-29 2020-12-01 三星电机株式会社 Printed circuit board and antenna module board including the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112020209A (en) * 2019-05-29 2020-12-01 三星电机株式会社 Printed circuit board and antenna module board including the same
KR20200137305A (en) * 2019-05-29 2020-12-09 삼성전기주식회사 Printed circuit board
KR102662860B1 (en) * 2019-05-29 2024-05-03 삼성전기주식회사 Printed circuit board

Similar Documents

Publication Publication Date Title
US5243142A (en) Printed wiring board and process for producing the same
KR100733253B1 (en) High density printed circuit board and manufacturing method thereof
US6426011B1 (en) Method of making a printed circuit board
JP2001196743A (en) Method for manufacturing multilayer printed wiring substrate using adhesive film
US20020160165A1 (en) Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof
JP4129166B2 (en) Electrolytic copper foil, film with electrolytic copper foil, multilayer wiring board, and manufacturing method thereof
KR20010009975A (en) Method of producing a multi-layer printed-circuit board
JPH1187865A (en) Printed circuit board and its manufacture
JP3674662B2 (en) Wiring board manufacturing method
JP2000349442A (en) Method for forming pad over through hole
JP2003273509A (en) Wiring board and its manufacturing method
JP3694601B2 (en) Multilayer wiring board
JP3304061B2 (en) Manufacturing method of printed wiring board
JPS62277794A (en) Manufacture of inner layer circuit board
JP2002271026A (en) Multi-layer printed wiring board and manufacturing method therefor
JPS63137498A (en) Manufacture of through-hole printed board
JP2003046244A (en) Multilayer wiring board and its manufacturing method
JP2000049440A (en) Manufacture of printed wiring multilayer board
JP2005044879A (en) Method for manufacturing printed wiring board
JP2003008222A (en) High-density multilayer build-up wiring board and method of manufacturing the same
JP2024067513A (en) Wiring board and manufacturing method of wiring board
JP2002076613A (en) Method for manufacturing printed circuit board
JP2000022330A (en) Multilayer interconnection board and its manufacture
JPH06232555A (en) Multilayer printed wiring board and manufacture thereof
JP2000036664A (en) Multilayer wiring board and its manufacture