JP2000341285A - アドレス変換テーブル書き換えによる予備系立ち上げ方法 - Google Patents
アドレス変換テーブル書き換えによる予備系立ち上げ方法Info
- Publication number
- JP2000341285A JP2000341285A JP11146381A JP14638199A JP2000341285A JP 2000341285 A JP2000341285 A JP 2000341285A JP 11146381 A JP11146381 A JP 11146381A JP 14638199 A JP14638199 A JP 14638199A JP 2000341285 A JP2000341285 A JP 2000341285A
- Authority
- JP
- Japan
- Prior art keywords
- node
- memory
- physical address
- information
- working
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 Ｎ＋１冗長構成のフォールトトレラントシス
テムにおける予備系立ち上げ時間を短縮すること。 【解決手段】 現用ノード１０，２０のメモリ上の情報
をメモリ情報転送機構４０を用いて予備ノード３０のメ
モリ上に複製する際、現用ノード１０，２０の物理アド
レス空間に一定のオフセットＯＡ，ＯＢを与えた予備ノ
ード３０上の物理アドレス空間に格納しておき（３），
（４）、現用ノード１０の処理を予備ノード３０に行わ
せる際、予備ノード３０上の論理アドレスと物理アドレ
スとの間の変換テーブルの物理アドレスの部分を、前記
一定のオフセットＯＡを与えた物理アドレスに書き換え
る（５）ことにより予備ノード３０の立ち上げを行う。
テムにおける予備系立ち上げ時間を短縮すること。 【解決手段】 現用ノード１０，２０のメモリ上の情報
をメモリ情報転送機構４０を用いて予備ノード３０のメ
モリ上に複製する際、現用ノード１０，２０の物理アド
レス空間に一定のオフセットＯＡ，ＯＢを与えた予備ノ
ード３０上の物理アドレス空間に格納しておき（３），
（４）、現用ノード１０の処理を予備ノード３０に行わ
せる際、予備ノード３０上の論理アドレスと物理アドレ
スとの間の変換テーブルの物理アドレスの部分を、前記
一定のオフセットＯＡを与えた物理アドレスに書き換え
る（５）ことにより予備ノード３０の立ち上げを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｎ＋１冗長構成の
アクト／スタンバイ型フォールトトレラントシステムに
おける予備系立ち上げ方法に関するものである。
アクト／スタンバイ型フォールトトレラントシステムに
おける予備系立ち上げ方法に関するものである。
【０００２】
【従来の技術】フォールトトレラントシステムの一つの
形態として、現用ノードと予備ノードを用いて、現用ノ
ードがダウンした際、予備ノードが処理を継続するとい
うシステムがある。
形態として、現用ノードと予備ノードを用いて、現用ノ
ードがダウンした際、予備ノードが処理を継続するとい
うシステムがある。
【０００３】現用ノードのメモリ上にある情報（メモリ
情報）を予備ノード上に逐次コピーすること、即ちメモ
リ二重書き込みによって、現用ノードがダウンした場合
に予備ノードに切り替えることで現用ノードで行ってい
た処理を継続する方法としては、例えば特開平３−１３
６１５１号公報に記載された発明のようなものが知られ
ている。
情報）を予備ノード上に逐次コピーすること、即ちメモ
リ二重書き込みによって、現用ノードがダウンした場合
に予備ノードに切り替えることで現用ノードで行ってい
た処理を継続する方法としては、例えば特開平３−１３
６１５１号公報に記載された発明のようなものが知られ
ている。
【０００４】メモリ二重書き込み方式において、予備ノ
ードに複数の現用ノードのメモリ情報のコピーを格納す
れば、Ｎ＋１冗長構成のアクト／スタンバイ型のシステ
ムが実現できる。
ードに複数の現用ノードのメモリ情報のコピーを格納す
れば、Ｎ＋１冗長構成のアクト／スタンバイ型のシステ
ムが実現できる。
【０００５】
【発明が解決しようとする課題】しかしながら、メモリ
二重書き込み方式の場合、現用ノードのメモリ情報のコ
ピーを用いて予備ノードを立ち上げるためには、現用系
と予備系のメモリ情報がアドレスまで含めて一致してい
る必要がある。
二重書き込み方式の場合、現用ノードのメモリ情報のコ
ピーを用いて予備ノードを立ち上げるためには、現用系
と予備系のメモリ情報がアドレスまで含めて一致してい
る必要がある。
【０００６】そのため、予備系立ち上げ時には、該当す
る現用ノードのメモリ情報のコピーを、適切なアドレス
位置にロードし直す必要がある。この場合、メモリ情報
のロードに要する時間の分だけ、予備系の立ち上げが遅
れることになり、メモリ情報の量が大きいければ大きい
ほどこの時間も大きくなり、それによってシステムの可
用性を損なうことになるという問題があった。
る現用ノードのメモリ情報のコピーを、適切なアドレス
位置にロードし直す必要がある。この場合、メモリ情報
のロードに要する時間の分だけ、予備系の立ち上げが遅
れることになり、メモリ情報の量が大きいければ大きい
ほどこの時間も大きくなり、それによってシステムの可
用性を損なうことになるという問題があった。
【０００７】本発明の目的は、Ｎ＋１冗長構成のアクト
／スタンバイ型フォールトトレラントシステムにおいて
予備系の立ち上げに要する時間を短縮し得るアドレス変
換テーブル書き換えによる予備系立ち上げ方法を提供す
ることにある。
／スタンバイ型フォールトトレラントシステムにおいて
予備系の立ち上げに要する時間を短縮し得るアドレス変
換テーブル書き換えによる予備系立ち上げ方法を提供す
ることにある。
【０００８】
【課題を解決するための手段】本発明の基本的な考え方
は、現用ノードのメモリ情報を予備ノード上のメモリに
コピーする際に、一定のオフセットを加えることで複数
の現用ノード上のコピーを１つの予備ノード上に格納す
ること、予備ノードが現用ノードの処理を代行するため
にコピーを利用可能な状態にする際に、情報全体を適当
な位置に配置し直すのではなく、アドレス変換テーブル
を書き換えることによって代替し、予備系立ち上がりま
での時間を短縮することである。
は、現用ノードのメモリ情報を予備ノード上のメモリに
コピーする際に、一定のオフセットを加えることで複数
の現用ノード上のコピーを１つの予備ノード上に格納す
ること、予備ノードが現用ノードの処理を代行するため
にコピーを利用可能な状態にする際に、情報全体を適当
な位置に配置し直すのではなく、アドレス変換テーブル
を書き換えることによって代替し、予備系立ち上がりま
での時間を短縮することである。
【０００９】
【発明の実施の形態】図１は本発明のシステム構成の一
例を示すもので、図中、１０，２０は現用ノード（Ａ，
Ｂ）、３０は予備ノード（Ｓ）、４０はメモリ情報転送
機構、１１，２１，３１はプロセッサ、１２，２２，３
２はメモリである。また、各ノードはメモリにおける論
理アドレス空間と物理アドレス空間とを変換するための
アドレス変換テーブルを備えている。
例を示すもので、図中、１０，２０は現用ノード（Ａ，
Ｂ）、３０は予備ノード（Ｓ）、４０はメモリ情報転送
機構、１１，２１，３１はプロセッサ、１２，２２，３
２はメモリである。また、各ノードはメモリにおける論
理アドレス空間と物理アドレス空間とを変換するための
アドレス変換テーブルを備えている。
【００１０】図２は各ノードのメモリ上のデータ構造と
処理の流れの一例を、また、図３はシステム内の各構成
要素における処理の手順の一例を示すものである。以下
の（１）〜（６）の番号は図２、図３中の番号に対応し
ている。 （１）各ノードのプロセッサ上のプログラムは論理アド
レス空間で走行し、論理アドレス空間から物理アドレス
空間への変換は、各ノード固有のアドレス変換テーブル
によって行われる。各ノード上における情報のメモリ上
の位置及びアドレス変換テーブルの内容を図２に示す。 （２）現用ノード１０，２０の物理メモリ上の情報は、
メモリ情報転送機構４０により、物理メモリのアドレス
順序を保存し、かつそれぞれの現用ノードの物理アドレ
ス空間に一定のオフセット値ＯＡ，ＯＢが加えられて予
備ノード３０上に転送される。 （３）現用ノード１０の物理メモリ上の情報のコピーは
予備ノード３０の物理メモリ上、オフセットＯＡの物理
アドレスから連続域に格納される。 （４）同様に、現用ノード２０の物理メモリ上の情報の
コピーは予備ノード３０の物理メモリ上、オフセットＯ
Ｂの物理アドレスから連続域に格納される。 （５）現用ノード１０が障害に陥った場合、ノード１０
から引き継いでいるアドレス変換テーブル中の、物理ア
ドレスに相当する部分にオフセットＯＡを加算し、これ
をアドレス変換テーブルとして使用する。 （６）予備ノード３０は、（５）で作成したアドレス変
換テーブルを用い、ノード１０で行われていた処理を継
続する。プログラムは論理アドレス空間で走行するた
め、（５）の手順によるアドレス変換テーブルの書き換
えを行えば、ノード１０から引き継いだプログラムは予
備ノード３０において正しく動作することができる。
処理の流れの一例を、また、図３はシステム内の各構成
要素における処理の手順の一例を示すものである。以下
の（１）〜（６）の番号は図２、図３中の番号に対応し
ている。 （１）各ノードのプロセッサ上のプログラムは論理アド
レス空間で走行し、論理アドレス空間から物理アドレス
空間への変換は、各ノード固有のアドレス変換テーブル
によって行われる。各ノード上における情報のメモリ上
の位置及びアドレス変換テーブルの内容を図２に示す。 （２）現用ノード１０，２０の物理メモリ上の情報は、
メモリ情報転送機構４０により、物理メモリのアドレス
順序を保存し、かつそれぞれの現用ノードの物理アドレ
ス空間に一定のオフセット値ＯＡ，ＯＢが加えられて予
備ノード３０上に転送される。 （３）現用ノード１０の物理メモリ上の情報のコピーは
予備ノード３０の物理メモリ上、オフセットＯＡの物理
アドレスから連続域に格納される。 （４）同様に、現用ノード２０の物理メモリ上の情報の
コピーは予備ノード３０の物理メモリ上、オフセットＯ
Ｂの物理アドレスから連続域に格納される。 （５）現用ノード１０が障害に陥った場合、ノード１０
から引き継いでいるアドレス変換テーブル中の、物理ア
ドレスに相当する部分にオフセットＯＡを加算し、これ
をアドレス変換テーブルとして使用する。 （６）予備ノード３０は、（５）で作成したアドレス変
換テーブルを用い、ノード１０で行われていた処理を継
続する。プログラムは論理アドレス空間で走行するた
め、（５）の手順によるアドレス変換テーブルの書き換
えを行えば、ノード１０から引き継いだプログラムは予
備ノード３０において正しく動作することができる。
【００１１】従来の方法では、（５）の処理の代わり
に、ノード１０用のメモリ情報のコピーを、該ノード１
０上にあった時と同じアドレスにコピーする処理が必要
であったが、（５）の処理に要する時間は、これに比べ
て短かいため、予備ノード３０の立ち上げ時間を短縮す
ることができる。
に、ノード１０用のメモリ情報のコピーを、該ノード１
０上にあった時と同じアドレスにコピーする処理が必要
であったが、（５）の処理に要する時間は、これに比べ
て短かいため、予備ノード３０の立ち上げ時間を短縮す
ることができる。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
予備ノードによって現用ノードでの処理を継続するため
の立ち上げ処理において、現用ノード上のメモリ情報の
コピーを予備ノード上のメモリ上に再構成する際に、時
間のかかる情報全体のコピーを行わず、アドレス変換テ
ーブルの書き換えで実現できるため、切り替え時間の短
縮を図ることができる。
予備ノードによって現用ノードでの処理を継続するため
の立ち上げ処理において、現用ノード上のメモリ情報の
コピーを予備ノード上のメモリ上に再構成する際に、時
間のかかる情報全体のコピーを行わず、アドレス変換テ
ーブルの書き換えで実現できるため、切り替え時間の短
縮を図ることができる。
【００１３】図４は本発明による効果を説明するための
もので、同図(a)は従来の情報全体をコピーする処理の
例を、また、同図(b)は本発明によるアドレス変換テー
ブルの書き換えの例を示す。ここで、ハードウェアの条
件は ・１ワード＝４ｂｙｔｅ ・ページサイズ：４Ｋｂｙｔｅ（１Ｋワード） ・メモリアクセスタイム：１００ｎｓ／ワード ・加算処理：１Ｏｎｓ／１回 と仮定する。
もので、同図(a)は従来の情報全体をコピーする処理の
例を、また、同図(b)は本発明によるアドレス変換テー
ブルの書き換えの例を示す。ここで、ハードウェアの条
件は ・１ワード＝４ｂｙｔｅ ・ページサイズ：４Ｋｂｙｔｅ（１Ｋワード） ・メモリアクセスタイム：１００ｎｓ／ワード ・加算処理：１Ｏｎｓ／１回 と仮定する。
【００１４】情報全体をコピーする場合、メモリリード
とメモリライトの繰り返しであるため、１ページ分のコ
ピーに必要な時間は、空ループの処理時間を除くと１０
０（ｎｓ／ワード）＋１００（ｎｓ／ワード））×１
（Ｋワード）＝２００μｓである。
とメモリライトの繰り返しであるため、１ページ分のコ
ピーに必要な時間は、空ループの処理時間を除くと１０
０（ｎｓ／ワード）＋１００（ｎｓ／ワード））×１
（Ｋワード）＝２００μｓである。
【００１５】一方、アドレス変換テーブルの書き換えを
行う場合、１ページあたり１エントリの書き換えが必要
であるため、エントリ書き換え処理時間は、メモリリー
ド、加算、メモリライトに要する１００ｎｓ＋１０ｎｓ
＋１００ｎｓ＝２１０ｎｓであり、情報全体のコピーに
比べて大幅に時間を短縮できることが分かる。
行う場合、１ページあたり１エントリの書き換えが必要
であるため、エントリ書き換え処理時間は、メモリリー
ド、加算、メモリライトに要する１００ｎｓ＋１０ｎｓ
＋１００ｎｓ＝２１０ｎｓであり、情報全体のコピーに
比べて大幅に時間を短縮できることが分かる。
【図１】本発明のシステム構成の一例を示す図
【図２】各ノードのメモリ上のデータ構造と処理の流れ
の一例を示す図
の一例を示す図
【図３】システム内の各構成要素における処理の手順の
一例を示す図
一例を示す図
【図４】本発明による効果の説明図
１０，２０：現用ノード、３０：予備ノード、４０：メ
モリ情報転送機構、１１，２１，３１：プロセッサ、１
２，２２，３２：メモリ。
モリ情報転送機構、１１，２１，３１：プロセッサ、１
２，２２，３２：メモリ。
【手続補正書】
【提出日】平成１１年６月１５日（１９９９．６．１
５）
５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｌ 29/14 Ｈ０４Ｌ 13/00 ３１１ ５Ｋ０３５ ９Ａ００１ (72)発明者 山田 茂樹 東京都新宿区西新宿３丁目19番２号 日本 電信電話株式会社内 (72)発明者 田中 晶 東京都新宿区西新宿３丁目19番２号 日本 電信電話株式会社内 Ｆターム(参考） 5B018 GA06 HA05 KA14 MA01 QA20 5B034 AA04 BB03 CC02 DD05 DD07 5B045 JJ22 JJ24 JJ43 JJ44 5B060 AB28 CA19 5K030 GA12 HD09 KA01 KA02 MD02 5K035 AA07 LL14 9A001 DD08 LL02 LL07
Claims (2)
- 【請求項１】 通常時に処理を実行する複数の現用ノー
ドと、障害時に前記現用ノードの処理を代行する予備ノ
ードとからなり、複数の現用ノードのメモリ上の情報の
複製を予備ノードに逐次転送して該予備ノードのメモリ
上に格納する冗長システムにおける予備系立ち上げ方法
であって、 複数の現用ノードのメモリ上の情報の複製を予備ノード
のメモリ上に格納する際、現用ノードの情報が保存され
ているメモリの物理アドレスのアドレス順序を保存する
とともに、それぞれの現用ノードの物理アドレス空間に
一定のオフセットを与えた予備ノード上の物理アドレス
空間に格納しておき、 現用ノードに障害が発生し、障害が発生した該現用ノー
ドの処理を予備ノードに行わせる際、予備ノード上の論
理アドレスと物理アドレスとの間の変換テーブルの物理
アドレスの部分を、障害が発生した前記現用ノードの情
報が格納されている前記一定のオフセットを与えた物理
アドレスに書き換えることにより予備ノードの立ち上げ
を行うことを特徴とするアドレス変換テーブル書き換え
による予備系立ち上げ方法。 - 【請求項２】 各ノード間に設けたメモリ情報転送機構
により現用ノード毎に一定のオフセットを与えることを
特徴とする請求項２記載のアドレス変換テーブル書き換
えによる予備系立ち上げ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146381A JP2000341285A (ja) | 1999-05-26 | 1999-05-26 | アドレス変換テーブル書き換えによる予備系立ち上げ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146381A JP2000341285A (ja) | 1999-05-26 | 1999-05-26 | アドレス変換テーブル書き換えによる予備系立ち上げ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000341285A true JP2000341285A (ja) | 2000-12-08 |
Family
ID=15406428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11146381A Pending JP2000341285A (ja) | 1999-05-26 | 1999-05-26 | アドレス変換テーブル書き換えによる予備系立ち上げ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000341285A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010186303A (ja) * | 2009-02-12 | 2010-08-26 | Nec Corp | 情報処理システム及びその処理方法 |
| US7836162B2 (en) | 2006-05-23 | 2010-11-16 | Nec Corporation | Transaction processing system and transaction processing method |
| WO2012176337A1 (ja) * | 2011-06-24 | 2012-12-27 | 富士通株式会社 | 情報処理システム、情報処理システムの制御方法、管理装置および系切替プログラム |
| JPWO2012176337A1 (ja) * | 2011-06-24 | 2015-02-23 | 富士通株式会社 | 情報処理システム、情報処理システムの制御方法、管理装置および系切替プログラム |
-
1999
- 1999-05-26 JP JP11146381A patent/JP2000341285A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7836162B2 (en) | 2006-05-23 | 2010-11-16 | Nec Corporation | Transaction processing system and transaction processing method |
| JP2010186303A (ja) * | 2009-02-12 | 2010-08-26 | Nec Corp | 情報処理システム及びその処理方法 |
| WO2012176337A1 (ja) * | 2011-06-24 | 2012-12-27 | 富士通株式会社 | 情報処理システム、情報処理システムの制御方法、管理装置および系切替プログラム |
| US20140101320A1 (en) * | 2011-06-24 | 2014-04-10 | Fujitsu Limited | Information processing system, control method, management apparatus and computer-readable recording medium |
| JPWO2012176337A1 (ja) * | 2011-06-24 | 2015-02-23 | 富士通株式会社 | 情報処理システム、情報処理システムの制御方法、管理装置および系切替プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7797693B1 (en) | NAND mobile devices capable of updating firmware or software in a manner analogous to NOR mobile devices | |
| EP0907127B1 (en) | Error detection and correction in a data storage system using memory devices with continuous transfer functions | |
| US7111134B2 (en) | Subsystem and subsystem processing method | |
| JP2010165251A (ja) | 情報処理装置及びプロセッサ並びに情報処理方法 | |
| JPH06290092A (ja) | 記憶装置へのファイル格納装置 | |
| US6751667B1 (en) | System for generating unique identifiers in a computer network | |
| EP3033680B1 (en) | Memory migration in presence of live memory traffic | |
| JP2010039895A (ja) | 仮想計算機システムおよび仮想計算機システムにおけるエラー回復方法ならびに仮想計算機制御プログラム | |
| US7890838B2 (en) | Storage apparatus having nonvolatile storage module | |
| JP2000341285A (ja) | アドレス変換テーブル書き換えによる予備系立ち上げ方法 | |
| CN113127263B (zh) | 一种内核崩溃恢复方法、装置、设备及存储介质 | |
| EP2080097A1 (en) | Memory system and method for storing and correcting data | |
| JP2007305105A (ja) | メモリコントローラ | |
| US5946707A (en) | Interleaved burst XOR using a single memory pointer | |
| JPS5831651A (ja) | 電子交換機の再開処理方式 | |
| CA1324679C (en) | Method and means for interfacing a system control unit for a multi-processor system with the system main memory | |
| JP2001243209A (ja) | 分散共有メモリシステム及び分散共有メモリシステム制御方法 | |
| JP2612385B2 (ja) | 多重化サブシステム間処理引継ぎ処理方式 | |
| JP2000163276A (ja) | ネットワークワイド予備方式 | |
| JP2000132461A (ja) | 情報制御装置 | |
| US10896133B2 (en) | Combinational address repair in memory controller | |
| JPH10240620A (ja) | コンピュータシステムおよび同システムにおけるチェックポイントイメージ保存方法 | |
| KR100249809B1 (ko) | 주기억 장치 데이터 베이스 시스템을 위한 이중 포트 램 사용무중단 연속 메모리 백업 장치 및 방법 | |
| JPH09128303A (ja) | メモリ管理装置 | |
| JP2004094789A (ja) | 多重化システム |