JP2000340747A - パワートランジスタの保護回路 - Google Patents

パワートランジスタの保護回路

Info

Publication number
JP2000340747A
JP2000340747A JP14733899A JP14733899A JP2000340747A JP 2000340747 A JP2000340747 A JP 2000340747A JP 14733899 A JP14733899 A JP 14733899A JP 14733899 A JP14733899 A JP 14733899A JP 2000340747 A JP2000340747 A JP 2000340747A
Authority
JP
Japan
Prior art keywords
power transistor
detection resistor
protection
gate
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14733899A
Other languages
English (en)
Inventor
Yosuke Hagiwara
洋右 萩原
Shigeo Akiyama
茂夫 秋山
Masahiko Suzumura
正彦 鈴村
Kazuyuki Tomii
和志 富井
Takeshi Nobe
武 野辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP14733899A priority Critical patent/JP2000340747A/ja
Publication of JP2000340747A publication Critical patent/JP2000340747A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】過電圧に対するパワートランジスタの保護効果
を高める。 【解決手段】パワートランジスタQ1に検出用抵抗Rが
直列接続される。保護用MOSFETQ3は検出用抵抗
Rの両端電圧がゲート・ソースに印加される。ダイオー
ドD1のアノードはパワートランジスタQ1のソースと
検出用抵抗Rの一端との接続点に接続され、カソードは
保護用MOSFETQ3のゲートに接続される。保護用
MOSFETQ3のドレインはパワートランジスタQ1
のゲートに接続され、ソースは検出用抵抗Rの他端に接
続される。パワートランジスタQ1のドレイン電圧が過
大になると、保護用MOSFETQ3が導通してパワー
トランジスタQ1の通過電流が抑制される。このとき、
検出用抵抗Rの両端電圧が低下するが、MOSFETQ
3のゲート・ソースの蓄積電荷はダイオードD1によっ
て放電が阻止されているから、電流抑制期間t2が延長
される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パワートランジス
タを過電圧から保護するパワートランジスタの保護回路
に関するものである。
【0002】
【従来の技術】従来から、図4(a)に示す構成を有し
た半導体リレーが提供されている。この半導体リレー
は、発光ダイオードよりなる発光素子P1と、発光素子
P1に光結合され光起電力を発生する受光素子P2とを
備え、受光素子P2の起電力に応答してMOSFETよ
りなるパワートランジスタQ1をオンオフさせるように
構成されている。受光素子P2とパワートランジスタQ
1との間には、発光素子P1への入力信号に対するパワ
ートランジスタQ1のオンオフの応答性を高めるために
制御回路Coが挿入されている。
【0003】ところで、この種の半導体リレーを、電源
から負荷への電源供給経路にパワートランジスタQ1を
挿入する形で用いる場合に、負荷の短絡などによって電
源電圧がパワートランジスタQ1に印加され、パワート
ランジスタQ1のドレイン電圧が過大になることがあ
る。このような過電圧からパワートランジスタQ1を保
護するための回路として、パワートランジスタQ1のソ
ースに検出用抵抗Rを接続し、検出用抵抗Rの両端間に
ベース・エミッタを接続したバイポーラトランジスタよ
りなる保護用トランジスタQ4のコレクタをパワートラ
ンジスタQ1のゲートに接続した構成を採用している。
【0004】この半導体リレーでは、発光素子P1への
入力信号によってパワートランジスタQ1が導通してい
るときには、パワートランジスタQ1のドレイン・ソー
スの通過電流に応じた電圧が検出用抵抗Rの両端に発生
する。したがって、パワートランジスタQ1のドレイン
に過電圧が印加されると検出用抵抗Rの両端電圧が上昇
して保護用トランジスタQ4が導通し、パワートランジ
スタQ1のゲート電位を引き下げる。こうしてパワート
ランジスタQ1の通過電流が抑制されると、検出用抵抗
Rの両端電圧が低下するから保護用トランジスタQ4が
再びオフになる。このような2状態が短時間で交互に繰
り返され、結果的にパワートランジスタQ1の通過電流
が抑制されることになる。
【0005】つまり、パワートランジスタQ1のドレイ
ン電圧が過大になると、微視的には図4(b)のよう
に、パワートランジスタQ1には高低2段階の電流Id
1,Id2が交互に流れ、パワートランジスタQ1の通
過電流は全体としては抑制されることになる。このよう
に、検出用抵抗Rと保護用トランジスタQ4とを設ける
ことによって、設けていない場合に比較すると発熱量が
低減し、スイッチングQ1のドレイン電圧耐量(熱的に
破壊しない最大のドレイン電圧)を高めることができ
る。
【0006】なお、図4(a)に示す回路は、発光素子
P1を設けたチップ1と、受光素子P2と制御回路Co
と保護用トランジスタQ4と検出用抵抗Rとを設けたチ
ップ2と、パワートランジスタQ1を設けたチップ3と
の3個のチップを用いて構成されている。半導体リレー
は、チップ1〜3を1つのパッケージ10に実装して構
成されている。
【0007】
【発明が解決しようとする課題】図4(a)に示した回
路では、検出用抵抗Rと保護用トランジスタQ4とから
なる保護回路を設けているから、保護回路を設けていな
い場合よりもドレイン電圧耐量を高くすることができ
る。しかしながら、この回路には保護用トランジスタQ
4の導通状態を保持する構成が存在しないから、パワー
トランジスタQ1の通過電流がId2に減少した後に短
時間で保護用トランジスタQ4がオフし、パワートラン
ジスタQ1の通過電流がId1に増加する。つまり、パ
ワートランジスタQ1の通過電流が抑制される電流抑制
期間t1が短くなる。パワートランジスタQ1における
消費電力は、ドレイン・ソースに印加される電圧とドレ
イン電流との積であるから、通過電流の減少している電
流抑制期間t1が短いと、パワートランジスタQ1での
消費電力が比較的大きくなる。要するに、上述した保護
回路では、パワートランジスタQ1のドレイン電圧耐量
を十分に高めることはできないのである。
【0008】また、上述した保護回路の検出用抵抗R
は、一般には半導体基板表面に不純物を注入することに
より形成した拡散抵抗が用いられるから、検出用抵抗R
は負の温度係数を持つ。つまり、パワートランジスタQ
1が発熱すると、検出用抵抗Rの温度が上昇して抵抗値
が小さくなるので、検出用抵抗Rの両端電圧は小さくな
り、保護用トランジスタQ4が導通しにくくなる。その
結果、パワートランジスタQ1の通過電流が抑制される
電流抑制期間t1が一層短くなり、結果的にパワートラ
ンジスタQ1の消費電力がさらに増加して破壊しやすく
なる。
【0009】本発明は上記事由に鑑みてなされたもので
あり、その目的は、過電圧に対するパワートランジスタ
の過電圧に対する保護効果を従来構成よりもさらに高め
るパワートランジスタの保護回路を提供することにあ
る。
【0010】
【課題を解決するための手段】請求項1の発明は、制御
端子に印加される電圧に応じて通過電流を制御する電圧
応答型のパワートランジスタの保護回路であって、上記
パワートランジスタに直列接続された検出用抵抗と、上
記検出用抵抗の両端電圧がゲート・ソースに印加される
とともに上記制御端子にドレインが接続され上記検出用
抵抗の両端電圧が規定電圧を越えると上記パワートラン
ジスタの通過電流を低減させる方向に上記制御端子に印
加される電圧を変化させる保護用MOSFETと、上記
パワートランジスタと上記検出用抵抗との接続点と上記
保護用MOSFETのゲートとの間に挿入され上記保護
用MOSFETのゲート・ソースの蓄積電荷が上記検出
用抵抗を通して放電されるのを阻止する極性とされたダ
イオードとを備えるものである。この構成によれば、パ
ワートランジスタに過電圧が印加されたときに、検出用
抵抗の両端電圧をダイオードを介して保護用MOSFE
Tのゲート・ソースに印加することで保護用MOSFE
Tを導通させてパワートランジスタの通過電流を抑制す
ることができる。しかも、保護用MOSFETのゲート
・ソースの蓄積電荷が漏れるのをダイオードによって阻
止しているので、パワートランジスタの通過電流が抑制
されたことによって検出用抵抗の両端電圧が低下しても
保護用MOSFETを導通した状態に維持することがで
き、パワートランジスタの通過電流を抑制する期間を延
長することができる。その結果、パワートランジスタに
過電圧が印加されたときの消費電力の増加の増加を抑制
することができ、過電圧に対するパワートランジスタの
保護効果を従来構成よりも高めることができる。
【0011】請求項2の発明は、請求項1の発明におい
て、上記保護用MOSFETのゲート・ソースにコンデ
ンサが並列接続されているものである。この構成によれ
ば、コンデンサを設けていない場合よりも保護用MOS
FETの導通期間をさらに延長することができるから、
パワートランジスタの通過電流を抑制する期間を延長す
ることになり、コンデンサを設けない場合よりもパワー
トランジスタの過電圧に対する保護効果をさらに高める
ことができる。
【0012】請求項3の発明は、請求項1または請求項
2の発明において、上記パワートランジスタと上記検出
用抵抗との直列回路に並列接続するとともに制御端子を
共通接続した別のパワートランジスタを付加したもので
ある。この構成によれば、2つのパワートランジスタに
分流して電流を流すことができるから、1つのパワート
ランジスタのみを用いている場合と比較すると、全体と
しての通過電流が同じであれば、検出用抵抗を接続して
いないパワートランジスタの通過電流を低減することが
でき、結果的に検出用抵抗の抵抗値を大きくとることが
可能になる。すなわち、検出用抵抗が高抵抗になれば、
それだけゲート・ソースの蓄積電荷が放電されにくくな
るから、通過電流を抑制する期間を一層長くとることが
可能になる。
【0013】請求項4の発明は、請求項1ないし請求項
3の発明において、上記検出用抵抗は正の温度係数を持
つものである。この構成によれば、パワートランジスタ
の通過電流が流れる端子間に過電圧が印加されてパワー
トランジスタの温度が上昇しても、検出用抵抗が正の温
度係数を持っているから、検出用抵抗の温度上昇により
抵抗値が増加して検出用抵抗に直列接続されたパワート
ランジスタに流れる電流を抑制することができ、このこ
とによってもパワートランジスタの過電圧に対する保護
効果を高めることができる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
【0015】(実施形態1)本実施形態は、図1(a)
に示すように、図4に示した従来構成の保護用トランジ
スタQ4に代えて、検出用抵抗Rの両端電圧がゲート・
ソースに印加される保護用MOSFETQ3を用い、さ
らにパワートランジスタQ1のソースと検出用抵抗Rと
の接続点にアノードを接続したダイオードD1のカソー
ドを保護用MOSFETQ3のゲートに接続した構成を
有する。他の構成は従来構成と同様であって、本実施形
態においても半導体リレーを構成した例を示してある。
【0016】保護用MOSFETQ3のドレインはパワ
ートランジスタQ1のゲートに接続され、ソースは検出
用抵抗Rの他端に接続される。検出用抵抗Rはパワート
ランジスタQ1のドレイン電圧が規定電圧以上になると
保護用MOSFETQ3を導通させるように設定されて
おり、保護用MOSFETQ3が導通すると、パワート
ランジスタQ1のゲート電位が低下して通過電流が減少
するようにしてある。
【0017】したがって、パワートランジスタQ1に過
大なドレイン電圧が印加されると、保護用MOSFET
Q3のゲート・ソースにはダイオードD1を介して電荷
が蓄積され、保護用MOSFETQ3の導通に伴ってパ
ワートランジスタQ1のゲート電位が引き下げられてパ
ワートランジスタQ1の通過電流が抑制される。保護用
MOSFETQ3が完全にオンなればパワートランジス
タQ1の通過電流は図1(b)のように所定電流Id2
まで低減する。パワートランジスタQ1の通過電流が低
減すると、検出用抵抗Rの両端電圧が低下するが、ダイ
オードD1が存在することによって、保護用MOSFE
TQ3のゲート・ソースの蓄積電荷の放電が抑制され、
保護用MOSFETQ3の導通状態が維持される。つま
り、パワートランジスタQ1の通過電流は抑制された状
態に保たれる。
【0018】保護用MOSFETQ3の蓄積電荷の放出
に伴って保護用MOSFETQ3のゲート電位が閾値よ
りも低くなると、保護用MOSFETQ3がオフするか
ら、パワートランジスタQ1の通過電流は再びId1ま
で増加するが、パワートランジスタQ1の通過電流がI
d1まで増加すれば、再びId2まで低減するように動
作するから、パワートランジスタQ1の通過電流はId
1,Id2との2段階で交互に変化することになる。こ
こに、上述のように保護用MOSFETQ3の蓄積電荷
の放電を抑制していることによって、保護用MOSFE
TQ3の導通期間(つまり、電流抑制期間t2)を従来
構成よりも延長しているから、パワートランジスタQ1
を通過する平均電流を従来構成よりも低減することがで
き、結果的に過電圧が印加されたときのパワートランジ
スタQ1での消費電力を低減することができ、ドレイン
電圧耐量を従来構成よりも高めることが可能になる。
【0019】(実施形態2)本実施形態は、図2(a)
に示すように、実施形態1の構成に対して、保護用MO
SFETQ3のゲート・ソースにコンデンサC1を並列
接続したものである。この構成では、パワートランジス
タQ1のドレイン電圧が過大になると、ダイオードD1
を介して保護用MOSFETQ3のゲート・ソースに電
荷が蓄積されるとともにコンデンサC1に電荷が蓄積さ
れることになる。つまり、保護用MOSFETQ3を導
通状態に維持するための電荷を実施形態1よりも多く蓄
積することができ、図2(b)のように、電流抑制期間
t3を実施形態1よりもさらに延長することができる。
その結果、パワートランジスタQ1への過電圧に対して
実施形態1よりもさらにパワートランジスタQ1の消費
電力を低減することができ、パワートランジスタQ1の
ドレイン電圧耐量をさらに高めることが可能になる。他
の構成および動作は実施形態1と同様である。
【0020】(実施形態3)本実施形態は、図3(a)
に示すように、実施形態2の構成に対して、パワートラ
ンジスタQ1と検出用抵抗Rとの直列回路にMOSFE
TからなるパワートランジスタQ2を並列接続し、両パ
ワートランジスタQ1,Q2のゲートを共通接続したも
のである。つまり、検出用抵抗Rは一方のパワートラン
ジスタQ1にのみ接続される。
【0021】この構成において両パワートランジスタQ
1,Q2の通過電流の合計を実施形態2と同じに設定し
ているとすれば、パワートランジスタQ1の通過電流を
実施形態2よりも小さくすることができる。したがっ
て、検出用抵抗Rの抵抗値を実施形態1よりも高めるこ
とができる。ここで、保護用MOSFETQ3、ダイオ
ードD1、コンデンサC1として実施形態2と同仕様の
ものを用いているとすれば、検出用抵抗Rの抵抗値が高
くなったことによって、ダイオードD1の逆方向漏れ電
流が減少し、結果的に図3(b)のように、電流抑制期
間t4を実施形態2の構成よりもさらに延長することが
可能になる。つまり、パワートランジスタQ1,Q2の
全体としてのドレイン電圧耐量を実施形態2の構成より
もさらに高めることが可能になる。
【0022】ところで、上述した各実施形態において、
検出用抵抗Rに正の温度係数を持つ抵抗材料(例えば、
半導体プロセスで用いられるアルミニウム、銅、タング
ステン、モリブデン、チタンなどの金属材料)を用いる
と、パワートランジスタQ1のドレイン電圧が過大にな
ってパワートランジスタQ1の温度が上昇したときに検
出用抵抗Rの抵抗値が増加するから、このことによって
もパワートランジスタQ1の通過電流が抑制されること
になる。しかも、検出用抵抗Rの増加によって電流抑制
期間も延長されるから、パワートランジスタQ1のドレ
イン電圧耐量をより一層高めることが可能になる。
【0023】上述した各実施形態ではパワートランジス
タとしてMOSFETを用いた例を示したが、電圧応答
型のパワートランジスタであればIGBTなどにも本発
明の技術思想を適用することが可能である。
【0024】
【発明の効果】請求項1の発明は、制御端子に印加され
る電圧に応じて通過電流を制御する電圧応答型のパワー
トランジスタの保護回路であって、パワートランジスタ
に直列接続された検出用抵抗と、検出用抵抗の両端電圧
がゲート・ソースに印加されるとともに制御端子にドレ
インが接続され検出用抵抗の両端電圧が規定電圧を越え
るとパワートランジスタの通過電流を低減させる方向に
制御端子に印加される電圧を変化させる保護用MOSF
ETと、パワートランジスタと検出用抵抗との接続点と
保護用MOSFETのゲートとの間に挿入され保護用M
OSFETのゲート・ソースの蓄積電荷が検出用抵抗を
通して放電されるのを阻止する極性とされたダイオード
とを備えるものであり、パワートランジスタに過電圧が
印加されたときに、検出用抵抗の両端電圧をダイオード
を介して保護用MOSFETのゲート・ソースに印加す
ることで保護用MOSFETを導通させてパワートラン
ジスタの通過電流を抑制することができる。しかも、保
護用MOSFETのゲート・ソースの蓄積電荷が漏れる
のをダイオードによって阻止しているので、パワートラ
ンジスタの通過電流が抑制されたことによって検出用抵
抗の両端電圧が低下しても保護用MOSFETを導通し
た状態に維持することができ、パワートランジスタの通
過電流を抑制する期間を延長することができる。その結
果、パワートランジスタに過電圧が印加されたときの消
費電力の増加の増加を抑制することができ、過電圧に対
するパワートランジスタの保護効果を高めることができ
るという利点を有する。
【0025】請求項2の発明は、請求項1の発明におい
て、保護用MOSFETのゲート・ソースにコンデンサ
が並列接続されているものであり、コンデンサを設けて
いない場合よりも保護用MOSFETの導通期間をさら
に延長することができるから、パワートランジスタの通
過電流を抑制する期間を延長することになり、コンデン
サを設けない場合よりも過電圧に対するパワートランジ
スタの保護効果をさらに高めることができるという利点
がある。
【0026】請求項3の発明は、請求項1または請求項
2の発明において、パワートランジスタと検出用抵抗と
の直列回路に並列接続するとともに制御端子を共通接続
した別のパワートランジスタを付加したものであり、2
つのパワートランジスタに分流して電流を流すことがで
きるから、1つのパワートランジスタのみを用いている
場合と比較すると、全体としての通過電流が同じであれ
ば、検出用抵抗を接続していないパワートランジスタの
通過電流を低減することができ、結果的に検出用抵抗の
抵抗値を大きくとることが可能になる。すなわち、検出
用抵抗が高抵抗になれば、それだけゲート・ソースの蓄
積電荷が放電されにくくなるから、通過電流を抑制する
期間を一層長くとることが可能になって、パワートラン
ジスタの過電圧に対する保護効果を一層高める効果があ
る。
【0027】請求項4の発明は、請求項1ないし請求項
3の発明において、検出用抵抗が正の温度係数を持つも
のであり、パワートランジスタの通過電流が流れる端子
間に過電圧が印加されてパワートランジスタの温度が上
昇しても、検出用抵抗が正の温度係数を持っているか
ら、検出用抵抗の温度上昇により抵抗値が増加して検出
用抵抗に直列接続されたパワートランジスタに流れる電
流を抑制することができ、このことによっても過電圧に
対するパワートランジスタの保護効果を高めることがで
きる。
【図面の簡単な説明】
【図1】本発明の実施形態1を示し、(a)は回路図、
(b)は動作説明図である。
【図2】本発明の実施形態2を示し、(a)は回路図、
(b)は動作説明図である。
【図3】本発明の実施形態3を示し、(a)は回路図、
(b)は動作説明図である。
【図4】従来例を示し、(a)は回路図、(b)は動作
説明図である。
【符号の説明】
C1 コンデンサ D1 ダイオード Q1,Q2 パワートランジスタ Q3 保護用MOSFET R 検出用抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴村 正彦 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 富井 和志 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 野辺 武 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 5F038 AR19 AR28 AR30 AZ07 AZ08 BH01 BH02 BH03 BH04 BH06 BH07 CD18 DF20 EZ20

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 制御端子に印加される電圧に応じて通過
    電流を制御する電圧応答型のパワートランジスタの保護
    回路であって、上記パワートランジスタに直列接続され
    た検出用抵抗と、上記検出用抵抗の両端電圧がゲート・
    ソースに印加されるとともに上記制御端子にドレインが
    接続され上記検出用抵抗の両端電圧が規定電圧を越える
    と上記パワートランジスタの通過電流を低減させる方向
    に上記制御端子に印加される電圧を変化させる保護用M
    OSFETと、上記パワートランジスタと上記検出用抵
    抗との接続点と上記保護用MOSFETのゲートとの間
    に挿入され上記保護用MOSFETのゲート・ソースの
    蓄積電荷が上記検出用抵抗を通して放電されるのを阻止
    する極性とされたダイオードとを備えることを特徴とす
    るパワートランジスタの保護回路。
  2. 【請求項2】 上記保護用MOSFETのゲート・ソー
    スにコンデンサが並列接続されていることを特徴とする
    請求項1記載のパワートランジスタの保護回路。
  3. 【請求項3】 上記パワートランジスタと上記検出用抵
    抗との直列回路に並列接続するとともに制御端子を共通
    接続した別のパワートランジスタを付加したことを特徴
    とする請求項1または請求項2記載のパワートランジス
    タの保護回路。
  4. 【請求項4】 上記検出用抵抗は正の温度係数を持つこ
    とを特徴とする請求項1ないし請求項3のいずれかに記
    載のパワートランジスタの保護回路。
JP14733899A 1999-05-26 1999-05-26 パワートランジスタの保護回路 Pending JP2000340747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14733899A JP2000340747A (ja) 1999-05-26 1999-05-26 パワートランジスタの保護回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14733899A JP2000340747A (ja) 1999-05-26 1999-05-26 パワートランジスタの保護回路

Publications (1)

Publication Number Publication Date
JP2000340747A true JP2000340747A (ja) 2000-12-08

Family

ID=15427930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14733899A Pending JP2000340747A (ja) 1999-05-26 1999-05-26 パワートランジスタの保護回路

Country Status (1)

Country Link
JP (1) JP2000340747A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010515406A (ja) * 2006-12-22 2010-05-06 ボルボ テクノロジー コーポレイション 電気エネルギ用エネルギ貯蔵システムを放電させる方法および装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010515406A (ja) * 2006-12-22 2010-05-06 ボルボ テクノロジー コーポレイション 電気エネルギ用エネルギ貯蔵システムを放電させる方法および装置

Similar Documents

Publication Publication Date Title
US8710894B2 (en) Circuit arrangement having a load transistor and a voltage limiting circuit and method for driving a load transistor
US7576964B2 (en) Overvoltage protection circuit of output MOS transistor
JP6402591B2 (ja) 半導体装置
JP3448340B2 (ja) Igbt障害電流制限回路及び方法
US7830196B2 (en) Semiconductor device alleviating or preventing surge voltage
JP5383426B2 (ja) 異常検出時急速放電回路
JPH02266712A (ja) 半導体装置
US8116052B2 (en) Power supply control circuit including overvoltage protection circuit
US9503073B2 (en) Power semiconductor device
JP3164065B2 (ja) 半導体装置
US6104149A (en) Circuit and method for improving short-circuit capability of IGBTs
EP1137068B1 (en) Power semiconductor device having a protection circuit
US11018664B2 (en) Smart semiconductor switch
JP2002208677A (ja) 温度検出機能を備える半導体装置
JP2000340747A (ja) パワートランジスタの保護回路
JPH0821840B2 (ja) パワー半導体装置のスナバ回路
KR102456560B1 (ko) 쇼트서킷 내량이 강화된 전력 반도체 소자
JPH05267675A (ja) 半導体装置
JP4957916B2 (ja) 半導体素子駆動回路
JP2870558B2 (ja) 自動車用パワー集積回路
US5396120A (en) Semiconductor integrated unit
US20230155532A1 (en) Power Module with Protection Circuit
US5900775A (en) MOSFET with temperature protection
US20090302397A1 (en) Field-Effect Transistor
JP2000307398A (ja) 半導体スイッチ装置の保護回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080924