JP2000339284A

JP2000339284A - マルチプロセッサシステム及びその起動方法

Info

Publication number: JP2000339284A
Application number: JP11149209A
Authority: JP
Inventors: Ryuta Tanaka; 竜太田中; Daishin Kumamoto; 乃親熊本; Toru Tsuruta; 徹鶴田; Yasuhiro Kawakatsu; 保博川勝; Ritsuko Tanaka; 律子田中
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1999-05-28
Filing date: 1999-05-28
Publication date: 2000-12-08

Abstract

(57)【要約】【課題】記憶部混載プロセッサを用いてマルチプロセッ
サシステムを構築する際に、個々のプロセッサ性能を落
としたり、製造コストを上げることなく、システム起動
を行えるようにすること。【解決手段】複数のプロセッサ１ａと、複数のプロセッ
サ１ａにプログラムを配信するプログラム配信部２とを
備えたマルチプロセッサシステムにおいて、複数のプロ
セッサ１ａに、外部から動作制御が可能な中央処理装置
１１と情報を格納する記憶部１３と中央処理装置１１と
は独立して動作が可能な通信制御部１２とを設け、複数
のプロセッサ１ａを通信制御部１２同志で接続し、プロ
グラム配信部２から通信制御部１２を通して複数のプロ
セッサ１ａへ起動プログラムを配信する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、システムの起動時
に、通信機能を用いてプロセッサにプログラムを配信す
るようにしたマルチプロセッサシステム及びその起動方
法に関する。

【０００２】近年のマルチメディア市場において、動画
像や音声などのリアルタイム処理が可能となるような演
算性能およびマルチメディア処理機能がプロセッサに要
求されている。これらの要求に対し、マルチメディア処
理に必要な複雑な演算機能などをプロセッサにハードウ
ェアで組み込むことで、これまでの汎用プロセッサでは
能力不足で実現できなかったような動画像処理や音声処
理などのマルチメディアデータ処理がリアルタイムで実
現できるようになってきている。このためパーソナルコ
ンピュータや携帯端末上などで高機能なアプリケーショ
ンの構築が可能となってきている。

【０００３】このようなマルチメディアプロセッサの分
野で、デバイス製造技術が向上するに従い、プロセッサ
とメモリを同一パッケージに封入して、大規模なマルチ
メディアデータを消費電力を押さえつつ高い動作周波数
で処理することも現実のものとなってきた。

【０００４】一方、このようなマルチメディア処理機能
をもったプロセッサにプロセッサ間の通信機能を持た
せ、その処理目的に応じてプロセッサを複数接続して、
処理能力をさらに高めたシステムを構成することも可能
である。

【０００５】

【従来の技術】ところが、マルチプロセッサ構成のメモ
リ混載プロセッサには、その起動方法に問題点が存在し
ていた。ブートプログラム（起動プログラム）を収めた
ＲＯＭ（リードオンリメモリ）をＲＡＭ（ランダムアク
セスメモリ）同様にプロセッサパッケージ内部に混載す
るには、デバイス技術的にはよりプロセス（製造工程）
が難しくなり、コストがかかってしまうだけでなく、プ
ログラムの変更が容易ではなかった。

【０００６】フラッシュメモリのようなメモリを混載し
て、書き換え可能な構成にできれば良いが、このような
混載も製造が難しくコスト上昇の要因となる。コストや
プログラム書き換えなどの運用性を考えると、プログラ
ムＲＯＭは、混載せずに外に出すしか方法が無いもので
あった。

【０００７】このとき、外部に置かれたＲＯＭからプロ
グラムをロードして起動するには、プロセッサからＲＯ
Ｍがバス接続されるなどして直接アクセスできなくては
ならず、プロセッサの混載パッケージから外部へバスを
引き出してやる必要があった。

【０００８】

【発明が解決しようとする課題】前記従来のものには、
次のような課題があった。

【０００９】プロセッサからＲＯＭにアクセスするの
に、プロセッサのメモリ混載パッケージから外部へバス
を引き出す場合、複数のプロセッサのバスを接続するこ
とにより発生するバス競合によって、混載メモリへのア
クセス性能が著しく低下し、メモリを混載するメリット
を失うだけでなく、バス幅分のピンをパッケージに用意
しなくてはならないため、ピンネックにもつながる。こ
のように、メモリ混載プロセッサを複数接続するような
マルチプロセッサシステムでは、プロセッサのパフォー
マンスを低下させずに起動プログラムＲＯＭを取り扱う
ことが困難であった。

【００１０】本発明は、メモリ混載プロセッサを用いて
マルチプロセッサシステムを構築する際に、個々のプロ
セッサ性能を落としたり、製造コストを上げることな
く、システム起動を行えるようにすることを目的とす
る。

【００１１】

【課題を解決するための手段】図１は本発明の原理説明
図である。図１中、１ａはプロセッサ、２はプログラム
配信部、１１は中央処理装置、１２は通信制御部、１３
は記憶部である。

【００１２】本発明は前記従来の課題を解決するため次
のように構成した。（１）：複数のプロセッサ１ａと、前記複数のプロセッ
サ１ａにプログラムを配信するプログラム配信部２とを
備えたマルチプロセッサシステムにおいて、前記複数の
プロセッサ１ａに、外部から動作制御が可能な中央処理
装置１１と情報を格納する記憶部１３と前記中央処理装
置１１とは独立して動作が可能な通信制御部１２とを設
け、前記複数のプロセッサ１ａを前記通信制御部１２同
志で接続し、前記プログラム配信部２から前記通信制御
部１２を通して前記複数のプロセッサ１ａへ起動プログ
ラムを配信する。

【００１３】（２）：前記（１）のマルチプロセッサシ
ステムの起動方法であって、前記プログラム配信部２
が、１番目のプロセッサ１ａへプログラムを配信して起
動し、該起動された１番目のプロセッサ１ａが２番目の
プロセッサ１ａへプログラムを配信して起動し、該起動
された２番目のプロセッサ１ａが３番目のプロセッサ１
ａへプログラムを配信して起動するように、その起動が
次々と伝播していくようにする。

【００１４】（３）：前記（１）のマルチプロセッサシ
ステムの起動方法であって、前記プログラム配信部２
が、１番目のプロセッサ１ａへプログラムを配信して起
動し、該起動された１番目のプロセッサ１ａが他のプロ
セッサ１ａへプログラムを配信して起動する。

【００１５】（４）：前記（１）のマルチプロセッサシ
ステムの起動方法であって、前記プログラム配信部２
が、２以上のプロセッサ１ａへプログラムを配信して起
動し、該起動された各プロセッサ１ａが、接続されてい
る残りのプロセッサ１ａへ次々と並列にプログラムを配
信して起動する。

【００１６】（５）：前記（１）のマルチプロセッサシ
ステムの起動方法であって、前記プログラム配信部２
が、１番目のプロセッサ１ａへプログラムを配信して起
動し、該起動された１番目のプロセッサ１ａが他の２以
上のプロセッサ１ａへプログラムを配信して起動し、そ
こで起動された各プロセッサ１ａが、接続されている残
りのプロセッサ１ａへ次々と並列にプログラムを配信し
て起動する。

【００１７】（作用）前記構成に基づく作用を説明す
る。

【００１８】プログラム配信部２から複数のプロセッサ
１ａにプログラムを配信するマルチプロセッサシステム
において、前記複数のプロセッサ１ａを前記通信制御部
１２同志で接続し、前記プログラム配信部２から前記通
信制御部１２を通して前記複数のプロセッサ１ａへ起動
プログラムを配信する。プログラム配信は、通信路経由
で行われ、プロセッサ内の通信制御部１２は、取り扱う
データアクセスのターゲットが自プロセッサ内なのか否
かを判定し、そうであれば、中央処理装置１１または記
憶部１３と接続し、そうでなければ、通信路側と接続す
る。この通信制御部１２は、例えば図１２のような構成
とし、排他的な通信制御が可能であるため、例えば左か
ら右へ通信路を通り抜けるデータは、中央処理装置１１
から記憶部１３へのアクセスを妨げない。このため、従
来のバス接続型で発生するバス競合によってプロセッサ
の性能を低下させることなくプログラム起動が可能な、
メモリ混載プロセッサの特徴を生かしたマルチプロセッ
サシステムを構成することが可能となる。

【００１９】また、前記プログラム配信部２が、１番目
のプロセッサ１ａへプログラムを配信して起動し、該起
動された１番目のプロセッサ１ａが２番目のプロセッサ
１ａへプログラムを配信して起動し、該起動された２番
目のプロセッサ１ａが３番目のプロセッサ１ａへプログ
ラムを配信して起動するように、その起動が次々と伝播
していくようにする。このため、先に起動されたプロセ
ッサは、後段が起動されるのを待つことなく、先行して
処理を進めることができる。

【００２０】さらに、前記プログラム配信部２が、１番
目のプロセッサ１ａへプログラムを配信して起動し、該
起動された１番目のプロセッサ１ａが他のプロセッサ１
ａへプログラムを配信して起動する。このため、２番目
以降のプロセッサ１ａは、プログラムが配信された後に
自分が他へプログラムを配信する必要がないため、すぐ
に処理を開始することができる。

【００２１】また、前記プログラム配信部２が、２以上
のプロセッサ１ａへプログラムを配信して起動し、該起
動された各プロセッサ１ａが、接続されている残りのプ
ロセッサ１ａへ次々と並列にプログラムを配信して起動
する。このため、プログラム配信部２がプログラムを配
信するプロセッサ１ａの数を適当に選択すれば、システ
ム全体が立ち上がるまでの時間を短縮することが可能と
なる。

【００２２】さらに、前記プログラム配信部２が、１番
目のプロセッサ１ａへプログラムを配信して起動し、該
起動された１番目のプロセッサ１ａが他の２以上のプロ
セッサ１ａへプログラムを配信して起動し、そこで起動
された各プロセッサ１ａが、接続されている残りのプロ
セッサ１ａへ次々と並列にプログラムを配信して起動す
る。このため、１番目のプロセッサ１ａがプログラムを
配信するプロセッサ１ａの数を適当に選択すれば、シス
テム全体が立ち上がるまでの時間を短縮することが可能
となり、また１番目のプロセッサ１ａが起動されている
ことから配信プログラムの変更等の複雑な制御も可能と
なる。

【００２３】

【発明の実施の形態】本発明は、プロセッサ内に混載の
メモリ（例えばＤＲＡＭ）とともに通信機能を搭載す
る。そして、通信機能を用いたプロセッサ間のリンク接
続によってデータ通信を実現し、外部起動プログラム配
信機構からリンク接続経由でプログラムを転送して、そ
の後、外部からプロセッサを動作させることによってプ
ログラムを起動するものである。

【００２４】従来のものは、複数のプロセッサを接続す
るためのシステムバスを引き出して接続していた。この
ためバス競合によりプロセッサと内部ＤＲＡＭとのバス
実効速度が落ちるものであった。

【００２５】本発明により、ＤＲＡＭ混載プロセッサを
用いたマルチプロセッサシステムにおいて、プロセッサ
の混載ＤＲＡＭアクセス性能を落とすことなく、また、
特別の製造過程が必要なＲＯＭを混載するなどしてプロ
セッサ製造コストを上げることなく、システム起動を行
う手段が得られ、より高い処理能力を要求されるような
マルチプロセッサシステムを安価に構築することを可能
とする。

【００２６】（１）：マルチプロセッサシステムの説明図２はマルチプロセッサシステムの説明図である。図２
において、マルチプロセッサシステムは、複数のプロセ
ッサモジュール１（識別番号（ＩＤ）：１〜Ｎ）、プロ
グラム配信部２、外部記憶部３が通信路を介して接続さ
れている。

【００２７】プロセッサモジュール１は、内部に記憶部
と中央処理装置を内蔵し、さらに通信制御部を搭載する
ものである。プログラム配信部２は、外部記憶部である
プログラムＲＯＭ等からプログラムデータをリードし、
テーブルに記述された情報に従い、パケットを生成して
プログラムモジュール１へプログラムを配信するもので
ある。外部記憶部３は、プログラムＲＯＭ等の外部の記
憶部である。

【００２８】：プロセッサモジュールの説明図３はプロセッサモジュールの説明図である。図３にお
いて、プロセッサモジュール１には、中央処理装置（Ｃ
ＰＵ）１１、通信制御部１２、記憶部１３が設けてあ
る。中央処理装置１１は，命令の解釈、実行等の情報の
処理を行うものであり、通信制御部１２の動作を制御
（起動、停止等）するリセットとは別系統のリセット信
号で制御（起動、停止等）されるものである。

【００２９】通信制御部１２は、中央処理装置１１とは
独立して動作可能で、中央処理装置１１の動作を制御す
るリセットとは別系統のリセット信号で制御されるもの
である。また、通信制御部１２は、データを例えばパケ
ット構造によって送受信可能であり、パケットに付加さ
れたＩＤが自分自身である場合に、外部から内部の記憶
部１３（ＤＲＡＭ）のメモリアクセスと判断する。更
に、通信制御部１２は、通信路、中央処理装置１１、記
憶部１３のアクセス競合を制御するアービタを有し、任
意の経路接続を可能とし、各経路で互いに影響を与えず
同時に通信可能な仕組みとなっている。例えば、左通信
路が記憶部１３をアクセスするならば、同時にそれと競
合しない右通信路と中央処理装置１１が自由に通信可能
である。但し、アクセスが競合する場合は、データをア
ービタ内でバッファリングするなどして一方が待ちとな
る（図１２参照）。

【００３０】記憶部１３は、ＤＲＡＭ等のプロセッサモ
ジュールの内部の記憶部である。：プログラム配信部の説明図４はプログラム配信部の説明図であり、図４（ａ）は
プログラム配信部の説明である。図４（ａ）において、
プログラム配信部２には、プログラムパケット生成情報
テーブル２１、通信パケット生成部２２が設けてある。
通信パケット生成部２２は、プログラムＲＯＭ等の外部
記憶部３からプログラムデータをリードし、プログラム
パケット生成情報テーブル２１に記述された情報に従
い、パケットを生成してプロセッサモジュール１へプロ
グラムを送信するものである。

【００３１】図４（ｂ）はプログラムパケット生成情報
テーブルの説明である。図４（ｂ）において、ＩＤは、
プロセッサモジュールに設けられた識別番号である。格
納アドレスは、プログラムデータをリードする外部記憶
部３のアドレスである。サイズは、情報のサイズであ
る。転送先アドレスは、プログラムデータを転送するプ
ロセッサモジュールのＤＲＡＭ（記憶部１３）のアドレ
スである。このアドレス及びサイズは、１６進（Ｏｘ）
で表されている。このようなプログラムパケット生成情
報テーブル２１は、固定情報としてプログラム配信部２
に内蔵されている。なお、このテーブル２１は、外部か
ら起動時に設定されるようにすることもできる。

【００３２】（２）：マルチプロセッサシステムの起動
の説明：プロセッサモジュールが次々とリレー式に起動を行
う場合の説明図５はプロセッサモジュールが次々とリレー式に起動を
行う場合の説明図であり、図５（ａ）はマルチプロセッ
サシステムの起動方式の説明である。

【００３３】図５（ａ）において、マルチプロセッサシ
ステムは、複数のプロセッサモジュール１（＃１〜＃
ｎ）、プログラム配信部２、プログラムＲＯＭ（外部記
憶部）３が通信路を介して接続されている。

【００３４】マルチプロセッサシステムの起動は、先
ず、各プロセッサモジュール１の通信制御部は起動させ
ておくものとし、プログラム配信部２が、プログラムＲ
ＯＭ３から読み出したプログラムを一つ目のプロセッサ
モジュール＃１へ通信路を介して転送し、プロセッサモ
ジュール＃１内の中央処理装置のリセットを解除するな
どして起動する。起動されたプロセッサモジュール＃１
は、プログラム配信部２または自分自身の記憶部から、
さらに次のプロセッサモジュール＃２へプログラムを配
信し、配信後にプロセッサモジュール＃２の中央処理装
置を起動する。以下、同様にして次々とリレー式にプロ
セッサモジュールの起動を行っていく。この方式では、
先に起動されたプロセッサモジュールは、後段が起動さ
れるのを待つことなく、先行して処理を進められるメリ
ットがある。特に、配信するプログラムが共通の場合、
コピーして配信することができるため有効な方式とな
る。

【００３５】図５（ｂ）は起動方式の処理シーケンスの
説明である。以下、図５（ｂ）の処理シーケンスＳ１〜
Ｓ４に従って説明する。

【００３６】Ｓ１：プログラム配信部２は、プログラム
ＲＯＭ（外部記憶部）３から読み出したプログラムをプ
ロセッサモジュール＃１へ通信路を介して転送し、プロ
セッサモジュール＃１の中央処理装置を起動する。

【００３７】Ｓ２：プロセッサモジュール＃１は、プロ
グラム配信部２または自分自身の記憶部から、次のプロ
セッサモジュール＃２へプログラムを配信し、配信後に
プロセッサモジュール＃２の中央処理装置を起動する。

【００３８】Ｓ３：プロセッサモジュール＃２は、プロ
グラム配信部２または自分自身の記憶部から、次のプロ
セッサモジュール＃３へプログラムを配信し、配信後に
プロセッサモジュール＃３の中央処理装置を起動する。

【００３９】Ｓ４：以下、同様にして次々とリレー式に
プロセッサモジュール＃ｎまでの起動を行っていく。

【００４０】：一つ目のプロセッサモジュールが配
信、起動を行う場合の説明図６は一つ目のプロセッサモジュールが配信、起動を行
う場合の説明図であり、図６（ａ）はマルチプロセッサ
システムの起動方式の説明である。

【００４１】図６（ａ）において、マルチプロセッサシ
ステムは、複数のプロセッサモジュール１（＃１〜＃
ｎ）、プログラム配信部２、プログラムＲＯＭ（外部の
プログラム記憶部）３が通信路を介して接続されてい
る。

【００４２】マルチプロセッサシステムの起動は、先
ず、各プロセッサモジュール１の通信制御部は起動させ
ておくものとし、プログラム配信部２が、プログラムＲ
ＯＭ３から読み出したプログラムを一つ目のプロセッサ
モジュール＃１へ通信路を介して転送し、プロセッサモ
ジュール＃１内の中央処理装置のリセットを解除するな
どして起動する。起動されたプロセッサモジュール＃１
は、プログラムＲＯＭ３または自分自身の記憶部から、
さらに次のプロセッサモジュール＃２、＃３、・・・＃
ｎへと次々に、プログラムを配信し、配信後にそれぞれ
の中央処理装置を起動する。この方式では、２番目以降
のプロセッサモジュール＃２、＃３、・・・＃ｎは、プ
ログラムが配信された後に自分が他へプログラムを配信
する必要がないため、すぐに処理を開始できるメリット
がある。特に、プロセッサモジュール＃１がプログラム
を配信するため、配信するプログラムが異なる場合（例
えば、その時の状況に応じてプログラムを変えて配信す
る等）に有効な方式となる。

【００４３】図６（ｂ）は起動方式の処理シーケンスの
説明である。以下、図６（ｂ）の処理シーケンスＳ１１
〜Ｓ１４に従って説明する。

【００４４】Ｓ１１：プログラム配信部２は、プログラ
ムＲＯＭ３から読み出したプログラムをプロセッサモジ
ュール＃１へ通信路を介して転送し、プロセッサモジュ
ール＃１の中央処理装置を起動する。

【００４５】Ｓ１２：プロセッサモジュール＃１は、プ
ログラムＲＯＭ３または自分自身の記憶部から、次のプ
ロセッサモジュール＃２へ、プログラムを配信し、配信
後にプロセッサモジュール＃２の中央処理装置を起動す
る。

【００４６】Ｓ１３：プロセッサモジュール＃１は、プ
ログラムＲＯＭ３または自分自身の記憶部から、次のプ
ロセッサモジュール＃３へ、プログラムを配信し、配信
後にプロセッサモジュール＃３の中央処理装置を起動す
る。

【００４７】Ｓ１４：以下、同様にしてプロセッサモジ
ュール＃１は、次々とプロセッサモジュール＃ｎまでプ
ログラムの配信と起動を行っていく。

【００４８】：プログラム配信部がいくつかのプロセ
ッサモジュールにプログラムを配信する場合の説明図７はプログラム配信部がいくつかのプロセッサモジュ
ールにプログラムを配信する場合の説明図である。図７
において、マルチプロセッサシステムは、複数のプロセ
ッサモジュール１（全部でＭ×Ｎ個）、プログラム配信
部２、プログラムＲＯＭ（外部のプログラム記憶部）３
が通信路を介して接続されている。

【００４９】マルチプロセッサシステムの起動は、先
ず、各プロセッサモジュール１の通信制御部は起動させ
ておくものとし、プログラム配信部２が、プログラムＲ
ＯＭ３から読み出したプログラムをｎ×Ｍ＋１番目（ｎ
＝０、１、２、３、・・・Ｎ−１）のプロセッサモジュ
ールヘ転送して、そのプロセッサモジュールを起動す
る。起動されたプロセッサモジュールは、自分の列のｍ
番目（ｍ＝２、３、・・・Ｍ）へプログラム配信部２ま
たは自分自身の記憶部からプログラムを配信し、配信後
に起動する。この場合、ＭとＮを適当に選択すれば、シ
ステム全体が立ち上がるまでの時間を短縮することが可
能である。

【００５０】例えば、プロセッサモジュール１の総数を
Ｐとして、通信経路長による遅延をプログラムの転送と
起動にかかる時間に比べ無視できるとすれば、Ｍ＝Ｎ＝
√Ｐのときに、起動時間を最速にできる。

【００５１】∵Ｐ＝ＮＭが成り立ち、起動時間は（Ｍ＋
Ｎ）に比例するので、これが最小となるＭ、Ｎを求める
と、Ｍ＝Ｎ＝√Ｐで最小となる。

【００５２】図８は起動方式の処理シーケンスの説明図
である。以下、図８の処理シーケンスＳ２１〜Ｓ２５に
従って説明する。

【００５３】Ｓ２１：プログラム配信部２は、プログラ
ムＲＯＭ３から読み出したプログラムをプロセッサモジ
ュール＃１へ通信路を介して転送してプロセッサモジュ
ール＃１の中央処理装置を起動し、次に、プログラムＲ
ＯＭ３から読み出したプログラムをプロセッサモジュー
ル＃Ｍ＋１へ通信路を介して転送してプロセッサモジュ
ール＃Ｍ＋１の中央処理装置を起動する。

【００５４】Ｓ２２：プロセッサモジュール＃１は、プ
ログラム配信部２または自分自身の記憶部から、次のプ
ロセッサモジュール＃２へプログラムを配信し、配信後
にプロセッサモジュール＃２の中央処理装置を起動す
る。

【００５５】Ｓ２３：プロセッサモジュール＃２は、プ
ログラム配信部２または自分自身の記憶部から、次のプ
ロセッサモジュール＃３へプログラムを配信し、配信後
にプロセッサモジュール＃３を起動する。

【００５６】Ｓ２４：プロセッサモジュール＃Ｍ＋１
は、プログラム配信部２または自分自身の記憶部から、
次のプロセッサモジュール＃Ｍ＋２へプログラムを配信
し、配信後にプロセッサモジュール＃Ｍ＋２の中央処理
装置を起動する。

【００５７】Ｓ２５：プロセッサモジュール＃Ｍ＋２
は、プログラム配信部２または自分自身の記憶部から、
次のプロセッサモジュール＃Ｍ＋３へプログラムを配信
し、配信後にプロセッサモジュール＃Ｍ＋３を起動す
る。

【００５８】：一つ目のプロセッサモジュールがいく
つかのプロセッサモジュールにプログラムを配信する場
合の説明図９は一つ目のプロセッサモジュールがいくつかのプロ
セッサモジュールにプログラムを配信する場合の説明図
である。図９において、マルチプロセッサシステムは、
複数のプロセッサモジュール１、プログラム配信部２、
プログラムＲＯＭ３が通信路を介して接続されている。

【００５９】マルチプロセッサシステムの起動は、先
ず、各プロセッサモジュール１の通信制御部は起動させ
ておくものとし、初めに、プログラム配信部２が、プロ
グラムＲＯＭ３から読み出したプログラムを一つ目のプ
ロセッサモジュール＃１ヘ転送して、そのプロセッサモ
ジュール＃１を起動する。プロセッサモジュール＃１
が、プログラム配信部２または自分自身の記憶部からプ
ログラムを２番目、ｎ×Ｍ＋１番目（ｎ＝１、２、３、
・・・Ｎ−１）のプロセッサモジュールヘ転送して、そ
のプロセッサモジュールを起動する。起動されたプロセ
ッサモジュールは、自分の列のｍ番目（ｍ＝２、３、・
・・Ｍ）へプログラム配信部２または自分自身の記憶部
からプログラムを配信し、配信後に起動する。この場
合、プロセッサモジュール＃１を起動してから残りのＭ
×Ｎ（＝Ｐ）に対して起動をかけていくため、上記図
７、図８と同様ＭとＮを適当に選択すれば、システム全
体が立ち上がるまでの時間を短縮することが可能であ
る。即ち、通信経路長による遅延をプログラムの転送と
起動にかかる時間に比べ無視できるとすれば、Ｍ＝Ｎ＝
√Ｐのときに、起動時間を最速にできる。

【００６０】また、上記図７、図８との方式よりも起動
時間が早くなることはないが、プログラムモジュール＃
１が起動されていることから、その時の状況に応じてプ
ログラムを書き換えながら配信する等の複雑な制御も可
能となる。

【００６１】図１０は起動方式の処理シーケンスの説明
図である。以下、図１０の処理シーケンスＳ３１〜Ｓ３
６に従って説明する。

【００６２】Ｓ３１：プログラム配信部２は、プログラ
ムＲＯＭ３から読み出したプログラムをプロセッサモジ
ュール＃１へ通信路を介して転送してプロセッサモジュ
ール＃１の中央処理装置を起動する。

【００６３】Ｓ３２：プロセッサモジュール＃１は、プ
ログラム配信部２または自分自身の記憶部から、次のプ
ロセッサモジュール＃２へプログラムを配信し、配信後
にプロセッサモジュール＃２の中央処理装置を起動し、
次にプログラム配信部２または自分自身の記憶部からプ
ログラムをプロセッサモジュール＃Ｍ＋１へ通信路を介
して転送してプロセッサモジュール＃Ｍ＋１の中央処理
装置を起動する。

【００６４】Ｓ３３：プロセッサモジュール＃２は、プ
ログラム配信部２または自分自身の記憶部から、次のプ
ロセッサモジュール＃３へ、プログラムを配信し、配信
後にプロセッサモジュール＃３の中央処理装置を起動す
る。

【００６５】Ｓ３４：プロセッサモジュール＃３は、プ
ログラム配信部２または自分自身の記憶部から、次のプ
ロセッサモジュール＃４へ、プログラムを配信し、配信
後にプロセッサモジュール＃４の中央処理装置を起動す
る。

【００６６】Ｓ３５：プロセッサモジュール＃Ｍ＋１
は、プログラム配信部２または自分自身の記憶部から、
次のプロセッサモジュール＃Ｍ＋２へ、プログラムを配
信し、配信後にプロセッサモジュール＃Ｍ＋２の中央処
理装置を起動する。

【００６７】Ｓ３６：プロセッサモジュール＃Ｍ＋２
は、プログラム配信部２または自分自身の記憶部から、
次のプロセッサモジュール＃Ｍ＋３へ、プログラムを配
信し、配信後にプロセッサモジュール＃Ｍ＋３の中央処
理装置を起動する。

【００６８】（３）：他のプロセッサモジュールの説明前記図３のプロセッサモジュールは、左右の通信路を入
出力可能な双方向通信路として説明したが、片方向の通
信路を入力出力別々に持つこともできる。

【００６９】図１１はプロセッサモジュールの説明図で
あり、図１１（ａ）はプロセッサモジュールの説明であ
る。図１１（ａ）において、プロセッサモジュール１に
は、中央処理装置１１、通信制御部１２、記憶部１３が
設けてある。中央処理装置１１は，命令の解釈、実行等
の情報の処理を行うものであり、通信制御部１２の動作
を制御（起動、停止等）するリセットとは別系統のリセ
ット信号で制御（起動、停止等）されるものである。

【００７０】通信制御部１２は、中央処理装置１１とは
独立して動作可能で、中央処理装置１１の動作を制御す
るリセットとは別系統のリセット信号で制御されるもの
である。記憶部１３は、ＤＲＡＭ等のプロセッサモジュ
ールの内部の記憶部である。

【００７１】図１１（ｂ）はプロセッサモジュールの簡
略図の説明である。図１１（ａ）のプロセッサモジュー
ル１は、簡略化のため図３〜図９のプロセッサモジュー
ルと同様に図１１（ｂ）のように表現される。

【００７２】図１２は通信制御部の説明図である。図１
２において、通信制御部１２には、アクセス競合を調停
するアービタＡ１、Ａ２、Ａ３、Ａ４、左側通信路ａ
１、ｂ１、プロセッサ（中央処理装置１１）側通信路ａ
２、ｂ２、右側通信路ａ３、ｂ３、記憶部側通信路ａ
４、ｂ４が設けてある。

【００７３】通信制御部１２は、データを例えばパケッ
ト構造によって送受信可能であり、パケットに付加され
たＩＤが自分自身である場合に、外部から内部の記憶部
１３（ＤＲＡＭ）のメモリアクセスと判断する。また、
通信制御部１２は、アービタにより左右の通信路、中央
処理装置１１、記憶部１３のアクセス競合を制御し、任
意の経路接続を可能とし、各経路で互いに影響を与えず
同時に通信可能な仕組みとなっている。

【００７４】例えば、左側通信路が記憶部１３をアクセ
ス（左側通信路ａ１からアービタＡ４により記憶部側通
信路ｂ４へ、および記憶部側通信路ａ４からアービタＡ
２により左側通信路ｂ１へ）するならば、同時にそれと
競合しない右側通信路と中央処理装置１１が自由に通信
可能である。但し、アクセスが競合する場合は、データ
をアービタ内でバッファリングするなどして一方が待ち
となる。

【００７５】このためプログラム配信は、通信路経由で
行われ、プロセッサモジュール内の通信制御部１２は、
取り扱うデータアクセスのターゲットが自プロセッサ内
なのか否かを判定し、そうであれば、中央処理装置１１
または記憶部１３と接続し、そうでなければ、通信路側
と接続する。この通信制御部１２は、排他的な通信制御
が可能であるため、例えば左から右へ通信路を通り抜け
るデータは、中央処理装置１１から記憶部１３へのアク
セスを妨げない。このため、従来のバス接続型で発生す
るバス競合によってプロセッサの性能を低下させること
なくプログラム起動が可能な、メモリ混載プロセッサの
特徴を生かしたマルチプロセッサシステムを構成するこ
とが可能となる。

【００７６】なお、前記実施の形態では、プログラム配
信部２を一つ設ける場合の説明をしたが、プログラム配
信部２を複数設け、通信路で接続された複数のプロセッ
サモジュールの前、後ろ、中間部等から同時にプログラ
ムを配信することもできる。この場合、外部記憶部３
（プログラムＲＯＭ）は、一つで共通とするか、または
複数のプログラム配信部２に対応して複数設けることも
できる。

【００７７】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。（１）：複数のプロセッサを通信制御部同志で接続し、
プログラム配信部から前記通信制御部を通して前記複数
のプロセッサへ起動プログラムを配信するため、プログ
ラムの配信を通信機能で行い、従来のバスの競合等によ
るプロセッサの性能低下を防ぎ、製造コストを上げるこ
となくマルチプロセッサシステムを構築することができ
る。

【００７８】（２）：プログラム配信部が、１番目のプ
ロセッサへプログラムを配信して起動し、該起動された
１番目のプロセッサが２番目のプロセッサへプログラム
を配信して起動し、該起動された２番目のプロセッサが
３番目のプロセッサへプログラムを配信して起動するよ
うに、その起動が次々と伝播していくようにするため、
先に起動されたプロセッサは、後段が起動されるのを待
つことなく、先行して処理を進めることができる。

【００７９】（３）：プログラム配信部が、１番目のプ
ロセッサへプログラムを配信して起動し、該起動された
１番目のプロセッサが他のプロセッサへプログラムを配
信して起動するため、２番目以降のプロセッサは、プロ
グラムが配信された後に自分が他へプログラムを配信す
る必要がないため、すぐに処理を開始することができ
る。

【００８０】（４）：プログラム配信部が、２以上のプ
ロセッサへプログラムを配信して起動し、該起動された
各プロセッサが、接続されている残りのプロセッサへ次
々と並列にプログラムを配信して起動するため、プログ
ラム配信部がプログラムを配信するプロセッサの数を適
当に選択すれば、システム全体が立ち上がるまでの時間
を短縮することが可能となる。

【００８１】（５）：プログラム配信部が、１番目のプ
ロセッサへプログラムを配信して起動し、該起動された
１番目のプロセッサが他の２以上のプロセッサへプログ
ラムを配信して起動し、そこで起動された各プロセッサ
が、接続されている残りのプロセッサへ次々と並列にプ
ログラムを配信して起動するため、１番目のプロセッサ
がプログラムを配信するプロセッサの数を適当に選択す
れば、システム全体が立ち上がるまでの時間を短縮する
ことが可能となり、また１番目のプロセッサが起動され
ていることから配信プログラムの変更等の複雑な制御も
可能となる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】実施の形態におけるマルチプロセッサシステム
の説明図である。

【図３】実施の形態におけるプロセッサモジュールの説
明図である。

【図４】実施の形態におけるプログラム配信部の説明図
である。

【図５】実施の形態におけるプロセッサモジュールが次
々とリレー式に起動を行う場合の説明図である。

【図６】実施の形態における一つ目のプロセッサモジュ
ールが配信、起動を行う場合の説明図である。

【図７】実施の形態におけるプログラム配信部がいくつ
かのプロセッサモジュールにプログラムを配信する場合
の説明図である。

【図８】実施の形態における起動方式の処理シーケンス
の説明図である。

【図９】実施の形態における一つ目のプロセッサモジュ
ールがいくつかのプロセッサモジュールにプログラムを
配信する場合の説明図である。

【図１０】実施の形態における起動方式の処理シーケン
スの説明図である。

【図１１】実施の形態におけるプロセッサモジュールの
説明図である。

【図１２】実施の形態における通信制御部の説明図であ
る。

【符号の説明】

１ａプロセッサ２プログラム配信部１１中央処理装置１２通信制御部１３記憶部

───────────────────────────────────────────────────── フロントページの続き (72)発明者鶴田徹神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者川勝保博神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者田中律子神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内Ｆターム(参考） 5B045 AA00 BB02 BB12 BB17 BB28 BB47 HH03 5B076 BB02 5B089 GA02 JA34 JA35 JB07 KA11 KB09 MB01 5B098 GC11 GC16

Claims

【特許請求の範囲】

【請求項１】複数のプロセッサと、前記複数のプロセッサにプログラムを配信するプログラ
ム配信部とを備えたマルチプロセッサシステムにおい
て、前記複数のプロセッサに、外部から動作制御が可能な中
央処理装置と情報を格納する記憶部と前記中央処理装置
とは独立して動作が可能な通信制御部とを設け、前記複数のプロセッサを前記通信制御部同志で接続し、前記プログラム配信部から前記通信制御部を通して前記
複数のプロセッサへ起動プログラムを配信することを特
徴としたマルチプロセッサシステム。
【請求項２】請求項１記載のマルチプロセッサシステム
であって、前記プログラム配信部が、１番目のプロセッ
サへプログラムを配信して起動し、該起動された１番目
のプロセッサが２番目のプロセッサへプログラムを配信
して起動し、該起動された２番目のプロセッサが３番目
のプロセッサへプログラムを配信して起動するように、
その起動が次々と伝播していくことを特徴としたマルチ
プロセッサシステムの起動方法。
【請求項３】請求項１記載のマルチプロセッサシステム
であって、前記プログラム配信部が、１番目のプロセッ
サへプログラムを配信して起動し、該起動された１番目
のプロセッサが他のプロセッサへプログラムを配信して
起動することを特徴としたマルチプロセッサシステムの
起動方法。
【請求項４】請求項１記載のマルチプロセッサシステム
であって、前記プログラム配信部が、２以上のプロセッ
サへプログラムを配信して起動し、該起動された各プロ
セッサが、接続されている残りのプロセッサへ次々と並
列にプログラムを配信して起動することを特徴としたマ
ルチプロセッサシステムの起動方法。
【請求項５】請求項１記載のマルチプロセッサシステム
であって、前記プログラム配信部が、１番目のプロセッ
サへプログラムを配信して起動し、該起動された１番目
のプロセッサが他の２以上のプロセッサへプログラムを
配信して起動し、そこで起動された各プロセッサが、接
続されている残りのプロセッサへ次々と並列にプログラ
ムを配信して起動することを特徴としたマルチプロセッ
サシステムの起動方法。