JP2000323986A - 位相ロック装置及び位相ロック方法 - Google Patents
位相ロック装置及び位相ロック方法Info
- Publication number
- JP2000323986A JP2000323986A JP2000121417A JP2000121417A JP2000323986A JP 2000323986 A JP2000323986 A JP 2000323986A JP 2000121417 A JP2000121417 A JP 2000121417A JP 2000121417 A JP2000121417 A JP 2000121417A JP 2000323986 A JP2000323986 A JP 2000323986A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- lock
- component
- filtered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 13
- 238000001914 filtration Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
- H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/14—Preventing false-lock or pseudo-lock of the PLL
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】位相ロックループにおいて、スプリアス信号が
存在する場合においても確実に位相ロックできるように
する。 【解決手段】フィードバック経路中のフィードバック信
号のロック信号成分及びスプリアス信号成分を濾波し、
これを、基準信号からオフセットされた周波数と、ロッ
ク信号成分よりも小さくスプリアス信号成分よりも大き
い振幅とを有する駆動信号に加算する。加算信号は、最
大振幅を持つ信号によりその全体の位相が決まるように
リミッタに通される。駆動信号の振幅が濾波されたロッ
ク信号成分の振幅よりも大きい場合は、制限信号の位相
は駆動信号によって決定される。濾波されたロック信号
成分の振幅が駆動信号の振幅よりも大きい場合は、制限
信号の位相はロック信号成分によって決定される。制限
信号はその位相ロックループの基準信号と位相比較さ
れ、ロック信号成分の周波数を操作する為の誤差信号が
生成される。
存在する場合においても確実に位相ロックできるように
する。 【解決手段】フィードバック経路中のフィードバック信
号のロック信号成分及びスプリアス信号成分を濾波し、
これを、基準信号からオフセットされた周波数と、ロッ
ク信号成分よりも小さくスプリアス信号成分よりも大き
い振幅とを有する駆動信号に加算する。加算信号は、最
大振幅を持つ信号によりその全体の位相が決まるように
リミッタに通される。駆動信号の振幅が濾波されたロッ
ク信号成分の振幅よりも大きい場合は、制限信号の位相
は駆動信号によって決定される。濾波されたロック信号
成分の振幅が駆動信号の振幅よりも大きい場合は、制限
信号の位相はロック信号成分によって決定される。制限
信号はその位相ロックループの基準信号と位相比較さ
れ、ロック信号成分の周波数を操作する為の誤差信号が
生成される。
Description
【０００１】
【従来の技術及びその問題点】スプリアス信号は位相ロ
ックループ及びその位相ロックループを使用する装置の
パフォーマンスを劣化させる場合がある。充分な配慮を
怠ると、スプリアス信号は、位相ロックループが位相ロ
ック状態を得てこれを維持する能力を損なってしまう。
電圧制御発振器（ＶＣＯ）から供給される所望のロック
信号ではなく不要のスプリアス信号に位相ロックした状
態となる誤ロックを生じる確率もまた、ロック信号の振
幅に対するスプリアス信号の振幅の増大に伴って高くな
る。
ックループ及びその位相ロックループを使用する装置の
パフォーマンスを劣化させる場合がある。充分な配慮を
怠ると、スプリアス信号は、位相ロックループが位相ロ
ック状態を得てこれを維持する能力を損なってしまう。
電圧制御発振器（ＶＣＯ）から供給される所望のロック
信号ではなく不要のスプリアス信号に位相ロックした状
態となる誤ロックを生じる確率もまた、ロック信号の振
幅に対するスプリアス信号の振幅の増大に伴って高くな
る。
【０００２】
【発明の概要】本発明の実施例に基づいて構築された位
相ロック方法及び装置は、位相ロックを得てこれを維持
する為に、及びスプリアス信号が存在する場合の誤ロッ
クを防ぐ為に適用された駆動信号を用いたものである。
位相ロックループのフィードバック経路中のフィードバ
ック信号のロック信号成分及びスプリアス信号成分は、
濾波され、そのループの基準信号からオフセットされた
周波数と、ロック信号成分よりも小さくスプリアス信号
成分よりも大きい振幅とを有する駆動信号に加算され
る。加算された信号は、最大振幅を持つ信号によりその
全体の位相が決まるように制限される。駆動信号の振幅
が濾波されたロック信号成分の振幅よりも大きい場合
は、制限信号の位相は駆動信号によって決定される。濾
波されたロック信号成分の振幅が駆動信号の振幅よりも
大きい場合は、制限信号の位相はロック信号成分によっ
て決定される。制限信号はその位相ロックループの基準
信号と位相比較され、ロック信号成分の周波数を操作す
る為の誤差信号が生成される。
相ロック方法及び装置は、位相ロックを得てこれを維持
する為に、及びスプリアス信号が存在する場合の誤ロッ
クを防ぐ為に適用された駆動信号を用いたものである。
位相ロックループのフィードバック経路中のフィードバ
ック信号のロック信号成分及びスプリアス信号成分は、
濾波され、そのループの基準信号からオフセットされた
周波数と、ロック信号成分よりも小さくスプリアス信号
成分よりも大きい振幅とを有する駆動信号に加算され
る。加算された信号は、最大振幅を持つ信号によりその
全体の位相が決まるように制限される。駆動信号の振幅
が濾波されたロック信号成分の振幅よりも大きい場合
は、制限信号の位相は駆動信号によって決定される。濾
波されたロック信号成分の振幅が駆動信号の振幅よりも
大きい場合は、制限信号の位相はロック信号成分によっ
て決定される。制限信号はその位相ロックループの基準
信号と位相比較され、ロック信号成分の周波数を操作す
る為の誤差信号が生成される。
【０００３】
【発明の実施の形態】図１は、電圧制御発振器（ＶＣ
Ｏ）１０が基準信号源１２により供給される基準信号１
３に位相ロックした状態の、従来技術による位相ロック
ループ１を示す図である。位相比較器１４は基準信号１
３とフィードバック信号１５との間の位相差を継続的に
モニタする。フィードバック信号はＶＣＯ１０により直
接的に供給されるか、或はＶＣＯ１０から、図示のよう
に局部発振器（ＬＯ）１８により駆動するミキサ１６か
らの中間周波数（ＩＦ）信号として得られる。位相比較
器１４は、位相比較に基づき誤差信号１７を生成する。
該誤差信号は、位相ロックループ１の順方向経路２２中
のループフィルタ１９及びループ増幅器２０で処理さ
れ、ＶＣＯ１０により生成される信号１１の周波数及び
位相を制御する。ループ１は、誤差信号１７が事前に決
められた範囲にある場合に位相ロック状態に維持され
る。
Ｏ）１０が基準信号源１２により供給される基準信号１
３に位相ロックした状態の、従来技術による位相ロック
ループ１を示す図である。位相比較器１４は基準信号１
３とフィードバック信号１５との間の位相差を継続的に
モニタする。フィードバック信号はＶＣＯ１０により直
接的に供給されるか、或はＶＣＯ１０から、図示のよう
に局部発振器（ＬＯ）１８により駆動するミキサ１６か
らの中間周波数（ＩＦ）信号として得られる。位相比較
器１４は、位相比較に基づき誤差信号１７を生成する。
該誤差信号は、位相ロックループ１の順方向経路２２中
のループフィルタ１９及びループ増幅器２０で処理さ
れ、ＶＣＯ１０により生成される信号１１の周波数及び
位相を制御する。ループ１は、誤差信号１７が事前に決
められた範囲にある場合に位相ロック状態に維持され
る。
【０００４】位相ロック状態が得られるようにする為
に、ループスイッチ２４及びプリチューン発生器２６が
位相ロックループ１に含まれる。位相ロック獲得シーケ
ンスは通常、ループスイッチ２４を開放するステップ
と、プリチューン発生器２６でＶＣＯ１０を事前に同調
させることで、ＶＣＯ１０により生成される或はそこか
ら導出されるフィードバック信号１５の周波数がループ
１の捕捉範囲内となるようにするステップと、ループス
イッチ２４を閉じるステップと、そしてループ１が位相
ロック状態に落ち着くのを待つステップとを含む。
に、ループスイッチ２４及びプリチューン発生器２６が
位相ロックループ１に含まれる。位相ロック獲得シーケ
ンスは通常、ループスイッチ２４を開放するステップ
と、プリチューン発生器２６でＶＣＯ１０を事前に同調
させることで、ＶＣＯ１０により生成される或はそこか
ら導出されるフィードバック信号１５の周波数がループ
１の捕捉範囲内となるようにするステップと、ループス
イッチ２４を閉じるステップと、そしてループ１が位相
ロック状態に落ち着くのを待つステップとを含む。
【０００５】ミキシング・スパー（mixing spurs）、局
部発振器１８及びＶＣＯ１０からの信号フィードスル
ー、ノイズ、及び干渉信号を含むスプリアス信号は、ス
プリアス信号源２８から位相ロックループ１のフィード
バック経路３２へと加算されたスプリアス信号２７によ
り形成される。位相ロック状態の獲得及び維持は、フィ
ードバック信号１５の振幅に対するスプリアス信号２７
振幅の増大に伴って次第により困難となる。位相ロック
ループ１の誤ロックは、ループ１が所望のフィードバッ
ク信号１５と、位相ロック状態の条件を満たす振幅及び
周波数を持つスプリアス信号２７との間の判別が出来な
い場合に発生する。誤ロック状態においては、誤差信号
１７は事前に決められた範囲内にあり、位相ロックルー
プ１が位相ロック状態にあることを示すが、位相比較器
１４は所望のフィードバック信号１５にではなくスプリ
アス信号２７に反応してしまい、これによりＶＣＯ１０
は所望のフィードバック信号１５とは対応しない出力信
号１１を供給してしまう。
部発振器１８及びＶＣＯ１０からの信号フィードスル
ー、ノイズ、及び干渉信号を含むスプリアス信号は、ス
プリアス信号源２８から位相ロックループ１のフィード
バック経路３２へと加算されたスプリアス信号２７によ
り形成される。位相ロック状態の獲得及び維持は、フィ
ードバック信号１５の振幅に対するスプリアス信号２７
振幅の増大に伴って次第により困難となる。位相ロック
ループ１の誤ロックは、ループ１が所望のフィードバッ
ク信号１５と、位相ロック状態の条件を満たす振幅及び
周波数を持つスプリアス信号２７との間の判別が出来な
い場合に発生する。誤ロック状態においては、誤差信号
１７は事前に決められた範囲内にあり、位相ロックルー
プ１が位相ロック状態にあることを示すが、位相比較器
１４は所望のフィードバック信号１５にではなくスプリ
アス信号２７に反応してしまい、これによりＶＣＯ１０
は所望のフィードバック信号１５とは対応しない出力信
号１１を供給してしまう。
【０００６】図２は本発明の実施例に基づいて作製した
位相ロック装置４０を示す。図示した位相ロック装置４
０は位相ロックループ４３のフィードバック経路中に含
まれており、フィルタ４４、駆動信号源４６、加算器４
８及びリミッタ５０を含んでいる。位相ロック装置４０
は位相ロックループ４３中に確実に位相ロック状態を獲
得・維持し、誤ロックの可能性を低減するものである。
位相ロック装置４０を示す。図示した位相ロック装置４
０は位相ロックループ４３のフィードバック経路中に含
まれており、フィルタ４４、駆動信号源４６、加算器４
８及びリミッタ５０を含んでいる。位相ロック装置４０
は位相ロックループ４３中に確実に位相ロック状態を獲
得・維持し、誤ロックの可能性を低減するものである。
【０００７】位相ロック装置４０を含む位相ロックルー
プ４３はフィードバック経路４２中にフィードバック信
号４５を有する。このフィードバック信号４５はロック
信号成分４７を有しており、これは電圧制御発振器（Ｖ
ＣＯ）１０から直接的に供給されるか、もしくはＶＣＯ
１０から図示のように中間周波数（ＩＦ）信号を生成す
る図示のミキサ１６及び局部発振器１８を用いて得られ
る。位相ロックループ４３のフィードバック経路４２中
のフィードバック信号４５は更に、ミキシング・スパ
ー、局部発振器１８及びＶＣＯ１０からの信号フィード
スルー、ノイズ及び干渉信号を含むスプリアス信号成分
４９をも有している。これらのスプリアス信号成分４９
は、スプリアス信号源５２及びフィードバック経路４２
中の加算ノード５４により形成される。
プ４３はフィードバック経路４２中にフィードバック信
号４５を有する。このフィードバック信号４５はロック
信号成分４７を有しており、これは電圧制御発振器（Ｖ
ＣＯ）１０から直接的に供給されるか、もしくはＶＣＯ
１０から図示のように中間周波数（ＩＦ）信号を生成す
る図示のミキサ１６及び局部発振器１８を用いて得られ
る。位相ロックループ４３のフィードバック経路４２中
のフィードバック信号４５は更に、ミキシング・スパ
ー、局部発振器１８及びＶＣＯ１０からの信号フィード
スルー、ノイズ及び干渉信号を含むスプリアス信号成分
４９をも有している。これらのスプリアス信号成分４９
は、スプリアス信号源５２及びフィードバック経路４２
中の加算ノード５４により形成される。
【０００８】フィードバック信号４５のロック信号成分
４７及びスプリアス信号成分４９は、位相ロック装置４
０中のフィルタ４４へと送られる。フィルタ４４は、こ
の実施例ではローパスフィルタとしているが、フィルタ
４４の通過帯域にないスプリアス信号成分４９中に含ま
れるノイズや他の信号を低減する。ローパスフィルタの
かわりに、スプリアス信号成分４９の属性及び位相ロッ
ク装置４０が含まれる位相ロックループの属性に準じて
他の種類のフィルタ４４を選択しても良い。この実施例
におけるローパスフィルタ４４は、位相ロックループ４
３を通じて累積された位相シフトを低減し、ループ４３
の安定した処理を確実にする為に、ループフィルタ１９
のそれよりも約一桁高いカットオフ周波数を持つもので
ある。
４７及びスプリアス信号成分４９は、位相ロック装置４
０中のフィルタ４４へと送られる。フィルタ４４は、こ
の実施例ではローパスフィルタとしているが、フィルタ
４４の通過帯域にないスプリアス信号成分４９中に含ま
れるノイズや他の信号を低減する。ローパスフィルタの
かわりに、スプリアス信号成分４９の属性及び位相ロッ
ク装置４０が含まれる位相ロックループの属性に準じて
他の種類のフィルタ４４を選択しても良い。この実施例
におけるローパスフィルタ４４は、位相ロックループ４
３を通じて累積された位相シフトを低減し、ループ４３
の安定した処理を確実にする為に、ループフィルタ１９
のそれよりも約一桁高いカットオフ周波数を持つもので
ある。
【０００９】フィードバック信号４５はフィルタ４４に
より帯域制限され、濾波されたフィードバック信号５１
がフィルタ４４の出力において生成される。フィルタ４
４は、ロック信号成分４７がフィルタ帯域外にある場合
はこれを拒絶し、スプリアス信号成分４９がフィルタ帯
域外にある場合はこれを拒絶する。濾波したフィードバ
ック信号５１は位相ロック装置４０内の加算器４８へと
送られ、ここで駆動信号源４６から供給される駆動信号
５３に結合される。駆動信号５３は、ループの基準信号
１３からオフセットされた周波数と、ロック信号成分４
７の振幅よりも小さく、スプリアス信号成分４９の振幅
よりも大きい振幅とを有する。
より帯域制限され、濾波されたフィードバック信号５１
がフィルタ４４の出力において生成される。フィルタ４
４は、ロック信号成分４７がフィルタ帯域外にある場合
はこれを拒絶し、スプリアス信号成分４９がフィルタ帯
域外にある場合はこれを拒絶する。濾波したフィードバ
ック信号５１は位相ロック装置４０内の加算器４８へと
送られ、ここで駆動信号源４６から供給される駆動信号
５３に結合される。駆動信号５３は、ループの基準信号
１３からオフセットされた周波数と、ロック信号成分４
７の振幅よりも小さく、スプリアス信号成分４９の振幅
よりも大きい振幅とを有する。
【００１０】濾波されたフィードバック信号５１及び駆
動信号５３が加算器４８により加算されると、加算信号
はリミッタ５０へと送られ、制限信号５５が生成され
る。制限信号５５の全体的位相は、加算信号のうち最も
高い振幅を有する１つにより決定される。例えば、駆動
信号５３の振幅が、濾波されたフィードバック信号５１
中の濾波されたロック信号成分の振幅を超える場合、制
限信号５５の位相は駆動信号５３により決まる。濾波さ
れたフィードバック信号５１中の濾波されたロック信号
成分の振幅が駆動信号５３の振幅を上回る場合は、制限
信号５５の位相は濾波されたフィードバック信号５１中
のロック信号成分により決まる。
動信号５３が加算器４８により加算されると、加算信号
はリミッタ５０へと送られ、制限信号５５が生成され
る。制限信号５５の全体的位相は、加算信号のうち最も
高い振幅を有する１つにより決定される。例えば、駆動
信号５３の振幅が、濾波されたフィードバック信号５１
中の濾波されたロック信号成分の振幅を超える場合、制
限信号５５の位相は駆動信号５３により決まる。濾波さ
れたフィードバック信号５１中の濾波されたロック信号
成分の振幅が駆動信号５３の振幅を上回る場合は、制限
信号５５の位相は濾波されたフィードバック信号５１中
のロック信号成分により決まる。
【００１１】その後制限信号５５は位相比較器１４へと
送られるが、この位相比較器１４は位相ロックロープ４
３の基準信号１３も受信している。位相比較器１４は、
位相ロックループ４３の順方向経路中のループフィルタ
１９及びループ増幅器２０により処理されて得られる位
相比較結果に基づいて誤差信号５７を生成する。誤差信
号５７は、ＶＣＯ１０が生成する信号１１の周波数及び
位相を制御する。ループ４３は、誤差信号５７が事前に
決められた範囲にある場合は位相ロック状態に維持され
る。
送られるが、この位相比較器１４は位相ロックロープ４
３の基準信号１３も受信している。位相比較器１４は、
位相ロックループ４３の順方向経路中のループフィルタ
１９及びループ増幅器２０により処理されて得られる位
相比較結果に基づいて誤差信号５７を生成する。誤差信
号５７は、ＶＣＯ１０が生成する信号１１の周波数及び
位相を制御する。ループ４３は、誤差信号５７が事前に
決められた範囲にある場合は位相ロック状態に維持され
る。
【００１２】位相比較器１４は基準信号１３と制限信号
５５との位相差に反応するものである。制限信号５５の
位相は、駆動信号５３の振幅が濾波されたフィードバッ
ク信号５１中の濾波されたロック信号成分の振幅を上回
る場合は駆動信号５３により、そしてロック信号成分の
振幅が駆動信号５３の振幅を上回る場合はロック信号成
分により決定される。リミッタ５０は、位相比較器１４
がスプリアス信号成分４９には反応しなくなるように作
用し、これによりスプリアス信号成分４９が位相ロック
ループ４３のパフォーマンスに与える影響が低減され
る。位相ロック状態の獲得は、駆動信号５３の振幅が濾
波されたフィードバック信号５１中の濾波されたロック
信号成分の振幅を上回る場合には駆動信号５３により決
定される。位相ロック状態の維持は、ロック信号成分の
振幅が駆動信号５３の振幅を上回る場合にロック信号成
分により決定される。
５５との位相差に反応するものである。制限信号５５の
位相は、駆動信号５３の振幅が濾波されたフィードバッ
ク信号５１中の濾波されたロック信号成分の振幅を上回
る場合は駆動信号５３により、そしてロック信号成分の
振幅が駆動信号５３の振幅を上回る場合はロック信号成
分により決定される。リミッタ５０は、位相比較器１４
がスプリアス信号成分４９には反応しなくなるように作
用し、これによりスプリアス信号成分４９が位相ロック
ループ４３のパフォーマンスに与える影響が低減され
る。位相ロック状態の獲得は、駆動信号５３の振幅が濾
波されたフィードバック信号５１中の濾波されたロック
信号成分の振幅を上回る場合には駆動信号５３により決
定される。位相ロック状態の維持は、ロック信号成分の
振幅が駆動信号５３の振幅を上回る場合にロック信号成
分により決定される。
【００１３】フェーズロック状態の獲得は、位相ロック
装置４０により促進される。第１のループスイッチ２４
が開き、位相ロックループ４３の順方向経路２２を断
つ。その後プリチューン発生器２６を使ってＶＣＯ１０
を事前に同調させ、ＶＣＯ１０により生成される或はそ
こから導出されるロック信号成分４７が指定の周波数範
囲となるようにする。次にスイッチ５６を閉じることに
より駆動信号５３が濾波されたフィードバック信号５１
に加算、制限され、これにより、濾波されたロック信号
成分と駆動信号５３のどちらの振幅が大きいかによっ
て、その一方に位相比較器１４が反応する。ループスイ
ッチ２４が閉じると、誤差信号５７は、ループフィルタ
１９及びループ増幅器２０によって処理され、ＶＣＯ１
０へと印加されるに伴い、ロック信号成分４７の周波数
を制御してその周波数が位相ロックループ４３の位相ロ
ック状態獲得の為に反応可能な周波数範囲内に入るよう
にする。駆動信号５３の振幅が濾波されたフィードバッ
ク信号５１中の濾波されたロック信号成分の振幅を上回
る条件下においては、ＶＣＯ１０の周波数制御はスプリ
アス信号成分４９によってではなく駆動信号５３により
決定される。これにより、フィードバック信号４５のロ
ック信号成分４７の周波数は、基準信号１３の周波数か
らオフセットされた、ループ４３の周波数捕捉範囲内に
ある指定周波数に位置付けられる。このロック信号成分
４７の位置付けにより位相ロック状態を確実に獲得出来
るようになる。フィードバック信号４５のロック信号成
分４７がループ４３の周波数捕捉範囲内に入ると、ルー
プ４３は最終的に位相ロック状態に落ち着く。位相ロッ
ク状態においては、濾波されたフィードバック信号５１
中の濾波されたロック信号成分の振幅が駆動信号５３の
振幅を上回り、これにより位相比較器１４がロック信号
成分に反応出来るようになる。ロック信号成分４７によ
る駆動信号５３の振幅の優性によって位相ロック状態が
獲得、維持されると、駆動信号５３は駆動スイッチ５６
を開放することにより任意に除去される。
装置４０により促進される。第１のループスイッチ２４
が開き、位相ロックループ４３の順方向経路２２を断
つ。その後プリチューン発生器２６を使ってＶＣＯ１０
を事前に同調させ、ＶＣＯ１０により生成される或はそ
こから導出されるロック信号成分４７が指定の周波数範
囲となるようにする。次にスイッチ５６を閉じることに
より駆動信号５３が濾波されたフィードバック信号５１
に加算、制限され、これにより、濾波されたロック信号
成分と駆動信号５３のどちらの振幅が大きいかによっ
て、その一方に位相比較器１４が反応する。ループスイ
ッチ２４が閉じると、誤差信号５７は、ループフィルタ
１９及びループ増幅器２０によって処理され、ＶＣＯ１
０へと印加されるに伴い、ロック信号成分４７の周波数
を制御してその周波数が位相ロックループ４３の位相ロ
ック状態獲得の為に反応可能な周波数範囲内に入るよう
にする。駆動信号５３の振幅が濾波されたフィードバッ
ク信号５１中の濾波されたロック信号成分の振幅を上回
る条件下においては、ＶＣＯ１０の周波数制御はスプリ
アス信号成分４９によってではなく駆動信号５３により
決定される。これにより、フィードバック信号４５のロ
ック信号成分４７の周波数は、基準信号１３の周波数か
らオフセットされた、ループ４３の周波数捕捉範囲内に
ある指定周波数に位置付けられる。このロック信号成分
４７の位置付けにより位相ロック状態を確実に獲得出来
るようになる。フィードバック信号４５のロック信号成
分４７がループ４３の周波数捕捉範囲内に入ると、ルー
プ４３は最終的に位相ロック状態に落ち着く。位相ロッ
ク状態においては、濾波されたフィードバック信号５１
中の濾波されたロック信号成分の振幅が駆動信号５３の
振幅を上回り、これにより位相比較器１４がロック信号
成分に反応出来るようになる。ロック信号成分４７によ
る駆動信号５３の振幅の優性によって位相ロック状態が
獲得、維持されると、駆動信号５３は駆動スイッチ５６
を開放することにより任意に除去される。
【００１４】図２に示した位相ロック装置４０の機能素
子はアナログハードウエア、デジタルハードウエア、又
はソフトウエアを利用して実現したものである。かわり
に位相ロックループ中に位相ロック状態を獲得及び維持
する為に位相ロック方法を用いても良い。位相ロック法
は、位相ロックループ４３のフィードバック経路４２に
あるフィードバック信号中のロック信号成分４７及びス
プリアス信号成分４９を濾波するステップと、駆動信号
５３を印加するステップと、駆動信号５３を濾波された
フィードバック信号５１の濾波されたロック信号成分と
濾波されたスプリアス信号成分に加算するステップと、
駆動信号と濾波されたフィードバック信号５１を加算し
た加算信号を制限し、制限信号５５を生成するステップ
と、制限信号５５の位相を基準信号１３の位相と比較し
てロック信号成分４７の周波数を操作する為の誤差信号
５７を生成するステップを含む。
子はアナログハードウエア、デジタルハードウエア、又
はソフトウエアを利用して実現したものである。かわり
に位相ロックループ中に位相ロック状態を獲得及び維持
する為に位相ロック方法を用いても良い。位相ロック法
は、位相ロックループ４３のフィードバック経路４２に
あるフィードバック信号中のロック信号成分４７及びス
プリアス信号成分４９を濾波するステップと、駆動信号
５３を印加するステップと、駆動信号５３を濾波された
フィードバック信号５１の濾波されたロック信号成分と
濾波されたスプリアス信号成分に加算するステップと、
駆動信号と濾波されたフィードバック信号５１を加算し
た加算信号を制限し、制限信号５５を生成するステップ
と、制限信号５５の位相を基準信号１３の位相と比較し
てロック信号成分４７の周波数を操作する為の誤差信号
５７を生成するステップを含む。
【００１５】本発明の実施例を詳細にわたって説明した
が、添付の請求項に記載の本発明の範囲から逸脱するこ
と無く当業者がこれらの実施例に変更や改変を加えるこ
とが出来ることは明らかである。
が、添付の請求項に記載の本発明の範囲から逸脱するこ
と無く当業者がこれらの実施例に変更や改変を加えるこ
とが出来ることは明らかである。
【００１６】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。
を以下に示す。
【００１７】〔実施態様１〕位相ロックループ（４３）
のフィードバック経路（４２）中に用いる位相ロック装
置（４０）であって、前記フィードバック経路（４２）
中にあるフィードバック信号（４５）のロック信号成分
（４７）とスプリアス信号成分（４９）の帯域幅を制限
し、濾波されたフィードバック信号（５１）を生成する
為のフィルタ（４４）と、基準信号（１３）からオフセ
ットした事前に定義された周波数と、前記スプリアス信
号成分（４９）よりも大きく前記ロック信号成分（４
７）よりも小さい振幅とを有する駆動信号（５３）を供
給する駆動信号源（４６）と、前記駆動信号（５３）を
前記濾波されたフィードバック信号（５１）に混合する
加算器（４８）と、前記駆動信号（５３）と前記濾波さ
れたフィードバック信号（５１）が混合された混合信号
を受信し、該混合信号を制限するリミッタ（５０）であ
って、前記駆動信号（５３）の振幅が前記濾波されたフ
ィードバック信号（５１）におけるロック信号成分のそ
れよりも大きい場合は、前記駆動信号（５３）により決
定される位相を有する制限信号（５５）を生成し、前記
濾波されたフィードバック信号（５１）におけるロック
信号成分の振幅が前記駆動信号（５３）のそれよりも大
きい場合は、前記濾波されたフィードバック信号（５
１）におけるロック信号成分により決定される位相を有
する制限信号（５５）を生成するリミッタ（５０）と、
前記制限信号（５５）を前記基準信号（１３）と位相比
較して前記ロック信号成分（４７）の周波数を操作する
為の誤差信号（５７）を生成する位相比較器（１４）と
を設けて成る位相ロック装置（４０）。 〔実施態様２〕前記誤差信号（５７）が事前に決められ
た範囲にある場合、前記駆動信号（５３）を排除する為
の駆動スイッチ（５６）を更に設けたことを特徴とする
実施態様１に記載の位相ロック装置（４０）。 〔実施態様３〕前記フィルタ（４４）がローパスフィル
タから成ることを特徴とする実施態様１に記載の位相ロ
ック装置（４０）。 〔実施態様４〕前記フィルタ（４４）がバンドパスフィ
ルタから成ることを特徴とする実施態様１に記載の位相
ロック装置（４０）。 〔実施態様５〕前記駆動信号（５３）の前記振幅が、前
記ロック信号成分（４７）の前記振幅に基づいて調節さ
れることを特徴とする実施態様１に記載の位相ロック装
置（４０）。 〔実施態様６〕前記駆動信号（５３）の振幅が、前記ロ
ック信号成分（４７）のそれから事前に定義された分だ
けオフセットされたものであることを特徴とする、実施
態様５に記載の位相ロック装置（４０）。 〔実施態様７〕位相ロックループ（４３）のフィードバ
ック経路（４２）中のフィードバック信号（４５）のロ
ック信号成分（４７）及びスプリアス信号成分（４９）
を濾波するステップと、基準信号（１３）からオフセッ
トされた事前に決められた周波数と、前記スプリアス信
号成分（４９）よりも大きく、前記ロック信号成分（４
７）よりも小さい振幅とを有する駆動信号（５３）を生
成するステップと、前記駆動信号（５３）と前記フィー
ドバック信号（４５）の前記濾波したロック信号成分及
び前記濾波したスプリアス信号成分を混合するステップ
と、前記濾波されたフィードバック信号（５１）と前記
駆動信号（５３）を混合して生成された混合信号を制限
し、前記駆動信号の振幅が前記ロック信号成分のそれよ
りも大きい場合は前記駆動信号（５３）により決定され
る位相を有する制限信号（５５）を生成し、前記濾波し
たロック信号成分の振幅が前記駆動信号（５３）のそれ
よりも大きい場合は前記濾波したロック信号成分により
決定される位相を有する制限信号（５５）を生成するス
テップと、前記制限信号（５５）を前記基準信号（１
３）と位相比較して前記ロック信号成分（４７）の周波
数を制御する為の誤差信号（５７）を生成するステップ
とを設けて成る位相ロック方法。 〔実施態様８〕前記誤差信号（５７）が事前に決められ
た範囲内にある場合は前記駆動信号（５３）を排除する
ステップを更に含むことを特徴とする、実施態様７に記
載の位相ロック方法。 〔実施態様９〕前記濾波するステップがローパスフィル
タによる濾波から成ることを特徴とする実施態様７に記
載の位相ロック方法。 〔実施態様１０〕前記濾波するステップがバンドパスフ
ィルタによる濾波から成ることを特徴とする実施態様７
に記載の位相ロック方法。 〔実施態様１１〕前記位相ロックループ（４３）の順方
向経路（２２）を開放し、ロック信号成分（４７）の周
波数をプリチューンさせるステップを更に含むことを特
徴とする実施態様７に記載の位相ロック方法。 〔実施態様１２〕前記位相ロックループ（４３）の前記
順方向経路（２２）を閉じるステップを更に含むことを
特徴とする実施態様１１に記載の位相ロック方法。 〔実施態様１３〕前記誤差信号（５７）が事前に決めら
れた範囲内にある場合は前記駆動信号（５３）を排除す
るステップを更に含むことを特徴とする実施態様１２に
記載の位相ロック方法。 〔実施態様１４〕前記駆動信号を生成する前記ステップ
が、前記駆動信号（５３）の前記振幅を前記ロック信号
成分（４７）の前記振幅に基づいて調節することを含む
ことを特徴とする実施態様７に記載の位相ロック方法。 〔実施態様１５〕前記駆動信号（５３）の前記振幅が、
前記ロック信号成分（４７）から事前定義の振幅をオフ
セットしたものであることを特徴とする実施態様１４に
記載の位相ロック方法。
のフィードバック経路（４２）中に用いる位相ロック装
置（４０）であって、前記フィードバック経路（４２）
中にあるフィードバック信号（４５）のロック信号成分
（４７）とスプリアス信号成分（４９）の帯域幅を制限
し、濾波されたフィードバック信号（５１）を生成する
為のフィルタ（４４）と、基準信号（１３）からオフセ
ットした事前に定義された周波数と、前記スプリアス信
号成分（４９）よりも大きく前記ロック信号成分（４
７）よりも小さい振幅とを有する駆動信号（５３）を供
給する駆動信号源（４６）と、前記駆動信号（５３）を
前記濾波されたフィードバック信号（５１）に混合する
加算器（４８）と、前記駆動信号（５３）と前記濾波さ
れたフィードバック信号（５１）が混合された混合信号
を受信し、該混合信号を制限するリミッタ（５０）であ
って、前記駆動信号（５３）の振幅が前記濾波されたフ
ィードバック信号（５１）におけるロック信号成分のそ
れよりも大きい場合は、前記駆動信号（５３）により決
定される位相を有する制限信号（５５）を生成し、前記
濾波されたフィードバック信号（５１）におけるロック
信号成分の振幅が前記駆動信号（５３）のそれよりも大
きい場合は、前記濾波されたフィードバック信号（５
１）におけるロック信号成分により決定される位相を有
する制限信号（５５）を生成するリミッタ（５０）と、
前記制限信号（５５）を前記基準信号（１３）と位相比
較して前記ロック信号成分（４７）の周波数を操作する
為の誤差信号（５７）を生成する位相比較器（１４）と
を設けて成る位相ロック装置（４０）。 〔実施態様２〕前記誤差信号（５７）が事前に決められ
た範囲にある場合、前記駆動信号（５３）を排除する為
の駆動スイッチ（５６）を更に設けたことを特徴とする
実施態様１に記載の位相ロック装置（４０）。 〔実施態様３〕前記フィルタ（４４）がローパスフィル
タから成ることを特徴とする実施態様１に記載の位相ロ
ック装置（４０）。 〔実施態様４〕前記フィルタ（４４）がバンドパスフィ
ルタから成ることを特徴とする実施態様１に記載の位相
ロック装置（４０）。 〔実施態様５〕前記駆動信号（５３）の前記振幅が、前
記ロック信号成分（４７）の前記振幅に基づいて調節さ
れることを特徴とする実施態様１に記載の位相ロック装
置（４０）。 〔実施態様６〕前記駆動信号（５３）の振幅が、前記ロ
ック信号成分（４７）のそれから事前に定義された分だ
けオフセットされたものであることを特徴とする、実施
態様５に記載の位相ロック装置（４０）。 〔実施態様７〕位相ロックループ（４３）のフィードバ
ック経路（４２）中のフィードバック信号（４５）のロ
ック信号成分（４７）及びスプリアス信号成分（４９）
を濾波するステップと、基準信号（１３）からオフセッ
トされた事前に決められた周波数と、前記スプリアス信
号成分（４９）よりも大きく、前記ロック信号成分（４
７）よりも小さい振幅とを有する駆動信号（５３）を生
成するステップと、前記駆動信号（５３）と前記フィー
ドバック信号（４５）の前記濾波したロック信号成分及
び前記濾波したスプリアス信号成分を混合するステップ
と、前記濾波されたフィードバック信号（５１）と前記
駆動信号（５３）を混合して生成された混合信号を制限
し、前記駆動信号の振幅が前記ロック信号成分のそれよ
りも大きい場合は前記駆動信号（５３）により決定され
る位相を有する制限信号（５５）を生成し、前記濾波し
たロック信号成分の振幅が前記駆動信号（５３）のそれ
よりも大きい場合は前記濾波したロック信号成分により
決定される位相を有する制限信号（５５）を生成するス
テップと、前記制限信号（５５）を前記基準信号（１
３）と位相比較して前記ロック信号成分（４７）の周波
数を制御する為の誤差信号（５７）を生成するステップ
とを設けて成る位相ロック方法。 〔実施態様８〕前記誤差信号（５７）が事前に決められ
た範囲内にある場合は前記駆動信号（５３）を排除する
ステップを更に含むことを特徴とする、実施態様７に記
載の位相ロック方法。 〔実施態様９〕前記濾波するステップがローパスフィル
タによる濾波から成ることを特徴とする実施態様７に記
載の位相ロック方法。 〔実施態様１０〕前記濾波するステップがバンドパスフ
ィルタによる濾波から成ることを特徴とする実施態様７
に記載の位相ロック方法。 〔実施態様１１〕前記位相ロックループ（４３）の順方
向経路（２２）を開放し、ロック信号成分（４７）の周
波数をプリチューンさせるステップを更に含むことを特
徴とする実施態様７に記載の位相ロック方法。 〔実施態様１２〕前記位相ロックループ（４３）の前記
順方向経路（２２）を閉じるステップを更に含むことを
特徴とする実施態様１１に記載の位相ロック方法。 〔実施態様１３〕前記誤差信号（５７）が事前に決めら
れた範囲内にある場合は前記駆動信号（５３）を排除す
るステップを更に含むことを特徴とする実施態様１２に
記載の位相ロック方法。 〔実施態様１４〕前記駆動信号を生成する前記ステップ
が、前記駆動信号（５３）の前記振幅を前記ロック信号
成分（４７）の前記振幅に基づいて調節することを含む
ことを特徴とする実施態様７に記載の位相ロック方法。 〔実施態様１５〕前記駆動信号（５３）の前記振幅が、
前記ロック信号成分（４７）から事前定義の振幅をオフ
セットしたものであることを特徴とする実施態様１４に
記載の位相ロック方法。
【図１】従来技術による位相ロックループを示す図であ
る。
る。
【図２】本発明の実施例に基づいて構成された位相ロッ
ク装置を示す図である。
ク装置を示す図である。
１３ 基準信号 １４ 位相比較器 ４０ 位相ロック装置 ４２ フィードバック経路 ４３ 位相ロックループ ４４ フィルタ ４５ フィードバック信号 ４６ 駆動信号源 ４７ ロック信号成分 ４９ スプリアス信号成分 ５０ リミッタ ５３ 駆動信号 ５４ 加算器 ５５ 制限信号 ５７ 誤差信号
───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐ ａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎｉａ Ｕ．Ｓ．Ａ.
Claims (2)
- 【請求項１】位相ロックループのフィードバック経路中
に用いる位相ロック装置であって、 前記フィードバック経路中にあるフィードバック信号の
ロック信号成分とスプリアス信号成分の帯域幅を制限
し、濾波されたフィードバック信号を生成する為のフィ
ルタと、 基準信号からオフセットした事前に定義された周波数
と、前記スプリアス信号成分よりも大きく前記ロック信
号成分よりも小さい振幅とを有する駆動信号を供給する
駆動信号源と、 前記駆動信号を前記濾波されたフィードバック信号に混
合する加算器と、 前記駆動信号と前記濾波されたフィードバック信号が混
合された混合信号を受信し、該混合信号を制限するリミ
ッタであって、前記駆動信号の振幅が前記濾波されたフ
ィードバック信号におけるロック信号成分のそれよりも
大きい場合は、前記駆動信号により決定される位相を有
する制限信号を生成し、前記濾波されたフィードバック
信号におけるロック信号成分の振幅が前記駆動信号のそ
れよりも大きい場合は、前記濾波されたフィードバック
信号におけるロック信号成分により決定される位相を有
する制限信号を生成するリミッタと、 前記制限信号を前記基準信号と位相比較して前記ロック
信号成分の周波数を操作する為の誤差信号を生成する位
相比較器とを設けて成る位相ロック装置。 - 【請求項２】位相ロックループのフィードバック経路中
のフィードバック信号のロック信号成分及びスプリアス
信号成分を濾波するステップと、 基準信号からオフセットされた事前に決められた周波数
と、前記スプリアス信号成分りも大きく、前記ロック信
号成分よりも小さい振幅とを有する駆動信号を生成する
ステップと、 前記駆動信号と前記フィードバック信号の前記濾波した
ロック信号成分及び前記濾波したスプリアス信号成分を
混合するステップと、 前記濾波されたフィードバック信号と前記駆動信号を混
合して生成された混合信号を制限し、前記駆動信号の振
幅が前記ロック信号成分のそれよりも大きい場合は前記
駆動信号により決定される位相を有する制限信号を生成
し、前記濾波したロック信号成分の振幅が前記駆動信号
のそれよりも大きい場合は前記濾波したロック信号成分
により決定される位相を有する制限信号を生成するステ
ップと、 前記制限信号を前記基準信号と位相比較して前記ロック
信号成分の周波数を制御する為の誤差信号を生成するス
テップとを設けて成る位相ロック方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US299705 | 1999-04-26 | ||
| US09/299,705 US6084481A (en) | 1999-04-26 | 1999-04-26 | Phase locking method and apparatus using switched drive signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323986A true JP2000323986A (ja) | 2000-11-24 |
| JP2000323986A5 JP2000323986A5 (ja) | 2007-06-14 |
Family
ID=23155914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000121417A Pending JP2000323986A (ja) | 1999-04-26 | 2000-04-21 | 位相ロック装置及び位相ロック方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6084481A (ja) |
| JP (1) | JP2000323986A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6585338B2 (en) | 2000-12-22 | 2003-07-01 | Honeywell International Inc. | Quick start resonant circuit control |
| US9276622B2 (en) | 2013-03-14 | 2016-03-01 | Qualcomm Incorporated | Local oscillator (LO) generator with multi-phase divider and phase locked loop |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3158820A (en) * | 1961-05-01 | 1964-11-24 | Avco Corp | Electronic servo system for automatically locking two alternating current sources inphase |
-
1999
- 1999-04-26 US US09/299,705 patent/US6084481A/en not_active Expired - Lifetime
-
2000
- 2000-04-21 JP JP2000121417A patent/JP2000323986A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6084481A (en) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6680632B1 (en) | Method/architecture for a low gain PLL with wide frequency range | |
| EP1466410B1 (en) | Low-jitter loop filter for a phase-locked loop system | |
| US4280104A (en) | Phase locked loop system with improved acquisition | |
| US7564280B2 (en) | Phase locked loop with small size and improved performance | |
| US5384551A (en) | Fast locking phase locked loop frequency synthesizer | |
| JPH0645921A (ja) | 位相ロックループ | |
| US7599462B2 (en) | Hybrid analog/digital phase-lock loop with high-level event synchronization | |
| US7084709B1 (en) | Hybrid analog/digital phase lock loop frequency synthesizer | |
| US6703878B2 (en) | Input jitter attenuation in a phase-locked loop | |
| WO2003065586A2 (en) | Phase-locked-loop with reduced clock jitter | |
| US6621354B1 (en) | Feedback methods and systems for rapid switching of oscillator frequencies | |
| Tang et al. | A new fast-settling gearshift adaptive PLL to extend loop bandwidth enhancement in frequency synthesizers | |
| AU713906B2 (en) | Data clock recovery circuit | |
| JP2000323986A (ja) | 位相ロック装置及び位相ロック方法 | |
| US7598816B2 (en) | Phase lock loop circuit with delaying phase frequency comparson output signals | |
| US6008699A (en) | Digital receiver locking device | |
| JP2000078001A (ja) | デジタルｐｌｌ回路 | |
| JPH04111533A (ja) | Ｐｌｌ回路 | |
| JP3230501B2 (ja) | 周波数シンセサイザ | |
| US3886455A (en) | Phase lock loop including an oscillating sub-loop | |
| EP0968568B1 (en) | Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop | |
| JP2600605B2 (ja) | 搬送波再生回路 | |
| JP3118356B2 (ja) | Ｐｌｌ回路 | |
| JPH0470213A (ja) | 位相同期発振回路 | |
| WO2004015869A1 (en) | Phase-locked-loop circuit and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090916 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100225 |