JP2000323986A - 位相ロック装置及び位相ロック方法 - Google Patents

位相ロック装置及び位相ロック方法

Info

Publication number
JP2000323986A
JP2000323986A JP2000121417A JP2000121417A JP2000323986A JP 2000323986 A JP2000323986 A JP 2000323986A JP 2000121417 A JP2000121417 A JP 2000121417A JP 2000121417 A JP2000121417 A JP 2000121417A JP 2000323986 A JP2000323986 A JP 2000323986A
Authority
JP
Japan
Prior art keywords
signal
phase
lock
component
filtered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000121417A
Other languages
English (en)
Other versions
JP2000323986A5 (ja
Inventor
Stephen J Westerman
ステファン・ジェイ・ウェスターマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2000323986A publication Critical patent/JP2000323986A/ja
Publication of JP2000323986A5 publication Critical patent/JP2000323986A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/14Preventing false-lock or pseudo-lock of the PLL

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】位相ロックループにおいて、スプリアス信号が
存在する場合においても確実に位相ロックできるように
する。 【解決手段】フィードバック経路中のフィードバック信
号のロック信号成分及びスプリアス信号成分を濾波し、
これを、基準信号からオフセットされた周波数と、ロッ
ク信号成分よりも小さくスプリアス信号成分よりも大き
い振幅とを有する駆動信号に加算する。加算信号は、最
大振幅を持つ信号によりその全体の位相が決まるように
リミッタに通される。駆動信号の振幅が濾波されたロッ
ク信号成分の振幅よりも大きい場合は、制限信号の位相
は駆動信号によって決定される。濾波されたロック信号
成分の振幅が駆動信号の振幅よりも大きい場合は、制限
信号の位相はロック信号成分によって決定される。制限
信号はその位相ロックループの基準信号と位相比較さ
れ、ロック信号成分の周波数を操作する為の誤差信号が
生成される。

Description

【発明の詳細な説明】
【0001】
【従来の技術及びその問題点】スプリアス信号は位相ロ
ックループ及びその位相ロックループを使用する装置の
パフォーマンスを劣化させる場合がある。充分な配慮を
怠ると、スプリアス信号は、位相ロックループが位相ロ
ック状態を得てこれを維持する能力を損なってしまう。
電圧制御発振器(VCO)から供給される所望のロック
信号ではなく不要のスプリアス信号に位相ロックした状
態となる誤ロックを生じる確率もまた、ロック信号の振
幅に対するスプリアス信号の振幅の増大に伴って高くな
る。
【0002】
【発明の概要】本発明の実施例に基づいて構築された位
相ロック方法及び装置は、位相ロックを得てこれを維持
する為に、及びスプリアス信号が存在する場合の誤ロッ
クを防ぐ為に適用された駆動信号を用いたものである。
位相ロックループのフィードバック経路中のフィードバ
ック信号のロック信号成分及びスプリアス信号成分は、
濾波され、そのループの基準信号からオフセットされた
周波数と、ロック信号成分よりも小さくスプリアス信号
成分よりも大きい振幅とを有する駆動信号に加算され
る。加算された信号は、最大振幅を持つ信号によりその
全体の位相が決まるように制限される。駆動信号の振幅
が濾波されたロック信号成分の振幅よりも大きい場合
は、制限信号の位相は駆動信号によって決定される。濾
波されたロック信号成分の振幅が駆動信号の振幅よりも
大きい場合は、制限信号の位相はロック信号成分によっ
て決定される。制限信号はその位相ロックループの基準
信号と位相比較され、ロック信号成分の周波数を操作す
る為の誤差信号が生成される。
【0003】
【発明の実施の形態】図1は、電圧制御発振器(VC
O)10が基準信号源12により供給される基準信号1
3に位相ロックした状態の、従来技術による位相ロック
ループ1を示す図である。位相比較器14は基準信号1
3とフィードバック信号15との間の位相差を継続的に
モニタする。フィードバック信号はVCO10により直
接的に供給されるか、或はVCO10から、図示のよう
に局部発振器(LO)18により駆動するミキサ16か
らの中間周波数(IF)信号として得られる。位相比較
器14は、位相比較に基づき誤差信号17を生成する。
該誤差信号は、位相ロックループ1の順方向経路22中
のループフィルタ19及びループ増幅器20で処理さ
れ、VCO10により生成される信号11の周波数及び
位相を制御する。ループ1は、誤差信号17が事前に決
められた範囲にある場合に位相ロック状態に維持され
る。
【0004】位相ロック状態が得られるようにする為
に、ループスイッチ24及びプリチューン発生器26が
位相ロックループ1に含まれる。位相ロック獲得シーケ
ンスは通常、ループスイッチ24を開放するステップ
と、プリチューン発生器26でVCO10を事前に同調
させることで、VCO10により生成される或はそこか
ら導出されるフィードバック信号15の周波数がループ
1の捕捉範囲内となるようにするステップと、ループス
イッチ24を閉じるステップと、そしてループ1が位相
ロック状態に落ち着くのを待つステップとを含む。
【0005】ミキシング・スパー(mixing spurs)、局
部発振器18及びVCO10からの信号フィードスル
ー、ノイズ、及び干渉信号を含むスプリアス信号は、ス
プリアス信号源28から位相ロックループ1のフィード
バック経路32へと加算されたスプリアス信号27によ
り形成される。位相ロック状態の獲得及び維持は、フィ
ードバック信号15の振幅に対するスプリアス信号27
振幅の増大に伴って次第により困難となる。位相ロック
ループ1の誤ロックは、ループ1が所望のフィードバッ
ク信号15と、位相ロック状態の条件を満たす振幅及び
周波数を持つスプリアス信号27との間の判別が出来な
い場合に発生する。誤ロック状態においては、誤差信号
17は事前に決められた範囲内にあり、位相ロックルー
プ1が位相ロック状態にあることを示すが、位相比較器
14は所望のフィードバック信号15にではなくスプリ
アス信号27に反応してしまい、これによりVCO10
は所望のフィードバック信号15とは対応しない出力信
号11を供給してしまう。
【0006】図2は本発明の実施例に基づいて作製した
位相ロック装置40を示す。図示した位相ロック装置4
0は位相ロックループ43のフィードバック経路中に含
まれており、フィルタ44、駆動信号源46、加算器4
8及びリミッタ50を含んでいる。位相ロック装置40
は位相ロックループ43中に確実に位相ロック状態を獲
得・維持し、誤ロックの可能性を低減するものである。
【0007】位相ロック装置40を含む位相ロックルー
プ43はフィードバック経路42中にフィードバック信
号45を有する。このフィードバック信号45はロック
信号成分47を有しており、これは電圧制御発振器(V
CO)10から直接的に供給されるか、もしくはVCO
10から図示のように中間周波数(IF)信号を生成す
る図示のミキサ16及び局部発振器18を用いて得られ
る。位相ロックループ43のフィードバック経路42中
のフィードバック信号45は更に、ミキシング・スパ
ー、局部発振器18及びVCO10からの信号フィード
スルー、ノイズ及び干渉信号を含むスプリアス信号成分
49をも有している。これらのスプリアス信号成分49
は、スプリアス信号源52及びフィードバック経路42
中の加算ノード54により形成される。
【0008】フィードバック信号45のロック信号成分
47及びスプリアス信号成分49は、位相ロック装置4
0中のフィルタ44へと送られる。フィルタ44は、こ
の実施例ではローパスフィルタとしているが、フィルタ
44の通過帯域にないスプリアス信号成分49中に含ま
れるノイズや他の信号を低減する。ローパスフィルタの
かわりに、スプリアス信号成分49の属性及び位相ロッ
ク装置40が含まれる位相ロックループの属性に準じて
他の種類のフィルタ44を選択しても良い。この実施例
におけるローパスフィルタ44は、位相ロックループ4
3を通じて累積された位相シフトを低減し、ループ43
の安定した処理を確実にする為に、ループフィルタ19
のそれよりも約一桁高いカットオフ周波数を持つもので
ある。
【0009】フィードバック信号45はフィルタ44に
より帯域制限され、濾波されたフィードバック信号51
がフィルタ44の出力において生成される。フィルタ4
4は、ロック信号成分47がフィルタ帯域外にある場合
はこれを拒絶し、スプリアス信号成分49がフィルタ帯
域外にある場合はこれを拒絶する。濾波したフィードバ
ック信号51は位相ロック装置40内の加算器48へと
送られ、ここで駆動信号源46から供給される駆動信号
53に結合される。駆動信号53は、ループの基準信号
13からオフセットされた周波数と、ロック信号成分4
7の振幅よりも小さく、スプリアス信号成分49の振幅
よりも大きい振幅とを有する。
【0010】濾波されたフィードバック信号51及び駆
動信号53が加算器48により加算されると、加算信号
はリミッタ50へと送られ、制限信号55が生成され
る。制限信号55の全体的位相は、加算信号のうち最も
高い振幅を有する1つにより決定される。例えば、駆動
信号53の振幅が、濾波されたフィードバック信号51
中の濾波されたロック信号成分の振幅を超える場合、制
限信号55の位相は駆動信号53により決まる。濾波さ
れたフィードバック信号51中の濾波されたロック信号
成分の振幅が駆動信号53の振幅を上回る場合は、制限
信号55の位相は濾波されたフィードバック信号51中
のロック信号成分により決まる。
【0011】その後制限信号55は位相比較器14へと
送られるが、この位相比較器14は位相ロックロープ4
3の基準信号13も受信している。位相比較器14は、
位相ロックループ43の順方向経路中のループフィルタ
19及びループ増幅器20により処理されて得られる位
相比較結果に基づいて誤差信号57を生成する。誤差信
号57は、VCO10が生成する信号11の周波数及び
位相を制御する。ループ43は、誤差信号57が事前に
決められた範囲にある場合は位相ロック状態に維持され
る。
【0012】位相比較器14は基準信号13と制限信号
55との位相差に反応するものである。制限信号55の
位相は、駆動信号53の振幅が濾波されたフィードバッ
ク信号51中の濾波されたロック信号成分の振幅を上回
る場合は駆動信号53により、そしてロック信号成分の
振幅が駆動信号53の振幅を上回る場合はロック信号成
分により決定される。リミッタ50は、位相比較器14
がスプリアス信号成分49には反応しなくなるように作
用し、これによりスプリアス信号成分49が位相ロック
ループ43のパフォーマンスに与える影響が低減され
る。位相ロック状態の獲得は、駆動信号53の振幅が濾
波されたフィードバック信号51中の濾波されたロック
信号成分の振幅を上回る場合には駆動信号53により決
定される。位相ロック状態の維持は、ロック信号成分の
振幅が駆動信号53の振幅を上回る場合にロック信号成
分により決定される。
【0013】フェーズロック状態の獲得は、位相ロック
装置40により促進される。第1のループスイッチ24
が開き、位相ロックループ43の順方向経路22を断
つ。その後プリチューン発生器26を使ってVCO10
を事前に同調させ、VCO10により生成される或はそ
こから導出されるロック信号成分47が指定の周波数範
囲となるようにする。次にスイッチ56を閉じることに
より駆動信号53が濾波されたフィードバック信号51
に加算、制限され、これにより、濾波されたロック信号
成分と駆動信号53のどちらの振幅が大きいかによっ
て、その一方に位相比較器14が反応する。ループスイ
ッチ24が閉じると、誤差信号57は、ループフィルタ
19及びループ増幅器20によって処理され、VCO1
0へと印加されるに伴い、ロック信号成分47の周波数
を制御してその周波数が位相ロックループ43の位相ロ
ック状態獲得の為に反応可能な周波数範囲内に入るよう
にする。駆動信号53の振幅が濾波されたフィードバッ
ク信号51中の濾波されたロック信号成分の振幅を上回
る条件下においては、VCO10の周波数制御はスプリ
アス信号成分49によってではなく駆動信号53により
決定される。これにより、フィードバック信号45のロ
ック信号成分47の周波数は、基準信号13の周波数か
らオフセットされた、ループ43の周波数捕捉範囲内に
ある指定周波数に位置付けられる。このロック信号成分
47の位置付けにより位相ロック状態を確実に獲得出来
るようになる。フィードバック信号45のロック信号成
分47がループ43の周波数捕捉範囲内に入ると、ルー
プ43は最終的に位相ロック状態に落ち着く。位相ロッ
ク状態においては、濾波されたフィードバック信号51
中の濾波されたロック信号成分の振幅が駆動信号53の
振幅を上回り、これにより位相比較器14がロック信号
成分に反応出来るようになる。ロック信号成分47によ
る駆動信号53の振幅の優性によって位相ロック状態が
獲得、維持されると、駆動信号53は駆動スイッチ56
を開放することにより任意に除去される。
【0014】図2に示した位相ロック装置40の機能素
子はアナログハードウエア、デジタルハードウエア、又
はソフトウエアを利用して実現したものである。かわり
に位相ロックループ中に位相ロック状態を獲得及び維持
する為に位相ロック方法を用いても良い。位相ロック法
は、位相ロックループ43のフィードバック経路42に
あるフィードバック信号中のロック信号成分47及びス
プリアス信号成分49を濾波するステップと、駆動信号
53を印加するステップと、駆動信号53を濾波された
フィードバック信号51の濾波されたロック信号成分と
濾波されたスプリアス信号成分に加算するステップと、
駆動信号と濾波されたフィードバック信号51を加算し
た加算信号を制限し、制限信号55を生成するステップ
と、制限信号55の位相を基準信号13の位相と比較し
てロック信号成分47の周波数を操作する為の誤差信号
57を生成するステップを含む。
【0015】本発明の実施例を詳細にわたって説明した
が、添付の請求項に記載の本発明の範囲から逸脱するこ
と無く当業者がこれらの実施例に変更や改変を加えるこ
とが出来ることは明らかである。
【0016】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。
【0017】〔実施態様1〕位相ロックループ(43)
のフィードバック経路(42)中に用いる位相ロック装
置(40)であって、前記フィードバック経路(42)
中にあるフィードバック信号(45)のロック信号成分
(47)とスプリアス信号成分(49)の帯域幅を制限
し、濾波されたフィードバック信号(51)を生成する
為のフィルタ(44)と、基準信号(13)からオフセ
ットした事前に定義された周波数と、前記スプリアス信
号成分(49)よりも大きく前記ロック信号成分(4
7)よりも小さい振幅とを有する駆動信号(53)を供
給する駆動信号源(46)と、前記駆動信号(53)を
前記濾波されたフィードバック信号(51)に混合する
加算器(48)と、前記駆動信号(53)と前記濾波さ
れたフィードバック信号(51)が混合された混合信号
を受信し、該混合信号を制限するリミッタ(50)であ
って、前記駆動信号(53)の振幅が前記濾波されたフ
ィードバック信号(51)におけるロック信号成分のそ
れよりも大きい場合は、前記駆動信号(53)により決
定される位相を有する制限信号(55)を生成し、前記
濾波されたフィードバック信号(51)におけるロック
信号成分の振幅が前記駆動信号(53)のそれよりも大
きい場合は、前記濾波されたフィードバック信号(5
1)におけるロック信号成分により決定される位相を有
する制限信号(55)を生成するリミッタ(50)と、
前記制限信号(55)を前記基準信号(13)と位相比
較して前記ロック信号成分(47)の周波数を操作する
為の誤差信号(57)を生成する位相比較器(14)と
を設けて成る位相ロック装置(40)。 〔実施態様2〕前記誤差信号(57)が事前に決められ
た範囲にある場合、前記駆動信号(53)を排除する為
の駆動スイッチ(56)を更に設けたことを特徴とする
実施態様1に記載の位相ロック装置(40)。 〔実施態様3〕前記フィルタ(44)がローパスフィル
タから成ることを特徴とする実施態様1に記載の位相ロ
ック装置(40)。 〔実施態様4〕前記フィルタ(44)がバンドパスフィ
ルタから成ることを特徴とする実施態様1に記載の位相
ロック装置(40)。 〔実施態様5〕前記駆動信号(53)の前記振幅が、前
記ロック信号成分(47)の前記振幅に基づいて調節さ
れることを特徴とする実施態様1に記載の位相ロック装
置(40)。 〔実施態様6〕前記駆動信号(53)の振幅が、前記ロ
ック信号成分(47)のそれから事前に定義された分だ
けオフセットされたものであることを特徴とする、実施
態様5に記載の位相ロック装置(40)。 〔実施態様7〕位相ロックループ(43)のフィードバ
ック経路(42)中のフィードバック信号(45)のロ
ック信号成分(47)及びスプリアス信号成分(49)
を濾波するステップと、基準信号(13)からオフセッ
トされた事前に決められた周波数と、前記スプリアス信
号成分(49)よりも大きく、前記ロック信号成分(4
7)よりも小さい振幅とを有する駆動信号(53)を生
成するステップと、前記駆動信号(53)と前記フィー
ドバック信号(45)の前記濾波したロック信号成分及
び前記濾波したスプリアス信号成分を混合するステップ
と、前記濾波されたフィードバック信号(51)と前記
駆動信号(53)を混合して生成された混合信号を制限
し、前記駆動信号の振幅が前記ロック信号成分のそれよ
りも大きい場合は前記駆動信号(53)により決定され
る位相を有する制限信号(55)を生成し、前記濾波し
たロック信号成分の振幅が前記駆動信号(53)のそれ
よりも大きい場合は前記濾波したロック信号成分により
決定される位相を有する制限信号(55)を生成するス
テップと、前記制限信号(55)を前記基準信号(1
3)と位相比較して前記ロック信号成分(47)の周波
数を制御する為の誤差信号(57)を生成するステップ
とを設けて成る位相ロック方法。 〔実施態様8〕前記誤差信号(57)が事前に決められ
た範囲内にある場合は前記駆動信号(53)を排除する
ステップを更に含むことを特徴とする、実施態様7に記
載の位相ロック方法。 〔実施態様9〕前記濾波するステップがローパスフィル
タによる濾波から成ることを特徴とする実施態様7に記
載の位相ロック方法。 〔実施態様10〕前記濾波するステップがバンドパスフ
ィルタによる濾波から成ることを特徴とする実施態様7
に記載の位相ロック方法。 〔実施態様11〕前記位相ロックループ(43)の順方
向経路(22)を開放し、ロック信号成分(47)の周
波数をプリチューンさせるステップを更に含むことを特
徴とする実施態様7に記載の位相ロック方法。 〔実施態様12〕前記位相ロックループ(43)の前記
順方向経路(22)を閉じるステップを更に含むことを
特徴とする実施態様11に記載の位相ロック方法。 〔実施態様13〕前記誤差信号(57)が事前に決めら
れた範囲内にある場合は前記駆動信号(53)を排除す
るステップを更に含むことを特徴とする実施態様12に
記載の位相ロック方法。 〔実施態様14〕前記駆動信号を生成する前記ステップ
が、前記駆動信号(53)の前記振幅を前記ロック信号
成分(47)の前記振幅に基づいて調節することを含む
ことを特徴とする実施態様7に記載の位相ロック方法。 〔実施態様15〕前記駆動信号(53)の前記振幅が、
前記ロック信号成分(47)から事前定義の振幅をオフ
セットしたものであることを特徴とする実施態様14に
記載の位相ロック方法。
【図面の簡単な説明】
【図1】従来技術による位相ロックループを示す図であ
る。
【図2】本発明の実施例に基づいて構成された位相ロッ
ク装置を示す図である。
【符号の説明】
13 基準信号 14 位相比較器 40 位相ロック装置 42 フィードバック経路 43 位相ロックループ 44 フィルタ 45 フィードバック信号 46 駆動信号源 47 ロック信号成分 49 スプリアス信号成分 50 リミッタ 53 駆動信号 54 加算器 55 制限信号 57 誤差信号
───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 Page Mill Road P alo Alto,California U.S.A.

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】位相ロックループのフィードバック経路中
    に用いる位相ロック装置であって、 前記フィードバック経路中にあるフィードバック信号の
    ロック信号成分とスプリアス信号成分の帯域幅を制限
    し、濾波されたフィードバック信号を生成する為のフィ
    ルタと、 基準信号からオフセットした事前に定義された周波数
    と、前記スプリアス信号成分よりも大きく前記ロック信
    号成分よりも小さい振幅とを有する駆動信号を供給する
    駆動信号源と、 前記駆動信号を前記濾波されたフィードバック信号に混
    合する加算器と、 前記駆動信号と前記濾波されたフィードバック信号が混
    合された混合信号を受信し、該混合信号を制限するリミ
    ッタであって、前記駆動信号の振幅が前記濾波されたフ
    ィードバック信号におけるロック信号成分のそれよりも
    大きい場合は、前記駆動信号により決定される位相を有
    する制限信号を生成し、前記濾波されたフィードバック
    信号におけるロック信号成分の振幅が前記駆動信号のそ
    れよりも大きい場合は、前記濾波されたフィードバック
    信号におけるロック信号成分により決定される位相を有
    する制限信号を生成するリミッタと、 前記制限信号を前記基準信号と位相比較して前記ロック
    信号成分の周波数を操作する為の誤差信号を生成する位
    相比較器とを設けて成る位相ロック装置。
  2. 【請求項2】位相ロックループのフィードバック経路中
    のフィードバック信号のロック信号成分及びスプリアス
    信号成分を濾波するステップと、 基準信号からオフセットされた事前に決められた周波数
    と、前記スプリアス信号成分りも大きく、前記ロック信
    号成分よりも小さい振幅とを有する駆動信号を生成する
    ステップと、 前記駆動信号と前記フィードバック信号の前記濾波した
    ロック信号成分及び前記濾波したスプリアス信号成分を
    混合するステップと、 前記濾波されたフィードバック信号と前記駆動信号を混
    合して生成された混合信号を制限し、前記駆動信号の振
    幅が前記ロック信号成分のそれよりも大きい場合は前記
    駆動信号により決定される位相を有する制限信号を生成
    し、前記濾波したロック信号成分の振幅が前記駆動信号
    のそれよりも大きい場合は前記濾波したロック信号成分
    により決定される位相を有する制限信号を生成するステ
    ップと、 前記制限信号を前記基準信号と位相比較して前記ロック
    信号成分の周波数を制御する為の誤差信号を生成するス
    テップとを設けて成る位相ロック方法。
JP2000121417A 1999-04-26 2000-04-21 位相ロック装置及び位相ロック方法 Pending JP2000323986A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US299705 1999-04-26
US09/299,705 US6084481A (en) 1999-04-26 1999-04-26 Phase locking method and apparatus using switched drive signal

Publications (2)

Publication Number Publication Date
JP2000323986A true JP2000323986A (ja) 2000-11-24
JP2000323986A5 JP2000323986A5 (ja) 2007-06-14

Family

ID=23155914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000121417A Pending JP2000323986A (ja) 1999-04-26 2000-04-21 位相ロック装置及び位相ロック方法

Country Status (2)

Country Link
US (1) US6084481A (ja)
JP (1) JP2000323986A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6585338B2 (en) 2000-12-22 2003-07-01 Honeywell International Inc. Quick start resonant circuit control
US9276622B2 (en) 2013-03-14 2016-03-01 Qualcomm Incorporated Local oscillator (LO) generator with multi-phase divider and phase locked loop

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3158820A (en) * 1961-05-01 1964-11-24 Avco Corp Electronic servo system for automatically locking two alternating current sources inphase

Also Published As

Publication number Publication date
US6084481A (en) 2000-07-04

Similar Documents

Publication Publication Date Title
US6680632B1 (en) Method/architecture for a low gain PLL with wide frequency range
EP1466410B1 (en) Low-jitter loop filter for a phase-locked loop system
US4280104A (en) Phase locked loop system with improved acquisition
US7564280B2 (en) Phase locked loop with small size and improved performance
US5384551A (en) Fast locking phase locked loop frequency synthesizer
JPH0645921A (ja) 位相ロックループ
US7599462B2 (en) Hybrid analog/digital phase-lock loop with high-level event synchronization
US7084709B1 (en) Hybrid analog/digital phase lock loop frequency synthesizer
US6703878B2 (en) Input jitter attenuation in a phase-locked loop
WO2003065586A2 (en) Phase-locked-loop with reduced clock jitter
US6621354B1 (en) Feedback methods and systems for rapid switching of oscillator frequencies
Tang et al. A new fast-settling gearshift adaptive PLL to extend loop bandwidth enhancement in frequency synthesizers
AU713906B2 (en) Data clock recovery circuit
JP2000323986A (ja) 位相ロック装置及び位相ロック方法
US7598816B2 (en) Phase lock loop circuit with delaying phase frequency comparson output signals
US6008699A (en) Digital receiver locking device
JP2000078001A (ja) デジタルpll回路
JPH04111533A (ja) Pll回路
JP3230501B2 (ja) 周波数シンセサイザ
US3886455A (en) Phase lock loop including an oscillating sub-loop
EP0968568B1 (en) Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop
JP2600605B2 (ja) 搬送波再生回路
JP3118356B2 (ja) Pll回路
JPH0470213A (ja) 位相同期発振回路
WO2004015869A1 (en) Phase-locked-loop circuit and method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070420

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100225