JP2000323662A - コンデンサー及び半導体装置並びにそれらの作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 動作性能および信頼性の高い半導体装置およ
びその作製方法を提供する。 【解決手段】 絶縁膜上に形成された遮蔽膜及び該遮蔽
膜の表面に形成された酸化物とが形成する段差を樹脂絶
縁膜で平坦化する。そして、前記酸化物及び樹脂絶縁膜
を介して画素電極と遮蔽膜とが重なるように配置し、保
持容量を形成する。こうすることで、画素電極の平坦性
が向上し、前記段差に起因して液晶分子の配向が乱れた
り、液晶に印加される電界が不均一になるといった不具
合を防ぐことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は絶縁表面を有する基
板上に薄膜トランジスタ（以下、ＴＦＴという）で構成
された回路を有する半導体装置およびその作製方法に関
する。特に本発明は、画素部とその周辺に設けられる駆
動回路を同一基板上に設けた液晶表示装置に代表される
電気光学装置、および電気光学装置を搭載した電子装置
に関する。尚、本願明細書において半導体装置とは、半
導体特性を利用することで機能する装置全般を指し、上
記電気光学装置およびその電気光学装置を搭載した電子
装置も半導体装置に含む。

【０００２】

【従来の技術】絶縁表面を有する基板上にＴＦＴで形成
した大面積集積回路を有する半導体装置の開発が進んで
いる。液晶表示装置、ＥＬ表示装置、および密着型イメ
ージセンサはその代表例として知られている。特に、ポ
リシリコン膜（多結晶シリコン膜）を活性層にしたＴＦ
Ｔ（以下、ポリシリコンＴＦＴと記す）は電界効果移動
度が高いことから、いろいろな機能を有する回路でき
る。

【０００３】例えば、アクティブマトリクス型液晶表示
装置には、機能ブロックごとに画像表示を行う画素部
や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レ
ベルシフタ回路、バッファ回路、サンプリング回路など
の集積回路が一枚の基板上に形成される。また、密着型
イメージセンサでは、サンプルホールド回路、シフトレ
ジスタ回路、マルチプレクサ回路などの画素部を制御す
るための駆動回路がＴＦＴを用いて形成されている。

【０００４】また、アクティブマトリクス型液晶表示装
置の画素部には、数十から数百万個の各画素にＴＦＴ
（以下、画素ＴＦＴという）が配置され、その画素ＴＦ
Ｔのそれぞれには画素電極が設けられている。液晶を挟
んだ対向基板側には対向電極が設けられており、液晶を
誘電体とした一種のコンデンサーを形成している。そし
て、各画素に印加する電圧を画素ＴＦＴのスイッチング
機能により制御して、このコンデンサーへの電荷を制御
することで液晶を駆動し、透過光量を制御して画像を表
示する仕組みになっている。

【０００５】ところが、このコンデンサーは画素ＴＦＴ
のオフ電流（ＴＦＴがスイッチとしてオフ状態にあるに
も拘わらず流れてしまうドレイン電流）等に起因するリ
ーク電流により次第にその蓄積容量が減少するため、透
過光量が変化して画像表示のコントラストを低下させる
原因となっていた。そのため、従来、液晶を誘電体とす
るコンデンサーとは別のコンデンサー（保持容量）を並
列に設け、液晶を誘電体とするコンデンサーが損失する
容量を補っていた。

【０００６】

【発明が解決しようとする課題】電気光学装置の画素部
に設ける保持容量の例として、本出願人は特願平１１−
０４５５５８号、特願平１１−０５３４２４号、特願平
１１−０５９４５５号を既に出願している。これらの出
願では、遮蔽膜（又は遮光膜）、該遮蔽膜の表面に形成
された酸化物及び画素電極で保持容量を形成する発明が
開示されている。

【０００７】本願発明は上記出願明細書に記載された保
持容量に関する発明をさらに改良することを課題とし、
以て半導体装置の動作性能を向上させることを課題とす
るものである。また、そのような半導体装置を実現する
ための作製方法を提供することを課題とする。

【０００８】

【課題を解決するための手段】上記課題を解決するため
の手段として、本願発明では上記出願明細書に記載され
た保持容量を形成するにあたって、遮蔽膜とその表面に
形成された酸化物とが形成する段差を、高い平坦性の得
られる絶縁膜を用いて平坦化する。

【０００９】高い平坦性の得られる絶縁膜としては、溶
液を塗布することによって形成できる樹脂材料でなる絶
縁膜が好適である。

【００１０】上記段差を絶縁膜によって平坦化すること
で、その上に形成される画素電極や配向膜の平坦性（平
坦度）を向上させることができる。即ち、液晶に接する
面の平坦性が向上するので、段差による液晶分子の配向
不良や不均一電界による液晶分子の配向不良を防止する
ことができる。

【００１１】こうして遮蔽膜と酸化物とが形成する段差
を低減する若しくはなくすことによって、液晶分子の配
向乱れを低減し、液晶表示装置のコントラストを改善す
ることが可能である。また、ＥＬ（エレクトロルミネッ
センス）表示装置のＥＬ素子においても、ＥＬ素子の下
に段差が存在することは好ましいものではないが、本願
発明を実施することにより段差に起因する発光不良を防
止できる。

【００１２】

【発明の実施の形態】本発明の実施の形態について、以
下に示す実施例でもって詳細な説明を行うこととする。

【００１３】[実施例１]本発明の実施例について図１〜
図４を用いて説明する。ここでは、画素部とその周辺に
設けられる駆動回路を同時に作製する方法について説明
する。但し、説明を簡単にするために、駆動回路に関し
ては、シフトレジスタ回路、バッファ回路等の基本回路
であるＣＭＯＳ回路と、サンプリング回路を形成するｎ
チャネル型ＴＦＴとを図示することとする。

【００１４】図１（Ａ）において、基板１０１には、ガ
ラス基板や石英基板を使用することが望ましい。その他
にもシリコン基板、金属基板またはステンレス基板の表
面に絶縁膜を形成したものを基板としても良い。耐熱性
が許せばプラスチック基板を用いることも可能である。

【００１５】そして、基板１０１のＴＦＴが形成される
表面には、珪素（シリコン）を含む絶縁膜（本明細書中
では酸化シリコン膜、窒化シリコン膜、または窒化酸化
シリコン膜の総称を指す）からなる下地膜１０２をプラ
ズマＣＶＤ法やスパッタ法で１００〜４００ｎｍの厚さ
に形成する。

【００１６】なお、本明細書中において窒化酸化シリコ
ン膜とはＳｉＯxＮyで表される絶縁膜であり、珪素、酸
素、窒素を所定の割合で含む絶縁膜を指す。本実施例で
は、下地膜１０２として、窒素を２０〜５０atomic％
（典型的には２０〜３０atomic％）で含む１００ｎｍ厚
の窒化酸化シリコン膜と、窒素を１〜２０atomic％（典
型的には５〜１０atomic％）で含む２００ｎｍ厚の窒化
酸化シリコン膜との積層膜を用いる。なお、厚さはこの
値に限定する必要はない。また、窒化酸化シリコン膜に
含まれる窒素と酸素の含有比（atomic％比）は３：１〜
１：３（典型的には１：１）とすればよい。また、窒化
酸化シリコン膜は、ＳｉＨ₄とＮ₂ＯとＮＨ ₃を原料ガス
として作製すればよい。

【００１７】なお、この下地膜１０１は基板からの不純
物汚染を防ぐために設けられるものであり、石英基板を
用いた場合には必ずしも設けなくても良い。

【００１８】次に下地膜１０２の上に３０〜１２０ｎｍ
（好ましくは５０〜７０ｎｍ）の厚さの、非晶質構造を
含む半導体膜（本実施例では非晶質シリコン膜（図示せ
ず））を公知の成膜法で形成する。なお、非晶質構造を
含む半導体膜としては、非晶質半導体膜、微結晶半導体
膜があり、さらに非晶質シリコンゲルマニウム膜などの
非晶質構造を含む化合物半導体膜も含まれる。また、上
記膜厚で形成しておけば、最終的にＴＦＴが完成した時
点の活性層の膜厚は１０〜１００ｎｍ（好ましくは３０
〜５０ｎｍ）となる。

【００１９】そして、特開平７−１３０６５２号公報
（ＵＳＰ５，６４３，８２６号に対応）に記載された技
術に従って、結晶構造を含む半導体膜（本実施例では結
晶質シリコン膜）１０３を形成する。同公報記載の技術
は、非晶質シリコン膜の結晶化に際して、結晶化を助長
する触媒元素（ニッケル、コバルト、ゲルマニウム、
錫、鉛、パラジウム、鉄、銅から選ばれた一種または複
数種の元素、代表的にはニッケル）を用いる結晶化手段
である。

【００２０】具体的には、非晶質シリコン膜表面に触媒
元素を保持させた状態で加熱処理を行い、非晶質シリコ
ン膜を結晶質シリコン膜に変化させるものである。本実
施例では同公報の実施例１に記載された技術を用いる
が、実施例２に記載された技術を用いても良い。なお、
結晶質シリコン膜には、いわゆる単結晶シリコン膜も多
結晶シリコン膜も含まれるが、本実施例で形成される結
晶質シリコン膜は結晶粒界を有するシリコン膜である。
（図１（Ａ））

【００２１】非晶質シリコン膜は含有水素量にもよる
が、好ましくは４００〜５５０℃で数時間加熱して脱水
素処理を行い、含有水素量を５atom％以下として、結晶
化の工程を行うことが望ましい。また、非晶質シリコン
膜をスパッタ法や蒸着法などの他の作製方法で形成して
も良いが、膜中に含まれる酸素、窒素などの不純物元素
を十分低減させておくことが望ましい。

【００２２】ここでは、下地膜と非晶質シリコン膜と
は、同じ成膜法で形成することが可能であるので両者を
連続形成しても良い。下地膜を形成後、一旦大気雰囲気
にさらされないようにすることで表面の汚染を防ぐこと
が可能となり、作製されるＴＦＴの特性バラツキを低減
させることができる。

【００２３】次に、結晶質シリコン膜１０３に対してレ
ーザー光源から発する光（レーザー光）を照射（以下、
レーザーアニールという）して結晶性の改善された結晶
質シリコン膜１０４を形成する。レーザー光としては、
パルス発振型または連続発振型のエキシマレーザー光が
望ましいが、連続発振型のアルゴンレーザー光でも良
い。また、レーザー光のビーム形状は線状であっても矩
形状であっても構わない。（図１（Ｂ））

【００２４】また、レーザー光の代わりにランプから発
する光（以下、ランプ光という）を照射（以下、ランプ
アニールという）しても良い。ランプ光としては、ハロ
ゲンランプ、赤外ランプ等から発するランプ光を用いる
ことができる。

【００２５】なお、このようにレーザー光またはランプ
光により熱処理（アニール）を施す工程を光アニール工
程という。光アニール工程は短時間で高温熱処理が行え
るため、ガラス基板等の耐熱性の低い基板を用いる場合
にも効果的な熱処理工程を高いスループットで行うこと
ができる。勿論、目的はアニールであるので電熱炉を用
いたファーネスアニール（熱アニールともいう）で代用
することもできる。

【００２６】本実施例では、パルス発振型エキシマレー
ザー光を線状に加工してレーザーアニール工程を行う。
レーザーアニール条件は、励起ガスとしてＸｅＣｌガス
を用い、処理温度を室温、パルス発振周波数を３０Ｈｚ
とし、レーザーエネルギー密度を２５０〜５００mJ/cm²
（代表的には３５０〜４００mJ/cm²）とする。

【００２７】上記条件で行われたレーザーアニール工程
は、熱結晶化後に残存した非晶質領域を完全に結晶化す
ると共に、既に結晶化された結晶質領域の欠陥等を低減
する効果を有する。そのため、本工程は光アニールによ
り半導体膜の結晶性を改善する工程、または半導体膜の
結晶化を助長する工程と呼ぶこともできる。このような
効果はランプアニールの条件を最適化することによって
も得ることが可能である。本明細書中ではこのような条
件を第１アニール条件と呼ぶことにする。

【００２８】次に、結晶質シリコン膜１０４をパターニ
ングして島状の半導体膜（以下、活性層という）１０５
〜１０８を形成する。なお、このとき同時に、今後のパ
ターニング時の位置合わせに用いるアライメントマーカ
ーを、結晶質シリコン膜を用いて形成する。本実施例の
場合、活性層の形成と同時にアライメントマーカーを形
成することができるため、アライメントマーカーを別途
形成する手間（マスク数の増加）を防ぐことができる。

【００２９】次に、活性層１０５〜１０８上に後の不純
物添加時のために保護膜１０９を形成する。保護膜１０
９は１００〜２００ｎｍ（好ましくは１３０〜１７０ｎ
ｍ）の厚さの窒化酸化シリコン膜または酸化シリコン膜
を用いる。この保護膜１０９は不純物添加時に結晶質シ
リコン膜が直接プラズマに曝されないようにするため
と、微妙な濃度制御を可能にするための意味がある。
（図１（Ｃ））

【００３０】そして、その上にレジストマスク１１０を
形成し、保護膜１０９を介してｐ型を付与する不純物元
素（以下、ｐ型不純物元素という）を添加する。ｐ型不
純物元素としては、代表的には１３族に属する元素、典
型的にはボロンまたはガリウムを用いることができる。
この工程（チャネルドープ工程という）はＴＦＴのしき
い値電圧を制御するための工程である。なお、ここでは
ジボラン（Ｂ₂Ｈ₆）を質量分離しないでプラズマ励起し
たイオンドープ法でボロンを添加する。勿論、質量分離
を行うイオンインプランテーション法を用いても良い。

【００３１】こうして１×１０¹⁵〜１×１０¹⁸atoms/cm
³（代表的には５×１０¹⁶〜５×１０¹⁷atoms/cm³）の濃
度でｐ型不純物元素（本実施例ではボロン）が添加され
た活性層１１１〜１１３が形成される。この活性層１１
１〜１１３は後のｎチャネル型ＴＦＴの活性層となる。
但し、本明細書中で記載する濃度は全てＳＩＭＳ（質量
二次イオン分析）による測定値である。

【００３２】なお、本明細書中では少なくとも上記濃度
範囲でｐ型不純物元素を含む不純物領域（但し、１×１
０¹⁶atoms/cm³の濃度でｎ型を付与する不純物元素、典
型的にはリン又は砒素が添加された領域を除く）をｐ型
不純物領域（ｂ）と定義する。（図１（Ｄ））

【００３３】次に、レジストマスク１１０を除去し、新
たにレジストマスク１１４a〜１１４dを形成する。そし
て、ｎ型を付与する不純物元素（以下、ｎ型不純物元素
という）を添加してｎ型を呈する不純物領域１１５〜１
１７を形成する。なお、ｎ型不純物元素としては、代表
的には１５族に属する元素、典型的にはリンまたは砒素
を用いることができる。（図１（Ｅ））

【００３４】この低濃度不純物領域１１５〜１１７は、
後にＣＭＯＳ回路およびサンプリング回路のｎチャネル
型ＴＦＴにおいて、ＬＤＤ領域として機能させるための
不純物領域である。なお、ここで形成された不純物領域
にはｎ型不純物元素が２×１０¹⁶〜５×１０¹⁹atoms/cm
³（代表的には５×１０¹⁷〜５×１０¹⁸atoms/cm³）の濃
度で含まれている。本明細書中では上記濃度範囲でｎ型
不純物元素を含む不純物領域をｎ型不純物領域（ｂ）と
定義する。

【００３５】なお、ここではフォスフィン（ＰＨ₃）を
質量分離しないでプラズマ励起したイオンドープ法でリ
ンを１×１０¹⁸atoms/cm³の濃度で添加する。勿論、質
量分離を行うイオンインプランテーション法を用いても
良い。この工程では、保護膜１０９を介して結晶質シリ
コン膜にリンを添加する。

【００３６】次に、レジストマスク１１４a〜１１４d及
び保護膜１０９を除去し、再びレーザー光の照射工程を
行う。ここでもレーザー光としては、パルス発振型また
は連続発振型のエキシマレーザー光が望ましいが、連続
発振型のアルゴンレーザー光でも良い。また、レーザー
光のビーム形状は線状であっても矩形状であっても構わ
ない。但し、添加された不純物元素の活性化が目的であ
るので、結晶質シリコン膜が溶融しない程度のエネルギ
ーで照射することが好ましい。また、保護膜１０４をつ
けたままレーザーアニール工程を行うことも可能であ
る。（図１（Ｆ））

【００３７】本実施例では、パルス発振型エキシマレー
ザー光を線状に加工してレーザーアニール工程を行う。
レーザーアニール条件は、励起ガスとしてＫｒＦガスを
用い、処理温度を室温、パルス発振周波数を３０Ｈｚと
し、レーザーエネルギー密度を１００〜３００mJ/cm
²（代表的には１５０〜２５０mJ/cm²）とする。

【００３８】上記条件で行われた光アニール工程は、添
加されたｎ型またはｐ型を付与する不純物元素を活性化
すると共に、不純物元素の添加時に非晶質化した半導体
膜を再結晶化する効果を有する。なお、上記条件は半導
体膜を溶融させることなく原子配列の整合性をとり、且
つ、不純物元素を活性化することが好ましい。また、本
工程は光アニールによりｎ型またはｐ型を付与する不純
物元素を活性化する工程、半導体膜を再結晶化する工
程、またはそれらを同時に行う工程と呼ぶこともでき
る。このような効果はランプアニールの条件を最適化す
ることによっても得ることが可能である。本明細書中で
はこのような条件を第２アニール条件と呼ぶことにす
る。

【００３９】この工程によりｎ型不純物領域（ｂ）１１
５〜１１７の境界部、即ち、ｎ型不純物領域（ｂ）の周
囲に存在する真性な領域（ｐ型不純物領域（ｂ）も実質
的に真性とみなす）との接合部が明確になる。このこと
は、後にＴＦＴが完成した時点において、ＬＤＤ領域と
チャネル形成領域とが非常に良好な接合部を形成しうる
ことを意味する。

【００４０】なお、このレーザー光による不純物元素の
活性化に際して、電熱炉を用いた熱処理による活性化を
併用しても構わない。熱処理による活性化を行う場合
は、基板の耐熱性を考慮して４５０〜６５０℃（好まし
くは５００〜５５０℃）の熱処理を行えば良い。

【００４１】次に、活性層１０５、１１１〜１１３を覆
ってゲート絶縁膜１１８を形成する。ゲート絶縁膜１１
８は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍ
の厚さに形成すれば良い。本実施例では、プラズマＣＶ
Ｄ法でＮ₂ＯとＳｉＨ₄を原料とした窒化酸化シリコン膜
を１１５ｎｍの厚さに形成する。（図２（Ａ））

【００４２】次に、ゲート配線となる導電膜を形成す
る。なお、ゲート配線は単層の導電膜で形成しても良い
が、必要に応じて二層、三層といった積層膜とすること
が好ましい。本実施例では、第１導電膜１１９と第２導
電膜１２０とでなる積層膜を形成する。（図２（Ｂ））

【００４３】ここで第１導電膜１１９、第２導電膜１２
０としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリ
ブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃ
ｒ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）から選ばれた
元素を含む金属膜、または前記元素を主成分とする金属
化合物膜（代表的には窒化タンタル膜、窒化タングステ
ン膜、窒化チタン膜）、または前記元素を組み合わせた
合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金
膜、タングステンシリサイド膜）、若しくはそれらの薄
膜を積層した積層膜を用いることができる。

【００４４】なお、第１導電膜１１９は１０〜５０ｎｍ
（好ましくは２０〜３０ｎｍ）とし、第２導電膜１２０
は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎ
ｍ）とすれば良い。本実施例では、第１導電膜１１９と
して、５０ｎｍ厚の窒化タンタル（ＴａＮ）膜を、第２
導電膜１２０として、３５０ｎｍ厚のタンタル（Ｔａ）
膜を用いる。

【００４５】このほか、窒化タングステン膜とタングス
テン膜との積層膜、窒化タンタル膜のみの単層膜、タン
グステンシリサイド膜も好適である。また、第１導電膜
１１９の下にシリコン膜を２〜２０ｎｍ程度の厚さで形
成する構造（ポリサイド構造）とすると、シリコン膜上
に形成された導電膜の密着性を向上させると同時に、導
電膜の酸化を抑制することができる。

【００４６】また、本実施例のように第２導電膜１２０
として金属膜を用いた場合、その表面をアンモニアガス
または窒素ガスを用いたプラズマ雰囲気に曝すことで窒
化することも有効である。こうすることで、金属膜表面
の酸化を抑制することが可能である。

【００４７】次に、第１導電膜１１９と第２導電膜１２
０とを一括でエッチングして４００ｎｍ厚のゲート配線
（ゲート電極とも言える）１２１〜１２４a、１２４bを
形成する。この時、駆動回路に形成されるゲート配線１
２２、１２３はｎ型不純物領域（ｂ）１１５〜１１７の
一部とゲート絶縁膜を介して重なるように形成する。な
お、ゲート配線１２４a、１２４bは断面では二つに見え
るが、実際は連続的に繋がった一つのパターンから形成
されている。（図２（Ｃ））

【００４８】次に、ゲート配線１２１〜１２４をマスク
として自己整合的にｎ型不純物元素（本実施例ではリ
ン）を添加する。こうして形成された不純物領域１２５
〜１３０には前記ｎ型不純物領域（ｂ）の１／２〜１／
１０（代表的には１／３〜１／４）の濃度（但し、前述
のチャネルドープ工程で添加されたボロン濃度よりも５
〜１０倍高い濃度、代表的には１×１０¹⁶〜５×１０¹⁸
atoms/cm³、典型的には３×１０¹⁷〜３×１０¹⁸atoms/c
m³、）でリンが添加されるように調節する。なお、本明
細書中では上記濃度範囲でｎ型不純物元素を含む不純物
領域をｎ型不純物領域（ｃ）と定義する。（図２
（Ｄ））

【００４９】なお、ｎ型不純物領域（ｃ）１２７〜１３
０には既にチャネルドープ工程で１×１０¹⁵〜１×１０
¹⁸atoms/cm³の濃度のボロンが添加されているが、この
工程ではｐ型不純物領域（ｂ）に含まれるボロンの５〜
１０倍の濃度でリンが添加されるので、ボロンの影響は
無視して良い。

【００５０】但し、厳密にはｎ型不純物領域（ｂ）１１
５〜１１７のうちゲート配線に重なった部分のリン濃度
が２×１０¹⁶〜５×１０¹⁹atoms/cm³のままであるのに
対し、ゲート配線に重ならない部分はそれに１×１０¹⁶
〜５×１０¹⁸atoms/cm³の濃度のリンが加わっており、
若干高い濃度でリンを含むことになる。

【００５１】次に、ゲート配線１２１〜１２４をマスク
として自己整合的にゲート絶縁膜１１８をエッチングす
る。エッチングはドライエッチング法を用い、エッチン
グガスとしてはＣＨＦ₃ガスを用いれば良い。但し、エ
ッチングガスはこれに限定する必要はない。こうしてゲ
ート配線下にゲート絶縁膜１３１〜１３４a、１３４bが
形成される。（図２（Ｅ））

【００５２】このように活性層を露呈させることによっ
て、次に不純物元素の添加工程を行う際に加速電圧を低
くすることができる。そのため、また必要なドーズ量が
少なくて済むのでスループットが向上する。勿論、ゲー
ト絶縁膜をエッチングしないで残し、スルードーピング
によって不純物領域を形成しても良い。

【００５３】次に、ゲート配線を覆う形でレジストマス
ク１３５a〜１３５dを形成し、ｎ型不純物元素（本実施
例ではリン）を添加して高濃度にリンを含む不純物領域
１３６〜１４４を形成する。ここでも、フォスフィン
（ＰＨ₃）を用いたイオンドープ法（勿論、イオンイン
プランテーション法でも良い）で行い、この領域のリン
の濃度は１×１０²⁰〜１×１０²¹atoms/cm³（代表的に
は２×１０²⁰〜５×１０^{2 1}atoms/cm³）とする。（図２
（Ｆ））

【００５４】なお、本明細書中では上記濃度範囲でｎ型
不純物元素を含む不純物領域をｎ型不純物領域（ａ）と
定義する。また、不純物領域１３６〜１４４が形成され
た領域には既に前工程で添加されたリンまたはボロンが
含まれるが、十分に高い濃度でリンが添加されることに
なるので、前工程で添加されたリンまたはボロンの影響
は考えなくて良い。従って、本明細書中では不純物領域
１３６〜１４４はｎ型不純物領域（ａ）と言い換えても
構わない。

【００５５】次に、レジストマスク１３５a〜１３５dを
除去し、新たにレジストマスク１４５を形成する。そし
て、ｐ型不純物元素（本実施例ではボロン）を添加し、
高濃度にボロンを含む不純物領域１４６、１４７を形成
する。ここではジボラン（Ｂ ₂Ｈ₆）を用いたイオンドー
プ法（勿論、イオンインプランテーション法でも良い）
により３×１０²⁰〜３×１０²¹atoms/cm³（代表的には
５×１０²⁰〜１×１０^{2 1}atoms/cm³）濃度でボロンを添
加する。なお、本明細書中では上記濃度範囲でｐ型不純
物元素を含む不純物領域をｐ型不純物領域（ａ）と定義
する。（図３（Ａ））

【００５６】なお、不純物領域１４６、１４７の一部
（前述のｎ型不純物領域（ａ）１３６、１３７）には既
に１×１０²⁰〜１×１０²¹atoms/cm³の濃度でリンが添
加されているが、ここで添加されるボロンはその少なく
とも３倍以上の濃度で添加される。そのため、予め形成
されていたｎ型の不純物領域は完全にＰ型に反転し、Ｐ
型の不純物領域として機能する。従って、本明細書中で
は不純物領域１４６、１４７をｐ型不純物領域（ａ）と
言い換えても構わない。

【００５７】次に、レジストマスク１４５を除去した
後、第１層間絶縁膜１４８を形成する。第１層間絶縁膜
１４８としては、珪素を含む絶縁膜、具体的には窒化シ
リコン膜、酸化シリコン膜、窒化酸化シリコン膜または
それらを組み合わせた積層膜で形成すれば良い。また、
膜厚は５０〜４００ｎｍ（好ましくは１００〜２００ｎ
ｍ）とすれば良い。

【００５８】本実施例では、プラズマＣＶＤ法でＳｉＨ
₄、Ｎ₂Ｏ、ＮＨ₃を原料ガスとし、２００ｎｍ厚の窒化
酸化シリコン膜（但し窒素濃度が２５〜５０atomic%）
を用いる。この第１層間絶縁膜１４８は次に行われる熱
処理工程（活性化工程）において、ゲート配線１２１〜
１２４が酸化されて抵抗値が増加するのを防ぐ効果を有
する。

【００５９】その後、それぞれの濃度で添加されたｎ型
またはｐ型不純物元素を活性化するために熱処理工程を
行う。この工程はファーネスアニール法、レーザーアニ
ール法、またはラピッドサーマルアニール法（ＲＴＡ
法）で行うことができる。ここではファーネスアニール
法で活性化工程を行う。この熱処理工程は、窒素雰囲気
中において３００〜６５０℃、好ましくは４００〜５５
０℃、ここでは５５０℃、４時間の熱処理を行う。（図
３（Ｂ））

【００６０】この時、本実施例において非晶質シリコン
膜の結晶化に用いた触媒元素（本実施例ではニッケル）
が、矢印で示す方向に移動して、前述の図２（Ｆ）の工
程で形成された高濃度にリンを含む領域に捕獲（ゲッタ
リング）される。これはリンによる金属元素のゲッタリ
ング効果に起因する現象であり、この結果、後のチャネ
ル形成領域１４９〜１５３は前記触媒元素の濃度が１×
１０¹⁷atoms/cm³以下となる。但し、ニッケルの場合、
１×１０¹⁷atoms/cm³以下はＳＩＭＳの測定下限となる
ため、現状の技術では測定不能である。

【００６１】また、逆に触媒元素のゲッタリングサイト
となった領域（図２（Ｆ）の工程で不純物領域１３６〜
１４４が形成された領域）は高濃度に触媒元素が偏析し
て５×１０¹⁸atoms/cm³以上（代表的には１×１０¹⁹〜
５×１０²⁰atoms/cm³）濃度で存在するようになる。し
かし、このゲッタリングサイトとなった領域はソース領
域またはドレイン領域として機能すれば良いので、ニッ
ケルの有無は問題とはならないと考えられる。

【００６２】次に、３〜１００％の水素を含む雰囲気中
で、３００〜４５０℃で１〜１２時間の熱処理を行い、
活性層を水素化する工程を行う。この工程は熱的に励起
された水素により半導体層のダングリングボンドを終端
する工程である。水素化の他の手段として、プラズマ水
素化（プラズマにより励起された水素を用いる）を行っ
ても良い。

【００６３】活性化工程を終えたら、第１層間絶縁膜１
４８の上に５００ｎｍ〜１．５μm厚の第２層間絶縁膜
１５４を形成する。本実施例では第２層間絶縁膜１５４
として８００ｎｍ厚の酸化シリコン膜をプラズマＣＶＤ
法により形成する。こうして第１層間絶縁膜（窒化酸化
シリコン膜）１４８と第２層間絶縁膜（酸化シリコン
膜）１５４との積層膜でなる１μm厚の層間絶縁膜を形
成する。

【００６４】なお、第２層間絶縁膜１５４として、ポリ
イミド、アクリル、ポリアミド、ポリイミドアミド、Ｂ
ＣＢ（ベンゾシクロブテン）等の有機樹脂絶縁膜を用い
ることも可能である。

【００６５】その後、それぞれのＴＦＴのソース領域ま
たはドレイン領域に達するコンタクトホールが形成さ
れ、ソース配線１５５〜１５８と、ドレイン配線１５９
〜１６２を形成する。なお、図示されていないがＣＭＯ
Ｓ回路を形成するためにドレイン配線１５９、１６０は
同一配線で形成されている。また、本実施例ではこの電
極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜
３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して
形成した３層構造の積層膜とする。

【００６６】次に、パッシベーション膜１６３として、
窒化シリコン膜、酸化シリコン膜、または窒化酸化シリ
コン膜で５０〜５００ｎｍ（代表的には２００〜３００
ｎｍ）の厚さで形成する。（図３（Ｃ））

【００６７】この時、膜の形成に先立ってＨ₂、ＮＨ₃等
水素を含むガスを用いてプラズマ処理を行い、成膜後に
熱処理を行うことは有効である。この前処理により励起
された水素が第１、第２層間絶縁膜中に供給される。、
この状態で熱処理を行うことで、パッシベーション膜１
６３の膜質を改善するとともに、第１、第２層間絶縁膜
中に添加された水素が下層側に拡散するため、効果的に
活性層を水素化することができる。

【００６８】また、パッシベーション膜１６３を形成し
た後に、さらに水素化工程を行っても良い。例えば、３
〜１００％の水素を含む雰囲気中で、３００〜４５０℃
で１〜１２時間の熱処理を行うと良く、あるいはプラズ
マ水素化法を用いても同様の効果が得られた。

【００６９】なお、ここで後に画素電極とドレイン配線
を接続するためのコンタクトホールを形成する位置にお
いて、パッシベーション膜１６３に開口部を形成してお
いても良い。

【００７０】その後、図３（Ｄ）に示すように、樹脂材
料（又は有機材料ともいう）でなる絶縁膜（以下、樹脂
絶縁膜という）でなる第３層間絶縁膜１６４を約１μm
の厚さに形成する。樹脂材料としては、ポリイミド、ア
クリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベン
ゾシクロブテン）等を使用することができる。樹脂絶縁
膜を用いることの利点は、成膜方法が簡単である点や、
比誘電率が低いので、寄生容量を低減できる点、平坦性
に優れる点などが上げられる。なお上述した以外の樹脂
絶縁膜や有機系SiO化合物などを用いることもできる。

【００７１】なお、ここでは、基板に塗布後、熱で重合
するタイプのアクリル膜を用いるが、光照射により重合
するタイプを用いても良い。また、光重合タイプとして
はネガ型樹脂絶縁膜が挙げられる。このようなタイプは
光が照射された部分が重合して架橋構造を形成するた
め、溶液に対する耐性が強くなる。

【００７２】また、第３層間絶縁膜１６４の一部の層と
して、顔料等で着色した樹脂絶縁膜を設け、カラーフィ
ルターとして用いることも可能である。

【００７３】次に、画素部において、第３層間絶縁膜１
６４上に遮蔽膜１６５を形成する。なお、本明細書中に
おいて遮蔽膜とは、光若しくは電磁波を遮断する性質を
有する導電膜を指す。

【００７４】遮蔽膜１６５はアルミニウム（Ａｌ）、チ
タン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素でな
る遮光性を有する金属膜または前記いずれかの元素を主
成分（本明細書中では５０重量％以上で含む場合に主成
分とみなす）とする金属膜で１００〜３００ｎｍの厚さ
に形成する。本実施例では1wt%のチタンを含有させたア
ルミニウム膜を１２５ｎｍの厚さに形成する。なお、本
明細書中ではこの遮蔽膜を第「１導電膜」と呼ぶ場合が
ある。

【００７５】なお、図示していないが第３層間絶縁膜１
６４上に酸化シリコン膜等の絶縁膜を５〜５０ｎｍ形成
しておくと、この上に形成する遮蔽膜の密着性を高める
ことができるため好ましい。また、樹脂絶縁膜で形成し
た第３層間絶縁膜１６４の表面にＣＦ₄ガスを用いたプ
ラズマ処理を施すことによっても、表面改質により膜上
に形成する遮蔽膜の密着性を向上させることができる。

【００７６】また、このチタンを含有させたアルミニウ
ム膜を用いて、遮蔽膜だけでなく他の接続配線を形成す
ることも可能である。例えば、駆動回路内で回路間をつ
なぐ接続配線を形成できる。但し、その場合は遮蔽膜ま
たは接続配線を形成する材料を成膜する前に、予め第３
層間絶縁膜にコンタクトホールを形成しておく必要があ
る。

【００７７】次に、遮蔽膜１６４の表面に公知の陽極酸
化法又はプラズマ酸化法（本実施例では陽極酸化法）に
より２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の
厚さの酸化物を形成する。本実施例では遮蔽膜１６５と
してアルミニウムを主成分とする膜を用い、陽極酸化法
を用いるため、陽極酸化物１６６として酸化アルミニウ
ム膜（アルミナ膜）が形成される。

【００７８】また、ここでは陽極酸化法を用いて遮蔽膜
表面のみに絶縁物を設ける構成としたが、他の絶縁膜を
プラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの
気相法によって形成しても良い。その場合も膜厚は２０
〜１００ｎｍ（好ましくは３０〜５０ｎｍ）とすること
が好ましい。なお、本明細書中では前記酸化物と他の絶
縁膜とを総称して「絶縁物」と呼ぶ場合がある。

【００７９】次に、図４（Ａ）に示すように、再び１μ
m厚の樹脂絶縁膜（本実施例ではアクリル膜）を形成
し、平坦化工程（膜厚を減じる工程とも言える）を行う
ことにより平坦化された樹脂絶縁膜（以下、平坦化膜と
いう）１６７を形成する。なお、平坦化手段としては、
機械的研磨（ＣＭＰ〔ケミカルメカニカルポリッシン
グ〕等）、化学的研磨（電解研磨等）若しくは等方的な
エッチングを用いることができる。

【００８０】本実施例では酸素ガスを用いてプラズマを
発生させ、その中にアクリル膜でなる樹脂絶縁膜を曝す
ことより等方的なエッチングを行う。なお、樹脂材料で
なる絶縁膜を酸素プラズマに曝してエッチング処理を行
う技術は、アッシング（灰化）技術として知られてい
る。また、このようなプラズマ状態のガス雰囲気に曝す
処理をプラズマ処理という。

【００８１】その際、本実施例では時間制御を行い、陽
極酸化物１６６上に、１０〜１００ｎｍ（好ましくは１
０〜３０ｎｍ）の平坦化膜を残すようにする。この膜厚
が１０ｎｍ以下となると膜厚制御が困難になり、１００
ｎｍ以上となると保持容量の容量値が小さくなってしま
うため好ましくない。

【００８２】ここで設けた平坦化膜１６７には三つの効
果がある。それらの効果について説明する。

【００８３】一つめは、万一陽極酸化物１６６にピンホ
ール等の微小な孔が形成されてしまったとしても、樹脂
絶縁膜で被覆しておくことにより、その微小な孔を介し
て遮蔽膜と画素電極とが短絡（ショート）とすることを
防ぐことができる。即ち、作製過程における歩留まりが
向上する。

【００８４】二つめは、遮蔽膜及び陽極酸化物とが形成
する段差を平坦化する平坦化膜として働くことによっ
て、その上に形成される画素電極を平坦なものとする効
果がある。即ち、液晶層に接する面（基本的には配向
膜、画素電極が直接接する場合もある）の平坦度が向上
するため、液晶の配向不良が防がれると共に液晶に対し
て均一に電界が形成される。従って、液晶分子の配向不
良に起因するドメインの発生（ディスクリネーションと
もいう）を防ぐことができる。

【００８５】遮蔽膜及び陽極酸化物によって形成される
段差は０．３〜０．５μm程度にもなるが、平坦化膜１
６７を設けることにより、この段差を低減若しくはなく
すことができる。即ち、液晶が接する面に形成される段
差（配向膜などの絶縁膜の表面の高低差、若しくは平坦
化膜と画素電極との段差）は画素電極の膜厚に起因する
段差分のみにすることができ、０．０１〜０．２μm
（好ましくは０．０１〜０．１μm）としうる。

【００８６】三つめは、後の工程において画素電極の形
成を安定化させる効果がある。透過型液晶表示装置の場
合、画素電極としてはＩＴＯ（酸化インジウム・スズ）
等の透明導電膜が用いられるが、本出願人の知見では、
有機樹脂絶縁膜上と酸化物上とで透明導電膜のエッチン
グレートが異なる現象が見受けられる。これがエッチン
グ不良等を起こし、歩留まりが低下する要因となりえ
る。

【００８７】しかしながら、本実施例の構造とすれば透
明導電膜は全て有機樹脂絶縁膜上（本実施例の場合アク
リル膜上）に形成されるので、上述のようなエッチング
レートの差は生じない。即ち、均一にエッチングが進行
するため、設計どおりのパターニングが可能となり、歩
留まりを低下させるような不良を防ぐことができる。

【００８８】以上のように、本願発明では遮蔽膜によっ
て形成される段差を樹脂絶縁膜で平坦化する点に特徴が
ある。なお、ここでは樹脂絶縁膜を用いているが、平坦
化効果が得られるのであれば、無機材料でなる絶縁膜を
用いても良い。本明細書中では樹脂材料でなる絶縁膜と
無機材料でなる絶縁膜とを総称して「絶縁膜」と呼ぶ場
合がある。

【００８９】次に、平坦化膜１６７、第３層間絶縁膜１
６４、パッシベーション膜１６３にドレイン配線１６２
に達するコンタクトホールを形成し、画素電極１６８を
形成する。なお、画素電極１６９、１７０はそれぞれ隣
接する別の画素の画素電極である。本実施例では画素電
極１６８〜１７０として透明導電膜を用い、具体的には
酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さ
にスパッタ法で形成する。なお、本明細書中では画素電
極を「第２導電膜」と呼ぶ場合がある。

【００９０】なお、反射型の液晶表示装置とする場合に
は画素電極の材料として金属膜を用いれば良い。その場
合、エッチングレートの差をなくすという効果が得られ
るかどうかは不明だが、少なくとも画素電極を平坦にす
るという効果は得られる。

【００９１】また、この時、画素電極１６８と遮蔽膜１
６５とが陽極酸化物１６６を介して重なり、保持容量
（キャハ゜シタンス・ストレーシ゛又はコンデンサー）１７１を形成す
る。なお、保持容量１７１しか符号を付していないが、
遮蔽膜と画素電極とが重なる領域は全て保持容量として
機能する。

【００９２】また、この場合、遮蔽膜１６５をフローテ
ィング状態（電気的に孤立した状態）か固定電位、好ま
しくはコモン電位（データとして送られる画像信号の中
間電位）に設定しておくことが望ましい。

【００９３】こうして同一基板上に、駆動回路と画素部
とを有した基板（以下、アクティブマトリクス基板とい
う）が完成する。なお、図４（Ｂ）においては、駆動回
路にはｐチャネル型ＴＦＴ３０１、ｎチャネル型ＴＦＴ
３０２、３０３が形成され、画素部にはｎチャネル型Ｔ
ＦＴでなる画素ＴＦＴ３０４が形成される。

【００９４】なお、本実施例の工程順序は適宜変更して
も構わない。どのような順序としても、最終的に形成さ
れるＴＦＴの構造が図４（Ｂ）のような構造であればア
クティブマトリクス基板の基本的な機能は変化せず、本
発明の効果を損なうものではない。

【００９５】駆動回路のｐチャネル型ＴＦＴ３０１に
は、チャネル形成領域２０１、ソース領域２０２、ドレ
イン領域２０３がそれぞれｐ型不純物領域（ａ）で形成
される。但し、実際にはソース領域またはドレイン領域
の一部に１×１０²⁰〜１×１０ ²¹atoms/cm³の濃度でリ
ンを含む領域が存在する。また、その領域には図３
（Ｂ）の工程でゲッタリングされた触媒元素が５×１０
¹⁸atoms/cm³以上（代表的には１×１０¹⁹〜５×１０²⁰a
toms/cm³）濃度で存在する。

【００９６】また、ｎチャネル型ＴＦＴ３０２には、チ
ャネル形成領域２０４、ソース領域２０５、ドレイン領
域２０６、そしてチャネル形成領域の片側（ドレイン領
域側）に、ゲート絶縁膜を介してゲート配線と重なった
ＬＤＤ領域（本明細書中ではこのような領域をＬov領域
という。なお、ovはoverlapの意味で付した。）２０７
が形成される。この時、Ｌov領域２０７は２×１０¹⁶〜
５×１０¹⁹atoms/cm³の濃度でリンを含み、且つ、ゲー
ト配線と全部重なるように形成される。

【００９７】また、ｎチャネル型ＴＦＴ３０３には、チ
ャネル形成領域２０８、ソース領域２０９、ドレイン領
域２１０、そしてチャネル形成領域の両側にＬＤＤ領域
２１１、２１２が形成された。なお、この構造ではＬＤ
Ｄ領域２１１、２１２の一部がゲート配線と重なるよう
に配置されたために、ゲート絶縁膜を介してゲート配線
と重なったＬＤＤ領域（Ｌov領域）とゲート絶縁膜を介
してゲート配線と重ならないＬＤＤ領域（本明細書中で
はこのような領域をＬoff領域という。なお、offはoffs
etの意味で付した。）が形成されている。

【００９８】ここで図６に示す断面図は図４（Ｂ）に示
したｎチャネル型ＴＦＴ３０３を図３（Ｂ）の工程まで
作製した状態を示す拡大図である。ここに示すように、
ＬＤＤ領域２１１はさらにＬov領域２１１a、Ｌoff領域
２１１bに、ＬＤＤ領域２１２はさらにＬov領域２１２
a、Ｌoff領域２１２bに区別できる。また、前述のＬov
領域２１１a、２１２aには２×１０¹⁶〜５×１０¹⁹atom
s/cm³の濃度でリンが含まれるが、Ｌoff領域２１１b、
２１２bはその１〜２倍（代表的には１．２〜１．５
倍）の濃度でリンが含まれる。

【００９９】また、画素ＴＦＴ３０４には、チャネル形
成領域２１３、２１４、ソース領域２１５、ドレイン領
域２１６、Ｌoff領域２１７〜２２０、Ｌoff領域２１
８、２１９に接したｎ型不純物領域（ａ）２２１が形成
される。この時、ソース領域２１５、ドレイン領域２１
６はそれぞれｎ型不純物領域（ａ）で形成され、Ｌoff
領域２１７〜２２０はｎ型不純物領域（ｃ）で形成され
る。

【０１００】本実施例によれば、画素部および駆動回路
が求める性能に応じて回路または素子を形成するＴＦＴ
の構造を最適化し、半導体装置の動作性能および信頼性
を向上させることができる。具体的には、ｎチャネル型
ＴＦＴは回路仕様に応じてＬＤＤ領域の配置を異なら
せ、Ｌov領域またはＬoff領域を使い分けることによっ
て、同一基板上に高速動作またはホットキャリア対策を
重視したＴＦＴ構造と低オフ電流動作を重視したＴＦＴ
構造とを実現しうる。

【０１０１】例えば、アクティブマトリクス型液晶表示
装置の場合、ｎチャネル型ＴＦＴ３０２は高速動作を重
視するシフトレジスタ回路、信号分割回路、レベルシフ
タ回路、バッファ回路などの駆動回路に適している。即
ち、チャネル形成領域の片側（ドレイン領域側）のみに
Ｌov領域を配置することで、できるだけ抵抗成分を低減
させつつホットキャリア注入による劣化に強い動作を達
成しうる。これは上記回路の場合、ソース領域とドレイ
ン領域の機能が変わらず、キャリア（電子）の移動する
方向が一定だからである。但し、必要に応じてチャネル
形成領域の両側にＬov領域を配置することもできる。

【０１０２】また、ｎチャネル型ＴＦＴ３０３はホット
キャリア対策と低オフ電流動作の双方を重視するサンプ
リング回路（サンプル及びホールド回路）に適してい
る。即ち、Ｌov領域を配置することでホットキャリア対
策とし、さらにＬoff領域を配置することで低オフ電流
動作を達成しうる。また、サンプリング回路はソース領
域とドレイン領域の機能が反転してキャリアの移動方向
が１８０°変わるため、ゲート配線を中心に線対称とな
るような構造としなければならない。なお、場合によっ
てはＬov領域のみとすることもありうる。

【０１０３】また、ｎチャネル型ＴＦＴ３０４は低オフ
電流動作を重視した画素部、サンプリング回路（サンプ
ルホールド回路）に適している。即ち、オフ電流値を増
加させる要因となりうるＬov領域を配置せず、Ｌoff領
域のみを配置することで低オフ電流動作を達成しうる。
また、駆動回路のＬＤＤ領域よりも低い濃度のＬＤＤ領
域をＬoff領域として用いることで、多少オン電流値が
低下するが徹底的にオフ電流値を低減することができ
る。さらに、ｎ型不純物領域（ａ）２２１はオフ電流値
を低減する上で非常に有効である。

【０１０４】また、ｎチャネル型ＴＦＴ３０２のＬov領
域２０７の長さ（幅）は０．１〜３．０μｍ、代表的に
は０．２〜１．５μｍとすれば良い。また、ｎチャネル
型ＴＦＴ３０３のＬov領域２１１a、２１２aの長さ
（幅）は０．１〜３．０μｍ、代表的には０．２〜１．
５μｍ、Ｌoff領域２１１b、２１２bの長さ（幅）は
１．０〜３．５μｍ、代表的には１．５〜２．０μｍと
すれば良い。また、画素ＴＦＴ３０４に設けられるＬof
f領域２１７〜２２０の長さ（幅）は０．５〜３．５μ
ｍ、代表的には２．０〜２．５μｍとすれば良い。

【０１０５】また、本実施例では保持容量の誘電体とし
て比誘電率が７〜９と高いアルミナ膜を用いたことで、
必要な容量を形成するための面積を少なくすることを可
能としている。さらに、本実施例のように画素ＴＦＴ上
に形成される遮蔽膜を保持容量の一方の電極とすること
で、アクティブマトリクス型液晶表示装置の画像表示部
の開口率を向上させることができる。

【０１０６】[実施例２]本実例では、アクティブマトリ
クス基板から、アクティブマトリクス型液晶表示装置を
作製する工程を説明する。図５に示すように、図４
（Ｂ）の状態の基板に対し、配向膜５０１を形成する。
本実施例では配向膜としてポリイミド膜を用いる。ま
た、対向基板５０２には、透明導電膜５０３と、配向膜
５０４とを形成する。なお、対向基板には必要に応じて
カラーフィルターや遮蔽膜を形成しても良い。

【０１０７】次に、配向膜を形成した後、ラビング処理
を施して液晶分子がある一定のプレチルト角を持って配
向するように調節する。そして、画素部と、駆動回路が
形成されたアクティブマトリクス基板と対向基板とを、
公知のセル組み工程によってシール材やスペーサ（共に
図示せず）などを介して貼りあわせる。

【０１０８】その後、両基板の間に液晶５０５を注入
し、封止剤（図示せず）によって完全に封止する。液晶
には公知の液晶材料を用いれば良い。このようにして図
５に示すアクティブマトリクス型液晶表示装置が完成す
る。

【０１０９】なお、本願発明の保持容量は非常に液晶５
０５に近い位置に形成されるため、スペーサーからの圧
力の影響を受けやすい。即ち、従来は保持容量がセルギ
ャップの最も狭い部分（アクティブマトリクス基板の最
も高い部分）に形成されたため、スペーサーが直上に形
成されるとセルギャップを確保する際のプレス工程にお
いてスペーサーからの圧力を受け、画素電極と遮蔽膜と
がショートしてしまうという問題が起こり得た。

【０１１０】しかしながら、本願発明を実施すれば基板
に対する画素電極の平坦度を向上させることによってセ
ルギャップをどの位置でも同じ長さにすることができ
る。即ち、前述のプレス工程においてそのスペーサーに
も均等に圧力がかかり、特定部分（特に保持容量）に過
剰な圧力がかかるようなことがない。従って、上記のよ
うな画素電極と遮蔽膜のショート等の不具合を防ぐこと
ができる。

【０１１１】なお、本願発明を実施する際、スペーサー
は特に何を用いても良いが、点接触となるビーズ状スペ
ーサー（シリカ系スペーサー等）よりは面接触となる樹
脂材料でなるスペーサー（ポリイミド等をパターニング
して形成するスペーサー等）を用いることが好ましい。
樹脂材料でなるスペーサーはビーズ状スペーサーよりも
柔らかいため、素子に過剰な負荷をかけることがないと
いう利点がある。

【０１１２】また、形成位置を自由に設計することがで
きるので、画像表示領域を有効に活用することができ
る。本願発明の場合、遮蔽膜やソース配線上など画像表
示領域として用いない領域に形成すれば良い。勿論、樹
脂材料に限らず無機材料でスペーサーを形成しても良い
し、スペーサーをテーパー状に形成して配向膜（または
画素電極）との接触面積を広くして圧力を分散させても
良い。

【０１１３】次に、このアクティブマトリクス型液晶表
示装置の構成を、図７の斜視図を用いて説明する。アク
ティブマトリクス基板は、ガラス基板６０１上に形成さ
れた、画素部６０２と、ゲート側駆動回路６０３と、ソ
ース側駆動回路６０４で構成される。画素部の画素ＴＦ
Ｔ６０５はｎチャネル型ＴＦＴであり、画素電極６０６
及び保持容量６０７に接続される。実施例１に示した保
持容量の構造は、この保持容量６０７に用いることがで
きる。

【０１１４】また、周辺に設けられる駆動回路はＣＭＯ
Ｓ回路を基本として構成されている。ゲート側駆動回路
６０３と、ソース側駆動回路６０４はそれぞれゲート配
線６０８とソース配線６０９で画素部６０２に接続され
ている。また、ＦＰＣ６１０が接続された外部入出力端
子６１１には駆動回路まで信号を伝達するための入出力
配線（接続配線）６１２、６１３が設けられている。ま
た、６１４は対向基板である。

【０１１５】なお、本明細書中では図７に示した半導体
装置をアクティブマトリクス型液晶表示装置と呼んでい
るが、図７に示すようにＦＰＣまで取り付けられた液晶
パネルのことを一般的には液晶モジュールという。従っ
て、本実施例でいうアクティブマトリクス型液晶表示装
置を液晶モジュールと呼んでも差し支えない。

【０１１６】［実施例３］本実施例では、実施例２で示
した液晶表示装置の回路構成の一例を示す。本実施例の
液晶表示装置は、ソース側駆動回路８０１、ゲート側駆
動回路（Ａ）８０７、ゲート側駆動回路（Ｂ）８１１、
プリチャージ回路８１２、画素部８０６を有している。
なお、本明細書中において、駆動回路とはソース側処理
回路およびゲート側駆動回路を含めた総称である。

【０１１７】ソース側駆動回路８０１は、シフトレジス
タ回路８０２、レベルシフタ回路８０３、バッファ回路
８０４、サンプリング回路８０５を備えている。また、
ゲート側駆動回路（Ａ）８０７は、シフトレジスタ回路
８０８、レベルシフタ回路８０９、バッファ回路８１０
を備えている。ゲート側駆動回路（Ｂ）８１１も同様な
構成である。

【０１１８】ここでシフトレジスタ回路８０２、８０８
は駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、
回路を形成するＣＭＯＳ回路に使われるｎチャネル型Ｔ
ＦＴは図４（Ｂ）の３０２で示される構造が適してい
る。

【０１１９】また、レベルシフタ回路８０３、８０９、
バッファ回路８０４、８１０は、駆動電圧は１４〜１６
Ｖと高くなるが、シフトレジスタ回路と同様に、図４
（Ｂ）のｎチャネル型ＴＦＴ３０２を含むＣＭＯＳ回路
が適している。なお、ゲート配線をダブルゲート構造、
トリプルゲート構造といったマルチゲート構造とするこ
とは、各回路の信頼性を向上させる上で有効である。

【０１２０】また、サンプリング回路８０５は駆動電圧
が１４〜１６Ｖであるが、ソース領域とドレイン領域が
反転する上、オフ電流値を低減する必要があるので、図
４（Ｂ）のｎチャネル型ＴＦＴ３０３を含むＣＭＯＳ回
路が適している。なお、図４（Ｂ）ではｎチャネル型Ｔ
ＦＴしか図示されていないが、実際にサンプリング回路
を形成する時はｎチャネル型ＴＦＴとｐチャネル型ＴＦ
Ｔとを組み合わせて形成することになる。

【０１２１】また、画素部８０６は駆動電圧が１４〜１
６Ｖであり、サンプリング回路８０５よりもさらにオフ
電流値が低いことを要求するので、オフ電流の増加を招
くＬov領域を配置しない構造とすることが望ましく、図
４（Ｂ）のｎチャネル型ＴＦＴ３０４を画素ＴＦＴとし
て用いることが望ましい。

【０１２２】なお、本実施例の構成は、実施例１に示し
た作製工程に従ってＴＦＴを作製することによって容易
に実現することができる。また、本実施例では画素部と
駆動回路の構成のみ示しているが、実施例１の作製工程
に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ
回路、オペアンプ回路、γ補正回路など駆動回路以外の
論理回路を同一基板上に形成することが可能であり、さ
らにはメモリ部やマイクロプロセッサ等を形成しうる。

【０１２３】［実施例４］本実施例では、画素部を形成
する複数の画素の構造に関する一実施例を示す。説明に
は図９を用いる。

【０１２４】まず、図９（Ａ）において、９０１は活性
層、９０２はゲート配線（ゲート電極を含む）、９０３
はソース配線、９０４はドレイン配線、９０５、９０６
はそれぞれソース配線９０３とドレイン配線９０４が活
性層９０１と接続するコンタクト部である。この状態は
実施例１において図３（Ｃ）の工程まで終了した時点で
の上面図に相当する。

【０１２５】さらに、図９（Ｂ）に示すように、遮蔽膜
９０７、遮蔽膜９０７の表面に形成された酸化物（図示
せず）、遮蔽膜９０７によって生じた段差を平坦化する
ための樹脂絶縁膜（図示せず）、画素電極９０８が形成
される。９０９はドレイン配線９０４と画素電極９０８
とのコンタクト部である。また、ここでいう樹脂絶縁膜
は実施例１に示した樹脂絶縁膜１６７に相当する。この
状態は実施例１において図４（Ｂ）の工程まで終了した
時点での上面図に相当する。

【０１２６】このとき、上述の遮蔽膜９０７、図示しな
い酸化物、図示しない樹脂絶縁膜及び画素電極９０８と
が重なる領域が保持容量となる。図７（Ｂ）では、９１
０a〜９１０cで示された領域が保持容量である。なお、
画素電極９０８は画素の外周部において遮蔽膜９０７と
重なっており、当然その部分にも保持容量が形成されて
いることは言うまでもない。

【０１２７】以上のように、本願発明を用いることで小
さい面積で大きな容量を確保しうる保持容量を形成する
ことができる。また、樹脂絶縁膜を用いて遮蔽膜による
段差をなくし、平坦化を行っているので、液晶にかかる
電界を均一なものとすることが可能である。

【０１２８】なお、画素構造は本実施例の構造に限定さ
れるものではない。また、本実施例の構造は実施例１の
作製工程によって作製することが可能であり、実施例
２、３に示した液晶表示装置の画素として用いることが
できる。

【０１２９】［実施例５］本実施例では、実施例２とは
異なる構造の画素部を有するアクティブマトリクス型液
晶表示について図１０を用いて説明する。なお、基本的
な構造は図５と同じであるので変更点のみを説明する。
従って、その他の部分については図５で説明した通りで
ある。

【０１３０】図１０の構造では画素部を形成する画素Ｔ
ＦＴ（ｎチャネル型ＴＦＴ）３０５の構造が実施例２と
異なる。具体的には、本実施例の場合、チャネル形成領
域１１、１２とｎ型不純物領域（ｃ）でなるＬＤＤ領域
（Ｌoff領域）１３〜１６との間に、オフセット領域１
７〜２０が形成されている点で異なる。

【０１３１】なお、オフセット領域とは、１７〜２０で
示されるようにチャネル形成領域と同一組成の半導体層
（含まれる不純物元素がチャネル形成領域と同一である
という意味）で、ゲート電極と重ならない領域を指す。
このオフセット領域１７〜２０は単なる抵抗として機能
し、オフ電流値を低減する上で非常に効果がある。

【０１３２】このような構造を実現するには、例えば実
施例１の図２（Ｄ）の工程においてｎ型不純物元素を添
加する前に、厚さ２０〜２００ｎｍ（好ましくは２５〜
１５０ｎｍ）の珪素を含む絶縁膜を、ゲート配線等を覆
って形成しておけば良い。

【０１３３】こうすることでゲート電極１２４a、１２
４bの側壁に絶縁膜が形成された状態で不純物元素が添
加されるので、その部分がマスクとなってオフセット領
域が形成される。従って、こうして形成されるオフセッ
ト領域の長さは前記絶縁膜の膜厚にほぼ一致し、２０〜
２００ｎｍ（好ましくは２５〜１５０ｎｍ）となる。

【０１３４】この絶縁膜はとしてはゲート絶縁膜の材料
と同一のものを用いることが好ましい。そうすると、図
２（Ｅ）の工程でゲート絶縁膜と同時に除去することが
できる。

【０１３５】なお、本実施例の構造は実施例１の工程の
一部を変更することで実現可能であり、実施例２〜４の
いずれの構成とも自由に組み合わせることができる。

【０１３６】［実施例６］本実施例では、実施例２とは
異なる構造の保持容量を有するアクティブマトリクス型
液晶表示について図１１を用いて説明する。なお、基本
的な構造は図５と同じであるので変更点のみを説明す
る。従って、その他の部分については図５で説明した通
りである。

【０１３７】図１１に示した構造は、実施例１の図４
（Ａ）の工程において、陽極酸化物１６６上の樹脂絶縁
膜を完全に除去した場合に相当する。即ち、図１１に示
すように、遮蔽膜１６５及び樹脂絶縁膜１６６が形成す
る段差を埋め込むような形で樹脂絶縁膜２１が設けら
れ、画素電極２２は陽極酸化物１６６と直接接するよう
に形成される。

【０１３８】このような構造とした場合、実施例１で説
明した画素電極のエッチングレートの差をなくすという
効果は得られないが、段差をなくすことによる画素電極
の平坦化効果は同様に得られる。また、保持容量の誘電
体は比誘電率の高い陽極酸化物（本実施例ではアルミナ
膜）１６６だけであるので、非常に大きな容量を確保す
ることができる。

【０１３９】従って、下地の違いによる画素電極（透明
導電膜）のエッチングレートの差が問題とならない場合
には、本実施例の構造が有効である。

【０１４０】なお、本実施例の構造は実施例１の作製工
程において図４（Ａ）の工程の条件を変更するだけで達
成可能であり、実施例２〜５のいずれの構成とも自由に
組み合わせることが可能である。

【０１４１】［実施例７］画素部の各画素に設けられる
保持容量は画素電極に接続されていない方の電極（本発
明の場合は遮蔽膜）を固定電位としておくことで保持容
量を形成することができる。その場合、遮蔽膜をフロー
ティング状態（電気的に孤立した状態）かコモン電位
（データとして送られる画像信号の中間電位）に設定し
ておくことが望ましい。

【０１４２】そこで本実施例では遮蔽膜をコモン電位に
固定する場合の接続方法について図１２を用いて説明す
る。なお、基本構造は図４（Ｂ）で説明した画素部と同
様であるので、同一部位には同じ符号を用いて説明す
る。

【０１４３】図１２（Ａ）において、３０４は実施例１
と同様にして作製された画素ＴＦＴ（ｎチャネル型ＴＦ
Ｔ）であり、１６５は保持容量の一方の電極として機能
する遮蔽膜である。画素部の外側に延在した遮蔽膜１２
０１は樹脂絶縁膜１６７、第３層間絶縁膜１６４、パッ
シベーション膜１６３に設けられたコンタクトホール１
２０２を介してコモン電位を与える電源供給線１２０３
と接続している。この電源供給線１２０３はソース配線
またはドレイン配線と同時に形成しておけば良い。

【０１４４】このように画素部の外側において、遮蔽膜
１２０１とコモン電位を与える電源供給線１２０３とを
電気的に接続することで、遮蔽膜１６５をコモン電位に
保持することができる。

【０１４５】次に、図１２（Ｂ）において、３０４は実
施例１と同様にして作製された画素ＴＦＴであり、１６
５は保持容量の一方の電極として機能する遮蔽膜であ
る。画素部の外側まで延在した遮蔽膜１２０４は、１２
０５で示される領域において導電膜１２０６と酸化物１
２０７及び樹脂絶縁膜１２０８を介して重なる。この導
電膜１２０６は画素電極１６８と同時に形成される。

【０１４６】そして、この導電膜１２０６はコンタクト
ホール１２０９を介してコモン電位を与える電源供給線
１２１０と接続している。この時、領域１２０５では遮
蔽膜１２０４、酸化物１２０７、樹脂絶縁膜１２０８及
び導電膜１２０６でなるコンデンサーが形成される。こ
のコンデンサーの容量が十分に大きい（１走査ライン分
の全画素に接続された全保持容量の合計容量の１０倍程
度）場合、領域１２０５で形成された静電結合によって
遮蔽膜１２０４及び１６５の電位変動を低減することが
できる。

【０１４７】また、図１２（Ｂ）の構造を採用する場合
は、アクティブマトリクス型液晶表示装置の駆動方法と
してはソースライン反転駆動を採用することが好まし
い。ソースライン反転駆動ならば画素電極に印加される
電圧極性が１フレーム毎に反転するので、時間的に平均
化すれば遮蔽膜１６５に蓄積される電荷量は殆どゼロと
なる。即ち、非常に電位変動の小さい状態を維持できる
ので、安定した保持容量を形成することができる。

【０１４８】このように図１２（Ｂ）の構造を採用する
ことで、工程数を増やすことなく遮蔽膜をコモン電位に
保持することが可能となる。

【０１４９】なお、本実施例の構成は、実施例１の作製
工程を一部変更するだけで実現可能であり、その他の工
程は実施例１と同様の工程で良い。また、実施例２〜６
に示したいずれの構成とも自由に組み合わせることが可
能である。

【０１５０】［実施例８］本実施例では、実施例１にお
いて陽極酸化物１６６を形成する際の陽極酸化方法の一
例を示す。

【０１５１】本実施例では、まず十分にアルカリイオン
濃度の小さい酒石酸エチレングリコール溶液を作製す
る。これは１５％の酒石酸アンモニウム水溶液とエチレ
ングリコールとを２：８で混合した溶液であり、これに
アンモニア水を加え、ｐＨが７±０．５となるように調
節する。そして、この溶液中に陰極となる白金電極を設
け、遮蔽膜１６５が形成されている基板を１０℃の溶液
に浸し、遮蔽膜１６５を陽極として、一定の直流電流を
流す。なお、直流電流の量は陽極酸化対象となる遮蔽膜
１６５の表面積によって変わるが、３０〜１００μＡ／
ｃｍ²（好ましくは５０〜７０μＡ／ｃｍ²とすればよ
い。本実施例では６０μＡ／ｃｍ²とする。

【０１５２】溶液中の陰極と陽極との間の電圧は陽極酸
化物の成長に従い時間と共に変化するが、定電流のまま
１００Ｖ／ｍｉｎの昇圧レートで電圧を上昇させて、到
達電圧４５Ｖに達したところで陽極酸化処理を終了させ
る。このようにして遮蔽膜１６５の表面には厚さ約５０
ｎｍの陽極酸化物１６６を形成することができる。ま
た、その結果、遮蔽膜１６５の膜厚は９０ｎｍとなる。
なお、ここで示した陽極酸化法に係わる数値は一例にす
ぎず、作製する素子の大きさ等によって当然最適値は変
化しうるものである。

【０１５３】以上のような工程で陽極酸化処理を行うこ
とにより、樹脂材料でなる第３層間絶縁膜１６４上に直
接遮蔽膜１６５を形成しても、遮蔽膜１６５の密着性の
悪さが問題とならない。即ち、密着性が悪いと遮蔽膜１
６５と第３層間絶縁膜１６４との隙間に潜り込むように
陽極酸化反応が進行するといった不具合が生じるが、本
実施例のような条件で行えば、たとえ密着性が悪かった
としても、前述のような不具合を防止することができ
る。

【０１５４】なお、本実施例は実施例１の陽極酸化処理
の条件を変更しただけであり、実施例２〜７のいずれの
構成とも自由に組み合わせることが可能である。

【０１５５】［実施例９］実施例１では、図１（Ｂ）に
示す工程が終わった後に結晶質シリコン膜１０４をパタ
ーニングし、活性層１０５〜１０８を形成してからｐ型
不純物領域（ｂ）の形成工程、ｎ型不純物領域（ｂ）の
形成工程を行っているが、本願発明は結晶質シリコン膜
１０４をパターニングする前にｐ型不純物領域（ｂ）の
形成工程、ｎ型不純物領域（ｂ）の形成工程を行っても
良い。

【０１５６】この場合、ｐ型不純物領域（ｂ）及びｎ型
不純物領域（ｂ）を活性化する工程（実施例１では図１
（Ｆ）のレーザーアニール工程に相当する）を、結晶質
シリコン膜をパターニングする前に済ませることができ
る。そのため、レーザーアニール工程の最適条件がパタ
ーン設計（活性層の位置や形状等）によって変化すると
いった不具合を防止することができる。即ち、ＴＦＴ形
成時の設計の自由度が向上するという利点がある

【０１５７】なお、本実施例は実施例１の工程順序を変
更しただけであり、実施例２〜８のいずれの構成とも自
由に組み合わせることが可能である。

【０１５８】［実施例１０］実施例１に示した作製工程
においては、ｎチャネル型ＴＦＴとなる領域のみにチャ
ネルドープ工程を行ってしきい値電圧を制御する例を示
しているが、ｎチャネル型ＴＦＴやｐチャネル型ＴＦＴ
の区別なしに全面にチャネルドープ工程を行うことも可
能である。その場合、作製工程のフォトマスク数が減る
ので工程のスループットおよび歩留まりの向上が図れ
る。

【０１５９】また、場合によっては全面にチャネルドー
プ工程を施して、ｎチャネル型ＴＦＴまたはｐチャネル
型ＴＦＴのどちらか一方に、全面に添加した不純物元素
と逆の導電型を付与する不純物元素を添加する場合もあ
りうる。

【０１６０】なお、本実施例の構成は、実施例１〜９に
示したいずれの構成とも自由に組み合わせることが可能
である。

【０１６１】［実施例１１］実施例１の作製工程では、
結晶構造を含む半導体膜の形成方法として、結晶化を助
長する触媒元素を用いる例を示したが、本実施例では、
そのような触媒元素を用いずに熱結晶化またはレーザー
結晶化によって結晶構造を含む半導体膜を形成する場合
を示す。

【０１６２】熱結晶化による場合、非晶質構造を含む半
導体膜を形成した後、６００〜６５０℃の温度で１５〜
２４時間の熱処理工程を行えば良い。即ち、６００℃を
超える温度で熱処理を行うことにより自然核が発生し、
結晶化が進行する。

【０１６３】また、レーザー結晶化による場合、非晶質
構造を含む半導体膜を形成した後、実施例１に示した第
１アニール条件でレーザーアニール工程を行えば良い。
これにより短時間で結晶構造を含む半導体膜を形成する
ことができる。勿論、レーザーアニールの代わりにラン
プアニールを行っても良い。

【０１６４】以上のように、ＴＦＴに用いる結晶構造を
含む半導体膜は、公知のあらゆる手段を用いて形成する
ことができる。なお、本実施例は実施例１〜１０のいず
れの構成とも自由に組み合わせることができる。

【０１６５】［実施例１２］本実施例ではＴＦＴの活性
層となる結晶質シリコン膜の作製方法として、特願平１
１−７６９６７号出願明細書の実施例１に記載された技
術を用いる。同出願明細書の実施例１の作製工程によれ
ば、特異な結晶構造の結晶質シリコン膜を得ることがで
きる。

【０１６６】なお、この結晶質シリコン膜に関する詳細
は、本出願人による特願平１０−０４４６５９号、特願
平１０−１５２３１６号、特願平１０−１５２３０８号
または特願平１０−１５２３０５号の出願を参照すれば
良い。以下、本出願人が実験的に調べた結晶構造の特徴
について概略を説明する。なお、この特徴は、本実施例
を実施して完成されたＴＦＴの活性層を形成する半導体
層の特徴と一致すると考えて良い。

【０１６７】上記結晶質シリコン膜は、微視的に見れば
複数の針状又は棒状の結晶（以下、棒状結晶と略記す
る）が集まって並んだ結晶構造を有する。このことはＴ
ＥＭ（透過型電子顕微鏡法）による観察で容易に確認で
きる。

【０１６８】また、電子線回折及びエックス線（Ｘ線）
回折を利用すると結晶質シリコン膜の表面（チャネルを
形成する部分）が、結晶軸に多少のずれが含まれている
ものの主たる配向面として｛１１０｝面を有することを
確認できる。この時、電子線回折で分析を行えば｛１１
０｝面に対応する回折斑点がきれいに現れるのを確認す
ることができる。また、各斑点は同心円上に分布を持っ
ていることも確認できる。

【０１６９】また、個々の棒状結晶が接して形成する結
晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）
により観察すると、結晶粒界において結晶格子に連続性
があることを確認できる。これは観察される格子縞が結
晶粒界において連続的に繋がっていることから容易に確
認することができる。

【０１７０】なお、結晶粒界における結晶格子の連続性
は、その結晶粒界が「平面状粒界」と呼ばれる粒界であ
ることに起因する。本明細書における平面状粒界の定義
は、「Characterization of High-Efficiency Cast-Si
Solar Cell Wafers by MBICMeasurement ；Ryuichi Shi
mokawa and Yutaka Hayashi，Japanese Journal ofAppl
ied Physics vol.27，No.5，pp.751-758，1988」に記載
された「Planar boundary 」である。

【０１７１】上記論文によれば、平面状粒界には双晶粒
界、特殊な積層欠陥、特殊なtwist粒界などが含まれ
る。この平面状粒界は電気的に不活性であるという特徴
を持つ。即ち、結晶粒界でありながらキャリアの移動を
阻害するトラップとして機能しないため、実質的に存在
しないと見なすことができる。

【０１７２】特に結晶軸（結晶面に垂直な軸）が〈１１
０〉軸である場合、｛２１１｝双晶粒界はΣ３の対応粒
界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す
指針となるパラメータであり、Σ値が小さいほど整合性
の良い粒界であることが知られている。

【０１７３】実際に本実施例の結晶質シリコン膜を詳細
にＴＥＭを用いて観察すれば、結晶粒界の殆ど（９０％
以上、典型的には９５％以上）がΣ３の対応粒界、典型
的には｛２１１｝双晶粒界であることが判る。

【０１７４】二つの結晶粒の間に形成された結晶粒界に
おいて、両方の結晶の面方位が｛１１０｝である場合、
｛１１１｝面に対応する格子縞がなす角をθとすると、
θ＝70.5°の時にΣ３の対応粒界となることが知られて
いる。本実施例の結晶質シリコン膜は、結晶粒界におい
て隣接する結晶粒の各格子縞がまさに約70.5°の角度で
連続しており、その事からこの結晶粒界はΣ３の対応粒
界であると言える。

【０１７５】なお、θ＝ 38.9 °の時にはΣ９の対応粒
界となるが、この様な他の対応粒界も存在する。いずれ
にしても不活性であることに変わりはない。

【０１７６】この様な対応粒界は、同一面方位の結晶粒
の間にしか形成されない。即ち、本実施例の結晶質シリ
コン膜は面方位が概略｛１１０｝で揃っているからこ
そ、広範囲に渡ってこの様な対応粒界を形成しうる。

【０１７７】この様な結晶構造（正確には結晶粒界の構
造）は、結晶粒界において異なる二つの結晶粒が極めて
整合性よく接合していることを示している。即ち、結晶
粒界において結晶格子が連続的に連なり、結晶欠陥等に
起因するトラップ準位を非常に作りにくい構成となって
いる。従って、この様な結晶構造を有する半導体薄膜は
実質的に結晶粒界が存在しない見なすことができる。

【０１７８】またさらに、８００〜１１５０℃という高
い温度での熱処理工程（熱酸化工程）によって結晶粒内
に存在する欠陥が殆ど消滅していることがＴＥＭ観察に
よって確認される。これはこの熱処理工程の前後で欠陥
数が大幅に低減されていることからも明らかである。

【０１７９】この欠陥数の差は電子スピン共鳴分析（El
ectron Spin Resonance ：ＥＳＲ）によってスピン密度
の差となって現れる。現状では本実施例の結晶質シリコ
ン膜のスピン密度は少なくとも 5×10¹⁷spins/cm³以下
（好ましくは 3×10¹⁷spins/cm³以下）であることが判
明している。ただし、この測定値は現存する測定装置の
検出限界に近いので、実際のスピン密度はさらに低いと
予想される。

【０１８０】以上の事から、本実施例の結晶質シリコン
膜は結晶粒内の欠陥が極端に少なく、結晶粒界が実質的
に存在しないと見なせるため、単結晶シリコン膜又は実
質的な単結晶シリコン膜と考えて良い。

【０１８１】本実施例を実施することで、上記のような
特異な結晶構造の結晶質シリコン膜をＴＦＴの活性層と
して用いることが可能である。これにより非常に優れた
電気特性を示すＴＦＴを形成することができ、さらに半
導体装置の動作性能を向上させることが可能となる。

【０１８２】なお、本実施例の構成は、本願明細書の実
施例１の一部の工程を変更するだけで実施することが可
能である。また、実施例２〜１１のいずれの構成とも自
由に組み合わせることが可能である。

【０１８３】［実施例１３］実施例１に示した作製工程
では、図４（Ａ）に示すような平坦化工程を積極的に行
うことによって配向膜の平坦度を高めているが、樹脂絶
縁膜を特に平坦化工程を行わずに用いることも可能であ
る。

【０１８４】但し、陽極酸化物１６６上に存在する樹脂
絶縁膜の膜厚が厚すぎると必要な容量の保持容量を形成
することができなくなるので、その点を考慮しておくこ
とは言うまでもない。溶液塗布型の絶縁膜は溝の深い部
分に多く残る性質があるため、成膜するだけでも平坦化
効果がある。実施例１はそれでも緩和しきれない段差の
平坦度をさらに上げるために、特に平坦化工程を設けて
いるのである。

【０１８５】また本実施例の構成を実施する場合、図４
（Ａ）の工程において樹脂絶縁膜を成膜した後、特に平
坦化のための工程を行わずにコンタクトホールを形成
し、画素電極を形成することになる。この場合、ＩＴＯ
等の透明導電膜を形成する際にスパッタ法を用い、スパ
ッタガスとして酸素を含むキャリアガス（例えばアルゴ
ンと酸素の混合ガス）を用いることが望ましい。

【０１８６】スパッタガスとして酸素が含まれている
と、透明導電膜の成膜時に樹脂絶縁膜がエッチングさ
れ、多少膜厚が減少する。予めその膜厚の減少分を計算
にいれて樹脂絶縁膜の膜厚を決定しておけば、陽極酸化
物１６６上の樹脂絶縁膜の膜厚を制御することが可能で
ある。

【０１８７】本実施例の構成では、特に平坦化のための
工程を設ける必要がないので、製造プロセスのスループ
ットが向上する。なお、本実施例の構成は、実施例２〜
５、７〜１２のいずれの構成とも自由に組み合わせるこ
とができる。

【０１８８】［実施例１４］本実施例では、本願発明を
実施する場合においてアクティブマトリクス基板と対向
基板との間隔（セルギャップ）を確保するためのスペー
サーの配置について図１３を用いて説明する。

【０１８９】図１３（Ａ）は実施例２で説明したアクテ
ィブマトリクス型液晶表示装置の画素部の断面構造（切
り口は異なる）を拡大したものに相当する。従って、実
施例１、２で用いた符号はそのまま引用することにす
る。

【０１９０】本実施例では、画素電極１６８とドレイン
配線１６２とを接続させるためのコンタクトホール１３
０１の上に樹脂材料でなるスペーサー１３０２を形成す
ることを特徴としている。

【０１９１】コンタクトホール１３０１を被覆するよう
に形成された画素電極１６８はコンタクトホールの形状
に沿って段差を生じる。この段差はコンタクトホール１
３０１の深さに相当し、本実施例の場合は１〜２．５μ
m（典型的には１．５〜２μm）にも達する。この段差は
液晶の配向不良の原因ともなりうるため好ましいもので
はない。しかしながら、本願発明では樹脂絶縁膜１６７
を形成した後で画素電極１６８が形成されるので、コン
タクトホール１３０１に起因する段差を平坦化すること
は不可能である。

【０１９２】そこで、本実施例のように、樹脂材料でな
るスペーサー１３０２をコンタクトホール１３０１の上
に形成することによって、コンタクトホールに起因する
段差を平坦化することが可能である。そして、このよう
なスペーサーの形成位置の制御は樹脂材料をパターニン
グして用いることによってなし得る。勿論、パターニン
グによってスペーサーを形成しうる材料であれば、樹脂
材料に限定しなくても構わない。

【０１９３】なお、スペーサー１３０２の形成位置を上
面から見ると図１３（Ｂ）のような配置となる。図１３
（Ｂ）は実施例４に示した画素構造に対して本実施例を
実施した場合の例であって、ドレイン配線９０４と画素
電極９０８とのコンタクト部９０９の上にスペーサー１
３０２が形成されている。

【０１９４】また、従来のビーズ状スペーサーが点接触
型であるのに対し、本実施例で用いるようなスペーサー
は面接触型であるため、画素電極に過剰な負荷（圧力）
がかかることを緩和することができる。

【０１９５】なお、本実施例の構成は、実施例１〜１３
のいずれの構成とも自由に組み合わせることが可能であ
る。

【０１９６】［実施例１５］本発明は半導体基板を用い
た従来のＭＯＳＦＥＴ上に層間絶縁膜を形成し、その上
にＴＦＴを形成する際に用いることも可能である。即
ち、三次元構造の半導体装置を実現することも可能であ
る。

【０１９７】また、反射型液晶表示装置を作製する場合
に限り、基板としてＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ
（SOITEC社の登録商標）、ＥＬＴＲＡＮ（キャノン株式
会社の登録商標）などのＳＯＩ基板を用いることも可能
である。勿論、これらのＳＯＩ技術を用いて透明基板上
に単結晶半導体薄膜を形成する技術が確立されれば、透
過型表示装置に用いることも可能となる。

【０１９８】なお、本実施例の構成は、実施例１〜１４
のいずれの構成とも自由に組み合わせることが可能であ
る。

【０１９９】［実施例１６］本願発明はアクティブマト
リクス型ＥＬ（エレクトロルミネッセンス）表示装置や
アクティブマトリクス型ＥＣ（エレクトロクロミック
ス）表示装置に対して実施することも可能である。本実
施例ではアクティブマトリクス型ＥＬ表示装置に実施し
た例を図１４に示す。

【０２００】図１４はアクティブマトリクス型ＥＬ表示
装置の回路図である。８１は画素部を表しており、その
周辺にはＸ方向駆動回路８２、Ｙ方向駆動回路８３が設
けられている。また、画素部８１の各画素は、スイッチ
用ＴＦＴ８４、コンデンサー８５、電流制御用ＴＦＴ８
６、有機ＥＬ素子８７を有し、スイッチ用ＴＦＴ８４に
Ｘ方向信号線８８a（または８８b）、Ｙ方向信号線８９
a（または８９b、８９c）が接続される。また、電流制
御用ＴＦＴ８６には、電源線９０a、９０bが接続され
る。

【０２０１】本実施例のアクティブマトリクス型ＥＬ表
示装置では、Ｘ方向駆動回路８２、Ｙ方向駆動回路８３
または電流制御用ＴＦＴ８６に用いられるＴＦＴを図４
（Ｂ）のｐチャネル型ＴＦＴ３０１、ｎチャネル型ＴＦ
Ｔ３０２または３０３を組み合わせて形成する。また、
スイッチ用ＴＦＴ８４のＴＦＴを図４（Ｂ）のｎチャネ
ル型ＴＦＴ３０４で形成する。また、コンデンサー８５
として図４（Ｂ）の保持容量１７１を用いて形成する。

【０２０２】ところで、ＴＦＴの上方に向かって（ＴＦ
Ｔを形成した基板を通さずに）光出射を行う動作モード
のＥＬ表示装置の場合、画素電極を反射性の電極で形成
することになる。ＥＬ表示装置において画素内のどこに
ＥＬ素子を配置するかは画素構造によっても異なるが、
このような動作モードの場合、画素電極の上は全て有効
表示領域として用いることができるため、保持容量の上
にもＥＬ素子を形成することができる。

【０２０３】その場合、遮蔽膜（但しこの場合電界遮蔽
の効果しかない）に起因する段差があるとＥＬ素子も段
差を有するようになり、その部分で発光方向が乱れるの
で画像表示の明るさや色合いを低下させる原因にもな
る。本願発明はこのような状況を解決する手段として有
効である。

【０２０４】なお、本実施例のアクティブマトリクス型
ＥＬ表示装置に対して、実施例１、４〜６、８〜１３、
１５のいずれの構成を組み合わせても良い。

【０２０５】［実施例１７］本願発明によって作製され
た液晶表示装置は様々な液晶材料を用いることが可能で
ある。そのような材料として、ＴＮ液晶、ＰＤＬＣ（ポ
リマー分散型液晶）、ＦＬＣ（強誘電性液晶）、ＡＦＬ
Ｃ（反強誘性電液晶）、またはＦＬＣとＡＦＬＣの混合
物（反強誘電性混合液晶）が挙げられる。

【０２０６】例えば、「H.Furue et al.;Charakteristi
cs and Drivng Scheme of Polymer-Stabilized Monosta
ble FLCD Exhibiting Fast Response Time and High Co
ntrast Ratio with Gray-Scale Capability,SID,199
8」、「T.Yoshida et al.;A Full-Color Thresholdless
Antiferroelectric LCD Exhibiting Wide Viewing Ang
le with Fast Response Time,841,SID97DIGEST,199
7」、「S.Inui et al.;Thresholdless antiferroelectr
icity in liquid crystals and its application to di
splays,671-673,J.Mater.Chem.6(4),1996」、または米
国特許第5,594,569号に開示された材料を用いることが
できる。

【０２０７】特に、電場に対して透過率が連続的に変化
する電気光学応答特性を示す無しきい値反強誘電性混合
液晶（Thresholdless Antiferroelectric LCD：ＴＬ−
ＡＦＬＣと略記する）にはＶ字型（またはＵ字型）の電
気光学応答特性を示すものがあり、その駆動電圧が約±
２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出
されている。ここで、Ｖ字型の電気光学応答を示す無し
きい値反強誘電性混合液晶の印加電圧に対する光透過率
の特性を示す例を図１５に示す。

【０２０８】図１５に示すグラフの縦軸は透過率（任意
単位）、横軸は印加電圧である。なお、液晶表示装置の
入射側の偏光板の透過軸は、液晶表示装置のラビング方
向にほぼ一致する無しきい値反強誘電性混合液晶のスメ
クティック層の法線方向とほぼ平行に設定されている。
また、出射側の偏光板の透過軸は、入射側の偏光板の透
過軸に対してほぼ直角（クロスニコル）に設定されてい
る。

【０２０９】図１５に示されるように、このような無し
きい値反強誘電性混合液晶を用いると、低電圧駆動かつ
階調表示が可能となることがわかる。

【０２１０】そのため、画素部用の電源電圧が５〜８Ｖ
程度で済む場合があり、駆動回路と画素部を同じ電源電
圧で動作させる可能性が示唆されている。即ち、液晶表
示装置全体の低消費電力化を図ることができる。

【０２１１】また、強誘電性液晶や反強誘電性液晶はＴ
Ｎ液晶に比べて応答速度が速いという利点をもつ。本発
明で用いるようなＴＦＴは非常に動作速度の速いＴＦＴ
を実現しうるため、強誘電性液晶や反強誘電性液晶の応
答速度の速さを十分に生かした画像応答速度の速い液晶
表示装置を実現することが可能である。

【０２１２】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。そういった意
味で本願発明の保持容量は小さい面積で大きな容量を蓄
積することができるので好ましい。

【０２１３】なお、本実施例の液晶表示装置をパーソナ
ルコンピュータ等の表示ディスプレイとして用いること
が有効であることは言うまでもない。

【０２１４】また、本実施例の構成は、実施例１〜１５
のいずれの構成とも自由に組み合わせることが可能であ
る。

【０２１５】［実施例１８］本願発明はパーソナルコン
ピュータ等の表示ディスプレイとして用いる液晶ディス
プレイ、ＥＬディスプレイ等に用いるだけでなく、それ
らのような表示ディスプレイを組み込んだ電子装置（電
子デバイス若しくは電子製品）全てに実施することがで
きる。

【０２１６】その様な電子装置としては、ビデオカメ
ラ、デジタルスチルカメラ、プロジェクター（リア型ま
たはフロント型）、ゴーグル型ディスプレイ（ヘッドマ
ウントディスプレイ）、カーナビゲーション、パーソナ
ルコンピュータ、携帯情報端末（モバイルコンピュー
タ、携帯電話または電子書籍等）、記録媒体を備えた画
像再生装置（具体的にはコンパクトディスク（ＣＤ）、
レーザーディスク（登録商標）（ＬＤ）又はデジタルビ
デオディスク（ＤＶＤ）等の記録媒体を再生し、その画
像を表示しうるディスプレイを備えた装置）などが挙げ
られる。それら半導体装置の例を図１６に示す。

【０２１７】図１６（Ａ）はパーソナルコンピュータで
あり、本体２００１、受像部２００２、表示装置２００
３、キーボード２００４等で構成される。本願発明は表
示装置２００４に用いることができる。

【０２１８】図１６（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６等で構成される。本願発明を表示装置２１０２に用
いることができる。

【０２１９】図１６（Ｃ）はゴーグル型ディスプレイで
あり、本体２２０１、表示装置２２０２、アーム部２２
０３等で構成される。本発明は表示装置２２０２に用い
ることができる。

【０２２０】図１６（Ｄ）は記録媒体を備えた画像再生
装置（具体的にはＤＶＤ再生装置）であり、本体２３０
１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２３０２、
操作スイッチ２３０３、表示装置（ａ）２３０４、表示
装置（ｂ）２３０５等で構成される。表示装置（ａ）は
主として画像情報を表示し、表示装置（ｂ）は主として
文字情報を表示するが、本発明はこれら表示装置
（ａ）、（ｂ）に用いることができる。なお、記録媒体
を備えた画像再生装置としては、ＣＤ再生装置、ゲーム
機器などに本発明を用いることができる。

【０２２１】図１６（Ｅ）はフロント型プロジェクター
であり、本体２４０１、光源、光学系レンズ及び表示装
置を含む光学エンジン２４０２等で構成され、スクリー
ン２４０３に画像を表示することができる。本発明は光
学エンジン２４０２に内蔵される表示装置（図示せず）
に用いることができる。なお、表示装置は３枚用いる方
式でも１枚用いる方式でも良く、透過型表示装置であっ
ても反射型表示装置であっても良い。

【０２２２】図１６（Ｆ）はリア型プロジェクターであ
り、本体２５０１、光源、光学系レンズ及び表示装置を
含む光学エンジン２４０２、光源２５０２、リフレクタ
ー２５０３、２５０４、スクリーン２５０５等で構成さ
れる。本発明は光学エンジン２５０２に内蔵される表示
装置（図示せず）に用いることができる。なお、表示装
置は３枚用いる方式でも１枚用いる方式でも良く、透過
型表示装置であっても反射型表示装置であっても良い。

【０２２３】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子装置に適用することが可能で
ある。また、本実施例の電子装置は実施例１〜１７のど
のような組み合わせからなる構成を用いても実現するこ
とができる。

【０２２４】

【発明の効果】本願発明を用いることで、１）配向膜の
平坦度が向上する、２）保持容量の誘電体のピンホール
を塞ぐことができる、３）画素電極のエッチングレート
の差をなくすことができる、といった利点が得られる。

【０２２５】そして、１）により液晶の配向不良又はＥ
Ｌ素子の発光不良を防ぐことができ、２）により保持容
量における電極間のショートを防ぐことができる。この
ように液晶表示装置に代表される電気光学装置の動作性
能の向上と信頼性の向上とを達成することができる。

【０２２６】また、延いてはそのような電気光学装置を
表示ディスプレイとして有する電子装置の動作性能と信
頼性をも向上させることができる。

【図面の簡単な説明】

【図１】 画素部と駆動回路の作製工程を示す図。

【図２】 画素部と駆動回路の作製工程を示す図。

【図３】 画素部と駆動回路の作製工程を示す図。

【図４】 画素部と駆動回路の作製工程を示す図。

【図５】 アクティブマトリクス型液晶表示装置の断
面図。

【図６】 ｎチャネル型ＴＦＴのＬＤＤ構造を示す
図。

【図７】 アクティブマトリクス型液晶表示装置の斜
視図。

【図８】 アクティブマトリクス型液晶表示装置の回
路ブロック図。

【図９】 画素の構造を示す上面図。

【図１０】 アクティブマトリクス型液晶表示装置の断
面図。

【図１１】 アクティブマトリクス型液晶表示装置の断
面図。

【図１２】 画素部及び電源線と遮蔽膜の接続構造を示
す断面図。

【図１３】 アクティブマトリクス型液晶表示装置の断
面図。

【図１４】 アクティブマトリクス型ＥＬ表示装置の構
成を示す図。

【図１５】 無しきい値反強誘電性混合液晶の光透過率
特性を示す図。

【図１６】 電子装置の一例を示す図。

【符号の説明】

１０１ 基板 １０２ 下地膜 １０３ 結晶質半導体膜 １０４ 結晶質半導体膜 １０５〜１０８ 活性層 １０９ 保護膜 １１１〜１１３ ｐ型不純物領域（ｂ）が形成された
活性層 １１５〜１１７ ｎ型不純物領域（ｂ） １１８ ゲート絶縁膜 １１９ 第１導電膜 １２０ 第２導電膜 １２１〜１２４ ゲート配線 １２５〜１３０ ｎ型不純物領域（ｃ） １３１〜１３４ ゲート絶縁膜 １３６〜１４４ ｎ型不純物領域（ａ） １４６、１４７ ｐ型不純物領域（ａ） １４８ 第１層間絶縁膜 １４９〜１５３ チャネル形成領域 １５４ 第２層間絶縁膜 １５５〜１５８ ソース配線 １５９〜１６２ ドレイン配線 １６３ パッシベーション膜 １６４ 第３層間絶縁膜 １６５ 遮蔽膜 １６６ 酸化物 １６７ 樹脂絶縁膜 １６８〜１７０ 画素電極 １７１ 保持容量 ２０１、２０４、２０８、２１３、２１４ チャネル
形成領域 ２０２、２０５、２０９、２１５ ソース領域 ２０３、２０６、２１０、２１６ ドレイン領域 ２０７、２１１a、２１２a Ｌov領域 ２１１b、２１２b、２１７〜２２０ Ｌoff領域 ２２１ ｎ型不純物領域（ａ）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/66 １０２ Ｆターム(参考） 2H092 JA25 JA29 JA35 JA36 JA38 JA39 JA42 JA43 JA44 JB13 JB23 JB32 JB33 JB38 JB51 JB58 JB63 JB69 KA04 KA07 KA12 MA07 MA14 MA15 MA16 MA17 MA18 MA19 MA27 MA30 MA35 MA37 MA41 NA24 NA25 PA06 QA07 5C058 AA09 AA12 AB02 AB06 BA32 5F038 AC05 AC15 AC16 AC18 AZ10 CA02 DF01 DF11 EZ06 EZ11 5F110 AA06 AA18 AA30 BB02 BB04 BB10 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD15 EE01 EE02 EE04 EE05 EE06 EE08 EE14 EE48 FF04 FF30 GG01 GG02 GG13 GG25 GG32 GG34 GG35 GG51 GG52 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL06 HL12 HL23 HM14 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN35 NN36 NN46 NN47 NN54 NN55 NN58 PP02 PP03 PP34 PP35 QQ09 QQ11 QQ19 QQ22 QQ23 QQ24 QQ25 QQ28

Claims (24)

【特許請求の範囲】
1. 【請求項１】第１導電膜と、該第１導電膜に接して設け
   られた絶縁物と、該絶縁物に接して設けられた絶縁膜
   と、該絶縁膜に接して設けられた第２導電膜とで形成さ
   れ、 前記絶縁膜は、前記第１導電膜と前記絶縁物とで形成さ
   れる段差を平坦化するように設けられていることを特徴
   とするコンデンサー。
2. 【請求項２】第１導電膜と、該第１導電膜を酸化して得
   られた酸化物と、該酸化物に接して設けられた絶縁膜
   と、該絶縁膜に接して設けられた第２導電膜とで形成さ
   れ、 前記絶縁膜は、前記第１導電膜と前記酸化物とで形成さ
   れる段差を平坦化するように設けられていることを特徴
   とするコンデンサー。
3. 【請求項３】請求項１又は請求項２において、前記第１
   導電膜は遮光性を有する金属膜でなることを特徴とする
   コンデンサー。
4. 【請求項４】請求項１又は請求項２において、前記絶縁
   膜は樹脂材料でなることを特徴とするコンデンサー。
5. 【請求項５】請求項１又は請求項２において、前記絶縁
   膜の表面の高低差は０．０１〜０．２μmであることを
   特徴とするコンデンサー。
6. 【請求項６】基板上に形成されたＴＦＴ並びに該ＴＦＴ
   に接続された画素電極及び保持容量を含む画素を有する
   半導体装置であって、 前記保持容量は、前記ＴＦＴの上に絶縁膜を介して設け
   られた遮蔽膜と、該遮蔽膜を酸化して得られた酸化物
   と、該酸化物に接して設けられた樹脂材料でなる絶縁膜
   と、該樹脂材料でなる絶縁膜に接して設けられた前記画
   素電極とで形成され、 前記樹脂材料でなる絶縁膜は、前記遮蔽膜及び前記酸化
   物が形成する段差を平坦化するように設けられているこ
   とを特徴とする半導体装置。
7. 【請求項７】基板上に形成されたＴＦＴ並びに該ＴＦＴ
   に接続された画素電極及び保持容量を含む画素を有する
   半導体装置であって、 前記保持容量は、前記ＴＦＴの上に絶縁膜を介して設け
   られた遮蔽膜と、該遮蔽膜を酸化して得られた酸化物
   と、該酸化物に接して設けられた樹脂材料でなる絶縁膜
   と、該樹脂材料でなる絶縁膜に接して設けられた前記画
   素電極とで形成され、 前記樹脂材料でなる絶縁膜は、前記絶縁膜の上と前記酸
   化物の上とで膜厚が異なることを特徴とする半導体装
   置。
8. 【請求項８】請求項７において、前記樹脂材料でなる絶
   縁膜の膜厚は、前記絶縁膜の上において１３０〜５００
   ｎｍであり、前記酸化物の上において１０〜１００ｎｍ
   であることを特徴とする半導体装置。
9. 【請求項９】請求項６又は請求項７において、前記絶縁
   膜とは樹脂材料でなることを特徴とする半導体装置。
10. 【請求項１０】請求項６又は請求項７において、前記遮
    蔽膜はアルミニウムを主成分とする材料で形成されてい
    ることを特徴とする半導体装置。
11. 【請求項１１】第１導電膜を形成する第１工程と、 前記第１導電膜に接して絶縁物を形成する第２工程と、 前記絶縁物に接して絶縁膜を形成する第３工程と、 前記絶縁膜の膜厚を減じて前記第１導電膜及び前記絶縁
    物によって形成された段差を平坦化する第４工程と、 前記第４工程の後に膜厚を減じられた絶縁膜の上に第２
    導電膜を形成する工程と、 を有することを特徴とするコンデンサーの作製方法。
12. 【請求項１２】請求項１１において、前記第４工程は、
    前記絶縁膜を前記絶縁物の上に１０〜１００ｎｍの膜厚
    で残すように行われることを特徴とするコンデンサーの
    作製方法。
13. 【請求項１３】第１導電膜を形成する第１工程と、 前記第１導電膜を酸化して酸化物を形成する第２工程
    と、 前記酸化物に接して絶縁膜を形成する第３工程と、 前記絶縁膜の膜厚を減じて前記第１導電膜及び前記酸化
    物によって形成された段差を平坦化する第４工程と、 前記第４工程の後に膜厚を減じられた絶縁膜の上に第２
    導電膜を形成する工程と、 を有することを特徴とするコンデンサーの作製方法。
14. 【請求項１４】請求項１３において、前記第４工程は、
    前記絶縁膜を前記酸化物の上に１０〜１００ｎｍの膜厚
    で残すように行われることを特徴とするコンデンサーの
    作製方法。
15. 【請求項１５】請求項１３において、前記酸化物は陽極
    酸化法により形成されることを特徴とするコンデンサー
    の作製方法。
16. 【請求項１６】請求項１１乃至請求項１４において、前
    記第１導電膜は遮光性を有する金属膜でなることを特徴
    とするコンデンサーの作製方法。
17. 【請求項１７】請求項１１乃至請求項１４において、前
    記絶縁膜は樹脂材料でなることを特徴とするコンデンサ
    ーの作製方法。
18. 【請求項１８】基板上にＴＦＴを形成する工程と、 前記ＴＦＴを覆って絶縁膜を形成する工程と、 前記絶縁膜の上に遮蔽膜を形成する工程と、 前記遮蔽膜を酸化することにより酸化物を形成する工程
    と、 前記遮蔽膜及び酸化物を覆って樹脂材料でなる絶縁膜を
    形成する工程と、 前記樹脂材料でなる絶縁膜を平坦化する工程と、 前記樹脂材料でなる絶縁膜及び前記絶縁膜を開孔して前
    記ＴＦＴに接続する画素電極を形成する工程と、 を有し、 前記遮蔽膜、前記酸化物、前記樹脂材料でなる絶縁膜及
    び前記画素電極で保持容量を形成することを特徴とする
    半導体装置の作製方法。
19. 【請求項１９】請求項１８において、前記樹脂材料でな
    る絶縁膜を平坦化する工程は、該樹脂材料でなる絶縁膜
    を前記酸化物の上に１０〜１００ｎｍの膜厚で残すよう
    に行われることを特徴とする半導体装置の作製方法。
20. 【請求項２０】基板上にＴＦＴを形成する工程と、 前記ＴＦＴを覆って絶縁膜を形成する工程と、 前記絶縁膜の上に遮蔽膜を形成する工程と、 前記遮蔽膜を酸化することにより酸化物を形成する工程
    と、 前記遮蔽膜及び酸化物を覆って樹脂材料でなる絶縁膜を
    形成する工程と、 前記樹脂材料でなる絶縁膜を酸素ガスを用いたプラズマ
    処理によりエッチングする工程と、 前記樹脂材料でなる絶縁膜及び前記絶縁膜を開孔して前
    記ＴＦＴに接続する画素電極を形成する工程と、 を有し、 前記遮蔽膜、前記酸化物、前記樹脂材料でなる絶縁膜及
    び前記画素電極で保持容量を形成することを特徴とする
    半導体装置の作製方法。
21. 【請求項２１】請求項２０において、前記樹脂材料でな
    る絶縁膜を酸素ガスを用いたプラズマ処理によりエッチ
    ングする工程は、該樹脂材料でなる絶縁膜を前記酸化物
    の上に１０〜１００ｎｍの膜厚で残すように行われるこ
    とを特徴とする半導体装置の作製方法。
22. 【請求項２２】請求項１８乃至請求項２１において、前
    記絶縁膜は樹脂材料でなることを特徴とする半導体装置
    の作製方法。
23. 【請求項２３】請求項１８乃至請求項２１において、前
    記遮蔽膜はアルミニウムを主成分とする材料でなること
    を特徴とする半導体装置の作製方法。
24. 【請求項２４】請求項１８乃至請求項２１において、前
    記酸化物は陽極酸化法により形成されることを特徴とす
    る半導体装置の作製方法。