JP2000323567A - 電極形成方法及びそれにより得られた機能膜 - Google Patents

電極形成方法及びそれにより得られた機能膜

Info

Publication number
JP2000323567A
JP2000323567A JP11126048A JP12604899A JP2000323567A JP 2000323567 A JP2000323567 A JP 2000323567A JP 11126048 A JP11126048 A JP 11126048A JP 12604899 A JP12604899 A JP 12604899A JP 2000323567 A JP2000323567 A JP 2000323567A
Authority
JP
Japan
Prior art keywords
conductive layer
functional film
film
forming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11126048A
Other languages
English (en)
Inventor
Masayasu Kakinuma
正康 柿沼
Toshitaka Kawashima
利孝 河嶋
Hirokazu Ishikawa
博一 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11126048A priority Critical patent/JP2000323567A/ja
Publication of JP2000323567A publication Critical patent/JP2000323567A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 導電性が必要とされる機能膜を外部の導
電部材に確実に接続させることができる電極形成方法及
びそれにより得られた機能膜を提供すること。 【解決手段】 真空槽14の下部に被加工物である機能
膜を有する基材11が図示しない搬送手段によって搬送
され、処理位置に位置決めされる。基材11が位置決め
された後に、真空槽14が下降して、開口部18が、除
去するSiO 2膜13の領域と密着する。この状態で排
気バルブ16を開けて真空槽14内を排気する。そし
て、真空槽14内が所定の真空度になったところでガス
導入バルブ17を開けてCF4ガスを真空槽14内に導
入してエッチングを行なう。その後、同様の処理によ
り、SiO2膜13の除去部分に金属層を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造工程に
おいて使用される電極形成方法及びそれにより得られた
機能膜に関する。
【0002】
【従来の技術】機能膜のうち電磁波シールドなどの目的
で導電性を必要とされるものは、機器の筐体とのアース
を接続する必要がある。従来、多層膜より構成される機
能膜で導電性を必要とされるもののうち、最上層が導電
層でない場合、機器の筐体とアースをとるために表面処
理を行なう。
【0003】例えば、機器の筐体とアースをとるために
行なう表面処理としては、図7に示すように、ガラス基
板など基材71上の機能膜72にはんだ73を用いる方
法などがある。この方法では、はんだ73を用いること
により、機能膜72の導電層72a及び非導電層72b
を溶融してはんだ73と導電層72aとの間で導通をと
っている。このとき、はんだ73を電極として、外部の
導電部材と電気的に接続できるようにしている。
【0004】
【発明が解決しようとする課題】しかしながら、この方
法では、はんだつけを行なう条件により、はんだ73と
導電層72aとの間の電気的接続状態が変わるので、接
続の信頼性が低いという問題がある。
【0005】本発明はかかる点に鑑みてなされたもので
あり、導電性が必要とされる機能膜を外部の導電部材に
確実に接続させることができる電極形成方法及びそれに
より得られた機能膜を提供することを目的とする。
【0006】
【課題を解決するための手段】上記課題を解決するため
に、本発明は以下の手段を講じた。本発明は、基体上に
導電層及び非導電層を備えた機能膜を有する被処理体に
電極を形成する方法であって、前記機能膜における導電
層よりも上層の非導電層を部分的に除去して前記導電層
を露出させる除去工程と、露出した前記導電層上に金属
層を被着することにより電極を形成する形成工程と、を
具備することを特徴とする電極形成方法を提供する。
【0007】この方法によれば、機能膜における導電層
を確実に露出させた後に金属電極を形成するため、外部
導電部材、例えばアースをとるための導電性テープとの
間の接続信頼性を向上させることができる。
【0008】本発明の電極形成方法においては、前記除
去工程において、除去する前記非導電層の領域のみを真
空状態にすることが好ましい。また、本発明の電極形成
方法においては、前記形成工程において、金属層を被着
する領域のみを真空状態にすることが好ましい。
【0009】これらの方法により、このように除去する
部分のみを真空にすることにより、効率良くしかも確実
に処理を行なうことができ、装置を小型化でき、短時間
での処理が可能となる。
【0010】本発明の電極形成方法においては、除去工
程においてドライエッチング法や反応性イオンエッチン
グ法が用いられていることが好ましく、除去工程が大気
圧プラズマプロセスであることが好ましい。
【0011】本発明の電極形成方法においては、形成工
程においてスパッタリング法や蒸着法が用いられること
が好ましい。
【0012】また、本発明は、導電層及び、前記導電層
よりも上方に形成されており、前記導電層を露出するよ
うにして形成された凹部を有する非導電層を備えた機能
膜本体と、前記凹部内の前記導電層と接触するように形
成された金属層と、を具備することを特徴とする機能膜
を提供する。
【0013】この構成によれば、機能膜における導電層
を確実に露出させた後に金属電極を形成するため、外部
導電部材、例えばアースをとるための導電性テープとの
間の接続信頼性を向上させることができる。
【0014】本発明の機能膜は、反射防止膜及び/又は
電磁波シールド膜、特に表示装置の表示面の反射防止膜
及び/又は電磁波シールド膜として用いられることが好
ましい。
【0015】
【発明の実施の形態】本発明の電極形成方法は、機能膜
における導電層よりも上層の非導電層を部分的に除去し
て前記導電層を露出させ、露出した前記導電層上に金属
層を被着することにより電極を形成するものである。
【0016】ここで、機能膜としては、CRTの表示面
上に形成された反射防止膜及び電磁波シールド膜などを
挙げることができる。また、機能膜の基材としては、ガ
ラス基板でもプラスチック基板でも良い。
【0017】また、非導電層を除去する方法としては、
反応性イオンエッチングなどのドライエッチングやウェ
ットエッチングを挙げることができる。エッチング条件
としては、大気圧下でも良く、真空下でも良い。また、
金属層を被着する方法としては、スパッタリング、蒸着
などを挙げることができる。
【0018】以下、本発明の実施の形態について、添付
図面を参照して詳細に説明する。ここでは、CRTの表
示面上に形成されたARAS膜(反射防止及び電磁波シ
ールド膜)の例を示しており、基材であるガラス基板
(CRT)上に形成されている多層薄膜(機能膜)の最
上層が非導電層であるSiO2膜で、その下の膜が導電
層であるITO膜である例である。
【0019】この実施の形態では、最上層のSiO2
を反応性イオンエッチングによって部分的に除去してI
TO膜を露出させた後、金属膜(銅膜)を成膜する場合
について説明する。
【0020】以下、図1〜図6を用いて本発明の一実施
の形態に係る電極形成方法を説明する。図1〜図3は、
本発明の一実施の形態に係る電極形成方法における前半
の工程、すなわち除去工程を示す断面図である。
【0021】この方法において使用する装置は、図1に
示すように、真空槽14を備えている。真空槽14の内
部の上方には、エッチング電極15が配置されている。
エッチング電極15には、図示しないエッチング用電源
が接続されている。真空槽14の側壁には、排気バルブ
16を介して真空ポンプが接続されている。なお、真空
槽14全体は、図示しない昇降手段によって上下方向
(図中矢印方向)に昇降可能に構成されている。
【0022】真空槽14の下面中央には、少なくとも非
導電層を除去する領域の広さを有する開口部18が形成
されており、その開口部18の外側にはOリング19が
設けられている。したがって、被加工物(機能膜)とO
リング19が密着することにより、真空槽14を密閉す
ることができる。
【0023】真空槽14の上部には、ガス導入バルブ1
7が接続されており、SiO2膜の反応性エッチングを
行なう際の反応ガスであるCF4ガスを真空槽14内部
に導入できるようになっている。
【0024】上記構成を有する装置を用いて、機能膜に
除去処理を施す。この機能膜は、ガラス基板である基材
11上に2層の非導電層(SiO2膜)13が形成さ
れ、その上に導電層(ITO膜)12が形成され、さら
にその上に非導電層(SiO2膜)13が形成されて構
成されている。
【0025】まず、機能膜の最上層のSiO2膜をエッ
チングする。図1に示すように、真空槽14の下部に被
加工物である機能膜を有する基材11が図示しない搬送
手段によって搬送され、処理位置に位置決めされる。
【0026】基材11が位置決めされた後に、図2に示
すように、真空槽14が下降して、開口部18が、除去
するSiO2膜13の領域と密着する。このように除去
する部分のみを真空にすることにより、効率良くしかも
確実に処理を行なうことができ、装置を小型化でき、短
時間での処理が可能となる。この状態で排気バルブ16
を開けて真空槽14内を排気する。そして、真空槽14
内が所定の真空度になったところでガス導入バルブ17
を開けてCF4ガスを真空槽14内に導入する。
【0027】次いで、エッチング電極15に電源を印加
すると、真空槽14内にプラズマ20が発生し、SiO
2膜13の反応性エッチングが始まる。エッチングが進
行してITO膜が露出したところで反応が停止するた
め、エッチングは終了する。このエッチングにより、図
3に示すように、非導電層13に導電層露出部21が形
成される。
【0028】そして、エッチング電極15への電源の印
加を停止し、ガス導入バルブ17を閉じて排気バルブ1
6を閉じたのち、図示しないリークバルブを開いて真空
槽14内に大気を導入する。真空槽14内が大気圧にな
った後に真空槽14を上昇させ、基材11を次工程の金
属層(銅膜)の成膜工程に搬送する。
【0029】次工程では、導電層露出部21に金属層を
形成する。図4〜図6は、本発明の一実施の形態に係る
電極形成方法における後半の工程、すなわち形成工程を
示す断面図である。
【0030】この方法において使用する装置は、図4に
示すように、真空槽31を備えている。真空槽31の内
部の上方には、スパッタリングカソード32が配置され
ている。スパッタリングカソード32には、図示しない
スパッタリング用電源が接続されている。真空槽31の
側壁には、排気バルブ34を介して真空ポンプが接続さ
れている。なお、真空槽31全体は、図示しない昇降手
段によって上下方向(図中矢印方向)に昇降可能に構成
されている。
【0031】真空槽31の下面中央には、少なくとも非
導電層を除去する領域の広さを有する開口部35が形成
されており、その開口部35の外側にはOリング36が
設けられている。したがって、被加工物(機能膜)とO
リング36が密着することにより、真空槽31を密閉す
ることができる。
【0032】真空槽31の上部には、ガス導入バルブ3
3が接続されており、銅膜の被着を行なう際のスパッタ
リングガスであるアルゴンガスを真空槽31内部に導入
できるようになっている。
【0033】上記構成を有する装置を用いて、機能膜に
形成処理を施す。まず、図4に示すように、真空槽31
の下部に被加工物である機能膜を有する基材11が図示
しない搬送手段によって搬送され、処理位置に位置決め
される。
【0034】基材11が位置決めされた後に、図5に示
すように、真空槽31が下降して開口部35が導電層露
出部21を含むSiO2膜13の領域と密着する。すな
わち、開口部35がエッチングによって形成された導電
層露出部21をカバーするように基材11が位置決めさ
れる。このように除去する部分のみを真空にすることに
より、効率良くしかも確実に処理を行なうことができ、
装置を小型化でき、短時間での処理が可能となる。
【0035】この状態で排気バルブ34を開けて真空槽
31内を排気する。そして、真空槽31内が所定の真空
度になったところでガス導入バルブ33を開けてアルゴ
ンガスを真空槽31内に導入する。
【0036】次いで、スパッタリングカソード32に電
源を印加すると、真空槽31内にプラズマが発生し、金
属層の被着、すなわちスパッタリングが始まる。スパッ
タリングにより、図6に示すように、非導電層13の導
電層露出部21に金属層37が形成される。
【0037】そして、スパッタリングカソード32への
電源の印加を停止し、ガス導入バルブ33を閉じて排気
バルブ34を閉じたのち、図示しないリークバルブを開
いて真空槽31内に大気を導入する。真空槽31内が大
気圧になった後に真空槽31を上昇させ、基材11を次
工程に搬送する。次工程では、形成した金属層37に導
電性テープなどを貼ることによりCRTの筐体とアース
をとる。
【0038】このように、本実施の形態における電極形
成方法及びそれにより得られた機能膜は、機能膜におけ
る導電層を確実に露出させた後に金属電極を形成するた
め、外部導電部材、例えばアースをとるための導電性テ
ープとの間の接続信頼性を向上させることができる。
【0039】本発明は上記実施の形態に限定されず、種
々変更して実施することが可能である。例えば、上記実
施の形態においては、除去工程と形成工程で異なる真空
槽を用いた場合について説明しているが、エッチング電
極及びスパックカソードを備えた真空槽で両方の工程を
実施しても良い。
【0040】また、上記実施の形態では、SiO2膜の
反応性イオンエッチング用のガスとしてCF4ガスを使
用している場合について説明しているが、反応性イオン
エッチング用のガスとしてC26ガスやCHF3ガスを
用いても構わない。また、上記実施の形態では、反応性
イオンエッチングで行なっているが、例えばアルゴンガ
スのみのエッチング(反応性でない)でも構わない。ま
た、上記実施の形態では、非導電層としてSiO2膜を
用いているが、他の非導電性の膜を用いても良い。この
場合には、適宜反応ガスを選択する必要がある。
【0041】
【発明の効果】以上説明したように本発明の電極形成方
法及びそれにより得られた機能膜は、機能膜における導
電層を確実に露出させた後に金属電極を形成するため、
外部導電部材、例えばアースをとるための導電性テープ
との間の接続信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る電極形成方法にお
ける前半の工程、すなわち除去工程を示す断面図であ
る。
【図2】本発明の一実施の形態に係る電極形成方法にお
ける前半の工程、すなわち除去工程を示す断面図であ
る。
【図3】本発明の一実施の形態に係る電極形成方法にお
ける前半の工程、すなわち除去工程を示す断面図であ
る。
【図4】本発明の一実施の形態に係る電極形成方法にお
ける後半の工程、すなわち形成工程を示す断面図であ
る。
【図5】本発明の一実施の形態に係る電極形成方法にお
ける後半の工程、すなわち形成工程を示す断面図であ
る。
【図6】本発明の一実施の形態に係る電極形成方法にお
ける後半の工程、すなわち形成工程を示す断面図であ
る。
【図7】従来の電極形成方法を説明するための断面図で
ある。
【符号の説明】
11…基材、12…導電層、13…非導電層、14,3
1…真空槽、15…エッチング電極、16,34…排気
バルブ、17,33…ガス導入バルブ、18,35…開
口部、19,36…Oリング、20…プラズマ、21…
導電層露出部、32…スパッタリングカソード、37…
金属層。
フロントページの続き Fターム(参考) 5F004 BA04 BB13 BB32 BC01 BD05 CA02 CA05 DA01 DB03 EB01 EB02 5F033 JJ01 JJ11 KK38 PP15 PP19 QQ09 QQ11 QQ13 QQ37 RR04 VV07 XX12

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 基材上に導電層及び非導電層を備えた機
    能膜を有する被処理体に電極を形成する方法であって、 前記機能膜における導電層よりも上層の非導電層を部分
    的に除去して前記導電層を露出させる除去工程と、 露出した前記導電層上に金属層を被着することにより電
    極を形成する形成工程と、を具備することを特徴とする
    電極形成方法。
  2. 【請求項2】 前記除去工程において、除去する前記非
    導電層の領域のみを真空状態にすることを特徴とする請
    求項1記載の電極形成方法。
  3. 【請求項3】 前記形成工程において、金属層を被着す
    る領域のみを真空状態にすることを特徴とする請求項1
    記載の電極形成方法。
  4. 【請求項4】 前記除去工程においてドライエッチング
    法が用いられることを特徴とする請求項1記載の電極形
    成方法。
  5. 【請求項5】 前記除去工程において反応性イオンエッ
    チング法が用いられていることを特徴とする請求項1記
    載の電極形成方法。
  6. 【請求項6】 前記除去工程は、大気圧プラズマプロセ
    スであることを特徴とする請求項1記載の電極形成方
    法。
  7. 【請求項7】 前記形成工程においてスパッタリング法
    が用いられることを特徴とする請求項1記載の電極形成
    方法。
  8. 【請求項8】 前記形成工程において蒸着法が用いられ
    ることを特徴とする請求項1記載の電極形成方法。
  9. 【請求項9】 導電層及び、前記導電層よりも上方に形
    成されており、前記導電層を露出するようにして形成さ
    れた凹部を有する非導電層を備えた機能膜本体と、 前記凹部内の前記導電層と接触するように形成された金
    属層と、を具備することを特徴とする機能膜。
  10. 【請求項10】 反射防止膜及び/又は電磁波シールド
    膜として用いられることを特徴とする請求項9記載の機
    能膜。
  11. 【請求項11】 表示装置の表示面の反射防止膜及び/
    又は電磁波シールド膜として用いられることを特徴とす
    る請求項9記載の機能膜。
JP11126048A 1999-05-06 1999-05-06 電極形成方法及びそれにより得られた機能膜 Pending JP2000323567A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11126048A JP2000323567A (ja) 1999-05-06 1999-05-06 電極形成方法及びそれにより得られた機能膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11126048A JP2000323567A (ja) 1999-05-06 1999-05-06 電極形成方法及びそれにより得られた機能膜

Publications (1)

Publication Number Publication Date
JP2000323567A true JP2000323567A (ja) 2000-11-24

Family

ID=14925369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11126048A Pending JP2000323567A (ja) 1999-05-06 1999-05-06 電極形成方法及びそれにより得られた機能膜

Country Status (1)

Country Link
JP (1) JP2000323567A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207577A (ja) * 2002-12-26 2004-07-22 Tamura Seisakusho Co Ltd 真空処理装置及び真空処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207577A (ja) * 2002-12-26 2004-07-22 Tamura Seisakusho Co Ltd 真空処理装置及び真空処理方法

Similar Documents

Publication Publication Date Title
JP2528962B2 (ja) 試料処理方法及び装置
JP3247270B2 (ja) 処理装置及びドライクリーニング方法
JP3326974B2 (ja) 多層配線の形成方法および半導体装置の製造方法
TW569344B (en) Insulation-film etching system
US5423918A (en) Method for reducing particulate contamination during plasma processing of semiconductor devices
TWI469213B (zh) Plasma processing device
TWI673790B (zh) 電漿蝕刻裝置
KR100656214B1 (ko) 플라즈마 처리 방법
KR20030086996A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP2000216249A (ja) 電子装置の製造方法及びその装置
JP2000323567A (ja) 電極形成方法及びそれにより得られた機能膜
JP3297857B2 (ja) クラスタツール装置
JP3362093B2 (ja) エッチングダメージの除去方法
JP4364335B2 (ja) スパッタリング装置
JP3227812B2 (ja) ドライエッチング方法
JP2000212779A (ja) 機能膜の表面処理方法および表面処理を施した機能膜
JPS63131519A (ja) ドライエツチング装置
JP2544129B2 (ja) プラズマ処理装置
JP4433570B2 (ja) 基板処理装置及び基板処理方法
JPH01189124A (ja) エッチング装置
JP3098203B2 (ja) 試料処理方法及び装置
JP2001244239A (ja) 半導体製造装置及び堆積物除去方法
JP3096953B2 (ja) プラズマアッシング装置
JP2000315861A (ja) 基板のスミア除去装置およびスミア除去方法
JP2548164B2 (ja) ドライエッチング方法