JP2000311924A - Method and apparatus for visual inspection - Google Patents

Method and apparatus for visual inspection

Info

Publication number
JP2000311924A
JP2000311924A JP11118174A JP11817499A JP2000311924A JP 2000311924 A JP2000311924 A JP 2000311924A JP 11118174 A JP11118174 A JP 11118174A JP 11817499 A JP11817499 A JP 11817499A JP 2000311924 A JP2000311924 A JP 2000311924A
Authority
JP
Japan
Prior art keywords
fatal
defect
coordinate position
inspected
fatal defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11118174A
Other languages
Japanese (ja)
Inventor
Masami Ikoda
まさみ 井古田
Aritoshi Sugimoto
有俊 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11118174A priority Critical patent/JP2000311924A/en
Publication of JP2000311924A publication Critical patent/JP2000311924A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To increase the efficiency of a method and an apparatus for visual inspection more by a method wherein respective coordinate positions are collated and the fatal defect and the nonfatal defect of an object are judged. SOLUTION: One input end of a comparison part 27 is connected to the image processing part 26 of an imaging device 25, and the output end of the comparison part 27 is connected to the other input of the comparison part 27. The output of a controller 24 is connected to another input of the comparison part 27, and a coordinate position which is being imaged at present is transmitted from the controller 14. A memory 28 which stores the coordinate position of a defect 5 specified by the comparison part 27 is connected to the output of the comparison part 27. One input of an object-to-be-inspected extraction part 29 which extracts a defect as an object, to be inspected, whose fatal defect and nonfatal defect are to be judged is connected to the output of the memory 28. The output of the object-to-be-inspected extraction part 29 is connected to one input of a judgment part 30 which judges the fatal defect or the nonfatal defect. A design-pattern-data transmission part 31 is connected to the other input of the judgment part 30.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、外観検査技術、特
に、被検査対象が致命不良であるか否かを判定する技術
に関し、例えば、半導体素子を含む集積回路が作り込ま
れた或いは作り込まれる途中の半導体ウエハ(以下、ウ
エハという。)を検査するのに利用して有効な技術に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a visual inspection technique, and more particularly to a technique for determining whether or not an object to be inspected is a fatal defect. For example, an integrated circuit including a semiconductor element is manufactured or manufactured. The present invention relates to a technique that is effective for use in inspecting a semiconductor wafer (hereinafter, referred to as a wafer) that is being processed.

【0002】[0002]

【従来の技術】今日、半導体集積回路装置(以下、IC
という。)の高集積化および回路パターンの微細化が進
み、回路パターンの線幅は1μm程度またはそれ以下に
なっている。このようなICを高歩留りで製造するため
には、ウエハの表面に付着した異物や欠陥を検出して、
そのサイズや形状および物性等を検査し、各種半導体製
造装置や工程の清浄度を定量的に把握し、製造プロセス
を的確に管理する必要がある。そこで、従来から、IC
の製造工場においては、製造プロセスを的確に管理する
ために、ワークであるウエハについてウエハ外観検査装
置によるウエハ外観検査方法が実施されている。
2. Description of the Related Art Today, semiconductor integrated circuit devices (hereinafter, ICs)
That. )) And the miniaturization of circuit patterns has progressed, and the line width of the circuit patterns has been reduced to about 1 μm or less. In order to manufacture such ICs at a high yield, foreign substances and defects attached to the surface of the wafer are detected,
It is necessary to inspect the size, shape, physical properties, and the like, quantitatively grasp the cleanliness of various semiconductor manufacturing apparatuses and processes, and accurately manage the manufacturing process. Therefore, conventionally, IC
In a manufacturing factory, a wafer appearance inspection method using a wafer appearance inspection apparatus is performed on a wafer as a work in order to accurately manage a manufacturing process.

【0003】従来のウエハ外観検査装置としては、ウエ
ハ上の隣合うチップの同一位置同士を照合して、差信号
が出力された座標位置について欠陥があると判定するも
の、がある。
[0003] As a conventional wafer appearance inspection apparatus, there is one in which identical positions of adjacent chips on a wafer are collated with each other and a coordinate position where a difference signal is output is determined to be defective.

【0004】なお、ウエハ外観検査装置を述べてある例
としては、株式会社日経BP社発行の「日経マイクロデ
バイセズ1998年3月号」P69〜P97、がある。
As an example describing a wafer visual inspection apparatus, there is “Nikkei Micro Devices March 1998”, pp. 69-97, published by Nikkei BP Co., Ltd.

【0005】[0005]

【発明が解決しようとする課題】しかし、前記したウエ
ハ外観検査装置においては、欠陥の座標位置とチップに
作り込まれる設計パターンとの位置関係が不明になるた
め、特定された欠陥が致命不良になるか否かを判定する
ことができない。
However, in the above-described wafer appearance inspection apparatus, since the positional relationship between the coordinate position of the defect and the design pattern formed in the chip becomes unknown, the specified defect becomes a fatal defect. Cannot be determined.

【0006】本発明の目的は、致命不良か否かを判定す
ることができる外観検査技術を提供することにある。
An object of the present invention is to provide a visual inspection technique capable of determining whether or not a fatal defect has occurred.

【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
[0007] The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0008】[0008]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
The outline of a typical invention among the inventions disclosed in the present application is as follows.

【0009】すなわち、被検査対象の座標位置と設計パ
ターンデータの座標位置とが照合されて、この被検査対
象の致命不良非致命不良が判定されることを特徴とす
る。
That is, the coordinate position of the object to be inspected and the coordinate position of the design pattern data are collated to determine whether the inspected object is fatal or non-fatal.

【0010】前記した手段において、被検査対象の座標
位置と設計パターンデータの座標位置とが照合された結
果、被検査対象の座標位置がパターンに乗っていた場合
には、被検査対象はパターンの中に組み込まれてしまう
(焼き付けられてしまう)ため、致命不良と判定され
る。しかし、被検査対象の座標位置がパターンから離れ
ている場合には、被検査対象はパターンの中に組み込ま
れないため、非致命不良と判定される。
In the above-described means, if the coordinate position of the object to be inspected and the coordinate position of the design pattern data are collated, and the coordinate position of the object to be inspected is on the pattern, the object to be inspected is Since it is incorporated in the inside (burned), it is determined to be fatal. However, if the coordinate position of the object to be inspected is far from the pattern, the object to be inspected is not incorporated in the pattern, so that it is determined to be a non-fatal defect.

【0011】[0011]

【発明の実施の形態】図1は本発明の一実施形態である
外観検査方法を示すフロー図である。図2は同じく外観
検査装置を示す斜視図である。図3〜図6はその作用を
説明するための各説明図である。
FIG. 1 is a flowchart showing a visual inspection method according to an embodiment of the present invention. FIG. 2 is a perspective view showing the appearance inspection apparatus. 3 to 6 are explanatory diagrams for explaining the operation.

【0012】本実施形態において、本発明に係る外観検
査装置は、ウエハ上の隣合うチップの同一位置同士を照
合して差信号が出力された座標位置について欠陥が有る
と認識する方式の外観検査装置10として構成されてい
る。
In the present embodiment, the visual inspection apparatus according to the present invention compares the same position of adjacent chips on a wafer and recognizes that there is a defect at the coordinate position where the difference signal is output. It is configured as a device 10.

【0013】被検査物であるウエハ1は第1主面2にI
Cの一例であるDRAMをチップ部4毎に作り込まれる
過程にあり、チップ部4はウエハ1に切設されたオリエ
ンテーション・フラット(以下、オリフラという。)3
に対して縦横に規則正しく配列されている。すなわち、
ウエハ1には同一のパターンを有するチップ部4が繰り
返しパターニングされている。ウエハ1の第1主面2に
欠陥5が存在していると、不良の原因になるため、ウエ
ハ1の第1主面2に存在する欠陥5を外観検査装置10
によって検出し、検出した欠陥の位置や個数、サイズ、
形状を検査し、各種半導体製造装置や工程の清浄度を定
量的に把握し、製造プロセスを的確に管理することが実
施される。また、欠陥の位置やサイズに基づいて欠陥5
がチップ部4の断線や短絡等の致命的な不良の原因にな
るか否かを判定することが実施される。
The wafer 1 to be inspected has an I
A DRAM, which is an example of C, is in the process of being built for each chip unit 4, and the chip unit 4 is an orientation flat (hereinafter, referred to as an orientation flat) 3 cut out on the wafer 1.
Are arranged vertically and horizontally. That is,
Chip portions 4 having the same pattern are repeatedly patterned on the wafer 1. The presence of the defect 5 on the first main surface 2 of the wafer 1 causes a defect. Therefore, the defect 5 existing on the first main surface 2 of the wafer 1
And the position, number, size,
Inspection of the shape, quantitatively grasping the cleanliness of various semiconductor manufacturing apparatuses and processes, and accurate management of the manufacturing process are performed. Further, based on the position and size of the defect, the defect 5
Is determined to cause a fatal failure such as disconnection or short circuit of the chip portion 4.

【0014】外観検査装置10はステージ装置11を備
えており、このステージ装置11は被検査物としてのウ
エハ1を走査させるためのXYテーブル12と、Θ方向
に回動させるΘテーブル13と、自動焦点合わせ機構
(図示せず)と、これらを制御するコントローラ14と
を備えている。そして、ウエハ1の表面全体を検査する
ために、ステージ装置11によってウエハ1のX・Y走
査が実行される。この走査中、コントローラ14からは
被検査物としてのウエハ1についての座標位置情報が後
記する比較部27へ逐次入力されるようになっている。
The visual inspection apparatus 10 includes a stage device 11, which includes an XY table 12 for scanning the wafer 1 as an object to be inspected, a Θ table 13 for rotating in the Θ direction, and an automatic It includes a focusing mechanism (not shown) and a controller 14 for controlling them. Then, in order to inspect the entire surface of the wafer 1, the stage apparatus 11 performs XY scanning of the wafer 1. During this scanning, coordinate position information on the wafer 1 as an object to be inspected is sequentially input from the controller 14 to a comparison unit 27 described later.

【0015】本実施形態において、ステージ装置11の
真上には落射照明装置20が設備されており、落射照明
装置20はウエハ1に明視野照明光としての白色光21
を照射する白色光照射装置22と、白色光21を垂直に
落射させるハーフミラー23と、白色光21をスポット
形状に形成するレンズ24とを備えており、白色光21
をステージ装置11上に保持された被検査物としてのウ
エハ1に垂直に照射して落射照明するようになってい
る。
In this embodiment, an epi-illumination device 20 is provided just above the stage device 11, and the epi-illumination device 20 applies white light 21 as bright-field illumination light to the wafer 1.
A white light irradiating device 22 for irradiating the white light 21, a half mirror 23 for vertically falling the white light 21, and a lens 24 for forming the white light 21 into a spot shape.
Is vertically illuminated onto the wafer 1 as an object to be inspected held on the stage device 11 to perform epi-illumination.

【0016】落射照明装置20の反射位置には撮像装置
25が設備されている。すなわち、撮像装置25は固体
撮像光電変換素子が細長く配列されたラインセンサによ
って構成されており、ハーフミラー23の透過側におけ
る落射照明装置20の光軸上においてステージ移動方向
に直交するY方向に長くなるように配置されている。す
なわち、撮像装置25は明視野下における反射光による
像を撮映するようになっている。落射照明装置20およ
び撮像装置25等によって画像取得部が構成されてい
る。
An image pickup device 25 is provided at a reflection position of the epi-illumination device 20. That is, the imaging device 25 is configured by a line sensor in which the solid-state imaging photoelectric conversion elements are arranged in a slender manner, and extends in the Y direction orthogonal to the stage moving direction on the optical axis of the epi-illumination device 20 on the transmission side of the half mirror 23. It is arranged to become. That is, the imaging device 25 captures an image by reflected light in a bright field. The epi-illumination device 20 and the imaging device 25 constitute an image acquisition unit.

【0017】撮像装置25の画像処理部26には比較部
27の一入力端が接続されており、比較部27の他の入
力端には比較部27の出力端が接続されている。比較部
27の別の他の入力端にはコントローラ14の出力端が
接続されており、コントローラ14からは現在撮像中の
座標位置が送信されて来るようになっている。さらに、
比較部27の出力端には比較部27によって特定された
欠陥5の座標位置を記憶するメモリー28が接続されて
いる。
One input terminal of the comparison unit 27 is connected to the image processing unit 26 of the imaging device 25, and the output terminal of the comparison unit 27 is connected to the other input terminal of the comparison unit 27. The output terminal of the controller 14 is connected to another input terminal of the comparison unit 27, and the coordinate position currently being imaged is transmitted from the controller 14. further,
A memory 28 that stores the coordinate position of the defect 5 specified by the comparing unit 27 is connected to an output terminal of the comparing unit 27.

【0018】メモリー28の出力端には致命不良非致命
不良(以下、致命非致命という。)を判定する被検査対
象としての欠陥(以下、被検査対象という。)を抽出す
る被検査対象抽出部29の一入力端が接続されており、
被検査対象抽出部29の出力端は致命非致命を判定する
判定部30の一入力端に接続されている。判定部30の
他の入力端には被検査物であるウエハに作り込むべき製
品の設計パターンデータを送信する設定パターンデータ
送信部(以下、データ送信部という。)31が接続され
ている。
At the output end of the memory 28, an inspected object extracting unit for extracting a defect (hereinafter, referred to as an inspected object) as an inspected object for judging a fatal non-fatal defect (hereinafter, referred to as fatal non-fatal). 29 one input terminal is connected,
The output terminal of the inspection object extraction unit 29 is connected to one input terminal of the determination unit 30 that determines whether or not the inspection is fatal. A setting pattern data transmission unit (hereinafter, referred to as a data transmission unit) 31 for transmitting design pattern data of a product to be formed on a wafer to be inspected is connected to another input end of the determination unit 30.

【0019】次に、前記構成に係る外観検査装置10に
よる本発明の一実施形態である外観検査方法を図1〜図
3について説明する。
Next, an appearance inspection method according to an embodiment of the present invention using the appearance inspection apparatus 10 having the above configuration will be described with reference to FIGS.

【0020】ウエハ1の表面全体を検査するために、ス
テージ装置11によってウエハ1のX・Y走査が実行さ
れる。この走査中、ウエハ1についての座標位置情報が
コントローラ14から比較部27へ逐次入力される。欠
陥5の座標位置が撮像装置25の撮像位置すなわち落射
照明装置20の落射照明スポットに来ると、比較部27
は撮像装置25からの明視野下の画像信号を取り込む。
すなわち、欠陥5が検出される(ステップS1)。
In order to inspect the entire surface of the wafer 1, the stage apparatus 11 executes XY scanning of the wafer 1. During this scanning, coordinate position information on the wafer 1 is sequentially input from the controller 14 to the comparison unit 27. When the coordinate position of the defect 5 comes to the imaging position of the imaging device 25, that is, the incident illumination spot of the incident illumination device 20, the comparing unit 27
Captures an image signal in a bright field from the imaging device 25.
That is, the defect 5 is detected (Step S1).

【0021】同時に、比較部27の他の入力端には、現
在撮像中の座標位置から丁度一チップ部4の分だけ前の
座標位置、すなわち、欠陥5が存在するチップ部4の隣
のチップ部4における欠陥5の付着位置と同一の座標位
置に対する画像信号(遅延信号)が入力される。比較部
27は両入力端の信号の差を演算する。ここで、隣合う
チップ部4、4の同一位置同士の信号は同じであるか
ら、比較部27は差が無い場合には欠陥5は存在しない
と判定し、差が有る場合には欠陥5が存在すると判定す
る。欠陥5が存在すると判定した場合には、比較部27
はコントローラ14からの座標位置情報によって欠陥5
の座標位置を特定する(ステップS2)。比較部27は
メモリー28に欠陥5の座標位置を順次記憶させる。
At the same time, the other input end of the comparison unit 27 is provided with a coordinate position just before the coordinate position currently being imaged by one chip unit 4, that is, a chip adjacent to the chip unit 4 where the defect 5 exists. An image signal (delay signal) for the same coordinate position as the position of attachment of the defect 5 in the unit 4 is input. The comparison unit 27 calculates the difference between the signals at both input terminals. Here, since the signals at the same positions of the adjacent chip units 4 and 4 are the same, the comparing unit 27 determines that the defect 5 does not exist when there is no difference, and determines the defect 5 when there is a difference. It is determined that it exists. If it is determined that the defect 5 exists, the comparing unit 27
Indicates a defect 5 based on coordinate position information from the controller 14.
Is specified (step S2). The comparing unit 27 sequentially stores the coordinate positions of the defect 5 in the memory 28.

【0022】以上のようにして各チップ部4における欠
陥5が検出されて座標位置が順次特定されて行き、メモ
リー28に逐次記憶されて行く。例えば、メモリー28
に一チップ部の分の欠陥データが蓄積されると、被検査
対象抽出部29は致命非致命を判定すべき被検査対象を
抽出する(ステップS3)。説明の便宜上、ここでは図
3(b)に示されているように、四個の被検査対象5
a、5b、5c、5dが抽出されたものと仮定する。
As described above, the defect 5 in each chip portion 4 is detected, the coordinate position is sequentially specified, and the coordinate position is sequentially stored in the memory 28. For example, the memory 28
When the defect data for one chip portion is stored in the inspection target extraction unit 29, the inspection target extraction unit 29 extracts the inspection target to be determined as fatal or non-fatal (step S3). For convenience of explanation, here, as shown in FIG.
It is assumed that a, 5b, 5c, and 5d have been extracted.

【0023】被検査対象抽出部29は抽出した被検査対
象の総数Kをカウンタの基準値側にセットする(ステッ
プS4)。
The inspection object extraction unit 29 sets the total number K of the extracted inspection objects to the reference value side of the counter (step S4).

【0024】図3(b)に示されている一番目の被検査
対象5aの座標値(Xa、Ya)が判定部30の一方の
入力端に入力される(ステップS5)。同時に、カウン
タの計数値側に「1」が加算される(ステップS6)。
The coordinate values (Xa, Ya) of the first inspection object 5a shown in FIG. 3B are input to one input terminal of the determination unit 30 (step S5). At the same time, "1" is added to the count value side of the counter (step S6).

【0025】他方、判定部30の他の入力端にはデータ
送信部31から図3(a)に示されている設計パターン
の座標が入力される(ステップS7)。
On the other hand, the coordinates of the design pattern shown in FIG. 3A are input from the data transmission unit 31 to another input terminal of the determination unit 30 (step S7).

【0026】判定部30は被検査対象5aの座標値(X
a、Ya)が設計パターンの座標と重なるか否かを判定
する(ステップS8)。図3(c)に示されているよう
に、判定部30は一番目の被検査対象5aの座標値がパ
ターン座標と重なる場合には一番目の被検査対象5aは
致命と判定し、重ならない場合には一番目の被検査対象
5aは非致命と判定する(ステップS9)。
The determination unit 30 determines the coordinate value (X
It is determined whether (a, Ya) overlaps with the coordinates of the design pattern (step S8). As shown in FIG. 3C, when the coordinate value of the first inspection object 5a overlaps with the pattern coordinates, the determination unit 30 determines that the first inspection object 5a is fatal and does not overlap. In this case, the first inspection object 5a is determined to be non-fatal (step S9).

【0027】判定後、カウンタの計数値nが基準値Kと
等しいか否かが比較される(ステップS10)。等しい
場合には、全ての被検査対象について致命非致命の判定
が終了したとしてエンドになる。等しくない場合には、
ステップS5に戻り、前記したルーチンが繰り返され
る。
After the determination, it is compared whether or not the count value n of the counter is equal to the reference value K (step S10). If they are equal, it is determined that the fatal / non-fatal determination has been completed for all the inspected objects, and the process ends. If they are not equal,
Returning to step S5, the above-described routine is repeated.

【0028】図3に示された例においては、一番目の被
検査対象5aは致命、二番目の被検査対象5bは非致
命、三番目の被検査対象5cは致命、四番目の被検査対
象5dは致命と判定される。
In the example shown in FIG. 3, the first test object 5a is fatal, the second test object 5b is non-fatal, the third test object 5c is fatal, and the fourth test object 5c is fatal. 5d is determined to be fatal.

【0029】以上のようにして判定された被検査対象の
致命非致命の結果は、判定部30からホストコンピュー
タ32に送信される。ホストコンピュータ32は判定部
30からの被検査対象の座標位置データやおよび致命非
致命データを使用することにより、図4〜図6に示され
ている各種分析資料を適宜に作成し、モニタやプリンタ
等の出力装置によって適時に出力する。作業者は出力さ
れた各種分析資料によって、ICの製造プロセスを的確
かつ迅速に管理することができる。
The result of non-lethality of the object to be inspected determined as described above is transmitted from the determination unit 30 to the host computer 32. The host computer 32 appropriately prepares various analysis materials shown in FIGS. 4 to 6 by using the coordinate position data of the inspection object and the fatal non-fatal data from the determination unit 30, Output in a timely manner by such an output device. The operator can accurately and quickly manage the IC manufacturing process based on the output various analysis data.

【0030】図4は欠陥のウエハ上の分布を示すマップ
図であり、致命非致命データと欠陥の座標位置データと
によって作成される。図4(a)は全欠陥マップ、図4
(b)は致命非致命欠陥の同時表示マップ、図4(c)
は致命欠陥マップ、図4(d)は非致命マップをそれぞ
れ示している。
FIG. 4 is a map diagram showing the distribution of defects on the wafer, and is created from fatal non-lethal data and defect coordinate position data. FIG. 4A shows the entire defect map, and FIG.
(B) is a map for simultaneously displaying fatal and non-fatal defects, and FIG.
4 shows a fatal defect map, and FIG. 4D shows a non-fatal map.

【0031】図5は致命非致命判定の時系列推移グラフ
であり、(a)は棒グラフ、(b)は折れ線グラフであ
る。
FIGS. 5A and 5B are time series transition graphs of the fatal / non-fatal determination. FIG. 5A is a bar graph, and FIG. 5B is a line graph.

【0032】図5(a)に示されているように、グラフ
の致命の部分が指示されると、致命欠陥マップが表示さ
れ、グラフの非致命の部分が指示されると、非致命マッ
プが表示されるようになっている。
As shown in FIG. 5A, when a fatal part of the graph is designated, a fatal defect map is displayed. When a non-fatal part of the graph is designated, the non-fatal map is displayed. It is displayed.

【0033】図6は致命非致命判定の工程追跡グラフで
あり、(a)は致命非致命の全ての場合、(b)は非致
命の場合、(c)は致命の場合をそれぞれ示している。
FIGS. 6A and 6B are process tracking graphs for the non-fatal judgment, in which FIG. 6A shows all the cases of the non-fatal case, FIG. 6B shows the case of the non-fatal case, and FIG. .

【0034】図6(b)に示されているように、グラフ
の致命の部分が指示されると、致命欠陥マップが表示さ
れ、図6(c)に示されているように、グラフの非致命
の部分が指示されると、非致命マップが表示されるよう
になっている。
As shown in FIG. 6B, when a fatal part of the graph is designated, a fatal defect map is displayed, and as shown in FIG. When a fatal part is designated, a non-fatal map is displayed.

【0035】前記実施形態によれば、次の効果が得られ
る。
According to the above embodiment, the following effects can be obtained.

【0036】1) 被検査対象の座標位置を設計パターン
データに照合することにより、検出した被検査対象が致
命不良であるか否かを判定することができるため、早期
歩留まり向上に貢献することができる。
1) By collating the coordinate position of the object to be inspected with the design pattern data, it is possible to determine whether or not the detected object to be inspected is a fatal defect, thereby contributing to an improvement in the yield at an early stage. it can.

【0037】2) プローブ検査における歩留モデルの欠
陥密度低減に直接関連する検査データを提供することに
より、歩留り向上のポイントと施策の是非を短期間で判
断することができる。
2) By providing inspection data directly related to the defect density reduction of the yield model in the probe inspection, it is possible to judge in a short time the point of yield improvement and the right or wrong of a measure.

【0038】3) 検査ウエハの良品率、欠陥密度を算出
することができるため、外観検査方法の利用効率をより
一層高めることができる。
3) Since the yield rate and defect density of the inspection wafer can be calculated, the utilization efficiency of the appearance inspection method can be further improved.

【0039】4) 座標位置データおよび致命非致命デー
タを使用することにより、各種分析資料を所望に応じて
作成しモニタやプリンタ等の出力装置によって適時に出
力することができるため、作業者は出力された各種分析
資料によって、ICの製造プロセスを的確かつ迅速に管
理することができる。
4) By using the coordinate position data and the fatal / non-fatal data, various analytical materials can be created as desired and output in a timely manner by an output device such as a monitor or a printer. According to the various analysis data obtained, the IC manufacturing process can be managed accurately and quickly.

【0040】図7は本発明の実施形態2である外観検査
方法を示すフロー図である。図8はその作用を説明する
ための説明図である。
FIG. 7 is a flowchart showing an appearance inspection method according to the second embodiment of the present invention. FIG. 8 is an explanatory diagram for explaining the operation.

【0041】本実施形態が前記実施形態と異なる点は、
設計パターンデータの代わりに正常チップパターンのイ
メージ信号が使用される点である。すなわち、図8
(a)に示されている正常チップパターンのイメージ信
号が、データ送信部から判定部に図7に示されているよ
うに入力される(ステップS7)。
This embodiment is different from the above embodiment in that
The point is that an image signal of a normal chip pattern is used instead of the design pattern data. That is, FIG.
The image signal of the normal chip pattern shown in (a) is input from the data transmission unit to the determination unit as shown in FIG. 7 (step S7).

【0042】ステップS8cにおいて、被検査対象の座
標が正常チップパターンの微分信号のpeak to peak内か
が、判定される。peak to peak内の場合は致命と判定さ
れ、peak to peak内でない場合は非致命と判定される
(ステップS9)。
In step S8c, it is determined whether the coordinates of the object to be inspected are within the peak to peak of the differential signal of the normal chip pattern. If it is within peak to peak, it is determined to be fatal, and if it is not within peak to peak, it is determined to be non-fatal (step S9).

【0043】判定後、カウンタの計数値nが基準値Kと
等しいか否かが比較される(ステップS10)。等しい
場合には、全ての被検査対象について致命非致命の判定
が終了したとしてエンドになる。等しくない場合には、
ステップS5に戻り、前記したルーチンが繰り返され
る。
After the determination, it is compared whether or not the count value n of the counter is equal to the reference value K (step S10). If they are equal, it is determined that the fatal / non-fatal determination has been completed for all the inspected objects, and the process ends. If they are not equal,
Returning to step S5, the above-described routine is repeated.

【0044】図9は本発明の実施形態3である外観検査
方法を示すフロー図である。図10はその作用を説明す
るための説明図である。
FIG. 9 is a flowchart showing an appearance inspection method according to the third embodiment of the present invention. FIG. 10 is an explanatory diagram for explaining the operation.

【0045】本実施形態が前記実施形態と異なる点は、
設計パターンデータの代わりに正常チップパターンのイ
メージ信号が使用され、被検査対象の位置データに加え
てサイズデータが使用される点である。すなわち、図1
0(a)に示されている正常チップパターンのイメージ
信号が、データ送信部から判定部に図9に示されている
ように入力される(ステップS7)。
This embodiment is different from the above embodiment in that
The point is that an image signal of a normal chip pattern is used instead of the design pattern data, and size data is used in addition to the position data of the inspection target. That is, FIG.
The image signal of the normal chip pattern indicated by 0 (a) is input from the data transmission unit to the determination unit as shown in FIG. 9 (step S7).

【0046】ステップS8cにおいて、被検査対象の座
標が正常チップパターンの微分信号のpeak to peak内か
が、判定される。peak to peak内でない場合は非致命と
判定される。peak to peak内の場合はステップS8dに
進む。
In step S8c, it is determined whether the coordinates of the object to be inspected are within the peak to peak of the differential signal of the normal chip pattern. If not within peak to peak, it is determined to be non-fatal. If it is within peak to peak, the process proceeds to step S8d.

【0047】ステップS8dにおいて、d>L+2×
(p−L)が、判定される。ここで、図10(c)に示
されているように、dは欠陥5のサイズである。Lはパ
ターン幅で、図10(b)に示されているようにpeak t
o peakの幅に相当する。pはパターンのピッチである。
大きい場合には致命と判定され、小さい場合には非致命
と判定される(ステップS9)。
In step S8d, d> L + 2 ×
(P−L) is determined. Here, d is the size of the defect 5 as shown in FIG. L is the pattern width, peak t as shown in FIG.
o Corresponds to the peak width. p is the pitch of the pattern.
If it is larger, it is determined to be fatal, and if it is smaller, it is determined to be non-fatal (step S9).

【0048】判定後、カウンタの計数値nが基準値Kと
等しいか否かが比較される(ステップS10)。等しい
場合には、全ての被検査対象について致命非致命の判定
が終了したとしてエンドになる。等しくない場合には、
ステップS5に戻り、前記したルーチンが繰り返され
る。
After the determination, it is compared whether or not the count value n of the counter is equal to the reference value K (step S10). If they are equal, it is determined that the fatal / non-fatal determination has been completed for all the inspected objects, and the process ends. If they are not equal,
Returning to step S5, the above-described routine is repeated.

【0049】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々に変更が可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments and can be variously modified without departing from the gist thereof. Needless to say, there is.

【0050】例えば、繰り返しパターンにおける同一位
置の検出データを比較することによって欠陥を検出して
位置を特定するに際して、比較用のデータは隣接するチ
ップの検出データを使用するに限らず、予め記憶された
設計パターンデータや標準パターンデータを使用しても
よい。
For example, when a defect is detected and a position is specified by comparing detection data at the same position in a repetitive pattern, the data for comparison is not limited to the detection data of an adjacent chip, but is stored in advance. Design pattern data or standard pattern data may be used.

【0051】欠陥の検出は、明視野下の撮影によって実
行するに限らず、暗視野下の散乱光検出によって実行し
てもよい。
The detection of defects is not limited to being performed by photographing in a bright field, but may be performed by detecting scattered light in a dark field.

【0052】欠陥の特定は、繰り返しパターンにおける
同一位置の検出データを比較することによって実行する
に限らず、暗視野下の散乱光を遮光素子によって検出す
る手段によって実行してもよい。
The identification of the defect is not limited to the determination by comparing the detection data at the same position in the repetitive pattern, but may be performed by means for detecting the scattered light in the dark field by the light shielding element.

【0053】撮像装置としては、ラインセンサを使用す
るに限らず、ホトセンサやエリアセンサおよび撮像管等
を使用することができる。
The imaging device is not limited to using a line sensor, but may be a photo sensor, an area sensor, an imaging tube, or the like.

【0054】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるウエハ
の外観検査技術に適用した場合について説明したが、そ
れに限定されるものではなく、ホトマスクや液晶パネル
等に対する外観検査技術全般に適用することができる。
In the above description, the case where the invention made by the present inventor is mainly applied to the wafer appearance inspection technique, which is the field of application as the background, has been described. The present invention can be applied to all visual inspection techniques for panels and the like.

【0055】[0055]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.

【0056】被検査対象の座標位置と設計パターンデー
タの座標位置とを照合して、この被検査対象の致命不良
非致命不良を判定することにより、外観検査方法および
装置の効率をより一層高めることができる。
By comparing the coordinate position of the inspection target with the coordinate position of the design pattern data to determine whether the inspection target is a fatal defect or a non-fatal defect, the efficiency of the appearance inspection method and apparatus is further improved. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態である外観検査方法を示す
フロー図である。
FIG. 1 is a flowchart showing a visual inspection method according to an embodiment of the present invention.

【図2】同じく外観検査装置を示す斜視図である。FIG. 2 is a perspective view showing the appearance inspection apparatus.

【図3】致命非致命の判定作用の各説明図であり、
(a)は設計パターンを示し、(b)は被検査対象の位
置を示し、(c)は判定後を示している。
FIG. 3 is an explanatory diagram of an action of judging fatality and non-fatality;
(A) shows the design pattern, (b) shows the position of the inspection target, and (c) shows the state after the judgment.

【図4】被検査対象のウエハ上の分布を示すマップ図で
あり、(a)は全欠陥マップ、(b)は致命非致命欠陥
の同時表示マップ、(c)は致命欠陥マップ、(d)は
非致命マップをそれぞれ示している。
4A and 4B are map diagrams showing distributions on a wafer to be inspected, wherein FIG. 4A is a map of all defects, FIG. 4B is a simultaneous display map of fatal non-fatal defects, FIG. ) Indicate non-lethal maps, respectively.

【図5】致命非致命判定の時系列推移グラフであり、
(a)は棒グラフ、(b)は折れ線グラフである。
FIG. 5 is a time-series transition graph of fatal non-fatal determination,
(A) is a bar graph and (b) is a line graph.

【図6】致命非致命判定の工程追跡グラフであり、
(a)は致命非致命の全ての場合を示し、(b)は非致
命の場合を示し、(c)は致命の場合を示している。
FIG. 6 is a process tracking graph of fatal non-fatal determination,
(A) shows all cases of fatal non-fatal, (b) shows the case of non-fatal, and (c) shows the case of fatal.

【図7】本発明の実施形態2である外観検査方法を示す
フロー図である。
FIG. 7 is a flowchart illustrating an appearance inspection method according to a second embodiment of the present invention.

【図8】その作用を説明するための各説明図である。FIG. 8 is an explanatory diagram for explaining the operation.

【図9】本発明の実施形態3である外観検査方法を示す
フロー図である。
FIG. 9 is a flowchart illustrating an appearance inspection method according to a third embodiment of the present invention.

【図10】その作用を説明するための各説明図である。FIG. 10 is an explanatory diagram for explaining the operation.

【符号の説明】[Explanation of symbols]

1…ウエハ(被検査物)、2…第1主面、3…オリフ
ラ、4…チップ部、5…欠陥、5a、5b、5c、5d
…被検査対象、10…外観検査装置、11…ステージ装
置、12…XYテーブル、13…Θテーブル、14…コ
ントローラ、20…落射照明装置、21…白色光(明視
野照明光)、22…白色光照射装置、23…ハーフミラ
ー、24…レンズ、25…撮像装置、26…画像処理
部、27…比較部、28…メモリー、29…被検査対象
抽出部、30…判定部、31…データ送信部、32…ホ
ストコンピュータ。
DESCRIPTION OF SYMBOLS 1 ... Wafer (inspected object), 2 ... 1st main surface, 3 ... Orifice flat, 4 ... Chip part, 5 ... Defect, 5a, 5b, 5c, 5d
... Inspection object, 10 ... Appearance inspection device, 11 ... Stage device, 12 ... XY table, 13 ... ΘTable, 14 ... Controller, 20 ... Epi-illumination device, 21 ... White light (bright field illumination light), 22 ... White Light irradiation device, 23 half mirror, 24 lens, 25 imaging device, 26 image processing unit, 27 comparison unit, 28 memory, 29 inspection object extraction unit, 30 determination unit, 31 data transmission Unit 32: Host computer.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G051 AA51 AB02 BB03 BB11 CA03 CB01 DA08 EA08 EA11 EA14 EB01 EB09 EC01 ED12 ED13 ED23 4M106 AA01 AA07 AB07 BA04 CA39 CA50 DA15 DB04 DB19 DB21 DB30 DJ03 DJ04 DJ06 DJ11 DJ13 DJ18 DJ21 DJ26 DJ40 5B057 AA03 CH08 DA03 DA07 DB02 DC36  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) 2G051 AA51 AB02 BB03 BB11 CA03 CB01 DA08 EA08 EA11 EA14 EB01 EB09 EC01 ED12 ED13 ED23 4M106 AA01 AA07 AB07 BA04 CA39 CA50 DA15 DB04 DB19 DB21 DB30 DJ03 DJ04 DJ06 DJ11 DJ13 5B057 AA03 CH08 DA03 DA07 DB02 DC36

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 被検査対象の座標位置と設計パターンデ
ータの座標位置とが照合されて、この被検査対象の致命
不良非致命不良が判定されることを特徴とする外観検査
方法。
1. A visual inspection method characterized in that a coordinate position of an object to be inspected and a coordinate position of design pattern data are collated to determine a fatal defect or a non-fatal defect of the inspected object.
【請求項2】 前記被検査対象の座標位置に前記設計パ
ターンデータの座標が重なるかが比較されて前記被検査
対象の致命不良非致命不良が判定されることを特徴とす
る請求項1に記載の外観検査方法。
2. The method according to claim 1, wherein whether or not the coordinates of the design pattern data overlap with the coordinate position of the inspection target is determined to determine whether the inspection target has a fatal defect or a non-fatal defect. Appearance inspection method.
【請求項3】 被検査対象の座標位置と設計パターンデ
ータの座標位置とを照合して、この被検査対象の致命不
良非致命不良を判定することを特徴とする外観検査装
置。
3. An appearance inspection apparatus characterized in that a coordinate position of an object to be inspected and a coordinate position of design pattern data are collated to determine a fatal defect or a non-fatal defect of the inspected object.
【請求項4】 前記被検査対象の座標位置に前記設計パ
ターンデータの座標が重なるかを比較して前記被検査対
象の致命不良非致命不良を判定する判定部を備えている
ことを特徴とする請求項3に記載の外観検査装置。
4. A determination unit for determining whether the coordinates of the design pattern data overlap the coordinate position of the inspection target to determine whether the inspection target is a fatal defect or a non-fatal defect. The visual inspection device according to claim 3.
【請求項5】 被検査対象の座標位置と正常パターンの
座標位置とが照合されて、この被検査対象の致命不良非
致命不良が判定されることを特徴とする外観検査方法。
5. An appearance inspection method, wherein a coordinate position of an inspection target and a coordinate position of a normal pattern are collated to determine whether the inspection target is a fatal defect or a non-fatal defect.
【請求項6】 前記被検査対象の座標が前記正常パター
ンの微分信号のpeakto peak内かが比較されて前記被検
査対象の致命不良非致命不良が判定されることを特徴と
する請求項5に記載の外観検査方法。
6. The method according to claim 5, wherein whether the coordinates of the object to be inspected are within the peak to peak of the differential signal of the normal pattern is compared to determine whether the object to be inspected is fatal or non-fatal. Visual inspection method described.
【請求項7】 前記被検査対象の座標が前記正常パター
ンの微分信号のpeakto peak内かが比較され、さらに、
被検査対象のサイズと前記正常パターンの幅およびピッ
チとの関係が比較されて前記被検査対象の致命不良非致
命不良が判定されることを特徴とする請求項5に記載の
外観検査方法。
7. A comparison is made as to whether the coordinates of the inspection object are within the peak to peak of the differential signal of the normal pattern,
The appearance inspection method according to claim 5, wherein the relationship between the size of the inspection target and the width and pitch of the normal pattern is compared to determine whether the inspection target is a fatal defect or a non-fatal defect.
【請求項8】 被検査対象の座標位置と正常パターンの
座標位置とを照合して、この被検査対象の致命不良非致
命不良を判定することを特徴とする外観検査装置。
8. An appearance inspection apparatus characterized in that a coordinate position of an object to be inspected and a coordinate position of a normal pattern are collated to determine a fatal defect or a non-fatal defect of the inspected object.
【請求項9】 被検査対象の座標位置と、検査時に得ら
れたパターンの座標位置とが照合されて、この被検査対
象の致命不良非致命不良が判定されることを特徴とする
外観検査方法。
9. A visual inspection method, wherein a coordinate position of an inspection target and a coordinate position of a pattern obtained at the time of inspection are collated to determine a fatal defect or a non-fatal defect of the inspection target. .
【請求項10】 被検査対象の座標位置と、検査時に得
られたパターンの座標位置とを照合して、この被検査対
象の致命不良非致命不良を判定することを特徴とする外
観検査装置。
10. An appearance inspection apparatus characterized in that a coordinate position of an object to be inspected is collated with a coordinate position of a pattern obtained at the time of inspection to determine a fatal defect or a non-fatal defect of the inspected object.
JP11118174A 1999-04-26 1999-04-26 Method and apparatus for visual inspection Pending JP2000311924A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11118174A JP2000311924A (en) 1999-04-26 1999-04-26 Method and apparatus for visual inspection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11118174A JP2000311924A (en) 1999-04-26 1999-04-26 Method and apparatus for visual inspection

Publications (1)

Publication Number Publication Date
JP2000311924A true JP2000311924A (en) 2000-11-07

Family

ID=14729967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11118174A Pending JP2000311924A (en) 1999-04-26 1999-04-26 Method and apparatus for visual inspection

Country Status (1)

Country Link
JP (1) JP2000311924A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002277412A (en) * 2001-03-21 2002-09-25 Olympus Optical Co Ltd Inspection screen displaying method and substrate inspection system
WO2003087923A1 (en) * 2002-04-03 2003-10-23 Nh Techno Glass Corporation Liquid crystal display unit-use glass substrate and method of producing mother glass and mother glass inspection device
JP2003322842A (en) * 2002-05-03 2003-11-14 Chi Mei Electronics Corp Method for sorting substrate, method for sorting the same substrate by defining working area of substrate and method for defining working area of substrate
JP2009170606A (en) * 2008-01-15 2009-07-30 Hitachi High-Technologies Corp Pattern defect analysis equipment, pattern defect analysis method, and pattern defect analysis program
CN101893579A (en) * 2009-05-19 2010-11-24 日本麦可罗尼克斯股份有限公司 Apparatus and method for visual inspection
WO2011132929A2 (en) * 2010-04-21 2011-10-27 주식회사 엘지화학 Glass sheet cutting device
CN105358495A (en) * 2013-08-27 2016-02-24 日本电气硝子株式会社 Glass substrate production management system and glass substrate production management method

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002277412A (en) * 2001-03-21 2002-09-25 Olympus Optical Co Ltd Inspection screen displaying method and substrate inspection system
JP4649051B2 (en) * 2001-03-21 2011-03-09 オリンパス株式会社 Inspection screen display method and substrate inspection system
WO2003087923A1 (en) * 2002-04-03 2003-10-23 Nh Techno Glass Corporation Liquid crystal display unit-use glass substrate and method of producing mother glass and mother glass inspection device
JPWO2003087923A1 (en) * 2002-04-03 2005-08-25 エヌエッチ・テクノグラス株式会社 GLASS SUBSTRATE FOR LIQUID CRYSTAL DISPLAY DEVICE, MANUFACTURING METHOD THEREOF, AND MOTHER GLASS INSPECTION DEVICE
CN100462789C (en) * 2002-04-03 2009-02-18 Nh科技玻璃株式会社 Liquid crystal display unit-use glass substrate and method of producing mother glass and mother glass inspection device
JP2003322842A (en) * 2002-05-03 2003-11-14 Chi Mei Electronics Corp Method for sorting substrate, method for sorting the same substrate by defining working area of substrate and method for defining working area of substrate
US8121393B2 (en) 2008-01-15 2012-02-21 Hitachi High-Technologies Corporation Pattern defect analysis equipment, pattern defect analysis method and pattern defect analysis program
JP2009170606A (en) * 2008-01-15 2009-07-30 Hitachi High-Technologies Corp Pattern defect analysis equipment, pattern defect analysis method, and pattern defect analysis program
US8280148B2 (en) 2008-01-15 2012-10-02 Hitachi High-Technologies Corporation Pattern defect analysis equipment, pattern defect analysis method and pattern defect analysis program
CN101893579A (en) * 2009-05-19 2010-11-24 日本麦可罗尼克斯股份有限公司 Apparatus and method for visual inspection
WO2011132929A3 (en) * 2010-04-21 2012-02-09 주식회사 엘지화학 Glass sheet cutting device
WO2011132929A2 (en) * 2010-04-21 2011-10-27 주식회사 엘지화학 Glass sheet cutting device
US8821211B2 (en) 2010-04-21 2014-09-02 Lg Chem, Ltd. Device for cutting of glass sheet
US9327381B2 (en) 2010-04-21 2016-05-03 Lg Chem, Ltd. Device for cutting of glass sheet
CN105358495A (en) * 2013-08-27 2016-02-24 日本电气硝子株式会社 Glass substrate production management system and glass substrate production management method

Similar Documents

Publication Publication Date Title
JPH0318708A (en) Method and device for inspecting surface
JP3938227B2 (en) Foreign object inspection method and apparatus
JP4109799B2 (en) Manufacturing method of semiconductor device
JP2000311924A (en) Method and apparatus for visual inspection
US8094926B2 (en) Ultrafine pattern discrimination using transmitted/reflected workpiece images for use in lithography inspection system
TW201543025A (en) Pattern suppression in logic for wafer inspection
US8055056B2 (en) Method of detecting defects of patterns on a semiconductor substrate and apparatus for performing the same
JP4052733B2 (en) Foreign matter inspection method for patterned wafer
JP5622338B2 (en) Method for discriminating and checking foreign matter and scratch marks in semiconductor device manufacturing process
JP4408902B2 (en) Foreign object inspection method and apparatus
JP2003057193A (en) Foreign matter checking apparatus
JP3314217B2 (en) Appearance inspection device
JP2010085145A (en) Inspection device and method
JP3219094B2 (en) Chip size detection method, chip pitch detection method, chip array data automatic creation method, and semiconductor substrate inspection method and apparatus using the same
JPS61193007A (en) Inspecting method for rod type projection body
JP4909215B2 (en) Inspection method and apparatus
JP2003232624A (en) Defect inspection device
JPH08145901A (en) Inspection equipment of foreign substance of transparent metal thin film substrate
JP3348059B2 (en) Method for manufacturing semiconductor device
JPH0624214B2 (en) Method and apparatus for visual inspection of circuit pattern of chip to be inspected
JPS59147206A (en) Object shape inspecting apparatus
JPH0621179A (en) Erasing method for eliminated area of ic chip
JP3572545B2 (en) Pass / fail judgment method of substrate
JPS6222530B2 (en)
JP2013068633A (en) Automated wafer defect inspection system and method for executing inspection