JP2013068633A - Automated wafer defect inspection system and method for executing inspection - Google Patents

Automated wafer defect inspection system and method for executing inspection Download PDF

Info

Publication number
JP2013068633A
JP2013068633A JP2012276774A JP2012276774A JP2013068633A JP 2013068633 A JP2013068633 A JP 2013068633A JP 2012276774 A JP2012276774 A JP 2012276774A JP 2012276774 A JP2012276774 A JP 2012276774A JP 2013068633 A JP2013068633 A JP 2013068633A
Authority
JP
Japan
Prior art keywords
wafer
inspection
die
defect
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012276774A
Other languages
Japanese (ja)
Inventor
Jeffrey O'dell
オデール ジェフリー
Mark Harless
ハーレス マーク
Thomas Verburgt
バーバーグ トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
August Technology Corp
Original Assignee
August Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by August Technology Corp filed Critical August Technology Corp
Publication of JP2013068633A publication Critical patent/JP2013068633A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an automated inspection system and a method for replacing a present manual inspection process.SOLUTION: An automated defect inspection system (10) is used for inspecting a patterned wafer, all wafers, a damaged wafer, a partial wafer, a waffle pack, MCM, and so on. The inspection system is intended for second optical wafer inspection and designed especially to inspect metallization defects such as scratch, void, corrosion and bridging, and defects such as a diffusion defect, a coat protection layer defect, a writing defect, a glass insulation defect, chip and crack from a notch, a solder projection defect, and a bond pad area defect.

Description

(関連出願の参照)
本出願は、1998年7月15日に出願された、米国仮特許出願第60/092923号および同第60/092701号の利益を主張する。
(Refer to related applications)
This application claims the benefit of US Provisional Patent Application Nos. 60/092923 and 60/092701, filed July 15, 1998.

(発明の背景)
(技術分野)
本発明は、半導体産業のための欠陥検査システムに関係する。より詳細には、本発明は、フィルムフレーム上、JEDECトレイ、Auerボート、ゲルパックまたはワッフルパック(waffle pack)のダイ、MCMとしばしば呼ばれる多チップモジュールなどのような、パターンウェハ(patterned wafer)、全ウェハ、切込みウェハ(sawn wafers)のための自動化欠陥検査システムに関し、これは、具体的には、金属被膜(metalization)欠陥(スクラッチ、ボイド、腐食、ブリッジング)、拡散欠陥、パシベーション層欠陥、スクライビング欠陥、ガラス絶縁欠陥、切込み由来のチップおよびクラック、および隆起またはボンドパッド領域欠陥(例えば、金またはハンダ隆起欠陥あるいは類似の相互接続欠陥)のような欠陥のための第2の光学ウェハ検査について意図され、設計される。具体的には、本発明は、集積回路、写真平板回路網を埋めこまれたLCDパネルなどの自動化欠陥検査システムであり、ここで、このシステムは、以下のように使用される:このシステムは、優良なダイモデルを生じる画像ヘッド下で複数の既知の優良なダイを観察することによって訓練され、検査レシピが検査パラメータを規定するためにシステムに入力され、ダイが装填され、整列され、優良なダイモデルとの比較で欠陥について画像ヘッドによって観察される場所で欠陥検査が行われ、確認された欠陥の任意の評価が行われ得、ユーザーは、必要に応じてその報告を受容または出力し得る。
(Background of the Invention)
(Technical field)
The present invention relates to a defect inspection system for the semiconductor industry. More particularly, the present invention relates to patterned wafers, all on a film frame, such as JEDEC trays, Auer boats, gel packs or waffle pack dies, multichip modules often referred to as MCMs, etc. For automated defect inspection systems for wafers, saw wafers, specifically metallization defects (scratches, voids, corrosion, bridging), diffusion defects, passivation layer defects, scribing Second optical wafers for defects such as defects, glass insulation defects, chip and cracks from notches, and bumps or bond pad area defects (eg, gold or solder bump defects or similar interconnect defects). Is intended for testing, it is designed. Specifically, the present invention is an automated defect inspection system, such as an integrated circuit, an LCD panel embedded with a photolithographic network, where the system is used as follows: Trained by observing multiple known good dies under the image head, resulting in a good die model, inspection recipes are entered into the system to define inspection parameters, dies are loaded, aligned and good Defect inspections can be performed where the defect is observed by the image head in comparison to the correct die model, and any assessment of the identified defects can be made, and the user accepts or outputs the report as necessary. obtain.

(背景の情報)
過去数十年に渡って、半導体は、使用および一般性において指数関数的に成長している。半導体は、コンピューター、エレクトロニクスの進歩を導入し、一般的に、多くの以前には困難、高価および/または時間を消費する機械プロセスを単純化した素早い電気的プロセスに変革することによって、事実上、社会に変革をもたらした。半導体におけるこのブームは、コンピュータおよびエレクトロニクス、より具体的には、それが組立ラインにて、研究室の試験設備にて、机上のパソコンにて、またはホームエレクトロニクスおよびおもちゃにてであるかどうかにかかわらず、より速く、より進歩したコンピュータおよびエレクロトニクスについてのビジネスおよび個人による飽くことのない望みによって刺激されている。
(Background information)
Over the past decades, semiconductors have grown exponentially in use and generality. Semiconductors, in effect, introduced the advancement of computers, electronics, and in general, by transforming many previously difficult, expensive and / or time consuming mechanical processes into simplified electrical processes that are simplified, Changed society. This boom in semiconductors is related to computers and electronics, more specifically whether it is in assembly lines, in laboratory test facilities, on desktop computers, or in home electronics and toys. Inspired by the insatiable desires of business and individuals about computers and electronics that are faster and more advanced.

半導体の製造は、最終製品の品質、スピード、および実行において、ならびに製造プロセスの品質、スピード、および性能において大きな改善がなされている。しかし、より速く、より信頼性があり、より高い性能の半導体に対する需要が続いている。   Semiconductor manufacturing has made significant improvements in the quality, speed, and performance of the final product and in the quality, speed, and performance of the manufacturing process. However, there is a continuing demand for faster, more reliable and higher performance semiconductors.

過去十年ほどに渡って発展された1つのプロセスは、半導体検査プロセスである。製造プロセス全体に渡って半導体を検査する際の利点は、不良なウェハが最終検査によるかまたは使用時の失敗によるのいずれかによって完成までプロセスされて欠陥が存在することが分かるのみではなく、種々の工程で除かれ得る点で明らかである。   One process that has evolved over the past decade is the semiconductor inspection process. The advantage of inspecting semiconductors throughout the manufacturing process is not only that defective wafers are processed to completion either by final inspection or due to failure in use, but there are various defects. This is obvious in that it can be removed in the process.

半導体製造プロセスの典型的な例は、以下のように要約される。裸全ウェハが製造される。その後、回路網が裸全ウェハ上に作製される。次いで、回路網を有する全ウェハは、ダイとしてこの産業において公知のより小さなピースに切込みされる。その後、ダイは、当該分野で周知の、典型的には、ワッフルパックおよび/またはゲルパックにあるいは基板のダイとしてプロセスされる。   A typical example of a semiconductor manufacturing process is summarized as follows. Bare whole wafers are manufactured. Thereafter, a network is fabricated on the bare whole wafer. The entire wafer with circuitry is then cut into smaller pieces known in the industry as dies. The dies are then processed into waffle packs and / or gel packs, well known in the art, or as substrate dies.

今日、種々の検査プロセスがこの半導体プロセスの間に行われることが周知である。裸ウェハ検査は、砂から最初に作製した後および/またはそのウェハの洗浄の後の長時間後ではなく、必ず回路網を形成するいずれの層の堆積の前に、裸全ウェハで行われ得る。裸ウェハ検査の間に検査される欠陥には、表面粒子、および表面不完全または不規則が挙げられる。   It is well known today that various inspection processes are performed during this semiconductor process. Bare wafer inspection can be performed on bare whole wafers before the deposition of any layer that always forms a network, rather than after first being made from sand and / or after a long time after cleaning the wafer. . Defects that are inspected during bare wafer inspection include surface particles and surface imperfections or irregularities.

層の堆積の間(これは、回路構築である)、全ウェハ上で、1つ以上の第1光学検査が行われ得る。第1光学検査は、回路網作製の間のウェハの「プロセス中」検査である。この第1検査は、それぞれの層が堆積した後に、あまり頻繁ではない間隔で、または1度だけ、全ての堆積の間またはその後であり得る。この第1の光学検査は、普通、0.1ミクロンから<1ミクロンの範囲でサブミクロンレベルである。このプロセスは、マスク位置合わせまたは余分な金属、不足の金属、混入物などのような欠陥をチェックするために使用される。この第1の検査は、ウェハの回路網発展の間に行われる。   During layer deposition (this is circuit construction), one or more first optical inspections can be performed on the entire wafer. The first optical inspection is an “in process” inspection of the wafer during network fabrication. This first inspection can be at less frequent intervals after each layer is deposited, or only once, during or after all depositions. This first optical inspection is usually at the submicron level in the range of 0.1 microns to <1 micron. This process is used to check for mask alignment or defects such as excess metal, missing metal, contaminants, etc. This first inspection is performed during the development of the wafer network.

一旦、全ウェハが少なくとも完全に堆積する(全ての回路網がその上に作製される)と、ポスト第1(または第1.5)検査は、完全にプロセスされた全ウェハで行われる。一般的に、これは、パシベーション層の堆積の前であるが、その必要はない。さらに、このポスト第1検査は、一般的に、全ウェハの電気的検査またはプロ−ビングの前である。この検査は、典型的に、0.5ミクロン〜1ミクロンの光学的検査である。   Once the entire wafer is at least completely deposited (all circuitry is fabricated thereon), the post first (or 1.5) inspection is performed on the fully processed wafer. In general, this is before the deposition of the passivation layer, but this is not necessary. Further, this post first inspection is generally prior to electrical inspection or probing of the entire wafer. This inspection is typically an optical inspection of 0.5 microns to 1 micron.

全ウェハが完全にプロセスされた後に、1以上の第2光学検査が行われる。前部端(front end)第2光学検査は、全ウェハが完全にプロセスされた後に、プロービングが必要な場合には、デバイスの品質を決定するためのこのプロービングまたは電気的試験の直前または直後に行われる。後部端(back end)第2光学検査は、ダイまたはウェハに隆起を適用する間、ウェハを切込み(sawn)ウェハに切込みをする間またはその後、ウェハをさいの目に切る間またはその後、ダイを摘み上げ、トレイもしくはワッフルパックもしくはゲルパックのような他のパッケージに置く間またはその後、ウェハを基盤上に置く間またはその後などのような種々の段階で行われる。この第2光学検査は、一般的に、1+ミクロンのレベルであり、一般的に、金属被膜欠陥(例えば、スクラッチ、ボイド、腐食、およびブリッジング)、拡散欠陥、パシベーション層欠陥、スクライビング欠陥、ガラス絶縁欠陥、切込み由来のチップおよびクラック、およびプローブまたはボンドパッド領域欠陥である。   One or more second optical inspections are performed after the entire wafer has been completely processed. The front end second optical inspection is performed immediately before or after this probing or electrical test to determine device quality, if probing is required after the entire wafer has been fully processed. Done. The back end second optical inspection picks up the die while applying ridges to the die or wafer, during or after cutting the wafer into the saw, and during or after dicing the wafer. , During placing in other packages such as trays or waffle packs or gel packs, or thereafter at various stages such as during or after placing the wafer on the substrate. This second optical inspection is typically at the 1+ micron level and is typically metal film defects (eg, scratches, voids, corrosion, and bridging), diffusion defects, passivation layer defects, scribing defects, glass Insulation defects, chips and cracks from notches, and probe or bond pad area defects.

実際のパッケージングの後に、第3光学検査が行われる。このパッケージングは、以下のうちの少なくとも1つを含む:ダイを基板上に配置する工程、ダイをワイヤーボンディングする工程、リード線を接続する工程、フリップチップにボールを接続する工程など。この時点で、検査は、ボールグリッドアレイ、リード線直線性、ワイヤーボンディング、インクマーキング、および任意のパーケージに対する欠陥(例えば、チップ、クラックおよびボイド)を検査する工程を含む。この第3のレベルの検査は、一般的に、5+ミクロンのレベルである。   After the actual packaging, a third optical inspection is performed. This packaging includes at least one of the following: placing the die on the substrate, wire bonding the die, connecting the lead wires, connecting the ball to the flip chip, etc. At this point, inspection includes inspecting the ball grid array, lead linearity, wire bonding, ink marking, and defects for any package (eg, chips, cracks and voids). This third level of inspection is generally at the 5+ micron level.

この半導体検査産業の焦点は、裸ウェハおよび第1光学検査である。多くの業界大手が、ADE、KLA、Tencor、Inspex、Applied、Orbitなどを含むこれらの検査を実行するための第1光学検査システムを開発し、特許化し、製造し、市販している。   The focus of this semiconductor inspection industry is bare wafer and first optical inspection. Many industry leaders have developed, patented, manufactured and marketed first optical inspection systems to perform these inspections, including ADE, KLA, Tencor, Inspex, Applied, Orbit, etc.

しばしば、この装置は、非常に高価で大きい。第1検査段階では、この費用および機械の大きさの問題は、後の検査段階ほどには重要ではない。なぜなら、比較的少数の団体のみがシリコンウェハを製造し、従って、裸または切込みウェハを購入し、さらにこれらを最終チップにプロセスする非常に多くの会社と比較すれば、裸ウェハを検査することが必要であるからである。これらは、しばしば、高価で大きな検査デバイスは、より小さな店などに対して費用が正当ではなく、第2および第3段階における必要性を満足し、そしてプロセスウェハを仕上げる非常に多くのより小さな会社に対してより経済的な検査装置が必要である。   Often, this device is very expensive and large. In the first inspection stage, this cost and machine size issue is not as important as in the later inspection stage. Because only a relatively small number of organizations manufacture silicon wafers and therefore buy bare or cut wafers, and compare them to the vast majority of companies that process them into final chips, it is possible to inspect bare wafers. Because it is necessary. These are often expensive, large inspection devices that are not justified for smaller stores, etc., satisfy the needs in the second and third stages, and a very large number of smaller companies that finish process wafers. However, a more economical inspection device is required.

より少ない程度、いくらかの資金が第3光学検査に費やされ、STI、View Engineering、RVSI、およびICOSを含むいくらかの会社がこの目的のためにシステムを開発し、それらのシステムを市販している。   To a lesser extent, some funds are spent on the third optical inspection, and several companies, including STI, View Engineering, RVSI, and ICOS, have developed systems for this purpose and are marketing these systems. .

しかし、これらのシステムのいずれも、第2光学の特定および独特の制約に取り組まず、この領域は大部分無視されている。実際の適用において、第2の光学検査は、人および顕微鏡装置を使用する手動の検査によってわずかに実行されている。この手動のプロセスは、操作者のストレス、目の疲労、倦怠ならびに、発見の重要性についての、異なる操作者による異なる認知を含む種々の因子のために不正確である。さらに、より小さな回路形状、およびより高いスループット要求がこの第2光学レベルにおける半導体検査における要求を増しており、これら全ては、さらに操作者のストレス、目の疲れ、および時々より低い品質という結果になる。   However, none of these systems address the specific and unique constraints of the second optics, and this area is largely ignored. In practical applications, the second optical inspection is performed slightly by manual inspection using a person and a microscope device. This manual process is inaccurate due to various factors, including operator perception, eye fatigue, fatigue, and different perceptions by different operators about the importance of discovery. In addition, smaller circuit shapes and higher throughput requirements are increasing the demands on semiconductor inspection at this second optical level, all of which further results in operator stress, eye fatigue, and sometimes lower quality. Become.

金属被膜欠陥(スクラッチ、ボイド、腐食、およびブリッジング)、拡散欠陥、パシベーション層欠陥、スクライビング欠陥、ガラス絶縁欠陥、切込み由来のチップおよびクラックなどに対する検査についての必要に対する第2の光学検査段階に加えて、隆起が最近さらに重要になっている。これは、リード線よりも、隆起インターフェース接続またはフリップチップの使用における最近の流れのためであり、第2光学検査の重要性を拡大し、従って手動検査を越える装置およびシステムの必要性がある。   In addition to the second optical inspection stage for the need for inspection for metal coating defects (scratches, voids, corrosion and bridging), diffusion defects, passivation layer defects, scribing defects, glass insulation defects, chips and cracks derived from cuts, etc. Uplift has become more important recently. This is due to the recent trend in the use of raised interface connections or flip-chips rather than leads, expanding the importance of second optical inspection, and thus there is a need for devices and systems that go beyond manual inspection.

(本発明の目的および要旨)
現在の手動検査プロセスを置き換える自動化検査システムを提供することが本発明の目的である。
(Object and summary of the present invention)
It is an object of the present invention to provide an automated inspection system that replaces current manual inspection processes.

第2光学検査システム技術の新規な状態を提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide a new state of the second optical inspection system technology.

パターンウェハ、全ウェハ、切込みウェハ、JEDECトレイ、Auerボート、ゲルパックまたはワッフルパックのダイ、MCMなどの自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system such as pattern wafers, whole wafers, cut wafers, JEDEC trays, Auer boats, gel pack or waffle pack dies, MCMs and the like.

第2光学ウェハ検査を特に意図し、そのために設計された自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system specifically intended for and designed for the second optical wafer inspection.

金属被膜欠陥(スクラッチ、ボイド、腐食、ブリッジング)、拡散欠陥、パシベーション層欠陥、スクライビング欠陥、ガラス絶縁欠陥、切込み由来のチップおよびクラック、プローブ領域欠陥、隆起領域欠陥および/またはボンドパッド領域欠陥のような欠陥を検査するために自動化欠陥検査システムを提供することが本発明のさらなる目的である。   Metal film defects (scratches, voids, corrosion, bridging), diffusion defects, passivation layer defects, scribing defects, glass insulation defects, chips and cracks derived from notches, probe area defects, raised area defects and / or bond pad area defects It is a further object of the present invention to provide an automated defect inspection system for inspecting such defects.

各ウェハの各ダイの手動顕微鏡検査の必要性を除くまたは有意に減らす自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that eliminates or significantly reduces the need for manual microscopy of each die on each wafer.

正確で素早い方法でさらに小さい回路形状を観察する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that observes even smaller circuit shapes in an accurate and quick manner.

手動検査よりもより高いスループットを提供する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that provides higher throughput than manual inspection.

改善された検査の質および一貫性を提供する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that provides improved inspection quality and consistency.

改善されたプロセスコントロールを提供する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that provides improved process control.

検査レシピを有し、ユーザーの検査要求に対してシステムをカスタマイズするためにこのようなレシピを作成し、コピーし、編集する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that has inspection recipes and that creates, copies, and edits such recipes to customize the system for user inspection requirements.

半導体ウェハ観察を実行するためにデジタルイメージを使用する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that uses digital images to perform semiconductor wafer observations.

優良なダイを検査することによって訓練され、その結果、一旦、訓練されるとシステムがそれが学習したことから変化を検出する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that is trained by inspecting a good die so that once trained, the system detects changes from what it has learned.

訓練可能な自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide a trainable automated defect inspection system.

優良なダイのモデルを開発し、このモデルを未知の品質のダイを検査するために使用する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that develops a good die model and uses this model to inspect an unknown quality die.

優良なダイモデルを使用して、「優良ダイ」訓練工程および欠陥検査工程を含む自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to use an excellent die model to provide an automated defect inspection system that includes a “excellent die” training process and a defect inspection process.

「優良ダイ」訓練工程、検査レシピ作成工程、および欠陥検査工程を含む自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that includes a “good die” training process, an inspection recipe creation process, and a defect inspection process.

「優良ダイ」訓練工程、検査レシピ作成工程、欠陥検査工程、欠陥評価工程、および報告発行または出力工程を含む自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that includes a “good die” training process, an inspection recipe creation process, a defect inspection process, a defect evaluation process, and a report issuance or output process.

各ダイが均一に位置されるように、各ウェハ、基板、または検査されるためのダイを備える他のデバイスの多次元調節を提供する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that provides multi-dimensional adjustment of each wafer, substrate, or other device comprising a die to be inspected so that each die is uniformly positioned. is there.

各ダイが均一に配置されるように、各ウェハ、基板、または検査されるためのダイを備える他のデバイスのx、y、シータ(θ)調節を提供する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   Providing an automated defect inspection system that provides x, y, theta (θ) adjustment of each wafer, substrate, or other device comprising a die to be inspected so that each die is uniformly arranged It is a further object of the present invention.

各ウェハの粗(course)調節、微細調節、および/または焦点化を提供する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that provides coarse adjustment, fine adjustment, and / or focusing of each wafer.

多数の優良なダイを観察し、それからモデルを発展させることによって「優良なダイ」のモデリングを提供する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that provides a “good die” modeling by observing a number of good dies and then developing the model.

静的および適切に整列されたダイを観察するための画像ヘッドまたはカメラを使用する欠陥検査を提供する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that provides defect inspection using an image head or camera for observing statically and properly aligned dies.

動的にまたは動きながらなお適切に整列されたダイを観察するための画像ヘッドまたはカメラを使用する欠陥検査を提供する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that provides defect inspection using an image head or camera to observe dies that are still properly aligned while dynamically or moving.

動的にまたは動きながらなお適切に整列されたダイを観察するための画像ヘッドまたはカメラを使用する欠陥検査を提供する自動化欠陥検査システムを提供することが本発明のさらなる目的であって、ここで、ストロボ照射が動的に動くダイの静止図を撮るために使用される。   It is a further object of the present invention to provide an automated defect inspection system that provides defect inspection using an image head or camera to observe still properly aligned dies while dynamically or moving, where The strobe illumination is used to take a static picture of a die that moves dynamically.

欠陥を検出されたシステムの評価を提供する自動化欠陥検査システムを提供することが本発明のさらなる目的であって、これによってユーザーが全てのダイまたはダイの全ての部分を見る必要がなく、代わりにマークされたまたは気付いた欠陥を観察するだけである。   It is a further object of the present invention to provide an automated defect inspection system that provides an evaluation of a system in which defects have been detected, thereby eliminating the need for the user to view every die or every part of a die, instead Just observe the marked or noticed defects.

ダイ位置または間隔のドリフティングまたは不規則性を説明する方法を提供する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that provides a method for accounting for die position or spacing drifting or irregularities.

ダイが不規則に間隔が置かれ、回転され、ドリフトされるなどである延ばされたフィルムフレームを検査するための手段を提供する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that provides a means for inspecting extended film frames in which dies are randomly spaced, rotated, drifted, etc. .

サイズ、位置、形、形状ならびにハンダ隆起、金隆起、ボンドパッドなどの他の特徴を測定するための方法を提供する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that provides a method for measuring size, position, shape, shape and other features such as solder bumps, gold bumps, bond pads and the like.

金隆起、ハンダ隆起、相互接続などの質、またはボンドパッド上のプローブマークを検査するための方法を提供する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that provides a method for inspecting the quality of gold bumps, solder bumps, interconnects, etc., or probe marks on bond pads.

ボンドパッド、隆起または相互接続の欠陥を検出するための方法を提供する自動化欠陥検査システムを提供することが本発明のさらなる目的である。   It is a further object of the present invention to provide an automated defect inspection system that provides a method for detecting defects in bond pads, bumps or interconnects.

本発明のなお他の利点および利益は、以下の要約および詳細な説明を読んで理解することによって当業者に明らかになる。   Still other advantages and benefits of the present invention will become apparent to those of ordinary skill in the art upon reading and understanding the following summary and detailed description.

従って、本発明は、これらおよび他の目的を満足し、これは自動化検査装置、システムおよびプロセスに関係する。具体的には、本発明は、全パターンウェハ、切込みウェハ、破損ウェハ、部分ウェハ、およびフィルムフレーム上の任意の種類のウェハ、ダイ、ゲルパックのダイ、ワッフルパックのダイ、しばしばMCMと呼ばれる多チップモジュール、JEDECトレイ、Auerボート、ならびに検出のための他のウェハおよびダイパッケージ構成を含む任意の形態の半導体ウェハを検査する自動化方法であり、この方法は、(1)複数の既知の優良ウェハの光学的観察によって優良なウェハのパラメータについてモデルを訓練する工程、および(2)このモデルを使用する未知の品質のウェハを検査する工程を包含する。   The present invention thus satisfies these and other objectives, which relate to automated inspection equipment, systems and processes. Specifically, the present invention relates to full pattern wafers, cut wafers, broken wafers, partial wafers, and any type of wafer, die, gel pack die, waffle pack die on a film frame, multichip often referred to as MCM An automated method for inspecting any form of semiconductor wafer, including modules, JEDEC trays, Auer boats, and other wafer and die package configurations for detection, which includes (1) a plurality of known good wafers Training the model for good wafer parameters by optical observation, and (2) inspecting unknown quality wafers using this model.

例えば、本発明は以下の項目を提供する。   For example, the present invention provides the following items.

(項目1)自動化方法であって、全パターン化ウェハ、切込みウェハ、破損ウェハ、部分ウェハ、およびフィルムフレーム上の任意の種類のウェハ、ダイ、ゲルパックのダイ、ワッフルパックのダイ、MCMと呼ばれる多チップモジュール、JEDECトレイ、Auer ボート、ならびに他のウェハおよびダイパッケージ形状を含む、任意の形態における半導体ウェハを欠陥について検査する自動化方法であり、該方法は、以下の工程:
複数の既知の良好なウェハの光学的観察を介して、良好なウェハのパラメータに関してモデルを訓練する工程;および
未知の品質のウェハを該モデルを使用して検査する工程、
を包含する方法。
(Item 1) Automated method, all patterned wafers, notched wafers, damaged wafers, partial wafers, and any kind of wafer on film frame, die, gel pack die, waffle pack die, many called MCM An automated method for inspecting semiconductor wafers in any form for defects, including chip modules, JEDEC trays, Auer boats, and other wafer and die package shapes, which include the following steps:
Training the model for good wafer parameters via optical observation of a plurality of known good wafers; and inspecting an unknown quality wafer using the model;
Including the method.

(項目2)上記モデルを訓練する工程が、カメラを介して複数の既知の良好なウェハを整列させる工程、および観察する工程を包含する、項目1に記載の自動化検査方法。   (Item 2) The automated inspection method according to item 1, wherein the step of training the model includes a step of aligning and observing a plurality of known good wafers via a camera.

(項目3)上記モデルを訓練する工程が、上記複数の既知の良好なウェハの各々の画素の格子における各画素のグレイスケール測定をする工程、を包含する項目2に記載の自動化検査方法。   (Item 3) The automated inspection method according to item 2, wherein the step of training the model includes a step of performing gray scale measurement of each pixel in a lattice of pixels of each of the plurality of known good wafers.

(項目4)上記モデルを訓練する工程が、0から255スケールまでの各画素の上記グレイスケール測定をする工程、をさらに包含する、項目3に記載の自動化検査方法。   (Item 4) The automated inspection method according to item 3, wherein the step of training the model further includes the step of measuring the gray scale of each pixel from 0 to 255 scale.

(項目5)上記モデルを訓練する工程が、上記複数の既知の良好なウェハにおいて、各画素に対するすべての上記グレイスケール測定の平均および標準偏差を計算する工程をさらに包含する、項目3に記載の自動化検査方法。   5. The method of claim 3, wherein training the model further comprises calculating an average and standard deviation of all the grayscale measurements for each pixel in the plurality of known good wafers. Automated inspection method.

(項目6)上記複数の既知の良好なウェハの、各画素に対する全ての上記グレイスケール測定の上記平均および標準偏差を計算する工程が、上限及び下限を提供し、その間において、未知の品質のウェハにおける等価な画素におけるグレイスケール測定が良好とされるが、一方で該上限および下限の外側の、未知の品質のウェハにおける等価の画素におけるグレイスケール測定が、少なくとも疑わしい完全性とされる、項目5に記載の自動化検査方法。   (Item 6) The step of calculating the average and standard deviation of all the grayscale measurements for each pixel of the plurality of known good wafers provides upper and lower limits, between which wafers of unknown quality Item 5 where the grayscale measurement at the equivalent pixel in is considered good, while the grayscale measurement at the equivalent pixel in the unknown quality wafer outside the upper and lower limits is at least of questionable integrity. The automated inspection method described in 1.

(項目7)どれくらい多くの標準偏差が、上記平均から離れているかを示す値である検査パラメータが、上記上限および上記下限を規定する際に、受容可能であるかに関して、システムを訓練する工程をさらに包含する、項目6に記載の自動化検査方法。   (Item 7) The step of training the system as to whether test parameters, which are values indicating how much standard deviation is away from the average, are acceptable in defining the upper and lower limits. The automated inspection method according to item 6, further comprising:

(項目8)ウェハの調節機能およびパラメータに関して、システムを訓練する工程をさらに包含する、項目1に記載の自動化検査方法。   8. The automated inspection method of claim 1, further comprising the step of training the system with respect to wafer adjustment functions and parameters.

(項目9)少なくとも以下:ウェハ形状、ウェハサイズ、ウェハ上のダイ形状、ウェハ上のダイサイズ、ウェハ上のダイの行の数、ウェハ上のダイの列の数、の1つに関してシステムを訓練する工程をさらに包含する、項目1に記載の自動化検査方法。   (Item 9) Train the system on at least one of the following: wafer shape, wafer size, die shape on wafer, die size on wafer, number of die rows on wafer, number of die columns on wafer The automated inspection method according to item 1, further comprising a step of:

(項目10)検査パラメータに関してシステムを訓練する工程をさらに包含する、項目1に記載の自動化検査方法。   (Item 10) The automated inspection method according to item 1, further comprising the step of training the system regarding inspection parameters.

(項目11)少なくとも以下:基板がどのように格納容器から選択されるかを規定する工程、ウェハ上のダイが欠陥検査のためにどのように選択されるかを規定する工程、および必要であれば、どのように検査マップが入力され、または出力されるかを規定する工程、のうちの1つの工程を実行するための検査の間に使用される検査レシピを作製する工程をさらに包含する、項目1に記載の自動化検査方法。   (Item 11) At least the following: defining how the substrate is selected from the containment, defining how the die on the wafer is selected for defect inspection, and if necessary For example, further comprising creating an inspection recipe to be used during inspection to perform one of the steps of defining how an inspection map is input or output. Item 2. The automated inspection method according to item 1.

(項目12)検査の完了に次いで欠陥評価する工程をさらに包含し、それにより良好なウェハモデルに合わないダイのみが評価される、項目1に記載の方法。   (Item 12) The method according to item 1, further including a step of defect evaluation following completion of the inspection, whereby only dies that do not fit a good wafer model are evaluated.

(項目13)自動化システムであって、全パターンウェハ、切込みウェハ、破損ウェハ、部分ウェハ、およびフィルムフレーム上の任意の種類のウェハ、ダイ、ゲルパックのダイ、ワッフルパックのダイ、しばしばMCMと呼ばれる多チップモジュール、JEDECトレイ、Auer ボート、ならびに他のウェハおよびダイパッケージ形状、を含む任意の形態のウェハなどの基板を欠陥について、検査するための自動化システムであり、該システムは以下:
ウェハ検査プレート;
該検査プレートにウェハを提供するための手段;
同じ、x、y、zおよびθ位置において、該検査プレートに提供された各々のおよび全てのウェハを整列させるためのウェハ調節デバイス;
訓練の間の複数の既知の良好な品質のウェハの視覚的入力のための、そして検査の間の他の未知の品質のウェハの視覚検査のための、視覚検査デバイス、および、
コンピュータシステムであって、複数の既知の良好な品質のウェハ上の各画素に対して、グレイスケール測定を取ることにより、良好な品質のウェハのモデルを開発するための、処理工程およびメモリ能力を有し、そこからの各画素位置に対する、平均および標準偏差を計算し、さらに他の未知の品質のウェハを該モデルと比較して比べる、コンピュータシステム、
を備えるシステム。
(Item 13) An automated system for all pattern wafers, cut wafers, damaged wafers, partial wafers, and any type of wafer, die, gel pack die, waffle pack die on the film frame, often referred to as MCM An automated system for inspecting a substrate, such as a chip module, JEDEC tray, Auer boat, and any form of wafer, including other wafer and die package shapes, for defects, including:
Wafer inspection plate;
Means for providing a wafer to the inspection plate;
A wafer conditioning device for aligning each and every wafer provided on the test plate at the same x, y, z and θ positions;
Visual inspection device for visual input of multiple known good quality wafers during training and for visual inspection of other unknown quality wafers during inspection, and
A computer system that provides processing and memory capabilities to develop a good quality wafer model by taking a grayscale measurement for each pixel on a plurality of known good quality wafers. A computer system that calculates and averages and standard deviations for each pixel location therefrom, and compares other unknown quality wafers relative to the model;
A system comprising:

(項目14)少なくとも上記ウェハの一部の画像を、カメラにより見られるように焦点化するための焦点化機構をさらに備える、項目13に記載の自動化システム。   (Item 14) The automation system according to item 13, further comprising a focusing mechanism for focusing an image of at least a part of the wafer so as to be seen by a camera.

(項目15)上記視覚検査デバイスがカメラである、項目13に記載の自動化システム。   (Item 15) The automation system according to item 13, wherein the visual inspection device is a camera.

(項目16)上記視覚検査デバイスがCCDカメラである、項目13に記載の自動化システム。   (Item 16) The automation system according to item 13, wherein the visual inspection device is a CCD camera.

(項目17)感度パラメータ、形状、ダイサイズ、ダイ形状、ダイピッチ、行の数、および列の数を含む、パラメータおよび他の制約もしくは情報を入力するためのパラメータを入力するデバイスをさらに備える、項目13に記載の自動化システム。   (Item 17) An item further comprising a device for entering parameters for entering parameters and other constraints or information, including sensitivity parameters, shape, die size, die shape, die pitch, number of rows, and number of columns 13. The automation system according to 13.

(項目18)上記視覚検査デバイスにより見られる光景を、現状においてもしくは以前の保存された時間において、表示するためのディスプレイをさらに備える、項目13に記載の自動化システム。   (Item 18) The automation system of item 13, further comprising a display for displaying the scene viewed by the visual inspection device at the present time or at a previously stored time.

(項目19)上記モデルの外側にあるウェハの画素上にもしくは該画素に隣接して、マークを配置するためのマーキングヘッドをさらに備える、項目13に記載の自動化システム。   (Item 19) The automation system according to item 13, further comprising a marking head for placing a mark on or adjacent to a pixel of the wafer outside the model.

(項目20)フレームおよびフードをさらに含み、該フレーム上で上記ウェハ検査プレート、上記ウェハ調節デバイス、上記視覚検査デバイス、および上記コンピュータシステムが装着され、そして該フードが該検査プレート上の検査領域を包囲するためにある、項目13に記載の自動化システム。   (Item 20) Further comprising a frame and a hood, on which the wafer inspection plate, the wafer adjustment device, the visual inspection device, and the computer system are mounted, and the hood defines an inspection area on the inspection plate. 14. The automation system of item 13, which is for enveloping.

図1は、システムの1つの実施態様の斜視図である。FIG. 1 is a perspective view of one embodiment of the system. 図2は、プロセスの全体のフローチャートである。FIG. 2 is a flowchart of the entire process. 図3は、図2に示されるプロセスの1つの工程のより詳細なフローチャートである。FIG. 3 is a more detailed flowchart of one step of the process shown in FIG. 図4は、図2に示されるプロセスの1つの工程のより詳細なフローチャートである。FIG. 4 is a more detailed flowchart of one step of the process shown in FIG. 図5は、図2に示されるプロセスの1つの工程のより詳細なフローチャートである。FIG. 5 is a more detailed flowchart of one step of the process shown in FIG. 図6は、図2に示されるプロセスの1つの工程のより詳細なフローチャートである。FIG. 6 is a more detailed flowchart of one step of the process shown in FIG. 図7は、図2に示されるプロセスの1つの工程のより詳細なフローチャートである。FIG. 7 is a more detailed flowchart of one step of the process shown in FIG. 図8は、異なる角度での図1に示されるシステムと類似のシステムの全体的な斜視図である。FIG. 8 is an overall perspective view of a system similar to that shown in FIG. 1 at different angles. 図9は、ウェハ頂部プレートおよびオプティクスの正面図である。FIG. 9 is a front view of the wafer top plate and optics. 図10は、ウェハ頂部プレートおよびオプティクスを含む検査ステーションの一部の左正面斜視図である。FIG. 10 is a left front perspective view of a portion of an inspection station including a wafer top plate and optics. 図11は、検査ステーションの頂部の右正面斜視図である。FIG. 11 is a right front perspective view of the top of the inspection station. 図12は、図11に示される検査ステーションの頂部の右側面斜視図である。12 is a right side perspective view of the top of the inspection station shown in FIG. 図13は、オプティックスおよびウェハ頂部プレートの拡大図である。FIG. 13 is an enlarged view of the optics and wafer top plate. 図14は、図9のウェハ頂部プレートおよびオプティクスの側面図である。14 is a side view of the wafer top plate and optics of FIG. 図15は、図10〜12に示される検査ステーションの左側面斜視図である。FIG. 15 is a left side perspective view of the inspection station shown in FIGS. 図16は、ウェハ頂部プレートおよびx、y、およびθ調節器(aligner)の拡大図である。FIG. 16 is an enlarged view of the wafer top plate and the x, y, and θ adjusters. 図17は、検査およびウェハハンドリングステーションの頂部分の部分斜視図である。FIG. 17 is a partial perspective view of the top portion of the inspection and wafer handling station. 図18は、本発明のウェハハンドリングおよびウェハ頂部プレート部分の拡大図である。FIG. 18 is an enlarged view of the wafer handling and wafer top plate portion of the present invention. 図19は、ウェハハンドリングステーションの側面図である。FIG. 19 is a side view of the wafer handling station. 図20は、本発明の暗視野オプションの部分図である。FIG. 20 is a partial view of the dark field option of the present invention. 図21は、暗視野オプションの暗視野レーザーの拡大図である。FIG. 21 is an enlarged view of a dark field laser as a dark field option.

(好ましい実施態様の説明)
本発明の自動化欠陥検査システムは、一般的に10で示され、これは図1および8に全体として(図2〜7および9〜21に詳細な部分で)最良で示され、1つの実施態様において、パターンウェハWのダイの欠陥を見つけるために使用され、この使用ならびに、全ウェハ、切込みウェハ、破損ウェハ、フィルムフレーム、ゲルパックのダイ、ワッフルパックのダイ、MCM、JEDECトレー、Auerボート、および他のウェハの任意の種類のウェハならびにダイパッケージ構成を検査することを含む他の使用が意図される(但し、以後、これらの使用の全てが、ウェハWの検査として一般的に示される)。このシステムは、以下を含む(これらには限定されない)多くの種類の欠陥について検査する:金属被膜欠陥(スクラッチ、ボイド、腐食、ブリッジングなど)、拡散欠陥、パシベーション層欠陥、スクライビング欠陥、ガラス絶縁欠陥、切込み由来のチップおよびクラック、プローブまたはボンド領域欠陥(例えば、プローブマークの損失、変色、金属損失およびプローブブリッジング)、拡散不良、ベーポックス(vapox)など。このシステムはまた、さらにまたは代わりに、相互接続または隆起(金またはハンダ隆起)を、欠陥またはサイズおよび形のような他の特徴について検査するために使用される。
(Description of Preferred Embodiment)
The automated defect inspection system of the present invention is generally indicated at 10, which is best shown generally in FIGS. 1 and 8 (detailed in FIGS. 2-7 and 9-21) and in one embodiment. And used to find die defects on the pattern wafer W, as well as all wafers, notched wafers, broken wafers, film frames, gel pack dies, waffle pack dies, MCMs, JEDEC trays, Auer boats, and Other uses are contemplated, including inspecting any type of wafer as well as die package configuration of other wafers (however, all of these uses will be generally referred to hereinafter as inspection of wafer W). The system inspects many types of defects including (but not limited to): metal film defects (scratches, voids, corrosion, bridging, etc.), diffusion defects, passivation layer defects, scribing defects, glass insulation. Defects, chips and cracks derived from notches, probe or bond region defects (eg, loss of probe marks, discoloration, metal loss and probe bridging), poor diffusion, vapox, etc. This system is also used in addition or alternatively to inspect interconnects or bumps (gold or solder bumps) for defects or other features such as size and shape.

このシステムおよびプロセスは、一般的に図2に示されるように、システムの訓練工程(工程A)、検査レシピを作成する工程(工程B)、この訓練およびレシピに基づくダイまたはウェハを検査する工程(工程C)、所望であれば、欠陥評価(工程D)、および所望であれば、欠陥報告工程(工程E)の多工程プロセスを含む。この目的を実行するためのシステム10は、一般的に、ウェハ試験プレート12、試験プレートにウェハを提供するための14として示される手段、同じx、y、およびθ位置またはx、y、zおよびθ位置にそれぞれのウェハを整列するためのウェハ調節デバイス16(x−y−θまたはx−y−z−θ調節器(aligner))、フォーカス機構18、カメラ20または訓練の間優良なダイの視覚的入力のための、そして検査の間他の未知の品質のダイの視覚的検査のための他の視覚検査デバイス、パラメーターおよび感度パラメーター、形状、ダイのサイズ、ダイの形、ダイのピッチ、行の数、列の数などの他の制約または情報を入力するためのパラメーター入力デバイス22、現在または任意の以前の保存された期間、カメラによって見られる視界を表示するためのディスプレイ24、コンピューターシステム26または入力された優良なダイを保存し、そこからモデルを開発し、モデルとの比較において他のダイを比較し分析するためにプロセシングおよびメモリー能力を有する他のコンピューターのようなデバイス、マーキングヘッド28、フレーム30、フード32、コントロールパネル34、およびシステムパラメーターディスプレー36を備える。   The system and process generally includes a system training step (step A), creating an inspection recipe (step B), inspecting a die or wafer based on this training and recipe, as shown in FIG. (Step C), if desired, includes a multi-step process of defect evaluation (Step D) and, if desired, a defect reporting step (Step E). A system 10 for performing this purpose generally includes a wafer test plate 12, means shown as 14 for providing a wafer to the test plate, the same x, y, and θ positions or x, y, z and Wafer adjustment device 16 (xy-theta or xyz-theta aligner), focus mechanism 18, camera 20 or a good die during training to align each wafer at theta position. Other visual inspection devices for visual input and for visual inspection of other unknown quality dies during inspection, parameters and sensitivity parameters, shape, die size, die shape, die pitch, Parameter input device 22 for entering other constraints or information such as number of rows, number of columns, current or any previously saved period, depending on the camera Processing and memory to store display 24, computer system 26 or entered good die from which to see the field of view seen, develop models from them, and compare and analyze other dies in comparison to the model Other capable computer-like devices, marking head 28, frame 30, hood 32, control panel 34, and system parameter display 36 are provided.

より詳細には、システム10および関連するプロセスは以下のようである。最初に図2に示され、図3により詳細に示される訓練工程(工程A)は、(1)訓練の間の使用のためにコンピューターシステム26において調節機能およびパラメータを規定する工程および/または訓練する工程(および格納する工程)(ここでこの全てが工程A1に示される)、(2)ウェハおよび/またはダイ形状、ウェハおよび/またはダイのサイズ、ダイのピッチ、行の数、列の数などを規定する工程(およびコンピュータシステムに入力する工程)および訓練および/または検査の間で使用するために、全てのこのような情報をコンピューターシステム26に格納する工程(ここで、この全てが工程A2として示される)、(3)理想のダイが観察される通常の特徴に基づいてどのように見えるかを規定するために、デバイス16によって整列され、カメラ20によって複数の既知の優良なダイを観察し、コンピュータシステム26内のモデルを形成することによって、「優良ダイ」が何を含むかについてシステムを訓練する工程(ここで、この全てが工程A3に示される)、(4)未知の品質のダイが優良と考えられる優良なダイモデルにどれだけ近くマッチしなければならないか(すなわち、正確なモデルからのどんな違いが依然として優良なダイと考えられるために許容か)をコンピューターシステム26に対して示す値である検査パラメーターを設定する工程(ここで、この全ては、工程A4に示される)、(5)この訓練モデルおよびその機能、パラメータなどをコンピューターシステム26に保存する工程(工程A5に示される)、を包含する。   More specifically, the system 10 and associated processes are as follows. The training process (step A) initially shown in FIG. 2 and shown in more detail in FIG. 3 includes (1) defining and / or training the adjustment functions and parameters in the computer system 26 for use during training. Process (and process of storing) (where all this is shown in process A1), (2) wafer and / or die shape, wafer and / or die size, die pitch, number of rows, number of columns Storing all such information in the computer system 26 (where all this is a process) for use during the process of defining (and entering into the computer system) and training and / or testing. (3) device 1 to define how the ideal die will look based on the normal features observed. Train the system about what the “good die” contains by observing a plurality of known good dies with the camera 20 and forming a model in the computer system 26 (where this (All shown in step A3), (4) how close an unknown quality die must match a good die model that is considered good (ie what difference from the exact model is still good) Setting inspection parameters that are values that indicate to the computer system 26 what is acceptable to be considered a die (where all this is shown in step A4), (5) this training model and its function , Storing parameters and the like in computer system 26 (shown in step A5).

検査レシピを作成する工程(工程B)は、新規なレシピを作成する工程(以前に規定されたレシピが使用されるべき場合、Bの作成工程はスキップされる)を包含する。新規のレシピを作成する工程は、(1)ウェハWがどのようにカセットまたは他の格納容器から選択するかを規定する工程(ここで、この全ては、工程B1として示される)、(2)各ウェハWのダイが、どのように欠陥検査のために選択されるべきかを規定する工程(ここで、この全体は工程B2として示される)(しばしばダイは、逐次的なまたは類似の順番で検査されるのみであるが、他の任意の順番が規定され得る)、(3)欠陥検査マップファイルがどのように入力され、出力されるかを規定する工定(ここで、これは工程B3として示される)、および(4)このレシピを保存する工程(ここでこれは工程B4である)、を包含する。   The step of creating an inspection recipe (step B) includes the step of creating a new recipe (the step of creating B is skipped if a previously defined recipe is to be used). The process of creating a new recipe includes (1) defining how the wafer W is selected from a cassette or other containment (herein all shown as process B1), (2) A process that defines how the dies on each wafer W should be selected for defect inspection (herein this is shown in its entirety as process B2) (often the dies are in sequential or similar order) (3) A mandate that specifies how the defect inspection map file is input and output (where this is step B3). And (4) storing this recipe (where this is step B4).

欠陥検査として示される、検査工程(工程C)は、(1)ウェハ同定コードを入力する工程(所望の場合)、工程C1として示される、(2)工程Bに規定されるレシピを選択する工程(ここで、この選択工程は工程C2である)、(3)製品の設定を選択する工程および入力する工程(これは工程C3である)、(4)ウェハ提供手段14を使用してウェハ試験プレート12にウェハを装填する工程(ここで、装填する工程は工程C4である)、(5)それぞれのウェハを同じx、y、およびθ位置またはx、y、z、およびθ位置に調節するためにウェハ調節デバイス16を使用し、規定されたおよび/または訓練された工程A1の調節機能およびパラメータを使用する、ウェハ試験プレート12のウェハを整列する工程(その全てが工程C5として示される)、(6)所望な場合、ウェハWのカメラ20の焦点を合わせる工程(これは工程C6として示される)、(7)第1ダイまたはその他の部分を有するカメラを整列するために、プレート12を動かすことによってカメラ20を使用してウェハWのイメージを収集する工程、シャッターを開き、カメラがイメージを観察し記録し得ることによってダイまたはその部分を観察および記録する工程、プレート12をカメラと別のダイまたはその部分と整列させるためにプレート12を動かす工程、別のダイまたはその部分を観察し記録する工程、観察されることが所望されるウェハのダイまたはその部分の全てが観察され、記録されるまで、これらの工程を繰り返す工程(この全ては工程C7として示される)、(8)工程C7の間同時に、工程A3の「優良なダイ」モデルおよび工程A4の許容性に基づいて観測される所定のダイのどこの欠陥が位置するかを決定する工程(この全ては、工程C8である)、および(9)見出される全ての欠陥を含むダイの全てのイメージの全ての収集であるウェハWの欠陥マップを作成する工程(この全ては工程C9である)、を包含する。   The inspection process (process C) shown as defect inspection includes (1) a process of inputting a wafer identification code (if desired), and a process specified as process C1, and (2) a process of selecting a recipe defined in process B (Here, this selection step is step C2), (3) Product setting selection step and input step (this is step C3), (4) Wafer test using wafer providing means 14 Loading wafers onto plate 12 (where the loading step is step C4), (5) adjusting each wafer to the same x, y, and θ positions or x, y, z, and θ positions. Using the wafer conditioning device 16 to align the wafers of the wafer test plate 12 using the defined and / or trained process A1 adjustment functions and parameters (all of which are processes). (Shown as C5), (6) if desired, focus the camera 20 on the wafer W (this is shown as step C6), (7) to align the camera with the first die or other part Collecting the image of the wafer W using the camera 20 by moving the plate 12, opening the shutter and observing and recording the die or part thereof by allowing the camera to observe and record the image, plate Moving the plate 12 to align 12 with the camera and another die or part thereof, observing and recording another die or part thereof, all of the wafer dies or parts desired to be observed Repeat these steps until all are observed and recorded (all of which are shown as step C7), (8) step C At the same time, determining which defects of a given die are located based on the “good die” model of step A3 and the acceptability of step A4 (all of which are step C8) And (9) creating a defect map of wafer W that is all collection of all images of the die including all defects found (all of which are step C9).

あるいは、工程C7は、ウェハ上のダイ全体にわたって走査するようにプレート12を連続的に移動させることによって、カメラ20を使用してウェハWの画像を収集する工程と置換され得る。この工程によって、このウェハは、プレートの移動速度に対応する順でストロボ光により照射され、その結果、各ダイがカメラ20の下にある正確な時刻にストロボ照射される。これによって、画像の連続的な収集の際に、カメラを第一のダイと整列させるための停止と前進(go)の手順、そのダイを観察および記録する工程、プレート12を移動させて別のダイと整列させる工程、この別のダイを観察および記録する工程、ならびにこれらの工程を、ウェハ上のすべてのダイが観察および記録されるまで繰り返す工程などの必要がなくなる。   Alternatively, step C7 can be replaced with the step of collecting an image of the wafer W using the camera 20 by continuously moving the plate 12 to scan across the die on the wafer. By this step, the wafer is irradiated with strobe light in the order corresponding to the moving speed of the plate, so that each die is strobed at the exact time under the camera 20. This allows a stop and advance (go) procedure for aligning the camera with the first die during continuous acquisition of the image, the process of observing and recording the die, moving the plate 12 to another There is no need for aligning the die, observing and recording this other die, and repeating these steps until all dies on the wafer are observed and recorded.

欠陥の評価Dが、所望ならば、そして所望されるときには、(これは一般に、所与のウェハW上の欠陥検査の終了の際である。なぜならこの時点で、その欠陥の分類がしばしば所望されるためである。)以下の工程を包含する:(1)工程C9において作成された欠陥マップを、ロードする工程(この再ロード工程を工程D1と称す)、(2)評価するための欠陥を選択する工程(あるいは、ウェハ上の全ての欠陥を順に評価する工程)(工程D2とする)、(3)プレート12を移動させ、これによって、ウェハWを、表面に欠陥を有する特定のダイがカメラ26の下の適切な位置となるように、位置決めする工程(これらは全て、工程D3である)、(4)ユーザーがその欠陥を観察および分類して、システム10のユーザーが、観察された欠陥を観察および分類する、工程(これらは全て、工程D4である)、(5)ユーザーが評価を所望する全ての欠陥が評価および分類されるまで、工程D2〜D4を繰り返す工程(工程D5とする)、ならびに(6)分類された欠陥マップを保存する工程(工程D6とする)、ならびに、代替または追加として、欠陥情報を、他の多数のデータベース用形式のうちの任意の形式で保存する工程、もしくは他の管理および評価。   When the defect rating D is desired and desired (this is generally at the end of defect inspection on a given wafer W. At this point, the classification of the defect is often desired. This includes the following steps: (1) a step of loading the defect map created in step C9 (this reloading step is referred to as step D1), and (2) defects to be evaluated. Step of selecting (or step of evaluating all defects on the wafer in order) (referred to as step D2), (3) The plate 12 is moved, whereby the wafer W is moved to a specific die having defects on the surface. Positioning to a proper position under the camera 26 (these are all steps D3), (4) the user observes and classifies the defect, and the user of the system 10 observes it. A process of observing and classifying defects (these are all processes D4), (5) a process of repeating processes D2 to D4 (process D5) until all defects desired by the user are evaluated and classified And (6) storing the classified defect map (referred to as step D6), and alternatively or additionally, storing defect information in any of a number of other database formats. Process or other management and evaluation.

欠陥報告工程Eは、所望ならば、そして所望されるときには、工程D6においてデータベース形式に保存されたデータを、出力またはプリントアウトする工程を包含する。次いで、このデータは、分析されるかまたは他の様式で使用され、欠陥のタイプ、欠陥の頻度、欠陥の位置などに関して、統計的もしくは他の分析を実施し得る。この分析は、ウェハWの製造業者が、欠陥を有する領域に焦点を当てることを可能とするために、それら製造業者に有用である。   The defect reporting step E includes the step of outputting or printing out the data stored in the database format in step D6 if desired and desired. This data can then be analyzed or otherwise used to perform statistical or other analysis on defect type, defect frequency, defect location, etc. This analysis is useful for manufacturers of wafers W to allow them to focus on areas with defects.

上述の工程および副工程は、本発明のシステムおよびプロセスの、基本的な説明である。以下の記載は、様々な部品およびシステム、ならびにこれらが実行する工程の詳細の、さらに詳細な説明である。   The above steps and sub-steps are a basic description of the system and process of the present invention. The following description is a more detailed description of various components and systems and details of the processes they perform.

ウェハ試験プレート12は、回転ステージであり、これは、真空を用いる万能界面プラットフォームを備え、これらは全て、ウェハとダイパッケージとの固定に、フレキシブルな界面を提供する。ウェハ試験プレートは、全ウェハ、フィルムフレーム上の切込みウェハ、ゲルパック(gel pak)中のダイ、ワッフルパック(waffle−pak)内のダイ、MCM、JEDECトレイ、Auerボート、ならびにウェハとダイのパッケージの他の配置および構成を、迅速に設置および検査するように、規定される。   The wafer test plate 12 is a rotating stage that includes a universal interface platform that uses a vacuum, all of which provide a flexible interface for wafer and die package fixation. Wafer test plates include all wafers, notched wafers on film frames, dies in gel packs, dies in waffle packs, MCMs, JEDEC trays, Auer boats, and wafer and die packages. Other arrangements and configurations are defined for quick installation and inspection.

ウェハを試験プレートに提供するための手段(14と称す)は、手動(これにおいては、ユーザーがそのウェハをカセットまたはマガジンから試験プレート12へと移動させる)であるか、あるいは図面の実施態様に示すように、自動であるかの、いずれかであり得る。自動の実施態様においては、ウェハ提供手段14は、ロボットアームを有し、このアームは、第一位置(ここで、ウェハWがマガジンまたはカセットから最初につかまれる)から第二位置(ここで、ウェハWが検査のためにウェハ試験プレート12上に位置決めされる)へと旋回する。検査の後に、このロボットアームは旋回して、ウェハWを試験プレート12における第二位置から第一位置へと戻し、ここでウェハWは、そのマガジンまたはカセットの内部または上に戻されて置かれる。   The means (referred to as 14) for providing the wafer to the test plate is manual (in which the user moves the wafer from the cassette or magazine to the test plate 12) or in the embodiment of the drawing. As shown, it can be either automatic. In an automatic embodiment, the wafer providing means 14 has a robotic arm that moves from a first position (where the wafer W is first grasped from a magazine or cassette) to a second position (where: Wafer W is positioned on wafer test plate 12 for inspection). After inspection, the robot arm pivots to return the wafer W from the second position on the test plate 12 to the first position, where the wafer W is placed back in or on the magazine or cassette. .

ロボットアームは、図示の実施態様において、2つのセクションを有する2パートアームであり、第一のセクションは、中心支持点の周囲を旋回し、そして第二のセクションは、第一のセクションの端部の周囲を旋回する。1つの実施態様では、このロボットアームの周囲を、少なくとも1つのカセット受容器(図1においては2つ)、任意でウェハ予備調節器、および検査ステーションが囲み、これら受容器は、内部に複数のウェハが積み重ねられる標準的なウェハ移送カセットであり、ウェハ予備調節器は、ウェハの予備調節または粗調節を提供し、そして検査ステーションは、ウェハ頂部プレート12、x−y−θ調節器16、光学部品18、カメラ20などを備える。   The robot arm, in the illustrated embodiment, is a two part arm having two sections, the first section pivots around a central support point, and the second section is the end of the first section. Swirl around. In one embodiment, the robot arm is surrounded by at least one cassette receiver (two in FIG. 1), optionally a wafer pre-conditioner, and an inspection station, which have a plurality of receivers therein. A standard wafer transfer cassette in which wafers are stacked, the wafer preconditioner provides wafer preconditioning or coarse adjustment, and the inspection station includes wafer top plate 12, xy-theta adjuster 16, optical A part 18 and a camera 20 are provided.

それぞれのウェハ全てを同一のx、y、z、およびθ位置で調節するための、ウェハ調節デバイス16は、回転モータ、ボールねじ、直接もしくはベルトで駆動されるモータ、ウォームギアもしくは他のギア、アクチュエータ、液圧装置、プッシュロッド、真空、あるいはこの回転ステージを、真っ直ぐにまたは角度をつけて正確な所望の位置に移動させるための、他の機械的もしくは電気的な機器の、精密なシステムである。   The wafer adjustment device 16 for adjusting all the respective wafers at the same x, y, z, and θ positions includes a rotary motor, a ball screw, a motor driven directly or by a belt, a worm gear or other gear, an actuator. A precision system of hydraulic equipment, push rods, vacuum or other mechanical or electrical equipment to move this rotary stage straight or angled to the exact desired position .

検査中に使用されるものと同じ調節機構およびプロセスが、訓練中に使用される。図示の実施態様においては特に、ウェハ調節デバイスは、2−D x,yおよびθ調節プロセスであり、これは必要に応じて、z高さ制御と組み合わせられる。特に、1つの実施態様においては、それは2−D xおよびyの粗い調節(続いて精密なシータ(θ)調節)のプロセスであり、これらは全て、焦点マッピングプロセス(先に生成した高さまたは焦点のマップを使用する)(このプロセスは、高さすなわちzを決定するため、従ってウェハに焦点が合っていることを確認するためになされる)と組み合わせられ、その前になされる。基本的には、粗い調節は、ウェハのほぼ中心に位置するパターンを使用する。このパターンは、その上のxおよびyの位置を知るよう、および予測するよう訓練されており、これによって、このパターンと、ウェハのxとy(2−D直線)との配向が、少なくともそれを粗く調節するようなものであることが分かる。この配向は、ステージ12を使用して実施される。その後に、精密な調節が、ウェハの周囲の近くのパターンを使用して実施される。このパターンは、θ(回転)調節の補正が得られたことを知るよう訓練されている。この調節もまた、ステージ12を使用して実施される。両方の場合において、カメラがそのパターンを見出し、そして調節機構が、ウェハが調節されるまでウェハを移動させる。   The same adjustment mechanisms and processes used during testing are used during training. In the illustrated embodiment, in particular, the wafer adjustment device is a 2-D x, y and θ adjustment process, which is optionally combined with z-height control. In particular, in one embodiment, it is a process of coarse adjustment of 2-D x and y (followed by fine theta (θ) adjustment), all of which are focus mapping processes (previously generated height or (Use a map of focus) (this process is done before and to determine the height or z, and thus to make sure that the wafer is in focus). Basically, coarse adjustment uses a pattern that is located approximately in the center of the wafer. This pattern is trained to know and predict the position of x and y on it, so that the orientation of this pattern and the x and y (2-D line) of the wafer is at least that It can be seen that this is a rough adjustment. This orientation is performed using stage 12. Thereafter, a fine adjustment is performed using a pattern near the periphery of the wafer. This pattern is trained to know that a correction for the θ (rotation) adjustment has been obtained. This adjustment is also performed using stage 12. In both cases, the camera finds the pattern and the adjustment mechanism moves the wafer until the wafer is adjusted.

焦点のマッピングまたはz配向が、カメラおよび/またはカメラアーム距離を調節し、次いで下記のように焦点を合わせることによって、ならびに/あるいは対物レンズ(objective)を変えることにより、ならびに/あるいはカメラの焦点を合わせることにより、実施される。実施される調節は、ウェハの高さマップに基づく。この高さマップから、ウェハの予備プログラムされた点を使用して、焦点が規定される。   Focus mapping or z-orientation adjusts the camera and / or camera arm distance and then focuses as described below and / or by changing the objective and / or the camera focus. Implemented by combining. The adjustments made are based on a wafer height map. From this height map, the focus is defined using pre-programmed points on the wafer.

焦点機構18は、光学画像化機構であり、異なる検査解析のための多数の光学部品を、内部に備える。モータ付きの顕微鏡タレットによって、画像化光学部品を、多数の選択肢から選択することが可能となる。例えば、多数の光学部品(例えば、3つまたは5つの光学部品)が供給され得、そして典型的な選択肢には、1.25倍、2.5倍、5倍、10倍、20倍、50倍、および100倍の対物レンズが挙げられるが、他の任意の対物レンズが考慮される。モータ付き顕微鏡タレットおよび別個の対物レンズは、光学的拡大の選択手段を提供する。   The focus mechanism 18 is an optical imaging mechanism, and includes a large number of optical components for different inspection analyses. A microscope turret with a motor allows the imaging optics to be selected from a number of options. For example, multiple optical components (eg, 3 or 5 optical components) can be supplied, and typical options include 1.25x, 2.5x, 5x, 10x, 20x, 50x Double and 100x objective lenses are mentioned, but any other objective lens is contemplated. A motorized microscope turret and a separate objective lens provide a means of optical magnification selection.

カメラシステム20または他の視覚的検査デバイスは、訓練中の良好なダイの視覚的入力のため、および検査中の他の未知の品質のダイの視覚的検査のためのものである。このカメラシステムは、高解像度の検査が可能な任意のタイプのカメラであり得る。このようなカメラシステムの1部分の例は、3−CCD検査カメラであり、これは、欠陥分析中に、ダイまたは他の画像を捕捉するために使用される。   The camera system 20 or other visual inspection device is for visual input of good dies during training and for visual inspection of other unknown quality dies during inspection. The camera system can be any type of camera capable of high resolution inspection. An example of one part of such a camera system is a 3-CCD inspection camera, which is used to capture dies or other images during defect analysis.

本発明により考慮されるカメラシステム20の1つの例は、2カメラシステムであり、ここで、一方のカメラは検査カメラであり、そして他方のカメラは観察用カメラである。この検査カメラは、高解像度CCDカメラであり、これは、検査のために高解像度のグレースケール画像を提供する。観察用カメラは、例えば、758×582画素解像度、あるいは1008×1018画素解像度、あるいは他の既知の画素サイズで欠陥を見つける際の視覚的評価のための、高忠実度カラー画像カメラである。さらに、カメラを観察することによって、高品質のカラー画像が、オペレータが欠陥を評価するために、提供される。   One example of a camera system 20 contemplated by the present invention is a two-camera system, where one camera is an inspection camera and the other camera is an observation camera. The inspection camera is a high resolution CCD camera, which provides a high resolution grayscale image for inspection. The viewing camera is a high fidelity color image camera for visual evaluation in finding defects, for example, at 758 × 582 pixel resolution, or 1008 × 1018 pixel resolution, or other known pixel sizes. Furthermore, by observing the camera, a high quality color image is provided for the operator to evaluate the defect.

コンピュータ制御される光学部品は、欠陥の正確な検出のために要求される、歪みの低い画像を提供するために、作動距離の長い顕微鏡対物レンズを使用することを条件とする。多数の倍率が、下記のようにユーザーにより規定される検査レシピに基づいて、自動的に選択され得る。   Computer controlled optical components are subject to the use of a long working distance microscope objective to provide the low distortion images required for accurate defect detection. A number of magnifications can be automatically selected based on the inspection recipe defined by the user as described below.

コンピュータ制御される照射は、検査カメラおよび光学部品の内部に、それらと共に一体化され、これによって、ウェハ画像化プロセスを完了する。あるいは、照射システムは、この照射システムがそのカメラと共に作動している限り、カメラおよび光学部品に取り付けられ得る。本明細書中に記載のような、ストロボ照射の環境においては、照射が、カメラのシャッター(これは、1つの実施態様においては、高速電子シャッター機構である)と同時にまたは実質的に同時に、起こらなければならない;あるいは、ストロボ照射しない環境においては、照射は典型的に、連続的であるか、または必要に応じてである。   Computer controlled illumination is integrated with and within the inspection camera and optics, thereby completing the wafer imaging process. Alternatively, the illumination system can be attached to the camera and optics as long as the illumination system is operating with the camera. In a strobe illumination environment, as described herein, illumination occurs simultaneously or substantially simultaneously with the camera shutter (which in one embodiment is a high speed electronic shutter mechanism). Or, in an environment where there is no stroboscopic irradiation, irradiation is typically continuous or as required.

照射は、例えば、高強度光、レーザ、蛍光灯、アーク放電ランプ、白熱電球などの、任意の公知の照射手段により得る。照射角度は、明視野のみ、暗視野のみ、または明視野および暗視野の変動の両方のものであり得る。   Irradiation is obtained by any known irradiation means such as high-intensity light, laser, fluorescent lamp, arc discharge lamp, incandescent lamp and the like. The illumination angle can be bright field only, dark field only, or both bright and dark field variations.

明視野照射は、基板を上から照射する工程を包含し、ここで、この照射システムは典型的に、この基板の真上に搭載されたカメラに隣接するか、またはこのカメラの一部である。この照射は、図1に示すように、基板に対して約90°程度の配向である。図示の実施態様においては、明視野照射器はカメラに隣接し、そしてこのカメラに調和して機能する。この明視野照射は、基板上の平坦なまたは比較的平坦な物体を照射する際に、非常に効果的である。なぜなら、この光は一般に反射されて、カメラに戻るためである。対照的に、基板上の3−d物体は、光を角度を付けて反射し、その光をカメラから離れた角度にさせる。その結果として、平坦な物体はカメラに明るく現れるが、一方で3−d物体は暗く現れる。   Bright field illumination involves illuminating the substrate from above, where the illumination system is typically adjacent to or part of the camera mounted directly above the substrate. . As shown in FIG. 1, this irradiation has an orientation of about 90 ° with respect to the substrate. In the illustrated embodiment, the bright field illuminator is adjacent to the camera and functions in harmony with the camera. This bright field illumination is very effective in illuminating a flat or relatively flat object on the substrate. This is because this light is generally reflected back to the camera. In contrast, a 3-d object on the substrate reflects light at an angle, causing the light to be at an angle away from the camera. As a result, flat objects appear bright in the camera, while 3-d objects appear dark.

暗視野照射は、しばしば、明視野と共に使用されて、3−d物体を「明るくする」か、あるいは、3−d物体を単に明るく見るためのみのために、使用される。暗視野光は、ウェハ頂部プレート12に対して低い角度で提供される。暗視野照射は、暗視野光が基板上の3−d物体に低い角度で導入される場合には基板に対してほぼ90°の角度で光をカメラまで反射するが、物体が平坦な場合には光の導入に対向する周辺に沿った低い角度で光を反射する、という点で、明視野とは逆に作用する。したがって、暗視野光は、3−d物体を明るく照射するが、平坦な物体はさほど照射しない。   Dark field illumination is often used in conjunction with bright field to "brighten" a 3-d object, or just to view a 3-d object simply. Dark field light is provided at a low angle relative to the wafer top plate 12. Dark field illumination reflects light to the camera at an angle of approximately 90 ° to the substrate when dark field light is introduced at a low angle into a 3-d object on the substrate, but when the object is flat. Works opposite to bright field in that it reflects light at a low angle along the perimeter facing the introduction of light. Therefore, dark field light illuminates a 3-d object brightly, but does not irradiate a flat object so much.

暗視野オプションを備えるシステム10は、図20〜21に最もよく示されるように、周辺の周りに間隔を空けて配置された複数の照射器を含む。1つの実施例においては、4つの照射器が使用され、そして各々が、90°の分離で互いから等しく間隔を空けている。別の実施例(1対が図示されている、図20〜21)においては、8つの照射器が45°の分離で使用され、そしてこれらに関して図面に示される代替物においては、照射器は90°の分離で対になってまとまっており、所与の角度で2倍の照射能を有する。   The system 10 with a dark field option includes a plurality of illuminators spaced around the periphery, as best shown in FIGS. In one embodiment, four illuminators are used and each is equally spaced from each other with a 90 ° separation. In another embodiment (a pair is shown, FIGS. 20-21), eight illuminators are used with a 45 ° separation, and in the alternative shown in the drawings for these, the illuminator is 90 They are paired together at a separation of ° and have twice the irradiation power at a given angle.

システムが明視野および暗視野の両方の照射を備える場合には、ユーザーは、一方または他方あるいは両方を使用する選択肢を有する。このことは、重大な選択肢を提供する。例えば、上に平坦な物体のみを有する傾向があるダイについて検査が実施される場合には、明視野はこれらの物体を良好に照射し、このタイプの検査に非常に十分である。あるいは、3−d物体を有する傾向のあるダイについて検査が実施される場合には、暗視野で十分であり得る。しかし、多くの場合(例えば、一般には非常に平坦であるが非常に粗く、そこから突出する3−dの塊を含む傾向のある、金隆起を有するもの)において、これら2つの組合せがしばしば有利である。この実施例においては、明視野照射は、このようなスクラッチなどの任意の欠陥の存在および隆起の存在を示し、一方暗視野照射は、隆起上の塊および粗い表面を示す。暗視野がなければ、この隆起は暗い画像として映える。一旦、暗視野が導入されると、塊が、隆起上の白色スポットとして位置を確認される。   If the system comprises both bright and dark field illumination, the user has the option to use one or the other or both. This provides a significant option. For example, if inspections are performed on dies that tend to have only flat objects on them, the bright field illuminates these objects well and is very sufficient for this type of inspection. Alternatively, dark field may be sufficient if inspection is performed on dies that tend to have 3-d objects. However, in many cases (for example, those with gold ridges that are generally very flat but very rough and tend to contain 3-d masses protruding therefrom), the combination of the two is often advantageous. It is. In this example, bright field illumination indicates the presence of any defects such as scratches and the presence of ridges, while dark field illumination indicates lumps and rough surfaces on the ridges. Without a dark field, this ridge appears as a dark image. Once the dark field is introduced, the mass is identified as a white spot on the ridge.

暗視野はまた、欠陥の分類を補佐する。なぜなら、明視野光は、表面から突き出た粒子または欠陥と、その表面に埋没またはスクラッチされたものとを、区別しないためである。暗視野照射は、これらの突き出た欠陥と埋没した欠陥とを区別する。   Dark field also assists in defect classification. This is because bright-field light does not distinguish between particles or defects protruding from the surface and those buried or scratched on the surface. Dark field illumination distinguishes between these protruding defects and buried defects.

1つの実施態様においては、システム10は、明視野照射システムを含み、このシステムは、カメラに隣接して物理的に配置されるかまたはカメラに物理的に組み込まれ、これによって照射される物体の上から明視野照射を提供する。別の実施態様においては、システム10は暗視野照射システムを含み、このシステムは、ウェハ頂部プレート12の周囲の周りに、頂部プレートとは異なる低い角度(例えば、1°〜10°の角度)で配置される。なおさらなる実施態様においては、物体の上からの明視野照射と、物体の周囲の周りからの暗視野照射との両方が、備えられる。上で示したように、明視野および暗視野の照射システムにより提供されるような照射は、白色光源(例えば、白熱光、蛍光、または他の類似の気体封入型もしくは類似の電気の光)のような任意の公知の照射源により、あるいはレーザまたは類似のデバイスにより、提供され得る。   In one embodiment, the system 10 includes a bright field illumination system that is physically located adjacent to or physically incorporated into the camera and for objects illuminated thereby. Provides bright field illumination from above. In another embodiment, the system 10 includes a dark field illumination system that is around the periphery of the wafer top plate 12 at a different low angle (eg, an angle between 1 ° and 10 °) from the top plate. Be placed. In yet a further embodiment, both bright field illumination from above the object and dark field illumination from around the periphery of the object are provided. As indicated above, illumination such as that provided by brightfield and darkfield illumination systems can be achieved with a white light source (eg, incandescent, fluorescent, or other similar gas encapsulated or similar electrical light). May be provided by any known radiation source, such as, or by a laser or similar device.

パラメータ入力デバイス22は、パラメータおよび他の制約もしくは情報を入力するためのものである。これらのパラメータ、制約および情報には、感度パラメータ、形状、ダイのサイズ、ダイの形、ダイのピッチ、行の数、列の数などが挙げられる。任意の形態の入力デバイス(キーボード、マウス、スキャナ、赤外またはラジオ波の送信器および受容器などが挙げられる)が十分であることが考慮される。   The parameter input device 22 is for inputting parameters and other constraints or information. These parameters, constraints and information include sensitivity parameters, shape, die size, die shape, die pitch, number of rows, number of columns, and the like. Any form of input device (including keyboards, mice, scanners, infrared or radio wave transmitters and receivers, etc.) is considered sufficient.

ディスプレイ24は、その時点または任意の以前の保存された期間にカメラによって見られる視界を、表示するためのものである。このディスプレイは、好ましくは、カラーモニタであるか、またはユーザーの視界、もしくはメモリに保存された画像を観察するためにカメラ20によって観察される画像のカラー表示フォーマットを表示するための他のデバイスである。このモニタ、または別の隣接もしくは他のモニタを使用して、システム10により使用されているカメラ20のグレースケール検査画像を観察し得る。このディスプレイ24は、検査の間に、カメラ20によって観察される画像を示すために、使用される。さらに、システムパラメータディスプレイ36がまた、ユーザーが所望するならば、システムパラメータのような他の情報を表示すために、利用可能である。   The display 24 is for displaying the field of view seen by the camera at that time or any previous saved period. This display is preferably a color monitor or other device for displaying the color display format of the image viewed by the camera 20 to view the user's field of view or the image stored in memory. is there. This monitor, or another adjacent or other monitor, can be used to view a grayscale inspection image of the camera 20 being used by the system 10. This display 24 is used to show the images observed by the camera 20 during the examination. In addition, a system parameter display 36 can also be used to display other information, such as system parameters, if the user desires.

コンピュータシステム26、または処理およびメモリ容量を有する他のコンピュータは、入力された良好なダイを保存するため、そのダイからモデルを生じさせるため、ならびに欠陥フィルタリングおよび感度パラメータに基づいて、欠陥が存在するかどうかを決定するために、そのモデルに対して他のダイを比較または分析するためのものである。コンピュータシステム26はまた、他の全ての数学的および統計的機能、ならびに全ての操作を実行するために、使用される。1つの実施態様においては、コンピュータシステム26は、平行処理DSP環境のものである。   The computer system 26, or other computer with processing and memory capacity, has a defect to save the input good die, generate a model from that die, and based on defect filtering and sensitivity parameters. It is for comparing or analyzing other dies against that model to determine whether or not. The computer system 26 is also used to perform all other mathematical and statistical functions and all operations. In one embodiment, computer system 26 is in a parallel processing DSP environment.

マーキングヘッド28は、欠陥のあるもののような特定のダイをマークするために、提供される。1つの実施態様においては、このマーキングヘッドは、ダイインク付け機構である。これが使用されて、それによって、それぞれのダイが検査後にインクを付けられ得るか、または欠陥のある全てのダイがインクを付けられ得るか、あるいは欠陥のある全てのダイが、評価および/もしくは分類の後にインクを付けられ得るか、などである。インク付けはまた、「強制的なインク付け」の様式においても使用され得、これによって、予備特定されたダイ(ウェハの縁部にある全てのダイなど)が、電気的検査または視覚的検査にかかわらず、インクを付けられる。   A marking head 28 is provided to mark certain dies, such as those that are defective. In one embodiment, the marking head is a die inking mechanism. This can be used so that each die can be inked after inspection, or all defective dies can be inked, or all defective dies can be evaluated and / or classified Can it be inked after? Inking can also be used in a “forced inking” mode, so that pre-specified dies (such as all dies at the edge of the wafer) can be used for electrical or visual inspection. Regardless of being inked.

エアナイフが、必要に応じて、ウェハを検査前にクリーニングするために提供される。このエアナイフは、基本的には、それを通って空気が注入され得る、何らかの設計の導管であり、ここでこの導管は、1つ以上のオリフィスまたはアウトレットを備える。この空気は、その導管上に選択的かつウェハに関して配置されたオリフィスから放出されて、評価の前に、ウェハから埃および他の粒子を吹き飛ばす。これによって、誤った欠陥の決定が排除される。   An air knife is provided to clean the wafer prior to inspection, if necessary. The air knife is basically a conduit of some design through which air can be injected, where the conduit comprises one or more orifices or outlets. This air is expelled from orifices selectively and relative to the wafer on the conduit to blow away dust and other particles from the wafer prior to evaluation. This eliminates erroneous defect determination.

これらのシステムおよび部品は、システム10の一部であり、そして欠陥検査の実施のために使用される。この欠陥検査は、上に簡単に記載されるが、ここで以下に詳細に記載する。   These systems and components are part of the system 10 and are used for performing defect inspections. This defect inspection is briefly described above and will now be described in detail below.

訓練工程Aの全体を、以下にさらに詳細に記載する。   The entire training process A is described in further detail below.

工程A1は、訓練中に使用するためのコンピュータシステム26における調節特性およびパラメータを決定および/または訓練(ならびにコンピュータシステムに保存)する工程を規定する。この調節技術は、工程A3およびC5において以下に記載のように実施されて良好なダイを決定し、検査する場合には、2つの機能プロセスである。すなわち、物理的調節および画像調節である。この時点で、どのパラメータがこれら物理的および画像調節の間に使用されるべきかを規定する。これらのパラメータには、規定マーカー(例えば、物理的調節中に必要とされるもの)、ならびに別個の要素およびバッファ(例えば、画像調節中に必要とされるもの)が挙げられる。実際の物理的および画像調節工程は、以下に記載のように、工程A3およびC5の最中に起こる。   Step A1 defines the step of determining and / or training (and storing in the computer system) the adjustment characteristics and parameters in the computer system 26 for use during training. This conditioning technique is a two functional process when performed in steps A3 and C5 as described below to determine and inspect a good die. That is, physical adjustment and image adjustment. At this point, it defines which parameters should be used during these physical and image adjustments. These parameters include defined markers (eg, those required during physical adjustment), as well as separate elements and buffers (eg, those required during image adjustment). The actual physical and image adjustment steps occur during steps A3 and C5, as described below.

工程A2は、ウェハおよび/またはダイの形状、ウェハおよび/またはダイのサイズ、ダイのピッチ、行の数、列の数などを規定(およびコンピュータシステムに入力)する工程、ならびにこのような情報すべてを、訓練および/または検査の間に使用するために、コンピュータシステム26に保存する工程である。   Step A2 defines (and inputs to the computer system) the wafer and / or die shape, wafer and / or die size, die pitch, number of rows, number of columns, etc., and all such information Is stored in the computer system 26 for use during training and / or examination.

工程A3は、システムを、「良好なダイ」が何を含むかに関して訓練する工程であって、デバイス16を介して複数の既知の良好なダイを調節する工程、およびカメラ20を介してそれらのダイを観察する工程、ならびにコンピュータシステム26中にモデルを形成して、観察された共通の特性、要素、範囲などに基づいて、理想的なダイがどのように見えるべきかを決定する工程による。良好なダイは、プロセスによる変動を有することが大いにあり得、そして実際にあり得るものを除き、欠陥を有さないダイとして定義される;しかし、これら全てのプロセスによる変動は、欠陥ではなく、むしろ受容可能な変動であるとみなされてきた。好ましくは、受容可能なランダムな逸脱の完全スペクトルの全体が、訓練中にこのシステムに示される、典型的には20、30、または100までの良好なダイのセットのこの訓練により、供給されるが、最小も最大も必要とされない。しかし、プールが大きくなるにつれて、結果はより正確になる。なぜなら、より良好な、より様々なモデルが作成されるためである。したがって、色のドリフトおよびコントラストのシフト、ならびに他の多数の逸脱は、この訓練セットの一部である。基本的には、システム10は、ユーザーが提供する既知の良好なダイのセットを研究することによって、ダイの検査を実施する。   Step A3 is the step of training the system as to what the “good dies” contain, adjusting a plurality of known good dies via the device 16 and those via the camera 20 By observing the die, as well as forming a model in the computer system 26 to determine how the ideal die should look based on the observed common properties, elements, ranges, etc. A good die is very likely to have process variations and is defined as a die that has no defects except what may actually be; however, all these process variations are not defects, Rather it has been regarded as an acceptable variation. Preferably, the entire full spectrum of acceptable random deviations is provided by this training of a good die set, typically up to 20, 30, or 100, shown in the system during training. However, neither minimum nor maximum is required. However, the results become more accurate as the pool grows. This is because better and more diverse models are created. Thus, color drift and contrast shifts, as well as numerous other deviations, are part of this training set. Basically, the system 10 performs die inspection by studying a known good set of dies provided by the user.

調節は、物理的調節または画像調節のいずれか、あるいはその両方を含み得る。物理的調節は、基本的に、特定の位置マーカーを、各ウェハ、ダイ、またはダイのサブセクション(これは、そのウェハおよびダイが位置決めされそして調節される起点となる位置決めポイントとして使用される)の、上または周囲に入力する工程を包含する。工程A1において、これらのマーカーが規定された。   Adjustments can include either physical adjustments or image adjustments, or both. Physical adjustment basically involves a specific position marker, each wafer, die, or sub-section of the die (which is used as a starting point from which the wafer and die are positioned and adjusted). Of inputting on or around. In step A1, these markers were defined.

物理的調節は、ウェハ調節デバイス16を介して、それぞれの全てのウェハ、ダイなどを、同一のx、y、およびθ位置に、これらの位置決めマーカーを探し、調節することによって、調節する、ウェハ試験プレート12を含む。使用において、このシステムは、これらのウェハ、ダイまたはそのサブセクションの全体の写真または画像を撮像し、そして特定の位置決めマーカーを探す。このシステムは、マーカーを見出すために、ハンティング法(hunting method)を使用する。一旦、1つ以上の特定の位置決めマーカーが同定され、そしてこのマーカーが予測とは他のいずれかの位置または配向にあることが見出されると、ウェハ試験プレート12が、並進または回転の様式で、x、y、およびθ方向に、このウェハ、ダイまたはサブセクションをスピンさせるか、ターンさせるか、調節するかまたはその他の様式で動かす。   Physical adjustment adjusts each and every wafer, die, etc. via wafer adjustment device 16 by looking for and adjusting these positioning markers to the same x, y, and θ positions. A test plate 12 is included. In use, the system takes an entire photo or image of these wafers, dies, or subsections thereof, and looks for specific positioning markers. This system uses a hunting method to find markers. Once one or more specific positioning markers have been identified and found to be in any other position or orientation than expected, the wafer test plate 12 can be translated or rotated in a manner that The wafer, die or subsection is spun, turned, adjusted or otherwise moved in the x, y, and θ directions.

このシステムはまた、画像調節を実施し得る。工程A1の間に、別個の要素およびバッファが、画像調節において必要であるとして、規定された。   The system can also perform image adjustment. During step A1, separate elements and buffers were defined as being necessary for image adjustment.

この画像調節はまた、ソフトウェア調節とも呼ばれ得る。なぜなら、ウェハまたはダイを物理的に移動させるよりむしろ、ソフトウェアが実際に、撮像された画像を調節することによって、この調節を実施するためである。この画像調節は、各ダイのようなウェハの各セクション上で、良好なダイのモデリングおよび未知の品質のダイの検査のうちの一方または両方の最中に、実施される。このことは、しばしば必要である。なぜなら、撮像された各画像が、隣接する画像または別のウェハ上の共通する位置と比較として、わずかにずれ得るためである。画像配置の実際のプロセスは、基本的に、撮像された特定の位置の全ての画像が調節されていることを確実にする。すなわち、重ねた場合に、これらの画像の特徴が、オフセットまたはねじれを有するよりむしろ整列し、その結果、欠陥のみが目立つ。   This image adjustment may also be referred to as software adjustment. This is because the software actually performs this adjustment by adjusting the captured image rather than physically moving the wafer or die. This image adjustment is performed on each section of the wafer, such as each die, during one or both of good die modeling and unknown quality die inspection. This is often necessary. This is because each captured image can be slightly displaced as compared to an adjacent image or a common position on another wafer. The actual process of image placement basically ensures that all images at a particular location imaged are adjusted. That is, when superimposed, these image features are aligned rather than having an offset or twist, so that only the defects are noticeable.

画像調節は、工程A3および/またはC5において必要とされて実施される場合には、画像をターンまたは移動させて「一致」させる(square up)ための起点となるダイ上の別個の要素を、カメラが探す工程を包含する。この別個の要素は、一般に、その欠陥が問題とならないほど十分に大きい要素である。この要素はまた、別個の形を有さなければならない。この別個の要素が、そこにあると予測された位置にある場合には、その画像がラインアップされ、そして画像調節は必要ではない;しかし、そうでない場合には、別個の要素が見出され、そして画像が調節されなければならない。   If image adjustment is performed as required in steps A3 and / or C5, a separate element on the die from which the image is turned or moved to “square up” can be It includes the process of searching for a camera. This separate element is generally an element that is large enough so that its defects are not a problem. This element must also have a distinct shape. If this separate element is in the position where it was predicted to be there, the image is lined up and no image adjustment is necessary; but otherwise, a separate element is found. , And the image must be adjusted.

画像調節における別個の要素のハンティングは、ダイ全体において実施され得る。しかし、これは高価であり、時間を浪費する。その結果として、手際のよい調節が代替的に実施され得る。   Hunting of discrete elements in image adjustment can be performed on the entire die. However, this is expensive and time consuming. As a result, sophisticated adjustments can alternatively be implemented.

手際のよい調節の場合には、バッファが画像内に規定される。このバッファは「小刻みに動かすこと(wiggle)」、すなわち画像の移動またはねじりが可能である。このバッファは典型的に、予測される移動のx量およびy量である。次いで、このバッファを使用して、別個の要素について検索されるべき別個の要素の予測された位置の周囲の領域を規定する。一旦、別個の要素が見出されると、その別個の要素が予測された別個の要素の位置から離れたxおよびyの距離は、画像を調節するためにその全画像が移動された、xおよびy方向の距離である。   For smart adjustments, a buffer is defined in the image. This buffer can be “wiggled”, ie moving or twisting the image. This buffer is typically the x and y amount of movement that is expected. This buffer is then used to define the area around the predicted position of the distinct element to be searched for the distinct element. Once a distinct element is found, the x and y distances away from the position of the distinct element at which the distinct element was predicted is the x and y the entire image has been moved to adjust the image. The distance in the direction.

観察する工程は、ウェハW(既知の良好なウェハ)の画像を、カメラ20を使用して、プレート12を移動させてこのカメラを第一の画像(これは、全ウェハ、ウェハの一部、ダイ、またはダイの一部であり得る)と整列させることによって、収集する工程、ならびに次いでその画像を観察および記録する工程を包含する。その後、プレート12を移動させてカメラを別の画像と整列させる工程、この別の画像を観察および記録する工程、ならびにこれらの工程を、ウェハ上の全ての画像が観察および記録されるまで繰り返す工程が含まれる。代替の工程C8は、以下に記載のように、連続的な移動およびストロボ照射を包含する。それぞれの場合において、次いでこれは、複数の既知の良好なダイまたはウェハについて繰り返される。なぜなら、ウェハのプールを観察することが、良好なダイのモデルの形成のために必要であるためである。   The step of observing is to use an image of the wafer W (a known good wafer) to move the plate 12 using the camera 20 and move the camera to the first image (this is the whole wafer, part of the wafer, Collecting, and then viewing and recording the image by aligning with a die, which may be part of a die). Thereafter, moving the plate 12 to align the camera with another image, observing and recording this other image, and repeating these steps until all images on the wafer are observed and recorded. Is included. An alternative step C8 involves continuous movement and strobe illumination, as described below. In each case, this is then repeated for a plurality of known good dies or wafers. This is because observing the pool of wafers is necessary to create a good die model.

実際の欠陥検査のアルゴリズムは、「良好なダイ」のセットの画像の収集物から算出される。画像(単数または複数)が、良好なダイのセットのうちのそれぞれの良好なダイについて、撮像される。各画像は、画素(例えば、約1000×1000のアレイまたはグリッドの画素であるが、任意の数が使用され得る)から構成される。良好なダイの画像の全てにおける、各同一の画素に関して、すなわち、各共通のx,y座標(これは、画素である)に関して、平均および標準偏差が画素値において算出され、これは、この所与の画素のグレースケール値である。したがって、30の良好なダイのグループ化において、上述の実施例として使用されるように、各ダイが1000×1000のスポット(それぞれが画素と称される)(全部で百万のスポット)のアレイである場合には、1000×1000までの全ての、1×1、1×2、1×3などのx,y座標における各画素のグレースケールの数の、平均および標準偏差が、算出される;すなわち、平均および標準偏差が、画素1×1については30個全てのダイにおける画素1×1に対するグレースケール測定を使用して、などで、百万個のダイのそれぞれに関して算出される。   The actual defect inspection algorithm is calculated from a collection of “good die” sets of images. An image or images are taken for each good die of the good die set. Each image is composed of pixels (eg, approximately 1000 × 1000 array or grid of pixels, but any number can be used). For each identical pixel in all of the good die images, ie for each common x, y coordinate (which is a pixel), the mean and standard deviation are calculated in pixel values, which The grayscale value for a given pixel. Thus, in a group of 30 good dies, each die is an array of 1000 × 1000 spots (each called a pixel) (a total of 1 million spots), as used in the above example. The average and standard deviation of the number of gray scales for each pixel in the x, y coordinates of all 1 × 1, 1 × 2, 1 × 3, etc. up to 1000 × 1000 is calculated. That is, the mean and standard deviation are calculated for each of the million dies, such as using gray scale measurements for pixel 1 × 1 in all 30 dies for pixel 1 × 1.

1つの実施態様においては、各画素に対するグレースケールの数を使用して、平均および標準偏差を算出し、そしてこれらは一定の範囲内にある。1つの例は、256スケールスキームであり、ここでは、この256スケールスキームにおける0などの一端が、暗いかまたは黒色であるかあるいは影の付いた画像を表し、そして同一の256スケールスキームにおける255のような他端が、白色または影の付いた画像を表す。   In one embodiment, the number of gray scales for each pixel is used to calculate the mean and standard deviation, and these are within a certain range. One example is a 256 scale scheme, where one end, such as 0, in this 256 scale scheme represents an image that is dark, black, or shaded, and 255 in the same 256 scale scheme. The other end represents a white or shaded image.

あるタイプのダイについて、全ての手段の集合体(全ての画素について)は、事実上、そのタイプの完全なダイであり、そして良好なダイモデルを本質的に規定する。あるタイプのダイについて全ての標準偏差の集合体は、感度およびフィルタリングについて以下に記載のように調節されたものとして、事実上、受容可能な範囲であり、その内側では、そのダイが良好であるとみなされ、そしてその外側では、そのダイに欠陥がある疑いがある。   For a type of die, the collection of all means (for all pixels) is effectively a complete die of that type and essentially defines a good die model. The collection of all standard deviations for a type of die is practically acceptable as adjusted for sensitivity and filtering as described below, inside which the die is good And on the outside, the die is suspected of being defective.

工程A4は、検査パラメータを設定する工程であり、これらのパラメータは、未知の品質のダイが良好なダイであると考えられるために良好なダイモデルにいかに近く一致しなければならないか(すなわち、正確なモデルからのどれだけの差異が、依然として良好なダイと考えれるために許容可能であるか)を、コンピュータシステム26に示す値である。このような検査パラメータのいくつかは、欠陥感度、最小欠陥コントラストおよび欠陥フィルタリングである。   Step A4 is the step of setting inspection parameters, and how these parameters must closely match a good die model in order for an unknown quality die to be considered a good die (ie, This is a value that indicates to the computer system 26 how much the difference from the exact model is acceptable to still be considered a good die. Some of such inspection parameters are defect sensitivity, minimum defect contrast and defect filtering.

図示の実施態様においては、欠陥解像度は、光学的拡大に依存する。より高い拡大を選択すると、結果として、画像の視野がより小さくなる。選択される拡大により、複数の画像が単一のダイの検査のために必要とされるか、または多数の画像が、単一の画像に適し得る結果となり得る。ダイのサイズおよび光学的拡大は、工程A2において入力される。しかし、より小さな欠陥解像度は、結果として、1つのダイ当たりより多くの画像化をもたらし、したがって同じ品質のダイの欠陥検査のためにさらに時間がかかることが、留意される。あるいは、解像度が調節可能であるカメラが与えられ得、これによって、この調節特徴が、画像のサイズよりむしろ感度を制御する。   In the illustrated embodiment, defect resolution depends on optical magnification. Selecting a higher magnification results in a smaller image field of view. Depending on the magnification selected, multiple images may be required for inspection of a single die, or multiple images may result in a single image being suitable. The die size and optical magnification are entered in step A2. However, it is noted that smaller defect resolution results in more imaging per die, and therefore more time for defect inspection of the same quality die. Alternatively, a camera with adjustable resolution can be provided, whereby this adjustment feature controls sensitivity rather than image size.

欠陥感度には、上に記載のように既知の良好なダイモデルを規定するために算出される、平均および標準偏差の、ユーザーに規定される倍率が関与する。欠陥感度は、工程C7において、以下にさらに詳細に記載する。   Defect sensitivities involve the user-defined magnification of the mean and standard deviation calculated to define a known good die model as described above. The defect sensitivity is described in more detail below in step C7.

最小欠陥コントラストには、平均および標準偏差から規定される上限および下限における、ユーザーに規定される絶対的限定が関与する。最小欠陥感度もまた、工程C7において、以下にさらに詳細に記載する。   Minimum defect contrast involves an absolute limit defined by the user at the upper and lower limits defined from the mean and standard deviation. Minimum defect sensitivity is also described in more detail below in step C7.

欠陥フィルタリングには、統計的またはデータフィルタリングが関与し、面積、サイズ、問題の領域および/またはクラスター化フィルタリング、ならびに接続および/または減少因子フィルタリングが挙げられる。このフィルタリングによって、ユーザーは、十分なサイズまたは形の、あるいは他の点で受容可能であり、したがって欠陥としてラベルを付けられないことが所望される、重要な領域内のもの以外の、欠陥であることがわかった項目を、フィルタ除去し得る。図示の実施態様においては、欠陥フィルタリングは、各検査レシピまたはラウンドについて提供される。これによって、システムの性能が、ユーザーの応用のために最適化され得る。この欠陥フィルタリング特徴は、形、サイズ、x−y座標などのような欠陥の位置および形状の情報を使用して、その欠陥がオペレータによるさらなる評価および分類を必要とするかどうかを自動的に決定する。1つの例は、以下の通りである:特定のサイズより大きな任意の欠陥は、さらなる評価に供されない欠陥であると、ポジティブに決定され得る。さらにまたは代替的に、特定のサイズより小さな任意の欠陥は、「良好なダイ」モデルの範囲外にあったとしても、欠陥ではないとしてフィルタ除去される。また、工程D4の評価工程において、その間においてはオペレータの評価が必要とされる領域が、存在し得る。同様に、「良好なダイ」モデルからは異常な形、位置、構成、配置などがフィルタされ得る。欠陥フィルタリングは、以下にさらに規定する。   Defect filtering involves statistical or data filtering and includes area, size, problem area and / or clustering filtering, and connection and / or reduction factor filtering. This filtering allows the user to have defects of size other than those in critical areas where it is desirable to be of sufficient size or shape or otherwise acceptable and therefore not be labeled as defective. Items found to be found can be filtered out. In the illustrated embodiment, defect filtering is provided for each inspection recipe or round. This allows the performance of the system to be optimized for the user application. This defect filtering feature uses defect position and shape information such as shape, size, xy coordinates, etc. to automatically determine if the defect requires further evaluation and classification by the operator To do. One example is as follows: Any defect larger than a certain size can be positively determined to be a defect that is not subject to further evaluation. Additionally or alternatively, any defect smaller than a certain size is filtered out as not being a defect, even if it is outside the scope of the “good die” model. Further, in the evaluation process of the process D4, there may be a region where the operator's evaluation is necessary during that time. Similarly, unusual shapes, positions, configurations, placements, etc. can be filtered from a “good die” model. Defect filtering is further defined below.

工程A5は、この訓練モデルおよびその特徴、パラメータなどを、コンピュータシステム26に保存する工程である。   Step A5 is a step of storing the training model and its features, parameters, and the like in the computer system 26.

全体的な検査レシピを作成する工程Bは、検査されるべき品目(すなわち、ウェハ、ダイなど)の各々のタイプに対する、検査レシピを作成する工程および保存する工程を包含する。莫大な数の検査レシピが、作り出され得、コピーされ得、そして編集され得、これによってユーザーは、検査プロセスをカスタマイズし得る。   Step B of creating an overall inspection recipe includes the steps of creating and storing an inspection recipe for each type of item to be inspected (ie, wafer, die, etc.). A vast number of inspection recipes can be created, copied, and edited, allowing the user to customize the inspection process.

工程B1は、ウェハWがカセットまたは他の格納容器から選択される方法を規定する。工程B2は、欠陥検出のために各ウェハにおけるダイが選択される方法を規定する。工程B3は、欠陥検出マップファイルが入力され、そして出力される方法を規定する。工程B4は、このレシピを保存する。   Step B1 defines how the wafer W is selected from a cassette or other containment vessel. Step B2 defines how the dies on each wafer are selected for defect detection. Step B3 defines how the defect detection map file is input and output. Step B4 stores this recipe.

全体の検査工程Cは、欠陥検査と呼ばれ、半導体ウェハ検査のための高度な独自のデジタル画像解析技術である。このシステムは、工程A3において、上記するようにユーザー供給のセットの既知の良好なダイをまず調べた後に、ウェハ検査を実行する。この学習および検査する方法は、伝統的なテンプレートまたはモデル適合検査より強力である。既知の良好なダイにおけるランダム変化さえ、受容可能と決定され得ることは注目すべきであり、これは伝統的なテンプレートまたはモデル適合の場合にはあてはまらない。要するに、ウェハ検査へのこの確固たるアプローチは、疲労および他の問題なしに人間のオペレータに類似して機能する。   The entire inspection process C is called a defect inspection, and is an advanced unique digital image analysis technique for semiconductor wafer inspection. In step A3, the system first performs a wafer inspection after first examining a known good die of a user-supplied set as described above. This method of learning and checking is more powerful than traditional template or model conformance checking. It should be noted that even random changes in a known good die can be determined to be acceptable, and this is not the case with traditional template or model fitting. In short, this robust approach to wafer inspection functions similarly to a human operator without fatigue and other problems.

工程C1は、所望であればウェハ識別コードを入力する。これは、各ウェハを後の欠陥の評価などのために識別するための方法を提供するため、ウェハマッピングが生じる場所が要求される。このウェハ識別コードは、英数字文字、バーコード、2−Dマトリックスコードなどの任意の公知の識別システムであり得る。   In step C1, a wafer identification code is input if desired. This provides a way to identify each wafer for later defect evaluation and so on, where the wafer mapping occurs is required. The wafer identification code can be any known identification system, such as alphanumeric characters, bar codes, 2-D matrix codes.

工程C2は、工程Bで規定されたレシピを選択する。工程C3は、所望されるものであれば製品設定を選択する。   In step C2, the recipe defined in step B is selected. Step C3 selects product settings if desired.

工程C4は、ウェハをウェハ試験プレート12上に、ウェハ提供手段14を使用して装填する。このウェハ試験プレート上への装填は、マニュアル装填または、ウェハがその上のダイとともにカセットまたはマガジンから検査領域へ自動的に移送される自動システムの使用、であり得る。この自動システムは、全てのマニュアル操作の除去を可能にする。   Step C4 loads the wafer onto the wafer test plate 12 using the wafer providing means 14. This loading onto the wafer test plate can be manual loading or the use of an automated system in which the wafer is automatically transferred from the cassette or magazine along with the die thereon to the inspection area. This automated system allows the removal of all manual operations.

工程C5は、各および全てのウェハを同じx、y、zおよびθ位置に調節するために、ウェハ試験プレート12上のウェハを、ウェハ調節デバイス16を使用して調節し、そして工程A1で規定されたおよび/または訓練された調節機能およびパラメータを使用して調節する。これは上記に詳細が記載された。なぜなら、既知の良好なウェハを調節して良好なダイモデルを形成するために使用されたように、同様の物理的調節および画像調節のプロセスが、ここで使用されるためである。   Step C5 adjusts the wafer on the wafer test plate 12 using the wafer adjustment device 16 to adjust each and all wafers to the same x, y, z and θ positions and is defined in step A1. Adjust using adjusted and / or trained adjustment functions and parameters. This has been described in detail above. This is because similar physical and image adjustment processes are used here, as used to adjust a known good wafer to form a good die model.

もしまだ焦点が合わされてなければ、カメラ20の焦点をウェハW上に合わせることが、しばしば必要である。これは、工程C5の間または工程C5の後に、必要であれば生じ、そして高さマップに規定されるウェハのz方向である。   It is often necessary to focus the camera 20 on the wafer W if it is not already in focus. This occurs if necessary during or after step C5 and is the z-direction of the wafer as defined in the height map.

工程C6は、ウェハWの画像を、カメラを全ウェハ、ウェハの一部、ダイ、またはダイの一部であり得る第一画像と整列させるようにプレート12を動かして、カメラ20を使用して収集し、そしてその画像を観察し、記録し、そしてその後、プレート12を動かしてカメラを他の像と整列させ、この他の画像を観察して記録し、そしてこれらの工程をウェハ上の全ての画像が観察されて記録されるまで繰り返す。代替の工程C6は、以下に記載のように連続的な運動およびストロボ照射を含む。   Step C6 uses the camera 20 to move the plate 12 to align the image of the wafer W with the first image, which can be the entire wafer, a portion of the wafer, a die, or a portion of a die. Collect and observe and record the image, and then move the plate 12 to align the camera with the other image, observe and record the other image, and perform these steps all on the wafer. Repeat until the image is observed and recorded. Alternative step C6 includes continuous motion and strobe irradiation as described below.

工程C7は、工程C6と同時的であり、工程A3の「良好なダイ」モデル、および工程A4の許容度およびパラメータに基づいて、観察される所与のダイ上の欠陥が位置する場所を決定する工程を含む。基本的に、未知の品質のウェハ上の各画素が観察され、それにより欠陥感度およびフィルタリングが「良好なダイ」モデルとともに使用されて、画素および/または任意のグループの画素が「良好」または疑わしいか決定する。   Step C7 is concurrent with Step C6 and determines where the defects on the given die to be observed are located based on the “good die” model of Step A3 and the tolerances and parameters of Step A4. The process of carrying out is included. Basically, each pixel on an unknown quality wafer is observed, whereby defect sensitivity and filtering are used with a “good die” model to make the pixel and / or any group of pixels “good” or suspicious To decide.

初期的に異常または「良好なダイ」モデルと画像との間の差は、発見されそして次いで感知されフィルタされる。この決定を単純化するために、上部レベル値および下部レベル値が、各ダイ上の各画素のために、平均および標準偏差計算ならびにユーザー規定した感度および絶対限度に基づいて決定される。観察された画像は次いで、接続ファクタリング、減少もしくはノイズ削減ファクタリング、ならびに面積、サイズ、対象の領域などのしみ部(blob)識別に関する統計的またはデータフィルタリング、および/または相互作用性フィルタリングを含む1つ以上の種類のフィルタ技術を使用してフィルタされる。フィルタリングの後、疑わしい欠陥領域が確認される。基本的には、欠陥感度および最小欠陥対比が使用されて、一旦感度が考慮に入れられると、平均のいずれかの側の実際の調整された標準偏差である上部レベル値および低部レベル値を規定する。その後、フィルタリングは、しばしばより良く真の欠陥を識別するために使用される。   Differences between the initially abnormal or “good die” model and the image are discovered and then sensed and filtered. To simplify this determination, upper and lower level values are determined based on average and standard deviation calculations and user defined sensitivity and absolute limits for each pixel on each die. The observed image is then one that includes connection factoring, reduction or noise reduction factoring, and statistical or data filtering for area, size, blob identification such as regions of interest, and / or interactive filtering. Filtered using the above types of filter techniques. After filtering, suspicious defect areas are identified. Basically, defect sensitivity and minimum defect contrast are used and once the sensitivity is taken into account, the upper and lower level values, which are the actual adjusted standard deviations on either side of the average, are calculated. Stipulate. Thereafter, filtering is often used to better identify true defects.

1つの実施形態において、欠陥感度は、基本的にはユーザー規定した複数の標準偏差である。良好なダイおよび粗悪なダイの実際の分析を通して、ユーザーは最も正確に全ての欠陥を規定するが良好なダイを欠陥として間違って規定することがない、複数の標準偏差を規定する。例は次のとおりである。98、100および102のグレースケール値を有する3つの既知の良好なダイを仮定する。この平均は100であり、そして標準偏差は+/−2である。ユーザーは検査情報を介して、欠陥感度を5に規定する。この上限および下限はそれぞれ、次いで110および90であり得る。   In one embodiment, the defect sensitivity is basically a plurality of user-defined standard deviations. Through actual analysis of good and bad dies, the user defines multiple standard deviations that most accurately define all defects but do not falsely define good dies as defects. An example is as follows. Assume three known good dies with grayscale values of 98, 100 and 102. This average is 100 and the standard deviation is +/- 2. The user defines the defect sensitivity as 5 through the inspection information. The upper and lower limits can then be 110 and 90, respectively.

1つの実施形態において、この最小欠陥対比は、ユーザー規定の絶対限度に類似する。上記例において、情報を介したユーザーは、15の最小対比を有するグレイスケール測定は欠陥ではないことに気づく。この最小欠陥対比は、従って15に設定されそしてその結果、かわりに上限および下限は115および85にされなければならない。   In one embodiment, this minimum defect contrast is similar to a user-defined absolute limit. In the above example, the user via information notices that a grayscale measurement with a minimum contrast of 15 is not a defect. This minimum defect contrast is therefore set to 15 and as a result, the upper and lower limits must instead be 115 and 85.

好ましい実施形態において、未知の品質のウェハまたはダイの各画素が観察された後、検査画像は、簡単な画像減算を使用して作製される。検査画像は、基本的に検査画素のグレイスケール測定値(例えばその画素に対して98)を、例えば110である良好なダイ上限から減算し、または例えば90である良好なダイ下限を、再び98である、検査画素のグレイスケール測定値から減算し、2値の良好または不良表示を得ることにより作製される。この上限および下限は好ましくは感知(sensitized)される。もしこの数が正であれば、この範囲内であるとして黒(あるいは白)に色づけされ、そしてもしこの数が負であれば、この範囲の外であるとして白(あるいは黒)に色づけされる。2値の白黒画像が得られる。この画像は、その簡単さのために、実際の256カラー画像を保存することと比較してよりいっそう迅速な速度でフィルタリングすることを可能とする。あるいは、256色などのフルカラー画像が、充分なメモリが利用可能であり、そして最適速度が重要ではない場合、使用され得る。   In a preferred embodiment, after each pixel of unknown quality wafer or die is observed, an inspection image is created using simple image subtraction. The inspection image essentially subtracts the grayscale measurement of the inspection pixel (eg 98 for that pixel) from the good die upper limit, eg 110, or the good die lower limit eg 90 is again 98. Is obtained by subtracting from the gray scale measurement value of the inspection pixel to obtain a binary good or bad display. These upper and lower limits are preferably sensed. If this number is positive, it is colored black (or white) as being within this range, and if this number is negative, it is colored white (or black) as being outside this range . A binary black and white image is obtained. This image, because of its simplicity, allows it to be filtered at a much faster rate compared to storing the actual 256 color image. Alternatively, full color images such as 256 colors can be used if sufficient memory is available and optimal speed is not important.

1つの実施形態において、1つ以上の続くフィルタが2値の白黒画像上に使用される。接続ファクタリングおよび減少ファクタリングなどの画像処理機能が次いで個別にまたは一度に使用され得る。しみ部識別に関する統計的フィルタリングまたはデータフィルタリングもまた、個別にまたは一度に実行され得る。   In one embodiment, one or more subsequent filters are used on the binary black and white image. Image processing functions such as connection factoring and reduction factoring can then be used individually or at once. Statistical filtering or data filtering for spot identification may also be performed individually or at a time.

接続ファクタリングは、「閉」操作を含む。この識別された画素、上記の例では白色のものは、拡張されそして次いで衰退され(eroded)、または二倍に拡張され次いで衰退され、あるいは任意のほかの公知の組み合わせである。これは、小さい欠陥または受容可能な凹凸を除去する(filter out)ために、欠陥を接続しまたは充填する。   Connection factoring includes a “close” operation. This identified pixel, white in the above example, is expanded and then faded, doubled and then faded, or any other known combination. This connects or fills the defects in order to filter out small defects or acceptable irregularities.

減少ファクタリングは、「開」操作含む。この識別された画素は衰退されそして次いで拡張され、または二重衰退され、そして次いで二重拡張され、あるいは任意の他の公知の組合わせである。これはノイズを減少させる。   Decreasing factoring includes an “open” operation. This identified pixel is faded and then expanded or double faded and then double expanded or any other known combination. This reduces noise.

しみ部分析は、2値の白黒画像のしみ部を識別する工程を含む。一旦認識されると、例えば、xサイズおよびyサイズなどのサイズ、位置、領域などを含む、様々な各々のパラメータが識別される。統計的フィルタリングまたはデータフィルタリングは、次いでこのしみ部のパラメータ上で実行される。   Blot analysis includes identifying a blot in a binary black and white image. Once recognized, various parameters are identified, including, for example, size, position, region, etc., such as x size and y size. Statistical or data filtering is then performed on the parameters of this spot.

このような統計的またはデータフィルタリングは、領域フィルタリング、サイズフィルタリング、対象の領域フィルタリング、および相互作用性欠陥分類フィルタリングを含む。領域フィルタリングは、所定の領域またはそれより小さいしみ部を捨てる。サイズフィルタリングは、所定のxまたはyサイズまたはそれより小さいしみ部を捨てる。対象の領域フィルタリングは、ユーザーがあまり重要ではない、または何ら重要ではないダイ上の位置を規定することを可能とし、そしてそのようにすることにより、任意のその上の欠陥を無関係とする。最後に、相互作用性の欠陥分類は、近接(ここで近接を規定する距離はユーザー規定である)するが接触していない識別される画素のクラスタ形成を含む。   Such statistical or data filtering includes region filtering, size filtering, region of interest filtering, and interactive defect classification filtering. Region filtering discards spots that are smaller than a given region. Size filtering discards spots that are of a predetermined x or y size or smaller. Target area filtering allows the user to define locations on the die that are less important or less important, and by doing so, make any defects above it irrelevant. Finally, interactive defect classification includes clustering of identified pixels that are in close proximity (where the distance defining proximity is user defined) but not touching.

基本的には、未知の品質のダイが画像を観察し、そして各画素を上限値および下限値を介して、その平均および標準偏差と比較することにより検査される。感度およびフィルタリングもまた、ユーザーにより多かれ少なかれ重要とされるファクターに対する補償を可能にする。つまり、未知の品質のダイにおける所与の観察される画素の任意の1つが、感知されてフィルタされるとき上限値および下限値の外側にある場合、このダイは欠陥性であり、そして以下に記載するように、その欠陥スポットがインク付けされ、または他の方法で書き留められる。   Basically, an unknown quality die is examined by observing the image and comparing each pixel with its mean and standard deviation via an upper and lower limit. Sensitivity and filtering also allows compensation for factors that are more or less important to the user. That is, if any one of a given observed pixel in an unknown quality die is outside the upper and lower limits when sensed and filtered, the die is defective and The defect spot is inked or otherwise written down as described.

この工程C8は、全てのダイの全ての欠陥データの集成であるウェハWの欠陥マップを作製し、そしてデータファイルに格納される。好ましい実施形態において、これは2値の白黒画像である。   This step C8 creates a defect map of the wafer W, which is a collection of all defect data for all dies, and is stored in a data file. In the preferred embodiment, this is a binary black and white image.

上記の検査工程への代替として、代替の工程C6は、ウェハ上の全てのダイ上を走査するために、連続的にプレート12を動かすことによりカメラ20を使用してウェハWの画像を収集する工程であり、それによりこのウェハはストロボライトにより、移動プレートに相関するシーケンスで照射され、各ダイはカメラ20の下で正確な時間でストロボされる。基本的には、移動プレート上の光の短い照射パルスは、画像を効果的に「フリーズ」させる。これはカメラを第一のダイと整列させるための停止および作動手順を必要とすることなく、画像の連続的収集、観察およびそのダイの記録を可能にし、そしてプレート12を動かしてカメラを他のダイと整列させ、この他のダイを観察して記録し、そしてこれらの工程をこのウェハ上の全てのダイが観察されて記録される、等まで繰り返す。   As an alternative to the above inspection process, an alternative process C6 collects an image of the wafer W using the camera 20 by moving the plate 12 continuously to scan all dies on the wafer. A process whereby the wafer is illuminated by a strobe light in a sequence correlated to the moving plate and each die is strobed under the camera 20 at the correct time. Basically, a short illumination pulse of light on the moving plate effectively “freezes” the image. This allows continuous collection of images, viewing and recording of the die without the need for stopping and operating procedures to align the camera with the first die, and moving the plate 12 to move the camera to the other Align with the die, observe and record the other dies, and repeat these steps until all dies on the wafer are observed and recorded, etc.

全ての欠陥評価工程Dは、一般に所与のウェハWの欠陥検査の終了においてである。というのはこの点において欠陥分類がしばしば所望されるからである。この工程Cの欠陥検査または検出プロセスは、全て自動化され迅速であり、それにより一旦終了するとユーザーは、欠陥のための全てのダイまたはウェハでなはく、手作業でパラメータ、フィルタ、感度などに基づき発見された欠陥のみを、検査し得る。かなりの時間が節約される。   All defect evaluation steps D are generally at the end of defect inspection for a given wafer W. This is because defect classification is often desirable in this respect. The defect inspection or detection process of this Step C is all automated and rapid, so once completed, the user can manually set parameters, filters, sensitivity, etc., not all dies or wafers for defects. Only defects found on the basis can be inspected. Considerable time is saved.

工程D1は、工程C9で作製された欠陥マップを装填する。工程D2は、評価する欠陥を選択する(あるいはウェハ上のすべての欠陥を順に評価する)。工程D3は、プレート12を動かし、特定の欠陥がカメラ20の下で適切に配置されるようにウェハWを位置決めさせる。工程D4は、欠陥のユーザー観察工程および分類工程であり、システム10のユーザーが、観察された欠陥を観察し、そして分類するようにする。任意の数の分類が可能であり、そして分類はユーザー規定である。工程D5は、全ての欠陥が評価されそして分類されるまで、工程D2〜D4の繰り返しである。工程D6は、分類した欠陥マップを保存する工程、および代替的に、または追加的に欠陥情報を、データベースまたは他の管理および評価のための任意の数の他のフォーマットで、保存する工程である。   In step D1, the defect map created in step C9 is loaded. Step D2 selects a defect to be evaluated (or sequentially evaluates all defects on the wafer). Step D3 moves the plate 12 to position the wafer W so that the specific defect is properly positioned under the camera 20. Process D4 is a defect user observation and classification process that allows the user of system 10 to observe and classify the observed defects. Any number of classifications are possible, and the classification is user defined. Step D5 is a repeat of steps D2-D4 until all defects have been evaluated and classified. Step D6 is a step of saving the classified defect map and, alternatively or additionally, saving the defect information in a database or other number of other formats for management and evaluation. .

全体の欠陥報告工程Eは、データベースフォーマットに格納されたデータを出力する工程またはプリントアウトする工程である。このデータは、次いで分析され得、または欠陥のタイプ、欠陥の頻度、欠陥の位置などの統計的分析または他の分析を実行するために他の方法で使用され、これはウェハWのメーカーにとって有用であり、メーカーが欠陥搭載領域に集中することを可能にする。この工程Eは、グラフィック、表形式、および実際の画像ディスプレイを含む複数のフォーマットでデータを報告するので完全なそして効果的なデータ分析を提供する。表形式フォーマットに配置されたデータは、数値が電気的フォーマットなどの他の値と容易に相関することを可能にする。グラフィカルデータ表示は、そうでなければ見ることが困難なトレンドを迅速に表示する。   The entire defect reporting step E is a step of outputting or printing out data stored in the database format. This data can then be analyzed or used in other ways to perform statistical or other analyzes such as defect type, defect frequency, defect location, etc., which is useful for wafer W manufacturers And allows manufacturers to concentrate on the defect mounting area. This step E provides complete and effective data analysis because it reports data in multiple formats including graphic, tabular, and actual image displays. Data arranged in a tabular format allows numeric values to be easily correlated with other values such as electrical formats. Graphical data displays quickly display trends that would otherwise be difficult to see.

システム10は、Pentium(登録商標)Proまたは類似のコンピュータプラットフォームなどの標準的なコンピュータ技術に基づき、例えば直列形式およびネットワーク形式の両方の多くの異なる通信オプションを可能にする。例えば、このシステムはTCP/IP構成を含み、そしてあるいは、SEC−II/GEMまたは他のコンピュータ産業標準プロトコルを含み得る。   System 10 is based on standard computer technology, such as Pentium Pro or similar computer platform, and allows many different communication options, for example both in serial and network form. For example, the system includes a TCP / IP configuration and may alternatively include SEC-II / GEM or other computer industry standard protocols.

システム10は、ドリフトマップを使用して検査を実行するためにもまた使用され得る。これは、ウェハWの個別のダイがフィルム上で裁断され、そしてそこから拾い上げて除去するために必要に応じて延ばされる場合に有用であり、これは周知技術である。ここでの問題は、このフィルム材料は不均一に伸張するため、伸張の間、直交性が損失され得、そしてダイが異なる方向に動くことである。ほぼ正方形または矩形の切断ダイは、今度は全ての異なる方向に配向され、そしてこのようなダイの列は、もはや直線状ではなく、むしろ波うった、または他の態様で方向性が無い。この大きい伸張と直交性の損失が生じると、ドリフトマップおよびドリフト工程が、これを補うために加えられる。この工程は典型的にはスキャニングの前に挿入される。   System 10 can also be used to perform inspections using drift maps. This is useful when individual dies of the wafer W are cut on the film and then extended as necessary to pick them up and remove, which is a well known technique. The problem here is that since the film material stretches unevenly, orthogonality can be lost during stretching and the die moves in different directions. The approximately square or rectangular cutting dies are now oriented in all different directions, and the rows of such dies are no longer linear, but rather wavy or otherwise directional. When this large stretch and loss of orthogonality occur, a drift map and drift process are added to compensate for this. This step is typically inserted before scanning.

1つの実施形態において、フレームグリッドが各ダイの考えられる配置を規定する目的のために作製される。隣接のダイを損傷させることなく、各ダイを拾い上げることをより容易にすることを可能にするために運ばれたフィルム切込みウェハを、伸張することは公知である。しかしこの伸張工程は、典型的には均一ではなく、方向性が無いダイをもたらす。このドリフトマップは、各ダイの伸張された位置を、切り込みの前の剛性、およびピッチのために既知であるダイの開始点を使用して予測する。   In one embodiment, a frame grid is made for the purpose of defining the possible placement of each die. It is known to stretch film-cut wafers that have been transported to make it easier to pick up each die without damaging adjacent dies. However, this stretching process is typically not uniform and results in a non-directional die. This drift map predicts the stretched position of each die using the stiffness before cutting and the starting point of the die that is known for pitch.

ドリフトマップを作製するために、マークまたはダミーダイがウェハ上にn番目ごとに(例えば10番目ごとに)配置される。機械の視野を使用して、システム10は、マークをその考えられる位置において探し、そして次いで見つからない場合はその回りを見る。一旦、実際の位置が見つかると、この機械視野は、次のマークの考えられる位置へ進み、そしてこのプロセスを反復する。一旦全てのマークが見つかると、マークの間の一貫した性質を仮定してピッチが計算される。このピッチを使用して、そして切込みの前に各ダイのもとの位置を知ることにより、このダイの位置を正確に予測するドリフトマップが作製される。   To create a drift map, marks or dummy dies are placed on the wafer every nth (eg every 10th). Using the machine's field of view, the system 10 looks for the mark at its possible location and then looks around if it is not found. Once the actual position is found, the machine field of view advances to the next possible position of the mark and the process is repeated. Once all the marks are found, the pitch is calculated assuming consistent properties between the marks. Using this pitch and knowing the original position of each die prior to making a cut, a drift map is created that accurately predicts the position of this die.

システム10は、自動焦点機能の使用もまた取込み得る。このような機能は、画像の走査が各所定の画像点において行われる場所での鮮明度計算に基づく。その後、鮮明度計算は、正確な焦点を見つけるために使用される。時間を節約するために、これはn番目ごとの画像のみにおいて行われ得る。   System 10 may also incorporate the use of autofocus functions. Such a function is based on a sharpness calculation where the image is scanned at each predetermined image point. The sharpness calculation is then used to find the exact focus. In order to save time, this can be done only in every nth image.

要するに、操作の基本的な手順は、自動化ウェハ移送およびウェハマッピングオプションを除いて、次のようである。オペレータまたはユーザーは、「良好なダイ」は何かに関して、このシステムをまず訓練しなければならず、すなわち良好なダイモデルを作成するか、または既存の良好なダイモデルを選択する。上記のように、これは、正確な同じx,y,zおよびθ位置から、適切に複数の既知の良好なダイが画像化されるように各ダイを整列するために、位置マーカーを入力および使用する工程を含む。加えて、ウェハおよび/またはダイ形状、サイズ、ピッチ、行の数、列の数などは良好のダイの画像化の前に入力されなければならない。複数の良好なダイは次いで、それぞれ整列され、そしてCCDカメラにより観察され、その結果コンピュータシステムが、共通の性質をグルーピングすることにより、ピッチ、色、角度、位置などの範囲を注目することにより「良好なダイ」モデルを次いで形成する。基本的にシステム10は、ユーザー提供の良好なダイの既知の設定を見ることにより、ウェハ検査を実行する。一般に、少なくとも20または30のダイが提供されることが好ましいが、最小限または最大限は必要とされない。検査パラメータはまた、未知の品質のダイが良好なダイとされるためには、「良好なダイ」モデルの特定の特性にどれくらい近接して、適合しなければならないか、を表示するために設定される。これらは、感度パラメータおよび欠陥フィルタを含む。   In short, the basic procedure of operation is as follows, except for automated wafer transfer and wafer mapping options. The operator or user must first train the system as to what is a “good die”, ie create a good die model or select an existing good die model. As noted above, this inputs position markers and aligns each die so that multiple known good dies are properly imaged from the exact same x, y, z and θ positions and The process to be used is included. In addition, wafer and / or die geometry, size, pitch, number of rows, number of columns, etc. must be entered prior to good die imaging. Multiple good dies are then each aligned and viewed by a CCD camera so that the computer system looks at ranges such as pitch, color, angle, position, etc. by grouping common properties. A “good die” model is then formed. Basically, the system 10 performs wafer inspection by looking at the user-provided good die known settings. In general, it is preferred that at least 20 or 30 dies are provided, but a minimum or maximum is not required. Inspection parameters are also set to show how close and certain characteristics of a “good die” model must be matched for an unknown quality die to be a good die Is done. These include sensitivity parameters and defect filters.

ユーザーはまた、事前に格納された検査レシピを作製または選択しなければならない。これには、ウェハWがどのようにカセットまたは他の格納容器から選択されるか、どのように各ウェハWの各ダイ上に欠陥検査のために選択されるか、どのように欠陥検査マップファイルが入力されおよび出力されるか、などに関する情報が含まれる。   The user must also create or select a pre-stored inspection recipe. This includes how wafers W are selected from a cassette or other containment, how they are selected for defect inspection on each die of each wafer W, how defect inspection map files Information about whether or not is input and output.

システム10は、今度は未知の品質のダイを検査する準備ができる。ウェハマッピングが活性化される場合に、必要な識別コードが使用されるならば、この点において、入力されなければならない。その後、ウェハW(または切込みウェハ、またはゲルパックのダイ、またはワッフルパックのダイなど)は、検査領域、特にウェハ検査プレート12(これは検査カメラの下にある)に配置される。これは、ウェハ提供手段14を使用して達成される。工程A1で規定されたおよび/または訓練された調節機能およびパラメータを使用して、「良好なダイ」が装填されているので、その後、ウェハ調節デバイス16が、ウェハを同じx、y、zおよびθ位置において整列させる。所望される拡大は、次いで選択され、そしてその後カメラ20が焦点化される。   The system 10 is now ready to inspect an unknown quality die. If the required identification code is used when wafer mapping is activated, it must be entered at this point. Thereafter, a wafer W (or a cut wafer, or a gel pack die, or a waffle pack die, etc.) is placed in the inspection area, particularly the wafer inspection plate 12 (which is under the inspection camera). This is accomplished using the wafer providing means 14. Since the “good die” has been loaded using the adjustment functions and parameters defined and / or trained in step A1, the wafer adjustment device 16 then puts the wafer in the same x, y, z and Align at the θ position. The desired magnification is then selected and then the camera 20 is focused.

このシステムは今度は、ウェハWの選択された領域(第一ダイ位置)の画像を、第一ダイ位置などの選択された領域とカメラ20を整列させるためにプレート12を動かすことにより、カメラを使用して、収集するが準備でき、その結果、全ウェハ、ウェハの一部、ダイ、またはダイの一部であり得るその第一画像を撮り、そして次いでその画像を観察して記録する。自動化欠陥検査およびボンドパッド(bond pad)分析が、このダイのデジタル画像について実行される。もしこのダイがインク付けされていれば、これは自動的に「インク付けされたダイ」として識別(マッピング)される。もしこのダイがイン
ク付けされていなければ、そして欠陥が発見されなければ、そのときはこのシステムは、ダイ上の欠陥位置、サイズ、形状などの各欠陥についての詳細情報を収集および格納する。
This system in turn moves the camera 12 by moving the plate 12 to align the image of the selected area (first die position) of the wafer W with the selected area, such as the first die position. In use, it is ready to be collected, so that the entire image, part of the wafer, die, or part of the die is taken and its first image is taken and then the image is observed and recorded. Automated defect inspection and bond pad analysis are performed on the digital image of the die. If this die is inked, it is automatically identified (mapped) as an “inked die”. If the die is not inked and no defects are found, then the system collects and stores detailed information about each defect such as the defect location, size, and shape on the die.

プレート12は、次いでカメラを他の選択された領域(これは次の隣接する、または隣接しない領域であり得る)に整列するために動かされ、第一画像に隣接する、その画像(第二ダイ位置)をウェハ上で撮る。基本的に、このプレートは、検査カメラの下で次のダイ位置へインデックス化される。この第二ダイ位置が次いで観察され記録される。これらの工程は、ウェハ上の全ての画像が観察され記録されるまで繰り返される。これらの画像観察工程と同時に、欠陥感度およびフィルタリングが、「良好なダイ」モデル観察に関連して使用され、最初の異常または「良好なダイ」モデルとこの画像との差が、実際の欠陥かどうか、またはこれらがフィルタ除去されるべきかどうかを決定する。ウェハWの欠陥マップは次いで、コンピュータシステムにおいて、その上に発見された全ての欠陥を含む、全てのダイの全ての欠陥の収集から作製される。   The plate 12 is then moved to align the camera with another selected area (which can be the next adjacent or non-adjacent area) and the image (second die) adjacent to the first image. Position) on the wafer. Basically, this plate is indexed to the next die position under the inspection camera. This second die position is then observed and recorded. These steps are repeated until all images on the wafer are observed and recorded. Simultaneously with these image viewing steps, defect sensitivity and filtering are used in conjunction with “good die” model observations to determine whether the difference between the original anomaly or “good die” model and this image is the actual defect. Determine whether or if they should be filtered out. A defect map for wafer W is then created in the computer system from a collection of all defects on all dies, including all defects found thereon.

他の実施形態においては、漸進的な工程でプレートを動かすのではなく、このプレートは、そのストロボ照射の間連続的に動かされる。このウェハのセクションは、次いでカメラが移動基板の各セクションの上を適切に位置されるとき、カメラをストロボ照射と同期させることにより走査され、ストロボ照射がこのカメラを介する画像収集と同時に生じる。   In other embodiments, rather than moving the plate in a gradual process, the plate is moved continuously during the strobe exposure. The sections of the wafer are then scanned by synchronizing the camera with the stroboscopic illumination as the camera is properly positioned over each section of the moving substrate, with the stroboscopic illumination occurring simultaneously with image acquisition through the camera.

所与のウェハW上の欠陥検査の終了において、欠陥分類がしばしば所望される。各記録された欠陥は、特定の欠陥が位置するウェハW上の位置へ、プレート12が動かされた場所で、ユーザーにより人手で評価されるので、ユーザーは、この欠陥を観察しそして分類し得る。これは次いで、全ての欠陥について繰り返される。この分類された欠陥は、次いで分類された欠陥マップとして保存される。   At the end of defect inspection on a given wafer W, defect classification is often desired. Each recorded defect is manually evaluated by the user where the plate 12 has been moved to the location on the wafer W where the particular defect is located so that the user can observe and classify this defect. . This is then repeated for all defects. This classified defect is then saved as a classified defect map.

そのウェハは次いで除去され、そして他のウェハが検査のために装填される。この除去および新規の装填は、人手により行われるか、または自動的に実行され得るかのいずれかである。   The wafer is then removed and another wafer is loaded for inspection. This removal and new loading can either be done manually or can be performed automatically.

従って、本発明は上記および当業者により理解されるように、簡単化され、効率的で安全な安価なそして効果的なデバイス、システム、方法を提供し、これらは挙げられた目的の全てを達成し、従来技術のデバイス、システムおよび方法で遭遇する困難の除去を提供し、そして問題を解決し、この分野における新しい結果を得る。   Accordingly, the present invention provides simplified, efficient, safe, inexpensive and effective devices, systems, and methods, as will be appreciated by those skilled in the art and above, which achieve all of the stated objectives. It provides the elimination of difficulties encountered with prior art devices, systems and methods, and solves problems and obtains new results in the field.

前述の記載において、特定の用語が簡単、明瞭、および理解のために使用されたが、このような用語は説明の目的のために使用され、そして広く意図されるように理解されるから、不必要な限定はそこから従来技術の要求を超えては意味しない。   In the foregoing description, certain terms have been used for simplicity, clarity and understanding, but such terms are used for descriptive purposes and are not intended to be understood as broadly intended. The necessary limitations do not imply beyond that of the prior art.

さらに、本発明の記述および図示は、例示のためであり、本発明の範囲は、示されたまたは記載された正確な詳細には限定されない。   Moreover, the description and illustration of the invention is by way of example, and the scope of the invention is not limited to the exact details shown or described.

本発明の機能、発見および原理、本発明が理解されそして使用され態様、この構成の特徴、および有利な、新規な、そして有用な得られた結果について記載したが、新規なそして有用な構造、デバイス、要素、配列、部品、および組み合わせは、添付の特許請求の範囲に記載される。   Having described the functions, discoveries and principles of the invention, the manner in which the invention is understood and used, the features of this construction, and the advantageous new and useful results obtained, the novel and useful structures The devices, elements, arrangements, parts, and combinations are set forth in the appended claims.

本発明の好ましい実施態様、出願人が原理を適用することを意図する最良の様式の図は、以上の説明に記載され、図に示され、特に明確に指摘され、添付の特許請求の範囲に記載される。   The preferred embodiment of the present invention, the best mode figure to which the applicant intends to apply the principles, is described in the foregoing description, shown in the figure, particularly pointed out, and in the appended claims. be written.

同じ番号は、図面全体を通して同じ部分を示す。   Like numbers refer to like parts throughout the drawings.

Claims (1)

本願明細書に記載の発明。Invention described in this specification.
JP2012276774A 1998-07-15 2012-12-19 Automated wafer defect inspection system and method for executing inspection Pending JP2013068633A (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US9270198P 1998-07-15 1998-07-15
US9292398P 1998-07-15 1998-07-15
US60/092,923 1998-07-15
US60/092,701 1998-07-15
US56226299A 1999-07-13 1999-07-13
US09/562,262 1999-07-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010106007A Division JP2010175563A (en) 1998-07-15 2010-04-30 Automated wafer defect inspection system and process of performing such inspection

Publications (1)

Publication Number Publication Date
JP2013068633A true JP2013068633A (en) 2013-04-18

Family

ID=41542502

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2009218183A Withdrawn JP2009294229A (en) 1998-07-15 2009-09-18 Automated wafer defect inspection system and method of performing such inspection
JP2010106007A Pending JP2010175563A (en) 1998-07-15 2010-04-30 Automated wafer defect inspection system and process of performing such inspection
JP2011022049A Pending JP2011107159A (en) 1998-07-15 2011-02-03 Automated wafer defect inspection system, and method of performing such inspection
JP2012276774A Pending JP2013068633A (en) 1998-07-15 2012-12-19 Automated wafer defect inspection system and method for executing inspection

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2009218183A Withdrawn JP2009294229A (en) 1998-07-15 2009-09-18 Automated wafer defect inspection system and method of performing such inspection
JP2010106007A Pending JP2010175563A (en) 1998-07-15 2010-04-30 Automated wafer defect inspection system and process of performing such inspection
JP2011022049A Pending JP2011107159A (en) 1998-07-15 2011-02-03 Automated wafer defect inspection system, and method of performing such inspection

Country Status (1)

Country Link
JP (4) JP2009294229A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128807B (en) * 2019-12-27 2023-06-23 青岛歌尔微电子研究院有限公司 Incomplete wafer processing method, device, equipment and medium

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624214B2 (en) * 1984-09-07 1994-03-30 株式会社日立製作所 Method and apparatus for visual inspection of circuit pattern of chip to be inspected
JPS6358138A (en) * 1986-08-28 1988-03-12 Sony Corp Pattern inspector
JP3135063B2 (en) * 1989-09-22 2001-02-13 株式会社日立製作所 Comparative inspection method and apparatus
JP2782473B2 (en) * 1990-11-30 1998-07-30 三井金属鉱業株式会社 Material surface inspection equipment
JP2971628B2 (en) * 1991-06-27 1999-11-08 株式会社日立製作所 Pattern inspection method and apparatus
JPH08272078A (en) * 1995-03-31 1996-10-18 Seiko Epson Corp Method and apparatus for inspecting pattern
JPH09252035A (en) * 1996-01-11 1997-09-22 Toshiba Ceramics Co Ltd Visual inspection method and device of semiconductor wafer
JP3625236B2 (en) * 1996-01-29 2005-03-02 株式会社ルネサステクノロジ Defect inspection method for inspection pattern and semiconductor manufacturing process evaluation method
JPH09305764A (en) * 1996-05-14 1997-11-28 Kawatetsu Joho Syst Kk Detection method and device for image pattern defect
JP3660763B2 (en) * 1996-06-26 2005-06-15 株式会社日立製作所 Inspection pattern inspection method, manufacturing process diagnosis method, and semiconductor substrate manufacturing method
JP2006084445A (en) * 2004-09-17 2006-03-30 Dainippon Screen Mfg Co Ltd Image acquisition device
JP2006084444A (en) * 2004-09-17 2006-03-30 Dainippon Screen Mfg Co Ltd Image acquisition device
JP4939843B2 (en) * 2006-06-07 2012-05-30 株式会社日立ハイテクノロジーズ Defect inspection method and apparatus
JP2010151666A (en) * 2008-12-25 2010-07-08 Toray Ind Inc Pattern inspection device and inspection method

Also Published As

Publication number Publication date
JP2010175563A (en) 2010-08-12
JP2009294229A (en) 2009-12-17
JP2011107159A (en) 2011-06-02

Similar Documents

Publication Publication Date Title
US9464992B2 (en) Automated wafer defect inspection system and a process of performing such inspection
US7173693B2 (en) Method for inspecting defects and an apparatus of the same
TWI658524B (en) System and method for inspecting a wafer (1)
JP5934874B2 (en) System and method for inspecting a wafer
US6799130B2 (en) Inspection method and its apparatus, inspection system
US20100140474A1 (en) Method of inspecting a semiconductor device and an apparatus thereof
US6292260B1 (en) System and method of optically inspecting surface structures on an object
KR20000023667A (en) Automatic semiconductor wafer sorter/prober with extended optical inspection
TW201511161A (en) Systems and methods for automatically verifying correct die removal from film frames
WO1998001745A9 (en) Automatic semiconductor wafer sorter/prober with extended optical inspection
JP2004294358A (en) Method and apparatus for inspecting defect
JP3938227B2 (en) Foreign object inspection method and apparatus
WO2009017465A2 (en) Patterned wafer defect inspection system and method
KR102572968B1 (en) Wafer inspection method using the deep learning and wafer inspection device for implementing this
JP2013068633A (en) Automated wafer defect inspection system and method for executing inspection
US20070053578A1 (en) Pattern inspection apparatus and method and reticle for use therein
JP2647051B2 (en) Appearance inspection device
JP4052733B2 (en) Foreign matter inspection method for patterned wafer
JP2010085145A (en) Inspection device and method
JP2011012971A (en) Method of performing visual examination and visual examination device for performing examination by the same
WO2022044307A1 (en) Alignment device and alignment method
US20070296962A1 (en) Surface inspection apparatus and surface inspection method
JP2008003103A (en) Inspection method and system

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140122

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140417