JP2000307936A - 画像処理装置、情報処理システム、動作制御方法、及び記憶媒体 - Google Patents

画像処理装置、情報処理システム、動作制御方法、及び記憶媒体

Info

Publication number
JP2000307936A
JP2000307936A JP11109555A JP10955599A JP2000307936A JP 2000307936 A JP2000307936 A JP 2000307936A JP 11109555 A JP11109555 A JP 11109555A JP 10955599 A JP10955599 A JP 10955599A JP 2000307936 A JP2000307936 A JP 2000307936A
Authority
JP
Japan
Prior art keywords
clock
phase
unit
imaging
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11109555A
Other languages
English (en)
Inventor
Motohiro Ishikawa
基博 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11109555A priority Critical patent/JP2000307936A/ja
Publication of JP2000307936A publication Critical patent/JP2000307936A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Studio Devices (AREA)

Abstract

(57)【要約】 【課題】 それぞれが所定のクロックに従って動作する
複数のブロック間の信号の受け渡しを常に確実に行うこ
とができると共に、任意のブロックの電源供給を独立し
て制御することで消費電力の削減を図ることができる画
像処理装置を提供する。 【解決手段】 位相比較手段(115)は、第1及び第
2の各処理手段(110,120)が用いる第1及び第
2の各分周クロック(1,2)の位相比較を行う。第1
の処理手段(120)は、位相比較手段(115)の検
出結果に基づいて、第1の分周クロック(1)の位相を
変化(変更)する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば、それぞれ
が所定のクロックに従って、撮像動作を制御する第1の
処理部と、撮像制御部の制御によって得られた映像信号
に所定の信号処理等を行う第2の処理部とを有する撮像
装置等に適用される画像処理装置、情報処理システム、
動作制御方法、及びそれを実施するための処理ステップ
をコンピュータが読出可能に格納した記憶媒体に関する
ものである。
【0002】
【従来の技術】従来より例えば、図8に示すような撮像
装置800がある。この撮像装置800は、撮像素子8
02及びアナログ/ディジタル(A/D)変換器803
を含むアナログ部分を制御する撮像制御部804と、A
/D変換器803から出力されるディジタル化された映
像信号(映像データ)に所定の信号処理等を行うシステ
ム制御部806と、本装置に対して各種動作指示を与え
るための操作部807と、撮像制御部804に対して基
本動作クロックを供給するクロック生成部805とから
構成されている。
【0003】上述のような撮像装置800において、先
ず、電源が投入されると、クロック生成部805は、基
本動作クロックを撮像制御部804へ供給する。撮像制
御部804は、クロック生成部805からの基本動作ク
ロックを2分周したクロックを生成し、この分周クロッ
クを自らのメインクロックとして用いる。また、撮像制
御部804は、上記の分周クロックをシステム制御部8
06へ供給する。システム制御部806は、撮像制御部
804からの分周クロックを自らのメインクロックとし
て用いる。したがって、撮像制御部804とシステム制
御部806は、それぞれが同じ位相の分周クロックで動
作することになる。このような状態で、システム制御部
806は、操作部807からの指示に基づいて、A/D
変換器803からの映像データから得られる水平・垂直
同期信号を撮像制御部804へ供給する。また、撮像制
御部804は、システム制御部806からの水平・垂直
同期信号に基づいて、撮像動作制御を行う。
【0004】ここで、図9は、撮像制御部804におけ
る基本動作クロック、その分周クロック(以下、「内部
メインクロック」とも言う)、及び水平・垂直同期信号
の関係を示したものである。この図9に示すように、水
平・垂直同期信号と内部メインクロックとの間には、セ
ットアップ(setup)・ホールド(hold)の関
係がある。この関係を守るように、システム制御部80
6では、出力信号(水平・垂直同期信号)の位相を決め
るようになされている。したがって、撮像制御部804
は、システム制御部806からの上記水平・垂直同期信
号に基づいて、撮像素子802を駆動するための駆動信
号を生成し、これを撮像素子802へ供給すると共に、
任意の位相のサンプルクロックを生成し、これをA/D
変換器803へ供給する。これにより撮像素子802に
て得られたアナログ的な映像信号は、A/D変換器80
3へと供給される。A/D変換器803は、撮像制御部
804からのサンプルクロックのタイミングに従って、
撮像素子802から出力される映像信号をディジタル化
してシステム制御部806へ供給する。システム制御部
806は、A/D変換器803からの映像データを、操
作部807からの指示等に従った映像データに変換して
出力する。
【0005】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の撮像装置800では、基本動作クロック
を、撮像制御部804を介してシステム制御部806へ
供給することで、撮像制御部804での水平・垂直同期
信号やデータの受け渡し時のセットアップ(setu
p)・ホールド(hold)関係を満足させるように構
成されていたので、例えば、撮像動作が行われていない
待機状態等のときにおいても、撮像制御部804に電源
を供給する必要があり、余計な電力を消費していた。
【0006】そこで、本発明は、上記の欠点を除去する
ために成されたもので、それぞれが所定のクロックに従
って動作する複数のブロック間の信号の受け渡しを常に
確実に行うことができると共に、任意のブロックの電源
供給を独立して制御することで消費電力の削減を図るこ
とができる、画像処理装置、情報処理システム、動作制
御方法、及びそれを実施するための処理ステップをコン
ピュータが読出可能に格納した記憶媒体を提供すること
を目的とする。
【0007】
【課題を解決するための手段】斯かる目的下において、
本発明は例えば、メインクロック(基準クロック)を複
数のブロック(撮像手段や画像処理手段等の処理手段)
に供給するクロック生成部(クロック生成手段)と、メ
インクロックを分周して第1のクロック(第1の分周ク
ロック)として用いる第1のブロックと、メインクロッ
クを分周して第2のクロック(第2の分周クロック)と
して用いる第2のブロックと、第1及び第2の各分周ク
ロックを入力とし、第1及び第2の各分周クロックのメ
インクロック単位の位相を比較し、その比較結果を出力
する位相比較手段とを含む装置又はシステムであり、第
1のブロックは、位相比較手段からの比較結果に基づい
て、第1の分周クロックの位相を変化させられるように
構成した。これにより、位相比較手段での、第1及び第
2の各ブロックが用いる第1及び第2の各分周クロック
の位相の検出結果に基づいて、第1のブロックでの第1
の分周クロックの位相を変化させることができるため、
常に第1及び第2の各分周クロックの位相関係を一定に
保つことできる。したがって、第1及び第2の各ブロッ
ク間の信号の受け渡しを確実に行うことがき、また、第
1及び第2の各ブロックの電源供給を独立に制御でき
る。
【0008】すなわち、第1の発明は、基準クロックか
ら得られる第1のクロックに従って動作する第1の処理
手段と、基準クロックから得られる第2のクロックに従
って動作する第2の処理手段とを少なくとも有する画像
処理装置であって、上記基準クロックに基づいて、上記
第1のクロックと上記第2のクロックの位相比較を行う
位相比較手段を備え、上記第1の処理手段は、上記位相
比較手段での比較結果に基づいて、上記第1のクロック
の位相を変更することを特徴とする。
【0009】第2の発明は、上記第1の発明において、
上記第2の処理手段への電源供給を制御する電源供給制
御手段を備えることを特徴とする。
【0010】第3の発明は、上記第2の発明において、
上記電源供給制御手段は、外部からの動作指示に基づい
て、上記第2の処理手段への電源供給を断つことを特徴
とする。
【0011】第4の発明は、上記第1の発明において、
上記第2の処理手段への電源供給を上記第1の処理手段
とは独立して制御する電源供給制御手段を備え、上記第
1の処理手段は、上記第2の処理手段が上記電源供給制
御手段により電源投入状態となったときのみに、上記第
1のクロックの位相変更を行うことを特徴とする。
【0012】第5の発明は、基準クロックを生成するク
ロック生成手段と、上記クロック生成手段により得られ
た基準クロックを分周し、それを第1のクロックとして
用いる第1の処理手段と、上記クロック生成手段により
得られた基準クロックを分周し、それを第2のクロック
として用いる第2の処理手段と、上記第1の処理手段で
の第1のクロックと、上記第2の処理手段での第2のク
ロックとの位相を上記基準クロック単位で比較する位相
比較手段とを備える画像処理装置であって、上記第2の
処理手段は、上記第1の処理手段と電源系が独立してお
り、上記第1の処理手段は、上記位相比較手段での比較
結果に基づいて、上記第1のクロックの位相を変更する
ことを特徴とする。
【0013】第6の発明は、上記第5の発明において、
上記第1の処理手段は、上記第2の処理手段への電源供
給開始毎に1度だけ、上記第1のクロックの位相変更を
行うことを特徴とする。
【0014】第7の発明は、上記第1又は5の発明にお
いて、上記第2の処理手段は、撮像動作によって得られ
た映像信号を上記第1の処理手段へ供給する撮像手段を
含み、上記撮像手段は、上記第1の処理手段にて上記映
像信号から得られた同期信号に基づいて、上記撮像動作
を行うことを特徴とする。
【0015】第8の発明は、上記第1又は5の発明にお
いて、上記第1の処理手段は、上記第1のクロックと上
記基準クロックの分周比に基づいて得られる複数種類の
位相変化の中から、実行する位相変化を選択することを
特徴とする。
【0016】第9の発明は、上記第1又は5の発明にお
いて、上記位相比較手段は、上記第1のクロックと上記
第2のクロックを同時にサンプリングすることで、上記
位相比較を行うことを特徴とする。
【0017】第10の発明は、複数の機器が互いに通信
可能に接続されてなる情報処理システムであって、上記
複数の機器のうち少なくとも1つの機器は、請求項1〜
9の何れかに記載の画像処理装置の機能を有することを
特徴とする。
【0018】第11の発明は、基準クロックから得られ
る第1のクロックに従って動作する第1のブロックと、
基準クロックから得られる第2のクロックに従って動作
する第2のブロックとを少なくとも含む複数のブロック
の動作制御を行うための動作制御方法であって、上記基
準クロックに基づいて、上記第1のクロックと上記第2
のクロックの位相比較を行う位相比較ステップと、上記
位相比較ステップでの比較結果に基づいて、上記第1の
ブロックでの第1のクロックの位相を変化させる位相変
更ステップとを含むことを特徴とする。
【0019】第12の発明は、上記第11の発明におい
て、上記第2のブロックへの電源供給を制御する電源供
給制御ステップを含むことを特徴とする。
【0020】第13の発明は、上記第12の発明におい
て、上記電源供給制御ステップは、操作部からの動作指
示に基づいて、上記第2のブロックへの電源供給を断つ
処理ステップを含むことを特徴とする。
【0021】第14の発明は、上記第11の発明におい
て、上記第2のブロックへの電源供給を上記第1のブロ
ックとは独立して制御する電源供給制御ステップを含
み、上記位相変更ステップは、上記第2のブロックが上
記電源供給制御ステップにより電源投入状態となったと
きのみに、上記第1のブロックでの第1のクロックの位
相変更を行う処理ステップを含むことを特徴とする。
【0022】第15の発明は、基準クロックを生成する
クロック生成ステップと、上記クロック生成ステップに
より得られた基準クロックを分周し、それを第1のブロ
ックでの第1のクロックとして用いる第1の処理ステッ
プと、上記クロック生成ステップにより得られた基準ク
ロックを分周し、それを第2のブロックでの第2のクロ
ックとして用いる第2の処理ステップと、上記第1のブ
ロックでの第1のクロックと、上記第2のブロックでの
第2のクロックとの位相を上記基準クロック単位で比較
する位相比較ステップと、上記第2のブロックの電源系
を上記第1のブロックと独立して制御する電源供給制御
ステップと、上記位相比較ステップでの比較結果に基づ
いて、上記第1のブロックでの第1のクロックの位相を
変更する位相変更ステップとを含むことを特徴とする。
【0023】第16の発明は、上記第15の発明におい
て、上記位相変更ステップは、上記第2のブロックへの
電源供給開始毎に1度だけ、上記第1のクロックの位相
変更を行う処理ステップを含むことを特徴とする。
【0024】第17の発明は、上記第11又は15の発
明において、上記第2のブロックは、撮像素子及び該撮
像素子を駆動するための駆動部を有し、上記第1のブロ
ックにて得られた同期信号に基づいて、上記駆動部によ
り上記撮像素子を駆動する撮像動作ステップを含むこと
を特徴とする。
【0025】第18の発明は、上記第11又は15の発
明において、上記位相変更ステップは、上記第1のクロ
ックと上記基準クロックの分周比がnである場合、n通
りの上記第1のクロックの位相変化の中から、実行する
位相変化を選択する処理ステップを含むことを特徴とす
る。
【0026】第19の発明は、上記第11又は15の発
明において、上記位相比較ステップは、上記第1のクロ
ックと上記第2のクロックを同時にサンプリングするこ
とで、上記位相比較を行う処理ステップを含むことを特
徴とする。
【0027】第20の発明は、請求項11〜19の何れ
かに記載の動作制御方法の処理ステップを、コンピュー
タが読出可能に格納した記憶媒体であることを特徴とす
る。
【0028】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。
【0029】(第1の実施の形態)本発明は、例えば、
図1に示すような撮像装置100に適用される。この撮
像装置100は、上記図1に示すように、撮像部110
と、撮像部110にて得られた映像信号に所定の信号処
理等を行うと共に本装置全体の動作制御を司るシステム
制御部120と、本装置に対して各種動作指示を与える
ための操作部130と、撮像部110及びシステム制御
部120への基準クロックを生成するクロック生成部1
40と、撮像部110に対して電源を供給する撮像電源
部150とを含む構成としている。撮像部110は、撮
像レンズ111、撮像素子112、撮像素子112の出
力(アナログ的な映像信号)をデジタル化するA/D変
換器113、撮像素子112及びA/D変換器113の
制御を行う撮像制御部114、及び撮像制御部114と
システム制御部120からの各クロックの位相比較を行
う位相比較部115を含んでなる。
【0030】上述のような撮像装置100では、撮像制
御部114及びシステム制御部120はそれぞれ、クロ
ック生成部140から供給された基準クロックを内部で
2分周し、この分周クロックに基づいて動作するように
なされている。このときの分周クロックは、正相と逆相
の2通りの分周が考えられるが、システム制御部120
は、位相比較部115からの制御信号に基づいて、正相
と逆相の何れのクロックを内部クロックとして用いるか
を選択するようになされている。以下、撮像装置100
の動作について、具体的に説明する。
【0031】(1)電源ON時の動作
【0032】先ず、操作部130において、メインスイ
ッチ(図示せず)がONされると、システム制御部12
0、クロック生成部140、及び撮像電源部150に電
源が入る。このとき、システム制御部120からクロッ
ク生成部140へのクロック出力制御信号、及びシステ
ム制御部120から撮像電源部150への電源制御信号
はそれぞれ、Lowレベル状態となっている。
【0033】クロック生成部140は、システム制御部
120からのクロック出力制御信号がLowレベルであ
ることにより、システムクロックのみを生成してシステ
ム制御部120へ供給する。したがって、このとき、ク
ロック生成部140から撮像制御部114への撮像クロ
ックラインは、一定値Lowレベルとなっている。
【0034】また、撮像電源部150は、システム制御
部120からの制御信号がLowレベルであることによ
り、撮像部には電源を供給しない。
【0035】システム制御部120は、クロック生成部
140からのシステムクロックを2分周し、その分周ク
ロックを内部メインクロックとして用い、該内部メイン
クロックのタイミングに基づいて、クロック出力制御信
号及び電源制御信号を生成する。また、システム制御部
120は、上記の内部メインクロックと同相の分周クロ
ック2を位相比較部115へ供給する。このとき、位相
比較部115は、電源が入っていない状態であるため、
位相比較部115からシステム制御部120への制御信
号は、Lowレベル状態となっている。尚、システム制
御部120は、位相比較部115からの制御信号に基づ
いて、正相と逆相の2種類の分周クロックのうち、何れ
かの位相の分周クロックを選択して用いることになる
が、現時点では撮像部110に電源が入っていない状態
であるので、上記の制御信号に対して、選択時にマスク
をかけ、正相と逆相の2種類の分周クロックの何れかに
固定して、それを用いることも可能である。
【0036】(2)撮像動作開始時の動作
【0037】先ず、操作部130により撮像開始の指示
がなされると、該指示信号は、システム制御部120へ
供給される。これにより、システム制御部120は、電
源制御信号をHighレベル状態として撮像電源部15
0へ供給する。
【0038】撮像電源部150は、システム制御部12
0からの電源制御信号がHighレベル状態であること
を検知すると、撮像部110への電源供給を開始する。
撮像電源部150から撮像部110への電源供給開始か
ら一定時間経過後、システム制御部120は、クロック
出力制御信号をHighレベル状態としてクロック生成
部140へ供給する。これにより、クロック生成部14
0は、撮像クロックを生成して、撮像制御部114及び
位相比較部115へそれぞれ供給する。
【0039】撮像制御部114は、クロック生成部14
0からの撮像クロックを2分周し、その分周クロックを
内部メインクロックとして用い、該内部メインクロック
のタイミングに基づいて、撮像素子112及びA/D変
換器113の動作制御を行う。また、撮像制御部114
は、上記の内部メインクロックと同相の分周クロック1
を位相比較部115へ供給する。
【0040】位相比較部115は、撮像制御部114か
らの分周クロック1と、システム制御部120からの上
述した分周クロック2との位相比較を行う。具体的に
は、図2に示すように、分周クロック1と分周クロック
2が、同相であるか逆相であるかをクロック単位で判定
する。この判定の結果、同相の場合には、システム制御
部120へ与える制御信号をLowレベル状態とする。
一方、逆相の場合には、システム制御部120へ与える
制御信号をHighレベル状態とする。このような位相
比較部115の制御信号に基づいて、システム制御部1
20は、正相と逆相の2種類の分周クロックのうち、何
れかの位相の分周クロックを選択して用いることにな
る。尚、位相比較部115の上記の構成は、例えば、2
つの信号をサンプリングした後に簡単な論理回路を組み
あわせることで実現できる。
【0041】したがって、位相比較部115へ入力され
る2つの分周クロック1と分周クロック2が同相の場
合、撮像制御部114とシステム制御部120の間の信
号は、図3に示すような関係になる。上記図3に示すよ
うに、この場合、システム制御部120から撮像制御部
114への水平・垂直同期信号は、システム制御部12
0の分周クロック2の立ち下がりで変化するように設定
されており、受け側の撮像制御部114の分周クロック
1とのセットアップ・ホールド関係は守られている。
【0042】また、位相比較部115へ入力される2つ
の分周クロック1と分周クロック2が逆相の場合、撮像
制御部114とシステム制御部120の間の信号は、図
4に示すような関係になる。上記図4に示すように、こ
の場合、セットアップ・ホールド関係が守られない。し
かしながら、このような状態(分周クロック1と分周ク
ロック2が逆相である状態)は、上述したように位相比
較部115により検出され、その検出結果に基づいた制
御信号がシステム制御部120に与えられる。すなわ
ち、システム制御部120には、2つの分周クロック1
と分周クロック2が逆相であることを示すHighレベ
ル状態の制御信号が与えられる。これにより、システム
制御部120は、内部で使用する分周クロック2の位相
を、現在の位相に対して逆相のものに設定し直す。この
システム制御部120での位相の変更は、システム制御
部120内で位相比較部115からの制御信号がHig
hレベル状態であることを検出した後、直ちに行われ
る。したがって、システム制御部120から出される分
周クロック2は、これまでの位相に対して逆相のものと
なり、この結果、撮像制御部114の分周クロック1と
同相のものとなる。また、分周クロック1と分周クロッ
ク2が同相となることにより、位相比較部115からシ
ステム制御部120への制御信号も、Lowレベル状態
となる。上述のようなシステム制御部120での位相の
変更により、撮像制御部114がシステム制御部120
から受ける水平・垂直同期信号は、セットアップ・ホー
ルドの関係が守られたものとなるため、撮像制御部11
4は、撮像素子112及びA/D変換器113の動作制
御を正しく行うことができる。そして、分周クロック1
と分周クロック2の位相関係が正しく安定した状態にな
った後、システム制御部120は、撮像制御部114の
動作制御によりA/D変換器113にて得られた映像デ
ータ(ディジタルデータ)を任意の信号処理によって変
換して出力する。このとき、システム制御部120は、
位相比較部115からの制御信号の状態を常に監視して
いる。
【0043】(3)電源OFF時の動作
【0044】先ず、操作部130から撮像電源を切る指
示がなされると、該指示信号は、システム制御部120
へ供給される。これにより、システム制御部120は、
撮像制御部114への水平・垂直同期信号の供給を停止
する(すなわち、水平・垂直同期信号をLow状態にす
る)。また、システム制御部120は、クロック生成部
140へのクロック出力制御信号をLow状態とするこ
とで、クロック生成部140から撮像制御部114及び
位相比較部115への各クロックの供給を停止する。こ
の時点では、システム制御部120から位相比較部11
5への分周クロック2の位相は変化しない。
【0045】そして、撮像部110につながる全ての制
御線(信号)の状態が、電源OFF時と同じ安定した状
態に移行するための任意の時間が経過した後、システム
制御部120は、撮像電源部150への電源制御信号を
Lowレベル状態とするこで、撮像電源部150から撮
像部110への電源供給を停止する。
【0046】上述のように、本実施の形態では、撮像装
置100内部の撮像部110及びシステム制御部120
で用いられる分周クロックの位相を比較する位相比較部
115を設ける構成としたので、位相比較部115での
比較結果により、撮像部110とシステム制御部120
間の制御信号の位相関係を正常な状態に調整(変更)す
ることができると共に、撮像部110の電源ON/OF
Fを独立して制御することができる。したがって、撮像
動作が行われていない待機状態等のときには、撮像部1
10の電源を独立してOFF状態とすることができるた
め、従来のように余計な電力を消費することはない。ま
た、その後、撮像部110の電源がON状態となってか
らも(再度撮像動作を開始するとき)、撮像部110と
システム制御部120間の制御信号の位相関係を正常な
状態とすることができる。
【0047】(第2の実施の形態)本発明は、例えば、
図5に示すような画像処理装置200に適用される。こ
の画像処理装置200は、上記図5に示すように、撮像
部210と、撮像部210にて得られた映像信号に所定
の画像処理等を行う処理部220と、本装置全体の動作
制御を司るCPU230と、本装置に対して各種動作指
示を与えるための操作部240と、各種データやCPU
230の制御によって以下に説明する各種動作を実現す
るための処理プログラム等が格納されるメモリ250
と、処理部220に対して電源を供給する画像処理電源
部270と、撮像部210に対して電源を供給する撮像
電源部280とを備えており、CPU230と各部はデ
ータバス260を介して互いにデータ授受できるように
なされている。撮像部210は、撮像レンズ211、撮
像素子212、撮像素子212の出力(アナログ的な映
像信号)をデジタル化するA/D変換器213、及び撮
像素子212及びA/D変換器213の制御を行う撮像
制御部114を含んでなる。処理部220は、A/D変
換器213からの映像信号に所定の画像処理を行う画像
処理部221、及び撮像制御部214と画像処理部22
1からの各クロックの位相比較を行う位相比較部222
を含んでなる。CPU230は、撮像部210及び処理
部220への各種クロックを生成するクロック生成部2
31を含んでなる。
【0048】上述のような画像処理装置200では、C
PU230が操作部240からの指示に従って処理部2
20や撮像部210等を制御し、また、処理部220及
び撮像部210はそれぞれ電源系が独立しており、さら
に、処理部220及び撮像部210への各種クロックは
CPU230から個別に供給されるようになされてい
る。以下、画像処理装置200の動作について、具体的
に説明する。
【0049】(1)立ち上げ時の動作
【0050】先ず、操作部240において、メインスイ
ッチ(図示せず)がONされると、CPU230による
動作制御が開始される。この時点では、処理部220及
び撮像部210へ電源が供給されておらず、また、クロ
ックの供給も開始されていない。そして、操作部240
から画像処理開始の指示がなされると、該指示信号は、
CPU230へと供給される。これにより、CPU23
0は、画像処理電源部270に対して、処理部220に
電源を供給することを示す指示信号を供給すると共に、
クロック生成部231により生成した画像クロックを画
像処理部221へ供給する。尚、ここでの画像クロック
は、例えば、CPU230と同じ周波数のクロックでも
よいし、それを分周したクロックでもよ。ここではその
一例として、CPU230と同じ周波数のクロックを、
画像クロックとしている。
【0051】画像処理電源部270は、CPU230か
らの指示信号により、処理部220へ電源を供給する。
これにより、画像処理部221は、CPU230からの
画像クロックを2分周し、その分周クロックのタイミン
グに従って画像処理を行う。この時点では、撮像部21
0は電源が入っていない状態であるため、処理部220
は、CPU230からデータバス260を介して供給さ
れてきた画像データに対して画像処理を行い、その処理
後の画像データを、データバス260を介してCPU2
30へ返送する、といった処理を行う。また、画像処理
部221は、上記の分周クロックと同相の分周クロック
2を位相比較部222へ供給する。このときの画像処理
部221での動作基準となる分周クロックの位相は、C
PU230からの制御により選択可能となっている。
【0052】(2)撮像動作開始時の動作
【0053】先ず、操作部240により撮像開始の指示
がなされると、該指示信号は、CPU230へ供給され
る。これにより、CPU230は、撮像電源部280に
対して、撮像部210に電源を供給することを示す指示
信号を供給すると共に、クロック生成部231により生
成した撮像クロックを撮像制御部214へ供給する。
尚、ここでの撮像クロックは、上述した画像クロックと
同様に、例えば、CPU230と同じ周波数のクロック
でもよいし、それを分周したクロックでもよい。ここで
はその一例として、CPU230と同じ周波数のクロッ
クを2分周したクロックを、撮像クロックとしている。
【0054】撮像電源部280は、CPU230からの
指示信号により、撮像部210へ電源を供給する。これ
により、撮像制御部214は、CPU230からの撮像
クロックを2分周し、その分周クロックのタイミングに
従って、撮像素子212及びA/D変換器213の動作
制御を行う。また、撮像制御部214は、上記の分周ク
ロックと同相の分周クロック1を位相比較部222へ供
給する。
【0055】位相比較部222は、撮像部210内部で
の動作のタイミング基準となる分周クロック1、及び処
理部220内部での動作のタイミング基準となる分周ク
ロック2を入力としており、これら2つの分周クロック
1及び2を同時にサンプリングして、内部のレジスタに
格納する。このときのサンプリングタイミングは、CP
U230からの指示に基づいたものである。例えば、分
周クロック1及び2共に、8回のサンプリングを行い、
合計16bitのデータ(サンプリングデータ)とし
て、内部レジスタに保持する。
【0056】したがって、CPU230は、位相比較部
222にて保持されたサンプリングデータをリードし、
これにより2つの分周クロック1及び2の位相差を認識
することになる。尚、上述した(1)立ち上げ時の動作
においては、撮像部210には電源が入っていない状態
であるため、CPU230は、位相比較部222へのサ
ンプリングの指示を出さず、また、サンプリングデータ
の読み出しも行わない。
【0057】具体的には、まず、CPU230は、撮像
部210へ撮像クロックを供給した後、撮像部210と
処理部220のクロック位相関係を調整することになる
が、ここでは、上述したように、撮像部210へ供給さ
れる撮像クロックは、CPU230でのクロックを2分
周したものであり、処理部220への画像クロックは、
CPU230と同じクロックとしている。そして、処理
部220及び撮像部210では、これらの画像及び撮像
クロックをそれぞれ2分周して、内部メインクロックと
して用い、動作タイミングの基準としている。したがっ
て、位相比較部222へ入力される撮像部210からの
分周クロック1は、処理部220からの分周クロック2
の半分の周波数となっており、位相比較部222は、こ
れら2つの分周クロック1及び2の同時刻サンプリング
を行い、その結果であるサンプリングデータを、データ
バス260を介してCPU230へ供給する。
【0058】図6(a)は、2つの分周クロック1及び
2が正常な位相関係にある状態を示したものであり、図
7(a)は、現在の2つの分周クロック1及び2の位相
関係の一例を示したものである。また、上記図6(b)
は、位相比較部222での同図(a)の状態であるとき
のサンプリング結果を示し、上記図7(b)は、位相比
較部222での同図(a)の状態であるときのサンプリ
ング結果を示したものである。
【0059】そこで、CPU230は、上記図7(b)
のサンプリング結果を参照することで、現在の分周クロ
ック1及び2の位相関係を認識する。この結果、分周ク
ロック1及び2の位相位相が逆の場合、CPU230
は、画像処理部221に対して、内部メインクロックの
位相を逆にすることを指示するコマンドを発行する。こ
れにより、画像処理部221は、CPU230からのコ
マンドに従って、内部メインクロックの位相を、現在の
位相に対して逆相のものに設定し直す。この結果、分周
クロック1及び2の位相関係が、上記図6(a)に示し
たような正常な状態となる。この画像処理部221での
位相の変更は、撮像部210へ電源が入れられた直後、
最初に1度だけ行われ、その後は行われない。
【0060】尚、ここでは、撮像部210の内部メイン
クロックが、処理部220の内部クロックに対して半分
の周波数としているが、これに限られることはなく、例
えば、その逆の関係、すなわち処理部220の内部メイ
ンクロックが、撮像部210の内部メインクロックの半
分の周波数としても、同様の構成で対応できる。
【0061】上述のような分周クロック1及び2の位相
関係の調整終了後、画像処理部221から撮像制御部2
14へは、水平・垂直同期信号が供給される。撮像制御
部214は、画像処理部221からの水平・垂直同期信
号に基づいて、撮像素子212及びA/D変換器213
の駆動制御を行う。これにより、A/D変換器213か
ら画像処理部221へは、映像データが任意のタイミン
グで供給される。画像処理部221は、所定のタイミン
グでA/D変換器213からの映像データを取り込み、
その映像データに所定の画像処理を行ってCPU230
へ供給する。
【0062】上述のように、位相比較部222でのサン
プリング結果により、立ち上げ時に個々の撮像部210
及び処理部220で使用する内部メインクロックを正し
い位相関係にすることができ、撮像部210及び処理部
220間の信号の位相関係を、予め想定した正常な状態
に調整することができる。
【0063】(3)撮像動作終了時の動作
【0064】先ず、操作部240により撮像終了の指示
がなされると、該指示信号は、CPU230へ供給され
る。これにより、CPU230は、撮像制御部214へ
の撮像クロックの供給を停止すると共に、画像処理部2
21に対して、水平・垂直同期信号の出力を停止する指
示を示すコマンドを発行する。その後、CPU230
は、撮像電源部280へ電源を切る指示信号を供給す
る。これにより、撮像電源280は、撮像部210への
電源供給を停止される。このような状態から再び撮像動
作状態へ移行する場合は、上述した(1)立ち上げ時の
動作からの処理を実行することで、撮像部210及び処
理部220間のクロックの位相関係を正常な状態に戻す
ことができ、それぞれ正常な状態で動作することができ
る。
【0065】上述のように、本実施の形態では、画像処
理装置200内の撮像部210及び処理部220で用い
られる分周クロックの位相を比較する位相比較部222
を設ける構成としたので、位相比較部222での比較結
果により、撮像部210及び処理部220で用いられる
分周クロックの周波数が異なっている場合であっても、
それらの分周クロックの位相関係を調整(変更)するこ
とができると共に、撮像部210及び処理部220の電
源ON/OFFをそれぞれ独立して制御することができ
る。したがって、撮像動作が行われていない待機状態等
のときには、撮像部210の電源を独立してOFF状態
とすることができるため、従来のように余計な電力を消
費することはない。また、その後、撮像部210の電源
がON状態となってからも(再度撮像動作を開始すると
き)、撮像部210と処理部220間の制御信号の位相
関係を正常な状態とすることができる。
【0066】尚、本発明の目的は、上述した各実施の形
態のホスト及び端末の機能を実現するソフトウェアのプ
ログラムコードを記憶した記憶媒体を、システム或いは
装置に供給し、そのシステム或いは装置のコンピュータ
(又はCPUやMPU)が記憶媒体に格納されたプログ
ラムコードを読みだして実行することによっても、達成
されることは言うまでもない。この場合、記憶媒体から
読み出されたプログラムコード自体が各実施の形態の機
能を実現することとなり、そのプログラムコードを記憶
した記憶媒体は本発明を構成することとなる。プログラ
ムコードを供給するための記憶媒体としては、ROM、
フロッピーディスク、ハードディスク、光ディスク、光
磁気ディスク、CD−ROM、CD−R、磁気テープ、
不揮発性のメモリカード等を用いることができる。ま
た、コンピュータが読みだしたプログラムコードを実行
することにより、各実施の形態の機能が実現されるだけ
でなく、そのプログラムコードの指示に基づき、コンピ
ュータ上で稼動しているOS等が実際の処理の一部又は
全部を行い、その処理によって各実施の形態の機能が実
現される場合も含まれることは言うまでもない。さら
に、記憶媒体から読み出されたプログラムコードが、コ
ンピュータに挿入された拡張機能ボードやコンピュータ
に接続された機能拡張ユニットに備わるメモリに書き込
まれた後、そのプログラムコードの指示に基づき、その
機能拡張ボードや機能拡張ユニットに備わるCPUなど
が実際の処理の一部又は全部を行い、その処理によって
本実施の形態の機能が実現される場合も含まれることは
言うまでもない。
【0067】
【発明の効果】以上説明したように本発明では、装置又
はシステム内部の複数の処理手段(ブロック)ブロック
が用いる複数のクロック(分周クロック)の位相を、位
相比較手段により検出するように構成したので、常にブ
ロック間の分周クロックの位相関係を一定に保つことが
できる。また、ブロック間の信号の受け渡しを、予め設
定した位相関係で確実に行うことができる。さらに、任
意のブロックの電源供給を独立に制御できるようになる
ため、使用(動作)してないブロックの電源を切る構成
をとることで、装置又はシステム全体の消費電力を抑え
ることができる。これにより、例えば、本発明を撮像装
置に適用した場合、撮像動作を制御する撮像制御部と、
該撮像制御部の制御によって得られた映像信号の同期信
号を用いて各種処理を行う制御部とを、電気的に切り離
すことができ、且つ撮像制御部の同期信号に対する制限
を常に満足できる状態にすることができる。
【図面の簡単な説明】
【図1】第1の実施の形態において、本発明を適用した
撮像装置の構成を示すブロック図である。
【図2】上記撮像装置の位相比較部の動作を説明するた
めの図である。
【図3】上記撮像装置の撮像部とシステム制御部のそれ
ぞれの分周クロックの位相関係(同相状態)を説明する
ための図である。
【図4】上記撮像部とシステム制御部のそれぞれの分周
クロックの位相関係(逆相状態)を説明するための図で
ある。
【図5】第2の実施の形態において、本発明を適用した
画像処理装置の構成を示すブロック図である。
【図6】上記画像処理装置の撮像部と処理部のそれぞれ
の分周クロックの位相関係(同相状態)を説明するため
の図である。
【図7】上記画像処理装置の撮像部と処理部のそれぞれ
の分周クロックの位相関係(周波数が異なる状態)を説
明するための図である。
【図8】従来の撮像装置の構成を示すブロック図であ
る。
【図9】上記撮像装置内の各ブロック間信号の条件を説
明するための図である。
【符号の説明】
100 撮像装置 110 撮像部 111 レンズ 112 撮像素子 113 A/D変換器 114 撮像制御部 115 位相比較部 120 システム制御部 130 操作部 140 クロック生成部 150 撮像電源部 200 画像処理装置 210 撮像部 211 レンズ 212 撮像素子 213 A/D変換器 214 撮像制御部 220 処理部 221 画像処理部 222 位相比較部 230 CPU 231 クロック生成部 240 操作部 250 メモリ 260 データバス 270 画像処理電源部 280 撮像電源部

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 基準クロックから得られる第1のクロッ
    クに従って動作する第1の処理手段と、基準クロックか
    ら得られる第2のクロックに従って動作する第2の処理
    手段とを少なくとも有する画像処理装置であって、 上記基準クロックに基づいて、上記第1のクロックと上
    記第2のクロックの位相比較を行う位相比較手段を備
    え、 上記第1の処理手段は、上記位相比較手段での比較結果
    に基づいて、上記第1のクロックの位相を変更すること
    を特徴とする画像処理装置。
  2. 【請求項2】 上記第2の処理手段への電源供給を制御
    する電源供給制御手段を備えることを特徴とする請求項
    1記載の画像処理装置。
  3. 【請求項3】 上記電源供給制御手段は、外部からの動
    作指示に基づいて、上記第2の処理手段への電源供給を
    断つことを特徴とする請求項2記載の画像処理装置。
  4. 【請求項4】 上記第2の処理手段への電源供給を上記
    第1の処理手段とは独立して制御する電源供給制御手段
    を備え、 上記第1の処理手段は、上記第2の処理手段が上記電源
    供給制御手段により電源投入状態となったときのみに、
    上記第1のクロックの位相変更を行うことを特徴とする
    請求項1記載の画像処理装置。
  5. 【請求項5】 基準クロックを生成するクロック生成手
    段と、 上記クロック生成手段により得られた基準クロックを分
    周し、それを第1のクロックとして用いる第1の処理手
    段と、 上記クロック生成手段により得られた基準クロックを分
    周し、それを第2のクロックとして用いる第2の処理手
    段と、 上記第1の処理手段での第1のクロックと、上記第2の
    処理手段での第2のクロックとの位相を上記基準クロッ
    ク単位で比較する位相比較手段とを備える画像処理装置
    であって、 上記第2の処理手段は、上記第1の処理手段と電源系が
    独立しており、 上記第1の処理手段は、上記位相比較手段での比較結果
    に基づいて、上記第1のクロックの位相を変更すること
    を特徴とする画像処理装置。
  6. 【請求項6】 上記第1の処理手段は、上記第2の処理
    手段への電源供給開始毎に1度だけ、上記第1のクロッ
    クの位相変更を行うことを特徴とする請求項5記載の画
    像処理装置。
  7. 【請求項7】 上記第2の処理手段は、撮像動作によっ
    て得られた映像信号を上記第1の処理手段へ供給する撮
    像手段を含み、 上記撮像手段は、上記第1の処理手段にて上記映像信号
    から得られた同期信号に基づいて、上記撮像動作を行う
    ことを特徴とする請求項1又は5記載の画像処理装置。
  8. 【請求項8】 上記第1の処理手段は、上記第1のクロ
    ックと上記基準クロックの分周比に基づいて得られる複
    数種類の位相変化の中から、実行する位相変化を選択す
    ることを特徴とする請求項1又は5記載の画像処理装
    置。
  9. 【請求項9】 上記位相比較手段は、上記第1のクロッ
    クと上記第2のクロックを同時にサンプリングすること
    で、上記位相比較を行うことを特徴とする請求項1又は
    5記載の画像処理装置。
  10. 【請求項10】 複数の機器が互いに通信可能に接続さ
    れてなる情報処理システムであって、 上記複数の機器のうち少なくとも1つの機器は、請求項
    1〜9の何れかに記載の画像処理装置の機能を有するこ
    とを特徴とする情報処理システム。
  11. 【請求項11】 基準クロックから得られる第1のクロ
    ックに従って動作する第1のブロックと、基準クロック
    から得られる第2のクロックに従って動作する第2のブ
    ロックとを少なくとも含む複数のブロックの動作制御を
    行うための動作制御方法であって、 上記基準クロックに基づいて、上記第1のクロックと上
    記第2のクロックの位相比較を行う位相比較ステップ
    と、 上記位相比較ステップでの比較結果に基づいて、上記第
    1のブロックでの第1のクロックの位相を変化させる位
    相変更ステップとを含むことを特徴とする動作制御方
    法。
  12. 【請求項12】 上記第2のブロックへの電源供給を制
    御する電源供給制御ステップを含むことを特徴とする請
    求項11記載の動作制御方法。
  13. 【請求項13】 上記電源供給制御ステップは、操作部
    からの動作指示に基づいて、上記第2のブロックへの電
    源供給を断つ処理ステップを含むことを特徴とする請求
    項12記載の動作制御方法。
  14. 【請求項14】 上記第2のブロックへの電源供給を上
    記第1のブロックとは独立して制御する電源供給制御ス
    テップを含み、 上記位相変更ステップは、上記第2のブロックが上記電
    源供給制御ステップにより電源投入状態となったときの
    みに、上記第1のブロックでの第1のクロックの位相変
    更を行う処理ステップを含むことを特徴とする請求項1
    1記載の動作制御方法。
  15. 【請求項15】 基準クロックを生成するクロック生成
    ステップと、 上記クロック生成ステップにより得られた基準クロック
    を分周し、それを第1のブロックでの第1のクロックと
    して用いる第1の処理ステップと、 上記クロック生成ステップにより得られた基準クロック
    を分周し、それを第2のブロックでの第2のクロックと
    して用いる第2の処理ステップと、 上記第1のブロックでの第1のクロックと、上記第2の
    ブロックでの第2のクロックとの位相を上記基準クロッ
    ク単位で比較する位相比較ステップと、 上記第2のブロックの電源系を上記第1のブロックと独
    立して制御する電源供給制御ステップと、 上記位相比較ステップでの比較結果に基づいて、上記第
    1のブロックでの第1のクロックの位相を変更する位相
    変更ステップとを含むことを特徴とする動作制御方法。
  16. 【請求項16】 上記位相変更ステップは、上記第2の
    ブロックへの電源供給開始毎に1度だけ、上記第1のク
    ロックの位相変更を行う処理ステップを含むことを特徴
    とする請求項15記載の動作制御方法。
  17. 【請求項17】 上記第2のブロックは、撮像素子及び
    該撮像素子を駆動するための駆動部を有し、 上記第1のブロックにて得られた同期信号に基づいて、
    上記駆動部により上記撮像素子を駆動する撮像動作ステ
    ップを含むことを特徴とする請求項11又は15記載の
    動作制御方法。
  18. 【請求項18】 上記位相変更ステップは、上記第1の
    クロックと上記基準クロックの分周比がnである場合、
    n通りの上記第1のクロックの位相変化の中から、実行
    する位相変化を選択する処理ステップを含むことを特徴
    とする請求項11又は15記載の動作制御方法。
  19. 【請求項19】 上記位相比較ステップは、上記第1の
    クロックと上記第2のクロックを同時にサンプリングす
    ることで、上記位相比較を行う処理ステップを含むこと
    を特徴とする請求項11又は15記載の動作制御方法。
  20. 【請求項20】 請求項11〜19の何れかに記載の動
    作制御方法の処理ステップを、コンピュータが読出可能
    に格納したことを特徴とする記憶媒体。
JP11109555A 1999-04-16 1999-04-16 画像処理装置、情報処理システム、動作制御方法、及び記憶媒体 Pending JP2000307936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11109555A JP2000307936A (ja) 1999-04-16 1999-04-16 画像処理装置、情報処理システム、動作制御方法、及び記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11109555A JP2000307936A (ja) 1999-04-16 1999-04-16 画像処理装置、情報処理システム、動作制御方法、及び記憶媒体

Publications (1)

Publication Number Publication Date
JP2000307936A true JP2000307936A (ja) 2000-11-02

Family

ID=14513216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11109555A Pending JP2000307936A (ja) 1999-04-16 1999-04-16 画像処理装置、情報処理システム、動作制御方法、及び記憶媒体

Country Status (1)

Country Link
JP (1) JP2000307936A (ja)

Similar Documents

Publication Publication Date Title
EP0887990B1 (en) Modem unit
KR100881774B1 (ko) 전압 레벨이 프로세서에 의해 제어되는 시스템에 있어서 결정론적인 파워온 전압을 제공하는 방법 및 장치
US7277976B2 (en) Multilayer system and clock control method
US9432011B2 (en) Semiconductor integrated circuit, apparatus with semiconductor integrated circuit, and clock control method in semiconductor integrated circuit
US6961278B2 (en) Synchronous self refresh exit control method and circuit in semiconductor memory device
US7689855B2 (en) Clock supplying apparatus and control method thereof
CN107068177B (zh) 控制存储器的控制设备及其控制方法
US6990599B2 (en) Method and apparatus of clock control associated with read latency for a card device
EP0744684A2 (en) Asic bus interface with clock switching control
US8135968B2 (en) Semiconductor apparatus including power management integrated circuit
JP2000307936A (ja) 画像処理装置、情報処理システム、動作制御方法、及び記憶媒体
JP2007249808A (ja) 機能拡張システム及び機能拡張機器
JP3466755B2 (ja) 電子機器
JP2007207121A (ja) データ処理装置及びその制御方法
US9419599B2 (en) Semiconductor integrated circuit, apparatus including semiconductor integrated circuit, and method for controlling clock signal in semiconductor integrated circuit
JP4389308B2 (ja) メモリの制御装置および制御方法
JP2001022692A (ja) マイクロコンピュータ及び制御システム
US20060215288A1 (en) Image forming apparatus with power-saving mode
JPH08272478A (ja) クロック制御装置
US20230221788A1 (en) Circuitry that can perform fast mode switching
JP2002158042A (ja) 電池寿命の報知方法および電子機器
JP2007018288A (ja) 演算処理装置及びその省電力モード切り換え方法
KR19980050372A (ko) 데이타 전송 동기용 클럭 발생장치
JP2006185352A (ja) 外部記憶制御装置およびそのためのプログラム
JPS59132075A (ja) 画像処理装置