JP2000307203A - Board for mounting electronic parts - Google Patents

Board for mounting electronic parts

Info

Publication number
JP2000307203A
JP2000307203A JP11115055A JP11505599A JP2000307203A JP 2000307203 A JP2000307203 A JP 2000307203A JP 11115055 A JP11115055 A JP 11115055A JP 11505599 A JP11505599 A JP 11505599A JP 2000307203 A JP2000307203 A JP 2000307203A
Authority
JP
Japan
Prior art keywords
conductor layer
power supply
ground
layers
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11115055A
Other languages
Japanese (ja)
Inventor
Hiroaki Mizukoshi
宏明 水越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP11115055A priority Critical patent/JP2000307203A/en
Publication of JP2000307203A publication Critical patent/JP2000307203A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the emission of radiation noise occurred by the leakage of the component of high frequency current overlapped with a power line to a board end part, by installing a power conductor layer connected to the power line as a conductor layer and a ground conductor layer connected to a ground line and forming them by means of making them face each other through an insulating layer. SOLUTION: In a multilayer printed board 11, the conductor layers 12a, 12b, 12c and 12d of four layers formed of the thin films of copper are stacked in a state where they are separated by the insulating layers 13a, 13b and 13c of three layers formed of thin films made of glass epoxy. The conductor layer 12b in the conductor layers 12b and 12c installed on an inner side is used as a power conductor layer connected to the power line and the conductor layer 12c is used as the ground conductor layer connected to a ground line. The conductor layers 12a and 12d exposed to a surface are used as signal conductor layers. Thus, the conductor layer 12b and the conductor layer 12c are formed in a confronted state through the insulating layer 13b.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、導体層として少な
くとも電源ラインに接続される電源導体層と、グランド
ラインに接続されるグランド導体層とを備え、これらが
絶縁層を介して対向した状態に形成された電子部品実装
用基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention comprises a power supply conductor layer connected to at least a power supply line as a conductor layer and a ground conductor layer connected to a ground line, which are opposed to each other via an insulating layer. The present invention relates to a formed electronic component mounting substrate.

【0002】[0002]

【発明が解決しようとする課題】従来、この種の電子部
品実装用基板として、例えば電源ラインやグランドライ
ン,信号ラインなどを多層プリント基板を用いて構成す
るものがある。この場合、電源ラインに接続される電源
導体層とグランドラインに接続されるグランド導体層と
を対向する状態に形成することで、両者間でコンデンサ
を形成し、電子部品としてのコンデンサを別途に設ける
ことなく形成するようにした技術がある。
Heretofore, as this type of electronic component mounting board, there is a board in which, for example, a power supply line, a ground line, a signal line and the like are formed using a multilayer printed board. In this case, the power supply conductor layer connected to the power supply line and the ground conductor layer connected to the ground line are formed to face each other, thereby forming a capacitor between them and separately providing a capacitor as an electronic component. There is a technology that can be formed without using.

【0003】図6は、このような多層プリント基板1の
断面構造を示すもので、3つの薄い絶縁層2a〜2c
と、それらを介した状態で設けられた4つの導電層3a
〜3dを有する多層プリント基板である。内部の2つの
導電層3b,3cは、それぞれ、電源ラインに接続され
る電源導電層およびグランドラインに接続されるグラン
ド導電層として用いられる。また、表裏に露出した導電
層3a,3dは、信号ラインに接続される信号導電層と
して用いられる。
FIG. 6 shows a sectional structure of such a multilayer printed circuit board 1, in which three thin insulating layers 2a to 2c are provided.
And four conductive layers 3a provided with the layers interposed therebetween.
1 to 3d. The two inner conductive layers 3b and 3c are used as a power supply conductive layer connected to a power supply line and a ground conductive layer connected to a ground line, respectively. The conductive layers 3a and 3d exposed on the front and back are used as signal conductive layers connected to signal lines.

【0004】そして、この多層プリント基板1上に種々
の電子回路部品を搭載して所望の回路を形成するため
に、4つの導電層3a〜3dを適宜のパターン形状に形
成し、必要に応じて導電層間を導通させることにより回
路を形成する。基板1に高周波回路を形成する場合に
は、導電層3b,3c間で形成されるコンデンサが比較
的大きい容量となるので、両者の間に別途に接続するコ
ンデンサを不要とする構成を得ることができる。
In order to mount various electronic circuit components on the multilayer printed circuit board 1 and form a desired circuit, four conductive layers 3a to 3d are formed in an appropriate pattern shape, and if necessary, A circuit is formed by conducting between the conductive layers. When a high-frequency circuit is formed on the substrate 1, a capacitor formed between the conductive layers 3b and 3c has a relatively large capacity, so that a configuration that does not require a capacitor separately connected between the two may be obtained. it can.

【0005】しかしながら、このような構成の多層プリ
ント基板1を用いる場合には、次のような不具合があ
る。それは、搭載する電子部品により高周波回路を構成
する場合に、電源ラインである電源導体層3bに高周波
電流成分が重畳される場合がある。一方、このような構
成の多層プリント基板1では、図示のように、基板1の
外周端面部において、導電層3b,3cが露出している
ので、この部分で電源ラインに重畳された高周波電流が
漏れて流れるため、これが輻射ノイズ(図中矢印で表
示)となって放出されてしまうことになる。したがっ
て、このような輻射ノイズが外部に漏れるのを防止する
ためには、多層プリント基板1を外部で遮蔽するなどの
構成を設ける必要がある。
However, when the multilayer printed circuit board 1 having such a configuration is used, there are the following problems. That is, when a high-frequency circuit is constituted by mounted electronic components, a high-frequency current component may be superimposed on the power supply conductor layer 3b which is a power supply line. On the other hand, in the multilayer printed board 1 having such a configuration, as shown in the figure, since the conductive layers 3b and 3c are exposed at the outer peripheral end surface of the board 1, high-frequency current superimposed on the power supply line is exposed at this portion. Since they leak and flow, they are emitted as radiation noise (indicated by arrows in the figure). Therefore, in order to prevent such radiation noise from leaking outside, it is necessary to provide a configuration such as shielding the multilayer printed circuit board 1 outside.

【0006】本発明は、上記事情に鑑みてなされたもの
で、その目的は、電源ラインに重畳される高周波電流の
成分が基板端部から漏れることに起因して発生する輻射
ノイズの放出を極力低減して遮蔽のための構成を別途に
設ける必要のない電子部品実装用基板を提供することに
ある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to minimize the emission of radiated noise generated due to leakage of a component of a high-frequency current superimposed on a power supply line from an end of a substrate. It is an object of the present invention to provide an electronic component mounting substrate which does not require a separate shielding structure.

【0007】[0007]

【課題を解決するための手段】請求項1の発明によれ
ば、多層プリント基板などの電子部品実装用基板で、導
電層として少なくとも電源ラインに接続される電源導体
層と、グランドラインに接続されるグランド導体層とを
備え、それらが絶縁層を介して対向した状態に形成され
たもので、電源導体層を、外周縁部がグランド導体層が
形成される領域に対して所定の後退寸法だけ内側に後退
した位置となるように形成しているので、電源導体層の
外周端部からグランド導体層の外周端部にかけて流れる
高周波電流がある場合に、基板の外側に大きく流れ込む
ことがなくなり、これによって、輻射ノイズの発生を極
力低減することができるようになる。
According to the first aspect of the present invention, an electronic component mounting board such as a multi-layer printed circuit board is connected to at least a power supply conductor layer connected to a power supply line as a conductive layer and a ground line. And a ground conductor layer, which is formed in a state where they face each other with an insulating layer interposed therebetween. Since it is formed so as to be inwardly receded, when there is a high-frequency current flowing from the outer peripheral end of the power supply conductor layer to the outer peripheral end of the ground conductor layer, it does not largely flow out of the substrate. This makes it possible to minimize the generation of radiation noise.

【0008】請求項2の発明によれば、電源導体層を、
グランド導体層に対する後退寸法が、前記電源ラインに
重畳される高周波信号に起因して発生する輻射ノイズを
所定レベル以下とする寸法、すなわち、必要とされる輻
射ノイズの抑制量を考慮して設定したので、基板外部に
漏れ出る輻射ノイズの発生を抑制することができ、しか
も、電源導体層とグランド導体層との対向面積部分で必
要なコンデンサとしての機能を実現することができるよ
うになる。
According to the second aspect of the present invention, the power supply conductor layer is
The recessed dimension with respect to the ground conductor layer is set to a dimension that reduces radiation noise generated due to a high-frequency signal superimposed on the power supply line to a predetermined level or less, that is, is set in consideration of a required amount of radiation noise suppression. Therefore, the generation of radiation noise leaking out of the substrate can be suppressed, and the function as a necessary capacitor can be realized in the area where the power supply conductor layer and the ground conductor layer face each other.

【0009】請求項3の発明によれば、電源導体層の外
周部に所定間隔を存して包囲するようにガード導体層を
形成し、このガード導体層をグランド導体層と電気的に
接続したので、電源導体層とグランド導体層との間で流
れる高周波電流成分が外部に漏れるのをより少なくする
ことができ、これによって輻射ノイズの発生を極力低減
することができるようになる。
According to the third aspect of the present invention, a guard conductor layer is formed at a peripheral portion of the power supply conductor layer so as to surround it at a predetermined interval, and the guard conductor layer is electrically connected to the ground conductor layer. Therefore, the leakage of the high-frequency current component flowing between the power supply conductor layer and the ground conductor layer to the outside can be further reduced, whereby the generation of radiation noise can be reduced as much as possible.

【0010】請求項4の発明によれば、電源導体層およ
びグランド導体層の少なくとも一方と絶縁層を介して信
号ラインに接続される信号導体層を設ける構成としてい
るので、電源導体層とグランド導体層との間で輻射ノイ
ズの発生を抑制し、かつ形成するコンデンサの容量成分
を大きくする構成としながら、信号ラインに接続される
信号導体層との間で多層配線パターンを用いた回路構成
を形成することができるようになる。
According to the fourth aspect of the invention, since the signal conductor layer connected to the signal line via at least one of the power supply conductor layer and the ground conductor layer and the insulating layer is provided, the power supply conductor layer and the ground conductor are provided. Forming a circuit configuration using a multilayer wiring pattern with the signal conductor layer connected to the signal line while suppressing the generation of radiation noise between the layers and increasing the capacitance component of the formed capacitor Will be able to

【0011】[0011]

【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態について図1ないし図4を参照しなが
ら説明する。図1は、本発明にかかる多層プリント基板
11の構成を示すもので、銅の薄膜からなる4層の導体
層12a,12b,12c,12dが、ガラスエポキシ
製の薄膜からなる3層の絶縁層13a,13B,13d
でそれぞれ分離された状態に積層した構成である。ここ
で、各導体層12a〜12dは、それぞれが0.2mm
程度間隔を存した状態となるように絶縁層13a〜13
cの厚さが調整されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment of the present invention will be described below with reference to FIGS. FIG. 1 shows a configuration of a multilayer printed circuit board 11 according to the present invention, in which four conductor layers 12a, 12b, 12c, and 12d made of a copper thin film are replaced with three insulating layers made of a glass epoxy thin film. 13a, 13B, 13d
Are stacked in a separated state. Here, each of the conductor layers 12a to 12d has a thickness of 0.2 mm.
The insulating layers 13a to 13
The thickness of c is adjusted.

【0012】そして、表面側および裏面側にそれぞれ露
出するように配設された導体層12a,12dは信号ラ
インに接続されるもので信号導体層として形成されてい
る。内部側に配設された導体層12b,12cのうち
の、導体層12bは電源ラインに接続される電源導体層
として使用され、導体層12cはグランドラインに接続
されるグランド導体層として使用される。また、表面に
露出した導体層12a,12dは、それぞれ信号導体層
として用いられる。
The conductor layers 12a and 12d disposed on the front side and the back side, respectively, are connected to signal lines and are formed as signal conductor layers. Of the conductor layers 12b and 12c disposed on the inner side, the conductor layer 12b is used as a power conductor layer connected to a power line, and the conductor layer 12c is used as a ground conductor layer connected to a ground line. . The conductor layers 12a and 12d exposed on the surface are used as signal conductor layers, respectively.

【0013】そして、これにより、導体層12bと導体
層12cとが絶縁層13bを介して対向する状態に形成
されていることから、これがコンデンサとなり、電源ラ
インとグランドラインとの間に大容量のコンデンサが接
続された構成となる。これによって、回路構成における
電源インピーダンスを低下させて電源ラインに重畳する
高周波ノイズを低減するようにすることができ、別途に
コンデンサを設けることなくこのような機能を達成する
ことができるものである。
Since the conductor layer 12b and the conductor layer 12c are formed so as to be opposed to each other with the insulating layer 13b interposed therebetween, this becomes a capacitor, and a large-capacity capacitor is provided between the power supply line and the ground line. The configuration is such that a capacitor is connected. As a result, the power supply impedance in the circuit configuration can be reduced to reduce high frequency noise superimposed on the power supply line, and such a function can be achieved without separately providing a capacitor.

【0014】電源導体層である導体層12bは、外周縁
部から所定の後退寸法dだけ後退した位置まで形成され
ており、他の導体層12a,12c,12dは外周縁部
まで形成されている。これは、後述するように、導体層
12bを電源ラインに接続して回路を構成した場合に、
その導体層12bに高周波信号が重畳されてもそれがグ
ランド導体層としての導体層12cと対向する部分の外
周部分で輻射ノイズとなって放射するのを抑制するよう
にするためである。
The conductor layer 12b, which is a power supply conductor layer, is formed to a position retracted by a predetermined retreat dimension d from the outer peripheral edge, and the other conductor layers 12a, 12c, 12d are formed to the outer peripheral edge. . This is because, as described later, when the conductor layer 12b is connected to a power supply line to form a circuit,
This is because even if a high-frequency signal is superimposed on the conductor layer 12b, the high-frequency signal is prevented from radiating as radiation noise at the outer peripheral portion of the portion facing the conductor layer 12c as the ground conductor layer.

【0015】なお、導体層12bを後退させる寸法d
は、後述する実験結果で述べるように、使用する高周波
回路で取り扱う高周波信号の周波数で輻射ノイズの発生
を抑制するのに必要となる寸法である。そして、この寸
法dの値は、実装する回路の周波数,導体層12b,1
2cの対向面積,絶縁層13bの材質(比誘電率)や板
厚などの種々の条件に応じて、実験結果に基づいて適切
な関係で導かれた値に設定される。また、この実施形態
においては、外周縁部から等しく後退寸法dだけ後退さ
せるようにしているが、必要な後退寸法d以上であれば
適宜の寸法に設定することができる。
The dimension d for retracting the conductor layer 12b
Is a dimension required to suppress the generation of radiation noise at the frequency of the high-frequency signal handled by the high-frequency circuit used, as described in the experimental results described later. The value of the dimension d is determined by the frequency of the circuit to be mounted, the conductor layers 12b, 1
In accordance with various conditions such as the facing area 2c, the material (relative permittivity) of the insulating layer 13b, and the plate thickness, the value is set to a value derived in an appropriate relationship based on the experimental results. Further, in this embodiment, the retreat is made equally from the outer peripheral edge by the retreat dimension d. However, an appropriate dimension can be set as long as it is equal to or more than the necessary retreat dimension d.

【0016】上記構成の多層プリント基板11において
は、例えば、表面側あるいは裏面側に電子回路部品を搭
載して高周波回路を形成した場合に、電源導体層12b
とグランド導体層12cとの間で大容量のコンデンサが
形成されることにより、電源インピーダンスを低下させ
ることができる。
In the multilayer printed circuit board 11 having the above structure, for example, when an electronic circuit component is mounted on the front side or the back side to form a high frequency circuit, the power supply conductor layer 12b
By forming a large-capacity capacitor between the capacitor and the ground conductor layer 12c, the power supply impedance can be reduced.

【0017】そして、この場合に、コンデンサを形成し
ている電源導体層12bは、基板11の外周縁部から所
定の後退寸法dだけ内側の位置までとなっているので、
図示のように、グランド導体層12cとの間に流れる高
周波電流成分が電源導体層12bから外側に出る量Sが
抑制され、ほとんどグランド導体層12cが終端する外
周縁部の内側に位置するようになる。この結果、基板1
1の外部を経由する高周波電流成分が低減され、輻射ノ
イズの発生を極力低減することができるようになるので
ある。
In this case, the power supply conductor layer 12b forming the capacitor extends from the outer peripheral edge of the substrate 11 to a position inside by a predetermined retreat dimension d.
As shown in the figure, the amount S of the high-frequency current component flowing between the ground conductor layer 12c and the power conductor layer 12b to the outside is suppressed, and the high-frequency current component is located almost inside the outer peripheral edge where the ground conductor layer 12c terminates. Become. As a result, the substrate 1
1 reduces the high-frequency current component passing through the outside, thereby minimizing the generation of radiation noise.

【0018】次に、上記した本実施形態における原理を
実証するデータについて、図2ないし4を参照して、発
明者が実施した実験結果に基づいて説明する。図2は、
実験に用いたプリント基板14を示しており、この実験
においては、プリント基板14を、板厚tが約1mmの
絶縁層(ガラスエポキシ製)15をベースとし、この絶
縁層15を挟んで表裏の各面に導体層16a,16bを
形成した構成としている。プリント基板14は、外形寸
法が例えば縦寸法A=96mm、横寸法B=160mm
である。電源導体層としての導体層16aは、このプリ
ント基板14の外形寸法よりも後退寸法d(mm)だけ
後退した位置まで形成されており、外形寸法は、縦寸法
a=96−2×d(mm)、横寸法b=160−2×d
(mm)である。
Next, data for demonstrating the principle of the above-described embodiment will be described with reference to FIGS. 2 to 4 based on experimental results conducted by the inventor. FIG.
The printed circuit board 14 used in the experiment is shown. In this experiment, the printed circuit board 14 is based on an insulating layer (made of glass epoxy) 15 having a thickness t of about 1 mm. The conductor layers 16a and 16b are formed on each surface. The external dimensions of the printed circuit board 14 are, for example, a vertical dimension A = 96 mm and a horizontal dimension B = 160 mm.
It is. The conductor layer 16a as the power supply conductor layer is formed up to a position recessed by a retreat dimension d (mm) from the outer dimension of the printed board 14, and the outer dimension is a vertical dimension a = 96−2 × d (mm). ), Lateral dimension b = 160-2 × d
(Mm).

【0019】また、電源導体層16aの内部領域には、
実験回路17を配設するために、矩形状(例えば、縦寸
法C1=20mm,横寸法C2=80mm)に導体層1
6aを除去して回路形成領域が設けられた状態とされて
いる。この回路形成領域内には、実験用の電子回路部品
として、水晶振動子18,インバータ回路19,コンデ
ンサ20a,20b,抵抗21および配線部22a,2
2bを用いた実験回路17が配設されている。
In the internal region of the power supply conductor layer 16a,
In order to dispose the experimental circuit 17, the conductor layer 1 is formed in a rectangular shape (for example, a vertical dimension C1 = 20 mm and a horizontal dimension C2 = 80 mm).
6a is removed to provide a circuit formation region. In this circuit formation region, as a test electronic circuit component, a quartz oscillator 18, an inverter circuit 19, capacitors 20a and 20b, a resistor 21, and wiring portions 22a and 2 are provided.
An experimental circuit 17 using 2b is provided.

【0020】これは、図3に示しているように、電源ラ
インに接続される電源導体層16aとグランドラインに
接続されるグランド導体層16bとの間に形成された簡
単な発振回路で、水晶振動子(発振周波数20MHz)
18は電源ライン(電源電圧5V)から給電され、その
振動出力は配線部22a,インバータ回路(ASO4)
19,配線部22bから抵抗(抵抗値50Ω)21を介
してグランドラインに終端される。水晶振動子18およ
びインバータ回路19の電源ラインに接続される端子は
それぞれコンデンサ(0.1μF)20a,20bを介
してグランドラインに接続されている。
This is a simple oscillation circuit formed between a power supply conductor layer 16a connected to a power supply line and a ground conductor layer 16b connected to a ground line, as shown in FIG. Vibrator (oscillation frequency 20MHz)
Numeral 18 is supplied with power from a power supply line (power supply voltage 5 V), and its vibration output is output from a wiring section 22a and an inverter circuit (ASO4).
19, the wiring section 22b is terminated to the ground line via a resistor (resistance value 50Ω) 21. The terminals connected to the power supply lines of the crystal unit 18 and the inverter circuit 19 are connected to ground lines via capacitors (0.1 μF) 20a and 20b, respectively.

【0021】上述の構成で、コンデンサ20a、20b
により吸収されずに、水晶振動子18の高周波電流が電
源ラインに重畳すると、これが電源導体層16aとグラ
ンド導体層16bとの間で高周波電流として流れる際に
外部に輻射ノイズとなって放出されることになる。発明
者は、この輻射ノイズとして放出される度合いを、前述
の後退寸法dをパラメータとして測定した。なお、輻射
ノイズのレベル測定は小型電波暗室内で実施している。
With the above arrangement, the capacitors 20a, 20b
When the high-frequency current of the crystal unit 18 is superimposed on the power supply line without being absorbed by the power supply line, when the high-frequency current flows between the power supply conductor layer 16a and the ground conductor layer 16b as a high-frequency current, it is emitted to the outside as radiation noise. Will be. The inventor measured the degree of emission as the radiation noise using the aforementioned receding dimension d as a parameter. The measurement of the radiation noise level is performed in a small anechoic chamber.

【0022】図4は、上述の条件における輻射ノイズの
発生レベル(dB・μV/m)の測定結果を、横軸に電
源導体層16aの外周縁部からの後退寸法dを取った場
合の結果として示している。測定した後退寸法dは、0
mm,20mm,30mm,35mmの4種類を実施
し、各測定においては、測定周波数を30MHzから1
000MHzの範囲まで掃引してノイズレベルを測定
し、ノイズレベルのピークが見られた周波数(160M
Hz,180MHz,240MHz,260MHz,2
80MHz,300MHz,320MHz,360MH
z)でのノイズレベル差を各後退寸法d毎に観察してい
る。
FIG. 4 shows the measurement results of the radiation noise generation level (dB · μV / m) under the above-mentioned conditions, and the results when the receding dimension d from the outer peripheral edge of the power supply conductor layer 16a is plotted on the horizontal axis. As shown. The measured retraction dimension d is 0
mm, 20 mm, 30 mm, and 35 mm, and in each measurement, the measurement frequency was increased from 30 MHz to 1
The noise level was measured by sweeping to the range of 000 MHz, and the frequency (160 M
Hz, 180 MHz, 240 MHz, 260 MHz, 2
80MHz, 300MHz, 320MHz, 360MH
The noise level difference in z) is observed for each receding dimension d.

【0023】この結果から、この条件においては、発振
周波数にかかわらず、後退寸法dが20mmまでの場合
に比べて、30mm以上に設定した場合では大きく改善
されていることがわかり、これにより、実用上において
は25mm程度以上後退寸法dを取ることで改善効果を
比較的大きくすることができることがわかる。
From these results, it can be seen that under this condition, regardless of the oscillation frequency, the retreat dimension d is significantly improved when the retraction dimension d is set to 30 mm or more as compared with the case where the retraction dimension d is up to 20 mm. It can be seen from the above that the improvement effect can be relatively increased by taking the receding dimension d of about 25 mm or more.

【0024】なお、上述の構成においては、電源導体層
16aとグランド導体層16bとにより形成されるコン
デンサの容量は次のようになる。すなわち、後退寸法d
の関数として求められるコンデンサの容量C(d)は、
電極面積と対向距離および絶縁層15の比誘電率εrか
ら決まるので、次式(1)のようになる。ここで、電源
導体層16aの面積Sは、式(2)のようになるから、
真空の誘電率をεoとすると、 C(d)=εr×εo×S/d …(1) S=a×b−C1×C2 …(2) =(A−2×d)×(B−2×d)−C1×C2 となる。
In the above configuration, the capacitance of the capacitor formed by the power supply conductor layer 16a and the ground conductor layer 16b is as follows. That is, the receding dimension d
The capacitance C (d) of the capacitor obtained as a function of
Since it is determined from the electrode area, the facing distance, and the relative permittivity εr of the insulating layer 15, the following equation (1) is obtained. Here, since the area S of the power supply conductor layer 16a is expressed by the equation (2),
Assuming that the vacuum dielectric constant is εo, C (d) = εr × εo × S / d (1) S = a × b−C1 × C2 (2) = (A−2 × d) × (B− 2 × d) −C1 × C2.

【0025】いま、後退寸法dが0mmの場合を考える
と、絶縁層15はガラスエポキシの場合にその比誘電率
εrは4.6であるから、このときのコンデンサ容量C
(0)は、 C(0)=4.6×4π×10−7×0.01376/(1×10−3) =79.54(μF) …(3) となる。これから、実験回路17で用いたコンデンサ2
0a,20bは、上述のように0.1μF程度であるか
ら、電源導体層16aとグランド導体層16bとにより
形成されるコンデンサの容量C(d)に比べて非常に小
さいので、回路構成的には省略することが可能となる性
質のものである。そして、後退寸法dが大きくなるにし
たがって、コンデンサ容量Cは、式(3)で得られた容
量値(79.54μF)よりも小さい値に変化していく
が、上述のコンデンサ20a、20bに対する容量値は
大きい。
Considering the case where the receding dimension d is 0 mm, when the insulating layer 15 is made of glass epoxy, its relative dielectric constant εr is 4.6.
(0) is C (0) = 4.6 × 4π × 10 −7 × 0.01376 / (1 × 10 −3 ) = 79.54 (μF) (3) From now on, the capacitor 2 used in the experimental circuit 17 will be described.
Since 0a and 20b are about 0.1 μF as described above, they are extremely smaller than the capacitance C (d) of the capacitor formed by the power supply conductor layer 16a and the ground conductor layer 16b. Is a property that can be omitted. As the receding dimension d increases, the capacitance C of the capacitor changes to a value smaller than the capacitance value (79.54 μF) obtained by the equation (3). The value is large.

【0026】したがって、後退寸法dの値を25mm程
度以上として設定することで、コンデンサ容量Cを十分
に確保して電源インピーダンスの低下を図る構成としな
がら輻射ノイズの発生レベルを10dBμV/m程度低
減した構成とすることができた。これに基づいて、前述
の実施形態における多層プリント基板11の後退寸法d
を設定することで同様の効果を得ることができる。
Therefore, by setting the value of the receding dimension d to be about 25 mm or more, the generation level of the radiated noise is reduced by about 10 dBμV / m while the capacity of the capacitor C is sufficiently secured to reduce the power supply impedance. It could be configured. Based on this, the retreat dimension d of the multilayer printed board 11 in the above-described embodiment is
The same effect can be obtained by setting.

【0027】このような本実施形態によれば、多層プリ
ント基板11を、導体層12bと12cおよび絶縁層1
3bにより、電源インピーダンスの低減を図るためのコ
ンデンサを設ける構成としながら、導体層12bを外周
縁部から後退寸法dだけ後退させた位置までの形状に形
成する構成としているので、輻射ノイズの発生レベルを
抑制することができ、これによって、多層プリント基板
11に電子回路部品を実装して高周波回路を形成した場
合に、外部に別途に輻射ノイズを遮蔽するための構成を
設ける必要がなくなる。
According to the present embodiment, the multilayer printed circuit board 11 is divided into the conductor layers 12 b and 12 c and the insulating layer 1.
3b, the conductor layer 12b is formed in a shape extending from the outer peripheral edge to a position recessed by the receding dimension d while providing a capacitor for reducing the power source impedance. Therefore, when an electronic circuit component is mounted on the multilayer printed circuit board 11 to form a high-frequency circuit, it is not necessary to separately provide a configuration for shielding radiation noise outside.

【0028】(第2の実施形態)図5は、本発明の第2
の実施形態を示すもので、以下、第1の実施形態と異な
る部分について説明する。すなわち、この実施形態にお
ける多層プリント基板23は、第1の実施形態の構成に
加えて、電源導体層12bの外周縁部にこれを取り囲む
ようにガード導体層24を設け、外周部でグランド導体
層12cと接続する構成としている。
(Second Embodiment) FIG. 5 shows a second embodiment of the present invention.
In the following, portions different from the first embodiment will be described. That is, in the multilayer printed board 23 of this embodiment, in addition to the configuration of the first embodiment, a guard conductor layer 24 is provided on the outer periphery of the power supply conductor layer 12b so as to surround it, and the ground conductor layer is formed on the outer periphery. 12c.

【0029】前述同様にして、電源導体層12bは、基
板23の外周縁部から後退寸法dだけ後退した位置まで
形成されており、その外周に設けるガード導体層24と
は、後退寸法dよりも小さい間隔寸法gだけ隔てて対向
するように配置形成されている。
In the same manner as described above, the power supply conductor layer 12b is formed from the outer peripheral edge of the substrate 23 to a position retracted by the receding dimension d, and the guard conductor layer 24 provided on the outer periphery thereof is larger than the receding dimension d. They are arranged so as to face each other with a small gap g therebetween.

【0030】このような構成とすることにより、第1の
実施形態で述べた電源ラインに重畳される高周波電流の
成分は、電源導体層12bの外側に広がっても、間隔寸
法gを隔てて外周部に位置されるガード導体層24がグ
ランド導体層12cと導通しているので、輻射ノイズの
発生を極力抑制する構成とすることができるようにな
る。
With this configuration, even if the component of the high-frequency current superimposed on the power supply line described in the first embodiment spreads outside the power supply conductor layer 12b, the component of the high-frequency current is Since the guard conductor layer 24 located in the portion is electrically connected to the ground conductor layer 12c, it is possible to adopt a configuration in which the generation of radiation noise is suppressed as much as possible.

【0031】なお、上述の構成において、ガード導体層
24は、基板23の外周縁部でグランド導体層12cと
接続する構成としているが、外周縁部から内側において
絶縁層12a内に導体を貫通するように配設して導通を
図る構成としても良い。また、導体層24は、基板23
の外周縁部まで形成する構成としているが、所定幅寸法
の環状の導体層としてグランド導体層12cと導通する
構成としても良い。
In the above configuration, the guard conductor layer 24 is connected to the ground conductor layer 12c at the outer peripheral edge of the substrate 23, but penetrates the conductor into the insulating layer 12a inside the outer peripheral edge. It is good also as a structure which arrange | positions and conducts electricity like this. The conductor layer 24 is formed on the substrate 23.
Is formed up to the outer peripheral edge portion, but it may be configured as an annular conductor layer having a predetermined width to conduct with the ground conductor layer 12c.

【0032】本発明は、上記実施形態にのみ限定される
ものではなく、次のように変形また拡張できる。上記各
実施形態では、4層の導体層12a〜12dを設ける構
成の多層プリント基板11,23の場合について説明し
たが、電源導体層とグランド導体層とが絶縁層を介して
対向する構成を含んだものであれば、他の導体層は設け
ない構成としても良いし、1層以上の複数層を設ける構
成としても良い。基板の絶縁層をガラスエポキシ製のも
のを用いる場合について説明したが、セラミックなどを
用いた絶縁層を形成する基板にも適用することができ
る。
The present invention is not limited to the above embodiment, but can be modified or expanded as follows. In each of the above embodiments, the case of the multilayer printed circuit boards 11 and 23 having the configuration in which the four conductor layers 12a to 12d are provided has been described. In such a case, another conductor layer may not be provided, or one or more layers may be provided. Although the case where the insulating layer of the substrate is made of glass epoxy has been described, the present invention can also be applied to a substrate on which an insulating layer using ceramic or the like is formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態を示す平面図および断
面図
FIG. 1 is a plan view and a cross-sectional view showing a first embodiment of the present invention.

【図2】実験に用いたプリント基板の図1相当図FIG. 2 is a diagram corresponding to FIG. 1 of a printed circuit board used in an experiment.

【図3】実験回路の電気的構成図FIG. 3 is an electrical configuration diagram of an experimental circuit.

【図4】後退寸法に対する輻射ノイズレベルの測定結果
を示す図
FIG. 4 is a diagram showing a measurement result of a radiation noise level with respect to a receding dimension;

【図5】本発明の第2の実施形態を示す図1相当図FIG. 5 is a view corresponding to FIG. 1, showing a second embodiment of the present invention;

【図6】従来例を示す基板の断面図FIG. 6 is a sectional view of a substrate showing a conventional example.

【符号の説明】[Explanation of symbols]

11は多層プリント基板(電子部品実装基板)、12
a,12dは信号導体層、12bは電源導体層、12c
はグランド導体層、13a〜13cは絶縁層、14はプ
リント基板(電子部品実装基板)、15は絶縁層、16
aは電源導体層、16bはグランド導体層、17は実験
回路、18は水晶振動子、19はインバータ回路、20
a,20bはコンデンサ、21は抵抗、23は多層プリ
ント基板(電子部品実装基板)、24はガード導電層で
ある。
11 is a multilayer printed board (electronic component mounting board), 12
a and 12d are signal conductor layers, 12b is a power supply conductor layer, 12c
Is a ground conductor layer, 13a to 13c are insulating layers, 14 is a printed board (electronic component mounting board), 15 is an insulating layer, 16
a is a power supply conductor layer, 16b is a ground conductor layer, 17 is an experimental circuit, 18 is a crystal oscillator, 19 is an inverter circuit, 20
a and 20b are capacitors, 21 is a resistor, 23 is a multilayer printed circuit board (electronic component mounting board), and 24 is a guard conductive layer.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 導体層として少なくとも電源ラインに接
続される電源導体層と、グランドラインに接続されるグ
ランド導体層とを備え、これらが絶縁層を介して対向し
た状態に配置形成された電子部品実装用基板において、 前記電源導体層は、外周縁部が前記グランド導体層が形
成される領域に対して所定の後退寸法だけ内側に後退し
た位置となるように形成されていることを特徴とする電
子部品実装用基板。
An electronic component comprising at least a power supply conductor layer connected to a power supply line as a conductor layer and a ground conductor layer connected to a ground line, and these are arranged and formed facing each other with an insulating layer interposed therebetween. In the mounting board, the power supply conductor layer is formed so that an outer peripheral edge thereof is located at a position recessed inward by a predetermined retreat dimension with respect to a region where the ground conductor layer is formed. Substrate for mounting electronic components.
【請求項2】 請求項1に記載の電子部品実装用基板に
おいて、 前記電源導体層は、前記グランド導体層に対する後退寸
法が、前記電源ラインに重畳される高周波信号に起因し
て発生する輻射ノイズが所定レベル以下となる寸法に設
定されていることを特徴とする電子部品実装用基板。
2. The electronic component mounting board according to claim 1, wherein the power supply conductor layer has a recessed dimension with respect to the ground conductor layer, and radiation noise generated due to a high-frequency signal superimposed on the power supply line. Is set to a dimension not more than a predetermined level.
【請求項3】 請求項1または2に記載の電子部品実装
用基板において、 前記電源導体層の外周部に所定間隔を存して包囲するよ
うに設けられ前記グランド導体層と電気的に接続された
ガード導体層を設けたことを特徴とする電子部品実装用
基板。
3. The electronic component mounting board according to claim 1, wherein the substrate is provided so as to surround the outer periphery of the power supply conductor layer at a predetermined interval and is electrically connected to the ground conductor layer. An electronic component mounting substrate, comprising a guard conductor layer provided thereon.
【請求項4】 請求項1ないし3のいずれかに記載の電
子部品実装用基板において、 前記電源導体層およびグランド導体層の少なくとも一方
と絶縁層を介して信号ラインに接続される信号導体層が
形成されていることを特徴とする電子部品実装用基板。
4. The electronic component mounting board according to claim 1, wherein a signal conductor layer connected to a signal line via at least one of the power supply conductor layer and the ground conductor layer and an insulating layer. An electronic component mounting board characterized by being formed.
JP11115055A 1999-04-22 1999-04-22 Board for mounting electronic parts Pending JP2000307203A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11115055A JP2000307203A (en) 1999-04-22 1999-04-22 Board for mounting electronic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11115055A JP2000307203A (en) 1999-04-22 1999-04-22 Board for mounting electronic parts

Publications (1)

Publication Number Publication Date
JP2000307203A true JP2000307203A (en) 2000-11-02

Family

ID=14653067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11115055A Pending JP2000307203A (en) 1999-04-22 1999-04-22 Board for mounting electronic parts

Country Status (1)

Country Link
JP (1) JP2000307203A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363392A (en) * 2003-06-05 2004-12-24 Hitachi Ltd Printed wiring board and radio communication apparatus
JP2007208013A (en) * 2006-02-02 2007-08-16 Fujitsu Ltd High-frequency circuit board
WO2008105149A1 (en) * 2007-02-26 2008-09-04 Nec Corporation Circuit module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363392A (en) * 2003-06-05 2004-12-24 Hitachi Ltd Printed wiring board and radio communication apparatus
JP2007208013A (en) * 2006-02-02 2007-08-16 Fujitsu Ltd High-frequency circuit board
WO2008105149A1 (en) * 2007-02-26 2008-09-04 Nec Corporation Circuit module

Similar Documents

Publication Publication Date Title
JP3926880B2 (en) Multilayer printed board
KR970003365B1 (en) Filter and electrical connector with filter
US8279625B2 (en) Printed circuit board radio-frequency shielding structures
KR0123805B1 (en) Printed circuit board
JP2812741B2 (en) Electronic control unit
JP2970660B1 (en) Printed board
JP5333776B2 (en) Capacitance element, printed wiring board, semiconductor package, and semiconductor circuit
JP2003078279A (en) Shielding method of printed board and device mounting printed board using that method
JPH01233795A (en) Hybrid integrated circuit
JP2004363347A (en) Multilayer printed circuit board
JP2000307203A (en) Board for mounting electronic parts
JPH08204377A (en) Shielding body
JP4327404B2 (en) Electronic equipment
TWM411098U (en) Circuit board assembly
JP2003218541A (en) Circuit board structured to reduce emi
JP2001237505A (en) Multilayer printed circuit board
JP2003282781A (en) Circuit board
JP3061092B2 (en) Noise filter block with varistor function
JPH09246776A (en) Printed wiring board
JP2001024334A (en) Multilayer printed circuit board
JP4540493B2 (en) Printed wiring board
JP2011166635A (en) Distributed constant type noise filter
JP2785753B2 (en) High frequency shield structure and method of manufacturing printed board used for high frequency shield structure
JP2002344149A (en) Wiring structure board
JPH11284291A (en) Circuit board and liquid crystal display device with the circuit board mounted

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212