JPH09246776A - Printed wiring board - Google Patents

Printed wiring board

Info

Publication number
JPH09246776A
JPH09246776A JP8057119A JP5711996A JPH09246776A JP H09246776 A JPH09246776 A JP H09246776A JP 8057119 A JP8057119 A JP 8057119A JP 5711996 A JP5711996 A JP 5711996A JP H09246776 A JPH09246776 A JP H09246776A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
pattern
ferrite
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8057119A
Other languages
Japanese (ja)
Inventor
Tadashi Ito
忠 伊藤
Takeshi Kobayashi
剛 小林
Kosaku Miyazaki
幸作 宮崎
Tsunehiro Morimoto
倫弘 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8057119A priority Critical patent/JPH09246776A/en
Publication of JPH09246776A publication Critical patent/JPH09246776A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]

Abstract

PROBLEM TO BE SOLVED: To permit easy fixture and absorb noises generating between a power supply pattern and an earth pattern during the operation of electronic circuit. SOLUTION: A multi-layer printed wiring board 1 is provided with a power supply layer 2 (solid pattern 2) and an earth layer 3 (solid pattern 3) in its internal layer and with a power supply pattern 2a and an earth pattern 3a in its surface layer. The layer 2 and pattern 2a and the layer 3 and pattern 3a are connected with each other through through-holes 6 respectively. A radiation noise absorbing part 4 is provided on the side surface part of the board 1 in such a manner that the board 1 is surrounded therewith along the lengthwise direction of the side surface part. The part 4 is provided with a ferrite 7 and an electrode 8. The electrode 8 is connected electrically with the patterns 2a and 3a through a conductor 9.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電源パタンとアー
スパタンとを備えたプリント配線板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board having a power source pattern and an earth pattern.

【0002】[0002]

【従来の技術】一般に、複数の電子回路を搭載して所定
の電子回路を構成するプリント配線板は、夫々の電子回
路への電源供給を行う電源パタン、及びアースパタンを
備えている。このようなプリント配線板では、各電子回
路の動作時に、電源パタンとアースパタンとの間で電圧
変動を生じることから、この変動がノイズ源となり、ノ
イズが空間に放射される。そこで、従来、電源パタンと
アースパタンとを電気的に接続するバイパスコンデンサ
(又はデカップリングコンデンサ)と呼ばれるコンデン
サを実装して電圧変動を吸収させ、放射ノイズの低減を
図っていた。
2. Description of the Related Art Generally, a printed wiring board on which a plurality of electronic circuits are mounted to form a predetermined electronic circuit includes a power source pattern for supplying power to each electronic circuit and an earth pattern. In such a printed wiring board, a voltage fluctuation occurs between the power supply pattern and the ground pattern during the operation of each electronic circuit, and this fluctuation becomes a noise source, and the noise is radiated into space. Therefore, conventionally, a capacitor called a bypass capacitor (or decoupling capacitor) that electrically connects a power supply pattern and an earth pattern has been mounted to absorb voltage fluctuations and reduce radiation noise.

【0003】[0003]

【発明が解決しようとする課題】一般に、バイパスコン
デンサは例えばICやLSI等の近傍に設けられてお
り、バイパスコンデンサを多く設ければ設ける程、より
放射ノイズの低減を図ることができるが、電源パタンと
アースパタンとの間の電圧変動が原因となり放射される
ノイズはプリント配線板の端部から放射されるので、プ
リント配線板の端部に一様にバイパスコンデンサを設け
る方法が行われていた。しかしながら、コンデンサはチ
ップ型になると、プリント配線板に比べて非常に小さく
(1[mm]程度)、またプリント配線板には種々のパ
タンが印刷されており、従って、実際にはバイパスコン
デンサをプリント配線板の端部に隙間なく実装すること
は困難であった。
Generally, a bypass capacitor is provided in the vicinity of, for example, an IC or LSI, and the more bypass capacitors are provided, the more radiation noise can be reduced. The noise radiated due to the voltage fluctuation between the pattern and the ground pattern is radiated from the end of the printed wiring board, so there was a method of providing a bypass capacitor uniformly at the end of the printed wiring board. . However, when the capacitor becomes a chip type, it is much smaller than the printed wiring board (about 1 [mm]), and various patterns are printed on the printed wiring board. Therefore, the bypass capacitor is actually printed. It was difficult to mount on the edge of the wiring board without a gap.

【0004】また、コンデンサの等価回路は、コンデン
サの純粋の容量分だけでなく抵抗分とインダクタンス分
を持っており、周波数が高くなるとインダクタンス分が
効いて、かえってインピーダンスが大きくなってしま
う。従って、バイパスコンデンサを用いた従来の放射ノ
イズ低減方法では、プリント配線板の形状寸法により生
ずる共振周波数の放射ノイズは吸収できないことがあ
る、という問題点があった。
The equivalent circuit of the capacitor has not only the pure capacitance of the capacitor but also the resistance and the inductance. When the frequency becomes high, the inductance becomes effective and the impedance becomes large. Therefore, the conventional radiation noise reduction method using a bypass capacitor has a problem that radiation noise at the resonance frequency caused by the shape and dimensions of the printed wiring board may not be absorbed.

【0005】[0005]

【課題を解決するための手段】前記課題を解決するため
に本発明で講じた解決手段は、搭載された電子回路に電
力を供給する電源パタンと、アースを行うアースパタン
とを備えたプリント配線板において、プリント配線板の
側面部に長さ方向に沿ってフェライトを設けて、このフ
ェライトを電源パタン及びアースパタンに電気的に接続
したものである。
[Means for Solving the Problems] A solution means provided by the present invention for solving the above problems is a printed wiring provided with a power source pattern for supplying electric power to a mounted electronic circuit and a ground pattern for grounding. In the board, ferrite is provided along the length direction on the side surface of the printed wiring board, and the ferrite is electrically connected to the power supply pattern and the earth pattern.

【0006】上述の解決手段によれば、電子回路の動作
時に、電源パタンとアースパタンとの間で電圧変動が生
じノイズが発生すると、この放射ノイズはフェライトに
より吸収される。
According to the above-mentioned solution means, when voltage fluctuation occurs between the power supply pattern and the ground pattern during operation of the electronic circuit to generate noise, the radiation noise is absorbed by the ferrite.

【0007】[0007]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。なお、各図面に共通す
る要素には同一の符号を付す。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. Elements common to the drawings are denoted by the same reference numerals.

【0008】第1の実施の形態 図1は本発明に係る第1の実施の形態における多層プリ
ント配線板を示す拡大側断面図、図2は図1に示す多層
プリント配線板の矢印A方向からの概略平面図、図3は
図2に示す多層プリント配線板を矢印B方向で切断した
ときの概略断面図である。
First Embodiment FIG. 1 is an enlarged side sectional view showing a multilayer printed wiring board according to the first embodiment of the present invention, and FIG. 2 is a view from the direction of arrow A of the multilayer printed wiring board shown in FIG. FIG. 3 is a schematic cross-sectional view of the multilayer printed wiring board shown in FIG. 2 taken in the direction of arrow B.

【0009】多層プリント配線板1は例えばガラスエポ
キシと銅パタンとにより構成される4層プリント配線板
であり、内層には電源層2(ベタパタン2)及びアース
層3(ベタパタン3)を備えている。多層プリント配線
板1の表層(信号層)には信号パタン5、電源層2から
引き出された電源パタン2a、及びアース層3から引き
出されたアースパタン3aが設けてある。電源層2と電
源パタン2a、及びアース層3とアースパタン3aは図
1に示すように夫々スルーホール6で接続される。
The multi-layer printed wiring board 1 is a four-layer printed wiring board composed of, for example, glass epoxy and copper pattern, and has a power supply layer 2 (solid pattern 2) and a ground layer 3 (solid pattern 3) as inner layers. . On the surface layer (signal layer) of the multilayer printed wiring board 1, there are provided a signal pattern 5, a power source pattern 2a drawn from the power source layer 2, and a ground pattern 3a drawn from the ground layer 3. The power supply layer 2 and the power supply pattern 2a, and the ground layer 3 and the ground pattern 3a are connected by through holes 6 as shown in FIG.

【0010】多層プリント配線板1の側面部には側面部
の長さ方向に沿って多層プリント配線板1を囲むように
放射ノイズ吸収部4が設けてある。放射ノイズ吸収部4
はフェライト7、及びフェライト7の上下面に設けた電
極8を有する。フェライト7は、ニッケル−亜鉛系フェ
ライト、或いはマンガン−亜鉛系フェライト等の材質に
より形成される。電極8は、導電体9により電源パタン
2a及びアースパタン3aに電気的に接続される。
A radiation noise absorbing portion 4 is provided on the side surface of the multilayer printed wiring board 1 so as to surround the multilayer printed wiring board 1 along the lengthwise direction of the side surface. Radiated noise absorber 4
Has a ferrite 7 and electrodes 8 provided on the upper and lower surfaces of the ferrite 7. The ferrite 7 is made of a material such as nickel-zinc ferrite or manganese-zinc ferrite. The electrode 8 is electrically connected to the power source pattern 2a and the ground pattern 3a by a conductor 9.

【0011】次に、電源層2及びアース層3間の電圧
と、両層2、3間に外部から信号を供給した場合の放射
ノイズとの関係を説明する。図4は放射ノイズ吸収部を
備えていない多層プリント配線板での放射ノイズをスペ
クトラムアナライザにて測定した結果を説明する図であ
る。図において横軸は周波数を示し、縦軸は放射ノイズ
を示す。
Next, the relationship between the voltage between the power supply layer 2 and the ground layer 3 and the radiation noise when a signal is externally supplied between the layers 2 and 3 will be described. FIG. 4 is a diagram for explaining the result of measurement of radiation noise with a spectrum analyzer in a multilayer printed wiring board having no radiation noise absorber. In the figure, the horizontal axis represents frequency and the vertical axis represents radiation noise.

【0012】放射ノイズが増加している周波数488
[MHz]及び677[MHz]は、夫々多層プリント
配線板1の長辺(297[mm])の長さと短辺(21
0[mm])の長さとに共振した周波数である。詳しく
は、次式に示す計算により確認できる。なお、λは空気
中を伝搬する信号の波長[m]、Coは光速[m/
s]、foは共振周波数[Hz]を示す。
Frequency 488 with increasing radiated noise
[MHz] and 677 [MHz] are the long side (297 [mm]) and short side (21 [21 mm]) of the multilayer printed wiring board 1, respectively.
It is a frequency that resonates with a length of 0 [mm]). Details can be confirmed by the calculation shown in the following formula. Where λ is the wavelength [m] of the signal propagating in the air, and Co is the speed of light [m /
s] and fo represent the resonance frequency [Hz].

【0013】[0013]

【数1】 λ=Co/fo ・・・(1) さらに多層プリント配線板1に伝送される共振時の信号
はλoを波長[m]として多層プリント配線板1の誘電
率εの平方根に反比例するので、
## EQU1 ## λ = Co / fo (1) Further, the resonance signal transmitted to the multilayer printed wiring board 1 is inversely proportional to the square root of the permittivity ε of the multilayer printed wiring board 1 with λo as the wavelength [m]. Because

【0014】[0014]

【数2】 [Equation 2]

【0015】となる。従ってガラスエポキシからなる多
層プリント配線板1は、ε=4.5として、fo=48
3[MHz]の場合を例にとって式(2)にあてはめれ
ば、
## EQU1 ## Therefore, the multilayer printed wiring board 1 made of glass epoxy has fo = 48 with ε = 4.5.
Taking the case of 3 [MHz] as an example and applying it to the equation (2),

【0016】[0016]

【数3】 (Equation 3)

【0017】式(3)で示されるように、計算結果は多
層プリント配線板の長辺297[mm]と一致してい
る。
As shown by the equation (3), the calculation result agrees with the long side 297 [mm] of the multilayer printed wiring board.

【0018】図5は、図4に示すノイズを放射するプリ
ント配線板の端部において電源層及びアース層間の電圧
をスペクトラムアナライザにて測定した結果を説明する
図である。図から分かるように、図4に示す放射ノイズ
と同じ周波数(488[MHz]及び677[MH
z])において、電圧が大きくなっている。
FIG. 5 is a diagram for explaining the results of measuring the voltage between the power supply layer and the ground layer at the end of the noise-printed printed wiring board shown in FIG. 4 with a spectrum analyzer. As can be seen from the figure, the same frequency (488 [MHz] and 677 [MH] as the radiation noise shown in FIG.
z]), the voltage is high.

【0019】ところで、図6は多層プリント配線板に放
射ノイズ吸収部を備える代わりにバイパスコンデンサを
例えば32個を多層プリント配線板1の側面部に均等間
隔で実装した場合の放射ノイズ測定結果を示すものであ
る。そしてこの場合の、即ちバイパスコンデンサのみを
実装した場合の多層プリント配線板の端部の電圧の測定
結果を図7に示す。
By the way, FIG. 6 shows a radiation noise measurement result when, for example, 32 bypass capacitors are mounted on the side surface portion of the multilayer printed wiring board 1 at equal intervals instead of providing the multilayer printed wiring board with the radiation noise absorbing portion. It is a thing. FIG. 7 shows the measurement result of the voltage at the end of the multilayer printed wiring board in this case, that is, when only the bypass capacitor is mounted.

【0020】図4及び図5と、図6及び図7とを比較し
て分かるように、共振周波数においては、バイパスコン
デンサの実装のみでは、放射ノイズは充分には低減され
ていない。
As can be seen by comparing FIGS. 4 and 5 with FIGS. 6 and 7, at the resonance frequency, the radiation noise is not sufficiently reduced only by mounting the bypass capacitor.

【0021】図8は第1の実施の形態における放射ノイ
ズ測定結果、図9は第1の実施の形態における多層プリ
ント配線板端部の電圧の測定結果である。
FIG. 8 shows the radiation noise measurement result in the first embodiment, and FIG. 9 shows the voltage measurement result at the end portion of the multilayer printed wiring board in the first embodiment.

【0022】多層プリント配線板1に搭載された図示せ
ぬ電子部品を動作させると、電源層2とアース層3との
間の電位差により多層プリント配線板1の端部で放射ノ
イズのエネルギーが発生するが、放射ノイズ吸収部4が
放射ノイズエネルギーを吸収するので、空間に放射され
ない。
When an electronic component (not shown) mounted on the multilayer printed wiring board 1 is operated, energy of radiation noise is generated at the end of the multilayer printed wiring board 1 due to the potential difference between the power supply layer 2 and the ground layer 3. However, since the radiation noise absorbing section 4 absorbs the radiation noise energy, it is not radiated into space.

【0023】従って、図4〜図7と、図8及び図9とを
比較して分かるように、第1の実施の形態では30[M
Hz]〜1[GHz]にわたり放射ノイズエネルギーが
フェライト7に吸収されて、放射ノイズが低減される。
Therefore, as can be seen by comparing FIGS. 4 to 7 with FIGS. 8 and 9, in the first embodiment, 30 [M
The radiation noise energy is absorbed by the ferrite 7 in the range of [Hz] to 1 [GHz], and the radiation noise is reduced.

【0024】第1の実施の形態では、フェライト7は多
層プリント配線板1の寸法に合わせて側面部に沿って設
ければよく、従って、バイパスコンデンサを複数実装す
るよりも実装は簡単である。なお設け方としては、一例
として図10に示すように、断面が略L字状となる2枚
の銅板4a(或いはリン青銅板等)を多層プリント配線
板1に半田4bで固定しておき、両銅板4a間を広げて
フェライト7を挿入し、両銅板4aによりフェライト7
を挟んで保持させる方法があるが、この方法に限られな
い。図10は第1の実施の形態の放射ノイズ吸収部取付
け説明図である。
In the first embodiment, the ferrite 7 may be provided along the side surface portion according to the size of the multilayer printed wiring board 1, and therefore, the mounting is easier than mounting a plurality of bypass capacitors. As an example of how to provide, two copper plates 4a (or phosphor bronze plates or the like) having a substantially L-shaped cross section are fixed to the multilayer printed wiring board 1 with solder 4b as shown in FIG. Spread the space between both copper plates 4a and insert the ferrite 7, and insert the ferrite 7 with both copper plates 4a.
There is a method of sandwiching and holding, but is not limited to this method. FIG. 10 is an explanatory diagram of mounting the radiation noise absorbing unit according to the first embodiment.

【0025】図11、図12は第1の実施の形態の変形
例を示す概略側断面図、図13は第1の実施の形態の変
形例を示す概略斜視図である。なお、図13に示す放射
ノイズ吸収部4のフェライト70は、図示せぬ導電体に
より電源層2及びアース層3に電気的に接続されてい
る。
11 and 12 are schematic side sectional views showing a modification of the first embodiment, and FIG. 13 is a schematic perspective view showing a modification of the first embodiment. The ferrite 70 of the radiation noise absorber 4 shown in FIG. 13 is electrically connected to the power supply layer 2 and the ground layer 3 by a conductor (not shown).

【0026】第1の実施の形態ではフェライト7は多層
プリント配線板1の厚みと同一の厚み(矢印A方向と平
行な厚み)を有して、多層プリント配線板1と一体型と
する例を示しているが、図11及び図12に示すよう
に、フェライト7a、7bの厚さ、形状、及び寸法が変
わった場合であっても、導電体90a、90bによりフ
ェライト7a、7bを電源パタン2a及びアースパタン
3aに電気的に接続することにより、第1の実施の形態
と同様の効果を得ることができる。
In the first embodiment, the ferrite 7 has the same thickness as that of the multilayer printed wiring board 1 (thickness parallel to the direction of arrow A) and is integrated with the multilayer printed wiring board 1. As shown in FIG. 11 and FIG. 12, even if the thickness, shape, and dimensions of the ferrites 7a and 7b are changed, the conductors 90a and 90b connect the ferrites 7a and 7b to the power source pattern 2a. Also, the same effect as in the first embodiment can be obtained by electrically connecting to the ground pattern 3a.

【0027】また、同じ材質のフェライト7を多層プリ
ント配線板1を囲むように設けるのではなく、図13に
示すように、材質の異なる小さなフェライト70(ニッ
ケル−亜鉛系フェライト70a、マンガン−亜鉛系フェ
ライト70b)を交互に並べて多層プリント配線板1を
囲んで設けてもよい。この場合、ニッケル−亜鉛系フェ
ライト70aは比較的高い周波数に対応し、マンガン−
亜鉛系フェライト70bは比較的低い周波数に対応して
おり、従って、対応する周波数特性を広帯域にできる。
Further, the ferrite 7 of the same material is not provided so as to surround the multilayer printed wiring board 1, but as shown in FIG. The ferrites 70b) may be alternately arranged to surround the multilayer printed wiring board 1. In this case, the nickel-zinc ferrite 70a corresponds to a relatively high frequency, and manganese-
The zinc-based ferrite 70b corresponds to a relatively low frequency, so that the corresponding frequency characteristic can be wide band.

【0028】第2の実施の形態 第2の実施の形態では、第1の実施の形態の多層プリン
ト配線板1にさらにチップ型のバイパスコンデンサを複
数実装してある。以下、図14〜図16を用いて第2の
実施の形態を説明する。図14は第2の実施の形態にお
ける多層プリント配線板を示す拡大側断面図、図15は
図14に示す多層プリント配線板の矢印A方向からの平
面図、図16は図15に示す多層プリント配線板を矢印
B方向で切断したときの概略断面図である。
Second Embodiment In the second embodiment, a plurality of chip type bypass capacitors are further mounted on the multilayer printed wiring board 1 of the first embodiment. The second embodiment will be described below with reference to FIGS. 14 to 16. 14 is an enlarged side sectional view showing the multilayer printed wiring board according to the second embodiment, FIG. 15 is a plan view of the multilayer printed wiring board shown in FIG. 14 from the direction of arrow A, and FIG. 16 is a multilayer printed board shown in FIG. It is a schematic sectional drawing when a wiring board is cut | disconnected in the arrow B direction.

【0029】多層プリント配線板100の電源層2側の
信号層には、端部に一様にチップ型のバイパスコンデン
サ101(以下、パスコン101と記す)が設けてあ
る。夫々のパスコン101間は約4[cm]であり、電
源パタン2a及びアースパタン3aに電気的に接続され
る。なお、各パスコン101間は4[cm]に限らず、
これよりも大きくしてパスコン101の取り付け個数を
少なくしても、或いはパスコン101間を小さくしてパ
スコン101の取り付け個数を多くしてもよい。多層プ
リント配線板100には、電子部品としてQFP型のL
SI102や、図示せぬIC等が搭載してあり、さらに
多層プリント配線板100には、この多層プリント配線
板100を内蔵する図示せぬ装置と他の装置等とを電気
的に接続するインタフェースケーブルが接続してある。
The signal layer on the power supply layer 2 side of the multilayer printed wiring board 100 is provided with chip type bypass capacitors 101 (hereinafter referred to as decaps 101) uniformly at the ends. The distance between the respective bypass capacitors 101 is about 4 [cm], and they are electrically connected to the power source pattern 2a and the earth pattern 3a. The distance between the decaps 101 is not limited to 4 [cm],
It may be larger than this to reduce the number of decaps 101 attached, or may be smaller between the decaps 101 to increase the number of decaps 101 attached. The multilayer printed wiring board 100 has a QFP type L as an electronic component.
An SI 102, an IC (not shown), and the like are mounted. Further, the multilayer printed wiring board 100 has an interface cable for electrically connecting a device (not shown) incorporating the multilayer printed wiring board 100 to another device or the like. Is connected.

【0030】その他の構造は第1の実施の形態と同様で
あるので、説明は省略する。
The other structure is the same as that of the first embodiment, and the description is omitted.

【0031】次に、電源層2及びアース層3間の電圧
と、両層2、3間に外部から信号を供給した場合の放射
ノイズとの関係を説明する。図17は、放射ノイズ吸収
部及びパスコンを備えていない多層プリント配線板であ
って、インタフェースケーブルの代わりに多層プリント
配線板から長さ1[m]の導線を引き出した場合での放
射ノイズをスペクトラムアナライザにて測定した結果を
示している。図において横軸は周波数を示し、縦軸は放
射ノイズを示している。
Next, the relationship between the voltage between the power supply layer 2 and the ground layer 3 and the radiation noise when a signal is externally supplied between the layers 2 and 3 will be described. FIG. 17 is a multilayer printed wiring board that does not include a radiation noise absorber and a decap, and the radiation noise spectrum is obtained when a conductor of length 1 [m] is drawn from the multilayer printed wiring board instead of the interface cable. The result measured by the analyzer is shown. In the figure, the horizontal axis represents frequency and the vertical axis represents radiation noise.

【0032】foは共振周波数[Hz]を示し、Coは
光速[m/s]を示し、Lは導線の長さ[m]とすれ
ば、次式が成立する。
If fo is the resonance frequency [Hz], Co is the speed of light [m / s], and L is the length [m] of the conducting wire, the following equation is established.

【0033】[0033]

【数4】 fo=Co/L ・・・(4) 従って、導線1[m]の共振周波数fo[Hz]は、## EQU00004 ## fo = Co / L (4) Therefore, the resonance frequency fo [Hz] of the conductor 1 [m] is

【0034】[0034]

【数5】 fo=3×108 /1=300×106 =300[MHz]・・・(5) となる。放射ノイズは、導線の長さが1波長の1/4の
長さに相当する時に大きく放射されるので、
(5) fo = 3 × 10 8 = 1 = 300 × 10 6 = 300 [MHz] (5) The radiated noise is radiated greatly when the length of the conductive wire corresponds to 1/4 of one wavelength.

【0035】[0035]

【数6】 300[MHz]/4=75[MHz] ・・・(6) に放射ノイズの大きなピークが発生している。## EQU00006 ## A large peak of radiation noise occurs at 300 [MHz] / 4 = 75 [MHz] (6).

【0036】ところで図18は、放射ノイズ吸収部を備
えた多層プリント配線板の放射ノイズをスペクトラムア
ナライザにて測定した結果を示している。放射ノイズ吸
収体4を設けることにより、100[MHz]以上では
放射ノイズは吸収されている。しかし、LSI102が
搭載されていることにより、これがノイズ源となり、7
0[MHz]近辺の放射ノイズは吸収されていない。
By the way, FIG. 18 shows the result of measurement of the radiation noise of the multilayer printed wiring board having the radiation noise absorbing section by a spectrum analyzer. By providing the radiation noise absorber 4, the radiation noise is absorbed at 100 [MHz] or higher. However, since the LSI 102 is mounted, this becomes a noise source,
Radiated noise near 0 [MHz] is not absorbed.

【0037】図19は第2の実施の形態における多層プ
リント配線板の放射ノイズ測定結果を示す図である。
FIG. 19 is a diagram showing the radiation noise measurement result of the multilayer printed wiring board according to the second embodiment.

【0038】図18と図19とを比較すると、70[M
Hz]近辺の放射ノイズはパスコン101により吸収さ
れ、70[MHz]よりも大きな周波数の放射ノイズに
ついてはフェライト7により吸収されていることが分か
る。
Comparing FIG. 18 and FIG. 19, 70 [M
It is understood that the radiated noise in the vicinity of [Hz] is absorbed by the decap 101, and the radiated noise of a frequency higher than 70 [MHz] is absorbed by the ferrite 7.

【0039】第2の実施の形態では、第1の実施の形態
の放射ノイズ吸収部4を備えた多層プリント配線板1に
さらにパスコン101を備えることにより、多層プリン
ト配線板1の外に延びるインタフェースケーブルのアー
ス線から放射するノイズも低減することができ、第1の
実施の形態と同様の効果を奏すると共に、第1の実施の
形態よりも放射ノイズ低減を図ることができる。
In the second embodiment, the multilayer printed wiring board 1 having the radiation noise absorbing section 4 of the first embodiment is further provided with the decap 101, so that the interface extending outside the multilayer printed wiring board 1 can be obtained. The noise radiated from the ground wire of the cable can be reduced, the same effect as that of the first embodiment can be obtained, and the radiated noise can be reduced more than that of the first embodiment.

【0040】また、第1の実施の形態の変形例で説明し
たように、フェライト7を図11、図12に示すように
厚さや形状を変えてもよく、また、図13に示したよう
に、材質の異なる小さなフェライト70a、70bを交
互に並べて設けてもよい。
Further, as described in the modification of the first embodiment, the ferrite 7 may be changed in thickness and shape as shown in FIGS. 11 and 12, and as shown in FIG. The small ferrites 70a and 70b made of different materials may be alternately arranged.

【0041】第3の実施の形態 第3の実施の形態では、第2の実施の形態のパスコン1
01を設ける代わりに、ICやLSIに接続される電源
パタンと周囲の電源パタンとを不要輻射波吸収体として
例えばフェライトビーズ、コンデンサからなるEMIフ
ィルタ、或いは抵抗値の小さい抵抗等を介して接続する
ことにより、ICやLSIからの放射ノイズの低減を図
っている。以下、図20及び図21を用いて第3の実施
の形態を説明する。図20は第3の実施の形態における
多層プリント配線板の概略平面図、図21は図20に示
す多層プリント配線板を矢印B方向で切断したときの概
略断面図である。なお本実施の形態では、フェライトビ
ーズを不要輻射波吸収体の例として挙げ説明する。
Third Embodiment In the third embodiment, the decapacitor 1 of the second embodiment is used.
Instead of providing 01, the power source pattern connected to the IC or LSI and the surrounding power source pattern are connected as an unnecessary radiation wave absorber via, for example, ferrite beads, an EMI filter including a capacitor, or a resistor having a small resistance value. As a result, the radiation noise from the IC or LSI is reduced. The third embodiment will be described below with reference to FIGS. 20 and 21. 20 is a schematic plan view of the multilayer printed wiring board according to the third embodiment, and FIG. 21 is a schematic cross-sectional view of the multilayer printed wiring board shown in FIG. 20 taken along arrow B. In the present embodiment, ferrite beads will be described as an example of the unnecessary radiation wave absorber.

【0042】多層プリント配線板200に搭載されたL
SI102に電力を供給する電源層20は、図21に示
すように、他の電源層2から分離して設けてある。電源
層20は、チップ型のフェライトビーズ201、電源パ
タン2a、及びスルーホール6を介して電源層2と電気
的に接続される。その他の構造は第1の実施の形態と同
様であるので、説明は省略する。
L mounted on the multilayer printed wiring board 200
As shown in FIG. 21, the power supply layer 20 that supplies power to the SI 102 is provided separately from the other power supply layers 2. The power supply layer 20 is electrically connected to the power supply layer 2 via the chip-type ferrite beads 201, the power supply pattern 2 a, and the through holes 6. Other structures are the same as those of the first embodiment, and the description is omitted.

【0043】図22は第3の実施の形態における多層プ
リント配線板の放射ノイズ測定結果を示している。
FIG. 22 shows the radiation noise measurement result of the multilayer printed wiring board according to the third embodiment.

【0044】第3の実施の形態では、LSI102にて
発生した70[MHz]近辺の放射ノイズ(図18参
照)はフェライトビーズ201にて吸収され、100
[MHz]以上の放射ノイズはフェライト7により吸収
される。従って、第2の実施の形態同様、放射ノイズは
低減される。
In the third embodiment, the radiation noise near 70 [MHz] generated in the LSI 102 (see FIG. 18) is absorbed by the ferrite bead 201, and 100
Radiation noise above [MHz] is absorbed by the ferrite 7. Therefore, the radiation noise is reduced as in the second embodiment.

【0045】第3の実施の形態では、フェライトビーズ
201は電源層2と電源層20とを電気的に接続してい
るが、この方法に限らず、LSI102にて発生した放
射ノイズを吸収できるのであれば、例えば電源パタンに
接続されるLSI201の端子にフェライトビーズを直
に嵌め込むようにしてもよい。この場合、電源パタン2
0aを電源パタン2aから分離させる必要はない。
In the third embodiment, the ferrite beads 201 electrically connect the power supply layer 2 and the power supply layer 20, but the method is not limited to this method and radiation noise generated in the LSI 102 can be absorbed. If so, for example, ferrite beads may be directly fitted into the terminals of the LSI 201 connected to the power supply pattern. In this case, power supply pattern 2
It is not necessary to separate 0a from the power supply pattern 2a.

【0046】また、第1の実施の形態の変形例で説明し
たように、フェライト7を図11、図12に示すように
厚さや形状を変えてもよく、また、図13に示したよう
に、材質の異なる小さなフェライト70a、70bを交
互に並べて設けてもよい。
Further, as described in the modification of the first embodiment, the ferrite 7 may be changed in thickness and shape as shown in FIGS. 11 and 12, and as shown in FIG. The small ferrites 70a and 70b made of different materials may be alternately arranged.

【0047】第1、第2、及び第3の実施の形態では、
フェライトは多層プリント配線板の4つの側面部全体に
わたって設けているが、これに限らず、1つの側面部又
は2つの側面部、或いは3つの側面部等、部分的に設け
るものであってもよい。
In the first, second and third embodiments,
The ferrite is provided over the entire four side surface portions of the multilayer printed wiring board, but the present invention is not limited to this, and may be partially provided such as one side surface portion, two side surface portions, or three side surface portions. .

【0048】また、第1、第2、及び第3の実施の形態
では、放射ノイズ吸収部が多層プリント配線板に設けら
れる例を説明しているが、多層プリント配線板に限ら
ず、例えば表面に電源パタン及びアースパタンを備え、
裏面にLSIやIC等の電子部品が実装されている2層
プリント配線板、或いは1層のプリント配線板に放射ノ
イズ吸収部を設けてもよい。この場合、プリント配線板
の表面の電源パタン及びアースパタンを覆うようにフェ
ライトを設けて放射ノイズを吸収させるようにすればよ
い。
Further, in the first, second, and third embodiments, an example in which the radiation noise absorbing portion is provided on the multilayer printed wiring board has been described, but the invention is not limited to the multilayer printed wiring board, and for example, on the surface. Equipped with a power source pattern and an earth pattern,
The radiation noise absorbing section may be provided on a two-layer printed wiring board on which electronic components such as LSI and IC are mounted on the back surface, or a one-layer printed wiring board. In this case, ferrite may be provided so as to cover the power supply pattern and the ground pattern on the surface of the printed wiring board to absorb the radiation noise.

【0049】[0049]

【発明の効果】以上詳細に説明したように、本発明は、
プリント配線板の側面部に長さ方向に沿ってフェライト
を設けて、このフェライトを電源パタン及びアースパタ
ンに電気的に接続したことにより、電子回路の動作時
に、電源パタンとアースパタンとの間で電圧変動が生じ
ノイズが発生すると、この放射ノイズはフェライトによ
り吸収される。
As described in detail above, the present invention provides
By providing ferrite along the length direction on the side surface of the printed wiring board and electrically connecting this ferrite to the power supply pattern and the ground pattern, it is possible to connect the power supply pattern and the ground pattern during the operation of the electronic circuit. When voltage fluctuations occur and noise is generated, this radiation noise is absorbed by the ferrite.

【0050】また、フェライトはプリント配線板の寸法
に合わせて側面部に沿って設ければよいので、簡単に設
けることができる。
Further, since the ferrite may be provided along the side surface portion according to the size of the printed wiring board, it can be easily provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る第1の実施の形態の多層プリント
配線板を示す拡大側断面図である。
FIG. 1 is an enlarged side sectional view showing a multilayer printed wiring board according to a first embodiment of the present invention.

【図2】第1の実施の形態の多層プリント配線板の概略
平面図である。
FIG. 2 is a schematic plan view of the multilayer printed wiring board according to the first embodiment.

【図3】第1の実施の形態の多層プリント配線板の概略
断面図である。
FIG. 3 is a schematic cross-sectional view of the multilayer printed wiring board according to the first embodiment.

【図4】多層プリント配線板の放射ノイズ測定結果説明
図である。
FIG. 4 is an explanatory diagram of a radiation noise measurement result of a multilayer printed wiring board.

【図5】電源層とアース層との間の電圧の測定結果説明
図である。
FIG. 5 is an explanatory diagram of measurement results of voltage between a power supply layer and a ground layer.

【図6】多層プリント配線板の放射ノイズ測定結果説明
図である。
FIG. 6 is an explanatory diagram of a radiation noise measurement result of a multilayer printed wiring board.

【図7】多層プリント配線板の端部の電圧の測定結果説
明図である。
FIG. 7 is an explanatory diagram of the measurement result of the voltage at the end of the multilayer printed wiring board.

【図8】第1の実施の形態の放射ノイズ測定結果説明図
である。
FIG. 8 is an explanatory diagram of a radiation noise measurement result according to the first embodiment.

【図9】第1の実施の形態の多層プリント配線板端部の
電圧の測定結果説明図である。
FIG. 9 is an explanatory diagram of the measurement result of the voltage at the end portion of the multilayer printed wiring board according to the first embodiment.

【図10】第1の実施の形態の放射ノイズ吸収部取付け
説明図である。
FIG. 10 is an explanatory diagram of mounting a radiation noise absorbing unit according to the first embodiment.

【図11】第1の実施の形態の変形例を示す概略側断面
図である。
FIG. 11 is a schematic side sectional view showing a modified example of the first embodiment.

【図12】第1の実施の形態の変形例を示す概略側断面
図である。
FIG. 12 is a schematic side sectional view showing a modified example of the first embodiment.

【図13】第1の実施の形態の変形例を示す概略斜視図
である。
FIG. 13 is a schematic perspective view showing a modified example of the first embodiment.

【図14】第2の実施の形態の多層プリント配線板を示
す拡大側断面図である。
FIG. 14 is an enlarged side sectional view showing a multilayer printed wiring board according to a second embodiment.

【図15】第2の実施の形態の多層プリント配線板の平
面図である。
FIG. 15 is a plan view of the multilayer printed wiring board according to the second embodiment.

【図16】第2の実施の形態の多層プリント配線板の概
略断面図である。
FIG. 16 is a schematic cross-sectional view of the multilayer printed wiring board according to the second embodiment.

【図17】多層プリント配線板の放射ノイズ測定結果説
明図である。
FIG. 17 is an explanatory diagram of a radiation noise measurement result of a multilayer printed wiring board.

【図18】多層プリント配線板の放射ノイズ測定結果説
明図である。
FIG. 18 is an explanatory diagram of a radiation noise measurement result of a multilayer printed wiring board.

【図19】第2の実施の形態の放射ノイズ測定結果説明
図である。
FIG. 19 is an explanatory diagram of a radiation noise measurement result according to the second embodiment.

【図20】第3の実施の形態の多層プリント配線板の概
略平面図である。
FIG. 20 is a schematic plan view of a multilayer printed wiring board according to a third embodiment.

【図21】第3の実施の形態の多層プリント配線板の概
略側断面図である。
FIG. 21 is a schematic side sectional view of a multilayer printed wiring board according to a third embodiment.

【図22】第3の実施の形態の放射ノイズ測定結果説明
図である。
FIG. 22 is an explanatory diagram of a radiation noise measurement result according to the third embodiment.

【符号の説明】[Explanation of symbols]

1、100、200 多層プリント配線板 2 電源層 2a 電源パタン 3 アース層 3a アースパタン 4 放射ノイズ吸収部 7、70 フェライト 1, 100, 200 Multilayer printed wiring board 2 Power supply layer 2a Power supply pattern 3 Earth layer 3a Earth pattern 4 Radiated noise absorbing part 7, 70 Ferrite

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森本 倫弘 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Norihiro Morimoto 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 搭載された電子回路に電力を供給する電
源パタンと、アースを行うアースパタンとを備えたプリ
ント配線板において、 プリント配線板の側面部に長さ方向に沿ってフェライト
を設けて、このフェライトを前記電源パタン及びアース
パタンに電気的に接続したことを特徴とするプリント配
線板。
1. A printed wiring board having a power supply pattern for supplying electric power to a mounted electronic circuit and a ground pattern for grounding, wherein ferrite is provided along a length direction on a side surface portion of the printed wiring board. A printed wiring board characterized in that the ferrite is electrically connected to the power source pattern and the ground pattern.
【請求項2】 前記フェライトを前記プリント配線板の
全側面部にわたって設けた請求項1記載のプリント配線
板。
2. The printed wiring board according to claim 1, wherein the ferrite is provided over the entire side surface of the printed wiring board.
【請求項3】 前記プリント配線板端部に、前記電源パ
タンとアースパタンとを電気的に接続するバイパスコン
デンサを複数配置した請求項2記載のプリント配線板。
3. The printed wiring board according to claim 2, wherein a plurality of bypass capacitors electrically connecting the power supply pattern and the ground pattern are arranged at the end portion of the printed wiring board.
【請求項4】 前記電源パタンからの電力を不要輻射波
吸収体を介して前記電子回路に供給する請求項2記載の
プリント配線板。
4. The printed wiring board according to claim 2, wherein electric power from the power source pattern is supplied to the electronic circuit via an unnecessary radiation wave absorber.
【請求項5】 前記フェライトは、ニッケル−亜鉛系フ
ェライト及びマンガン−亜鉛系フェライトで交互に形成
した請求項2記載のプリント配線板。
5. The printed wiring board according to claim 2, wherein the ferrite is formed by alternating nickel-zinc based ferrite and manganese-zinc based ferrite.
【請求項6】 前記フェライトはニッケル−亜鉛系フェ
ライトで形成した請求項2又は請求項3、請求項4記載
のプリント配線板。
6. The printed wiring board according to claim 2, 3 or 4, wherein the ferrite is formed of nickel-zinc based ferrite.
JP8057119A 1996-03-14 1996-03-14 Printed wiring board Withdrawn JPH09246776A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8057119A JPH09246776A (en) 1996-03-14 1996-03-14 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8057119A JPH09246776A (en) 1996-03-14 1996-03-14 Printed wiring board

Publications (1)

Publication Number Publication Date
JPH09246776A true JPH09246776A (en) 1997-09-19

Family

ID=13046668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8057119A Withdrawn JPH09246776A (en) 1996-03-14 1996-03-14 Printed wiring board

Country Status (1)

Country Link
JP (1) JPH09246776A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966294A (en) * 1996-12-20 1999-10-12 Nec Corporation Printed circuit board for prevention of unintentional electromagnetic interference
JP2002043760A (en) * 2000-07-19 2002-02-08 Nec Corp Multilayer printed circuit board
JP2004363392A (en) * 2003-06-05 2004-12-24 Hitachi Ltd Printed wiring board and radio communication apparatus
JP2007208013A (en) * 2006-02-02 2007-08-16 Fujitsu Ltd High-frequency circuit board
JP2011040703A (en) * 2009-08-10 2011-02-24 Samsung Electro-Mechanics Co Ltd Emi noise reduction printed circuit board

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966294A (en) * 1996-12-20 1999-10-12 Nec Corporation Printed circuit board for prevention of unintentional electromagnetic interference
JP2002043760A (en) * 2000-07-19 2002-02-08 Nec Corp Multilayer printed circuit board
JP4599678B2 (en) * 2000-07-19 2010-12-15 日本電気株式会社 Multilayer printed circuit board
JP2004363392A (en) * 2003-06-05 2004-12-24 Hitachi Ltd Printed wiring board and radio communication apparatus
JP2007208013A (en) * 2006-02-02 2007-08-16 Fujitsu Ltd High-frequency circuit board
JP2011040703A (en) * 2009-08-10 2011-02-24 Samsung Electro-Mechanics Co Ltd Emi noise reduction printed circuit board

Similar Documents

Publication Publication Date Title
US5926377A (en) Multilayer printed board
JP3055136B2 (en) Printed circuit board
EP0766503B1 (en) Multi-layered printed circuit board, and grid array package adopting the same
US5966294A (en) Printed circuit board for prevention of unintentional electromagnetic interference
CA2146139C (en) Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards
KR0123805B1 (en) Printed circuit board
US7271348B1 (en) Providing decoupling capacitors in a circuit board
JP3471679B2 (en) Printed board
KR19990071943A (en) Printed wiring board device
JP2970660B1 (en) Printed board
KR101087733B1 (en) Wiring board and circuit module
US7197818B2 (en) Method and structures for implementing customizable dielectric printed circuit card traces
US7016198B2 (en) Printed circuit board having outer power planes
JP2004363347A (en) Multilayer printed circuit board
JPH09246776A (en) Printed wiring board
JPH08204377A (en) Shielding body
CN115299184A (en) Circuit board and electronic device
JP2977018B2 (en) Interface cable connector
JP3082579B2 (en) Shield case
JP2003218541A (en) Circuit board structured to reduce emi
JPH11298097A (en) Printed wiring board
US6933805B1 (en) High density capacitor filter bank with embedded faraday cage
US7626828B1 (en) Providing a resistive element between reference plane layers in a circuit board
JP3782577B2 (en) Multilayer printed wiring board and electronic apparatus provided with the wiring board
JPH09266361A (en) Voltage variation accommodating structure of circuit board

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030603